JP6750077B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6750077B2
JP6750077B2 JP2019150287A JP2019150287A JP6750077B2 JP 6750077 B2 JP6750077 B2 JP 6750077B2 JP 2019150287 A JP2019150287 A JP 2019150287A JP 2019150287 A JP2019150287 A JP 2019150287A JP 6750077 B2 JP6750077 B2 JP 6750077B2
Authority
JP
Japan
Prior art keywords
transistor
film
oxide
wiring
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019150287A
Other languages
English (en)
Other versions
JP2019207436A (ja
Inventor
誠 兼安
誠 兼安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019207436A publication Critical patent/JP2019207436A/ja
Application granted granted Critical
Publication of JP6750077B2 publication Critical patent/JP6750077B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、物、方法、又は製造方法に関する。又は、本発明は、プロセス、マシン、マニ
ュファクチャ、又は組成物（コンポジション・オブ・マター）に関する。また、本発明の
一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法又
はそれらの製造方法に関する。特に、本発明の一態様は、酸化物半導体を含む半導体装置
、表示装置、又は発光装置に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。表示装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する
場合がある。
発光素子を用いた発光装置は視認性が高く、薄型化に最適であると共に、視野角にも制限
が無いため、ＣＲＴ（ｃａｔｈｏｄｅ ｒａｙ ｔｕｂｅ）や液晶表示装置に替わる表示
装置として注目されている。発光素子を用いたアクティブマトリクス型の表示装置は、具
体的に提案されている構成がメーカーによって異なるが、通常、少なくとも発光素子と、
画素への画像信号の入力を制御するトランジスタ（スイッチング用トランジスタ）と、当
該発光素子に供給する電流値を制御するトランジスタ（駆動用トランジスタ）とが、各画
素に設けられている。
また、近年、ポリシリコンや微結晶シリコンによって得られる高い移動度と、アモルファ
スシリコンによって得られる均一な素子特性とを兼ね備えた新たな半導体として、酸化物
半導体に注目が集まっている。酸化物半導体は、ガラス基板などの歪み点の低い基板上に
おいても成膜が可能であり、また、第５世代（一辺が１０００ｍｍを超える）以上の大型
基板にも対応可能である。そして、シリコンやゲルマニウムなどの従来から用いられてき
た半導体の代わりに、上記酸化物半導体が画素のトランジスタに用いられた発光装置が、
実用化されつつある。
下記の特許文献１には、活性層に酸化物半導体を含有しているＴＦＴが、有機ＥＬ素子を
駆動するＴＦＴに用いられている例が記載されている。また、下記の特許文献２には、薄
膜トランジスタの活性層が酸化物半導体で形成されている、有機電界発光表示装置につい
て記載されている。
特開２００９−０３１７５０号公報 特開２０１１−１０００９２号公報
ところで、酸化物半導体を用いたトランジスタは、オフ電流が著しく小さいという特性を
有する。上記特性を有するトランジスタを発光装置の画素に用いることで、一度、入力さ
れた画像情報を画素に保持し続けることができ、静止画像を表示し続ける限りにおいて、
画像情報の書き換え頻度を減らし、表示装置の省電力化を図ることができる。しかし、上
記発光装置では、長時間に渡って画像情報を保持し続けると、その後に、異なる画像情報
を画素に入力しても、完全に画像情報を書き換えることができず、書き換え前の画像情報
が画素に残ってしまい、残像として表示されてしまう場合がある。
上述したような技術的背景のもと、本発明の一態様は、新規な半導体装置などを提供する
こと、または、残像が表示されるのを防ぐことができる発光装置を提供すること、または
、残像が表示されるのを防ぐことができる発光装置の駆動方法を提供することを、課題の
一とする。
また、本発明の一態様は、走査周波数が高くても画像情報の表示が可能な発光装置を提供
すること、または、走査周波数が高くても画像情報の表示が可能な発光装置の駆動方法を
提供することを、課題の一とする。
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発
明の一形態の課題となり得る。
本発明の一態様は、第１トランジスタと、第２トランジスタと、第３トランジスタと、第
４トランジスタと、第５トランジスタと、第６トランジスタと、第１発光素子と、第２発
光素子と、第１配線と、第２配線と、第３配線と、第４配線と、第５配線と、を有する発
光装置であって、第１トランジスタのゲートは、第２配線に接続され、第１トランジスタ
のソース及びドレインの一方は、第４配線に接続され、第１トランジスタのソース及びド
レインの他方は、第３トランジスタのゲートに接続され、第２トランジスタのゲートは、
第１配線に接続され、第２トランジスタのソース及びドレインの一方は、第５配線に接続
され、第２トランジスタのソース及びドレインの他方は、第３トランジスタのゲートに接
続され、第３トランジスタのソース及びドレインの一方は、第１発光素子の第１端子に接
続され、第３トランジスタのソース及びドレインの他方は、第１電位が与えられ、第１発
光素子の第２端子は第２電位が与えられ、第４トランジスタのゲートは、第３配線に接続
され、第４トランジスタのソース及びドレインの一方は、第４配線に接続され、第４トラ
ンジスタのソース及びドレインの他方は、第６トランジスタのゲートに接続され、第５ト
ランジスタのゲートは、第２配線に接続され、第５トランジスタのソース及びドレインの
一方は、第５配線に接続され、第５トランジスタのソース及びドレインの他方は、第６ト
ランジスタのゲートに接続され、第６トランジスタのソース及びドレインの一方は、第２
発光素子の第１端子に接続され、第６トランジスタのソース及びドレインの他方は、第１
電位が与えられ、第２発光素子の第２端子は第２電位が与えられ、第４配線は画像情報を
含む信号が与えられ、第５配線は第３電位が与えられる。
本発明の一態様は、第１トランジスタと、第２トランジスタと、第３トランジスタと、第
４トランジスタと、第５トランジスタと、第６トランジスタと、第１発光素子と、第２発
光素子と、第１配線と、第２配線と、第３配線と、第４配線と、第５配線と、を有する発
光装置であって、第１トランジスタのゲートは、第２配線に接続され、第１トランジスタ
のソース及びドレインの一方は、第４配線に接続され、第１トランジスタのソース及びド
レインの他方は、第３トランジスタのゲートに接続され、第２トランジスタのゲートは、
第１配線に接続され、第２トランジスタのソース及びドレインの一方は、第５配線に接続
され、第２トランジスタのソース及びドレインの他方は、第３トランジスタのゲートに接
続され、第３トランジスタのソース及びドレインの一方は、第１発光素子の第１端子に接
続され、第３トランジスタのソース及びドレインの他方は、第１電位が与えられ、第１発
光素子の第２端子は第２電位が与えられ、第４トランジスタのゲートは、第３配線に接続
され、第４トランジスタのソース及びドレインの一方は、第４配線に接続され、第４トラ
ンジスタのソース及びドレインの他方は、第６トランジスタのゲートに接続され、第５ト
ランジスタのゲートは、第２配線に接続され、第５トランジスタのソース及びドレインの
一方は、第５配線に接続され、第５トランジスタのソース及びドレインの他方は、第６ト
ランジスタのゲートに接続され、第６トランジスタのソース及びドレインの一方は、第２
発光素子の第１端子に接続され、第６トランジスタのソース及びドレインの他方は、第１
電位が与えられ、第２発光素子の第２端子は第２電位が与えられ、第４配線は画像情報を
含む信号が与えられ、第５配線は第２電位が与えられる。
本発明の一態様は、第１トランジスタと、第２トランジスタと、第３トランジスタと、第
４トランジスタと、第５トランジスタと、第６トランジスタと、第１容量素子と、第２容
量素子と、第１発光素子と、第２発光素子と、第１配線と、第２配線と、第３配線と、第
４配線と、を有する発光装置であって、第１トランジスタのゲートは、第２配線に接続さ
れ、第１トランジスタのソース及びドレインの一方は、第４配線に接続され、第１トラン
ジスタのソース及びドレインの他方は、第３トランジスタのゲートに接続され、第２トラ
ンジスタのゲートは、第１配線に接続され、第２トランジスタのソース及びドレインの一
方は、第３トランジスタのソース及びドレインの一方に接続され、第２トランジスタのソ
ース及びドレインの他方は、第３トランジスタのゲートに接続され、第３トランジスタの
ソース及びドレインの一方は、第１発光素子の第１端子に接続され、第３トランジスタの
ソース及びドレインの他方は、第１電位が与えられ、第１容量素子の第１端子は、第３ト
ランジスタのゲートに接続され、第１容量素子の第２端子は、第３トランジスタのソース
及びドレインの一方に接続され、第１発光素子の第２端子は第２電位が与えられ、第４ト
ランジスタのゲートは、第３配線に接続され、第４トランジスタのソース及びドレインの
一方は、第４配線に接続され、第４トランジスタのソース及びドレインの他方は、第６ト
ランジスタのゲートに接続され、第５トランジスタのゲートは、第２配線に接続され、第
５トランジスタのソース及びドレインの一方は、第６トランジスタのソース及びドレイン
の一方に接続され、第５トランジスタのソース及びドレインの他方は、第６トランジスタ
のゲートに接続され、第６トランジスタのソース及びドレインの一方は、第２発光素子の
第１端子に接続され、第６トランジスタのソース及びドレインの他方は、第１電位が与え
られ、第２容量素子の第１端子は、第６トランジスタのゲートに接続され、第２容量素子
の第２端子は、第６トランジスタのソース及びドレインの一方に接続され、第２発光素子
の第２端子は第２電位が与えられ、第４配線は画像情報を含む信号が与えられる。
本発明の一態様は、第１トランジスタと、第２トランジスタと、第３トランジスタと、第
４トランジスタと、第５トランジスタと、第６トランジスタと、第１発光素子と、第２発
光素子と、第１配線と、第２配線と、第３配線と、第４配線と、第５配線と、を有する発
光装置であって、第１トランジスタのゲートは、第２配線に接続され、第１トランジスタ
のソース及びドレインの一方は、第４配線に接続され、第１トランジスタのソース及びド
レインの他方は、第３トランジスタのゲートに接続され、第２トランジスタのゲートは、
第１配線に接続され、第２トランジスタのソース及びドレインの一方は、第５配線に接続
され、第２トランジスタのソース及びドレインの他方は、第３トランジスタのゲートに接
続され、第３トランジスタのソース及びドレインの一方は、第１発光素子の第１端子に接
続され、第３トランジスタのソース及びドレインの他方は、第１電位が与えられ、第１発
光素子の第２端子は第２電位が与えられ、第４トランジスタのゲートは、第３配線に接続
され、第４トランジスタのソース及びドレインの一方は、第４配線に接続され、第４トラ
ンジスタのソース及びドレインの他方は、第６トランジスタのゲートに接続され、第５ト
ランジスタのゲートは、第２配線に接続され、第５トランジスタのソース及びドレインの
一方は、第５配線に接続され、第５トランジスタのソース及びドレインの他方は、第６ト
ランジスタのゲートに接続され、第６トランジスタのソース及びドレインの一方は、第２
発光素子の第１端子に接続され、第６トランジスタのソース及びドレインの他方は、第１
電位が与えられ、第２発光素子の第２端子は第２電位が与えられ、第４配線は画像情報を
含む第１信号が与えられ、第１信号が第４配線に与えられるよりも、第１配線が選択され
る期間だけ早いタイミングで、第５配線に前記第１信号が与えられる。
上記態様において、第１乃至第６トランジスタはチャネル形成領域に酸化物半導体を含む
ことが好ましい。
上記態様において、酸化物半導体は、インジウム、亜鉛、Ｍ（ＭはＧａ、Ｓｎ、Ｈｆ、Ａ
ｌまたはＺｒ）を含むことが好ましい。
本発明の一態様は、上記態様に記載の発光装置と、マイクロホンと、操作キーと、を有す
る電子機器である。
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が
、供給可能、或いは伝送可能な状態にすることができるような回路構成に相当する。従っ
て、接続している回路構成とは、直接接続している回路構成を必ずしも指すわけではなく
、電流、電圧または電位が、供給可能、或いは伝送可能であるように、抵抗、ダイオード
、トランジスタ、インダクタ、容量素子などの回路素子を介して間接的に接続している回
路構成も、その範疇に含む。よって、画素１０１は、必要に応じて、トランジスタ、ダイ
オード、抵抗、容量素子、インダクタなどの、その他の回路素子を、さらに有していても
良い。
また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際に
は、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素
の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電
膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、トランジスタのソース端子とは、活性層の一部であるソース領域、或いは活性層に
接続されたソース電極を意味する。同様に、トランジスタのドレイン端子とは、活性層の
一部であるドレイン領域、或いは活性層に接続されたドレイン電極を意味する。
また、トランジスタが有するソース端子とドレイン端子は、トランジスタのチャネル型及
びソース端子とドレイン端子に与えられる電位の高低によって、その呼び方が入れ替わる
。一般的に、ｎチャネル型のトランジスタでは、ソース端子とドレイン端子のうち、低い
電位が与えられる方がソース端子と呼ばれ、高い電位が与えられる方がドレイン端子と呼
ばれる。また、ｐチャネル型のトランジスタでは、ソース端子とドレイン端子のうち、低
い電位が与えられる方がドレイン端子と呼ばれ、高い電位が与えられる方がソース端子と
呼ばれる。本明細書では、便宜上、ソース端子とドレイン端子とが固定されているものと
仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に
従ってソース端子とドレイン端子の呼び方が入れ替わる。
本発明の一態様により、新規な半導体装置などを提供すること、または、残像が表示され
るのを防ぐことができる発光装置を提供すること、または、残像が表示されるのを防ぐこ
とができる発光装置の駆動方法を提供することが可能になる。
または、本発明の一態様により、走査周波数が高くても画像情報の表示が可能な発光装置
を提供すること、または、走査周波数が高くても画像情報の表示が可能な発光装置の駆動
方法を提供することが可能になる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
発光装置の構成と、画素の構成を示す図。 画素の動作を示す図。 画素部の回路図。 画素部のタイミングチャート。 画素部の回路図。 画素部の回路図。 画素部の回路図。 画素部の回路図。 画素部のタイミングチャート。 発光装置の構成を示す図。 画素の断面図。 画素の上面図。 トランジスタの断面図。 発光装置の斜視図。 電子機器の図。 トランジスタの上面図及び断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ること、当業者であれば容易に理解される。したがって、本発明は
以下に示す実施の形態の記載内容に限定して解釈されるものではない。
また、以下に説明する実施の形態において、同一部分又は同様の機能を有する部分には同
一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、同じ符号を用いる場合、特に、その中でも区別する必要があるときには、符号に”
（ｎ）”、”（ｍ、ｎ）”等の識別用の符号を付記して記載する場合がある。
（実施の形態１）
本発明の一態様に係る発光装置の構成を、図１（Ａ）に一例としてブロック図で示す。な
お、ブロック図では、構成要素を機能ごとに分類し、互いに独立したブロックとして示し
ているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素
が複数の機能に係わることもあり得る。
図１（Ａ）に示す発光装置１００は、画素１０１を複数有する画素部１０２と、信号線駆
動回路（ソースドライバー）１２４と、走査線駆動回路（ゲートドライバー）１２５と、
を有するパネル１０３と、コントローラ１０４と、電源回路１０５と、を少なくとも有す
る。画素１０１は、発光素子と、当該発光素子の動作を制御するトランジスタとをそれぞ
れ有する。
コントローラ１０４は、画像情報を有する信号Ｓｉｇ０が入力されると、パネル１０３の
仕様に合わせて信号Ｓｉｇ０に信号処理を施し、信号Ｓｉｇ１として、パネル１０３に供
給する機能を有する。また、コントローラ１０４は、画像情報を有さない信号Ｓｉｇ２を
生成し、パネル１０３に供給する機能を有する。
電源回路１０５は、発光装置１００に入力された電圧Ｖｐから、パネル１０３、コントロ
ーラ１０４、発光装置１００内のその他の各種回路に供給する電圧を生成する機能を有す
る。また、電源回路１０５は、電圧ＶＤＤを、画素部１０２が有する複数の画素１０１の
それぞれに供給する機能を有する。具体的に、図１（Ａ）では、電圧ＶＤＤが、接地電位
などの固定の電位Ｖｃｏｍと電位Ｖｅｌの電位差として複数の画素１０１のそれぞれに供
給されている。コントローラ１０４は、電源回路１０５が複数の画素１０１への電圧ＶＤ
Ｄの供給を行うか否かを、選択する機能を有する。
なお、電源回路１０５は、パネル１０３が有する各種回路への電圧の供給を制御する機能
を有していても良い。
走査線駆動回路１２５は、画素部１０２が有する複数の画素１０１を、行ごとに選択する
機能を有する。
信号線駆動回路１２４は、コントローラ１０４から与えられた信号Ｓｉｇ１または信号Ｓ
ｉｇ２を、走査線駆動回路１２５によって選択された行の画素１０１に供給する機能を有
する。
ここでは、信号Ｓｉｇ２は，画像情報を含まない一定の電位とする。この場合、この電位
は、信号線駆動回路１２４で生成してもよいし、電源回路１０５で生成してもよい。また
、信号Ｓｉｇ２は、電位Ｖｃｏｍ又は電位Ｖｅｌが与えられてもよい。
次いで、図１（Ｂ）に、画素１０１の具体的な構成の一例を示す。図１（Ｂ）に示す画素
１０１は、発光素子ＥＬ１と、トランジスタＭ１と、トランジスタＭ２と、トランジスタ
Ｍ３とを少なくとも有する。
発光素子ＥＬ１は、電流または電圧によって輝度が制御される素子をその範疇に含んでい
る。例えば、ＯＬＥＤ（有機発光ダイオード）などを、発光素子ＥＬ１として用いること
ができる。ＯＬＥＤは、ＥＬ層と、陽極と、陰極とを少なくとも有している。ＥＬ層は陽
極と陰極の間に設けられた単層または複数の層で構成されており、これらの層の中に、発
光性の物質を含む発光層を少なくとも含んでいる。ＥＬ層は、陰極を基準としたときの、
陰極と陽極間の電位差が、発光素子ＥＬ１の閾値電圧Ｖｔｈｅ以上になったときに供給さ
れる電流により、エレクトロルミネッセンスが得られる。エレクトロルミネッセンスには
、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に
戻る際の発光（リン光）とが含まれる。
トランジスタＭ３は、電位Ｖｃｏｍと電位Ｖｅｌの電位差に相当する電源電圧の、発光素
子ＥＬ１への供給を制御する機能を有する。すなわち、上記電源電圧は、トランジスタＭ
３を介して発光素子ＥＬ１に供給される。
トランジスタＭ１は、コントローラ１０４によりパネル１０３に与えられた信号Ｓｉｇ１
の、トランジスタＭ３のゲート電極への入力を、制御する機能を有する。
トランジスタＭ２は、コントローラ１０４によりパネル１０３に与えられた信号Ｓｉｇ２
の、トランジスタＭ３のゲート電極への入力を、制御する機能を有する。
具体的に、画素１０１において、トランジスタＭ３が有するソース端子とドレイン端子は
、いずれか一方が、電位Ｖｅｌの与えられる配線ＡＮＬに接続され、他方が、発光素子Ｅ
Ｌ１の陽極と陰極のいずれか一方に接続されている。また、発光素子ＥＬ１の陽極と陰極
のいずれか他方は、電位Ｖｃｏｍが与えられる端子ＣＴＬに接続されている。そして、ト
ランジスタＭ１が有するソース端子とドレイン端子は、いずれか一方が、信号Ｓｉｇ１の
電位が与えられる配線ＳＬ１に接続され、他方が、トランジスタＭ３のゲート電極に接続
されている。トランジスタＭ１が有するゲート電極には、トランジスタＭ１のオンまたは
オフを選択するための信号が入力される。さらに、トランジスタＭ２が有するソース端子
とドレイン端子は、いずれか一方が、信号Ｓｉｇ２の電位が与えられる配線ＳＬ２に接続
され、他方が、トランジスタＭ３のゲート電極に接続されている。トランジスタＭ２が有
するゲート電極には、トランジスタＭ２のオンまたはオフを選択するための信号が入力さ
れる。
そして、本発明の一態様では、画素部１０２に画像の表示を行う通常の動作状態において
、配線ＳＬ１に画像情報を有する信号Ｓｉｇ１が与えられる。また、配線ＳＬ２に画像情
報を有さない信号Ｓｉｇ２が与えられる。
図２を用いて、図１（Ｂ）に示す画素１０１の動作の一例について説明する。図２（Ａ）
乃至図２（Ｄ）には、画素１０１の動作を模式的に示す。なお、図２（Ａ）乃至図２（Ｄ
）では、トランジスタＭ３のゲート電圧を保持するための容量素子Ｃ１が画素１０１に設
けられている場合を例示しているが、トランジスタＭ３のゲート電極（Ｇ）と活性層の間
に形成されるゲート容量や、ゲート電極の寄生容量が十分大きい場合、必ずしも容量素子
Ｃ１を画素１０１に設ける必要はない。また、図２（Ａ）乃至図２（Ｄ）では、トランジ
スタＭ１およびトランジスタＭ２をスイッチとして図示している。また、図２（Ａ）乃至
図２（Ｄ）では、トランジスタＭ３のドレイン端子（Ｄ）が配線ＡＮＬに接続され、同ソ
ース端子（Ｓ）が発光素子ＥＬ１に接続されている例を示している。
図２（Ａ）に、画素１０１に画像情報を有する信号Ｓｉｇ１を入力する場合の、画素１０
１の動作を模式的に示す。図２（Ａ）では、オンのトランジスタＭ１を介して、信号Ｓｉ
ｇ１の電位が、配線ＳＬ１からトランジスタＭ３のゲート電極に与えられる。容量素子Ｃ
１には、上記電位に従って電荷が蓄積される。そして、端子ＣＴＬと配線ＡＮＬの間に電
源電圧が与えられている場合、トランジスタＭ３のドレイン電流の値が、信号Ｓｉｇ１の
電位に従って定まり、上記ドレイン電流の値に従って発光素子ＥＬ１の輝度が定まる。
図２（Ｂ）に、画素１０１に信号Ｓｉｇ１を保持する場合の、画素１０１の動作を模式的
に示す。図２（Ｂ）では、トランジスタＭ１がオフすることで、配線ＳＬ１とトランジス
タＭ３のゲート電極とが電気的に切り離される。よって、容量素子Ｃ１では、蓄積された
電荷が保持され、トランジスタＭ３のゲート電極の電位も保持される。そして、端子ＣＴ
Ｌと配線ＡＮＬの間に電源電圧が与えられている場合、信号Ｓｉｇ１の電位に従って定め
られたトランジスタＭ３のドレイン電流の値と発光素子ＥＬ１の輝度は、トランジスタＭ
１がオフした後も維持される。
トランジスタＭ１のオフ電流が著しく小さい場合、トランジスタＭ１を介して容量素子Ｃ
１に保持されている電荷がリークするのを防ぐことができる。この場合、トランジスタＭ
１がオフすることで画素１０１への信号Ｓｉｇ１の入力が終了した後、トランジスタＭ３
のゲート電極の電位が変動しにくく、そのため、発光素子ＥＬ１の輝度が変化するのを、
防ぐことができる。
ただし、トランジスタＭ１のオフ電流が著しく小さい場合、容量素子Ｃ１に蓄積された電
荷が保持され続け、その後に、図２（Ａ）と異なる画像情報をもつ信号Ｓｉｇ１を入力し
ても、容量素子Ｃ１に保持された電荷を完全に置き換えることができず、直前の画像情報
が、画素部１０２に残像として表示されてしまうことがある。例えば、図２（Ｃ）は、ト
ランジスタＭ３をオフさせて、発光素子ＥＬ１を非発光とする信号Ｓｉｇ１を画素１０１
に与えた場合の動作を模式的に示している。信号Ｓｉｇ１を入力しても、容量素子Ｃ１に
保持され続けた電荷を完全に消去することができず、トランジスタＭ３はオンしたままの
状態を維持し、発光素子ＥＬ１に電流が供給され続け、画素部１０２には残像が表示され
てしまう。
そこで、本発明の一態様では、画素１０１へ信号Ｓｉｇ１が供給される直前の状態におい
て、画像情報を有さない信号Ｓｉｇ２を画素１０１へ入力し、トランジスタＭ３のゲート
電極の電位を初期化する。
図２（Ｄ）に、画素１０１に画像情報を有さない信号Ｓｉｇ２を入力する場合の、画素１
０１の動作を模式的に示す。図２（Ｄ）では、オンのトランジスタＭ２を介して、信号Ｓ
ｉｇ２の電位が、配線ＳＬ２からトランジスタＭ３のゲート電極に与えられる。トランジ
スタＭ３がｎチャネル型である場合、信号Ｓｉｇ２の電位は、トランジスタＭ３のゲート
電圧が、閾値電圧と同じかそれよりも低くなるような高さとする。トランジスタＭ３がｐ
チャネル型である場合、信号Ｓｉｇ２の電位は、トランジスタＭ３のゲート電圧が、閾値
電圧と同じかそれよりも高くなるよう高さとする。
よって、容量素子Ｃ１に、信号Ｓｉｇ１の電位に従って電荷が蓄積されていた場合、信号
Ｓｉｇ２の電位が画素１０１に入力されることで、当該電荷は放出される。そして、トラ
ンジスタＭ３はオフになり、発光素子ＥＬ１は発光しない。
その後、再び画素１０１に信号Ｓｉｇ１が入力され、信号Ｓｉｇ１の電位に応じて発光素
子ＥＬ１の輝度が定まる。このとき、画素１０１は信号Ｓｉｇ２によって事前に初期化さ
れているため、残像が画素部１０２に表示されることはない。
なお、図１（Ｂ）では、トランジスタＭ１乃至Ｍ３がシングルゲート構造である場合を例
示しているが、これらトランジスタは、電気的に接続された複数のゲート電極を有するこ
とで、チャネル形成領域を複数有する、マルチゲート構造であっても良い。
次いで、画素部１０２の構成の一例について説明する。図３に、画素部１０２の具体的な
回路図の一例を示す。
図３に示すように、画素部１０２は、複数の配線ＧＬと，複数の配線ＳＬ１と、複数の配
線ＳＬ２と、配線ＡＮＬと、複数の画素１０１と、を有している。一例として、画素部１
０２は、画素１０１を縦にｎ行、横にｍ列（ｎ、ｍは２以上の整数）配置させた構成とす
る。なお、画素部１０２は、図３の上の画素１０１から順に、第１行、第２行乃至第ｎ行
と数え、図３の左の画素から順に、第１列、第２列乃至第ｍ列と数えることにする。配線
ＧＬは、上から順にＧＬ（０），ＧＬ（１）、ＧＬ（２）乃至ＧＬ（ｎ）と符号を与えら
れている。また、配線ＳＬ１は左から順にＳＬ１（１）、ＳＬ１（２）乃至ＳＬ１（ｍ）
と符号を与えられ、同様に、配線ＳＬ２は左から順にＳＬ２（１）、ＳＬ２（２）乃至Ｓ
Ｌ２（ｍ）と符号を与えられている。また、それぞれの画素１０１は、端子ＣＴＬに電気
的に接続されている。
図１（Ａ）に示した発光装置１００の場合、複数の配線ＳＬ１は、信号線駆動回路１２４
に接続されており、複数の配線ＧＬは、走査線駆動回路１２５に接続されており、配線Ａ
ＮＬ及び端子ＣＴＬは、電源回路１０５に接続されている。そして、各画素１０１は、複
数の配線ＳＬ１の１つと、複数の配線ＧＬの２つと、複数の配線ＳＬ２の１つと、配線Ａ
ＮＬに、接続されている。全ての画素１０１は、端子ＣＴＬに接続されている。
第ｋ行（ｋは１以上の整数）の画素１０１において、トランジスタＭ１のゲート電極は配
線ＧＬ（ｋ）と接続されている。すなわち、トランジスタＭ１は配線ＧＬ（ｋ）が選択さ
れた場合にオンになり、配線ＳＬ１からトランジスタＭ１を介して第ｋ行の画素１０１に
信号Ｓｉｇ１が入力される。
また、第ｋ＋１行の画素１０１において、トランジスタＭ２のゲート電極は、１つ上の行
に存在する配線ＧＬ（ｋ）と接続されている。すなわち、トランジスタＭ２は配線ＧＬ（
ｋ）が選択された場合にオンになり、配線ＳＬ２からトランジスタＭ２を介して第ｋ＋１
行の画素１０１に信号Ｓｉｇ２が入力され、画素１０１が初期化される。
画像情報を有する信号Ｓｉｇ１が画素１０１に入力された場合、信号Ｓｉｇ１の電位に従
って、発光素子ＥＬ１の発光状態が定まる。具体的には、信号Ｓｉｇ１の電位に従ってト
ランジスタＭ３がオンになっている場合、発光素子ＥＬ１は電流が供給されて発光の状態
となる。また、信号Ｓｉｇ１または信号Ｓｉｇ２の電位に従って、トランジスタＭ３がオ
フになっている場合、発光素子ＥＬ１への電流の供給は行われず、発光素子ＥＬ１は非発
光の状態となる。
図４に示すタイミングチャートを用いて、画素部１０２の動作について説明を行う。図４
は、図３に示す複数の配線ＧＬ（ＧＬ（０）乃至ＧＬ（ｎ））に供給される電位と、図３
に示す配線ＳＬ１に供給される信号Ｓｉｇ１と、図３に示す配線ＳＬ２に供給される信号
Ｓｉｇ２のタイミングチャートを例示している。図４は、１フレーム期間におけるタイミ
ングチャートを表し、１フレーム期間は期間ｐ０から期間ｐｎまでのｎ＋１の期間に分割
されている。なお、図４に示すタイミングチャートは、図３に示す画素部１０２に含まれ
るトランジスタがｎチャネル型である場合を例示するものである。
信号Ｓｉｇ２は期間ｐ０から期間ｐｎを通して、一定の電位に維持されている。
まず、期間ｐ０において、配線ＧＬ（０）が選択されることで、第１行の画素１０１に信
号Ｓｉｇ２が入力され、当該画素が初期化される。
次に、期間ｐ１において、配線ＧＬ（０）が非選択となり（ローレベルの電位が与えられ
）、配線ＧＬ（１）が選択される。配線ＧＬ（１）が選択されると、第１行の画素１０１
に信号Ｓｉｇ１が入力される。また、同時に第２行の画素１０１に信号Ｓｉｇ２が与えら
れ、当該画素が初期化される。
次に、期間ｐ２において、配線ＧＬ（１）が非選択となり、第１行の画素１０１は、次の
信号が入力されるまで期間ｐ１の状態が維持される。配線ＧＬ（２）が選択されると、第
２行の画素１０１に信号Ｓｉｇ１が入力される。また、同時に第３行の画素１０１に信号
Ｓｉｇ２が与えられ、当該画素が初期化される。
上記の動作を配線ＧＬ（ｎ）が選択されるまで行うことで、信号Ｓｉｇ２による初期化と
信号Ｓｉｇ１の入力が、第１行の画素１０１から第ｎ行の画素１０１まで順に行われ、画
素部１０２に画像を表示することができる。
上記のように、信号Ｓｉｇ２が画素に入力されるタイミングを、１つ上の行に配置させた
配線ＧＬの選択と同期させることで、発光装置１００の走査周波数を高周波に設定した場
合でも、信号Ｓｉｇ２の画素１０１への入力を、遅延することなく行うことができる。
図５は、図３の回路図において、各素子と配線の接続関係を変更せず、配線ＡＮＬを画素
部１０２の水平方向に配置した場合の回路図である。
なお、図３又は図５の回路図において、配線ＳＬ２は、例えば、端子ＣＴＬと接続されて
いてもよい（図６参照）。
または、図３又は図５の回路図において、例えば、配線ＳＬ２を設けずに、トランジスタ
Ｍ２が有するソース端子とドレイン端子は、いずれか一方が、端子ＣＴＬに接続され、他
方が、トランジスタＭ３のゲート電極に接続されていてもよい（図７参照）。
または、図３又は図５の回路図において、例えば、配線ＳＬ２を設けずに、トランジスタ
Ｍ２が有するソース端子とドレイン端子は、いずれか一方が、トランジスタＭ３のソース
に接続され、他方が、トランジスタＭ３のゲート電極に接続されていてもよい（図８参照
）。このようにすることで、トランジスタＭ２がオンすることで、容量素子Ｃ１が短絡状
態になり、画素１０１が初期化される。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様について、図９を用いて説明を行う。本発明の一態様
は、例えば倍速駆動など、高い走査周波数で信号Ｓｉｇ１の入力を行った場合に有効であ
る。走査周波数が高くなると、信号Ｓｉｇ１の入力に与えられた期間が短くなり、画素に
Ｓｉｇ１に対する電位を十分に書き込めない場合があるが、本発明の一態様では上記の問
題を解決することができる。
本発明の一態様を示すタイミングチャートを図９に示す。図９は、実施の形態１において
、信号Ｓｉｇ１が配線ＳＬ１に与えられるよりも、配線ＧＬが選択される期間だけ早いタ
イミングで、信号Ｓｉｇ１と同じ信号を、信号Ｓｉｇ２として配線ＳＬ２に入力した場合
のタイミングチャートを示している。信号Ｓｉｇ１と信号Ｓｉｇ２のデータは、分割され
た期間ごとに信号Ｓ１，Ｓ２、Ｓ３乃至Ｓｎと呼称することにする。
図９の期間ｐ０において、配線ＧＬ（０）が選択された状態で、信号Ｓｉｇ２として信号
Ｓ１を配線ＳＬ２に与えると、第１行の画素１０１に信号Ｓ１が入力される。期間ｐ０で
は、第１行の画素１０１のトランジスタＭ３のゲート電極は信号Ｓ１によりプリチャージ
された状態になる。
次に期間ｐ１において、配線ＧＬ（１）が選択された状態で、信号Ｓｉｇ１として信号Ｓ
１が、トランジスタＭ１を介して第１行の画素１０１に再び入力される。すなわち、信号
Ｓ１は、期間ｐ０から期間ｐ１までの２つの期間に渡って第１行の画素１０１へ入力され
る。また、期間ｐ１では、信号Ｓｉｇ２による第２行の画素１０１のトランジスタＭ３の
ゲート電極のプリチャージが、同時に行われる。
例えば、倍速駆動によって信号Ｓｉｇ１の入力に与えられた期間が半分になったとしても
、信号Ｓｉｇ２からの入力が補われるため、合計した信号Ｓ１の入力期間は半分にならず
、信号Ｓ１の入力は問題なく行われる。
上記動作を、配線ＧＬ（ｎ）が選択されるまで行うことで、倍速駆動でも信号Ｓ１から信
号Ｓｎまでのデータを、画素部１０２に問題なく入力することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、図１（Ａ）に示した発光装置１００の、より詳細な構成の一例につい
て説明する。
図１０に、本発明の一態様に係る発光装置の構成を、一例としてブロック図で示す。図１
０に示す発光装置１００は、図１（Ａ）の場合と同様に、画素１０１を複数有する画素部
１０２と、信号線駆動回路（ソースドライバー）１２４と、走査線駆動回路（ゲートドラ
イバー）１２５と、を有するパネル１０３と、コントローラ１０４と、電源回路１０５と
、を有する。さらに、図１０に示す発光装置１００は、入力装置１２０と、ＣＰＵ１２１
と、画像処理回路１２２と、画像メモリ１２３とを有する。
入力装置１２０は、発光装置１００が有するＣＰＵ１２１に、情報や命令を与える機能を
有する。例えば、入力装置１２０から、画素部１０２を動作状態から非動作状態に移行さ
せるための命令、或いは、画素部１０２を非動作状態から動作状態に移行させるための命
令を、ＣＰＵ１２１に与えることができる。入力装置１２０として、キーボード、ポイン
ティングデバイス、タッチパネルなどを用いることができる。
ＣＰＵ１２１は、入力装置１２０から入力された命令をデコードし、発光装置１００が有
する各種回路の動作を統括的に制御することで、当該命令を実行する機能を有する。
例えば、入力装置１２０から、画素部１０２を動作状態から非動作状態に移行させる命令
が送られてきた場合、ＣＰＵ１２１は、電源回路１０５から画素部１０２への電源電圧の
供給を停止させるように、コントローラ１０４に命令を出す。
或いは、入力装置１２０から、画素部１０２を非動作状態から動作状態に移行させる命令
が送られてきた場合、ＣＰＵ１２１は、電源回路１０５から画素部１０２への電源電圧の
供給を再開させるように、コントローラ１０４に命令を出す。
画像メモリ１２３は、発光装置１００に入力された画像データ１２６を、記憶する機能を
有する。なお、図１０では、画像メモリ１２３を１つだけ発光装置１００に設ける場合を
例示しているが、複数の画像メモリ１２３が発光装置１００に設けられていても良い。例
えば、赤、青、緑などの色相にそれぞれ対応する３つの画像データ１２６により、画素部
１０２にフルカラーの画像が表示される場合、各画像データ１２６に対応した画像メモリ
１２３を、それぞれ設けるようにしても良い。
画像メモリ１２３には、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒ
ｙ）等の記憶回路を用いることができる。或いは、画像メモリ１２３に、ＶＲＡＭ（Ｖｉ
ｄｅｏ ＲＡＭ）を用いても良い。
画像処理回路１２２は、コントローラ１０４からの命令に従い、画像データ１２６の画像
メモリ１２３への書き込みと、画像データ１２６の画像メモリ１２３からの読み出しを行
い、画像データ１２６から信号Ｓｉｇ１を生成する機能を有する。
なお、コントローラ１０４は、信号線駆動回路１２４や走査線駆動回路１２５などの駆動
に用いられる各種の駆動信号を、パネル１０３に供給する機能を有する。駆動信号には、
信号線駆動回路１２４の動作を制御するスタートパルス信号ＳＳＰ、クロック信号ＳＣＫ
、ラッチ信号ＬＰ、走査線駆動回路１２５の動作を制御するスタートパルス信号ＧＳＰ、
クロック信号ＧＣＫなどが含まれる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、上記実施の形態で示した発光装置、及びトランジスタの断面構造及び
レイアウトを、図を用いて説明する。
〈発光装置の断面構造〉
図１１に、本発明の一態様に係る発光装置の、画素部の断面構造を一例として示す。なお
、図１１では、図３に示す画素１０１が有する、トランジスタＭ３、容量素子Ｃ１、及び
発光素子ＥＬ１の、断面構造を例示している。
具体的に、図１１に示す発光装置は、基板４００上にトランジスタＭ３と、容量素子Ｃ１
とを有する。トランジスタＭ３は、ゲートとして機能する導電膜４０１と、導電膜４０１
上の絶縁膜４０２と、絶縁膜４０２を間に挟んで導電膜４０１と重なる半導体膜４０３と
、半導体膜４０３に電気的に接続されたソースまたはドレインとして機能する導電膜４０
４及び導電膜４０５とを有する。
容量素子Ｃ１は、電極として機能する導電膜４０１と、導電膜４０１上の絶縁膜４０２と
、絶縁膜４０２を間に挟んで導電膜４０１と重なり、なおかつ電極として機能する導電膜
４０４とを有する。
絶縁膜４０２としては、酸化アルミニウム、酸化マグネシウム、酸化珪素、酸化窒化珪素
、窒化酸化珪素、窒化珪素、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化
ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以
上含む絶縁膜を、単層で、または積層させて用いればよい。なお、本明細書中において、
酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物
は、その組成として、酸素よりも窒素の含有量が多い材料を指す。
また、半導体膜４０３、導電膜４０４、及び導電膜４０５上には絶縁膜４１１が設けられ
ている。半導体膜４０３として酸化物半導体を用いる場合、絶縁膜４１１は、半導体膜４
０３に酸素を供給させることが可能な材料を用いることが望ましい。上記材料を絶縁膜４
１１に用いることで、絶縁膜４１１に含まれる酸素を半導体膜４０３に移動させることが
可能であり、半導体膜４０３の酸素欠損量を低減することができる。絶縁膜４１１に含ま
れる酸素の半導体膜４０３への移動は、絶縁膜４１１を形成した後に、加熱処理を行うこ
とで効率的に行うことができる。
絶縁膜４１１上には絶縁膜４２０が設けられており、絶縁膜４２０上には導電膜４２４が
設けられている。導電膜４２４は、絶縁膜４１１及び絶縁膜４２０に設けられた開口部に
おいて、導電膜４０４に接続されている。
絶縁膜４２０及び導電膜４２４上には絶縁膜４２５が設けられている。絶縁膜４２５は、
導電膜４２４と重なる位置に開口部を有する。また、絶縁膜４２５上において、絶縁膜４
２５の開口部とは異なる位置に、絶縁膜４２６が設けられている。そして、絶縁膜４２５
及び絶縁膜４２６上には、ＥＬ層４２７及び導電膜４２８が、順に積層するように設けら
れている。ＥＬ層４２７が、導電膜４２４の上面及び導電膜４２８の下面と接する部分が
、発光素子ＥＬ１として機能する。そして、導電膜４２４及び導電膜４２８は、一方が陽
極、他方が陰極として機能する。
また、発光装置は、発光素子ＥＬ１を間に挟んで基板４００と対峙する、基板４３０を有
する。基板４３０上、すなわち、基板４３０の発光素子ＥＬ１に近い側の面上には、光を
遮蔽する機能を有する遮蔽膜４３１が設けられている。そして、遮蔽膜４３１は、発光素
子ＥＬ１と重なる領域に開口部を有している。発光素子ＥＬ１に重なる開口部において、
基板４３０上には特定の波長範囲の可視光を透過する着色層４３２が設けられている。
なお、絶縁膜４２６は、発光素子ＥＬ１と基板４３０との距離を調整するものであり、場
合によっては省略してもよい。
また、本実施の形態では、発光素子ＥＬ１の光を素子基板とは反対の側から取り出すトッ
プエミッション構造を示したが、発光素子ＥＬ１の光を素子基板側から取り出すボトムエ
ミッション構造、または、発光素子ＥＬ１の光を素子基板側からと、素子基板とは反対の
側からと、取り出すデュアルエミッション構造も本発明の一態様となりうる。
〈画素のレイアウト〉
次いで、図５に示した画素１０１のレイアウトの一例について説明する。図１２に、図５
に示した画素１０１の上面図を、一例として示す。なお、図１２では、画素１０１のレイ
アウトを明確にするために、各種の絶縁膜と、発光素子ＥＬ１（導電膜４２４、ＥＬ層４
２７及び導電膜４２８を含む）とを省略している。
図１２は、上下に配置された画素１０１ａ及び画素１０１ｂのレイアウトを示している。
画素１０１ａにおいて、トランジスタＭ１は、ゲートとしての機能を有する導電膜５０１
と、半導体膜５１１と、半導体膜５１１に電気的に接続され、ソースまたはドレインとし
ての機能を有する導電膜５２１及び導電膜５２４とを有する。導電膜５０１は配線ＧＬと
しての機能を有する。
画素１０１ａにおいて、トランジスタＭ２は、ゲートとしての機能を有する導電膜５０２
と、半導体膜５１２と、半導体膜５１２に電気的に接続され、ソースまたはドレインとし
ての機能を有する導電膜５２２及び導電膜５２４とを有する。導電膜５０２は導電膜５２
３を介して、一つ上の画素の配線ＧＬ（図示せず）に、電気的に接続されている。
画素１０１ａにおいて、トランジスタＭ３は、ゲートとしての機能を有する導電膜５０３
と、半導体膜５１３と、半導体膜５１３に電気的に接続され、ソースまたはドレインとし
ての機能を有する導電膜５２５及び導電膜５２６とを有する。導電膜５２６は導電膜５０
４に電気的に接続されている。
画素１０１ａにおいて、容量素子Ｃ１は、導電膜５０３と、導電膜５２５と、導電膜５０
３と導電膜５２５の間に設けられた絶縁膜（図示せず）とを有する。導電膜５０３は導電
膜５２４に電気的に接続されている。
画素１０１ａにおいて、導電膜５０４は配線ＡＮＬとしての機能を有する。
画素１０１ａにおいて、導電膜５０１は導電膜５２７に電気的に接続されている。
画素１０１ｂにおいて、トランジスタＭ１は、ゲートとしての機能を有する導電膜５０５
と、半導体膜５１４と、半導体膜５１４に電気的に接続され、ソースまたはドレインとし
ての機能を有する導電膜５２１及び導電膜５２８とを有する。導電膜５０５は配線ＧＬと
しての機能を有する。
画素１０１ｂにおいて、トランジスタＭ２は、ゲートとしての機能を有する導電膜５０６
と、半導体膜５１５と、半導体膜５１５に電気的に接続され、ソースまたはドレインとし
ての機能を有する導電膜５２２及び導電膜５２８とを有する。導電膜５０６は導電膜５２
７を介して、画素１０１ａの導電膜５０１に、電気的に接続されている。
画素１０１ｂにおいて、トランジスタＭ３は、ゲートとしての機能を有する導電膜５０７
と、半導体膜５１６と、半導体膜５１６に電気的に接続され、ソースまたはドレインとし
ての機能を有する導電膜５２９及び導電膜５３０とを有する。導電膜５３０は導電膜５０
８に電気的に接続されている。
画素１０１ｂにおいて、容量素子Ｃ１は、導電膜５０７と、導電膜５２９と、導電膜５０
７と導電膜５２９の間に設けられた絶縁膜（図示せず）とを有する。導電膜５０７は導電
膜５２８に電気的に接続されている。
画素１０１ｂにおいて、導電膜５０８は配線ＡＮＬとしての機能を有する。
画素１０１ｂにおいて、導電膜５０５は、導電膜５３１を介して、一つ下の画素に含まれ
るトランジスタＭ２のゲートに電気的に接続される。
導電膜５０１乃至５０８は、同一の工程で作製することができる。
半導体膜５１１乃至５１６は、同一の工程で作製することができる。
導電膜５２１乃至５３１は、同一の工程で作製することができる。
導電膜５２１は、配線ＳＬ１としての機能を有する。
導電膜５２２は、配線ＳＬ２としての機能を有する。
図１２は、導電膜５２３、５２７、５３１を介して、上下に存在する画素同士を電気的に
接続しているが、導電膜５２３、５２７、５３１の代わりに、例えば図１１の導電膜４２
４と同じ工程で作製される導電膜を介して、画素同士を電気的に接続してもよい。
〈トランジスタの構造〉
次いで、酸化物半導体膜にチャネル形成領域を有するトランジスタ７０の構成を、例とし
て示す。
図１３（Ａ）に示すトランジスタ７０は、ゲートとして機能する導電膜８０と、導電膜８
０上の絶縁膜８１と、絶縁膜８１を間に挟んで導電膜８０と重なる酸化物半導体膜８２と
、酸化物半導体膜８２に接続された、ソース及びドレインとして機能する導電膜８３及び
導電膜８４とを有する。また、図１３（Ａ）に示すトランジスタ７０は、酸化物半導体膜
８２、導電膜８３及び導電膜８４上に、順に積層された絶縁膜８５乃至絶縁膜８７を有す
る。
なお、図１３（Ａ）では、酸化物半導体膜８２、導電膜８３及び導電膜８４上に、順に積
層された絶縁膜８５乃至絶縁膜８７が設けられている場合を例示しているが、酸化物半導
体膜８２、導電膜８３及び導電膜８４上に設けられる絶縁膜は、一層又は二層であっても
良いし、３以上の複数層であっても良い。
絶縁膜８６は、化学量論的組成以上の酸素が含まれており、加熱により上記酸素の一部を
酸化物半導体膜８２に供給する機能を有する絶縁膜であることが望ましい。また、絶縁膜
８６は、欠陥が少ないことが好ましく、代表的には、シリコンのダングリングボンドに由
来するＥＳＲスペクトル（ｇ値が２．０１近傍に現れる非対称のＥＳＲスペクトル）のス
ピンの密度が１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。ただし、絶縁
膜８６を酸化物半導体膜８２上に直接設けると、絶縁膜８６の形成時に酸化物半導体膜８
２にダメージが与えられる場合、図１３（Ａ）に示すように、絶縁膜８５を酸化物半導体
膜８２と絶縁膜８６の間に設けると良い。絶縁膜８５は、その形成時に酸化物半導体膜８
２に与えるダメージが絶縁膜８６の場合よりも小さく、なおかつ、酸素を透過する機能を
有する絶縁膜であることが望ましい。ただし、酸化物半導体膜８２に与えられるダメージ
を小さく抑えつつ、酸化物半導体膜８２上に絶縁膜８６を直接形成することができるので
あれば、絶縁膜８５は必ずしも設けなくとも良い。
絶縁膜８５は、欠陥が少ないことが好ましく、代表的には、ＥＳＲ測定により得られる、
シリコンのダングリングボンドに由来するｇ＝２．００１近傍のスピンの密度が３×１０
１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜８５に含まれる欠陥
密度が多いと、当該欠陥に酸素が結合してしまい、絶縁膜８５における酸素の透過量が減
少してしまうためである。
また、絶縁膜８５と酸化物半導体膜８２との界面に欠陥が少ないことが好ましく、代表的
には、磁場の向きを膜面に対して平行に印加したＥＳＲ測定により、酸化物半導体膜８２
に用いられる酸化物半導体中の酸素欠損に由来するｇ値が１．８９以上１．９６以下であ
るスピンの密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、更には検出下限以下であること
が好ましい。
また、絶縁膜８７は、酸素、水素、水の拡散を防ぐブロッキング効果を有することが、望
ましい。或いは、絶縁膜８７は、水素、水の拡散を防ぐブロッキング効果を有することが
、望ましい。
絶縁膜は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、よ
り高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶
縁膜は、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガ
リウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウ
ム等を用いて、形成することができる。水素、水の拡散を防ぐブロッキング効果を示す絶
縁膜は、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。
絶縁膜８７が水、水素などの拡散を防ぐブロッキング効果を有する場合、パネル内の樹脂
や、パネルの外部に存在する水、水素などの不純物が、酸化物半導体膜８２に侵入するの
を防ぐことができる。酸化物半導体膜８２に酸化物半導体を用いる場合、酸化物半導体に
侵入した水または水素の一部は電子供与体（ドナー）となるため、上記ブロッキング効果
を有する絶縁膜８７を用いることで、トランジスタ７０の閾値電圧がドナーの生成により
シフトするのを防ぐことができる。
また、酸化物半導体膜８２に酸化物半導体を用いる場合、絶縁膜８７が酸素の拡散を防ぐ
ブロッキング効果を有することで、酸化物半導体からの酸素が外部に拡散するのを防ぐこ
とができる。よって、酸化物半導体中において、ドナーとなる酸素欠損が低減されるので
、トランジスタ７０の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
なお、図１３（Ａ）では、酸化物半導体膜８２が、３層の積層された酸化物半導体膜で構
成されている場合を、例示している。具体的に、図１３（Ａ）に示すトランジスタ７０で
は、酸化物半導体膜８２として、酸化物半導体膜８２ａ乃至酸化物半導体膜８２ｃが、絶
縁膜８１側から順に積層されている。トランジスタ７０の酸化物半導体膜８２は、積層さ
れた複数の酸化物半導体膜で構成されているとは限らず、単膜の酸化物半導体膜で構成さ
れていても良い。
そして、酸化物半導体膜８２ａ及び酸化物半導体膜８２ｃは、酸化物半導体膜８２ｂを構
成する金属元素の少なくとも１つを、その構成要素に含み、伝導帯下端のエネルギーが酸
化物半導体膜８２ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上又は０
．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下又は０．４ｅＶ以下、真
空準位に近い酸化物膜である。さらに、酸化物半導体膜８２ｂは、少なくともインジウム
を含むと、キャリア移動度が高くなるため好ましい。
また、図１３（Ｂ）に示すように、トランジスタ７０は、酸化物半導体膜８２ｃが導電膜
８３及び導電膜８４の上層で絶縁膜８５と重畳するように設けられている構成を、有して
いてもよい。
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸
素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉ
ｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、キャリア発生源が少ないため、ｉ型（真性半導
体）又はｉ型に限りなく近くすることができる。そのため、高純度化された酸化物半導体
膜にチャネル形成領域を有するトランジスタは、オフ電流が著しく小さく、信頼性が高い
。そして、当該酸化物半導体膜にチャネル形成領域が形成されるトランジスタは、閾値電
圧がプラスとなる電気的特性（ノーマリーオフ特性ともいう。）になりやすい。
具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタのオ
フ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１
０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧
（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナ
ライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
この場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下で
あることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または
容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定
を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル
形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ
電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの
場合に、数十ｙＡ／μｍという、さらに小さいオフ電流が得られることが分かった。従っ
て、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電
流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。
なお、半導体膜として酸化物半導体膜を用いる場合、酸化物半導体としては、少なくとも
インジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体
膜を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、
それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとして
スズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）
を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有するこ
とが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい
。
酸化物半導体の中でもＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物などは、炭
化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法
により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れると
いった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり
、上記Ｉｎ−Ｇａ−Ｚｎ系酸化物は、ガラス基板上に、電気的特性の優れたトランジスタ
を作製することが可能である。また、基板の大型化にも対応が可能である。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、Ｉ
ｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓ
ｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化
物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、
Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ
−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−
Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄ
ｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ
−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−
Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化
物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−
Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意
味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素
を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電
流を十分に小さくすることが可能であり、また、移動度も高い。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
酸化物半導体は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（
ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、熱Ｃ
ＶＤ法またはＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を含むがこれに限定されない）、ＭＢＥ（Ｍｏｌｅｃｕ
ｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法またはＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅ
ｐｏｓｉｔｉｏｎ）法を用いて成膜することも可能である。特に、ＭＯＣＶＤ法、ＡＬＤ
法または熱ＣＶＤ法を用いると、プラズマを使わないため酸化物半導体にダメージを与え
にくく、トランジスタのオフ状態のリーク電流を低く抑えることができる。
ＭＯＶＣＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、Ｉｎ−Ｇａ−Ｚｎ系酸化物を成膜す
る場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。
なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガ
リウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（Ｃ
Ｈ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えて
トリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に
代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
以下では、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化
物半導体膜、ＣＡＡＣ−ＯＳ膜などをいう。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸
化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の
酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶
ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原
子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜より
も欠陥準位密度が低いという特徴がある。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結
晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−Ｏ
Ｓ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内
に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠
陥準位密度が低いという特徴がある。ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔ
ｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察する
と、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認
することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の
低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸
を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」と
は、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、
８５°以上９５°以下の場合も含まれる。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有して
いることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜
のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化
物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配
列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜
の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面
近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡ
Ｃ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分
的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、基板の曲げによる変形など、外力に対
する耐性がＰｏｌｙ−Ｓｉトランジスタまたは単結晶Ｓｉトランジスタより強く、例えば
プラスチックなど柔軟性の高い基板に適している。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡ
ＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
また、ＣＡＡＣ−ＯＳ膜をスパッタリング法で成膜するために、以下の条件を適用するこ
とが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素、及び窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状又はペレット状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーシ
ョンが起こり、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。
ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理後
、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ
−Ｚｎ系酸化物ターゲットとする。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所
定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末が、２：２：
１、８：４：３、３：１：１、１：１：１、４：２：３、１：４：４または３：１：２で
ある。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するターゲットによって
適宜変更すればよい。
なお、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカ
リ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に
、アルカリ金属のうちＮａは、酸化物半導体膜に接する絶縁膜が酸化物である場合、当該
絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体膜内において、酸化物半
導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果
、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低
下等の、トランジスタの電気的特性の劣化が起こり、加えて、特性のばらつきも生じる。
具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６／ｃｍ３以下
、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１×１０１５／ｃｍ３以下とす
るとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１
０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５／ｃｍ３以
下、好ましくは１×１０１５／ｃｍ３以下とするとよい。
また、インジウムを含む金属酸化物が用いられている場合に、酸素との結合エネルギーが
インジウムよりも大きいシリコンや炭素が、インジウムと酸素の結合を切断し、酸素欠損
を形成することがある。そのため、シリコンや炭素が酸化物半導体膜に混入していると、
アルカリ金属やアルカリ土類金属の場合と同様に、トランジスタの電気的特性の劣化が起
こりやすい。よって、酸化物半導体膜中におけるシリコンや炭素の濃度は低いことが望ま
しい。具体的に、二次イオン質量分析法によるＣ濃度の測定値、またはＳｉ濃度の測定値
は、１×１０１８／ｃｍ３以下とするとよい。上記構成により、トランジスタの電気的特
性の劣化を防ぐことができ、半導体装置の信頼性を高めることができる。
また、ソース電極及びドレイン電極に用いられる導電性材料によっては、ソース電極及び
ドレイン電極中の金属が、酸化物半導体膜から酸素を引き抜くことがある。この場合、酸
化物半導体膜のうち、ソース電極及びドレイン電極に接する領域が、酸素欠損の形成によ
りｎ型化される。
ｎ型化された領域は、ソース領域またはドレイン領域として機能するため、酸化物半導体
膜とソース電極及びドレイン電極との間におけるコンタクト抵抗を下げることができる。
よって、ｎ型化された領域が形成されることで、トランジスタの移動度及びオン電流を高
めることができ、それにより、トランジスタを用いた半導体装置の高速動作を実現するこ
とができる。
なお、ソース電極及びドレイン電極中の金属による酸素の引き抜きは、ソース電極及びド
レイン電極をスパッタリング法などにより形成する際に起こりうるし、ソース電極及びド
レイン電極を形成した後に行われる加熱処理によっても起こりうる。
また、ｎ型化される領域は、酸素と結合し易い導電性材料をソース電極及びドレイン電極
に用いることで、より形成されやすくなる。上記導電性材料としては、例えば、Ａｌ、Ｃ
ｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどが挙げられる。
また、酸化物半導体膜は、単数の金属酸化物膜で構成されているとは限らず、積層された
複数の金属酸化物膜で構成されていても良い。例えば、第１乃至第３の金属酸化物膜が順
に積層されている半導体膜の場合、第１の金属酸化物膜及び第３の金属酸化物膜は、第２
の金属酸化物膜を構成する金属元素の少なくとも１つを、その構成要素に含み、伝導帯下
端のエネルギーが第２の金属酸化物膜よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．
１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下また
は０．４ｅＶ以下、真空準位に近い酸化物膜である。さらに、第２の金属酸化物膜は、少
なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。
上記構成の半導体膜をトランジスタが有する場合、ゲート電極に電圧を印加することで、
半導体膜に電界が加わると、半導体膜のうち、伝導帯下端のエネルギーが小さい第２の金
属酸化物膜にチャネル形成領域が形成される。即ち、第２の金属酸化物膜とゲート絶縁膜
との間に第３の金属酸化物膜が設けられていることによって、ゲート絶縁膜と離隔してい
る第２の金属酸化物膜に、チャネル形成領域を形成することができる。
また、第３の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なくとも１つ
をその構成要素に含むため、第２の金属酸化物膜と第３の金属酸化物膜の界面では、界面
散乱が起こりにくい。従って、当該界面においてキャリアの動きが阻害されにくいため、
トランジスタの電界効果移動度が高くなる。
また、第２の金属酸化物膜と第１の金属酸化物膜の界面に界面準位が形成されると、界面
近傍の領域にもチャネル形成領域が形成されるために、トランジスタの閾値電圧が変動し
てしまう。しかし、第１の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少
なくとも１つをその構成要素に含むため、第２の金属酸化物膜と第１の金属酸化物膜の界
面には、界面準位が形成されにくい。よって、上記構成により、トランジスタの閾値電圧
等の電気的特性のばらつきを、低減することができる。
また、金属酸化物膜間に不純物が存在することによって、各膜の界面にキャリアの流れを
阻害する界面準位が形成されることがないよう、複数の酸化物半導体膜を積層させること
が望ましい。積層された金属酸化物膜の膜間に不純物が存在していると、金属酸化物膜間
における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリアがトラ
ップされるか、あるいは再結合により消滅してしまうからである。膜間における不純物を
低減させることで、主成分である一の金属を少なくとも共に有する複数の金属酸化物膜を
、単に積層させるよりも、連続接合（ここでは特に伝導帯下端のエネルギーが各膜の間で
連続的に変化するＵ字型の井戸構造を有している状態）が形成されやすくなる。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置
（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層すること
が必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純
物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを
用いて高真空排気（５×１０−７Ｐａ以上、１×１０−４Ｐａ以下）することが好ましい
。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内
に気体が逆流しないようにしておくことが好ましい。
高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみなら
ず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素ガ
スやアルゴンガスの露点を、−４０℃以下、好ましくは−８０℃以下、より好ましくは−
１００℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が取
り込まれることを可能な限り防ぐことができる。具体的に、第２の金属酸化物膜がＩｎ−
Ｍ−Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、第２の金属
酸化物膜を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：
Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６
以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好
ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、第２の金属酸化物膜としてＣＡ
ＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては
、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
具体的に、第１の金属酸化物膜、第３の金属酸化物膜がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｇ
ａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、第１の金属酸化物膜、第３の金属酸化
物膜を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ
＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３
以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６
以下とすることで、第１の金属酸化物膜、第３の金属酸化物膜としてＣＡＡＣ−ＯＳ膜が
形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚ
ｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ
：Ｚｎ＝１：３：８等がある。
なお、第１の金属酸化物膜及び第３の金属酸化物膜の厚さは、３ｎｍ以上１００ｎｍ以下
、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、第２の金属酸化物膜の厚さは、３ｎ
ｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下であり、さらに好ましくは
３ｎｍ以上５０ｎｍ以下である。
３層構造の半導体膜において、第１の金属酸化物膜乃至第３の金属酸化物膜は、非晶質ま
たは結晶質の両方の形態を取りうる。ただし、チャネル形成領域が形成される第２の金属
酸化物膜が結晶質であることにより、トランジスタに安定した電気的特性を付与すること
ができるため、第２の金属酸化物膜は結晶質であることが好ましい。
なお、チャネル形成領域とは、トランジスタの半導体膜のうち、ゲート電極と重なり、か
つソース電極とドレイン電極に挟まれる領域を意味する。また、チャネル領域とは、チャ
ネル形成領域において、電流が主として流れる領域をいう。
例えば、第１の金属酸化物膜及び第３の金属酸化物膜として、スパッタリング法により形
成したＩｎ−Ｇａ−Ｚｎ系酸化物膜を用いる場合、第１の金属酸化物膜及び第３の金属酸
化物膜の成膜には、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数
比］）であるターゲットを用いることができる。成膜条件は、例えば、成膜ガスとしてア
ルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力０．４Ｐａとし、基板温
度を２００℃とし、ＤＣ電力０．５ｋＷとすればよい。
また、第２の金属酸化物膜をＣＡＡＣ−ＯＳ膜とする場合、第２の金属酸化物膜の成膜に
は、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であり、
多結晶のＩｎ−Ｇａ−Ｚｎ系酸化物を含むターゲットを用いることが好ましい。成膜条件
は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い
、圧力を０．４Ｐａとし、基板の温度３００℃とし、ＤＣ電力０．５ｋＷとすることがで
きる。
なお、トランジスタは、半導体膜の端部が傾斜している構造を有していても良いし、半導
体膜の端部が丸みを帯びる構造を有していても良い。
また、複数の積層された金属酸化物膜を有する半導体膜をトランジスタに用いる場合にお
いても、ソース電極及びドレイン電極に接する領域が、ｎ型化されていても良い。上記構
成により、トランジスタの移動度及びオン電流を高め、トランジスタを用いた半導体装置
の高速動作を実現することができる。さらに、複数の積層された金属酸化物膜を有する半
導体膜をトランジスタに用いる場合、ｎ型化される領域は、チャネル形成領域となる第２
の金属酸化物膜にまで達していることが、トランジスタの移動度及びオン電流を高め、半
導体装置のさらなる高速動作を実現する上で、より好ましい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
図１４は、本発明の一態様に係る発光装置の斜視図の一例である。
図１４に示す発光装置は、パネル１６０１と、コントローラ、電源回路、画像処理回路、
画像メモリ、ＣＰＵなどが設けられた回路基板１６０２と、接続部１６０３とを有してい
る。パネル１６０１は、画素が複数設けられた画素部１６０４と、複数の画素を行ごとに
選択する走査線駆動回路１６０５と、選択された行内の画素への信号Ｓｉｇ１または信号
Ｓｉｇ２の入力を制御する信号線駆動回路１６０６とを有する。
回路基板１６０２から、接続部１６０３を介して、各種信号と、電源の電位とが、パネル
１６０１に入力される。接続部１６０３には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅ
ｄ Ｃｉｒｃｕｉｔ）などを用いることができる。また、接続部１６０３にＣＯＦテープ
を用いる場合、回路基板１６０２内の一部の回路、或いはパネル１６０１が有する走査線
駆動回路１６０５や信号線駆動回路１６０６の一部などを別途用意したチップに形成して
おき、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いて当該チップをＣＯＦテープに接続
しておいても良い。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
本発明の一態様に係る発光装置は、表示装置、ノート型パーソナルコンピュータ、記録媒
体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄ
ｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用い
ることができる。その他に、本発明の一態様に係る発光装置を用いることができる電子機
器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍端末、ビデオカメラ、デ
ジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレ
イ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプ
レイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入
れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１５に
示す。
図１５（Ａ）は表示装置であり、筐体５００１、表示部５００２、支持台５００３等を有
する。本発明の一態様に係る発光装置は、表示部５００２に用いることができる。なお、
表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情
報表示用表示装置が含まれる。
図１５（Ｂ）は携帯情報端末であり、筐体５１０１、表示部５１０２、操作キー５１０３
等を有する。本発明の一態様に係る発光装置は、表示部５１０２に用いることができる。
図１５（Ｃ）は表示装置であり、曲面を有する筐体５７０１、表示部５７０２等を有する
。本発明の一態様に係る発光装置に可撓性を有する基板を用いることで、曲面を有する筐
体５７０１に支持された表示部５７０２に、当該発光装置を用いることができ、フレキシ
ブルかつ軽くて使い勝手の良い表示装置を提供することができる。
図１５（Ｄ）は携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３、
表示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタ
イラス５３０８等を有する。本発明の一態様に係る発光装置は、表示部５３０３または表
示部５３０４に用いることができる。表示部５３０３または表示部５３０４に本発明の一
態様に係る発光装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにく
い携帯型ゲーム機を提供することができる。なお、図１５（Ｄ）に示した携帯型ゲーム機
は、２つの表示部５３０３と表示部５３０４とを有しているが、携帯型ゲーム機が有する
表示部の数は、これに限定されない。
図１５（Ｅ）は電子書籍端末であり、筐体５６０１、表示部５６０２等を有する。本発明
の一態様に係る発光装置は、表示部５６０２に用いることができる。そして、可撓性を有
する基板を用いることで、発光装置に可撓性を持たせることができるので、フレキシブル
かつ軽くて使い勝手の良い電子書籍端末を提供することができる。
図１５（Ｆ）は携帯電話であり、筐体５９０１に、表示部５９０２、マイク５９０７、ス
ピーカー５９０４、カメラ５９０３、外部接続部５９０６、操作用のボタン５９０５が設
けられている。表示部５９０２に、本発明の一態様に係る発光装置を用いることできる。
また、本発明の一態様に係る発光装置を、可撓性を有する基板に形成した場合、図１５（
Ｆ）に示すような曲面を有する表示部５９０２に当該発光装置を適用することが可能であ
る。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
本実施の形態では、実施の形態１及び実施の形態２に示すトランジスタＭ１乃至Ｍ３に用
いることが可能なトランジスタの一例について、図１６を用いて説明を行う。
図１６（Ａ）はトランジスタ３００の上面図であり、図１６（Ｂ）は、図１６（Ａ）の一
点鎖線Ｘ１−Ｘ２間の断面図であり、図１６（Ｃ）は、図１６（Ａ）の一点鎖線Ｙ１−Ｙ
２間の断面図である。また、図１６（Ｂ）は、トランジスタ３００のチャネル長方向の断
面図であり、図１６（Ｃ）は、トランジスタ３００のチャネル幅方向の断面図である。な
お、図１６（Ａ）では、明瞭化のため、構成要素の一部を省略して図示している。
トランジスタ３００は、基板３６２上に形成された導電膜３６１と、基板３６２及び導電
膜３６１上の絶縁膜３６４と、絶縁膜３６４上の酸化物半導体膜３６６と、酸化物半導体
膜３６６に接する導電膜３７０ａ、導電膜３７０ｂ及び絶縁膜３７２と、絶縁膜３７２を
介して酸化物半導体膜３６６と重なる導電膜３７４とを有する。なお、トランジスタ３０
０上に絶縁膜３７６が設けられている。
トランジスタ３００において、導電膜３７４は第１のゲート電極としての機能を有し、導
電膜３６１は第２のゲート電極としての機能を有する。また、絶縁膜３７２は第１のゲー
ト絶縁膜としての機能を有し、絶縁膜３６４は第２のゲート絶縁膜としての機能を有する
。
トランジスタ３００において、導電膜３７０ａはソース電極及びドレイン電極の一方とし
ての機能を有し、導電膜３７０ｂはソース電極及びドレイン電極の他方としての機能を有
する。
図１６（Ｃ）に示すように、導電膜３７４は、絶縁膜３７２及び絶縁膜３６４に設けられ
た開口３８９を介して、導電膜３６１に接続されている。トランジスタ３００は、第１の
ゲート電極と第２のゲート電極に、同じ電位が印加されるので、オン電流の増加、初期特
性バラつきの低減、−ＧＢＴ（ｍｉｎｕｓ Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒ
ｅ）ストレス試験の劣化の抑制、及び異なるドレイン電圧におけるオン電流の立ち上がり
電圧の変動の抑制が可能である。
また、トランジスタ３００は、導電膜３７４と導電膜３６１を接続せずに、それぞれに異
なる電位を与えてもよい。このようにすることで、トランジスタ３００のしきい値電圧を
制御することができる。なお、場合に応じて、導電膜３６１は省略してもよい。
酸化物半導体膜３６６において、導電膜３７０ａ、導電膜３７０ｂ及び導電膜３７４と重
ならない領域には、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を
、不純物元素として説明する。不純物元素の代表例としては、水素、希ガス元素等がある
。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノン
がある。さらに、不純物元素としホウ素、炭素、窒素、フッ素、アルミニウム、シリコン
、リン、塩素等が酸化物半導体膜３６６に含まれてもよい。
また、絶縁膜３７６は水素を含む膜であり、代表的には窒化物絶縁膜がある。絶縁膜３７
６が酸化物半導体膜３６６に接することで、絶縁膜３７６に含まれる水素が酸化物半導体
膜３６６に拡散する。この結果、酸化物半導体膜３６６が絶縁膜３７６と接する領域にお
いて、水素が多く含まれる。
不純物元素として、希ガス元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金
属元素及び酸素の結合が切断され、酸素欠損が形成される。酸化物半導体膜に含まれる酸
素欠損と水素の相互作用により、酸化物半導体膜は導電率が高くなる。具体的には、酸化
物半導体膜に含まれる酸素欠損に水素が入ることで、キャリア（電子）が生成される。こ
の結果、導電率が高くなる。
基板３６２に適用可能な基板としては、例えば、ガラス基板、石英基板、プラスチック基
板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タ
ングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム
、繊維状の材料を含む紙、又は基材フィルムなどが挙げられる。ガラス基板の一例として
は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスな
どがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエ
チレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラス
チック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムには
、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニル等からなるフィル
ム、または無機蒸着フィルムなどを用いることもできる。基材フィルムの一例としては、
ポリエステル、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は
紙類などがある。
また、基板３６２は、単なる支持体に限らず、他のトランジスタやキャパシタなどの素子
が形成された基板であってもよい。
導電膜３６１及び導電膜３７４に用いる材料としては、アルミニウム、クロム、銅、タン
タル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元
素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することが
できる。また、導電膜３６１及び導電膜３７４に用いる材料は、単層構造でも、二層以上
の積層構造としてもよい。例えば、アルミニウム膜上にチタン膜を積層する二層構造、窒
化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層す
る二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二
層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン
膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステ
ン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わ
せた合金膜、もしくは窒化膜を用いてもよい。また、導電膜３６１及び導電膜３７４に用
いる材料としては、例えば、スパッタリング法を用いて形成することができる。
また、導電膜３６１及び導電膜３７４に用いることのできる導電膜としては、インジウム
を含む酸化物を用いればよい。例えば、酸化タングステンを含むインジウム酸化物、酸化
タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チ
タンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジ
ウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性
材料を用いることができる。
導電膜３７０ａ及び導電膜３７０ｂに用いることのできる材料としては、アルミニウム、
チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタ
ル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造ま
たは積層構造として用いることができる。とくに、アルミニウム、クロム、銅、タンタル
、チタン、モリブデン、タングステンの中から選択される一以上の元素を含むと好ましい
。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン
膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層
構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアル
ミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する
三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブ
デン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜また
は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または
酸化亜鉛を含む透明導電材料を用いてもよい。また、導電膜は、例えば、スパッタリング
法を用いて形成することができる。
酸化物半導体膜３６６の詳細は、図１３の酸化物半導体膜８２の記載を参照すればよい。
絶縁膜３６４は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができ
る。なお、酸化物半導体膜３６６との界面特性を向上させるため、絶縁膜３６４において
少なくとも酸化物半導体膜３６６と接する領域は酸化物絶縁膜で形成することが好ましい
。また、絶縁膜３６４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加
熱処理により絶縁膜３６４に含まれる酸素を、酸化物半導体膜３６６に移動させることが
可能である。
絶縁膜３６４の厚さは、５０ｎｍ以上、又は１００ｎｍ以上３０００ｎｍ以下、又は２０
０ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜３６４を厚くすることで、絶縁
膜３６４の酸素放出量を増加させることができると共に、絶縁膜３６４と酸化物半導体膜
３６６との界面における界面準位、並びに酸化物半導体膜３６６のチャネル形成領域に含
まれる酸素欠損を低減することが可能である。
絶縁膜３６４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化
シリコン、酸化アルミニウム、酸化ハフニウム又は酸化ガリウムなどを用いればよく、単
層又は積層で設けることができる。
絶縁膜３７２は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができ
る。なお、酸化物半導体膜３６６との界面特性を向上させるため、絶縁膜３７２において
少なくとも酸化物半導体膜３６６と接する領域は酸化物絶縁膜を用いて形成することが好
ましい。絶縁膜３７２として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコ
ン、窒化シリコン、酸化アルミニウム、酸化ハフニウム又は酸化ガリウムなどを用いれば
よく、単層又は積層で設けることができる。
また、絶縁膜３７２として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設け
ることで、酸化物半導体膜３６６からの酸素の外部への拡散と、外部から酸化物半導体膜
３６６への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果
を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸
化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化
ハフニウム等がある。
また、絶縁膜３７２として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加された
ハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネー
ト（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料
を用いることでトランジスタのゲートリークを低減できる。
また、絶縁膜３７２として、加熱により酸素を放出する酸化物絶縁膜を用いることで、加
熱処理により絶縁膜３７２に含まれる酸素を、酸化物半導体膜３６６に移動させることが
可能である。
絶縁膜３７２の厚さは、５ｎｍ以上４００ｎｍ以下、又は５ｎｍ以上３００ｎｍ以下、又
は１０ｎｍ以上２５０ｎｍ以下とすることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
Ｃ１ 容量素子
Ｍ１ トランジスタ
Ｍ２ トランジスタ
Ｍ３ トランジスタ
ｐ０ 期間
ｐ１ 期間
ｐ２ 期間
Ｓ１ 信号
Ｓｉｇ０ 信号
Ｓｉｇ１ 信号
Ｓｉｇ２ 信号
ＳＬ１ 配線
ＳＬ２ 配線
７０ トランジスタ
８０ 導電膜
８１ 絶縁膜
８２ 酸化物半導体膜
８２ａ 酸化物半導体膜
８２ｂ 酸化物半導体膜
８２ｃ 酸化物半導体膜
８３ 導電膜
８４ 導電膜
８５ 絶縁膜
８６ 絶縁膜
８７ 絶縁膜
１００ 発光装置
１０１ 画素
１０１ａ 画素
１０１ｂ 画素
１０２ 画素部
１０３ パネル
１０４ コントローラ
１０５ 電源回路
１２０ 入力装置
１２１ ＣＰＵ
１２２ 画像処理回路
１２３ 画像メモリ
１２４ 信号線駆動回路
１２５ 走査線駆動回路
１２６ 画像データ
３００ トランジスタ
３６１ 導電膜
３６２ 基板
３６４ 絶縁膜
３６６ 酸化物半導体膜
３７０ａ 導電膜
３７０ｂ 導電膜
３７２ 絶縁膜
３７４ 導電膜
３７６ 絶縁膜
３８９ 開口
４００ 基板
４０１ 導電膜
４０２ 絶縁膜
４０３ 半導体膜
４０４ 導電膜
４０５ 導電膜
４１１ 絶縁膜
４２０ 絶縁膜
４２４ 導電膜
４２５ 絶縁膜
４２６ 絶縁膜
４２７ ＥＬ層
４２８ 導電膜
４３０ 基板
４３１ 遮蔽膜
４３２ 着色層
５０１ 導電膜
５０２ 導電膜
５０３ 導電膜
５０４ 導電膜
５０５ 導電膜
５０６ 導電膜
５０７ 導電膜
５０８ 導電膜
５１１ 半導体膜
５１２ 半導体膜
５１３ 半導体膜
５１４ 半導体膜
５１５ 半導体膜
５１６ 半導体膜
５２１ 導電膜
５２２ 導電膜
５２３ 導電膜
５２４ 導電膜
５２５ 導電膜
５２６ 導電膜
５２７ 導電膜
５２８ 導電膜
５２９ 導電膜
５３０ 導電膜
５３１ 導電膜
１６０１ パネル
１６０２ 回路基板
１６０３ 接続部
１６０４ 画素部
１６０５ 走査線駆動回路
１６０６ 信号線駆動回路
５００１ 筐体
５００２ 表示部
５００３ 支持台
５１０１ 筐体
５１０２ 表示部
５１０３ 操作キー
５３０１ 筐体
５３０２ 筐体
５３０３ 表示部
５３０４ 表示部
５３０５ マイクロホン
５３０６ スピーカー
５３０７ 操作キー
５３０８ スタイラス
５６０１ 筐体
５６０２ 表示部
５７０１ 筐体
５７０２ 表示部
５９０１ 筐体
５９０２ 表示部
５９０３ カメラ
５９０４ スピーカー
５９０５ ボタン
５９０６ 外部接続部
５９０７ マイク

Claims (2)

  1. 発光素子と、容量素子と、第１乃至第３のトランジスタと、を有し、
    前記発光素子の第１の電極は、前記容量素子の一方の電極と、前記第２のトランジスタのソース及びドレインの一方と、前記第３のトランジスタのソース及びドレインの一方と、に電気的に接続され、
    前記第３のトランジスタのソース及びドレインの他方は、第１の配線と電気的に接続され、
    前記第３のトランジスタのゲートは、前記容量素子の他方の電極と、前記第１のトランジスタのソース及びドレインの一方と電気的に接続され、
    前記第１のトランジスタのソース及びドレインの他方は、第２の配線と電気的に接続され、
    前記第３のトランジスタの半導体層の下方に設けられ、前記第３のトランジスタの半導体層と重なる領域を有する第１の導電層を有し、
    前記第１の導電層は、前記第３のトランジスタの半導体層の上面と接する領域を有する第２の導電層と重なる領域と、前記第１のトランジスタの半導体層の上面と接する領域を有する第３の導電層と重なる領域と、を有し、
    前記発光素子の第１の電極は、前記第２の導電層を介して、前記第３のトランジスタの半導体層と電気的に接続され、
    平面視において、前記第１の導電層と前記第２の導電層とが重なる領域の面積は、前記第１の導電層と前記第３の導電層とが重なる領域の面積よりも大きく、
    前記容量素子は、前記第１の導電層と前記第２の導電層とが重なる領域に、設けられている、表示装置。
  2. 請求項１において、
    前記第３のトランジスタの半導体層、前記第２のトランジスタの半導体層、及び前記第３のトランジスタの半導体層の各々は、Ｉｎ、Ｇａ、及びＺｎを有する、表示装置。
JP2019150287A 2013-12-10 2019-08-20 表示装置 Active JP6750077B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013255172 2013-12-10
JP2013255172 2013-12-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014248889A Division JP2015132817A (ja) 2013-12-10 2014-12-09 発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020136348A Division JP2020197742A (ja) 2013-12-10 2020-08-12 表示装置

Publications (2)

Publication Number Publication Date
JP2019207436A JP2019207436A (ja) 2019-12-05
JP6750077B2 true JP6750077B2 (ja) 2020-09-02

Family

ID=53271983

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2014248889A Withdrawn JP2015132817A (ja) 2013-12-10 2014-12-09 発光装置
JP2019150287A Active JP6750077B2 (ja) 2013-12-10 2019-08-20 表示装置
JP2020136348A Withdrawn JP2020197742A (ja) 2013-12-10 2020-08-12 表示装置
JP2021202383A Active JP7061720B2 (ja) 2013-12-10 2021-12-14 半導体装置、電子機器
JP2022068195A Withdrawn JP2022093416A (ja) 2013-12-10 2022-04-18 半導体装置、電子機器
JP2022135128A Active JP7191267B2 (ja) 2013-12-10 2022-08-26 半導体装置、電子機器
JP2022194639A Active JP7366228B2 (ja) 2013-12-10 2022-12-06 半導体装置、電子機器
JP2023174923A Active JP7526335B2 (ja) 2013-12-10 2023-10-10 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014248889A Withdrawn JP2015132817A (ja) 2013-12-10 2014-12-09 発光装置

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2020136348A Withdrawn JP2020197742A (ja) 2013-12-10 2020-08-12 表示装置
JP2021202383A Active JP7061720B2 (ja) 2013-12-10 2021-12-14 半導体装置、電子機器
JP2022068195A Withdrawn JP2022093416A (ja) 2013-12-10 2022-04-18 半導体装置、電子機器
JP2022135128A Active JP7191267B2 (ja) 2013-12-10 2022-08-26 半導体装置、電子機器
JP2022194639A Active JP7366228B2 (ja) 2013-12-10 2022-12-06 半導体装置、電子機器
JP2023174923A Active JP7526335B2 (ja) 2013-12-10 2023-10-10 半導体装置

Country Status (2)

Country Link
US (2) US9806098B2 (ja)
JP (8) JP2015132817A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10007161B2 (en) 2015-10-26 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Display device
CN106531767B (zh) * 2016-11-30 2019-07-12 上海天马有机发光显示技术有限公司 一种显示面板、驱动方法以及电子设备
JP7126823B2 (ja) 2016-12-23 2022-08-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11100855B2 (en) * 2017-12-22 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2019150224A1 (ja) 2018-02-01 2019-08-08 株式会社半導体エネルギー研究所 表示装置および電子機器
US10770482B2 (en) * 2018-06-06 2020-09-08 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11941197B2 (en) 2019-09-06 2024-03-26 Semiconductor Energy Laboratory Co., Ltd. Functional panel, display device, input/output device, and data processing device
JP2021071593A (ja) * 2019-10-30 2021-05-06 キヤノン株式会社 表示装置、情報表示装置、及び電子機器
JP2021028039A (ja) * 2020-11-30 2021-02-25 株式会社三洋物産 遊技機

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3724086A1 (de) 1986-07-22 1988-02-04 Sharp Kk Treiberschaltung fuer eine duennschichtige elektrolumineszenzanzeige
JPH01134497A (ja) 1987-11-20 1989-05-26 Semiconductor Energy Lab Co Ltd 液晶表示装置の電源回路
US5303072A (en) 1990-07-05 1994-04-12 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device
JP3476241B2 (ja) 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
US5714968A (en) 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
JP3511409B2 (ja) * 1994-10-27 2004-03-29 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置およびその駆動方法
US5652600A (en) 1994-11-17 1997-07-29 Planar Systems, Inc. Time multiplexed gray scale approach
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5990629A (en) 1997-01-28 1999-11-23 Casio Computer Co., Ltd. Electroluminescent display device and a driving method thereof
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6175345B1 (en) 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
JP3279238B2 (ja) 1997-12-01 2002-04-30 株式会社日立製作所 液晶表示装置
JP3629939B2 (ja) 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
US6417825B1 (en) 1998-09-29 2002-07-09 Sarnoff Corporation Analog active matrix emissive display
JP4092827B2 (ja) 1999-01-29 2008-05-28 セイコーエプソン株式会社 表示装置
JP3686769B2 (ja) 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
JP3259774B2 (ja) 1999-06-09 2002-02-25 日本電気株式会社 画像表示方法および装置
JP4092857B2 (ja) 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
JP2001042822A (ja) 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置
EP1129446A1 (en) 1999-09-11 2001-09-05 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display device
TW493152B (en) * 1999-12-24 2002-07-01 Semiconductor Energy Lab Electronic device
JP3835967B2 (ja) 2000-03-03 2006-10-18 アルパイン株式会社 Ｌｃｄ表示装置
US6528950B2 (en) 2000-04-06 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method
TW521237B (en) 2000-04-18 2003-02-21 Semiconductor Energy Lab Light emitting device
TW531901B (en) 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
EP1296174B1 (en) 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
JP4014831B2 (ja) 2000-09-04 2007-11-28 株式会社半導体エネルギー研究所 Ｅｌ表示装置及びその駆動方法
JP2002244617A (ja) * 2001-02-15 2002-08-30 Sanyo Electric Co Ltd 有機ｅｌ画素回路
JP4731718B2 (ja) 2001-04-27 2011-07-27 株式会社半導体エネルギー研究所 表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
TWI345211B (en) * 2002-05-17 2011-07-11 Semiconductor Energy Lab Display apparatus and driving method thereof
CN1490781A (zh) 2002-10-15 2004-04-21 友达光电股份有限公司 发光组件的驱动电路与方法
US7250720B2 (en) 2003-04-25 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4939737B2 (ja) * 2003-08-08 2012-05-30 株式会社半導体エネルギー研究所 発光装置
US8937580B2 (en) 2003-08-08 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of light emitting device and light emitting device
JP2005157157A (ja) 2003-11-28 2005-06-16 Toppoly Optoelectronics Corp 残留映像除去電気回路
KR101012972B1 (ko) * 2003-12-30 2011-02-10 엘지디스플레이 주식회사 액티브 매트릭스 표시장치
JP2006047500A (ja) 2004-08-02 2006-02-16 Seiko Epson Corp 表示パネル駆動回路、表示装置及び電子機器
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006070833A1 (ja) 2004-12-27 2006-07-06 Kyocera Corporation 画像表示装置およびその駆動方法、並びに電子機器の駆動方法
JP2006251453A (ja) 2005-03-11 2006-09-21 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその駆動方法
JP2006276733A (ja) * 2005-03-30 2006-10-12 Sanyo Electric Co Ltd 表示装置
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN102176299B (zh) 2005-12-02 2013-07-17 株式会社半导体能源研究所 发光器件的驱动方法
JP5164857B2 (ja) * 2006-01-09 2013-03-21 イグニス・イノベイション・インコーポレーテッド アクティブマトリクスディスプレイ回路の駆動方法および表示システム
JP2007272203A (ja) 2006-03-06 2007-10-18 Nec Corp 表示装置
TWI430234B (zh) 2006-04-05 2014-03-11 Semiconductor Energy Lab 半導體裝置，顯示裝置，和電子裝置
KR101310912B1 (ko) 2006-06-30 2013-09-25 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그의 구동 방법
JP5079425B2 (ja) * 2006-08-31 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5107546B2 (ja) 2006-09-15 2012-12-26 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
US20080100595A1 (en) 2006-10-31 2008-05-01 Tpo Displays Corp. Method for eliminating power-off residual image in a system for displaying images
JP2008249743A (ja) 2007-03-29 2008-10-16 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2009003437A (ja) 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2009031750A (ja) 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
US20090001881A1 (en) 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
KR100894606B1 (ko) * 2007-10-29 2009-04-24 삼성모바일디스플레이주식회사 유기 전계 발광 표시 장치 및 그의 전원 공급 방법
KR101424272B1 (ko) * 2007-11-30 2014-07-31 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 제조방법
JP2010256819A (ja) * 2009-04-28 2010-11-11 Toshiba Mobile Display Co Ltd アクティブマトリクス型有機発光表示装置及びアクティブマトリクス型有機発光表示装置の駆動方法
KR20180112107A (ko) * 2009-07-18 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20190141791A (ko) * 2009-07-31 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102484140B (zh) * 2009-09-04 2015-04-22 株式会社半导体能源研究所 半导体器件的制造方法
KR101082254B1 (ko) 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
WO2011068022A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101763660B1 (ko) 2009-12-18 2017-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 구동 방법
KR102067919B1 (ko) 2009-12-18 2020-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 표시 장치
KR101747421B1 (ko) 2010-01-20 2017-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
WO2011089843A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
JP5592365B2 (ja) * 2010-09-29 2014-09-17 パナソニック株式会社 Ｅｌ表示パネル、ｅｌ表示装置及びｅｌ表示パネルの製造方法
KR20240063195A (ko) * 2011-07-22 2024-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP6050054B2 (ja) * 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
KR20190033094A (ko) * 2011-10-18 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 구동하는 방법
CN104170001B (zh) 2012-03-13 2017-03-01 株式会社半导体能源研究所 发光装置及其驱动方法
US9245935B2 (en) * 2013-04-02 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TWI612689B (zh) * 2013-04-15 2018-01-21 半導體能源研究所股份有限公司 發光裝置
KR102067719B1 (ko) * 2013-07-08 2020-01-21 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
KR102150039B1 (ko) * 2014-07-14 2020-09-01 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치

Also Published As

Publication number Publication date
JP2020197742A (ja) 2020-12-10
JP2022037098A (ja) 2022-03-08
JP2023027175A (ja) 2023-03-01
US20180047758A1 (en) 2018-02-15
JP2023182751A (ja) 2023-12-26
JP2022171691A (ja) 2022-11-11
JP2022093416A (ja) 2022-06-23
JP2019207436A (ja) 2019-12-05
US20150162359A1 (en) 2015-06-11
JP7191267B2 (ja) 2022-12-16
JP7526335B2 (ja) 2024-07-31
JP7366228B2 (ja) 2023-10-20
JP7061720B2 (ja) 2022-04-28
US9985052B2 (en) 2018-05-29
JP2015132817A (ja) 2015-07-23
US9806098B2 (en) 2017-10-31

Similar Documents

Publication Publication Date Title
JP6750077B2 (ja) 表示装置
JP2022081475A (ja) 発光装置
JP6720372B2 (ja) 発光装置
JP6697515B2 (ja) 半導体装置
JP2020098339A (ja) 発光装置
US9184210B2 (en) Light emitting device with selection circuit for image signal polarity inversion
US20150349135A1 (en) Semiconductor device
JP2020042284A (ja) 発光装置
JP6653997B2 (ja) 表示補正回路及び表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200812

R150 Certificate of patent or registration of utility model

Ref document number: 6750077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250