JP2020112831A - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP2020112831A
JP2020112831A JP2020071823A JP2020071823A JP2020112831A JP 2020112831 A JP2020112831 A JP 2020112831A JP 2020071823 A JP2020071823 A JP 2020071823A JP 2020071823 A JP2020071823 A JP 2020071823A JP 2020112831 A JP2020112831 A JP 2020112831A
Authority
JP
Japan
Prior art keywords
transistor
pixel
light
potential
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020071823A
Other languages
English (en)
Inventor
耕平 豊高
Kohei Toyotaka
耕平 豊高
紘慈 楠
Koji Kusunoki
紘慈 楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020112831A publication Critical patent/JP2020112831A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266Details of drivers for scan electrodes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10Controlling the light source
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0245Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0251Precharge or discharge of pixel before applying new pixel voltage
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0257Reduction of after-image effects
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/026Arrangements or methods related to booting a display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/027Arrangements or methods related to powering off a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】電源投入後に残像が表示されるのを防ぐことができる発光装置の提供。【解決手段】発光素子に与えられる電源電圧の、画素への供給が停止される前または停止された後において、上記電源電圧の発光素子への供給を制御するトランジスタの、ゲート電極の電位を初期化する。具体的には、当該トランジスタがnチャネル型である場合、ゲート電圧が、閾値電圧と同じかそれよりも低くなるように、ゲート電極の電位を初期化する。当該トランジスタがpチャネル型である場合、ゲート電圧が、閾値電圧と同じかそれよりも高くなるように、ゲート電極の電位を初期化する。【選択図】図1

Description

本発明は、物、方法、製造方法、プロセス、マシーン、マニュファクチャー、または、組
成物(コンポジション オブ マター)に関する。特に、本発明は、例えば、半導体装置
、表示装置、発光装置、それらの駆動方法、または、それらの製造方法に関する。特に、
本発明は、例えば、トランジスタが各画素に設けられた発光装置と、その駆動方法に関す
る。
発光素子を用いた発光装置は視認性が高く、薄型化に最適であると共に、視野角にも制限
が無いため、CRT(cathode ray tube)や液晶表示装置に替わる表示
装置として注目されている。発光素子を用いたアクティブマトリクス型の表示装置は、具
体的に提案されている構成がメーカーによって異なるが、通常、少なくとも発光素子と、
画素への画像信号の入力を制御するトランジスタ(スイッチング用トランジスタ)と、当
該発光素子に供給する電流値を制御するトランジスタ(駆動用トランジスタ)とが、各画
素に設けられている。
また、近年、ポリシリコンや微結晶シリコンによって得られる高い移動度と、アモルファ
スシリコンによって得られる均一な素子特性とを兼ね備えた新たな半導体として、酸化物
半導体と呼ばれる、半導体特性を示す金属酸化物に注目が集まっている。酸化物半導体は
、ガラス基板などの歪み点の低い基板上においても成膜が可能であり、また、第5世代(
一辺が1000mmを超える)以上の大型基板にも対応可能である。そして、シリコンや
ゲルマニウムなどの従来から用いられてきた半導体の代わりに、上記酸化物半導体が画素
のトランジスタに用いられた発光装置が、実用化されつつある。
下記の特許文献1には、有機EL素子を駆動するためのTFTが、活性層に酸化物半導体
を含有している、有機EL表示装置について記載されている。また、下記の特許文献2に
は、薄膜トランジスタの活性層が酸化物半導体で形成されている、有機電界発光表示装置
について記載されている。
特開2009−031750号公報 特開2011−100092号公報
ところで、電子供与体(ドナー)となる水分または水素などの不純物が低減され、なおか
つ酸素欠損が低減されることにより高純度化された酸化物半導体を用いたトランジスタは
、オフ電流が著しく小さいという特性を有する。上記特性を有するトランジスタを発光装
置の画素に用いることで、画素への画像信号の入力が終了した後に、駆動用トランジスタ
のゲート電極の電位が変動して発光素子の輝度が変化するのを、防ぐことができる。しか
し、上記発光装置では、発光装置の電源を遮断した後も駆動用トランジスタのゲート電極
に画像信号の電位が保持されやすい。そのため、上記発光装置では、電源を遮断する直前
に表示していた画像が、電源投入後に残像として表示されてしまう場合がある。
上述したような技術的背景のもと、本発明は、電源投入後に残像が表示されるのを防ぐこ
とができる発光装置の提供を、課題の一つとする。或いは、本発明は、電源投入後に残像
が表示されるのを防ぐことができる発光装置の駆動方法の提供を、課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様に係る発光装置では、発光素子に与えられる電源電圧の、画素への供給が
停止される前または停止された後において、上記電源電圧の発光素子への供給を制御する
トランジスタの、ゲート電極の電位を初期化する。具体的には、当該トランジスタがnチ
ャネル型である場合、ゲート電極とソース端子の電位差(ゲート電圧)が、閾値電圧と同
じかそれよりも低くなるようにすることによって、ゲート電極の電位を初期化する。当該
トランジスタがpチャネル型である場合、ゲート電圧が、閾値電圧と同じかそれよりも高
くなるようにすることによって、ゲート電極の電位を初期化する。
上記トランジスタのゲート電極の電位を初期化することで、画像情報を有する信号の電位
がゲート電極に保持されなくなり、当該トランジスタを完全にオフ(非導通状態)にする
ことができる。よって、発光素子に与えられる電源電圧が画素に供給された後に、上記ト
ランジスタを介して発光素子に電流が流れるのを防ぐことができる。従って、酸化物半導
体を用いたトランジスタのようにオフ電流の著しく小さいトランジスタを画素に用いた発
光装置において、電源投入後、画素に画像情報を有する信号が入力される前に、残像が表
示されるのを防ぐことができる。
具体的に、本発明の一態様に係る発光装置は、パネルと、第1信号、及び画像情報を有す
る第2信号のいずれか一方を選択し、上記パネルに送るコントローラと、上記第2信号が
上記コントローラによって選択され、上記パネルに送られている時に、上記コントローラ
からの命令に従って上記パネルへの電源電圧の供給を行い、なおかつ、上記第1信号が上
記コントローラによって選択され、上記パネルに送られた後、上記コントローラからの命
令に従って上記パネルへの上記電源電圧の供給を停止する電源回路と、を有し、上記パネ
ルは複数の画素を有し、上記複数の画素は、第1トランジスタと、上記第1トランジスタ
を介してゲート電極に上記第1信号または上記第2信号が与えられ、なおかつ、上記第1
信号が上記ゲート電極に与えられるとオフする第2トランジスタと、上記電源電圧が上記
第2トランジスタを介して印加される発光素子と、をそれぞれ有する。
具体的に、本発明の一態様に係る発光装置は、パネルと、第1信号、及び画像情報を有す
る第2信号のいずれか一方を選択し、上記パネルに送るコントローラと、上記第1信号が
上記コントローラによって選択され、上記パネルに送られた後、上記第2信号が上記コン
トローラによって選択され、上記パネルに送られる前に、上記コントローラからの命令に
従って上記パネルへの電源電圧の供給を開始する電源回路と、を有し、上記パネルは複数
の画素を有し、上記複数の画素は、第1トランジスタと、上記第1トランジスタを介して
ゲート電極に上記第1信号または上記第2信号が与えられ、なおかつ、上記第1信号が上
記ゲート電極に与えられるとオフする第2トランジスタと、上記電源電圧が上記第2トラ
ンジスタを介して印加される発光素子と、をそれぞれ有する。
具体的に、本発明の一態様に係る発光装置の駆動方法では、画素への電源電圧の供給を停
止する前に、上記画素において、上記電源電圧の発光素子への供給を制御するトランジス
タが非導通状態になるような信号を、上記トランジスタのゲート電極に与える。
具体的に、本発明の一態様に係る発光装置の駆動方法では、電源電圧の画素への供給を開
始する前に、上記画素において、上記電源電圧の発光素子への供給を制御するトランジス
タが非導通状態になるような信号を、上記トランジスタのゲート電極に与える。
本発明の一態様により、電源投入後に残像が表示されるのを防ぐことができる発光装置を
提供することができる。本発明の一態様により、電源投入後に残像が表示されるのを防ぐ
ことができる発光装置の駆動方法を提供することができる。
発光装置の構成と、画素の構成を示す図。 画素の動作を示す図。 画素部の動作を模式的に示す図。 発光装置の構成を示す図。 画素の回路図。 画素部の構成を示す図。 画素の断面図。 画素の断面図。 発光装置の斜視図。 電子機器の図。 画素の回路図およびタイミングチャート。 走査線駆動回路の回路図。 走査線駆動回路の構成要素を模式的に示した図。 シフトレジスタの回路図。 シフトレジスタの回路図。 シフトレジスタの回路図。 シフトレジスタの回路図。 ダミー段のシフトレジスタの回路図。 ダミー段のシフトレジスタの回路図。 ダミー段のシフトレジスタの回路図。 ダミー段のシフトレジスタの回路図。 インバータの回路図。 タイミングチャート。 パネルの額縁近傍の写真。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
本発明の一態様に係る発光装置の構成を、図1(A)に一例としてブロック図で示す。な
お、ブロック図では、構成要素を機能ごとに分類し、互いに独立したブロックとして示し
ているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素
が複数の機能に係わることもあり得る。
図1(A)に示す発光装置100は、画素101を画素部102に複数有するパネル10
3と、コントローラ104と、電源回路105とを少なくとも有する。
画素101は、発光素子と、当該発光素子の動作を制御するトランジスタとをそれぞれ有
する。パネル103には、画素部102の他に、画素部102の動作を制御するための各
種の駆動回路が設けられている。
コントローラ104は、画像情報を有する信号Sig1が入力されると、パネル103の
仕様に合わせて信号Sig1に信号処理を施した後、パネル103に供給する機能を有す
る。また、コントローラ104は、画像情報を有さない信号Sig2を生成し、パネル1
03に供給する機能を有する。パネル103に信号Sig1と信号Sig2のどちらが供
給されるかは、コントローラ104において選択される。
電源回路105は、発光装置100に入力された電源電圧Vpから、パネル103、コン
トローラ104、発光装置100内のその他の各種回路に供給する電源電圧を、生成する
機能を有する。そして、電源回路105は、発光素子に与えられる電源電圧を、画素部1
02が有する複数の画素101のそれぞれに供給する機能を有する。具体的に、図1(A
)では、接地電位などの固定の電位Vcomと電位Velの電位差が、電源電圧として複
数の画素101のそれぞれに供給されている。コントローラ104は、電源回路105が
複数の画素101への上記電源電圧の供給を行うか否かを、選択する機能を有する。
なお、電源回路105は、パネル103が有する各種駆動回路への電源電圧の供給を制御
する機能を有していても良い。或いは、発光素子に供給される電源電圧以外の電源電圧を
、画素部102に供給する機能を有していても良い。
次いで、図1(B)に、画素101の具体的な構成の一例を示す。図1(B)に示す画素
101は、発光素子106と、トランジスタ107と、トランジスタ108とを少なくと
も有する。
発光素子106は、電流または電圧によって輝度が制御される素子をその範疇に含んでい
る。例えば、OLEDなどを、発光素子106として用いることができる。OLEDは、
EL層と、陽極と、陰極とを少なくとも有している。EL層は陽極と陰極の間に設けられ
た単層または複数の層で構成されており、これらの層の中に、発光性の物質を含む発光層
を少なくとも含んでいる。EL層は、陰極を基準としたときの、陰極と陽極間の電位差が
、発光素子106の閾値電圧Vthe以上になったときに供給される電流により、エレク
トロルミネッセンスが得られる。エレクトロルミネッセンスには、一重項励起状態から基
底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)
とが含まれる。
トランジスタ107は、電位Vcomと電位Velの電位差に相当する電源電圧の、発光
素子106への供給を制御する機能を有する。すなわち、上記電源電圧は、トランジスタ
107を介して発光素子106に供給される。
トランジスタ108は、コントローラ104によりパネル103に与えられた信号Sig
1または信号Sig2の、トランジスタ107が有するゲート電極への入力を、制御する
機能を有する。
具体的に、画素101において、トランジスタ107が有するソース端子とドレイン端子
は、いずれか一方が、電位Velの与えられる配線110に接続され、他方が、発光素子
106の陽極と陰極のいずれか一方に接続されている。また、発光素子106の陽極と陰
極のいずれか他方は、電位Vcomが与えられる配線109に接続されている。そして、
トランジスタ108が有するソース端子とドレイン端子は、いずれか一方が、信号Sig
1または信号Sig2の電位が与えられる配線111に接続され、他方が、トランジスタ
107のゲート電極に接続されている。トランジスタ108が有するゲート電極には、ト
ランジスタ108のオンまたはオフを選択するための信号が入力される。
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が
、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接
続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或い
は伝送可能であるように、抵抗、ダイオード、トランジスタ、インダクタ、容量素子など
の回路素子を介して間接的に接続している状態も、その範疇に含む。よって、画素101
は、必要に応じて、トランジスタ、ダイオード、抵抗、容量素子、インダクタなどの、そ
の他の回路素子を、さらに有していても良い。
また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際に
は、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素
の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電
膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、トランジスタのソース端子とは、活性層の一部であるソース領域、或いは活性層に
接続されたソース電極を意味する。同様に、トランジスタのドレイン端子とは、活性層の
一部であるドレイン領域、或いは活性層に接続されたドレイン電極を意味する。
また、トランジスタが有するソース端子とドレイン端子は、トランジスタのチャネル型及
びソース端子とドレイン端子に与えられる電位の高低によって、その呼び方が入れ替わる
。一般的に、nチャネル型のトランジスタでは、ソース端子とドレイン端子のうち、低い
電位が与えられる方がソース端子と呼ばれ、高い電位が与えられる方がドレイン端子と呼
ばれる。また、pチャネル型のトランジスタでは、ソース端子とドレイン端子のうち、低
い電位が与えられる方がドレイン端子と呼ばれ、高い電位が与えられる方がソース端子と
呼ばれる。本明細書では、便宜上、ソース端子とドレイン端子とが固定されているものと
仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に
従ってソース端子とドレイン端子の呼び方が入れ替わる。
そして、本発明の一態様では、画素部102に画像の表示を行う通常の動作状態において
、配線111に画像情報を有する信号Sig1が与えられる。また、画素101への電源
電圧の供給が停止される前、すなわち通常の動作状態から非動作状態へ移行する前におい
て、或いは画素101への電源電圧の供給が停止された後の非動作状態において、配線1
11に画像情報を有さない信号Sig2が与えられる。
図2を用いて、図1(B)に示す画素101の動作の一例について説明する。図2(A)
乃至図2(D)には、画素101の動作を模式的に示す。なお、図2(A)乃至図2(D
)では、トランジスタ107のゲート電圧を保持するための容量素子112が画素101
に設けられている場合を例示しているが、トランジスタ107のゲート電極と活性層の間
に形成されるゲート容量や、ゲート電極の寄生容量が十分大きい場合、必ずしも容量素子
112を画素101に設ける必要はない。また、図2(A)乃至図2(D)では、トラン
ジスタ108をスイッチとして図示している。
図2(A)に、画素101に画像情報を有する信号Sig1を入力する場合の、画素10
1の動作を模式的に示す。図2(A)では、オンのトランジスタ108を介して、信号S
ig1の電位が、配線111からトランジスタ107のゲート電極に与えられる。容量素
子112には、上記電位に従って電荷が蓄積される。そして、配線109と配線110の
間に電源電圧が与えられている場合、トランジスタ107のドレイン電流の値が、信号S
ig1の電位に従って定まり、上記ドレイン電流の値に従って発光素子106の輝度が定
まる。
図2(B)に、画素101に信号Sig1を保持する場合の、画素101の動作を模式的
に示す。図2(B)では、トランジスタ108がオフすることで、配線111とトランジ
スタ107のゲート電極とが電気的に切り離される。よって、容量素子112では、蓄積
された電荷が保持され、トランジスタ107のゲート電極の電位も保持される。そして、
配線109と配線110の間に電源電圧が与えられている場合、信号Sig1の電位に従
って定められたトランジスタ107のドレイン電流の値と発光素子106の輝度は、トラ
ンジスタ108がオフした後も維持される。
トランジスタ108のオフ電流が著しく小さい場合、トランジスタ108を介して容量素
子112に保持されている電荷がリークするのを防ぐことができる。この場合、トランジ
スタ108がオフすることで画素101への信号Sig1の入力が終了した後、トランジ
スタ107のゲート電極の電位が変動しにくく、そのため、発光素子106の輝度が変化
するのを、防ぐことができる。
ただし、トランジスタ108のオフ電流が著しく小さい場合、図1(A)に示した発光装
置100への電源電圧Vpの供給が停止した後に、容量素子112に蓄積された電荷が保
持され続けることがある。図2(C)に、電源電圧Vpの供給が停止した後に、容量素子
112に電荷が蓄積されている場合の、画素101の動作を模式的に示す。図2(C)の
場合、トランジスタ107はオンしているため、発光装置100への電源電圧Vpの供給
が再開され、画素101において配線109と配線110の間に電源電圧が与えられると
、発光素子106に電流が供給されてしまう。よって、電源電圧Vpの供給が停止される
前に、信号Sig1によって画素部102に表示された画像が、電源電圧Vpの供給が再
開された後においても、残像として画素部102に表示されてしまう。
そこで、本発明の一態様では、発光素子106に与えられる電源電圧、具体的には配線1
09と配線110の間に与えられる電源電圧の、画素101への供給が停止される前また
は停止された後において、トランジスタ107の、ゲート電極の電位を、画像情報を有さ
ない信号Sig2の画素101への入力により初期化する。
図2(D)に、画素101に画像情報を有さない信号Sig2を入力する場合の、画素1
01の動作を模式的に示す。図2(D)では、オンのトランジスタ108を介して、信号
Sig2の電位が、配線111からトランジスタ107のゲート電極に与えられる。トラ
ンジスタ107がnチャネル型である場合、信号Sig2の電位は、トランジスタ107
のゲート電圧が、閾値電圧と同じかそれよりも低くなるような高さとする。トランジスタ
107がpチャネル型である場合、信号Sig2の電位は、トランジスタ107のゲート
電圧が、閾値電圧と同じかそれよりも高くなるよう高さとする。
よって、容量素子112に、信号Sig1の電位に従って電荷が蓄積されていた場合、信
号Sig2の電位が画素101に入力されることで、当該電荷は放出される。そして、ト
ランジスタ107はオフになり、配線109と配線110の間に電源電圧が与えられてい
る場合であっても、与えられていない場合であっても、発光素子106は発光しない。
なお、図1(B)では、トランジスタ107及びトランジスタ108がシングルゲート構
造である場合を例示しているが、上記トランジスタは、電気的に接続された複数のゲート
電極を有することで、チャネル形成領域を複数有する、マルチゲート構造であっても良い
次いで、図1(A)に示した発光装置100において、画素部102への電源電圧の供給
を停止するタイミングと、再開するタイミングの一例について、図3(A)及び図3(B
)を用いて説明する。図3(A)及び図3(B)は、画素部102の動作を模式的に示し
た図であり、横方向が時間、縦方向が画素部102において行ごとに選択されている画素
101の位置を示している。
図3(A)では、画素部102への電源電圧の供給を開始する前に、画素部102が有す
る複数の画素101に、行ごとに信号Sig2を入力する期間T2が設けられている。期
間T2では、複数の画素101において、トランジスタ107のゲート電極の電位を初期
化することができる。
そして、期間T2が終了した後、画素部102への電源電圧の供給を開始する。本発明の
一態様では、画素部102への電源電圧の供給が開始されても、期間T2においてトラン
ジスタ107のゲート電極の電位が初期化されているので、画素部102に残像が表示さ
れることはない。
次いで、図3(A)では、画素部102が有する複数の画素101に、行ごとに信号Si
g1を入力し、保持する期間T1が設けられている。期間T1では、トランジスタ107
のゲート電圧が、画像情報を有する信号Sig1の電位に従って定まるので、発光素子1
06に供給される電流の値も信号Sig1の電位に従って定まる。よって、期間T1では
、画素部102に画像が表示される。
また、図3(B)では、画素部102が有する複数の画素101に、行ごとに信号Sig
1を入力し、保持する期間T1が設けられ、その後、画素部102への電源電圧の供給が
停止される前に、画素部102が有する複数の画素101に、行ごとに信号Sig2を入
力する期間T2が設けられている。期間T2では、複数の画素101において、トランジ
スタ107のゲート電極の電位を初期化することができる。
本発明の一態様では、画素部102への電源電圧の供給が再開されても、期間T2におい
てトランジスタ107のゲート電極の電位が初期化されているので、画素部102に残像
が表示されることはない。
(実施の形態2)
本実施の形態では、図1(A)に示した発光装置100の、より詳細な構成の一例につい
て説明する。
図4に、本発明の一態様に係る発光装置の構成を、一例としてブロック図で示す。図4に
示す発光装置100は、図1(A)の場合と同様に、画素101を画素部102に複数有
するパネル103と、コントローラ104と、電源回路105とを有する。さらに、図4
に示す発光装置100は、入力装置120と、CPU121と、画像処理回路122と、
画像メモリ123とを有する。また、図4に示す発光装置100は、パネル103に、信
号線駆動回路(ソースドライバー)124と、走査線駆動回路(ゲートドライバー)12
5とを有する。
入力装置120は、発光装置100が有するCPU121に、情報や命令を与える機能を
有する。例えば、入力装置120から、画素部102を動作状態から非動作状態に移行さ
せるための命令、或いは、画素部102を非動作状態から動作状態に移行させるための命
令を、CPU121に与えることができる。入力装置120として、キーボード、ポイン
ティングデバイス、タッチパネルなどを用いることができる。
CPU121は、入力装置120から入力された命令をデコードし、発光装置100が有
する各種回路の動作を統括的に制御することで、当該命令を実行する機能を有する。
例えば、入力装置120から、画素部102を動作状態から非動作状態に移行させる命令
が送られてきた場合、CPU121は、信号Sig2をパネル103に入力するよう、コ
ントローラ104に命令を出す。また、CPU121は、電源回路105から画素部10
2への電源電圧の供給を停止させるように、コントローラ104に命令を出す。
或いは、入力装置120から、画素部102を非動作状態から動作状態に移行させる命令
が送られてきた場合、CPU121は、信号Sig2をパネル103に入力するよう、コ
ントローラ104に命令を出す。また、CPU121は、電源回路105から画素部10
2への電源電圧の供給を再開させるように、コントローラ104に命令を出す。
画像メモリ123は、発光装置100に入力された画像データ126を、記憶する機能を
有する。なお、図4では、画像メモリ123を1つだけ発光装置100に設ける場合を例
示しているが、複数の画像メモリ123が発光装置100に設けられていても良い。例え
ば、赤、青、緑などの色相にそれぞれ対応する3つの画像データ126により、画素部1
02にフルカラーの画像が表示される場合、各画像データ126に対応した画像メモリ1
23を、それぞれ設けるようにしても良い。
画像メモリ123には、例えばDRAM(Dynamic Random Access
Memory)、SRAM(Static Random Access Memor
y)等の記憶回路を用いることができる。或いは、画像メモリ123に、VRAM(Vi
deo RAM)を用いても良い。
画像処理回路122は、コントローラ104からの命令に従い、画像データ126の画像
メモリ123への書き込みと、画像データ126の画像メモリ123からの読み出しを行
い、画像データ126から信号Sig1を生成する機能を有する。
走査線駆動回路125は、画素部102が有する複数の画素101を、行ごとに選択する
機能を有する。
信号線駆動回路124は、コントローラ104から与えられた信号Sig1または信号S
ig2を、走査線駆動回路125によって選択された行の画素101に供給する機能を有
する。
なお、コントローラ104は、信号線駆動回路124や走査線駆動回路125などの駆動
に用いられる各種の駆動信号を、パネル103に供給する機能を有する。駆動信号には、
信号線駆動回路124の動作を制御するスタートパルス信号SSP、クロック信号SCK
、ラッチ信号LP、走査線駆動回路125の動作を制御するスタートパルス信号GSP、
クロック信号GCKなどが含まれる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態3)
本発明実施の形態では、図1(A)に示した発光装置100が有する、画素101の具体
的な構成の一例について説明する。
図5(A)に、画素101の回路図の一例を示す。画素101は、画素101への信号S
ig1または信号Sig2の入力を制御するトランジスタ108と、発光素子106と、
信号Sig1または信号Sig2に従って発光素子106に供給する電流値を制御するト
ランジスタ107と、信号Sig1または信号Sig2の電位を保持するための容量素子
112と、を有する。
発光素子106は、電流または電圧によって輝度が制御される素子をその範疇に含んでい
る。例えば、OLEDなどを、発光素子106として用いる場合、陽極と陰極のいずれか
一方が画素電極として機能し、他方が対向電極として機能する。
発光素子106の画素電極は、画素101に入力される信号Sig1または信号Sig2
に従ってその電位が制御される。また、発光素子106の輝度は、画素電極と対向電極の
間の電位差によって定まる。そして、画素部102が有する複数の画素101のそれぞれ
において、発光素子106の輝度が画像情報を有する信号Sig1に従って調整されるこ
とで、画素部102に画像が表示される。
次いで、画素101が有する、トランジスタ108、トランジスタ107、容量素子11
2、発光素子106の接続構成について説明する。
トランジスタ108は、ソース端子またはドレイン端子の一方が配線111に接続され、
ソース端子またはドレイン端子の他方がトランジスタ107のゲート電極に接続されてい
る。トランジスタ108のゲート電極は、配線134に接続されている。トランジスタ1
07は、ソース端子またはドレイン端子の一方が配線110に接続され、ソース端子また
はドレイン端子の他方が発光素子106に接続されている。具体的に、トランジスタ10
7のソース端子またはドレイン端子の他方は、発光素子106の画素電極に接続される。
発光素子106の対向電極は、配線109に接続されている。
トランジスタ108が酸化物半導体をチャネル形成領域に含むことで、オフ電流が極めて
小さいトランジスタ108を実現することができる。そして、上記構成を有するトランジ
スタ108を画素101に用いることで、通常のシリコンやゲルマニウムなどの半導体で
形成されたトランジスタを用いた場合に比べて、トランジスタ107のゲート電極に蓄積
された電荷のリークを防ぐことができる。
図5(B)に、画素101の別の一例について説明する。
図5(B)に、画素101の回路図の一例を示す。画素101は、トランジスタ107、
トランジスタ108、トランジスタ130乃至トランジスタ132、発光素子106、容
量素子112を有する。
トランジスタ108は、配線111と、容量素子112の一対の電極のうちの一方との接
続を制御する機能を有する。容量素子112の一対の電極のうちの他方は、トランジスタ
107のソース端子及びドレイン端子の一方に接続される。トランジスタ130は、配線
133と、トランジスタ107のゲート電極との接続を制御する機能を有する。トランジ
スタ131は、容量素子112の一対の電極のうちの一方と、トランジスタ107のゲー
ト電極との接続を制御する機能を有する。トランジスタ132は、トランジスタ107の
ソース端子及びドレイン端子の一方と、発光素子106の陽極との接続を制御する機能を
有する。
さらに、図5(B)では、トランジスタ107のソース端子及びドレイン端子の他方は配
線110に接続されている。
また、トランジスタ108における導通(オン)または非導通(オフ)の選択は、トラン
ジスタ108のゲート電極に接続された配線134の電位により定まる。トランジスタ1
30における導通または非導通の選択は、トランジスタ130のゲート電極に接続された
配線134の電位により定まる。トランジスタ131における導通または非導通の選択は
、トランジスタ131のゲート電極に接続された配線135の電位により定まる。トラン
ジスタ132における導通または非導通の選択は、トランジスタ132のゲート電極に接
続された配線136の電位により定まる。
トランジスタ108、トランジスタ130及びトランジスタ131が酸化物半導体をチャ
ネル形成領域に含むことで、オフ電流が極めて小さいトランジスタ108、トランジスタ
130及びトランジスタ131を実現することができる。そして、上記構成を有するトラ
ンジスタ108、トランジスタ130及びトランジスタ131を画素101に用いること
で、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタを用いた場合
に比べて、トランジスタ107のゲート電極に蓄積された電荷のリークを防ぐことができ
る。
図5(A)に示した画素101においてオフ電流の極めて小さいトランジスタ108を用
いることで、また、図5(B)に示した画素101においてオフ電流の極めて小さいトラ
ンジスタ108、トランジスタ130及びトランジスタ131を用いることで、トランジ
スタ107のゲート電極の電位が保持される期間を長く確保することができる。そのため
、静止画のように、連続する幾つかのフレーム期間に渡って、画素部102に同じ画像情
報を有する信号Sig1が書き込まれる場合などは、駆動周波数を低くする、言い換える
と一定期間内における画素部102への信号Sig1の書き込み回数を少なくしても、画
像の表示を維持することができる。例えば、高純度化された酸化物半導体を活性層に用い
たトランジスタ108を用いることで、信号Sig1の書き込みの間隔を10秒以上、好
ましくは30秒以上、さらに好ましくは1分以上にすることができる。そして、信号Si
g1が書き込まれる間隔を長くすればするほど、消費電力をより低減することができる。
また、信号Sig1の電位をより長い期間に渡って保持することができるため、信号Si
g1の電位を保持するために、トランジスタ107のゲート電極に容量素子112を接続
しなくても、表示される画質が低下するのを防ぐことができる。よって、容量素子112
を設けないことによって、或いは容量素子112のサイズを小さくすることによって、開
口率を高めることができるため、発光素子106の長寿命化を実現し、延いては、発光装
置100の信頼性を高めることができる。
なお、図5(A)及び図5(B)において、画素101は、必要に応じて、トランジスタ
、ダイオード、抵抗素子、容量素子、インダクタなどのその他の回路素子を、さらに有し
ていても良い。
また、図5(A)では、画素101が容量素子112を有する場合を例示しているが、例
えばトランジスタ107のゲート電極と活性層の間に形成されるゲート容量や、ゲート電
極の寄生容量が十分大きい場合など、他の容量により信号Sig1または信号Sig2の
電位を十分保持できる場合には、必ずしも容量素子112を画素101に設ける必要はな
い。
また、図5(A)及び図5(B)において、各トランジスタは、ゲート電極を半導体膜の
片側において少なくとも有していれば良いが、半導体膜を間に挟んで存在する一対のゲー
ト電極を有していても良い。一対のゲート電極の一方をバックゲート電極とすると、バッ
クゲート電極はフローティングの状態であっても良いし、電位が他から与えられている状
態であっても良い。後者の場合、通常のゲート電極及びバックゲート電極に同じ高さの電
位が与えられていても良いし、バックゲート電極にのみ接地電位などの固定の電位が与え
られていても良い。バックゲート電極に与える電位の高さを制御することで、トランジス
タの閾値電圧を制御することができる。また、バックゲート電極を設けることで、チャネ
ル形成領域が増え、ドレイン電流の増加を実現することができる。また、バックゲート電
極を設けることで、半導体膜に空乏層ができやすくなるため、S値の改善を図ることがで
きる。
また、図5(A)及び図5(B)では、トランジスタが全てnチャネル型である場合を例
示している。画素101内のトランジスタが全て同じチャネル型である場合、トランジス
タの作製工程において、半導体膜に一導電性を付与する不純物元素の添加などの工程を、
一部省略することができる。ただし、本発明の一態様に係る発光装置では、必ずしも画素
101内のトランジスタが全てnチャネル型である必要はない。発光素子106の陰極が
配線109に接続されている場合、少なくともトランジスタ107はnチャネル型である
ことが望ましく、発光素子106の陽極が配線109に接続されている場合、少なくとも
トランジスタ107はpチャネル型であることが望ましい。
また、トランジスタ107を飽和領域で動作させる場合、チャネル長またはチャネル幅を
、画素101内のトランジスタ107以外のトランジスタよりも長くすることが望ましい
。チャネル長を長くすることにより、飽和領域での特性がフラットになり、キンク効果を
低減することができる。或いは、チャネル長を長くすることにより、トランジスタ107
は、飽和領域においても、多くの電流を流すことができる。
また、図5(A)及び図5(B)では、画素101内のトランジスタが、単数のゲート電
極を有することで、単数のチャネル形成領域を有するシングルゲート構造である場合を例
示しているが、本発明はこの構成に限定されない。画素101内のトランジスタのいずれ
かまたは全てが、電気的に接続された複数のゲート電極を有することで、複数のチャネル
形成領域を有する、マルチゲート構造であっても良い。
次いで、図5(A)に示した画素101を例に挙げて、画素部102の構成の一例につい
て説明する。図6に、画素部102の具体的な回路図の一例を示す。
図6に示すように、画素部102は、複数の配線111、複数の配線134、複数の配線
110、配線109を有している。例えば、図4に示した発光装置100の場合、複数の
配線111は、信号線駆動回路124に接続されており、複数の配線134は、走査線駆
動回路125に接続されており、複数の配線110及び配線109は、電源回路105に
接続されている。
そして、各画素101は、複数の配線111の1つと、複数の配線134の1つと、複数
の配線110の1つとに、接続されている。全ての画素101は、配線109に接続され
ている。
図6に示した画素部102では、信号Sig1または信号Sig2の画素101への入力
を行う際、複数の配線134が順に選択される。選択された配線134に接続された画素
101では、配線134にゲート電極が接続されているトランジスタ108がオンになる
。そして、複数の配線111のそれぞれに入力された信号Sig1または信号Sig2の
電位が、トランジスタ108がオンになることで、トランジスタ107のゲート電極に与
えられる。配線134の選択が終了すると、トランジスタ108がオフになり、信号Si
g1または信号Sig2の電位はトランジスタ107のゲート電極において保持される。
そして、画像情報を有する信号Sig1が画素101に入力された場合、信号Sig1の
電位に従って、発光素子106の発光状態が定まる。具体的には、信号Sig1の電位に
従ってトランジスタ107がオンになっている場合、発光素子106は電流が供給されて
発光の状態となる。また、信号Sig1または信号Sig2の電位に従って、トランジス
タ107がオフになっている場合、発光素子106への電流の供給は行われず、発光素子
106は非発光の状態となる。
上記動作により、画素部102に画像を表示することができる。
なお、画素101は、図11(A)に示す構成であってもよい。図11(A)に示す画素
101は、図5(B)に示した画素101にトランジスタ139を加えた構成である。ト
ランジスタ139のソース端子及びドレイン端子の一方は、容量素子112の一対の電極
のうちの他方、トランジスタ107のソース端子及びドレイン端子の一方、およびトラン
ジスタ132のソース端子及びドレイン端子の一方と接続され、トランジスタ139のソ
ース端子及びドレイン端子の他方は、配線138に接続される。また、トランジスタ13
9のゲート電極には配線137が接続される。なお、図5(B)では、トランジスタ13
2のゲート電極が配線136に接続されている場合を例示しているが、図11(A)では
、トランジスタ132のゲート電極が配線135に接続されている場合を例示している。
図11(B)に、図11(A)に示す画素101に接続される配線134(G1)、配線
135(G2)、配線137(G3)の電位と、配線111(DATA)に供給される電
位のタイミングチャートを例示する。なお、図11(B)に示すタイミングチャートは、
図11(A)に示す画素101に含まれるトランジスタがnチャネル型である場合を例示
するものである。
まず、期間1では配線G1にローレベルの電位が与えられ、配線G2にハイレベルの電位
が与えられ、配線G3にハイレベルの電位が与えられる。よって、トランジスタ131、
トランジスタ132、トランジスタ139がオンとなり、その他のトランジスタはオフと
なる。トランジスタ132およびトランジスタ139がオンとすることで、トランジスタ
107のソース端子及びドレイン端子の一方および容量素子112の一対の電極のうちの
他方(ノードAとして図示する)に配線138の電位V0が与えられる。次いで、配線G
2がローレベルになることで、トランジスタ131及びトランジスタ132がオフになり
、ノードAは電位V0に保持される。
また、配線110(ANODE)には電位Vanoが与えられ、発光素子106の陰極に
は電位Vcatが与えられる。電位Vanoは、発光素子106の閾値電圧Vtheを電
位V0に加算した電位よりも高くすることが望ましい。
次いで、期間2について説明する。期間2では、配線G1にハイレベルの電位が与えられ
、配線G2にローレベルの電位が与えられ、配線G3にローレベルの電位が与えられる。
よって、トランジスタ108およびトランジスタ130がオンとなり、トランジスタ13
1、トランジスタ132及びトランジスタ139がオフとなる。
なお、期間1から期間2に移行する際、配線G1に与える電位をローレベルからハイレベ
ルに切り替えた後に、配線G3に与える電位をハイレベルからローレベルに切り替えるこ
とが望ましい。このような動作を行うことによって、配線G1に与えられる電位の切り替
えによる、ノードAの電位の変動を防ぐことができる。
また、配線110(ANODE)には電位Vanoが与えられ、発光素子106の陰極に
は電位Vcatが与えられる。そして、配線111(DATA)には画像信号の電位Vd
ataが与えられ、配線133には電位V1が与えられる。なお、電位V1は電位V0に
トランジスタ107の閾値電圧Vthを加算した電位よりも高く、電位Vanoにトラン
ジスタ107の閾値電圧Vthを加算した電位より低いことが望ましい。
なお、図11(A)に示す画素構成では、電位V1を電位Vcatに発光素子の閾値電圧
Vtheを加算した値よりも大きくしても、トランジスタ132がオフである限り、発光
素子106は発光しない。そのため、電位V0として設定できる値の幅を広げることが可
能となり、V1−V0として取りうる値の幅も広げることが可能となる。したがって、V
1−V0の値の設定の自由度が上がるため、トランジスタの閾値電圧の取得に要する時間
を短縮した場合、または閾値電圧の取得期間に制限がある場合においても正確な閾値電圧
の取得を行うことができる。
上記動作により、トランジスタ107のゲート電極(ノードBとして図示する)に、トラ
ンジスタ107の閾値電圧よりも大きい電位V1が入力され、トランジスタ107がオン
となる。よって、トランジスタ107を介して容量素子112の電荷が放出され、電位V
0だったノードAの電位が上昇を始める。そして、最終的にはノードAの電位がV1−V
thとなると、すなわちトランジスタ107のゲート電圧がトランジスタ107の閾値電
圧Vthまで小さくなると、トランジスタ107がオフとなる。
トランジスタ107がオフとなると、トランジスタ107のソース端子またはドレイン端
子の一方の電位はトランジスタ107のゲート電極の電位(ここではV1)から、トラン
ジスタ107の閾値電圧を引いた電位、すなわち、V1−Vthとなる。また、容量素子
112の一対の電極のうちの一方(ノードCとして図示する)には、電位Vdataが与
えられる。
次いで、期間3について説明する。期間3は発光素子106に電流を流して、発光を行う
期間である。期間3では、配線G1にローレベルの電位が与えられ、配線G2にハイレベ
ルの電位が与えられ、配線G3にローレベルの電位が与えられる。よって、トランジスタ
131及びトランジスタ132が導通状態となり、トランジスタ107、トランジスタ1
08、トランジスタ130及びトランジスタ139が非導通状態となる。
なお、期間2から期間3に移行する際、配線G1に与える電位がハイレベルからローレベ
ルに切り替えられてから、配線G2に与える電位をローレベルからハイレベルに切り替え
ることが望ましい。上記構成により、配線G1に与える電位の切り替えによるノードAに
おける電位の変動を防ぐことができる。
また、配線110(ANODE)には電位Vanoが与えられ、発光素子106の陰極に
は電位Vcatが与えられる。
上記動作により、ノードBに電位Vdataが与えられるため、トランジスタ107のゲ
ート電圧がVdata−V1+Vthとなる。よって、トランジスタ107のゲート電圧
を、閾値電圧Vthが加味された値に設定することができる。上記構成により、トランジ
スタ107の閾値電圧Vthのばらつきを20%程度まで抑制することができる。また、
トランジスタ107の劣化による閾値電圧Vthの変化にも対応する。したがって、発光
素子106に供給する電流値のばらつきを抑えることができ、発光装置の輝度ムラを低減
することができる。
なお、ここで、トランジスタ132は、配線G2に与える電位の変動を大きくしておくこ
とで、トランジスタ132の閾値電圧のばらつきが発光素子106に供給する電流値に影
響を及ぼすことを防ぐことができる。つまり、配線G2に与えるハイレベルの電位をトラ
ンジスタ132の閾値電圧よりも十分大きく、また、配線G2に与えるローレベルの電位
をトランジスタ132の閾値電圧よりも十分小さくしてやることで、トランジスタ132
のオンとオフの切り替えを確実に行い、トランジスタ132の閾値電圧のばらつきが発光
素子106の電流値に影響を及ぼすことを防ぐことができる。
図12は、図11(A)に示す画素101、および図11(B)に示すタイミングチャー
トを適用し、動作させることができる走査線駆動回路の一例である。また、当該走査線駆
動回路の構成要素であるシフトレジスタ、ダミー段のシフトレジスタ、インバータの端子
の位置を、図13(A)、(B)、(C)にそれぞれ模式的に示す。
図14および図15は、図13(A)に示すシフトレジスタとして用いることのできる回
路の図である。また、当該回路は、図16および図17に示すように、一部のトランジス
タにバックゲート電極を有する構成であってもよい。
図18および図19は、ダミー段のシフトレジスタとして用いることのできる回路の図で
ある。当該回路は、図20および図21に示すように、一部のトランジスタにバックゲー
ト電極を有する構成であってもよい。また、図22(A)、(B)はインバータとして用
いることのできる回路の図である。
また、図12に示す走査線駆動回路は、図23に示す一例のタイミングチャートを適用し
、動作させることができる。
また、図24は、図11(A)に示す画素回路、および図12に示す走査線駆動回路(ゲ
ートドライバー)を含み、表1に示す仕様で作製したパネルの額縁近傍の写真である。走
査線駆動回路幅は3.5mmであり、本実施の形態で説明した走査線駆動回路を用いるこ
とで狭額縁のパネルを作製できることがわかる。
なお、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも
低い半導体の一例として、酸化物半導体の他に、炭化珪素(SiC)、窒化ガリウム(G
aN)などの化合物半導体などがある。酸化物半導体は、炭化珪素や窒化ガリウムと異な
り、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが
可能であり、量産性に優れるといった利点がある。また、炭化シリコンまたは窒化ガリウ
ムとは異なり、酸化物半導体は室温でも成膜が可能なため、ガラス基板上或いはシリコン
を用いた集積回路上に電気的特性の優れたトランジスタを作製することが可能である。ま
た、基板の大型化にも対応が可能である。よって、上述したワイドギャップ半導体の中で
も、特に酸化物半導体は量産性が高いというメリットを有する。また、トランジスタの性
能(例えば電界効果移動度)を向上させるために結晶性の酸化物半導体を得ようとする場
合でも、250℃から800℃の熱処理によって容易に結晶性の酸化物半導体を得ること
ができる。
電子供与体(ドナー)となる水分または水素などの不純物が低減され、なおかつ酸素欠損
が低減されることにより高純度化された酸化物半導体(purified OS)は、i
型(真性半導体)又はi型に限りなく近い。そのため、上記酸化物半導体を用いたトラン
ジスタは、オフ電流が著しく小さいという特性を有する。また、酸化物半導体のバンドギ
ャップは、2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。
水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減されること
により高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を小
さくすることができる。
具体的に、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタのオ
フ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が1×1
μmでチャネル長が10μmの素子であっても、ソース電極とドレイン電極間の電圧
(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナ
ライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。
この場合、トランジスタのチャネル幅で規格化したオフ電流は、100zA/μm以下で
あることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または
容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定
を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル
形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ
電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が3Vの
場合に、数十yA/μmという、さらに小さいオフ電流が得られることが分かった。従っ
て、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電
流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。
なお、酸化物半導体としては、少なくともインジウム(In)あるいは亜鉛(Zn)を含
むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用い
たトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに
加えてガリウム(Ga)を有することが好ましい。また、スタビライザーとしてスズ(S
n)を有することが好ましい。また、スタビライザーとしてハフニウム(Hf)を有する
ことが好ましい。また、スタビライザーとしてアルミニウム(Al)を有することが好ま
しい。
また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム(
Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム
(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホル
ミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ル
テチウム(Lu)のいずれか一種または複数種を含んでいてもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、In−Zn系酸化
物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸化
物、In−Mg系酸化物、In−Ga系酸化物、In−Ga−Zn系酸化物(IGZOと
も表記する)、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、Sn−Ga−Z
n系酸化物、Al−Ga−Zn系酸化物、Sn−Al−Zn系酸化物、In−Hf−Zn
系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系
酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸
化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化
物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物
、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸
化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn
−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸
化物を用いることができる。
なお、例えば、In−Ga−Zn系酸化物とは、InとGaとZnを含む酸化物という意
味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素
を含んでいてもよい。In−Ga−Zn系酸化物は、無電界時の抵抗が十分に高くオフ電
流を十分に小さくすることが可能であり、また、移動度も高いため、半導体装置に用いる
半導体としては好適である。
例えば、In:Ga:Zn=1:1:1(=1/3:1/3:1/3)あるいはIn:G
a:Zn=2:2:1(=2/5:2/5:1/5)の原子比のIn−Ga−Zn系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1:
1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/
6:1/2)あるいはIn:Sn:Zn=2:1:5(=1/4:1/8:5/8)の原
子比のIn−Sn−Zn系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする電気的特性(移動度、しきい値、ばらつき等)に
応じて適切な組成のものを用いればよい。また、必要とする電気的特性を得るために、キ
ャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を
適切なものとすることが好ましい。
なお、例えば、酸化物半導体膜は、In(インジウム)、Ga(ガリウム)、及びZn(
亜鉛)を含むターゲットを用いたスパッタリング法により形成することができる。In−
Ga−Zn系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比
がIn:Ga:Zn=1:1:1、4:2:3、3:1:2、1:1:2、2:1:3、
または3:1:4で示されるIn−Ga−Zn系酸化物のターゲットを用いる。前述の原
子数比を有するIn−Ga−Zn系酸化物のターゲットを用いて酸化物半導体膜を成膜す
ることで、多結晶または後述するCAAC−OSが形成されやすくなる。また、In、G
a、及びZnを含むターゲットの充填率は90%以上100%以下、好ましくは95%以
上100%未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半
導体膜は緻密な膜となる。
なお、酸化物半導体としてIn−Zn系酸化物の材料を用いる場合、用いるターゲット中
の金属元素の原子数比は、In:Zn=50:1〜1:2(モル数比に換算するとIn
:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(モル数
比に換算するとIn:ZnO=10:1〜1:2)、さらに好ましくはIn:Zn
=1.5:1〜15:1(モル数比に換算するとIn:ZnO=3:4〜15:2
)とする。例えば、In−Zn系酸化物である酸化物半導体膜の形成に用いるターゲット
は、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。Znの比
率を上記範囲に収めることで、移動度の向上を実現することができる。
また、酸化物半導体膜としてIn−Sn−Zn系酸化物半導体膜をスパッタリング法で成
膜する場合、金属元素の原子数比がIn:Sn:Zn=1:1:1、2:1:3、1:2
:2、または4:9:7で示されるIn−Sn−Zn系酸化物ターゲットを用いる。
そして、具体的に酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処
理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記タ
ーゲットを用いて形成すればよい。成膜時に、基板温度を100℃以上600℃以下、好
ましくは200℃以上400℃以下としても良い。基板を加熱しながら成膜することによ
り、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパ
ッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の
真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサ
ブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプ
にコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気
すると、例えば、水素原子、水(HO)など水素原子を含む化合物(より好ましくは炭
素原子を含む化合物も)等が排気されるため、当該処理室で成膜した酸化物半導体膜に含
まれる不純物の濃度を低減できる。
なお、スパッタリング等で成膜された酸化物半導体膜中には、不純物としての水分または
水素(水酸基を含む)が多量に含まれていることがある。水分または水素はドナー準位を
形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では
、酸化物半導体膜中の水分または水素などの不純物を低減(脱水化または脱水素化)する
ために、酸化物半導体膜に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気
下、酸素ガス雰囲気下、または超乾燥エア(CRDS(キャビティリングダウンレーザー
分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で−55℃
)以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)雰囲気下で、加熱
処理を施す。
酸化物半導体膜に加熱処理を施すことで、酸化物半導体膜中の水分または水素を脱離させ
ることができる。具体的には、250℃以上750℃以下、好ましくは400℃以上基板
の歪み点未満の温度で加熱処理を行えば良い。例えば、500℃、3分間以上6分間以下
程度で行えばよい。加熱処理にRTA法を用いれば、短時間に脱水化または脱水素化が行
えるため、ガラス基板の歪点を超える温度でも処理することができる。
なお、上記加熱処理により、酸化物半導体膜から酸素が脱離し、酸化物半導体膜内に酸素
欠損が形成される場合がある。そこで、上記加熱処理の後に、酸化物半導体膜に酸素を供
給する処理を行い、酸素欠損を低減させることが望ましい。
例えば、酸素を含むガス雰囲気下において加熱処理を行うことで、酸化物半導体膜に酸素
を供給することができる。酸素を供給するための加熱処理は、上述した、水分又は水素の
濃度を低減するための加熱処理と同様の条件で行えば良い。ただし、酸素を供給するため
の加熱処理は、酸素ガス、又は超乾燥エア(CRDS(キャビティリングダウンレーザー
分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で−55℃
)以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)などの酸素を含む
ガス雰囲気下において行う。
上記酸素を含むガスには、水、水素などの濃度が低いことが好ましい。具体的には、酸素
を含むガス内に含まれる不純物濃度を、1ppm以下、好ましくは0.1ppm以下とす
ることが好ましい。
或いは、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテ
ーション法、プラズマ処理などを用いて、酸化物半導体膜に酸素を供給することができる
。上記方法を用いて酸素を酸化物半導体膜に供給した後、酸化物半導体膜に含まれる結晶
部が損傷を受けた場合は、加熱処理を行い、損傷を受けた結晶部を修復するようにしても
良い。
また、酸化物半導体膜と接するゲート絶縁膜などの絶縁膜として、酸素を含む絶縁膜を用
い、上記絶縁膜から酸化物半導体膜に酸素を供給するようにしても良い。酸素を含む絶縁
膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成
より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素を半導体膜に添加する
ことをいう。また、酸素ドープには、プラズマ化した酸素を半導体膜に添加する酸素プラ
ズマドープが含まれる。また、酸素ドープは、イオン注入法又はイオンドーピング法を用
いて行ってもよい。酸素ドープ処理を行うことにより、化学量論的組成より酸素が多い領
域を有する絶縁膜を形成することができる。そして、酸素を含む絶縁膜を形成した後、加
熱処理を施すことで、上記絶縁膜から酸化物半導体膜に酸素が供与されるようにする。上
記構成により、ドナーとなる酸素欠損を低減し、酸化物半導体膜に含まれる酸化物半導体
の、化学量論的組成を満たすことができる。酸化物半導体膜には化学量論的組成を超える
量の酸素が含まれていることが好ましい。その結果、酸化物半導体膜をi型に近づけるこ
とができ、酸素欠損によるトランジスタの電気的特性のばらつきを軽減し、電気的特性の
向上を実現することができる。
酸素を絶縁膜から酸化物半導体膜に供与するための加熱処理は、窒素、超乾燥空気、また
は希ガス(アルゴン、ヘリウムなど)の雰囲気下において、好ましくは200℃以上40
0℃以下、例えば250℃以上350℃以下)で行う。上記ガスは、水の含有量が20p
pm以下、好ましくは1ppm以下、より好ましくは10ppb以下であることが望まし
い。
酸化物半導体膜は、例えば非単結晶を有してもよい。非単結晶は、例えば、CAAC(C
Axis Aligned Crystal)、多結晶、微結晶、非晶質部を有する。
非晶質部は、微結晶、CAACよりも欠陥準位密度が高い。また、微結晶は、CAACよ
りも欠陥準位密度が高い。なお、CAACを有する酸化物半導体を、CAAC−OS(C
Axis Aligned Crystalline Oxide Semicond
uctor)と呼ぶ。
酸化物半導体膜は、例えばCAAC−OSを有してもよい。CAAC−OSは、例えば、
c軸配向し、a軸または/およびb軸はマクロに揃っていない。
酸化物半導体膜は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を
、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、1nm以上10nm未
満のサイズの微結晶(ナノ結晶ともいう。)を膜中に含む。
酸化物半導体膜は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導
体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序
であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質
であり、結晶部を有さない。
なお、酸化物半導体膜が、CAAC−OS、微結晶酸化物半導体、非晶質酸化物半導体の
混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物
半導体の領域と、CAAC−OSの領域と、を有する。また、混合膜は、例えば、非晶質
酸化物半導体の領域と、微結晶酸化物半導体の領域と、CAAC−OSの領域と、の積層
構造を有してもよい。
なお、酸化物半導体膜は、例えば、単結晶を有してもよい。
酸化物半導体膜は、複数の結晶部を有し、当該結晶部のc軸が被形成面の法線ベクトルま
たは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部
間で、それぞれa軸およびb軸の向きが異なっていてもよい。そのような酸化物半導体膜
の一例としては、CAAC−OS膜がある。
CAAC−OS膜に含まれる結晶部は、一辺が100nm未満の立方体内に収まる大きさ
であることが多い。また、透過型電子顕微鏡(TEM:Transmission El
ectron Microscope)による観察像では、CAAC−OS膜に含まれる
結晶部と結晶部との境界は明確ではない。また、TEMによってCAAC−OS膜には明
確な粒界(グレインバウンダリーともいう。)は確認できない。そのため、CAAC−O
S膜は、粒界に起因する電子移動度の低下が抑制される。
CAAC−OS膜に含まれる結晶部は、例えば、c軸がCAAC−OS膜の被形成面の法
線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつab面に垂直
な方向から見て金属原子が三角形状または六角形状に配列し、c軸に垂直な方向から見て
金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部
間で、それぞれa軸およびb軸の向きが異なっていてもよい。本明細書において、単に垂
直と記載する場合、80°以上100°以下、好ましくは85°以上95°以下の範囲も
含まれることとする。また、単に平行と記載する場合、−10°以上10°以下、好まし
くは−5°以上5°以下の範囲も含まれることとする。
なお、CAAC−OS膜において、結晶部の分布が一様でなくてもよい。例えば、CAA
C−OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、CA
AC−OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
CAAC−OS膜に含まれる結晶部のc軸は、CAAC−OS膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向になるように揃うため、CAAC−OS膜の形
状(被形成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くこと
がある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行
ったときに形成される。従って、結晶部のc軸は、CAAC−OS膜が形成されたときの
被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。
CAAC−OS膜は、例えば、多結晶である金属酸化物ターゲットを用い、スパッタリン
グ法によって成膜する。当該ターゲットにイオンが衝突すると、ターゲットに含まれる結
晶領域がa−b面から劈開し、a−b面に平行な面を有する平板状またはペレット状のス
パッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒
子が、結晶状態を維持したまま基板に到達することで、CAAC−OS膜を成膜すること
ができる。
また、CAAC−OS膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、処理室内に存在する不純物濃度(水素、水、二酸化炭素および窒素など)を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を100℃以上740℃以下、好ましく
は200℃以上500℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100体
積%とする。
ターゲットの一例として、In−Ga−Zn系酸化物ターゲットについて以下に示す。
InO粉末、GaO粉末およびZnO粉末を所定のmol数比で混合し、加圧処理
後、1000℃以上1500℃以下の温度で加熱処理をすることで多結晶であるIn−G
a−Zn系酸化物ターゲットとする。なお、X、YおよびZは任意の正数である。ここで
、所定のmol数比は、例えば、InO粉末、GaO粉末およびZnO粉末が、2
:2:1、8:4:3、3:1:1、1:1:1、4:2:3または3:1:2である。
なお、粉末の種類、およびその混合するmol数比は、作製するターゲットによって適宜
変更すればよい。
(実施の形態4)
本発明の一態様に係る発光装置では、白色などの単色の光を発する発光素子と、カラーフ
ィルタを組み合わせることで、フルカラー画像の表示を行う、カラーフィルタ方式を採用
することができる。或いは、互いに異なる色相の光を発する複数の発光素子を用いて、フ
ルカラー画像の表示を行う方式を採用することもできる。この方式は、発光素子が有する
一対の電極間に設けられるEL層を、対応する色ごとに塗り分けるため、塗り分け方式と
呼ばれる。
塗り分け方式の場合、EL層の塗り分けは、通常、メタルマスクなどのマスクを用いて、
蒸着法で行われる。そのため、画素のサイズは蒸着法によるEL層の塗り分け精度に依存
する。一方、カラーフィルタ方式の場合、塗り分け方式とは異なり、EL層の塗り分けを
行う必要がない。よって、塗り分け方式の場合よりも、画素サイズの縮小化が容易であり
、高精細の画素部を実現することができる。
また、発光装置には、トランジスタが形成された基板、所謂素子基板側から発光素子の光
を取り出すボトムエミッション構造と、素子基板とは反対の側から発光素子の光を取り出
すトップエミッション構造とがある。トップエミッション構造の場合、発光素子から発せ
られる光を、配線、トランジスタ、容量素子などの各種素子によって遮られることがない
ため、ボトムエミッション構造に比べて、画素からの光の取り出し効率を高めることがで
きる。よって、トップエミッション構造は、発光素子に供給する電流値を低く抑えても、
高い輝度を得ることができるため、発光素子の長寿命化に有利である。
また、本発明の一態様に係る発光装置では、EL層から発せられる光を発光素子内で共振
させる、マイクロキャビティ(微小光共振器)構造を有していても良い。マイクロキャビ
ティ構造により、特定の波長の光について、発光素子からの取り出し効率を高めることが
できるので、画素部の輝度と色純度を向上させることができる。
図7に、画素の断面図を、一例として示す。なお、図7では、赤に対応する画素の断面の
一部、青に対応する画素の断面の一部と、緑に対応する画素の断面の一部とを示している
具体的に、図7では、赤に対応した画素140rと、緑に対応した画素140gと、青に
対応した画素140bとが示されている。画素140r、画素140g、画素140bは
、それぞれ陽極715r、陽極715g、陽極715bを有する。上記陽極715r、陽
極715g、陽極715bは、画素140r、画素140g、画素140bのそれぞれに
おいて、基板740に形成された絶縁膜750の上に設けられている。
そして、陽極715r、陽極715g、及び陽極715b上には絶縁膜を有する隔壁73
0が設けられている。隔壁730は開口部を有し、上記開口部において、陽極715r、
陽極715g、及び陽極715bが、それぞれ一部露出している。また、上記露出してい
る領域を覆うように、隔壁730上に、EL層731と、可視光に対して透光性を有する
陰極732とが、順に積層されている。
陽極715rと、EL層731と、陰極732とが重なる部分が、赤に対応した発光素子
741rに相当する。陽極715gと、EL層731と、陰極732とが重なる部分が、
緑に対応した発光素子741gに相当する。陽極715bと、EL層731と、陰極73
2とが重なる部分が、青に対応した発光素子741bに相当する。
また、基板742は、発光素子741r、発光素子741g、及び発光素子741bを間
に挟むように、基板740と対峙している。基板742上には、画素140rに対応した
着色層743r、画素140gに対応した着色層743g、画素140bに対応した着色
層743bが設けられている。着色層743rは、赤に対応した波長領域の光の透過率が
、他の波長領域の光の透過率より高い層であり、着色層743gは、緑に対応した波長領
域の光の透過率が、他の波長領域の光の透過率より高い層であり、着色層743bは、青
に対応した波長領域の光の透過率が、他の波長領域の光の透過率より高い層である。
さらに、基板742上には、着色層743r、着色層743g、着色層743bを覆うよ
うに、オーバーコート744が設けられている。オーバーコート744は、着色層743
r、着色層743g、着色層743bを保護するための、可視光に対して透光性を有する
層であり、平坦性の高い樹脂材料を用いるのが好ましい。着色層743r、着色層743
g、及び着色層743bと、オーバーコート744とを合わせてカラーフィルタと見なし
ても良いし、着色層743r、着色層743g、及び着色層743bのそれぞれをカラー
フィルタと見なしても良い。
そして、図7では、陽極715rに、可視光の反射率が高い導電膜745rと、可視光の
透過率が上記導電膜745rよりも高い導電膜746rとを、順に積層して用いる。また
、陽極715gに、可視光の反射率が高い導電膜745gと、可視光の透過率が上記導電
膜745gよりも高い導電膜746gとを、順に積層して用いる。導電膜746gが有す
る第1の領域の膜厚は、導電膜746rが有する第2の領域の膜厚よりも小さいものとす
る。また、陽極715bに、可視光の反射率が高い導電膜745bを用いる。
よって、図7に示す発光装置では、発光素子741rにおいて、EL層731から発せら
れた光の光路長は、導電膜745rと陰極732の距離により調節することができる。ま
た、発光素子741gにおいて、EL層731から発せられた光の光路長は、導電膜74
5gと陰極732の距離により調節することができる。また、発光素子741bにおいて
、EL層731から発せられた光の光路長は、導電膜745bと陰極732の距離により
調節することができる。
本発明の一態様では、発光素子741rと、発光素子741gと、発光素子741bにそ
れぞれ対応する光の波長に合わせて、上記光路長を調整することで、EL層731から発
せられた光を上記各発光素子内において共振させる、マイクロキャビティ構造としても良
い。
上記マイクロキャビティ構造を、本発明の一態様に係る発光装置に採用することで、発光
素子741rから発せられる光において、赤に対応した波長を有する光の強度が、共振に
より高まる。よって、着色層743rを通して得られる赤の光の色純度及び輝度が高まる
。また、発光素子741gから発せられる光において、緑に対応した波長を有する光の強
度が、共振により高まる。よって、着色層743gを通して得られる緑の光の色純度及び
輝度が高まる。また、発光素子741bから発せられる光において、青に対応した波長を
有する光の強度が、共振により高まる。よって、着色層743bを通して得られる青の光
の色純度及び輝度が高まる。
なお、図7では、赤、緑、青の3色に対応する画素を用いる構成について示したが、本発
明の一態様では、当該構成に限定されない。本発明の一態様で用いる色の組み合わせは、
例えば、赤、緑、青、黄の4色、または、シアン、マゼンタ、イエローの3色を用いてい
ても良い。或いは、上記色の組み合わせは、淡色の赤、緑、及び青、並びに濃色の赤、緑
、及び青の6色を用いていても良い。或いは、上記色の組み合わせは、赤、緑、青、シア
ン、マゼンタ、イエローの6色を用いていても良い。
また、図7では、発光素子741r、発光素子741g、発光素子741bのうち、光の
波長λが最も短い発光素子741bにおいて、可視光の反射率が高い導電膜745bを陽
極として用い、他の発光素子741r、発光素子741gにおいては、膜厚が互いに異な
る領域を有する導電膜746r及び導電膜746gを用いることにより、光路長を調整し
ている。本発明の一態様では、波長λが最も短い発光素子741bにおいても、可視光の
反射率が高い導電膜745b上に、導電膜746r及び導電膜746gのような、透過率
の高い導電膜を設けていても良い。ただし、図7に示すように、波長λが最も短い発光素
子741bにおいて、可視光の反射率が高い導電膜745bで陽極を構成する場合、全て
の発光素子において、陽極に透過率が高い導電膜を用いる場合よりも、陽極の作製工程が
簡素化されるため、好ましい。
なお、可視光の反射率が高い導電膜745bは、可視光の透過率が高い導電膜746r及
び導電膜746gに比べて、仕事関数が小さい場合が多い。よって、光の波長λが最も短
い発光素子741bでは、発光素子741r、発光素子741gに比べて、陽極715b
からEL層731への正孔注入が行われにくいため、発光効率が低い傾向にある。そこで
、本発明の一態様では、光の波長λが最も短い発光素子741bにおいて、EL層731
のうち、可視光の反射率が高い導電膜745bと接する層において、正孔輸送性の高い物
質に、当該正孔輸送性の高い物質に対してアクセプター性(電子受容性)を示す物質を含
有させた複合材料を用いることが好ましい。上記複合材料を、陽極715bに接して形成
することにより、陽極715bからEL層731への正孔注入が行われやすくなり、発光
素子741bの発光効率を高めることができる。
アクセプター性を示す物質としては、7,7,8,8−テトラシアノ−2,3,5,6−
テトラフルオロキノジメタン(略称:F−TCNQ)、クロラニル等を挙げることがで
きる。また、遷移金属酸化物を挙げることができる。また、元素周期表における第4族乃
至第8族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸
化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガ
ン、酸化レニウムはアクセプター性が高いため好ましい。中でも特に、酸化モリブデンは
大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。
複合材料に用いる正孔輸送性の高い物質としては、芳香族アミン化合物、カルバゾール誘
導体、芳香族炭化水素、高分子化合物(オリゴマー、デンドリマー、ポリマー等)など、
種々の化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔
輸送性の高い有機化合物であることが好ましい。具体的には、10−6cm/Vs以上
の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い
物質であれば、これら以外のものを用いてもよい。
また、可視光の反射率が高い導電膜745r、導電膜745g、導電膜745bとしては
、例えば、アルミニウム、銀、または、これらの金属材料を含む合金等を、単層で、或い
は積層することで、形成することができる。また、導電膜745r、導電膜745g、導
電膜745bを、反射率の高い導電膜と、膜厚の薄い導電膜(好ましくは20nm以下、
更に好ましくは10nm以下)とを積層させて、形成してもよい。例えば、反射率の高い
導電膜上に、薄いチタン膜やモリブデン膜を積層して、導電膜745bを形成することに
より、反射率の高い導電膜(アルミニウム、アルミニウムを含む合金、または銀など)の
表面に酸化膜が形成されるのを防ぐことができる。
また、可視光の透過率が高い導電膜746r及び導電膜746gには、例えば、酸化イン
ジウム、酸化スズ、酸化亜鉛、インジウム錫酸化物、インジウム亜鉛酸化物などを用いる
ことができる。
また、陰極732は、例えば、光を透過する程度の薄い導電膜(好ましくは20nm以下
、更に好ましくは10nm以下)と、導電性の金属酸化物で構成された導電膜とを積層す
ることで、形成することができる。光を透過する程度の薄い導電膜は、銀、マグネシウム
、またはこれらの金属材料を含む合金等を、単層で、或いは積層して形成することができ
る。導電性の金属酸化物としては、酸化インジウム、酸化スズ、酸化亜鉛、インジウム錫
酸化物、インジウム亜鉛酸化物、またはこれらの金属酸化物材料に酸化シリコンを含ませ
たものを用いることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
(実施の形態5)
本実施の形態では、ボトムエミッション構造、トップエミッション構造、デュアルエミッ
ション構造について説明する。デュアルエミッション構造とは、発光素子の光を、素子基
板側からと、素子基板とは反対の側からと、取り出す構造を意味する。
図8(A)に、発光素子6033から発せられる光を陽極6034側から取り出す場合の
、画素の断面図を示す。トランジスタ6031は絶縁膜6037で覆われており、絶縁膜
6037上には開口部を有する隔壁6038が形成されている。隔壁6038の開口部に
おいて陽極6034が一部露出しており、該開口部において陽極6034、EL層603
5、陰極6036が順に積層されている。
陽極6034は、光を透過しやすい材料または膜厚で形成し、陰極6036は、光を透過
しにくい材料または膜厚で形成する。上記構成により、陽極6034側から白抜きの矢印
で示すように光を取り出す、ボトムエミッション構造を得ることができる。
図8(B)に、発光素子6043から発せられる光を陰極6046側から取り出す場合の
、画素の断面図を示す。トランジスタ6041は絶縁膜6047で覆われており、絶縁膜
6047上には開口部を有する隔壁6048が形成されている。隔壁6048の開口部に
おいて陽極6044が一部露出しており、該開口部において陽極6044、EL層604
5、陰極6046が順に積層されている。
陽極6044は、光を透過しにくい材料または膜厚で形成し、陰極6046は、光を透過
しやすい材料または膜厚で形成する。上記構成により、陰極6046側から白抜きの矢印
で示すように光を取り出す、トップエミッション構造を得ることができる。
図8(C)に、発光素子6053から発せられる光を陽極6054側及び陰極6056側
から取り出す場合の、画素の断面図を示す。トランジスタ6051は絶縁膜6057で覆
われており、絶縁膜6057上には開口部を有する隔壁6058が形成されている。隔壁
6058の開口部において陽極6054が一部露出しており、該開口部において陽極60
54、EL層6055、陰極6056が順に積層されている。
陽極6054及び陰極6056は、光を透過しやすい材料または膜厚で形成する。上記構
成により、陽極6054及び陰極6056側から白抜きの矢印で示すように光を取り出す
、デュアルエミッション構造を得ることができる。
なお、陽極または陰極となる電極には、金属、合金、電気伝導性化合物、およびこれらの
混合物などを用いることができる。具体的には、酸化インジウム−酸化スズ(ITO:I
ndium Tin Oxide)、珪素若しくは酸化珪素を含有した酸化インジウム−
酸化スズ、酸化インジウム−酸化亜鉛(Indium Zinc Oxide)、酸化タ
ングステン及び酸化亜鉛を含有した酸化インジウム、金(Au)、白金(Pt)、ニッケ
ル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、
コバルト(Co)、銅(Cu)、パラジウム(Pd)、チタン(Ti)の他、元素周期表
の第1族または第2族に属する元素、すなわちリチウム(Li)やセシウム(Cs)等の
アルカリ金属、およびマグネシウム(Mg)、カルシウム(Ca)、ストロンチウム(S
r)等のアルカリ土類金属、およびこれらを含む合金(MgAg、AlLi)、ユウロピ
ウム(Eu)、イッテルビウム(Yb)等の希土類金属およびこれらを含む合金、その他
、グラフェン等を用いることができる。そして、上記材料を適宜選択し、その膜厚を最適
な値に設定することで、トップエミッション構造、ボトムエミッション構造、またはデュ
アルエミッション構造を作り分けることが可能となる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態6)
図9は、本発明の一態様に係る発光装置の斜視図の一例である。
図9に示す発光装置は、パネル1601と、コントローラ、電源回路、画像処理回路、画
像メモリ、CPUなどが設けられた回路基板1602と、接続部1603とを有している
。パネル1601は、画素が複数設けられた画素部1604と、複数の画素を行ごとに選
択する走査線駆動回路1605と、選択された行内の画素への信号Sig1または信号S
ig2の入力を制御する信号線駆動回路1606とを有する。
回路基板1602から、接続部1603を介して、各種信号と、電源の電位とが、パネル
1601に入力される。接続部1603には、FPC(Flexible Printe
d Circuit)などを用いることができる。また、接続部1603にCOFテープ
を用いる場合、回路基板1602内の一部の回路、或いはパネル1601が有する走査線
駆動回路1605や信号線駆動回路1606の一部などを別途用意したチップに形成して
おき、COF(Chip On Film)法を用いて当該チップをCOFテープに接続
しておいても良い。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態7)
本発明の一態様に係る発光装置は、表示機器、パーソナルコンピュータ、記録媒体を備え
た画像再生装置(代表的にはDVD:Digital Versatile Disc等
の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いることが
できる。その他に、本発明の一態様に係る発光装置を用いることができる電子機器として
、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタル
スチルカメラなどのカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、
ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤ
ー等)、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い
機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図10に示す。
図10(A)は携帯型ゲーム機であり、筐体5001、筐体5002、表示部5003、
表示部5004、マイクロホン5005、スピーカー5006、操作キー5007、スタ
イラス5008等を有する。表示部5003または表示部5004に、本発明の一態様に
係る発光装置を用いることができる。なお、図10(A)に示した携帯型ゲーム機は、2
つの表示部5003と表示部5004とを有しているが、携帯型ゲーム機が有する表示部
の数は、これに限定されない。
図10(B)は表示機器であり、筐体5201、表示部5202、支持台5203等を有
する。表示部5202に本発明の一態様に係る発光装置を用いることができる。なお、表
示機器には、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報
表示用表示機器が含まれる。
図10(C)はノート型パーソナルコンピュータであり、筐体5401、表示部5402
、キーボード5403、ポインティングデバイス5404等を有する。表示部5402に
本発明の一態様に係る発光装置を用いることができる。
図10(D)は携帯情報端末であり、第1筐体5601、第2筐体5602、第1表示部
5603、第2表示部5604、接続部5605、操作キー5606等を有する。第1表
示部5603は第1筐体5601に設けられており、第2表示部5604は第2筐体56
02に設けられている。そして、第1筐体5601と第2筐体5602とは、接続部56
05により接続されており、第1筐体5601と第2筐体5602の間の角度は、接続部
5605により変更できる。第1表示部5603における映像を、接続部5605におけ
る第1筐体5601と第2筐体5602との間の角度に従って、切り替える構成としても
良い。また、第1表示部5603及び第2表示部5604の少なくとも一方に、位置入力
装置としての機能が付加された発光装置を用いるようにしても良い。なお、位置入力装置
としての機能は、発光装置にタッチパネルを設けることで付加することができる。或いは
、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を発光装置の画
素部に設けることでも、付加することができる。第1表示部5603または第2表示部5
604に本発明の一態様に係る発光装置を用いることができる。
図10(E)はビデオカメラであり、第1筐体5801、第2筐体5802、表示部58
03、操作キー5804、レンズ5805、接続部5806等を有する。操作キー580
4及びレンズ5805は第1筐体5801に設けられており、表示部5803は第2筐体
5802に設けられている。そして、第1筐体5801と第2筐体5802とは、接続部
5806により接続されており、第1筐体5801と第2筐体5802の間の角度は、接
続部5806により変更できる。表示部5803における映像の切り替えを、接続部58
06における第1筐体5801と第2筐体5802との間の角度に従って行う構成として
も良い。表示部5803に本発明の一態様に係る発光装置を用いることできる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
100 発光装置
101 画素
102 画素部
103 パネル
104 コントローラ
105 電源回路
106 発光素子
107 トランジスタ
108 トランジスタ
109 配線
110 配線
111 配線
112 容量素子
120 入力装置
121 CPU
122 画像処理回路
123 画像メモリ
124 信号線駆動回路
125 走査線駆動回路
126 画像データ
130 トランジスタ
131 トランジスタ
132 トランジスタ
133 配線
134 配線
135 配線
136 配線
137 配線
138 配線
139 トランジスタ
140b 画素
140g 画素
140r 画素
715b 陽極
715g 陽極
715r 陽極
730 隔壁
731 EL層
732 陰極
740 基板
741b 発光素子
741g 発光素子
741r 発光素子
742 基板
743b 着色層
743g 着色層
743r 着色層
744 オーバーコート
745b 導電膜
745g 導電膜
745r 導電膜
746g 導電膜
746r 導電膜
750 絶縁膜
1601 パネル
1602 回路基板
1603 接続部
1604 画素部
1605 走査線駆動回路
1606 信号線駆動回路
5001 筐体
5002 筐体
5003 表示部
5004 表示部
5005 マイクロホン
5006 スピーカー
5007 操作キー
5008 スタイラス
5201 筐体
5202 表示部
5203 支持台
5401 筐体
5402 表示部
5403 キーボード
5404 ポインティングデバイス
5601 筐体
5602 筐体
5603 表示部
5604 表示部
5605 接続部
5606 操作キー
5801 筐体
5802 筐体
5803 表示部
5804 操作キー
5805 レンズ
5806 接続部
6031 トランジスタ
6033 発光素子
6034 陽極
6035 EL層
6036 陰極
6037 絶縁膜
6038 隔壁
6041 トランジスタ
6043 発光素子
6044 陽極
6045 EL層
6046 陰極
6047 絶縁膜
6048 隔壁
6051 トランジスタ
6053 発光素子
6054 陽極
6055 EL層
6056 陰極
6057 絶縁膜
6058 隔壁

Claims (1)

  1. コントローラと、
    複数の画素を有するパネルと、
    電源回路と、を有し、
    前記コントローラは、画像情報を有する第1の信号または画像情報を有さない第2の信号を選択して前記パネルに送る機能を有し、
    前記複数の画素は、第1のトランジスタと、前記第1のトランジスタを介して入力された前記第1の信号または前記第2の信号に従ってゲート電極の電位が制御される第2のトランジスタと、前記第2のトランジスタを介して電流が供給される発光素子と、をそれぞれ有し、
    前記第2のトランジスタは、前記第2の信号に従って前記ゲート電極の電位が制御されるとオフになり、
    前記電源回路は、前記複数の画素の全てにおいて、前記第2の信号に従って前記第2のトランジスタがオフになった後、前記パネルへの電源電圧の供給を停止する機能を有する発光装置であって、
    前記第1のトランジスタは、チャネル形成領域に酸化物半導体を含み、
    静止画を表示する期間における前記複数の画素への前記第1の信号の書き込み回数は、静止画を表示しない期間における前記複数の画素への前記第1の信号の書き込み回数よりも低い発光装置。
JP2020071823A 2012-03-13 2020-04-13 発光装置 Withdrawn JP2020112831A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012055269 2012-03-13
JP2012055269 2012-03-13
JP2012261864 2012-11-30
JP2012261864 2012-11-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017240457A Division JP2018049296A (ja) 2012-03-13 2017-12-15 発光装置

Publications (1)

Publication Number Publication Date
JP2020112831A true JP2020112831A (ja) 2020-07-27

Family

ID=49156997

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2013044856A Withdrawn JP2014130310A (ja) 2012-03-13 2013-03-07 発光装置及びその駆動方法
JP2017240457A Withdrawn JP2018049296A (ja) 2012-03-13 2017-12-15 発光装置
JP2020071823A Withdrawn JP2020112831A (ja) 2012-03-13 2020-04-13 発光装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2013044856A Withdrawn JP2014130310A (ja) 2012-03-13 2013-03-07 発光装置及びその駆動方法
JP2017240457A Withdrawn JP2018049296A (ja) 2012-03-13 2017-12-15 発光装置

Country Status (6)

Country Link
US (1) US11013087B2 (ja)
JP (3) JP2014130310A (ja)
KR (2) KR20210078571A (ja)
CN (2) CN104170001B (ja)
TW (2) TWI631551B (ja)
WO (1) WO2013137014A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117409B2 (en) 2012-03-14 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device with transistor and capacitor discharging gate of driving electrode and oxide semiconductor layer
US9552767B2 (en) 2013-08-30 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP6495602B2 (ja) 2013-09-13 2019-04-03 株式会社半導体エネルギー研究所 発光装置
US10482813B2 (en) 2013-10-30 2019-11-19 Joled Inc. Power off method of display device, and display device
US10235935B2 (en) 2013-10-30 2019-03-19 Joled Inc. Power off method of display device, and display device
US9806098B2 (en) 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR102658554B1 (ko) 2013-12-27 2024-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US20160034959A1 (en) 2014-07-31 2016-02-04 Internet Connectivity Group, Inc. Systems and methods for serving content to merchandising communication systems based on external events
US9704893B2 (en) 2015-08-07 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN105139795B (zh) * 2015-09-22 2018-07-17 上海天马有机发光显示技术有限公司 一种栅极扫描电路及其驱动方法、栅极扫描级联电路
US9576174B1 (en) 2015-10-12 2017-02-21 Cloverleaf Media, LLC Systems and methods for serving pixel mapped content to merchandising communication systems
US9844156B2 (en) 2015-10-12 2017-12-12 Cloverleaf Media, LLC LED retail digital signage
USD791617S1 (en) 2015-10-12 2017-07-11 Cloverleaf Media Llc Digital signage device
KR102633768B1 (ko) * 2017-12-06 2024-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 전자 기기, 및 동작 방법
EP3766923A4 (en) 2018-03-16 2021-04-21 Mitsubishi Chemical Corporation SHEET MOLDING COMPOUND AND CARBON FIBER COMPOSITE MOLDED ARTICLE
CN111383596A (zh) * 2020-03-25 2020-07-07 昆山国显光电有限公司 像素电路、显示面板和像素电路的驱动方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122076A (ja) * 2003-10-20 2005-05-12 Toshiba Matsushita Display Technology Co Ltd El表示装置
JP2006243174A (ja) * 2005-03-01 2006-09-14 Sony Corp 電源投入方法
JP2007199701A (ja) * 2005-12-28 2007-08-09 Semiconductor Energy Lab Co Ltd 表示装置及びその検査方法
JP2009271392A (ja) * 2008-05-09 2009-11-19 Sony Corp 表示装置、表示装置の駆動回路、表示装置の駆動方法および電子機器
JP2010128183A (ja) * 2008-11-27 2010-06-10 Toshiba Mobile Display Co Ltd アクティブマトリクス型の表示装置およびその駆動方法
JP2010281909A (ja) * 2009-06-02 2010-12-16 Panasonic Corp 画像表示装置
JP2011141529A (ja) * 2009-11-13 2011-07-21 Semiconductor Energy Lab Co Ltd 表示装置、及び当該表示装置を具備する電子機器
US20110193768A1 (en) * 2010-02-09 2011-08-11 In-Ho Choi Pixel and organic light emitting display device using the same

Family Cites Families (168)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01134497A (ja) 1987-11-20 1989-05-26 Semiconductor Energy Lab Co Ltd 液晶表示装置の電源回路
KR940008180B1 (ko) 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3476241B2 (ja) 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JPH0990317A (ja) 1995-09-27 1997-04-04 Canon Inc 液晶ディスプレイ
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3496431B2 (ja) 1997-02-03 2004-02-09 カシオ計算機株式会社 表示装置及びその駆動方法
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP3308880B2 (ja) 1997-11-07 2002-07-29 キヤノン株式会社 液晶表示装置と投写型液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
CN1198172C (zh) 1999-12-03 2005-04-20 三菱电机株式会社 液晶显示装置
JP3835967B2 (ja) 2000-03-03 2006-10-18 アルパイン株式会社 Lcd表示装置
EP1296174B1 (en) 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
JP2002026312A (ja) 2000-07-06 2002-01-25 National Institute Of Advanced Industrial & Technology 半導体装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2003131633A (ja) 2001-10-29 2003-05-09 Sony Corp 表示装置の駆動方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
JP4218249B2 (ja) 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4103425B2 (ja) 2002-03-28 2008-06-18 セイコーエプソン株式会社 電気光学装置、電子機器及び投射型表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4759906B2 (ja) 2002-12-12 2011-08-31 ソニー株式会社 液晶表示装置およびその制御方法、ならびに携帯端末
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4608864B2 (ja) 2003-09-29 2011-01-12 セイコーエプソン株式会社 電気光学装置、その駆動回路および電子機器
JP2005157157A (ja) * 2003-11-28 2005-06-16 Toppoly Optoelectronics Corp 残留映像除去電気回路
JP2005208261A (ja) 2004-01-21 2005-08-04 Seiko Epson Corp 電気光学装置、その駆動回路および駆動方法、ならびに電子機器
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006047500A (ja) 2004-08-02 2006-02-16 Seiko Epson Corp 表示パネル駆動回路、表示装置及び電子機器
TWI237229B (en) 2004-08-23 2005-08-01 Chunghwa Picture Tubes Ltd Electronic discharging control circuit and method thereof for LCD
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006070833A1 (ja) 2004-12-27 2006-07-06 Kyocera Corporation 画像表示装置およびその駆動方法、並びに電子機器の駆動方法
CN101069226B (zh) 2004-12-27 2010-09-29 京瓷株式会社 图像显示装置及其驱动方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP2006251453A (ja) 2005-03-11 2006-09-21 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその駆動方法
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR100731741B1 (ko) * 2005-04-29 2007-06-22 삼성에스디아이 주식회사 유기전계발광장치
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7692610B2 (en) * 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
EP1804229B1 (en) 2005-12-28 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Display device and method for inspecting the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007272203A (ja) 2006-03-06 2007-10-18 Nec Corp 表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101310912B1 (ko) 2006-06-30 2013-09-25 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그의 구동 방법
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
FR2905027B1 (fr) 2006-08-21 2013-12-20 Lg Philips Lcd Co Ltd Dispositif d'affichage a cristaux liquides et son procede de pilotage
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US20080100595A1 (en) 2006-10-31 2008-05-01 Tpo Displays Corp. Method for eliminating power-off residual image in a system for displaying images
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
JP5665256B2 (ja) 2006-12-20 2015-02-04 キヤノン株式会社 発光表示デバイス
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4245057B2 (ja) * 2007-02-21 2009-03-25 ソニー株式会社 表示装置及びその駆動方法と電子機器
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP2009003437A (ja) 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US20090001881A1 (en) 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP2009031750A (ja) 2007-06-28 2009-02-12 Fujifilm Corp 有機el表示装置およびその製造方法
JP2009042263A (ja) 2007-08-06 2009-02-26 Seiko Epson Corp 画像表示装置及びその制御方法
JP5023906B2 (ja) * 2007-09-12 2012-09-12 ソニー株式会社 表示装置及び表示装置の駆動方法
US8102346B2 (en) 2007-09-20 2012-01-24 Sony Corporation Electro-optical device and electronic apparatus including the same
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP2009133913A (ja) * 2007-11-28 2009-06-18 Sony Corp 表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5157467B2 (ja) * 2008-01-18 2013-03-06 ソニー株式会社 自発光型表示装置およびその駆動方法
JP2009186542A (ja) 2008-02-04 2009-08-20 Seiko Epson Corp プロジェクタ
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
TWI413260B (zh) 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102251817B1 (ko) 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR100986915B1 (ko) 2008-11-26 2010-10-08 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP4844634B2 (ja) * 2009-01-06 2011-12-28 ソニー株式会社 有機エレクトロルミネッセンス発光部の駆動方法
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101073353B1 (ko) * 2009-10-19 2011-10-14 삼성모바일디스플레이주식회사 화소 및 그를 이용한 유기전계발광표시장치
KR101082254B1 (ko) 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
WO2011068022A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102067919B1 (ko) 2009-12-18 2020-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 표시 장치
KR101763660B1 (ko) 2009-12-18 2017-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 구동 방법
KR101747421B1 (ko) 2010-01-20 2017-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
KR101978106B1 (ko) * 2010-01-20 2019-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011089843A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
KR101351416B1 (ko) * 2010-05-18 2014-01-14 엘지디스플레이 주식회사 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로
KR101751998B1 (ko) 2010-07-22 2017-06-28 엘지디스플레이 주식회사 유기 발광다이오드 표시장치 및 그 구동방법
TWI415076B (zh) * 2010-11-11 2013-11-11 Au Optronics Corp 有機發光二極體之像素驅動電路
KR20120065139A (ko) * 2010-12-10 2012-06-20 삼성모바일디스플레이주식회사 표시 장치를 위한 화소, 이를 이용한 표시 장치 및 그 구동 방법
CN102646389B (zh) * 2011-09-09 2014-07-23 京东方科技集团股份有限公司 Oled面板及oled面板驱动方法
KR101963126B1 (ko) * 2011-12-06 2019-04-02 삼성디스플레이 주식회사 화소 회로, 유기 발광 표시 장치 및 화소 회로의 구동 방법
US20130169663A1 (en) * 2011-12-30 2013-07-04 Samsung Electronics Co., Ltd. Apparatus and method for displaying images and apparatus and method for processing images

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122076A (ja) * 2003-10-20 2005-05-12 Toshiba Matsushita Display Technology Co Ltd El表示装置
JP2006243174A (ja) * 2005-03-01 2006-09-14 Sony Corp 電源投入方法
JP2007199701A (ja) * 2005-12-28 2007-08-09 Semiconductor Energy Lab Co Ltd 表示装置及びその検査方法
JP2009271392A (ja) * 2008-05-09 2009-11-19 Sony Corp 表示装置、表示装置の駆動回路、表示装置の駆動方法および電子機器
JP2010128183A (ja) * 2008-11-27 2010-06-10 Toshiba Mobile Display Co Ltd アクティブマトリクス型の表示装置およびその駆動方法
JP2010281909A (ja) * 2009-06-02 2010-12-16 Panasonic Corp 画像表示装置
JP2011141529A (ja) * 2009-11-13 2011-07-21 Semiconductor Energy Lab Co Ltd 表示装置、及び当該表示装置を具備する電子機器
US20110193768A1 (en) * 2010-02-09 2011-08-11 In-Ho Choi Pixel and organic light emitting display device using the same

Also Published As

Publication number Publication date
TW201346881A (zh) 2013-11-16
TWI631551B (zh) 2018-08-01
CN106504697B (zh) 2019-11-26
CN106504697A (zh) 2017-03-15
JP2014130310A (ja) 2014-07-10
TW201735006A (zh) 2017-10-01
JP2018049296A (ja) 2018-03-29
KR20140136975A (ko) 2014-12-01
TWI600004B (zh) 2017-09-21
US20130241431A1 (en) 2013-09-19
WO2013137014A1 (en) 2013-09-19
CN104170001A (zh) 2014-11-26
CN104170001B (zh) 2017-03-01
US11013087B2 (en) 2021-05-18
KR20210078571A (ko) 2021-06-28

Similar Documents

Publication Publication Date Title
JP2020112831A (ja) 発光装置
JP7406021B2 (ja) 発光装置
JP6832991B2 (ja) 電子機器
JP6720372B2 (ja) 発光装置
JP2020098339A (ja) 発光装置
JP2015129926A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211207

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20220303