JP2020112831A - 発光装置 - Google Patents

Abstract

【課題】電源投入後に残像が表示されるのを防ぐことができる発光装置の提供。【解決手段】発光素子に与えられる電源電圧の、画素への供給が停止される前または停止された後において、上記電源電圧の発光素子への供給を制御するトランジスタの、ゲート電極の電位を初期化する。具体的には、当該トランジスタがｎチャネル型である場合、ゲート電圧が、閾値電圧と同じかそれよりも低くなるように、ゲート電極の電位を初期化する。当該トランジスタがｐチャネル型である場合、ゲート電圧が、閾値電圧と同じかそれよりも高くなるように、ゲート電極の電位を初期化する。【選択図】図１

Description

本発明は、物、方法、製造方法、プロセス、マシーン、マニュファクチャー、または、組
成物（コンポジション オブ マター）に関する。特に、本発明は、例えば、半導体装置
、表示装置、発光装置、それらの駆動方法、または、それらの製造方法に関する。特に、
本発明は、例えば、トランジスタが各画素に設けられた発光装置と、その駆動方法に関す
る。

発光素子を用いた発光装置は視認性が高く、薄型化に最適であると共に、視野角にも制限
が無いため、ＣＲＴ（ｃａｔｈｏｄｅ ｒａｙ ｔｕｂｅ）や液晶表示装置に替わる表示
装置として注目されている。発光素子を用いたアクティブマトリクス型の表示装置は、具
体的に提案されている構成がメーカーによって異なるが、通常、少なくとも発光素子と、
画素への画像信号の入力を制御するトランジスタ（スイッチング用トランジスタ）と、当
該発光素子に供給する電流値を制御するトランジスタ（駆動用トランジスタ）とが、各画
素に設けられている。

また、近年、ポリシリコンや微結晶シリコンによって得られる高い移動度と、アモルファ
スシリコンによって得られる均一な素子特性とを兼ね備えた新たな半導体として、酸化物
半導体と呼ばれる、半導体特性を示す金属酸化物に注目が集まっている。酸化物半導体は
、ガラス基板などの歪み点の低い基板上においても成膜が可能であり、また、第５世代（
一辺が１０００ｍｍを超える）以上の大型基板にも対応可能である。そして、シリコンや
ゲルマニウムなどの従来から用いられてきた半導体の代わりに、上記酸化物半導体が画素
のトランジスタに用いられた発光装置が、実用化されつつある。

下記の特許文献１には、有機ＥＬ素子を駆動するためのＴＦＴが、活性層に酸化物半導体
を含有している、有機ＥＬ表示装置について記載されている。また、下記の特許文献２に
は、薄膜トランジスタの活性層が酸化物半導体で形成されている、有機電界発光表示装置
について記載されている。

特開２００９−０３１７５０号公報 特開２０１１−１０００９２号公報

ところで、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおか
つ酸素欠損が低減されることにより高純度化された酸化物半導体を用いたトランジスタは
、オフ電流が著しく小さいという特性を有する。上記特性を有するトランジスタを発光装
置の画素に用いることで、画素への画像信号の入力が終了した後に、駆動用トランジスタ
のゲート電極の電位が変動して発光素子の輝度が変化するのを、防ぐことができる。しか
し、上記発光装置では、発光装置の電源を遮断した後も駆動用トランジスタのゲート電極
に画像信号の電位が保持されやすい。そのため、上記発光装置では、電源を遮断する直前
に表示していた画像が、電源投入後に残像として表示されてしまう場合がある。

上述したような技術的背景のもと、本発明は、電源投入後に残像が表示されるのを防ぐこ
とができる発光装置の提供を、課題の一つとする。或いは、本発明は、電源投入後に残像
が表示されるのを防ぐことができる発光装置の駆動方法の提供を、課題の一つとする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様に係る発光装置では、発光素子に与えられる電源電圧の、画素への供給が
停止される前または停止された後において、上記電源電圧の発光素子への供給を制御する
トランジスタの、ゲート電極の電位を初期化する。具体的には、当該トランジスタがｎチ
ャネル型である場合、ゲート電極とソース端子の電位差（ゲート電圧）が、閾値電圧と同
じかそれよりも低くなるようにすることによって、ゲート電極の電位を初期化する。当該
トランジスタがｐチャネル型である場合、ゲート電圧が、閾値電圧と同じかそれよりも高
くなるようにすることによって、ゲート電極の電位を初期化する。

上記トランジスタのゲート電極の電位を初期化することで、画像情報を有する信号の電位
がゲート電極に保持されなくなり、当該トランジスタを完全にオフ（非導通状態）にする
ことができる。よって、発光素子に与えられる電源電圧が画素に供給された後に、上記ト
ランジスタを介して発光素子に電流が流れるのを防ぐことができる。従って、酸化物半導
体を用いたトランジスタのようにオフ電流の著しく小さいトランジスタを画素に用いた発
光装置において、電源投入後、画素に画像情報を有する信号が入力される前に、残像が表
示されるのを防ぐことができる。

具体的に、本発明の一態様に係る発光装置は、パネルと、第１信号、及び画像情報を有す
る第２信号のいずれか一方を選択し、上記パネルに送るコントローラと、上記第２信号が
上記コントローラによって選択され、上記パネルに送られている時に、上記コントローラ
からの命令に従って上記パネルへの電源電圧の供給を行い、なおかつ、上記第１信号が上
記コントローラによって選択され、上記パネルに送られた後、上記コントローラからの命
令に従って上記パネルへの上記電源電圧の供給を停止する電源回路と、を有し、上記パネ
ルは複数の画素を有し、上記複数の画素は、第１トランジスタと、上記第１トランジスタ
を介してゲート電極に上記第１信号または上記第２信号が与えられ、なおかつ、上記第１
信号が上記ゲート電極に与えられるとオフする第２トランジスタと、上記電源電圧が上記
第２トランジスタを介して印加される発光素子と、をそれぞれ有する。

具体的に、本発明の一態様に係る発光装置は、パネルと、第１信号、及び画像情報を有す
る第２信号のいずれか一方を選択し、上記パネルに送るコントローラと、上記第１信号が
上記コントローラによって選択され、上記パネルに送られた後、上記第２信号が上記コン
トローラによって選択され、上記パネルに送られる前に、上記コントローラからの命令に
従って上記パネルへの電源電圧の供給を開始する電源回路と、を有し、上記パネルは複数
の画素を有し、上記複数の画素は、第１トランジスタと、上記第１トランジスタを介して
ゲート電極に上記第１信号または上記第２信号が与えられ、なおかつ、上記第１信号が上
記ゲート電極に与えられるとオフする第２トランジスタと、上記電源電圧が上記第２トラ
ンジスタを介して印加される発光素子と、をそれぞれ有する。

具体的に、本発明の一態様に係る発光装置の駆動方法では、画素への電源電圧の供給を停
止する前に、上記画素において、上記電源電圧の発光素子への供給を制御するトランジス
タが非導通状態になるような信号を、上記トランジスタのゲート電極に与える。

具体的に、本発明の一態様に係る発光装置の駆動方法では、電源電圧の画素への供給を開
始する前に、上記画素において、上記電源電圧の発光素子への供給を制御するトランジス
タが非導通状態になるような信号を、上記トランジスタのゲート電極に与える。

本発明の一態様により、電源投入後に残像が表示されるのを防ぐことができる発光装置を
提供することができる。本発明の一態様により、電源投入後に残像が表示されるのを防ぐ
ことができる発光装置の駆動方法を提供することができる。

発光装置の構成と、画素の構成を示す図。 画素の動作を示す図。 画素部の動作を模式的に示す図。 発光装置の構成を示す図。 画素の回路図。 画素部の構成を示す図。 画素の断面図。 画素の断面図。 発光装置の斜視図。 電子機器の図。 画素の回路図およびタイミングチャート。 走査線駆動回路の回路図。 走査線駆動回路の構成要素を模式的に示した図。 シフトレジスタの回路図。 シフトレジスタの回路図。 シフトレジスタの回路図。 シフトレジスタの回路図。 ダミー段のシフトレジスタの回路図。 ダミー段のシフトレジスタの回路図。 ダミー段のシフトレジスタの回路図。 ダミー段のシフトレジスタの回路図。 インバータの回路図。 タイミングチャート。 パネルの額縁近傍の写真。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
本発明の一態様に係る発光装置の構成を、図１（Ａ）に一例としてブロック図で示す。な
お、ブロック図では、構成要素を機能ごとに分類し、互いに独立したブロックとして示し
ているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素
が複数の機能に係わることもあり得る。

図１（Ａ）に示す発光装置１００は、画素１０１を画素部１０２に複数有するパネル１０
３と、コントローラ１０４と、電源回路１０５とを少なくとも有する。

画素１０１は、発光素子と、当該発光素子の動作を制御するトランジスタとをそれぞれ有
する。パネル１０３には、画素部１０２の他に、画素部１０２の動作を制御するための各
種の駆動回路が設けられている。

コントローラ１０４は、画像情報を有する信号Ｓｉｇ１が入力されると、パネル１０３の
仕様に合わせて信号Ｓｉｇ１に信号処理を施した後、パネル１０３に供給する機能を有す
る。また、コントローラ１０４は、画像情報を有さない信号Ｓｉｇ２を生成し、パネル１
０３に供給する機能を有する。パネル１０３に信号Ｓｉｇ１と信号Ｓｉｇ２のどちらが供
給されるかは、コントローラ１０４において選択される。

電源回路１０５は、発光装置１００に入力された電源電圧Ｖｐから、パネル１０３、コン
トローラ１０４、発光装置１００内のその他の各種回路に供給する電源電圧を、生成する
機能を有する。そして、電源回路１０５は、発光素子に与えられる電源電圧を、画素部１
０２が有する複数の画素１０１のそれぞれに供給する機能を有する。具体的に、図１（Ａ
）では、接地電位などの固定の電位Ｖｃｏｍと電位Ｖｅｌの電位差が、電源電圧として複
数の画素１０１のそれぞれに供給されている。コントローラ１０４は、電源回路１０５が
複数の画素１０１への上記電源電圧の供給を行うか否かを、選択する機能を有する。

なお、電源回路１０５は、パネル１０３が有する各種駆動回路への電源電圧の供給を制御
する機能を有していても良い。或いは、発光素子に供給される電源電圧以外の電源電圧を
、画素部１０２に供給する機能を有していても良い。

次いで、図１（Ｂ）に、画素１０１の具体的な構成の一例を示す。図１（Ｂ）に示す画素
１０１は、発光素子１０６と、トランジスタ１０７と、トランジスタ１０８とを少なくと
も有する。

発光素子１０６は、電流または電圧によって輝度が制御される素子をその範疇に含んでい
る。例えば、ＯＬＥＤなどを、発光素子１０６として用いることができる。ＯＬＥＤは、
ＥＬ層と、陽極と、陰極とを少なくとも有している。ＥＬ層は陽極と陰極の間に設けられ
た単層または複数の層で構成されており、これらの層の中に、発光性の物質を含む発光層
を少なくとも含んでいる。ＥＬ層は、陰極を基準としたときの、陰極と陽極間の電位差が
、発光素子１０６の閾値電圧Ｖｔｈｅ以上になったときに供給される電流により、エレク
トロルミネッセンスが得られる。エレクトロルミネッセンスには、一重項励起状態から基
底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）
とが含まれる。

トランジスタ１０７は、電位Ｖｃｏｍと電位Ｖｅｌの電位差に相当する電源電圧の、発光
素子１０６への供給を制御する機能を有する。すなわち、上記電源電圧は、トランジスタ
１０７を介して発光素子１０６に供給される。

トランジスタ１０８は、コントローラ１０４によりパネル１０３に与えられた信号Ｓｉｇ
１または信号Ｓｉｇ２の、トランジスタ１０７が有するゲート電極への入力を、制御する
機能を有する。

具体的に、画素１０１において、トランジスタ１０７が有するソース端子とドレイン端子
は、いずれか一方が、電位Ｖｅｌの与えられる配線１１０に接続され、他方が、発光素子
１０６の陽極と陰極のいずれか一方に接続されている。また、発光素子１０６の陽極と陰
極のいずれか他方は、電位Ｖｃｏｍが与えられる配線１０９に接続されている。そして、
トランジスタ１０８が有するソース端子とドレイン端子は、いずれか一方が、信号Ｓｉｇ
１または信号Ｓｉｇ２の電位が与えられる配線１１１に接続され、他方が、トランジスタ
１０７のゲート電極に接続されている。トランジスタ１０８が有するゲート電極には、ト
ランジスタ１０８のオンまたはオフを選択するための信号が入力される。

なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が
、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接
続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或い
は伝送可能であるように、抵抗、ダイオード、トランジスタ、インダクタ、容量素子など
の回路素子を介して間接的に接続している状態も、その範疇に含む。よって、画素１０１
は、必要に応じて、トランジスタ、ダイオード、抵抗、容量素子、インダクタなどの、そ
の他の回路素子を、さらに有していても良い。

また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際に
は、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素
の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電
膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

また、トランジスタのソース端子とは、活性層の一部であるソース領域、或いは活性層に
接続されたソース電極を意味する。同様に、トランジスタのドレイン端子とは、活性層の
一部であるドレイン領域、或いは活性層に接続されたドレイン電極を意味する。

また、トランジスタが有するソース端子とドレイン端子は、トランジスタのチャネル型及
びソース端子とドレイン端子に与えられる電位の高低によって、その呼び方が入れ替わる
。一般的に、ｎチャネル型のトランジスタでは、ソース端子とドレイン端子のうち、低い
電位が与えられる方がソース端子と呼ばれ、高い電位が与えられる方がドレイン端子と呼
ばれる。また、ｐチャネル型のトランジスタでは、ソース端子とドレイン端子のうち、低
い電位が与えられる方がドレイン端子と呼ばれ、高い電位が与えられる方がソース端子と
呼ばれる。本明細書では、便宜上、ソース端子とドレイン端子とが固定されているものと
仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に
従ってソース端子とドレイン端子の呼び方が入れ替わる。

そして、本発明の一態様では、画素部１０２に画像の表示を行う通常の動作状態において
、配線１１１に画像情報を有する信号Ｓｉｇ１が与えられる。また、画素１０１への電源
電圧の供給が停止される前、すなわち通常の動作状態から非動作状態へ移行する前におい
て、或いは画素１０１への電源電圧の供給が停止された後の非動作状態において、配線１
１１に画像情報を有さない信号Ｓｉｇ２が与えられる。

図２を用いて、図１（Ｂ）に示す画素１０１の動作の一例について説明する。図２（Ａ）
乃至図２（Ｄ）には、画素１０１の動作を模式的に示す。なお、図２（Ａ）乃至図２（Ｄ
）では、トランジスタ１０７のゲート電圧を保持するための容量素子１１２が画素１０１
に設けられている場合を例示しているが、トランジスタ１０７のゲート電極と活性層の間
に形成されるゲート容量や、ゲート電極の寄生容量が十分大きい場合、必ずしも容量素子
１１２を画素１０１に設ける必要はない。また、図２（Ａ）乃至図２（Ｄ）では、トラン
ジスタ１０８をスイッチとして図示している。

図２（Ａ）に、画素１０１に画像情報を有する信号Ｓｉｇ１を入力する場合の、画素１０
１の動作を模式的に示す。図２（Ａ）では、オンのトランジスタ１０８を介して、信号Ｓ
ｉｇ１の電位が、配線１１１からトランジスタ１０７のゲート電極に与えられる。容量素
子１１２には、上記電位に従って電荷が蓄積される。そして、配線１０９と配線１１０の
間に電源電圧が与えられている場合、トランジスタ１０７のドレイン電流の値が、信号Ｓ
ｉｇ１の電位に従って定まり、上記ドレイン電流の値に従って発光素子１０６の輝度が定
まる。

図２（Ｂ）に、画素１０１に信号Ｓｉｇ１を保持する場合の、画素１０１の動作を模式的
に示す。図２（Ｂ）では、トランジスタ１０８がオフすることで、配線１１１とトランジ
スタ１０７のゲート電極とが電気的に切り離される。よって、容量素子１１２では、蓄積
された電荷が保持され、トランジスタ１０７のゲート電極の電位も保持される。そして、
配線１０９と配線１１０の間に電源電圧が与えられている場合、信号Ｓｉｇ１の電位に従
って定められたトランジスタ１０７のドレイン電流の値と発光素子１０６の輝度は、トラ
ンジスタ１０８がオフした後も維持される。

トランジスタ１０８のオフ電流が著しく小さい場合、トランジスタ１０８を介して容量素
子１１２に保持されている電荷がリークするのを防ぐことができる。この場合、トランジ
スタ１０８がオフすることで画素１０１への信号Ｓｉｇ１の入力が終了した後、トランジ
スタ１０７のゲート電極の電位が変動しにくく、そのため、発光素子１０６の輝度が変化
するのを、防ぐことができる。

ただし、トランジスタ１０８のオフ電流が著しく小さい場合、図１（Ａ）に示した発光装
置１００への電源電圧Ｖｐの供給が停止した後に、容量素子１１２に蓄積された電荷が保
持され続けることがある。図２（Ｃ）に、電源電圧Ｖｐの供給が停止した後に、容量素子
１１２に電荷が蓄積されている場合の、画素１０１の動作を模式的に示す。図２（Ｃ）の
場合、トランジスタ１０７はオンしているため、発光装置１００への電源電圧Ｖｐの供給
が再開され、画素１０１において配線１０９と配線１１０の間に電源電圧が与えられると
、発光素子１０６に電流が供給されてしまう。よって、電源電圧Ｖｐの供給が停止される
前に、信号Ｓｉｇ１によって画素部１０２に表示された画像が、電源電圧Ｖｐの供給が再
開された後においても、残像として画素部１０２に表示されてしまう。

そこで、本発明の一態様では、発光素子１０６に与えられる電源電圧、具体的には配線１
０９と配線１１０の間に与えられる電源電圧の、画素１０１への供給が停止される前また
は停止された後において、トランジスタ１０７の、ゲート電極の電位を、画像情報を有さ
ない信号Ｓｉｇ２の画素１０１への入力により初期化する。

図２（Ｄ）に、画素１０１に画像情報を有さない信号Ｓｉｇ２を入力する場合の、画素１
０１の動作を模式的に示す。図２（Ｄ）では、オンのトランジスタ１０８を介して、信号
Ｓｉｇ２の電位が、配線１１１からトランジスタ１０７のゲート電極に与えられる。トラ
ンジスタ１０７がｎチャネル型である場合、信号Ｓｉｇ２の電位は、トランジスタ１０７
のゲート電圧が、閾値電圧と同じかそれよりも低くなるような高さとする。トランジスタ
１０７がｐチャネル型である場合、信号Ｓｉｇ２の電位は、トランジスタ１０７のゲート
電圧が、閾値電圧と同じかそれよりも高くなるよう高さとする。

よって、容量素子１１２に、信号Ｓｉｇ１の電位に従って電荷が蓄積されていた場合、信
号Ｓｉｇ２の電位が画素１０１に入力されることで、当該電荷は放出される。そして、ト
ランジスタ１０７はオフになり、配線１０９と配線１１０の間に電源電圧が与えられてい
る場合であっても、与えられていない場合であっても、発光素子１０６は発光しない。

なお、図１（Ｂ）では、トランジスタ１０７及びトランジスタ１０８がシングルゲート構
造である場合を例示しているが、上記トランジスタは、電気的に接続された複数のゲート
電極を有することで、チャネル形成領域を複数有する、マルチゲート構造であっても良い
。

次いで、図１（Ａ）に示した発光装置１００において、画素部１０２への電源電圧の供給
を停止するタイミングと、再開するタイミングの一例について、図３（Ａ）及び図３（Ｂ
）を用いて説明する。図３（Ａ）及び図３（Ｂ）は、画素部１０２の動作を模式的に示し
た図であり、横方向が時間、縦方向が画素部１０２において行ごとに選択されている画素
１０１の位置を示している。

図３（Ａ）では、画素部１０２への電源電圧の供給を開始する前に、画素部１０２が有す
る複数の画素１０１に、行ごとに信号Ｓｉｇ２を入力する期間Ｔ２が設けられている。期
間Ｔ２では、複数の画素１０１において、トランジスタ１０７のゲート電極の電位を初期
化することができる。

そして、期間Ｔ２が終了した後、画素部１０２への電源電圧の供給を開始する。本発明の
一態様では、画素部１０２への電源電圧の供給が開始されても、期間Ｔ２においてトラン
ジスタ１０７のゲート電極の電位が初期化されているので、画素部１０２に残像が表示さ
れることはない。

次いで、図３（Ａ）では、画素部１０２が有する複数の画素１０１に、行ごとに信号Ｓｉ
ｇ１を入力し、保持する期間Ｔ１が設けられている。期間Ｔ１では、トランジスタ１０７
のゲート電圧が、画像情報を有する信号Ｓｉｇ１の電位に従って定まるので、発光素子１
０６に供給される電流の値も信号Ｓｉｇ１の電位に従って定まる。よって、期間Ｔ１では
、画素部１０２に画像が表示される。

また、図３（Ｂ）では、画素部１０２が有する複数の画素１０１に、行ごとに信号Ｓｉｇ
１を入力し、保持する期間Ｔ１が設けられ、その後、画素部１０２への電源電圧の供給が
停止される前に、画素部１０２が有する複数の画素１０１に、行ごとに信号Ｓｉｇ２を入
力する期間Ｔ２が設けられている。期間Ｔ２では、複数の画素１０１において、トランジ
スタ１０７のゲート電極の電位を初期化することができる。

本発明の一態様では、画素部１０２への電源電圧の供給が再開されても、期間Ｔ２におい
てトランジスタ１０７のゲート電極の電位が初期化されているので、画素部１０２に残像
が表示されることはない。

（実施の形態２）
本実施の形態では、図１（Ａ）に示した発光装置１００の、より詳細な構成の一例につい
て説明する。

図４に、本発明の一態様に係る発光装置の構成を、一例としてブロック図で示す。図４に
示す発光装置１００は、図１（Ａ）の場合と同様に、画素１０１を画素部１０２に複数有
するパネル１０３と、コントローラ１０４と、電源回路１０５とを有する。さらに、図４
に示す発光装置１００は、入力装置１２０と、ＣＰＵ１２１と、画像処理回路１２２と、
画像メモリ１２３とを有する。また、図４に示す発光装置１００は、パネル１０３に、信
号線駆動回路（ソースドライバー）１２４と、走査線駆動回路（ゲートドライバー）１２
５とを有する。

入力装置１２０は、発光装置１００が有するＣＰＵ１２１に、情報や命令を与える機能を
有する。例えば、入力装置１２０から、画素部１０２を動作状態から非動作状態に移行さ
せるための命令、或いは、画素部１０２を非動作状態から動作状態に移行させるための命
令を、ＣＰＵ１２１に与えることができる。入力装置１２０として、キーボード、ポイン
ティングデバイス、タッチパネルなどを用いることができる。

ＣＰＵ１２１は、入力装置１２０から入力された命令をデコードし、発光装置１００が有
する各種回路の動作を統括的に制御することで、当該命令を実行する機能を有する。

例えば、入力装置１２０から、画素部１０２を動作状態から非動作状態に移行させる命令
が送られてきた場合、ＣＰＵ１２１は、信号Ｓｉｇ２をパネル１０３に入力するよう、コ
ントローラ１０４に命令を出す。また、ＣＰＵ１２１は、電源回路１０５から画素部１０
２への電源電圧の供給を停止させるように、コントローラ１０４に命令を出す。

或いは、入力装置１２０から、画素部１０２を非動作状態から動作状態に移行させる命令
が送られてきた場合、ＣＰＵ１２１は、信号Ｓｉｇ２をパネル１０３に入力するよう、コ
ントローラ１０４に命令を出す。また、ＣＰＵ１２１は、電源回路１０５から画素部１０
２への電源電圧の供給を再開させるように、コントローラ１０４に命令を出す。

画像メモリ１２３は、発光装置１００に入力された画像データ１２６を、記憶する機能を
有する。なお、図４では、画像メモリ１２３を１つだけ発光装置１００に設ける場合を例
示しているが、複数の画像メモリ１２３が発光装置１００に設けられていても良い。例え
ば、赤、青、緑などの色相にそれぞれ対応する３つの画像データ１２６により、画素部１
０２にフルカラーの画像が表示される場合、各画像データ１２６に対応した画像メモリ１
２３を、それぞれ設けるようにしても良い。

画像メモリ１２３には、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒ
ｙ）等の記憶回路を用いることができる。或いは、画像メモリ１２３に、ＶＲＡＭ（Ｖｉ
ｄｅｏ ＲＡＭ）を用いても良い。

画像処理回路１２２は、コントローラ１０４からの命令に従い、画像データ１２６の画像
メモリ１２３への書き込みと、画像データ１２６の画像メモリ１２３からの読み出しを行
い、画像データ１２６から信号Ｓｉｇ１を生成する機能を有する。

走査線駆動回路１２５は、画素部１０２が有する複数の画素１０１を、行ごとに選択する
機能を有する。

信号線駆動回路１２４は、コントローラ１０４から与えられた信号Ｓｉｇ１または信号Ｓ
ｉｇ２を、走査線駆動回路１２５によって選択された行の画素１０１に供給する機能を有
する。

なお、コントローラ１０４は、信号線駆動回路１２４や走査線駆動回路１２５などの駆動
に用いられる各種の駆動信号を、パネル１０３に供給する機能を有する。駆動信号には、
信号線駆動回路１２４の動作を制御するスタートパルス信号ＳＳＰ、クロック信号ＳＣＫ
、ラッチ信号ＬＰ、走査線駆動回路１２５の動作を制御するスタートパルス信号ＧＳＰ、
クロック信号ＧＣＫなどが含まれる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態３）
本発明実施の形態では、図１（Ａ）に示した発光装置１００が有する、画素１０１の具体
的な構成の一例について説明する。

図５（Ａ）に、画素１０１の回路図の一例を示す。画素１０１は、画素１０１への信号Ｓ
ｉｇ１または信号Ｓｉｇ２の入力を制御するトランジスタ１０８と、発光素子１０６と、
信号Ｓｉｇ１または信号Ｓｉｇ２に従って発光素子１０６に供給する電流値を制御するト
ランジスタ１０７と、信号Ｓｉｇ１または信号Ｓｉｇ２の電位を保持するための容量素子
１１２と、を有する。

発光素子１０６は、電流または電圧によって輝度が制御される素子をその範疇に含んでい
る。例えば、ＯＬＥＤなどを、発光素子１０６として用いる場合、陽極と陰極のいずれか
一方が画素電極として機能し、他方が対向電極として機能する。

発光素子１０６の画素電極は、画素１０１に入力される信号Ｓｉｇ１または信号Ｓｉｇ２
に従ってその電位が制御される。また、発光素子１０６の輝度は、画素電極と対向電極の
間の電位差によって定まる。そして、画素部１０２が有する複数の画素１０１のそれぞれ
において、発光素子１０６の輝度が画像情報を有する信号Ｓｉｇ１に従って調整されるこ
とで、画素部１０２に画像が表示される。

次いで、画素１０１が有する、トランジスタ１０８、トランジスタ１０７、容量素子１１
２、発光素子１０６の接続構成について説明する。

トランジスタ１０８は、ソース端子またはドレイン端子の一方が配線１１１に接続され、
ソース端子またはドレイン端子の他方がトランジスタ１０７のゲート電極に接続されてい
る。トランジスタ１０８のゲート電極は、配線１３４に接続されている。トランジスタ１
０７は、ソース端子またはドレイン端子の一方が配線１１０に接続され、ソース端子また
はドレイン端子の他方が発光素子１０６に接続されている。具体的に、トランジスタ１０
７のソース端子またはドレイン端子の他方は、発光素子１０６の画素電極に接続される。
発光素子１０６の対向電極は、配線１０９に接続されている。

トランジスタ１０８が酸化物半導体をチャネル形成領域に含むことで、オフ電流が極めて
小さいトランジスタ１０８を実現することができる。そして、上記構成を有するトランジ
スタ１０８を画素１０１に用いることで、通常のシリコンやゲルマニウムなどの半導体で
形成されたトランジスタを用いた場合に比べて、トランジスタ１０７のゲート電極に蓄積
された電荷のリークを防ぐことができる。

図５（Ｂ）に、画素１０１の別の一例について説明する。

図５（Ｂ）に、画素１０１の回路図の一例を示す。画素１０１は、トランジスタ１０７、
トランジスタ１０８、トランジスタ１３０乃至トランジスタ１３２、発光素子１０６、容
量素子１１２を有する。

トランジスタ１０８は、配線１１１と、容量素子１１２の一対の電極のうちの一方との接
続を制御する機能を有する。容量素子１１２の一対の電極のうちの他方は、トランジスタ
１０７のソース端子及びドレイン端子の一方に接続される。トランジスタ１３０は、配線
１３３と、トランジスタ１０７のゲート電極との接続を制御する機能を有する。トランジ
スタ１３１は、容量素子１１２の一対の電極のうちの一方と、トランジスタ１０７のゲー
ト電極との接続を制御する機能を有する。トランジスタ１３２は、トランジスタ１０７の
ソース端子及びドレイン端子の一方と、発光素子１０６の陽極との接続を制御する機能を
有する。

さらに、図５（Ｂ）では、トランジスタ１０７のソース端子及びドレイン端子の他方は配
線１１０に接続されている。

また、トランジスタ１０８における導通（オン）または非導通（オフ）の選択は、トラン
ジスタ１０８のゲート電極に接続された配線１３４の電位により定まる。トランジスタ１
３０における導通または非導通の選択は、トランジスタ１３０のゲート電極に接続された
配線１３４の電位により定まる。トランジスタ１３１における導通または非導通の選択は
、トランジスタ１３１のゲート電極に接続された配線１３５の電位により定まる。トラン
ジスタ１３２における導通または非導通の選択は、トランジスタ１３２のゲート電極に接
続された配線１３６の電位により定まる。

トランジスタ１０８、トランジスタ１３０及びトランジスタ１３１が酸化物半導体をチャ
ネル形成領域に含むことで、オフ電流が極めて小さいトランジスタ１０８、トランジスタ
１３０及びトランジスタ１３１を実現することができる。そして、上記構成を有するトラ
ンジスタ１０８、トランジスタ１３０及びトランジスタ１３１を画素１０１に用いること
で、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタを用いた場合
に比べて、トランジスタ１０７のゲート電極に蓄積された電荷のリークを防ぐことができ
る。

図５（Ａ）に示した画素１０１においてオフ電流の極めて小さいトランジスタ１０８を用
いることで、また、図５（Ｂ）に示した画素１０１においてオフ電流の極めて小さいトラ
ンジスタ１０８、トランジスタ１３０及びトランジスタ１３１を用いることで、トランジ
スタ１０７のゲート電極の電位が保持される期間を長く確保することができる。そのため
、静止画のように、連続する幾つかのフレーム期間に渡って、画素部１０２に同じ画像情
報を有する信号Ｓｉｇ１が書き込まれる場合などは、駆動周波数を低くする、言い換える
と一定期間内における画素部１０２への信号Ｓｉｇ１の書き込み回数を少なくしても、画
像の表示を維持することができる。例えば、高純度化された酸化物半導体を活性層に用い
たトランジスタ１０８を用いることで、信号Ｓｉｇ１の書き込みの間隔を１０秒以上、好
ましくは３０秒以上、さらに好ましくは１分以上にすることができる。そして、信号Ｓｉ
ｇ１が書き込まれる間隔を長くすればするほど、消費電力をより低減することができる。

また、信号Ｓｉｇ１の電位をより長い期間に渡って保持することができるため、信号Ｓｉ
ｇ１の電位を保持するために、トランジスタ１０７のゲート電極に容量素子１１２を接続
しなくても、表示される画質が低下するのを防ぐことができる。よって、容量素子１１２
を設けないことによって、或いは容量素子１１２のサイズを小さくすることによって、開
口率を高めることができるため、発光素子１０６の長寿命化を実現し、延いては、発光装
置１００の信頼性を高めることができる。

なお、図５（Ａ）及び図５（Ｂ）において、画素１０１は、必要に応じて、トランジスタ
、ダイオード、抵抗素子、容量素子、インダクタなどのその他の回路素子を、さらに有し
ていても良い。

また、図５（Ａ）では、画素１０１が容量素子１１２を有する場合を例示しているが、例
えばトランジスタ１０７のゲート電極と活性層の間に形成されるゲート容量や、ゲート電
極の寄生容量が十分大きい場合など、他の容量により信号Ｓｉｇ１または信号Ｓｉｇ２の
電位を十分保持できる場合には、必ずしも容量素子１１２を画素１０１に設ける必要はな
い。

また、図５（Ａ）及び図５（Ｂ）において、各トランジスタは、ゲート電極を半導体膜の
片側において少なくとも有していれば良いが、半導体膜を間に挟んで存在する一対のゲー
ト電極を有していても良い。一対のゲート電極の一方をバックゲート電極とすると、バッ
クゲート電極はフローティングの状態であっても良いし、電位が他から与えられている状
態であっても良い。後者の場合、通常のゲート電極及びバックゲート電極に同じ高さの電
位が与えられていても良いし、バックゲート電極にのみ接地電位などの固定の電位が与え
られていても良い。バックゲート電極に与える電位の高さを制御することで、トランジス
タの閾値電圧を制御することができる。また、バックゲート電極を設けることで、チャネ
ル形成領域が増え、ドレイン電流の増加を実現することができる。また、バックゲート電
極を設けることで、半導体膜に空乏層ができやすくなるため、Ｓ値の改善を図ることがで
きる。

また、図５（Ａ）及び図５（Ｂ）では、トランジスタが全てｎチャネル型である場合を例
示している。画素１０１内のトランジスタが全て同じチャネル型である場合、トランジス
タの作製工程において、半導体膜に一導電性を付与する不純物元素の添加などの工程を、
一部省略することができる。ただし、本発明の一態様に係る発光装置では、必ずしも画素
１０１内のトランジスタが全てｎチャネル型である必要はない。発光素子１０６の陰極が
配線１０９に接続されている場合、少なくともトランジスタ１０７はｎチャネル型である
ことが望ましく、発光素子１０６の陽極が配線１０９に接続されている場合、少なくとも
トランジスタ１０７はｐチャネル型であることが望ましい。

また、トランジスタ１０７を飽和領域で動作させる場合、チャネル長またはチャネル幅を
、画素１０１内のトランジスタ１０７以外のトランジスタよりも長くすることが望ましい
。チャネル長を長くすることにより、飽和領域での特性がフラットになり、キンク効果を
低減することができる。或いは、チャネル長を長くすることにより、トランジスタ１０７
は、飽和領域においても、多くの電流を流すことができる。

また、図５（Ａ）及び図５（Ｂ）では、画素１０１内のトランジスタが、単数のゲート電
極を有することで、単数のチャネル形成領域を有するシングルゲート構造である場合を例
示しているが、本発明はこの構成に限定されない。画素１０１内のトランジスタのいずれ
かまたは全てが、電気的に接続された複数のゲート電極を有することで、複数のチャネル
形成領域を有する、マルチゲート構造であっても良い。

次いで、図５（Ａ）に示した画素１０１を例に挙げて、画素部１０２の構成の一例につい
て説明する。図６に、画素部１０２の具体的な回路図の一例を示す。

図６に示すように、画素部１０２は、複数の配線１１１、複数の配線１３４、複数の配線
１１０、配線１０９を有している。例えば、図４に示した発光装置１００の場合、複数の
配線１１１は、信号線駆動回路１２４に接続されており、複数の配線１３４は、走査線駆
動回路１２５に接続されており、複数の配線１１０及び配線１０９は、電源回路１０５に
接続されている。

そして、各画素１０１は、複数の配線１１１の１つと、複数の配線１３４の１つと、複数
の配線１１０の１つとに、接続されている。全ての画素１０１は、配線１０９に接続され
ている。

図６に示した画素部１０２では、信号Ｓｉｇ１または信号Ｓｉｇ２の画素１０１への入力
を行う際、複数の配線１３４が順に選択される。選択された配線１３４に接続された画素
１０１では、配線１３４にゲート電極が接続されているトランジスタ１０８がオンになる
。そして、複数の配線１１１のそれぞれに入力された信号Ｓｉｇ１または信号Ｓｉｇ２の
電位が、トランジスタ１０８がオンになることで、トランジスタ１０７のゲート電極に与
えられる。配線１３４の選択が終了すると、トランジスタ１０８がオフになり、信号Ｓｉ
ｇ１または信号Ｓｉｇ２の電位はトランジスタ１０７のゲート電極において保持される。

そして、画像情報を有する信号Ｓｉｇ１が画素１０１に入力された場合、信号Ｓｉｇ１の
電位に従って、発光素子１０６の発光状態が定まる。具体的には、信号Ｓｉｇ１の電位に
従ってトランジスタ１０７がオンになっている場合、発光素子１０６は電流が供給されて
発光の状態となる。また、信号Ｓｉｇ１または信号Ｓｉｇ２の電位に従って、トランジス
タ１０７がオフになっている場合、発光素子１０６への電流の供給は行われず、発光素子
１０６は非発光の状態となる。

上記動作により、画素部１０２に画像を表示することができる。

なお、画素１０１は、図１１（Ａ）に示す構成であってもよい。図１１（Ａ）に示す画素
１０１は、図５（Ｂ）に示した画素１０１にトランジスタ１３９を加えた構成である。ト
ランジスタ１３９のソース端子及びドレイン端子の一方は、容量素子１１２の一対の電極
のうちの他方、トランジスタ１０７のソース端子及びドレイン端子の一方、およびトラン
ジスタ１３２のソース端子及びドレイン端子の一方と接続され、トランジスタ１３９のソ
ース端子及びドレイン端子の他方は、配線１３８に接続される。また、トランジスタ１３
９のゲート電極には配線１３７が接続される。なお、図５（Ｂ）では、トランジスタ１３
２のゲート電極が配線１３６に接続されている場合を例示しているが、図１１（Ａ）では
、トランジスタ１３２のゲート電極が配線１３５に接続されている場合を例示している。

図１１（Ｂ）に、図１１（Ａ）に示す画素１０１に接続される配線１３４（Ｇ１）、配線
１３５（Ｇ２）、配線１３７（Ｇ３）の電位と、配線１１１（ＤＡＴＡ）に供給される電
位のタイミングチャートを例示する。なお、図１１（Ｂ）に示すタイミングチャートは、
図１１（Ａ）に示す画素１０１に含まれるトランジスタがｎチャネル型である場合を例示
するものである。

まず、期間１では配線Ｇ１にローレベルの電位が与えられ、配線Ｇ２にハイレベルの電位
が与えられ、配線Ｇ３にハイレベルの電位が与えられる。よって、トランジスタ１３１、
トランジスタ１３２、トランジスタ１３９がオンとなり、その他のトランジスタはオフと
なる。トランジスタ１３２およびトランジスタ１３９がオンとすることで、トランジスタ
１０７のソース端子及びドレイン端子の一方および容量素子１１２の一対の電極のうちの
他方（ノードＡとして図示する）に配線１３８の電位Ｖ０が与えられる。次いで、配線Ｇ
２がローレベルになることで、トランジスタ１３１及びトランジスタ１３２がオフになり
、ノードＡは電位Ｖ０に保持される。

また、配線１１０（ＡＮＯＤＥ）には電位Ｖａｎｏが与えられ、発光素子１０６の陰極に
は電位Ｖｃａｔが与えられる。電位Ｖａｎｏは、発光素子１０６の閾値電圧Ｖｔｈｅを電
位Ｖ０に加算した電位よりも高くすることが望ましい。

次いで、期間２について説明する。期間２では、配線Ｇ１にハイレベルの電位が与えられ
、配線Ｇ２にローレベルの電位が与えられ、配線Ｇ３にローレベルの電位が与えられる。
よって、トランジスタ１０８およびトランジスタ１３０がオンとなり、トランジスタ１３
１、トランジスタ１３２及びトランジスタ１３９がオフとなる。

なお、期間１から期間２に移行する際、配線Ｇ１に与える電位をローレベルからハイレベ
ルに切り替えた後に、配線Ｇ３に与える電位をハイレベルからローレベルに切り替えるこ
とが望ましい。このような動作を行うことによって、配線Ｇ１に与えられる電位の切り替
えによる、ノードＡの電位の変動を防ぐことができる。

また、配線１１０（ＡＮＯＤＥ）には電位Ｖａｎｏが与えられ、発光素子１０６の陰極に
は電位Ｖｃａｔが与えられる。そして、配線１１１（ＤＡＴＡ）には画像信号の電位Ｖｄ
ａｔａが与えられ、配線１３３には電位Ｖ１が与えられる。なお、電位Ｖ１は電位Ｖ０に
トランジスタ１０７の閾値電圧Ｖｔｈを加算した電位よりも高く、電位Ｖａｎｏにトラン
ジスタ１０７の閾値電圧Ｖｔｈを加算した電位より低いことが望ましい。

なお、図１１（Ａ）に示す画素構成では、電位Ｖ１を電位Ｖｃａｔに発光素子の閾値電圧
Ｖｔｈｅを加算した値よりも大きくしても、トランジスタ１３２がオフである限り、発光
素子１０６は発光しない。そのため、電位Ｖ０として設定できる値の幅を広げることが可
能となり、Ｖ１−Ｖ０として取りうる値の幅も広げることが可能となる。したがって、Ｖ
１−Ｖ０の値の設定の自由度が上がるため、トランジスタの閾値電圧の取得に要する時間
を短縮した場合、または閾値電圧の取得期間に制限がある場合においても正確な閾値電圧
の取得を行うことができる。

上記動作により、トランジスタ１０７のゲート電極（ノードＢとして図示する）に、トラ
ンジスタ１０７の閾値電圧よりも大きい電位Ｖ１が入力され、トランジスタ１０７がオン
となる。よって、トランジスタ１０７を介して容量素子１１２の電荷が放出され、電位Ｖ
０だったノードＡの電位が上昇を始める。そして、最終的にはノードＡの電位がＶ１−Ｖ
ｔｈとなると、すなわちトランジスタ１０７のゲート電圧がトランジスタ１０７の閾値電
圧Ｖｔｈまで小さくなると、トランジスタ１０７がオフとなる。

トランジスタ１０７がオフとなると、トランジスタ１０７のソース端子またはドレイン端
子の一方の電位はトランジスタ１０７のゲート電極の電位（ここではＶ１）から、トラン
ジスタ１０７の閾値電圧を引いた電位、すなわち、Ｖ１−Ｖｔｈとなる。また、容量素子
１１２の一対の電極のうちの一方（ノードＣとして図示する）には、電位Ｖｄａｔａが与
えられる。

次いで、期間３について説明する。期間３は発光素子１０６に電流を流して、発光を行う
期間である。期間３では、配線Ｇ１にローレベルの電位が与えられ、配線Ｇ２にハイレベ
ルの電位が与えられ、配線Ｇ３にローレベルの電位が与えられる。よって、トランジスタ
１３１及びトランジスタ１３２が導通状態となり、トランジスタ１０７、トランジスタ１
０８、トランジスタ１３０及びトランジスタ１３９が非導通状態となる。

なお、期間２から期間３に移行する際、配線Ｇ１に与える電位がハイレベルからローレベ
ルに切り替えられてから、配線Ｇ２に与える電位をローレベルからハイレベルに切り替え
ることが望ましい。上記構成により、配線Ｇ１に与える電位の切り替えによるノードＡに
おける電位の変動を防ぐことができる。

また、配線１１０（ＡＮＯＤＥ）には電位Ｖａｎｏが与えられ、発光素子１０６の陰極に
は電位Ｖｃａｔが与えられる。

上記動作により、ノードＢに電位Ｖｄａｔａが与えられるため、トランジスタ１０７のゲ
ート電圧がＶｄａｔａ−Ｖ１＋Ｖｔｈとなる。よって、トランジスタ１０７のゲート電圧
を、閾値電圧Ｖｔｈが加味された値に設定することができる。上記構成により、トランジ
スタ１０７の閾値電圧Ｖｔｈのばらつきを２０％程度まで抑制することができる。また、
トランジスタ１０７の劣化による閾値電圧Ｖｔｈの変化にも対応する。したがって、発光
素子１０６に供給する電流値のばらつきを抑えることができ、発光装置の輝度ムラを低減
することができる。

なお、ここで、トランジスタ１３２は、配線Ｇ２に与える電位の変動を大きくしておくこ
とで、トランジスタ１３２の閾値電圧のばらつきが発光素子１０６に供給する電流値に影
響を及ぼすことを防ぐことができる。つまり、配線Ｇ２に与えるハイレベルの電位をトラ
ンジスタ１３２の閾値電圧よりも十分大きく、また、配線Ｇ２に与えるローレベルの電位
をトランジスタ１３２の閾値電圧よりも十分小さくしてやることで、トランジスタ１３２
のオンとオフの切り替えを確実に行い、トランジスタ１３２の閾値電圧のばらつきが発光
素子１０６の電流値に影響を及ぼすことを防ぐことができる。

図１２は、図１１（Ａ）に示す画素１０１、および図１１（Ｂ）に示すタイミングチャー
トを適用し、動作させることができる走査線駆動回路の一例である。また、当該走査線駆
動回路の構成要素であるシフトレジスタ、ダミー段のシフトレジスタ、インバータの端子
の位置を、図１３（Ａ）、（Ｂ）、（Ｃ）にそれぞれ模式的に示す。

図１４および図１５は、図１３（Ａ）に示すシフトレジスタとして用いることのできる回
路の図である。また、当該回路は、図１６および図１７に示すように、一部のトランジス
タにバックゲート電極を有する構成であってもよい。

図１８および図１９は、ダミー段のシフトレジスタとして用いることのできる回路の図で
ある。当該回路は、図２０および図２１に示すように、一部のトランジスタにバックゲー
ト電極を有する構成であってもよい。また、図２２（Ａ）、（Ｂ）はインバータとして用
いることのできる回路の図である。

また、図１２に示す走査線駆動回路は、図２３に示す一例のタイミングチャートを適用し
、動作させることができる。

また、図２４は、図１１（Ａ）に示す画素回路、および図１２に示す走査線駆動回路（ゲ
ートドライバー）を含み、表１に示す仕様で作製したパネルの額縁近傍の写真である。走
査線駆動回路幅は３．５ｍｍであり、本実施の形態で説明した走査線駆動回路を用いるこ
とで狭額縁のパネルを作製できることがわかる。

なお、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも
低い半導体の一例として、酸化物半導体の他に、炭化珪素（ＳｉＣ）、窒化ガリウム（Ｇ
ａＮ）などの化合物半導体などがある。酸化物半導体は、炭化珪素や窒化ガリウムと異な
り、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが
可能であり、量産性に優れるといった利点がある。また、炭化シリコンまたは窒化ガリウ
ムとは異なり、酸化物半導体は室温でも成膜が可能なため、ガラス基板上或いはシリコン
を用いた集積回路上に電気的特性の優れたトランジスタを作製することが可能である。ま
た、基板の大型化にも対応が可能である。よって、上述したワイドギャップ半導体の中で
も、特に酸化物半導体は量産性が高いというメリットを有する。また、トランジスタの性
能（例えば電界効果移動度）を向上させるために結晶性の酸化物半導体を得ようとする場
合でも、２５０℃から８００℃の熱処理によって容易に結晶性の酸化物半導体を得ること
ができる。

電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損
が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）は、ｉ
型（真性半導体）又はｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトラン
ジスタは、オフ電流が著しく小さいという特性を有する。また、酸化物半導体のバンドギ
ャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。
水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減されること
により高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を小
さくすることができる。

具体的に、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタのオ
フ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１
０^６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧
（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナ
ライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。
この場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下で
あることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または
容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定
を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル
形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ
電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの
場合に、数十ｙＡ／μｍという、さらに小さいオフ電流が得られることが分かった。従っ
て、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電
流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。

なお、酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含
むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用い
たトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに
加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓ
ｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有する
ことが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ま
しい。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化
物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化
物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯと
も表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚ
ｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ
系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系
酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸
化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化
物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物
、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸
化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ
−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸
化物を用いることができる。

なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意
味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素
を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電
流を十分に小さくすることが可能であり、また、移動度も高いため、半導体装置に用いる
半導体としては好適である。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

しかし、これらに限られず、必要とする電気的特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする電気的特性を得るために、キ
ャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を
適切なものとすることが好ましい。

なお、例えば、酸化物半導体膜は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（
亜鉛）を含むターゲットを用いたスパッタリング法により形成することができる。Ｉｎ−
Ｇａ−Ｚｎ系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比
がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、
または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いる。前述の原
子数比を有するＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を成膜す
ることで、多結晶または後述するＣＡＡＣ−ＯＳが形成されやすくなる。また、Ｉｎ、Ｇ
ａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５％以
上１００％未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半
導体膜は緻密な膜となる。

なお、酸化物半導体としてＩｎ−Ｚｎ系酸化物の材料を用いる場合、用いるターゲット中
の金属元素の原子数比は、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ_２
Ｏ_３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数
比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ
＝１．５：１〜１５：１（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝３：４〜１５：２
）とする。例えば、Ｉｎ−Ｚｎ系酸化物である酸化物半導体膜の形成に用いるターゲット
は、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比
率を上記範囲に収めることで、移動度の向上を実現することができる。

また、酸化物半導体膜としてＩｎ−Ｓｎ−Ｚｎ系酸化物半導体膜をスパッタリング法で成
膜する場合、金属元素の原子数比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１、２：１：３、１：２
：２、または４：９：７で示されるＩｎ−Ｓｎ−Ｚｎ系酸化物ターゲットを用いる。

そして、具体的に酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処
理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記タ
ーゲットを用いて形成すればよい。成膜時に、基板温度を１００℃以上６００℃以下、好
ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することによ
り、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパ
ッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の
真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサ
ブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプ
にコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気
すると、例えば、水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭
素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含
まれる不純物の濃度を低減できる。

なお、スパッタリング等で成膜された酸化物半導体膜中には、不純物としての水分または
水素（水酸基を含む）が多量に含まれていることがある。水分または水素はドナー準位を
形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では
、酸化物半導体膜中の水分または水素などの不純物を低減（脱水化または脱水素化）する
ために、酸化物半導体膜に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気
下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー
分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃
）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、加熱
処理を施す。

酸化物半導体膜に加熱処理を施すことで、酸化物半導体膜中の水分または水素を脱離させ
ることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板
の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下
程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行
えるため、ガラス基板の歪点を超える温度でも処理することができる。

なお、上記加熱処理により、酸化物半導体膜から酸素が脱離し、酸化物半導体膜内に酸素
欠損が形成される場合がある。そこで、上記加熱処理の後に、酸化物半導体膜に酸素を供
給する処理を行い、酸素欠損を低減させることが望ましい。

例えば、酸素を含むガス雰囲気下において加熱処理を行うことで、酸化物半導体膜に酸素
を供給することができる。酸素を供給するための加熱処理は、上述した、水分又は水素の
濃度を低減するための加熱処理と同様の条件で行えば良い。ただし、酸素を供給するため
の加熱処理は、酸素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー
分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃
）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）などの酸素を含む
ガス雰囲気下において行う。

上記酸素を含むガスには、水、水素などの濃度が低いことが好ましい。具体的には、酸素
を含むガス内に含まれる不純物濃度を、１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とす
ることが好ましい。

或いは、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテ
ーション法、プラズマ処理などを用いて、酸化物半導体膜に酸素を供給することができる
。上記方法を用いて酸素を酸化物半導体膜に供給した後、酸化物半導体膜に含まれる結晶
部が損傷を受けた場合は、加熱処理を行い、損傷を受けた結晶部を修復するようにしても
良い。

また、酸化物半導体膜と接するゲート絶縁膜などの絶縁膜として、酸素を含む絶縁膜を用
い、上記絶縁膜から酸化物半導体膜に酸素を供給するようにしても良い。酸素を含む絶縁
膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成
より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素を半導体膜に添加する
ことをいう。また、酸素ドープには、プラズマ化した酸素を半導体膜に添加する酸素プラ
ズマドープが含まれる。また、酸素ドープは、イオン注入法又はイオンドーピング法を用
いて行ってもよい。酸素ドープ処理を行うことにより、化学量論的組成より酸素が多い領
域を有する絶縁膜を形成することができる。そして、酸素を含む絶縁膜を形成した後、加
熱処理を施すことで、上記絶縁膜から酸化物半導体膜に酸素が供与されるようにする。上
記構成により、ドナーとなる酸素欠損を低減し、酸化物半導体膜に含まれる酸化物半導体
の、化学量論的組成を満たすことができる。酸化物半導体膜には化学量論的組成を超える
量の酸素が含まれていることが好ましい。その結果、酸化物半導体膜をｉ型に近づけるこ
とができ、酸素欠損によるトランジスタの電気的特性のばらつきを軽減し、電気的特性の
向上を実現することができる。

酸素を絶縁膜から酸化物半導体膜に供与するための加熱処理は、窒素、超乾燥空気、また
は希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４０
０℃以下、例えば２５０℃以上３５０℃以下）で行う。上記ガスは、水の含有量が２０ｐ
ｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望まし
い。

酸化物半導体膜は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ
Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。
非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよ
りも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ
Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）と呼ぶ。

酸化物半導体膜は、例えばＣＡＡＣ−ＯＳを有してもよい。ＣＡＡＣ−ＯＳは、例えば、
ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。

酸化物半導体膜は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を
、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未
満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。

酸化物半導体膜は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導
体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序
であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質
であり、結晶部を有さない。

なお、酸化物半導体膜が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の
混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物
半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質
酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層
構造を有してもよい。

なお、酸化物半導体膜は、例えば、単結晶を有してもよい。

酸化物半導体膜は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルま
たは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部
間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜
の一例としては、ＣＡＡＣ−ＯＳ膜がある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさ
であることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌ
ｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる
結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明
確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−Ｏ
Ｓ膜は、粒界に起因する電子移動度の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法
線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直
な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て
金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部
間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂
直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も
含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好まし
くは−５°以上５°以下の範囲も含まれることとする。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ膜の形
状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くこと
がある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行
ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの
被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。

ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である金属酸化物ターゲットを用い、スパッタリン
グ法によって成膜する。当該ターゲットにイオンが衝突すると、ターゲットに含まれる結
晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のス
パッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒
子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜すること
ができる。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。

ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットについて以下に示す。

ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末を所定のｍｏｌ数比で混合し、加圧処理
後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇ
ａ−Ｚｎ系酸化物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで
、所定のｍｏｌ数比は、例えば、ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末が、２
：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。
なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するターゲットによって適宜
変更すればよい。

（実施の形態４）
本発明の一態様に係る発光装置では、白色などの単色の光を発する発光素子と、カラーフ
ィルタを組み合わせることで、フルカラー画像の表示を行う、カラーフィルタ方式を採用
することができる。或いは、互いに異なる色相の光を発する複数の発光素子を用いて、フ
ルカラー画像の表示を行う方式を採用することもできる。この方式は、発光素子が有する
一対の電極間に設けられるＥＬ層を、対応する色ごとに塗り分けるため、塗り分け方式と
呼ばれる。

塗り分け方式の場合、ＥＬ層の塗り分けは、通常、メタルマスクなどのマスクを用いて、
蒸着法で行われる。そのため、画素のサイズは蒸着法によるＥＬ層の塗り分け精度に依存
する。一方、カラーフィルタ方式の場合、塗り分け方式とは異なり、ＥＬ層の塗り分けを
行う必要がない。よって、塗り分け方式の場合よりも、画素サイズの縮小化が容易であり
、高精細の画素部を実現することができる。

また、発光装置には、トランジスタが形成された基板、所謂素子基板側から発光素子の光
を取り出すボトムエミッション構造と、素子基板とは反対の側から発光素子の光を取り出
すトップエミッション構造とがある。トップエミッション構造の場合、発光素子から発せ
られる光を、配線、トランジスタ、容量素子などの各種素子によって遮られることがない
ため、ボトムエミッション構造に比べて、画素からの光の取り出し効率を高めることがで
きる。よって、トップエミッション構造は、発光素子に供給する電流値を低く抑えても、
高い輝度を得ることができるため、発光素子の長寿命化に有利である。

また、本発明の一態様に係る発光装置では、ＥＬ層から発せられる光を発光素子内で共振
させる、マイクロキャビティ（微小光共振器）構造を有していても良い。マイクロキャビ
ティ構造により、特定の波長の光について、発光素子からの取り出し効率を高めることが
できるので、画素部の輝度と色純度を向上させることができる。

図７に、画素の断面図を、一例として示す。なお、図７では、赤に対応する画素の断面の
一部、青に対応する画素の断面の一部と、緑に対応する画素の断面の一部とを示している
。

具体的に、図７では、赤に対応した画素１４０ｒと、緑に対応した画素１４０ｇと、青に
対応した画素１４０ｂとが示されている。画素１４０ｒ、画素１４０ｇ、画素１４０ｂは
、それぞれ陽極７１５ｒ、陽極７１５ｇ、陽極７１５ｂを有する。上記陽極７１５ｒ、陽
極７１５ｇ、陽極７１５ｂは、画素１４０ｒ、画素１４０ｇ、画素１４０ｂのそれぞれに
おいて、基板７４０に形成された絶縁膜７５０の上に設けられている。

そして、陽極７１５ｒ、陽極７１５ｇ、及び陽極７１５ｂ上には絶縁膜を有する隔壁７３
０が設けられている。隔壁７３０は開口部を有し、上記開口部において、陽極７１５ｒ、
陽極７１５ｇ、及び陽極７１５ｂが、それぞれ一部露出している。また、上記露出してい
る領域を覆うように、隔壁７３０上に、ＥＬ層７３１と、可視光に対して透光性を有する
陰極７３２とが、順に積層されている。

陽極７１５ｒと、ＥＬ層７３１と、陰極７３２とが重なる部分が、赤に対応した発光素子
７４１ｒに相当する。陽極７１５ｇと、ＥＬ層７３１と、陰極７３２とが重なる部分が、
緑に対応した発光素子７４１ｇに相当する。陽極７１５ｂと、ＥＬ層７３１と、陰極７３
２とが重なる部分が、青に対応した発光素子７４１ｂに相当する。

また、基板７４２は、発光素子７４１ｒ、発光素子７４１ｇ、及び発光素子７４１ｂを間
に挟むように、基板７４０と対峙している。基板７４２上には、画素１４０ｒに対応した
着色層７４３ｒ、画素１４０ｇに対応した着色層７４３ｇ、画素１４０ｂに対応した着色
層７４３ｂが設けられている。着色層７４３ｒは、赤に対応した波長領域の光の透過率が
、他の波長領域の光の透過率より高い層であり、着色層７４３ｇは、緑に対応した波長領
域の光の透過率が、他の波長領域の光の透過率より高い層であり、着色層７４３ｂは、青
に対応した波長領域の光の透過率が、他の波長領域の光の透過率より高い層である。

さらに、基板７４２上には、着色層７４３ｒ、着色層７４３ｇ、着色層７４３ｂを覆うよ
うに、オーバーコート７４４が設けられている。オーバーコート７４４は、着色層７４３
ｒ、着色層７４３ｇ、着色層７４３ｂを保護するための、可視光に対して透光性を有する
層であり、平坦性の高い樹脂材料を用いるのが好ましい。着色層７４３ｒ、着色層７４３
ｇ、及び着色層７４３ｂと、オーバーコート７４４とを合わせてカラーフィルタと見なし
ても良いし、着色層７４３ｒ、着色層７４３ｇ、及び着色層７４３ｂのそれぞれをカラー
フィルタと見なしても良い。

そして、図７では、陽極７１５ｒに、可視光の反射率が高い導電膜７４５ｒと、可視光の
透過率が上記導電膜７４５ｒよりも高い導電膜７４６ｒとを、順に積層して用いる。また
、陽極７１５ｇに、可視光の反射率が高い導電膜７４５ｇと、可視光の透過率が上記導電
膜７４５ｇよりも高い導電膜７４６ｇとを、順に積層して用いる。導電膜７４６ｇが有す
る第１の領域の膜厚は、導電膜７４６ｒが有する第２の領域の膜厚よりも小さいものとす
る。また、陽極７１５ｂに、可視光の反射率が高い導電膜７４５ｂを用いる。

よって、図７に示す発光装置では、発光素子７４１ｒにおいて、ＥＬ層７３１から発せら
れた光の光路長は、導電膜７４５ｒと陰極７３２の距離により調節することができる。ま
た、発光素子７４１ｇにおいて、ＥＬ層７３１から発せられた光の光路長は、導電膜７４
５ｇと陰極７３２の距離により調節することができる。また、発光素子７４１ｂにおいて
、ＥＬ層７３１から発せられた光の光路長は、導電膜７４５ｂと陰極７３２の距離により
調節することができる。

本発明の一態様では、発光素子７４１ｒと、発光素子７４１ｇと、発光素子７４１ｂにそ
れぞれ対応する光の波長に合わせて、上記光路長を調整することで、ＥＬ層７３１から発
せられた光を上記各発光素子内において共振させる、マイクロキャビティ構造としても良
い。

上記マイクロキャビティ構造を、本発明の一態様に係る発光装置に採用することで、発光
素子７４１ｒから発せられる光において、赤に対応した波長を有する光の強度が、共振に
より高まる。よって、着色層７４３ｒを通して得られる赤の光の色純度及び輝度が高まる
。また、発光素子７４１ｇから発せられる光において、緑に対応した波長を有する光の強
度が、共振により高まる。よって、着色層７４３ｇを通して得られる緑の光の色純度及び
輝度が高まる。また、発光素子７４１ｂから発せられる光において、青に対応した波長を
有する光の強度が、共振により高まる。よって、着色層７４３ｂを通して得られる青の光
の色純度及び輝度が高まる。

なお、図７では、赤、緑、青の３色に対応する画素を用いる構成について示したが、本発
明の一態様では、当該構成に限定されない。本発明の一態様で用いる色の組み合わせは、
例えば、赤、緑、青、黄の４色、または、シアン、マゼンタ、イエローの３色を用いてい
ても良い。或いは、上記色の組み合わせは、淡色の赤、緑、及び青、並びに濃色の赤、緑
、及び青の６色を用いていても良い。或いは、上記色の組み合わせは、赤、緑、青、シア
ン、マゼンタ、イエローの６色を用いていても良い。

また、図７では、発光素子７４１ｒ、発光素子７４１ｇ、発光素子７４１ｂのうち、光の
波長λが最も短い発光素子７４１ｂにおいて、可視光の反射率が高い導電膜７４５ｂを陽
極として用い、他の発光素子７４１ｒ、発光素子７４１ｇにおいては、膜厚が互いに異な
る領域を有する導電膜７４６ｒ及び導電膜７４６ｇを用いることにより、光路長を調整し
ている。本発明の一態様では、波長λが最も短い発光素子７４１ｂにおいても、可視光の
反射率が高い導電膜７４５ｂ上に、導電膜７４６ｒ及び導電膜７４６ｇのような、透過率
の高い導電膜を設けていても良い。ただし、図７に示すように、波長λが最も短い発光素
子７４１ｂにおいて、可視光の反射率が高い導電膜７４５ｂで陽極を構成する場合、全て
の発光素子において、陽極に透過率が高い導電膜を用いる場合よりも、陽極の作製工程が
簡素化されるため、好ましい。

なお、可視光の反射率が高い導電膜７４５ｂは、可視光の透過率が高い導電膜７４６ｒ及
び導電膜７４６ｇに比べて、仕事関数が小さい場合が多い。よって、光の波長λが最も短
い発光素子７４１ｂでは、発光素子７４１ｒ、発光素子７４１ｇに比べて、陽極７１５ｂ
からＥＬ層７３１への正孔注入が行われにくいため、発光効率が低い傾向にある。そこで
、本発明の一態様では、光の波長λが最も短い発光素子７４１ｂにおいて、ＥＬ層７３１
のうち、可視光の反射率が高い導電膜７４５ｂと接する層において、正孔輸送性の高い物
質に、当該正孔輸送性の高い物質に対してアクセプター性（電子受容性）を示す物質を含
有させた複合材料を用いることが好ましい。上記複合材料を、陽極７１５ｂに接して形成
することにより、陽極７１５ｂからＥＬ層７３１への正孔注入が行われやすくなり、発光
素子７４１ｂの発光効率を高めることができる。

アクセプター性を示す物質としては、７，７，８，８−テトラシアノ−２，３，５，６−
テトラフルオロキノジメタン（略称：Ｆ_４−ＴＣＮＱ）、クロラニル等を挙げることがで
きる。また、遷移金属酸化物を挙げることができる。また、元素周期表における第４族乃
至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸
化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガ
ン、酸化レニウムはアクセプター性が高いため好ましい。中でも特に、酸化モリブデンは
大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。

複合材料に用いる正孔輸送性の高い物質としては、芳香族アミン化合物、カルバゾール誘
導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、
種々の化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔
輸送性の高い有機化合物であることが好ましい。具体的には、１０^−６ｃｍ^２／Ｖｓ以上
の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い
物質であれば、これら以外のものを用いてもよい。

また、可視光の反射率が高い導電膜７４５ｒ、導電膜７４５ｇ、導電膜７４５ｂとしては
、例えば、アルミニウム、銀、または、これらの金属材料を含む合金等を、単層で、或い
は積層することで、形成することができる。また、導電膜７４５ｒ、導電膜７４５ｇ、導
電膜７４５ｂを、反射率の高い導電膜と、膜厚の薄い導電膜（好ましくは２０ｎｍ以下、
更に好ましくは１０ｎｍ以下）とを積層させて、形成してもよい。例えば、反射率の高い
導電膜上に、薄いチタン膜やモリブデン膜を積層して、導電膜７４５ｂを形成することに
より、反射率の高い導電膜（アルミニウム、アルミニウムを含む合金、または銀など）の
表面に酸化膜が形成されるのを防ぐことができる。

また、可視光の透過率が高い導電膜７４６ｒ及び導電膜７４６ｇには、例えば、酸化イン
ジウム、酸化スズ、酸化亜鉛、インジウム錫酸化物、インジウム亜鉛酸化物などを用いる
ことができる。

また、陰極７３２は、例えば、光を透過する程度の薄い導電膜（好ましくは２０ｎｍ以下
、更に好ましくは１０ｎｍ以下）と、導電性の金属酸化物で構成された導電膜とを積層す
ることで、形成することができる。光を透過する程度の薄い導電膜は、銀、マグネシウム
、またはこれらの金属材料を含む合金等を、単層で、或いは積層して形成することができ
る。導電性の金属酸化物としては、酸化インジウム、酸化スズ、酸化亜鉛、インジウム錫
酸化物、インジウム亜鉛酸化物、またはこれらの金属酸化物材料に酸化シリコンを含ませ
たものを用いることができる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態５）
本実施の形態では、ボトムエミッション構造、トップエミッション構造、デュアルエミッ
ション構造について説明する。デュアルエミッション構造とは、発光素子の光を、素子基
板側からと、素子基板とは反対の側からと、取り出す構造を意味する。

図８（Ａ）に、発光素子６０３３から発せられる光を陽極６０３４側から取り出す場合の
、画素の断面図を示す。トランジスタ６０３１は絶縁膜６０３７で覆われており、絶縁膜
６０３７上には開口部を有する隔壁６０３８が形成されている。隔壁６０３８の開口部に
おいて陽極６０３４が一部露出しており、該開口部において陽極６０３４、ＥＬ層６０３
５、陰極６０３６が順に積層されている。

陽極６０３４は、光を透過しやすい材料または膜厚で形成し、陰極６０３６は、光を透過
しにくい材料または膜厚で形成する。上記構成により、陽極６０３４側から白抜きの矢印
で示すように光を取り出す、ボトムエミッション構造を得ることができる。

図８（Ｂ）に、発光素子６０４３から発せられる光を陰極６０４６側から取り出す場合の
、画素の断面図を示す。トランジスタ６０４１は絶縁膜６０４７で覆われており、絶縁膜
６０４７上には開口部を有する隔壁６０４８が形成されている。隔壁６０４８の開口部に
おいて陽極６０４４が一部露出しており、該開口部において陽極６０４４、ＥＬ層６０４
５、陰極６０４６が順に積層されている。

陽極６０４４は、光を透過しにくい材料または膜厚で形成し、陰極６０４６は、光を透過
しやすい材料または膜厚で形成する。上記構成により、陰極６０４６側から白抜きの矢印
で示すように光を取り出す、トップエミッション構造を得ることができる。

図８（Ｃ）に、発光素子６０５３から発せられる光を陽極６０５４側及び陰極６０５６側
から取り出す場合の、画素の断面図を示す。トランジスタ６０５１は絶縁膜６０５７で覆
われており、絶縁膜６０５７上には開口部を有する隔壁６０５８が形成されている。隔壁
６０５８の開口部において陽極６０５４が一部露出しており、該開口部において陽極６０
５４、ＥＬ層６０５５、陰極６０５６が順に積層されている。

陽極６０５４及び陰極６０５６は、光を透過しやすい材料または膜厚で形成する。上記構
成により、陽極６０５４及び陰極６０５６側から白抜きの矢印で示すように光を取り出す
、デュアルエミッション構造を得ることができる。

なお、陽極または陰極となる電極には、金属、合金、電気伝導性化合物、およびこれらの
混合物などを用いることができる。具体的には、酸化インジウム−酸化スズ（ＩＴＯ：Ｉ
ｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、珪素若しくは酸化珪素を含有した酸化インジウム−
酸化スズ、酸化インジウム−酸化亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、酸化タ
ングステン及び酸化亜鉛を含有した酸化インジウム、金（Ａｕ）、白金（Ｐｔ）、ニッケ
ル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、
コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）の他、元素周期表
の第１族または第２族に属する元素、すなわちリチウム（Ｌｉ）やセシウム（Ｃｓ）等の
アルカリ金属、およびマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓ
ｒ）等のアルカリ土類金属、およびこれらを含む合金（ＭｇＡｇ、ＡｌＬｉ）、ユウロピ
ウム（Ｅｕ）、イッテルビウム（Ｙｂ）等の希土類金属およびこれらを含む合金、その他
、グラフェン等を用いることができる。そして、上記材料を適宜選択し、その膜厚を最適
な値に設定することで、トップエミッション構造、ボトムエミッション構造、またはデュ
アルエミッション構造を作り分けることが可能となる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態６）
図９は、本発明の一態様に係る発光装置の斜視図の一例である。

図９に示す発光装置は、パネル１６０１と、コントローラ、電源回路、画像処理回路、画
像メモリ、ＣＰＵなどが設けられた回路基板１６０２と、接続部１６０３とを有している
。パネル１６０１は、画素が複数設けられた画素部１６０４と、複数の画素を行ごとに選
択する走査線駆動回路１６０５と、選択された行内の画素への信号Ｓｉｇ１または信号Ｓ
ｉｇ２の入力を制御する信号線駆動回路１６０６とを有する。

回路基板１６０２から、接続部１６０３を介して、各種信号と、電源の電位とが、パネル
１６０１に入力される。接続部１６０３には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅ
ｄ Ｃｉｒｃｕｉｔ）などを用いることができる。また、接続部１６０３にＣＯＦテープ
を用いる場合、回路基板１６０２内の一部の回路、或いはパネル１６０１が有する走査線
駆動回路１６０５や信号線駆動回路１６０６の一部などを別途用意したチップに形成して
おき、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いて当該チップをＣＯＦテープに接続
しておいても良い。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態７）
本発明の一態様に係る発光装置は、表示機器、パーソナルコンピュータ、記録媒体を備え
た画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等
の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることが
できる。その他に、本発明の一態様に係る発光装置を用いることができる電子機器として
、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタル
スチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、
ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤ
ー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い
機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１０に示す。

図１０（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、
表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタ
イラス５００８等を有する。表示部５００３または表示部５００４に、本発明の一態様に
係る発光装置を用いることができる。なお、図１０（Ａ）に示した携帯型ゲーム機は、２
つの表示部５００３と表示部５００４とを有しているが、携帯型ゲーム機が有する表示部
の数は、これに限定されない。

図１０（Ｂ）は表示機器であり、筐体５２０１、表示部５２０２、支持台５２０３等を有
する。表示部５２０２に本発明の一態様に係る発光装置を用いることができる。なお、表
示機器には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報
表示用表示機器が含まれる。

図１０（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２
、キーボード５４０３、ポインティングデバイス５４０４等を有する。表示部５４０２に
本発明の一態様に係る発光装置を用いることができる。

図１０（Ｄ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部
５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。第１表
示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６
０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６
０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部
５６０５により変更できる。第１表示部５６０３における映像を、接続部５６０５におけ
る第１筐体５６０１と第２筐体５６０２との間の角度に従って、切り替える構成としても
良い。また、第１表示部５６０３及び第２表示部５６０４の少なくとも一方に、位置入力
装置としての機能が付加された発光装置を用いるようにしても良い。なお、位置入力装置
としての機能は、発光装置にタッチパネルを設けることで付加することができる。或いは
、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を発光装置の画
素部に設けることでも、付加することができる。第１表示部５６０３または第２表示部５
６０４に本発明の一態様に係る発光装置を用いることができる。

図１０（Ｅ）はビデオカメラであり、第１筐体５８０１、第２筐体５８０２、表示部５８
０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。操作キー５８０
４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体
５８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続部
５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接
続部５８０６により変更できる。表示部５８０３における映像の切り替えを、接続部５８
０６における第１筐体５８０１と第２筐体５８０２との間の角度に従って行う構成として
も良い。表示部５８０３に本発明の一態様に係る発光装置を用いることできる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

１００ 発光装置
１０１ 画素
１０２ 画素部
１０３ パネル
１０４ コントローラ
１０５ 電源回路
１０６ 発光素子
１０７ トランジスタ
１０８ トランジスタ
１０９ 配線
１１０ 配線
１１１ 配線
１１２ 容量素子
１２０ 入力装置
１２１ ＣＰＵ
１２２ 画像処理回路
１２３ 画像メモリ
１２４ 信号線駆動回路
１２５ 走査線駆動回路
１２６ 画像データ
１３０ トランジスタ
１３１ トランジスタ
１３２ トランジスタ
１３３ 配線
１３４ 配線
１３５ 配線
１３６ 配線
１３７ 配線
１３８ 配線
１３９ トランジスタ
１４０ｂ 画素
１４０ｇ 画素
１４０ｒ 画素
７１５ｂ 陽極
７１５ｇ 陽極
７１５ｒ 陽極
７３０ 隔壁
７３１ ＥＬ層
７３２ 陰極
７４０ 基板
７４１ｂ 発光素子
７４１ｇ 発光素子
７４１ｒ 発光素子
７４２ 基板
７４３ｂ 着色層
７４３ｇ 着色層
７４３ｒ 着色層
７４４ オーバーコート
７４５ｂ 導電膜
７４５ｇ 導電膜
７４５ｒ 導電膜
７４６ｇ 導電膜
７４６ｒ 導電膜
７５０ 絶縁膜
１６０１ パネル
１６０２ 回路基板
１６０３ 接続部
１６０４ 画素部
１６０５ 走査線駆動回路
１６０６ 信号線駆動回路
５００１ 筐体
５００２ 筐体
５００３ 表示部
５００４ 表示部
５００５ マイクロホン
５００６ スピーカー
５００７ 操作キー
５００８ スタイラス
５２０１ 筐体
５２０２ 表示部
５２０３ 支持台
５４０１ 筐体
５４０２ 表示部
５４０３ キーボード
５４０４ ポインティングデバイス
５６０１ 筐体
５６０２ 筐体
５６０３ 表示部
５６０４ 表示部
５６０５ 接続部
５６０６ 操作キー
５８０１ 筐体
５８０２ 筐体
５８０３ 表示部
５８０４ 操作キー
５８０５ レンズ
５８０６ 接続部
６０３１ トランジスタ
６０３３ 発光素子
６０３４ 陽極
６０３５ ＥＬ層
６０３６ 陰極
６０３７ 絶縁膜
６０３８ 隔壁
６０４１ トランジスタ
６０４３ 発光素子
６０４４ 陽極
６０４５ ＥＬ層
６０４６ 陰極
６０４７ 絶縁膜
６０４８ 隔壁
６０５１ トランジスタ
６０５３ 発光素子
６０５４ 陽極
６０５５ ＥＬ層
６０５６ 陰極
６０５７ 絶縁膜
６０５８ 隔壁

Claims (1)

1. コントローラと、
   複数の画素を有するパネルと、
   電源回路と、を有し、
   前記コントローラは、画像情報を有する第１の信号または画像情報を有さない第２の信号を選択して前記パネルに送る機能を有し、
   前記複数の画素は、第１のトランジスタと、前記第１のトランジスタを介して入力された前記第１の信号または前記第２の信号に従ってゲート電極の電位が制御される第２のトランジスタと、前記第２のトランジスタを介して電流が供給される発光素子と、をそれぞれ有し、
   前記第２のトランジスタは、前記第２の信号に従って前記ゲート電極の電位が制御されるとオフになり、
   前記電源回路は、前記複数の画素の全てにおいて、前記第２の信号に従って前記第２のトランジスタがオフになった後、前記パネルへの電源電圧の供給を停止する機能を有する発光装置であって、
   前記第１のトランジスタは、チャネル形成領域に酸化物半導体を含み、
   静止画を表示する期間における前記複数の画素への前記第１の信号の書き込み回数は、静止画を表示しない期間における前記複数の画素への前記第１の信号の書き込み回数よりも低い発光装置。