TWI792969B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI792969B
TWI792969B TW111112913A TW111112913A TWI792969B TW I792969 B TWI792969 B TW I792969B TW 111112913 A TW111112913 A TW 111112913A TW 111112913 A TW111112913 A TW 111112913A TW I792969 B TWI792969 B TW I792969B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
insulating layer
region
oxide
Prior art date
Application number
TW111112913A
Other languages
English (en)
Other versions
TW202230816A (zh
Inventor
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202230816A publication Critical patent/TW202230816A/zh
Application granted granted Critical
Publication of TWI792969B publication Critical patent/TWI792969B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

目的在於提供具有較低耗電的半導體裝置作為包含使用氧化物半導體層的薄膜電晶體之半導體裝置。目的在於提供具有高可靠度的半導體裝置作為包含使用氧化物半導體層的薄膜電晶體之半導體裝置。在半導體裝置中,閘極電極層(閘極佈線層)與佈線層交會,佈線層電連接至源極電極層或汲極電極層,而以遮蓋薄膜電晶體的氧化物半導體層之絕緣層及閘極絕緣層介於其間。因此,可以降低由閘極電極層、閘極絕緣層、及源極或汲極電極層的堆疊層結構形成的寄生電容,以致於可以實現半導體裝置的低耗電。

Description

半導體裝置
本發明係關於包含氧化物半導體的半導體裝置製造方法。
在本說明書中,半導體裝置意指可以藉由使用半導體特徵而作用的所有裝置,以及,電光裝置、半導體電路、及電子設備都是半導體裝置。
近年來,使用形成於具有絕緣表面的基底上的薄膜(約數奈米至數百奈米的厚度)以形成薄膜電晶體(TFT)之技術引起注意。薄膜電晶體可以應用至例如IC或電光裝置等範圍廣泛的電子裝置,特別地,正推動快速發展作為影像顯示裝置中的切換元件之薄膜電晶體。以各種金屬氧化物用於不同的應用。氧化銦是著名的材料且作為液晶顯示器等所須的透明電極材料。
某些金屬氧化物具有半導體特徵。具有半導體特徵的這些金屬氧化物的實施例為氧化鎢、氧化錫、氧化銦、氧 化鋅、等等。已知有薄膜電晶體使用此類具有半導體特徵的金屬氧化物來形成通道形成區(專利文獻1及專利文獻2)。
關於使用薄膜電晶體的電子裝置的實施例,可為例如行動電話或膝上型電腦等行動裝置。影響連續操作時間的耗電是此類行動電子裝置的重要課題。此外,對於尺寸變大的電視機,也需要抑制因尺寸增加而增加的功耗。
[參考文獻]
專利文獻1:日本公開專利申請號2007-123861
專利文獻2:日本公開專利申請號2007-96055
本發明的目的在於提供具有較低耗電的半導體裝置作為包含使用氧化物半導體層的薄膜電晶體之半導體裝置。
本發明的目的在於提供具有高可靠度的半導體裝置作為包含使用氧化物半導體層的薄膜電晶體之半導體裝置。
在半導體裝置中,閘極電極層(閘極佈線層)與電連接至源極電極層或汲極電極層的佈線層交會而以遮蓋薄膜電晶體的氧化物半導體之絕緣層及閘極絕緣層介於其間。薄膜電晶體的閘極電極層部份地重疊氧化物半導體層上的源極電極層和汲極電極層除外,未形成閘極電極層、閘極絕緣層、及源極或汲極電極層的堆疊層結構。
因此,可以降低閘極電極層、閘極絕緣層、及源極或 汲極電極層的堆疊層結構所形成的寄生電容,以致於可以實現半導體裝置的低耗電。
本發明的一實施例是半導體裝置,其包含:閘極電極層、在閘極電極層上的閘極絕緣層、在閘極絕緣層上的氧化物半導體層、在氧化物半導體層上的源極和汲極電極層、在源極和汲極電極層上與氧化物半導體層接觸的氧化物絕緣層、及在氧化物絕緣層上電連接至源極或汲極電極層的佈線層。在氧化物絕緣層中形成開口以抵達源極或汲極電極層,佈線層與開口中的源極或汲極電極層接觸,閘極電極層和佈線層彼此重疊而以閘極絕緣層及氧化物半導體層介於其間。
較佳的是,源極和汲極電極層薄至大於或等於0.1nm且小於或等於50nm;使用比佈線層還薄的膜。由於源極和汲極電極層均為薄的導體膜,所以,可以降低閘極電極層形成的寄生電容。
較佳的是,使用包含具有高氧親和力的金屬之材料,形成源極和汲極電極層。較佳的是,具有高氧親和力的金屬是選自鈦、鋁、錳、鎂、鋯、鈹、及釷之一或更多材料。在本實施例中,使用鈦膜作為源極和汲極電極層中的每一者。
當執行熱處理而氧化物半導體層與具有高氧親和力的金屬層彼此接觸時,氧原子從氧化物半導體層移至金屬層,以致於增加它們之間的界面之近處中的載子濃度。在它們之間的界面的近處中形成低電阻區,藉以降低氧化物半 導體層與源極和汲極電極層之間的接觸電阻。
在源極和汲極電極層中可以使用耐熱導電材料。藉由使用耐熱導電材料,即使當在源極和汲極電極層形成後執行熱處理時,仍然可以防止源極電極層和汲極電極層的特性改變或劣化。
關於耐熱導電材料,可以使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮(Nd)、及鈧(Sc)之元素、包含上述元素中的任何元素作為成份的合金、包含這些元素中的任何元素的組合之合金膜、包含上述元素中的任何元素作為成份的氮化物、等等。可以使用例如鋁(Al)或銅(Cu)等低電阻導電材料與上述耐熱導電材料相結合的導體膜。
源極電極層和汲極電極層可以包含金屬氧化物層。舉例而言,可以採用氧化鈦膜設於氧化物半導體層與鈦膜之間的結構、或是氧化鈦膜(舉例而言,厚度大於或等於1nm且小於或等於20nm)設於鈦膜(舉例而言,厚度大於或等於0.1nm且小於或等於5nm)與氧化物絕緣膜之間的結構。
當源極電極層和汲極電極層薄至光可透射時,源極電極層和汲極電極層具有透光特性。
使用電阻低於源極電極層和汲極電極層的電阻之導體膜,以形成佈線層。特別地,使用例如鋁、銅、鉻、鉭、鉬、鎢、鈦、鈮、或鈧、或含有上述元素中的任何元素作為成份的合金材料,以將佈線層形成為具有單層或堆疊層 的結構。在本實施例中,使用鋁膜及鈦膜作為第一佈線層和第二佈線層以形成堆疊層結構作為佈線層。
本發明的一實施例是半導體裝置製造方法,其中,形成閘極電極層,在閘極電極層上形成閘極絕緣層,在閘極絕緣層上形成氧化物半導體層,氧化物半導體層接受接受脫氫或脫水,然後防止氧化物半導體層曝露於空氣中以致於防止水或氫進入,在氧化物半導體層上形成源極電極層和汲極電極層,在氧化物半導體層、以及源極電極層和汲極電極層上形成接觸部份氧化物半導體層的氧化物絕緣層,在氧化物絕緣層中形成抵達源極或汲極電極層的開口,以及,在開口中形成佈線層,所述佈線層與源極或汲極電極層接觸且部份地重疊閘極電極層而以閘極緣層及氧化物絕緣層介於其間。佈線層比源極和汲極電極層還薄且比其具有更低的電阻。
根據上述每一結構,可以取得至少一上述目的。
氧化物半導體是InMO3(ZnO)m(m>0)的薄膜。使用所述薄膜作為氧化物半導體層以形成薄膜電晶體。注意,M代表選自Ga、Fe、Ni、Mn、及Co之一或多個金屬元素。舉例而言,M可為Ga、或是包含Ga及上述金屬元素;舉例而言,M可為Ga及Ni或Ga及Fe。在上述氧化物半導體中,除了包含作為M的金屬元素之外,尚包含例如Fe或Ni等暫態金屬元素、或是暫態金屬元素的氧化物作為雜質元素。在本說明書中,成份公式以InMO3(ZnO)m(m>0)表示的包含至少Ga作為M的氧化 物半導體層被稱為In-Ga-Zn-O為基礎的氧化物半導體,以及,其薄膜也被稱為In-Ga-Zn-O為基礎的非單晶膜。
關於可應用於氧化物半導體層的金屬氧化物的其它實施例,可以應用下述氧化物半導體中的任一者:In-Sn-O為基礎的金屬氧化物;In-Sn-Zn-O為基礎的金屬氧化物;In-Al-Zn-O為基礎的金屬氧化物;Sn-Ga-Zn-O為基礎的金屬氧化物;Al-Ga-Zn-O為基礎的金屬氧化物;Sn-Al-Zn-O為基礎的金屬氧化物;In-Zn-O為基礎的金屬氧化物;Sn-Zn-O為基礎的金屬氧化物;Al-Zn-O為基礎的金屬氧化物;In-O為基礎的金屬氧化物;Sn-O為基礎的金屬氧化物;及Zn-O為基礎的金屬氧化物。氧化矽可以包含於使用上述金屬氧化物形成的氧化物半導體層中。
脫水或脫氫係熱處理,其係在大於或等於400℃且小於或等於750℃的溫度中,較佳地大於或等於425℃且小於基底的應變點之溫度中,在例如氮等惰性氣體或或稀有氣體(例如氬或氦)之氛圍下執行,以致於降低包含於氧化物半導體層中的例如濕氣等雜質。此外,可以防止水(H2O)進入。
較佳地在具有20ppm或更低的H2O濃度的氮氛圍中執行脫水或脫氫的熱處理。或者,熱處理可以在具有20ppm或更低的H2O濃度的超乾空氣中執行。
對於脫水或脫氫的熱處理,可以使用利用電熱爐的加熱法、或例如使用經過加熱的氣體之氣體快速熱退火(GRTA)法或是使用燈光的燈快速熱退火(LRTA)法等快 速加熱法。
熱處理條件設定成即使對接受過脫水或脫氫的氧化物半導體層執行高達450℃之熱脫附顯微法(TDS)時,仍然未偵測到出現在約300℃之水的二峰值中的至少一峰值。因此,即使對包含接受過脫水或脫氫的氧化物半導體層之薄膜電晶體執行高達450℃之TDS測量時,仍然未偵測到出現在約300℃之水的峰值。
之後,從氧化物半導體層被脫水或脫氫的加熱溫度T緩慢冷卻至低到足以防止例如水或氫等雜質進入的溫度,具體而言,降至比加熱溫度T低100℃的溫度。使用用於脫氫或脫水的相同加熱爐而不用曝露至空氣及防止例如水或氫等雜質進入。執行脫水或脫氫而使氧化物半導體層成為低電阻型的層,亦即,n型(例如n-型或n+型)層,然後,使氧化物半導體層成為高電阻型而成為i型氧化物半導體層。在使用此氧化物半導體層製造薄膜電晶體的情形中,薄膜電晶體的臨界電壓為正的,以及可以取得所謂的常關切換元件。對於顯示裝置而言較佳的是通道形成為具由儘可能接近0V的正值之臨界電壓。假使薄膜電晶體的臨界電壓是負的時,則薄膜電晶體傾向於所謂的常開,其中,即使當閘極電壓為0V時,電流在源極電極與汲極電極之間流動。在主動矩陣顯示裝置中,包含於電路中的薄膜電晶體的電特徵是重要的且影響顯示裝置的性能。在薄膜電晶體的電特徵之中,臨界電壓(Vth)是特別重要的。即使場效遷移率高時,當臨界電壓高或是負的時,則仍 然難以控制電路。當薄膜電晶體具有絕對值大的高臨界電壓值時,當電晶體由低電壓驅動時,薄膜電晶體無法執行作為TFT的切換功能且可能是負載。在n通道薄膜電晶體的情形中,較佳的是在施加正電壓作為閘極電極之後形成通道以及汲極電流開始流通。除非驅動電壓升高否則不會形成通道的電晶體、以及即使施加負電壓時仍然形成通道及汲極電流流通之電晶體都不適用作為電路中使用的薄膜電晶體。
在溫度從加熱溫度T下降的氣體氛圍切換至不同於溫度增加至加熱溫度T的氣體氛圍的氣體氛圍。舉例而言,在與用於執行脫氫或脫水的加熱爐相同的加熱爐中執行緩慢冷卻,加熱爐由高純度氧氣或N2O氣體、或超乾空氣(具有-40℃或以下,較佳地-60℃或以下的露點)填充而不曝露於空氣中。
使用由脫水或脫氫之熱處理以降低含於膜中的濕氣且然後在未含濕氣(具有-40℃或以下,較佳地-60℃或以下的露點)之氛圍中緩慢冷卻(或冷卻)而形成的氧化物半導體膜,可以增進薄膜電晶體的電特徵,以及,提供可以量產及高性能的薄膜電晶體。
在本說明書中,在氮或稀有氣體(例如氬或氦)的惰性氣體氛圍下的熱處理被稱為脫水或脫氫之熱處理。在本說明書中,為了方便起見,脫氫不僅意指藉由熱處理以消除H2的形式,脫氫或脫水也意指消除H、OH、等等。
在氮或稀有氣體(例如氬或氦)的惰性氣體氛圍中執 行熱處理的情形中,熱處理使得氧化物半導體層變成氧缺乏型的層以降低其電阻,以致於氧化物半導體層轉變成n型(例如,n-型)氧化物半導體層。
此外,形成與汲極電極層重疊且為氧缺乏型的高電阻汲極區(也稱為HRD區)。此外,形成與源極電極層重疊且為氧缺乏型的高電阻源極區(也稱為HRS區)。
具體而言,高電阻汲極區的載子濃度大於或等於1×1018/cm3且至少高於通道形成區的載子濃度(小於1×1018/cm3)。本說明書中的載子濃度意指室溫下以霍爾效應測量取得的載子濃度值。
此外,使至少部份被脫水或脫氫的氧化物半導體層成為氧過量狀態而具有更高的電阻,亦即,成為i-型,以致於形成通道形成區。關於使被脫水或脫氫之氧化物半導體層成為氧過量狀態的處理,執行下述處理:以濺射法(也稱為濺射),沈積與被脫氫或脫水之氧化物半導體層接觸的氧化物絕緣膜;氧化物絕緣膜沈積後之熱處理;氧化物絕緣膜沈積後在包含氧的氛圍中之熱處理;或是,在氧化物絕緣膜沈積後,在惰性氣體氛圍中之熱處理之後,在氧氛圍或超乾空氣中(具有-40℃或較低,較佳地-60℃或更低之露點)中的冷卻處理;等等。
此外,選擇性地使氧化物半導體層成為氧過量狀態,藉以成為高電阻的,亦即,i型,以使至少部份被脫水或脫氫的氧化物半導體層(與閘極電極層重疊的部份)成為通道形成區。舉例而言,以下述方式形成通道形成區:由 Ti或類似者的金屬電極形成的源極電極層和汲極電極層形成於被脫氫或脫水之氧化物半導體層上並與其接觸,以及,使未與源極和汲極電極層重疊的曝露區選擇性地成為氧過量狀態。在使曝露區選擇性地成為氧過量狀態的情形中,形成與源極電極層重疊的高電阻源極區以及與汲極電極層重疊的高電阻汲極區,藉此在高電阻源極區與高電阻汲極區之間形成通道形成區。亦即,通道形成區的通道長度與源極和汲極電極層自行對準。
依此方式,能夠提供包含具有高度電特徵及高可靠度的薄膜電晶體之半導體裝置。
藉由在與汲極電極層重疊的氧化物半導體層中形成高電阻汲極區,在形成驅動電路的情形中可以增進可靠度。具體而言,藉由形成高電阻汲極區,導電率從汲極電極層經過高電阻汲極區至通道形成區逐漸地變化。因此,在以連接至用於供應高電源電位VDD的佈線之汲極電極層來操作之情形中,即使在閘極電極層與汲極電極層之間施加高電場時,高電阻汲極區仍然作為緩衝器以及未局部地施加高電場,以致於可以增進電晶體的耐受電壓。
此外,藉由在與汲極電極層及源極電極層重疊的氧化物半導體層中形成高電阻汲極區及高電阻源極區,在形成的驅動電路的情形中可以降低通道形成區中取得漏電流量的降低。具體而言,藉由形成高電阻汲極區,在電晶體汲極電極層與源極電極層之間的漏電流依序地流經汲極電極層、汲極電極層側上的高電阻汲極區、通道形成區、源極 電極層側上的高電阻源極區、以及源極電極層。在該情形中,在通道形成區中,從汲極電極層側上的高電阻汲極區流至通道形成區的漏電流集中於電晶體關閉時具有高電阻之通道形成區與閘極絕緣層之間的界面之近處;如此,可以降低背通道部份(與閘極電極層分開之通道形成區的部份表面)中的漏電流量。
此外,與源極電極層重疊的高電阻源極區以及與汲極電極層重疊的高電阻汲極區可以視閘極電極層的寬度而彼此重疊,而以部份閘極電極層及閘極絕緣層介於其間,可以更有效地降低汲極電極層的端部近處中電場的強度。
此外,可以在氧化物半導體層與源極和汲極電極層之間形成氧化物導體層。較佳的是,氧化物導體層含有氧化鋅作為成份且未含有氧化銦。舉例而言,可以使用氧化鋅、鋅鋁氧化物、氮氧化鋁、鎵鋅氧化物、等等。氧化物導體層也作為低電阻汲極(LRD,也稱為LRN(低電阻n型導電率))。具體而言,低電阻汲極層的載子濃度高於高電阻汲極區(HRD區)的載子濃度,舉例而言,較佳地在1×1020/cm3至1×1021/cm3(含)。在氧化物半導體層與源極和汲極電極層之間設置氧化物導體層可以降低接觸電阻及實現電晶體的更高速操作。因此,可以增進週邊電路(驅動電路)的頻率特徵。
可以連續地形成用於形成源極和汲極電極層的氧化物導體層及金屬層。
藉由堆疊金屬材料及與作為LRN區或LRD區的氧化 物導體層的材料相同的材料而形成的佈線被用以形成上述第一佈線和第二佈線。藉由堆疊金屬和氧化物導體層,在例如用於重疊較低佈線或開口的部份等步階處的遮蓋可以增進,可以降低佈線電阻。此外,可預期防止導因於遷移等的佈線電阻之局部增加以及佈線的斷開;因此,可以提供具有高可靠度的半導體裝置。
也關於第一佈線與第二佈線之間的上述連接,可以在它們之間設置氧化物導體層,藉此可預期防止導因於連接部份(接觸部份)中金屬表面上絕緣氧化物的形成之接觸電阻的增加;因此,可以提供具有高可靠度的半導體裝置。
由於薄膜電晶體容易因靜電等而損壞,所以,較佳地,在與用於像素部份的基底相同的基底上,為閘極線或源極線設置用於保護包含於像素部份中的薄膜電晶體之保護電路。較佳的是,使用利用氧化物半導體層的非線性元件,形成保護電路。
注意,在本說明書中為了方便起見而使用例如「第一」及「第二」等序號,但其並非代表步驟的次序以及層的堆疊次序。此外,在本說明書中的序號並非代表具體說明本發明之特定名稱。
使用氧化物半導體層的薄膜電晶體可以用於電子裝置或光學裝置。舉例而言,使用氧化物半導體層的薄膜電晶體可以作為液晶顯示裝置、發光裝置、電子紙等的切換元件。
未侷限於顯示裝置,也可以製造用於高功率控制的絕緣閘極半導體裝置,特別是稱為功率MOS裝置的半導體裝置。亦例如有功率MOS裝置、MOSFET、IGBT等。
可以提供具有較少寄生電容及低耗電的半導體裝置作為包含使用氧化物半導體層的薄膜電晶體之半導體裝置。
能夠提供具有高可靠度的半導體裝置作為包含使用氧化物半導體層的薄膜電晶體之半導體裝置。
81:多色調掩罩
81a:灰色調掩罩
81b:半色調掩罩
83:透光基底
84:遮光部份
85:繞射光柵
86:透光率
87:半透光部份
88:遮光部份
89:透光率
400:基底
402:閘極絕緣層
403:保護絕緣層
407:氧化物絕緣層
408:保護絕緣層
409:平坦化絕緣層
410:薄膜電晶體
411:閘極電極層
412:氧化物半導體層
413:通道形成區
421:閘極佈線層
422:源極佈線層
423:源極佈線層
427:像素電極層
430:薄膜電晶體
431:閘極電極層
432:氧化物半導體層
433:通道形成區
437:佈線層
438:佈線層
440:氧化物半導體膜
441:氧化物半導體層
450:薄膜電晶體
451:閘極電極層
452:氧化物半導體層
453:通道形成區
456:氧化物絕緣層
459:氧化物絕緣層
460:光阻掩罩
461:氧化物半導體層
462:金屬導體層
465:氧化物半導體膜
466:金屬導體膜
469:薄膜電晶體
471:閘極電極層
472:氧化物半導體層
480:薄膜電晶體
481:閘極電極層
483:通道形成區
484a:高電阻源極區
484b:高電阻汲極區
485a:源極電極層
485b:汲極電極層
487a:佈線層
487b:佈線層
488a:佈線層
488b:佈線層
492a:閘極絕緣層
492b:閘極絕緣層
497a:氧化物絕緣層
497b:氧化物絕緣層
498:保護絕緣層
580:基底
581:薄膜電晶體
583:氧化物絕緣層
584:保護絕緣層
585:絕緣層
587:第一電極層
589a:佈線層
589b:佈線層
590a:黑色區
590b:白色區
594:穴
595:填充物
596:對立基底
600:基底
601:對立基底
602:閘極佈線
603:閘極佈線
606:閘極絕緣層
616:汲極電極層
618:汲極電極層
619:汲極電極層
620:絕緣層
622:絕緣層
623:接觸孔
624:像素電極層
625:狹縫
626:像素電極層
627:接觸孔
628:薄膜電晶體
629:薄膜電晶體
632:遮光膜
636:色膜
637:平坦化膜
640:對立電極層
641:狹縫
650:液晶層
660:接觸孔
661:接觸孔
662:佈線層
663:佈線層
690:電容器佈線
1100:行動電話手機
1101:殼
1102:顯示部
1103:操作鍵
1104:外部連接埠
1105:揚音器
1106:麥克風
1800:殼
1801:殼
1802:顯示面板
1803:揚音器
1804:麥克風
1805:操作鍵
1806:指標裝置
1807:相機鏡頭
1808:外部連接端子
1810:鍵盤
1811:外部記憶體插槽
2700:電子書讀取器
2701:機殼
2703:機殼
2705:顯示部
2707:顯示部
2711:鉸鏈
2721:電源開關
2723:操作鍵
2725:揚音器
3000:桌燈
3001:發光裝置
4001:第一基底
4002:像素部
4003:訊號線驅動電路
4004:掃描線驅動電路
4005:密封劑
4006:第二基底
4008:液晶層
4010:薄膜電晶體
4011:薄膜電晶體
4013:液晶元件
4015:連接端電極
4016:端電極
4018:可撓印刷電路
4019:各向異性導體膜
4021:絕緣層
4030:像素電極層
4031:對立電極層
4032:絕緣層
4040:導體層
4041:絕緣層
4042:保護絕緣層
4050:佈線層
4501:第一基底
4502:像素部
4503a:訊號線驅動電路
4503b:訊號線驅動電路
4504a:掃描線驅動電路
4504b:掃描線驅動電路
4505:密封劑
4506:第二基底
4507:填充物
4509:薄膜電晶體
4510:薄膜電晶體
4511:發光元件
4512:電致發光層
4513:第二電極
4515:連接端電極
4516:端電極
4517:第一電極
4518a:可撓印刷電路
4518b:可撓印刷電路
4519:各向異性導體膜
4520:分隔壁
4540:導體層
4542:氧化物絕緣層
4543:塗覆層
4544:絕緣層
4545:濾光層
4550:佈線層
4551:絕緣層
6400:像素
6401:切換電晶體
6402:驅動電晶體
6403:電容器
6404:發光元件
6405:訊號線
6406:掃描線
6407:電源線
6408:共同電極
7001:驅動薄膜電晶體
7002:發光元件
7003:第一電極
7004:發光層
7005:第二電極
7008a:佈線層
7008b:佈線層
7009:分隔壁
7011:驅動薄膜電晶體
7012:發光元件
7013:第一電極
7014:發光層
7015:第二電極
7016:遮光膜
7017:導體膜
7018a:佈線層
7018b:佈線層
7019:分隔壁
7021:驅動薄膜電晶體
7022:發光元件
7023:第一電極
7024:發光層
7025:第二電極
7027:導體膜
7028a:佈線層
7028b:佈線層
7029:分隔壁
7031:絕緣層
7032:絕緣層
7033:濾光層
7034:塗覆層
7035:保護絕緣層
7036:平坦化絕緣層
7042:絕緣層
7043:濾光層
7044:塗覆層
7045:保護絕緣層
7046:平坦化絕緣層
7051:氧化物絕緣層
7052:保護絕緣層
7053:平坦化絕緣層
7055:絕緣層
7056:平坦化絕緣層
9600:電視機
9601:機殼
9603:顯示部
9605:架子
9607:顯示部
9609:操作鍵
9610:遙控器
9700:數位相框
9701:機殼
9703:顯示部
9881:機殼
9882:顯示部
9883:顯示部
9884:揚音器部
9885:操作鍵
9886:記憶媒體插入部
9887:連接端子
9888:感測器
9889:麥克風
9890:LED燈
9891:機殼
9893:連接部
在附圖中,
圖1A1及1A2以1B顯示半導體裝置。
圖2A至2F顯示半導體裝置的製造方法。
圖3A1及3A2和3B顯示半導體裝置。
圖4A至4F顯示半導體裝置的製造方法。
圖5A至5F顯示半導體裝置的製造方法。
圖6A至6B顯示半導體裝置。
圖7顯示半導體裝置。
圖8顯示半導體裝置。
圖9顯示半導體裝置。
圖10顯示半導體裝置。
圖11顯示半導體裝置中像素的等效電路。
圖12A至12C顯示半導體裝置。
圖13A及13B顯示半導體裝置。
圖14A至14C均顯示半導體裝置。
圖15顯示半導體裝置。
圖16顯示半導體裝置。
圖17顯示半導體裝置。
圖18顯示半導體裝置中像素的等效電路。
圖19顯示半導體裝置。
圖20A及20B顯示電子設備。
圖21A及21B顯示電子設備。
圖22顯示電子設備。
圖23顯示電子設備。
圖24顯示電子設備。
圖25A至25D顯示多色調掩罩。
圖26顯示模擬結果。
圖27顯示模擬結果。
於下,將參考附圖,詳述本發明的實施例。但是,本發明不限於下述說明,以及,習於此技藝者將容易瞭解,在不悖離本發明的精神及範圍之下,可以依不同方式修改此處所揭示的模式及細節。因此,本發明不應被解釋成侷限於下述實施例的說明。
(實施例1)
在實施例1中,將參考圖1A1及1A2和1B、圖2A至2F、以及圖6A和6B,說明半導體裝置及半導體裝置 的製造方法之一實施例。
圖1A1及1A2顯示形成半導體裝置的平面結構的實施例,圖1B顯示其剖面結構的實施例。在圖1A2、及1B中所示的薄膜電晶體410是一種稱為通道蝕刻型的底部閘極結構,也稱為逆交錯薄膜電晶體。
圖1A1是閘極佈線層(由與閘極電極層相同的步驟形成)與源極佈線層(由與佈線層相同的步驟形成)之間交會的平面視圖;圖1A2是通道蝕刻型薄膜電晶體410的平面視圖;圖1B是延著圖1A1及圖1A2中的線C1-C2及D1-D2線之剖面視圖。
薄膜電晶體410是通道蝕刻薄膜電晶體,在具有絕緣表面的基底400上包含閘極電極層411、閘極絕緣層402、氧化物半導體層412、源極電極層415a、以及汲極電極層415b,氧化物半導體層412包含至少通道形成區413、高電阻源極區414a、及高電阻汲極區414b。此外,設置遮蓋薄膜電晶體410及與通道形成區413接觸之氧化物絕緣層406,以及,在其上設置保護絕緣層408。
在氧化物絕緣層407和保護絕緣層408中,形成到達源極電極層415a和汲極電極層415b之複數個開口(接觸孔)。在複數個開口之一中形成佈線層417a和418a,在複數個開口中的其它開口中形成佈線層417b和418b。在交會中,閘極佈線層421和源極佈線層422和423相堆疊,而以閘極絕緣層402、氧化物絕緣層407、及保護絕緣層介於其間。
依此方式,閘極電極層(閘極佈線層)與電連接至源極電極層或汲極電極層的佈線層交會,而以遮蓋薄膜電晶體的氧化物半導體層及閘極絕緣層之絕緣層介於其間。薄膜電晶體的閘極電極層部份地重疊氧化物半導體層上的源極和汲極電極層除外,未形成閘極電極層、閘極絕緣層、及源極或汲極電極層的堆疊層結構。
因此,由閘極電極層、閘極絕緣層、及源極或汲極電極層的堆疊層結構形成的寄生電容可以降低,以致於可以實現低耗電的半導體裝置。
雖然將薄膜電晶體410說明成單閘極薄膜電晶體,但是,當需要時可以形成包含複數個通道形成區的多閘極薄膜電晶體。
於下,將參考圖2A至2F,說明在基底上形成薄膜電晶體410的製程。
首先,在具有絕緣表面的基底400上形成導體膜,然後,於其上執行第一微影步驟,以致於形成閘極電極層411和閘極佈線層421。以噴墨法,形成光阻掩罩。當以噴墨法形成光阻掩罩時,不使用光罩,造成製造成本降低。
對於可以作為具有絕緣表面的基底400之基底並無特別限定,只要其具有足夠高的抗熱性以承受稍後執行的熱處理即可。可以使用硼矽酸鋇玻璃、硼矽酸鋁玻璃等玻璃基底。
當稍後執行的熱處理的溫度高時,較佳的是具有730 ℃或更高的應變點之基底作為玻璃基底。關於玻璃基底的材料,舉例而言,使用例如矽酸鋁玻璃、硼矽酸鋁玻璃、或硼矽酸鋇玻璃等玻璃材料。藉由含有數量大於硼酸的量的氧化鋇(BaO),玻璃基底是抗熱的且更實用。因此,較佳地使用含有BaO及Ba2O3以致於BaO的量大於B2O3的量之玻璃基底。
也可以使用由例如陶瓷基底、石英基底、或藍寶石基底等絕緣體形成的基底以取代上述玻璃基底。或者,可以使用結晶玻璃等。
作為基部膜的絕緣膜可以設於基底400與閘極電極層411和閘極佈線層421之間。基部膜具有防止雜質元素從基底400擴散之功能,以及可使用氮化矽膜、氧化矽膜、氮氧化矽膜、及/或氧氮化矽膜之一或更多而形成為具有單層結構或疊層結構。
使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、鈮、或鈧等金屬材料、或含有這些材料中的任何材料作為其主成份的合金,將閘極電極層411及閘極佈線層421形成至具有單層或堆疊層結構。
接著,在閘極電極層411和閘極佈線層421上形成閘極絕緣層402。
以電漿CVD法、濺射法或類似方法,形成具有氧化矽層、氮化矽層、氮氧化矽層、氧氮化矽層、或氧化鋁層的單層或其疊層之閘極絕緣層402。舉例而言,使用SiH4、氧、及氮作為沈積氣體,以電漿CVD法,形成氧 氮化矽層。閘極絕緣層402的厚度大於或等於100nm且小於或等於500nm;在堆疊層的情形中,堆疊厚度大於或等於50nm且小於或等於200nm的第一閘極絕緣層及厚度大於或等於5nm且小於或等於300nm的第二閘極絕緣層。
在本實施例中,以電漿CVD法形成厚度小於或等於200nm的氮化矽層作為閘極絕緣層402。
接著,在閘極絕緣層402上形成厚度大於或等於2nm且小於或等於200nm的氧化物半導體膜440。較佳的是氧化物半導體膜440薄至厚度為大於或等於50nm,以致於即使在形成氧化物半導體膜440之後執行脫水或脫氫的熱處理時仍然可以保持非晶狀態。當形成氧化物半導體層之後執行熱處理時,歸功於氧化物半導體膜的厚度,可以防止氧化物半導體膜晶化。
在藉由濺射法形成氧化物半導體膜440之前,較佳的是,藉由逆濺射,移除閘極絕緣層402的表面上的灰塵,在逆濺射中,導入氬氣以及產生電漿。逆濺射係一方法,其中,在氬氛圍中,使用RF電源以施加電壓至基底側,以在基底近處產生電漿以改變表面的品質。可以使用氮、氦、氧或類似者以取代氬氛圍。
使用In-Ga-Zn-O為基礎的非單晶膜、或In-Sn-Zn-O為基礎的氧化物半導體膜、In-Al-Zn-O為基礎的氧化物半導體膜、Sn-Ga-Zn-O為基礎的氧化物半導體膜、Al-Ga-Zn-O為基礎的氧化物半導體膜、Sn-Al-Zn-O為基礎的氧 化物半導體膜、In-Zn-O為基礎的氧化物半導體膜、Sn-Zn-O為基礎的氧化物半導體膜、Al-Zn-O為基礎的氧化物半導體膜、In-O為基礎的氧化物半導體膜、Sn-O為基礎的氧化物半導體膜、或Zn-O為基礎的氧化物半導體膜,以形成氧化物半導體膜440。
在本實施例中,藉由使用In-Ga-Zn-O為基礎的氧化物半導體靶材,以濺射法形成氧化物半導體膜440。此狀態的剖面對應於圖2A。此外,在稀有氣體(典型上為氬)氛圍中、氧氛圍中、或稀有氣體(典型上為氬)及氧的氛圍中,以濺射法,形成氧化物半導體膜440。在使用濺射法的情形中,較佳的是使用含有大於或等於2wt%且小於或等於10wt%的SiO2之靶材以執行沈積,以致於在氧化物半導體膜440中含有抑制晶化的SiOX(x>0);依此方式,在稍後執行的脫水或脫氫之熱處理中可以防止氧化物半導體膜440晶化。
在本實施例中,使用含有In、Ga、及Zn的氧化物半導體靶材(In2O3:Ga2O3:ZnO=1:1:1[mol%]及In:Ga:Zn=1:1:0.5[at%]),執行膜沈積。沈積條件設定如下:基底與靶材之間的距離為100mm、壓力為0.2Pa、直流(DC)電源為0.5kW、以及氛圍為含有氬氣及氧氣(氬:氧=30sccm:20sccm及氧的流速為40%)的混合氛圍中。由於可以降低灰塵及膜厚是均勻的,所以,較佳的是使用脈衝直流(DC)電源。In-Ga-Zn-O為基礎的非單晶膜形成至厚度大於或等於5nm且小於或等於200nm。在本實施 例中,關於氧化物半導體膜,使用In-Ga-Zn-O為基礎的氧化物半導體靶材,藉由濺射法,形成20nm厚的In-Ga-Zn-O為基礎的非單晶膜。或者,使用具有In:Ga:Zn=1:1:1[at%]或In:Ga:Zn=1:1:2[at%]的成份比之靶材作為含有In、Ga、Zn的氧化物半導體靶材。
濺射法的實施例包含使用高頻電源作為濺射電源的RF濺射法、DC濺射法、以及以脈衝方式施加偏壓的脈衝式DC濺射法。在形成絕緣膜的情形中,主要使用RF濺射法,以及,在形成金屬膜的情形中,主要使用DC濺射法。
可以使用多源濺射設備,其中,可以設置複數個不同材料的靶材。藉由多源濺射設備,可以在相同腔室中形成要堆疊的不同材料膜,或者,在相同腔室中,藉由放電而形成具有多種材料的膜。
或者,使用腔室內設有磁系統且用於磁控管濺射的濺射設備,或是使用用於ECR濺射法的濺射設備,其中,使用微波產生的電漿而未使用輝光放電。
此外,關於使用濺射法的沈積法,可以使用反應濺射法及偏壓濺射法,在反應濺射法中,靶材物質及濺射氣體成份在沈積期間彼此化學地反應以形成其薄化合物膜,在偏壓濺射法中,在沈積期間,電壓也施加至基底。
接著,以第二微影步驟,將氧化物半導體膜440處理成島狀氧化物半導體層。可以以噴墨法,形成用於形成島狀氧化物半導體層的光阻掩罩。當以噴墨法形成光阻掩罩 時未使用光罩,造成製造成本降低。
然後,使氧化物半導體層接受脫水或脫氫。用於脫水或脫氫的第一熱處理之溫度為大於或等於400℃且小於或等於750℃,較佳地大於或等於400℃且低於基底的應變點。在本實施例中,基底被置於電熱爐中,電熱爐是一種熱處理設備,在氮氛圍中,在450℃下,氧化物半導體層接受熱處理一小時,然後,氧化物半導體層未曝露於空氣,可以防止水及氫進入氧化物半導體層中。以此方式,取得氧化物半導體層441(請參見圖2B)。
於下,延著反應通路(氧化物半導體膜中不僅是水也是OH或H的反應),分析氧化物半導體中的水消除機制的實施例。使用In-Ga-Zn-O為基礎的非晶膜作為氧化物半導體膜。
此外,使用密度汎函法(DFT),計算基態中的模擬模型的最理想分子結構。在DFT中,以位能、電子之間的靜電能、電子動能、及包含所有電子之間的複雜反應之交換關聯能量的總合來表示總能量。而且,在DFT中,交換關聯反應近似以電子密度表示的一電子位能的函數(亦即,另一函數的函數)而能夠高速及高度準確地計算。在本實施例中,使用B3LYP以指明與交換關聯能量相關的每一參數的重量,B3LYP是混合函數。此外,關於基礎函數,將LanL2DZ(為基礎函數,其中,分開的共價基礎加至Ne殼的有效核心電位)施加至銦原子、鎵原子、及鋅原子,以及,將6-311(使用用於每一共價軟道的三個 收縮函數之三分裂共價基礎集的基礎函數)施加至其它原子。藉由上述基礎函數,舉例而言,在氫原子的情形中1s至3s的軌道,而在氧原子的情形中考慮1s至4s及2p至4p的軌道。此外,為了增進計算準確度,p函數及d函數作為極化基礎集而分別加至氫原子和氧原子。
使用高斯03作為量子化學計算程式。以高性能電腦(SGI日本有限公司,Altix 4700)用於計算。
假定脫水或脫氫的熱處理使得氧化物半導體膜中包含的OH基彼此反應並因而產生H2O。因此,如圖26中所示般,分析水的產生及消滅的機制。在圖26中,由於Zn是二價的,所以,在M為Zn的情形中,圖26中刪除一個M-O鍵。
在圖26中,M代表金屬原子且為下述三種中的任一種:In、Ga、及Zn。在啟始狀態1,-OH形成配位鍵以將M1交鏈至M2。在轉換狀態2,-OH的H錯位至其它-OH。在中間狀態3,產生的H2O分子與金屬原子形成配位鍵。在結束狀態4,H2O分子分開並移開至無窮處。
有下述六種(M1-M2)的組合:1,In-In;2,Ga-Ga;3,Zn-Zn;4,In-Ga;5,In-Zn;及6,Ga-Zn。對所有這些組合執行模擬。在此模擬中,使用模擬模型,以採用叢聚計算,在模擬模型中,M’由H取代以簡化模擬。
在模擬中,取得對應於圖26中的反應通路之能量圖。在(M1-M2)的六個組合中,1的模擬結果,(In-In)顯示於圖27中。
從圖27發現用於產生水的活化能量是1.16eV。藉由消除所產生的水分子,膜因1.58eV而失去穩定。
當以從右至左之反應相反方向觀看圖27時,可以感覺到水進入氧化物半導體膜中的反應。在該情形中,在配位至金屬的水被水解以產生二個OH基時的活化能量是0.47eV。
類似地,分析用於(M1-M2)的其它組合之反應通路。在情形1至6的水的產生反應中的活化能(Ea[eV])顯示於表1中。
Figure 111112913-A0101-12-0023-1
從表1可見在情形1(In-In)及情形4(In-Ga)中最容易造成水的產生反應。相反地,在情形3(Zn-Zn)中較不易有水的產生反應。因此,可以假定使用Zn原子之水的產生反應較不易發生。
熱處理設備不限於電熱爐,可以提供藉由來自例如電阻加熱元件等加熱元件的熱傳導或熱輻射以加熱物體的設備。舉例而言,使用例如GRTA(氣體快速熱退火)設備或是LRTA(燈快速熱退火)設備等RTA(快速熱退火)設備。LRTA設備是以例如鹵素燈、金屬鹵化物燈、氙氣 電弧燈、碳電弧燈、高壓鈉燈、高壓水銀燈等燈發射的光(電磁波)的照射,以加熱物體。GRTA設備是使用高溫氣體的熱處理設備。關於氣體,使用不會因熱處理而與處理物體反應的惰性氣體,例如氮或例如氬等稀有氣體。
舉例而言,關於第一熱處理,可以執行GRTA,藉由GRTA,基底被移入加熱至高達650℃至700℃的高溫之惰性氣體中被加熱數分鐘並移出被加熱至高溫的惰性氣體。GRTA能夠進行短時間高溫熱處理。
在第一熱處理中,較佳的是,水、氫、等等儘可能少地包含於氮或例如氦、氖、或氬等稀有氣體中。或者,較佳的是,導入於熱處理的設備中之氮或例如氦、氖、或氬等稀有氣體之純度較佳地為6N(99.9999%)或更大,更佳地為7N(99.99999%)或更大,亦即,雜質濃度較佳地設定為1ppm或更小,更佳地為0.1ppm或更低。
此外,氧化物半導體膜視第一熱處理的條件或氧化物半導體層的材料而被晶化成微晶膜或多晶膜。舉例而言,氧化物半導體層可以被晶化成具有90%或更多或是80%或更多的晶化程度的微晶氧化物半導體層。氧化物半導體層可以視第一熱處理的條件或氧化物半導體層的材料而變成未含結晶成份的非晶氧化物半導體層。氧化物半導體層可以變成氧化物半導體膜,其中,微晶部份(具有大於或等於1nm且小於或等於20nm,典型為大於或等於2nm且小於或等於4nm的粒子直徑)混於非晶氧化物半導體中。在使用RTA(例如,GRTA或LRTA)以執行高溫熱處 理的情形中,可以在氧化物半導體膜的表面側上產生縱向(膜厚方向)的針狀晶體。
在被處理成島狀氧化物半導體層之前,在氧化物半導體膜440上執行氧化物半導體層的第一熱處理。在該情形中,在第一熱處理之後,將基底取出熱處理設備以及對其執行微影步驟。
可以在下述任何時機執行氧化物半導體層的脫水或脫氫處理:在形成氧化物半導體層之後;在源極電極與汲極電極形成於氧化物半導體層上之後;以及,在保護絕緣膜形成於源極電極和汲極電極上之後。
此外,在接觸孔形成於閘極絕緣層402中的情形中,可以在氧化物半導體膜440的脫水或脫氫之前或之後執行接觸孔的形成。
氧化物半導體層較佳地包含In,更佳地包含In和Ga。為了使氧化物半導體層成為i型的(本質的),脫水或脫氫是有效的。
氧化物半導體膜的蝕刻可以是乾蝕刻,而不限於濕蝕刻。
關於用於乾蝕刻的蝕刻氣體,較佳地使用含有氯的氣體(例如氯氣(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、或四氯化碳(CCl4)等氯為基礎的氣體)。
或者,可以使用含有氟的氣體(例如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、三氟甲烷(CHF3);溴化氫(HBr);氧(O2);這些氣體中任何添加例 如氦(He)或氬(Ar)等稀有氣體之氣體;等等。
關於乾蝕刻法,可以使用平行板RIE(反應離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。為蝕刻成所需形狀,適當地調整蝕刻條件(施加至線圈狀電極的電力量、施加至基底側上的電極之電力量、基底側上電極的溫度、等等)。
關於用於濕蝕刻的蝕刻劑,可以使用藉由混合磷酸、醋酸、及硝酸、氫氧化銨混合物(31重量%的過氧化氫水:28重量%的氨水:水=5:2:2)、等等而取得的溶液。可以使用ITO07N(KANTO CHEMICAL CO.,INC.製造)。
藉由清洗,將濕蝕刻中使用的蝕刻劑與被蝕刻掉的材料一起移除。包含被移除的材料和蝕刻劑的廢液可以被純化以回收材料。從蝕刻後的廢液中收集及再使用包含於氧化物半導體層中之例如銦等材料,藉以有效率地使用資源及降低成本。
視材料而適當地調整蝕刻條件(例如蝕刻劑、蝕刻時間、及溫度),以便蝕刻成適當形狀。
接著,在閘極絕緣層402及氧化物半導體層441上形成金屬導體膜。之後,以第三微影步驟,形成光阻掩罩,將金屬導體膜選擇性地蝕刻以形成源極電極層415a和汲極電極層415b,然後,移除光阻掩罩(請參見圖2C)。
注意,適當地調整每一材料及蝕刻條件,以致於氧化物半導體層441不會因金屬導體膜的蝕刻而被移除。
在本實施例中,使用Ti膜作為金屬導體膜,以及, 以In-Ga-Zn-O為基礎的氧化物用於氧化物半導體層441;以及,使用氫氧化銨混合物(胺、水、及過氧化氫溶液的混合溶液)作為蝕刻劑。
較佳的是,源極和汲極電極層薄至大於或等於0.1nm且小於或等於50nm;使用比佈線層還薄的膜。由於源極和汲極電極層都為薄的導體膜,所以,可以降低由閘極電極層形成的寄生電容。
較佳的是,使用包含具有高氧親和力的金屬之材料,形成源極和汲極電極層。較佳的是,具有高氧親和力的金屬是選自鈦、鋁、錳、鎂、鋯、鈹、及釷之一或更多材料。在本實施例中,使用鈦膜作為源極和汲極電極層中的每一者。
當執行熱處理而氧化物半導體層與具有高氧親和力的金屬層彼此接觸時,氧原子從氧化物半導體層移至金屬層,以致於增加它們之間的界面之近處中的載子濃度。在它們之間的界面的近處中形成低電阻區,藉以降低氧化物半導體層與源極和汲極電極層之間的接觸電阻。
在源極和汲極電極層中可以使用耐熱導電材料。藉由使用耐熱導電材料,即使當在源極和汲極電極層形成後執行熱處理時,仍然可以防止源極電極層和汲極電極層的特性改變或劣化。
關於耐熱導電材料,可以使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮(Nd)、及鈧(Sc)之元素、包含上述元素中的任何元素作為成份的合 金、包含這些元素中的任何元素的組合之合金膜、包含上述元素中的任何元素作為成份的氮化物、等等。可以使用例如鋁(Al)或銅(Cu)等低電阻導電材料與上述耐熱導電材料相結合的導體膜。
源極電極層和汲極電極層可以包含金屬氧化物層。舉例而言,可以採用氧化鈦膜設於氧化物半導體層與鈦膜之間的結構、或是氧化鈦膜(舉例而言,厚度大於或等於1nm且小於或等於20nm)設於鈦膜(舉例而言,厚度大於或等於0.1nm且小於或等於5nm)與氧化物絕緣層之間的結構。
當源極電極層和汲極電極層薄至光可透射時,源極電極層和汲極電極層具有透光特性。
在第三微影步驟中,僅有部份氧化物半導體層441被蝕刻移除,因而可以形成具有溝槽(凹部)的氧化物半導體層。以噴墨法,形成用於源極電極層415a和汲極電極層415b的光阻掩罩。當以噴墨法形成光阻掩罩時,不使用光罩,造成製造成本降低。
為了降低微影步驟中光罩及步驟的數目,使用多色調掩罩形成的光阻掩罩,以執行蝕刻步驟。多色調掩罩是光可以透射經過而具有眾多強度的掩罩。藉由使用多色調掩罩而形成的光阻掩罩具有眾多厚度且又可由蝕刻而改變形狀;因此,在用於處理成不同圖案的眾多蝕刻步驟中,可以使用光阻掩罩。因此,對應於至少二種不同圖案的光阻掩罩可以由一多色調掩罩形成。依此方式,可以降低曝光 掩罩的數目,以及也可以降低對應的微影步驟的數目,因而可以實現製程簡化。
接著,使用例如N2O、N2、或Ar等氣體,對其執行電漿處理。藉由此電漿處理,移除附著至氧化物半導體層的曝露表面的被吸收的水等等。也可以使用氧和氬的混合氣體以執行電漿處理。
在電漿處理後,形成與部份氧化物半導體層接觸的作為保護絕緣膜氧化物絕緣層407,而不曝露至空氣。
適當地,氧化物絕緣層407具有至少1nm的厚度且藉由一方法以形成氧化物絕緣層407,藉由所述一方法,例如濺射法,可以使例如水及氫等雜質儘可能少地混入氧化物絕緣層407中。當氫含於氧化物絕緣層407時,造成氫進入氧化物半導體層或氫取出氧化物半導體層中的氧,藉以使氧化物半導體層的背通道的電阻低(具有n型導電率),以致於形成寄生通道。因此,重要的是採用使用儘可能少的氫之形成方法,以致於氧化物絕緣層407含有儘可能少的氫。
在本實施例中,以濺射法沈積200nm厚的氧化矽膜作為氧化物絕緣層407。膜沈積時的基底溫度可以大於或等於室溫且小於或等於300℃;在本實施例中,溫度是100℃。在稀有氣體(典型上為氬)氛圍、氧氛圍、或包含稀有氣體(典型上為氬)及氧的氛圍中,以濺射法沈積氧化矽膜。使用氧化矽靶材或矽靶材作為靶材。舉例而言,藉由使用矽靶材,在包含氧及氮的氛圍中,以濺射法形 成氧化矽膜。關於形成為與電阻降低的氧化物半導體層接觸的氧化物絕緣層407,可以使用包含儘可能少的例如濕氣、氫離子、及OH-等雜質以及阻擋這些雜質從外部進入的無機絕緣膜;典型上,使用氮化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、等等。
接著,在惰性氣體氛圍或氧氛圍中執行第二熱處理(在高於或等於200℃且低於或等於400℃的溫度,舉例而言,高於或等於250℃且低於或等於350℃)。舉例而言,在氮氛圍中,在250℃下,執行第二熱處理一小時。第二熱處理執行加熱,而部份氧化物半導體層(通道形成區)與氧化物絕緣層407接觸。
經由上述步驟,對氧化物半導體膜執行脫水或脫氫熱處理,以降低電阻,然後,使部份氧化物半導體膜選擇性地成為氧過量狀態。結果,與閘極電極層411重疊的通道形成區413變成I型的,以及,與源極電極層415a重疊的高電阻源極區414a以及與汲極電極層415b重疊的高電阻汲極區414b以自行對準方式形成。經由上述製程,形成薄膜電晶體410。
此外,在空氣中,在高於或等於100℃且低於或等於200℃的溫度下,執行等於或大於一小時且等於或小於30小時的熱處理。在本實施例,在150℃下執行10小時的熱處理。此熱處理可以以固定加熱溫度執行;或者,多次重複地執行下述加熱溫度變化:加熱溫度從室溫增加至高於或等於100℃且低於或等於200℃的溫度,然後降至室 溫。可以在降壓下形成氧化物絕緣膜之前執行此熱處理。降壓能夠使熱處理時間短。藉由此熱處理,將氫從氧化物半導體層導至氧化物絕緣層;因此,可以取得常關薄膜電晶體。因此,可以增進半導體裝置的可靠度。
藉由在與汲極電極層415b(及源極電極層415a)重疊的部份氧化物半導體層中形成高電阻汲極區414b(及高電阻源極區414a),可以增進薄膜電晶體的可靠度。具體而言,藉由形成高電阻汲極區414b,導電率可以從汲極電極層415b逐漸依序改變成高電阻汲極區414b和通道形成區。如此,當電晶體藉由汲極電極層415b連接至供應高電源電位VDD的佈線而操作時,即使高電場施加於閘極電極層411與汲極電極層415b之間以致於局部化高電場未施加至電晶體時,由於高電阻汲極區作為緩衝,所以,電晶體仍然具有增加的耐受電壓。
在氧化物半導體層薄至15nm或更低的情形中,高電阻源極區和高電阻汲極區可以形成在氧化物半導體層中的膜厚方向中的所有深度處;而在氧化物半導體層厚達等於或大於30nm且小於或等於50nm的情形中,亦即,與源極和汲極電極層接觸及其近處的氧化物半導體層的區域在電阻方面可以降低,以致於形成高電阻源極區和高電阻汲極區,以及,接近閘極絕緣層的氧化物半導體層的區域可以製成I型的。
在氧化物絕緣層407上形成保護絕緣層。舉例而言,藉由RF濺射法以形成氮化矽膜。由於RF濺射法具有高 生產力,所以,較佳地作為保護絕緣層的形成方法。使用含有儘可少的例如濕氣、氫離子、及OH-等雜質以及阻擋這些雜質自外部進入的無機絕緣膜,以形成保護絕緣層;舉例而言,使用氮化矽膜、氮化鋁膜、氮氧化矽膜、氧氮化鋁膜、等等。在本實施例中,使用氮化矽膜作為保護絕緣層,以形成保護絕緣層408(請參見圖2D)。
接著,執行第四微影步驟以形成光阻掩罩,以及選擇性地執行蝕刻以移除部份氧化物絕緣層407及保護絕緣層408,以致於形成抵達源極電極層415a和汲極電極層415b的開口442a和442b(請參見圖2E)。
藉由濺射法或真空蒸鍍法,在開口442a和442b中形成堆疊層導電層而與源極電極層415a和汲極電極層415b接觸,以及,以第五微影步驟,形成光阻掩罩。選擇性地蝕刻堆疊層導電層以形成交會的源極佈線層422和433、佈線層417a、417b、418a、和418b(請參見圖2F)。
使用電阻低於源極和汲極電極層的電阻之導體膜,形成佈線層417a、417b、418a和418b。特別地,使用例如鋁、銅、鉻、鉭、鉬、鎢、鈦、鈮、或鈧等金屬材料、或含有這些材料中的任何材料作為主成份的合金材料,將佈線層形成為具有單層或堆疊層結構。在本實施例中,使用鋁膜作為佈線層417a和417b中的每一層,佈線層417a和417b是第一佈線層,使用鈦膜作為佈線層418a和418b中的每一層,佈線層418a和418b是第二佈線層。
在保護絕緣層408上設置平坦化絕緣層,用於平坦化 。設置平坦化絕緣層的實施例顯示於圖6A中。在圖6A中,在保護絕緣層408上形成平坦化絕緣層409,在設於氧化物絕緣層407、保護絕緣層408、及平坦化絕緣層409中的開口中,形成佈線層417a、417b、418a、及418b。源極佈線層422和423形成於平坦化絕緣層409上。平坦化絕緣層409的設置使閘極佈線層421和源極佈線層422和423彼此進一步相離,藉此可以進一步降低寄生電容。
使用例如聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧樹脂等耐熱性有機材料,形成平坦化絕緣層409。除了這些有機材料之外,也能夠使用低介電常數材料(低k材料)、矽烷為基礎的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、等等。可以藉由堆疊這些材料形成的眾多絕緣膜,形成平坦化絕緣層409。
矽烷為基礎的樹脂相當於包含使用矽烷為基礎的材料作為啟始材料而形成的包含Si-O-Si鍵之樹脂。矽烷為基礎的樹脂可以包含有機基(舉例而言,烷基或芳基)或氟基作為替代物。有機基可以包含氟基。
平坦化絕緣層409之形成方法並無特別限定,可以視其材料而使用任何下述方法:濺射法、旋轉塗敷法、浸漬法、噴灑塗著法、或滴放法(例如噴墨法、網版印刷法、偏離印刷法、等等)、輥塗法、簾幕塗著法、或刀式塗著法、等等。
或者,如圖6B所示,在氧化物絕緣層407上形成佈 線層和源極佈線層,而未設置保護絕緣層。在圖6B中,在氧化物絕緣層407上設置源極佈線層422,以及,在氧化物絕緣層407中形成的開口中設置佈線層417a和417b。如上所述,佈線層可以具有單層結構。
依此方式,可以提供具有較少寄生電容及低耗電的半導體裝置作為包含使用氧化物半導體層的薄膜電晶體之半導體裝置。
可以提供具有高可靠度的半導體裝置作為包含使用氧化物半導體層的薄膜電晶體之半導體裝置。
(實施例2)
在實施例2中,於下將說明包含具有不同於實施例1的結構的薄膜電晶體之半導體裝置的實施例。
圖3A1及3A2顯示半導體裝置的平面結構的實施例,圖3B顯示其剖面結構的實施例。在圖3A2、及3B中所示的薄膜電晶體450是一種稱為通道保護型(通道截止型)的底部閘極結構,也稱為逆交錯薄膜電晶體。
圖3A1是閘極佈線層(由與閘極電極層相同的步驟形成)與源極佈線層(由與佈線層相同的步驟形成)之間交會的平面視圖;圖3A2是通道保護型薄膜電晶體450的平面圖;圖3B是圖3A1及圖3A2中的線C3-C4及D3-D4線之剖面視圖。
薄膜電晶體450是通道保護型薄膜電晶體,在具有絕緣表面的基底400上包含閘極電極層451、閘極絕緣層 402、氧化物半導體層452、源極電極層455a、以及汲極電極層455b,氧化物半導體層452包含至少通道形成區453、高電阻源極區454a、及高電阻汲極區454b。此外,設置遮蓋薄膜電晶體450、與通道形成區413接觸、及作為通道保護層之氧化物絕緣層456,以及,在其上設置保護絕緣層408。
在保護絕緣層408中,形成到達源極電極層455a和汲極電極層455b之複數個開口(接觸孔)。在複數個開口之一中形成佈線層457a和458a,在複數個開口中的其它開口中形成佈線層457b和458b。在交會中,閘極佈線層421和源極佈線層422和423相堆疊,而以閘極絕緣層402、氧化物絕緣層459、及保護絕緣層408介於其間。
氧化物絕緣層459並非需要設於交會中;但是,氧化物絕緣層459的設置使閘極佈線層421與源極佈線層422和423彼此進一步加大距離,因此可以進一步降低寄生電容。
藉由使蝕刻氧化物絕緣層,以及,以同於實施例1中所述的氧化物絕緣層407的製造方法及材料,形成氧化物絕緣層456和459。在本實施例中,以濺射法形成氧化物絕緣層,以及,以微影步驟將氧化物絕緣層處理成氧化物絕緣層456和459可以形成氧化物絕緣層。
依此方式,閘極電極層(閘極佈線層)與電連接至源極電極層或汲極電極層的佈線層交會,而以遮蓋薄膜電晶體的保護絕緣層及閘極絕緣層介於其間。薄膜電晶體的閘 極電極層部份地重疊氧化物半導體層上的源極和汲極電極層除外,未形成閘極電極層、閘極絕緣層、及源極或汲極電極層的堆疊層結構。
因此,由閘極電極層、閘極絕緣層、及源極或汲極電極層的堆疊層結構形成的寄生電容可以降低,以致於可以實現低耗電的半導體裝置。
雖然將薄膜電晶體450說明成單閘極薄膜電晶體,但是,當需要時可以形成包含複數個通道形成區的多閘極薄膜電晶體。
於下,將參考圖4A至4F,說明在基底上形成薄膜電晶體450的製程。
首先,在具有絕緣表面的基底400上形成導體膜,然後,於其上執行第一微影步驟,以致於形成閘極電極層451和閘極佈線層421。以噴墨法,形成光阻掩罩。當以噴墨法形成光阻掩罩時,不使用光罩,造成製造成本降低。
使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、鈮、或鈧等金屬材料、或含有這些材料中的任何材料作為其主成份的合金,將閘極電極層451及閘極佈線層421形成至具有單層或堆疊層結構。
接著,在閘極電極層451和閘極佈線層421上形成閘極絕緣層402。
在本實施例中,以電漿CVD法形成厚度小於或等於200nm的氮化矽層作為閘極絕緣層402。
接著,在閘極絕緣層402上形成厚度大於或等於2nm且小於或等於200nm的氧化物半導體膜,然後,以第二微影步驟,將氧化物半導體膜處理成島狀氧化物半導體層。在本實施例中,藉由使用In-Ga-Zn-O為基礎的氧化物半導體靶材,以濺射法形成氧化物半導體膜。
然後,使氧化物半導體層接受脫水或脫氫。用於脫水或脫氫的第一熱處理之溫度為大於或等於400℃且小於或等於750℃,較佳地大於或等於400℃且低於基底的應變點。在本實施例中,基底被置於電熱爐中,電熱爐是一種熱處理設備,在氮氛圍中,在450℃下,對氧化物半導體層執行熱處理一小時,然後,藉由氧化物半導體層未曝露於空氣,可以防止水及氫進入氧化物半導體層中。以此方式,取得氧化物半導體層441(請參見圖4A)。
接著,使用例如N2O、N2、或Ar等氣體,對其執行電漿處理。藉由此電漿處理,移除附著至氧化物半導體層的曝露表面的被吸收的水等等。也可以使用氧和氬的混合氣體以執行電漿處理。
接著,在閘極絕緣層402和氧化物半導體層441上形成氧化物絕緣層。之後,以第三微影步驟形成光阻掩罩,將氧化物絕緣層選擇性地蝕刻以形成氧化物絕緣層456和氧化物絕緣層459,然後,移除光阻掩罩。
在本實施例中,以濺射法沈積200nm厚的氧化矽膜作為氧化物絕緣層456和氧化物絕緣層459中的每一者。膜沈積時的基底溫度可以大於或等於室溫且小於或等於 300℃;在本實施例中,溫度是100℃。在稀有氣體(典型上為氬)氛圍、氧氛圍、或包含稀有氣體(典型上為氬)及氧的氛圍中,以濺射法沈積氧化矽膜。使用氧化矽靶材或矽靶材作為靶材。舉例而言,藉由使用矽靶材,在包含氧及氮的氛圍中,以濺射法形成氧化矽膜。關於形成為與電阻降低的氧化物半導體層接觸的氧化物絕緣層456,可以使用包含儘可能少的例如濕氣、氫離子、及OH-等雜質以及阻擋這些雜質從外部進入的無機絕緣膜;典型上,使用氧氮化矽膜、氮化矽膜、氧化鋁膜、氧氮化鋁膜、等等。
接著,在惰性氣體氛圍或氧氛圍中執行第二熱處理(較佳地,在高於或等於200℃且低於或等於400℃的溫度,舉例而言,高於或等於250℃且低於或等於350℃)。舉例而言,在氮氛圍中,在250℃下,執行第二熱處理一小時。第二熱處理執行加熱,而部份氧化物半導體層(通道形成區)與氧化物絕緣層407接觸。
在本實施例中,設有氧化物絕緣層456且部份地曝露的氧化物半導體層441在氮氛圍或惰性氣體氛圍中或在降壓下進一步接受熱處理。藉由氮氛圍或惰性氣體氛圍或降壓下的熱處理,可以降低未由氧化物絕緣層456遮蓋的氧化物半導體層441的曝露區的電阻。舉例而言,在250℃下,在氮氛圍中,執行熱處理一小時。
藉由在氛圍中對設有氧化物絕緣層456的氧化物半導體層441執行熱處理,降低氧化物半導體層441的曝露區 的電阻,以致於形成包含具有不同電阻的複數個區域之氧化物半導體層452(在圖4B中標示為陰影區及白區)。
接著,在閘極絕緣層402、氧化物半導體層452m、及氧化物絕緣層456上形成金屬導體膜。之後,以第四微影步驟,形成光阻掩罩,將金屬導體膜選擇性地蝕刻以形成源極電極層455a和汲極電極層455b,然後,移除光阻掩罩(請參見圖4C)。
較佳的是,源極電極層455a和汲極電極層455b薄至大於或等於0.1nm且小於或等於50nm;使用比佈線層還薄的膜。由於源極和汲極電極層均為薄的導體膜,所以,可以降低閘極電極層形成的寄生電容。
較佳的是,使用包含具有高氧親和力的金屬之材料,形成源極電極層455a和汲極電極層455b。較佳的是,具有高氧親和力的金屬是選自鈦、鋁、錳、鎂、鋯、鈹、及釷之一或更多材料。在本實施例中,使用鈦膜作為源極電極層455a和汲極電極層455b中的每一者。
當執行熱處理而氧化物半導體層與具有高氧親和力的金屬層彼此接觸時,氧原子從氧化物半導體層移至金屬層,以致於增加它們之間的界面之近處中的載子濃度。因此,在它們之間的界面的近處中形成低電阻區,藉以降低氧化物半導體層與源極和汲極電極層之間的接觸電阻。
在源極電極層455a和汲極電極層455b中可以使用耐熱導電材料。藉由使用耐熱導電材料,即使當在源極電極層455a和汲極電極層455b形成後執行熱處理時,仍然可 以防止源極電極層455a和汲極電極層455b的特性改變或劣化。
關於耐熱導電材料,可以使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮(Nd)、及鈧(Sc)之元素、包含上述元素中的任何元素作為成份的合金、包含這些元素中的任何元素的組合之合金膜、包含上述元素中的任何元素作為成份的氮化物、等等。可以使用例如鋁(Al)或銅(Cu)等低電阻導電材料與上述耐熱導電材料相結合的導體膜。
源極電極層455a和汲極電極層455b可以包含金屬氧化物層。舉例而言,可以採用氧化鈦膜設於氧化物半導體層與鈦膜之間的結構、或是氧化鈦膜(舉例而言,厚度大於或等於1nm且小於或等於20nm)設於鈦膜(舉例而言,厚度大於或等於0.1nm且小於或等於5nm)與氧化物絕緣膜之間的結構。
當源極電極層455a和汲極電極層455b薄至光可透射時,源極電極層455a和汲極電極層455b具有透光特性。
經由上述步驟,對氧化物半導體膜執行脫水或脫氫熱處理,以降低電阻,然後,使部份氧化物半導體膜選擇性地成為氧過量狀態。結果,與閘極電極層451重疊的通道形成區413變成I型的,以及,與源極電極層455a重疊的高電阻源極區454a以及與汲極電極層455b重疊的高電阻汲極區454b以自行對準方式形成。經由上述製程,形成薄膜電晶體450。
此外,在空氣中,在高於或等於100℃且低於或等於200℃的溫度下,執行等於或大於一小時且等於或小於30小時的熱處理。在本實施例,在150℃下執行10小時的熱處理。此熱處理可以以固定加熱溫度執行;或者,多次重複地執行下述加熱溫度變化:加熱溫度從室溫增加至高於或等於100℃且低於或等於200℃的溫度,然後降至室溫。可以在降壓下形成氧化物絕緣膜之前執行此熱處理。降壓能夠使熱處理時間短。藉由此熱處理,將氫從氧化物半導體層導至氧化物絕緣層;因此,可以取得常關薄膜電晶體。因此,可以增進半導體裝置的可靠度。
藉由在與汲極電極層455b(及源極電極層455a)重疊的部份氧化物半導體層中形成高電阻汲極區454b(及高電阻源極區454a),可以增進薄膜電晶體的可靠度。具體而言,藉由形成高電阻汲極區454b,導電率可以從汲極電極層455b逐漸依序改變成高電阻汲極區454b和通道形成區。如此,當電晶體藉由汲極電極層455b連接至供應高電源電位VDD的佈線而操作時,即使高電場施加於閘極電極層451與汲極電極層455b之間以致於局部化高電場未施加至電晶體時,由於高電阻汲極區作為緩衝,所以,電晶體仍然具有增加的耐受電壓。
在源極電極層455a、汲極電極層455b、氧化物絕緣層456、及氧化物絕緣層459上形成保護絕緣層408。舉例而言,藉由RF濺射法以形成氮化矽膜。由於RF濺射法具有高生產力,所以,較佳地作為保護絕緣層408的形 成方法。使用含有儘可少的例如濕氣、氫離子、及OH-等雜質以及阻擋這些雜質自外部進入的無機絕緣膜,以形成保護絕緣層408;舉例而言,使用氮化矽膜、氮化鋁膜、氮氧化矽膜、氧氮化鋁膜、等等。在本實施例中,使用氮化矽膜,以形成保護絕緣層408(請參見圖4D)。
在源極電極層455a、汲極電極層455b、氧化物絕緣層456、及氧化物絕緣層459上形成氧化物絕緣層,以及,保護絕緣層408可以堆疊於氧化物絕緣層408上。可以設置如圖6A所示的平坦化絕緣層409。平坦化絕緣層409的設置可以使閘極佈線層421與源極佈線層422和423彼此進一步相離,藉以進一步降低寄生電容。
接著,執行第五微影步驟以形成光阻掩罩,以及選擇性地執行蝕刻以移除部份氧化物絕緣層408,以致於形成抵達源極電極層455a和汲極電極層455b的開口467a和467b(請參見圖4E)。
藉由濺射法或真空蒸鍍法,在開口467a和467b中形成堆疊層導電層而與源極電極層455a和汲極電極層455b接觸,以及,以第六微影步驟,形成光阻掩罩。選擇性地蝕刻堆疊層導電層以形成交會的源極佈線層422和433、佈線層457a、457b、458a、和458b(請參見圖4F)。
使用電阻低於源極和汲極電極層的電阻之導體膜,形成佈線層457a、457b、458a和458b。特別地,使用例如鋁、銅、鉻、鉭、鉬、鎢、鈦、鈮、或鈧等金屬材料、或含有這些材料中的任何材料作為主成份的合金材料,將佈 線層形成為具有單層或堆疊層結構。在本實施例中,使用鋁膜作為佈線層457a和457b中的每一層,佈線層457a和457b是第一佈線層,使用鈦膜作為佈線層458a和458b中的每一層,佈線層458a和458b是第二佈線層。
依此方式,可以提供具有較少寄生電容及低耗電的半導體裝置作為包含使用氧化物半導體層的薄膜電晶體之半導體裝置。
可以提供具有高可靠度的半導體裝置作為包含使用氧化物半導體層的薄膜電晶體之半導體裝置。
(實施例3)
在實施例3中,將參考圖5A至5F,說明包含薄膜電晶體的半導體裝置之製程與實施例1不同之另一實施例。由於部份製程有差異之外,圖5A至5F與圖1A1、1A2、及圖1B以及圖2A至2F相同,所以,相同的部份由相同的代號表示且省略相同部份的詳細說明。在本實施例中,在微影步驟中使用以多色調掩罩形成的掩罩層。
由於藉由使用多色調掩罩而形成的掩罩層具有眾多膜厚且可以藉由對掩罩層執行蝕刻而進一步改變形狀,所以,在用於處理成不同圖案的眾多蝕刻步驟中可以使用掩罩層。因此,以一多色調掩罩,可以形成對應於至少二種不同圖案的掩罩層。因此,可以減少曝光掩罩的數目,並因而也可以降低微影步驟的數目,因而可以實現製程的簡化。
根據實施例1,以第一微影步驟,在基底400上形成閘極佈線層421和閘極電極層481,以及,閘極絕緣層402堆疊於其上。氧化物半導體膜形成在閘極絕緣層402之上。在本實施例中,藉由使用In-Ga-Zn-O為基礎的氧化物半導體靶材,以濺射法,形成氧化物半導體膜。
將基底置於一種熱處理設備之電熱爐中,以及,在氮氛圍中,在450℃下,對氧化物半導體層執行熱處理一小時,以便脫水或脫氫,然後,氧化物半導體膜不曝露於空氣,以致於防止水及氫進入氧化物半導體層中。依此方式,取得氧化物半導體膜465。
接著,以濺射法或真空蒸鍍法,在氧化物半導體膜465上形成金屬導體膜466(請參見圖5A)。
金屬導體膜466是形成源極和汲極電極層的導體膜。較佳的是,源極和汲極電極層薄至大於或等於0.1nm且小於或等於50nm;使用比佈線層還薄的膜。由於源極和汲極電極層均為薄的導體膜,所以,可以降低閘極電極層形成的寄生電容。
較佳的是,使用包含具有高氧親和力的金屬之材料,形成源極和汲極電極層。較佳的是,具有高氧親和力的金屬是選自鈦、鋁、錳、鎂、鋯、鈹、及釷之一或更多材料。在本實施例中,使用鈦膜作為源極和汲極電極層中的每一者。
當執行熱處理而氧化物半導體層與具有高氧親和力的金屬層彼此接觸時,氧原子從氧化物半導體層移至金屬層 ,以致於增加它們之間的界面之近處中的載子濃度。在它們之間的界面的近處中形成低電阻區,藉以降低氧化物半導體層與源極和汲極電極層之間的接觸電阻。
在源極和汲極電極層中可以使用耐熱導電材料。藉由使用耐熱導電材料,即使當在源極電極層和汲極電極層形成後執行熱處理時,仍然可以防止源極和汲極電極層的特性改變或劣化。
關於耐熱導電材料,可以使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮(Nd)、及鈧(Sc)之元素、包含上述元素中的任何元素作為成份的合金、包含這些元素中的任何元素的組合之合金膜、包含上述元素中的任何元素作為成份的氮化物、等等。可以使用例如鋁(Al)或銅(Cu)等低電阻導電材料與上述耐熱導電材料相結合的具有耐熱性的導體膜。
源極和汲極電極層可以包含金屬氧化物層。舉例而言,可以採用氧化鈦膜設於氧化物半導體層與鈦膜之間的結構、或是氧化鈦膜(舉例而言,厚度大於或等於1nm且小於或等於20nm)設於鈦膜(舉例而言,厚度大於或等於0.1nm且小於或等於5nm)與氧化物絕緣膜之間的結構。
當源極和汲極電極層薄至光可透射時,源極和汲極電極層具有透光特性。
執行第二微影步驟,以致於光阻掩罩460形成於氧化物半導體膜465及金屬導體膜466上。
在本實施例中,顯示以高色調掩罩用於曝光以形成光阻掩罩460的實施例。形成光阻以便形成光阻掩罩460。關於光阻,可以使用正型光阻或負型光阻。在本實施例中,使用正型光阻。以旋轉塗敷法形成光阻,或者,以噴墨法選擇性地形成光阻。當以噴墨法選擇性地形成光阻時,可以防止光阻形成於不相要的部份中,造成材料的浪費。
接著,藉由使用多色調掩罩81作為曝光掩罩以照射光阻,以致於光阻受光曝照。
此處,參考圖25A至25D,說明使用多色調掩罩81的曝光。
多色調掩罩可以執行三等級曝光,以形成曝光部份、半曝光部份、及未曝光部份:多色調掩罩是光可以透射經過而具有眾多強度。藉由一次曝光及顯影處理,可以形成具複數個厚度(典型上二種厚度)的區域之光阻掩罩。因此,藉由使用多色調掩罩,可以降低光罩數目。
多色調掩罩的典型實施例是圖25A中所示的灰色調掩罩81a及圖25C中所示的半色調掩罩81b。
如圖25A所示,灰色調掩罩81a包含透光基底83、及形成於透光基底83上的遮光部份84和繞射光柵85。遮光部份84的透光率是0%。繞射光柵85具有間距小於或等於用於曝光之光的解析度極限的狹縫狀、點狀、網目狀、或類似形狀的透光部份,因而可以控制透光率。繞射光柵85可以是具有規律間距的狹縫狀、點狀、或網目狀;或是具有不規律間距的狹縫狀、點狀、或網目狀。
關於透光基底83,可以使用例如石英基底等透光基底。使用例如鉻或氧化鉻等吸收光的遮光材料,形成遮光部份84及繞射光柵85。
當灰色調掩罩81a由用於曝光的光照射時,如圖25B所示,遮光部份84的透光率86是0%,以及,未設置遮光部份84及繞射光柵85之區域的透光率86是100%。繞射光柵85的透光率86可以控制在10%至70%的範圍內。藉由調整繞射光柵的狹縫、點、或網目的間距或間隔,可以控制繞射光柵85的透光率。
如圖25C所示,半色調掩罩81b包含透光基底83、以及形成於透光基底83上的半透光部份87和遮光部份88。使用MoSiN、MoSi、MoSiO、MoSiON、CrSi、或類似者,形成半透光部份87。使用例如鉻或氧化鉻等吸收光的遮光材料,形成遮光部份88。
當半色調掩罩81b由用於曝光的光照射時,如圖25D所示,遮光部份88的透光率89是0%,以及,既未設置遮光部份88、也未設置半透光部份87之區域的透光率89是100%。半透光部份87的透光率89可以控制在10%至70%的範圍內。藉由半透光部份87的材料,控制半透光部份87的透光率。
在使用多色調掩罩之曝光之後,執行顯影,因而如圖5B所示般形成具有不同厚度的區域之光阻掩罩460。
接著,使用光阻掩罩460,執行第一蝕刻步驟,以致於將氧化物半導體膜465及金屬導體膜466蝕刻成島狀。 結果,形成氧化物半導體層461以及金屬導體層462(請參見圖5B)。
然後,對光阻掩罩460執行灰化。結果,光阻掩罩的面積(考慮三維的體積)縮減且厚度縮減。經由此步驟,移除具有小厚度的區域(與部份閘極電極層481重疊的區域)中的光阻掩罩之光阻,以致於可以形成彼此分開的光阻掩罩463a和463b。
藉由光阻掩罩463a和436b,以蝕刻移除不必要的部份,以致於形成源極電極層485a和汲極電極層485b(請參見圖5C)。
適當地調整金屬導體層462上的蝕刻之每一材料及蝕刻條件,以致於氧化物半導體層461不會因蝕刻而被移除。
在本實施例中,使用Ti膜作為金屬導體層462;以In-Ga-Zn-O為基礎的氧化物用於氧化物半導體層461;以及,使用氫氧化銨溶液(氨、水、及過氧化氫溶液的混合溶液)作為蝕刻劑。
金屬導體膜及氧化物半導體膜的蝕刻可以是乾蝕刻,而不限於濕蝕刻。
關於用於乾蝕刻的蝕刻氣體,較佳地使用含有氯的氣體(例如氯氣(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、或四氯化碳(CCl4)等氯為基礎的氣體)。
或者,可以使用含有氟的氣體(例如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、三氟甲烷(CHF3 );溴化氫(HBr);氧(O2);這些氣體中任何添加例如氦(He)或氬(Ar)等稀有氣體之氣體;等等。
關於乾蝕刻法,可以使用平行板RIE(反應離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。為蝕刻成所需形狀,適當地調整蝕刻條件(施加至線圈狀電極的電力量、施加至基底側上的電極之電力量、基底側上電極的溫度、等等)。
關於用於濕蝕刻的蝕刻劑,可以使用藉由混合磷酸、醋酸、及硝酸、氫氧化銨混合物(31重量%的過氧化氫水:28重量%的氨水:水=5:2:2)、等等而取得的溶液。可以使用ITO07N(KANTO CHEMICAL CO.,INC.製造)。
藉由清洗,將濕蝕刻中使用的蝕刻劑與被蝕刻掉的材料一起移除。包含被移除的材料和蝕刻劑的廢液可以被純化及回收。從蝕刻後的廢液中收集及再使用包含於氧化物半導體層中之例如銦等材料,藉以有效率地使用資源及降低成本。
視材料而適當地調整蝕刻條件(例如蝕刻劑、蝕刻時間、及溫度),以便蝕刻成適當形狀。
接著,移除光阻掩罩463a和463b,以及,形成作為與部份氧化物半導體層461接觸的保護絕緣膜之氧化物絕緣層407。在本實施例中,以濺射法沈積200nm厚的氧化矽膜作為氧化物絕緣層407。
接著,在惰性氣體氛圍或氧氛圍中執行第二熱處理(較佳地高於或等於200℃且低於或等於400℃,舉例而言 ,高於或等於250℃且低於或等於350℃)。舉例而言,在氮氛圍中,在250℃下,執行第二熱處理一小時。當部份氧化物半導體層(通道形成區)與氧化物絕緣層407接觸時,第二熱處理執行加熱。
經由上述步驟,對氧化物半導體膜執行脫水或脫氫熱處理,以降低電阻,然後,使部份氧化物半導體膜選擇性地成為氧過量狀態。結果,與閘極電極層481重疊的通道形成區483變成I型的,以及,與源極電極層485a重疊的高電阻源極區484a以及與汲極電極層485b重疊的高電阻汲極區484b以自行對準方式形成。經由上述製程,形成薄膜電晶體480。
此外,在空氣中,在高於或等於100℃且低於或等於200℃的溫度下,執行等於或大於一小時且等於或小於30小時的熱處理。在本實施例中,在150℃下執行10小時的熱處理。此熱處理可以以固定加熱溫度執行;或者,多次重複地執行下述加熱溫度變化:加熱溫度從室溫增加至高於或等於100℃且低於或等於200℃的溫度,然後降至室溫。可以在降壓下形成氧化物絕緣膜之前執行此熱處理。降壓能夠使熱處理時間短。藉由此熱處理,將氫從氧化物半導體層導至氧化物絕緣層;因此,可以取得常關薄膜電晶體。因此,可以增進半導體裝置的可靠度。
接著,在氧化物絕緣層407上形成保護絕緣層408。在本實施例中,使用氮化矽膜以形成保護絕緣層408作為保護絕緣層(請參見圖5D)。
接著,執行第三微影步驟以形成光阻掩罩,以及選擇性地執行蝕刻以移除部份氧化物絕緣層407及保護絕緣層408,以致於形成抵達源極電極層485a和汲極電極層485b的開口464a和464b(請參見圖5E)。
藉由濺射法或真空蒸鍍法,在開口464a和464b中形成堆疊層導電層而與源極電極層485a和汲極電極層485b接觸,以及,以第四微影步驟,形成光阻掩罩。選擇性地蝕刻堆疊層導電層以形成交會的源極佈線層422和433、佈線層487a、487b、488a、和488b(請參見圖5F)。
使用電阻低於源極和汲極電極層的電阻之導體膜,形成佈線層487a、487b、488a和488b。特別地,使用例如鋁、銅、鉻、鉭、鉬、鎢、鈦、鈮、或鈧等金屬材料、或含有這些材料中的任何材料作為主成份的合金材料,將佈線層形成為具有單層或堆疊層結構。在本實施例中,使用鋁膜作為佈線層487a和487b中的每一層,佈線層487a和487b是第一佈線層,使用鈦膜作為佈線層488a和488b中的每一層,佈線層488a和488b是第二佈線層。
依此方式,可以提供具有較少寄生電容及低耗電的半導體裝置作為包含使用氧化物半導體層的薄膜電晶體之半導體裝置。
可以提供具有高可靠度的半導體裝置作為包含使用氧化物半導體層的薄膜電晶體之半導體裝置。
本實施例可以與另一實施例適當地結合實施。
(實施例4)
在實施例4中,將參考圖7,說明使用實施例1中的透光導體材料以形成閘極電極層的實施例。因此,可以應用與實施例1相同的部份,並省略與實施例1相同的部份的說明及具有類似於實施例1的功能之部份及步驟的說明。圖7與圖1A1、1A2、及圖1B以及圖2A至2F相同,但是,部份製程中的差異除外;因此,以相同的代號表示相同的部份,以及,省略相同部份的詳細說明。
圖7中所示的膜電晶體430是通道蝕刻薄膜電晶體,以及,在具有絕緣表面的基底400上包含閘極電極層431、閘極絕緣層402、氧化物半導體層432、源極電極層435a、以及汲極電極層435b,氧化物半導體層432包含至少通道形成區433、高電阻源極區434a、及高電阻汲極區434b。此外,設置遮蓋薄膜電晶體430及與通道形成區433接觸之氧化物絕緣層407,以及,在其上設置保護絕緣層408。
在氧化物絕緣層407和保護絕緣層408中,形成到達源極電極層435a之個開口(接觸孔)。在個開口中形成佈線層437和438。在交會中,閘極佈線層421和源極佈線層422和423相堆疊,而以閘極絕緣層402、氧化物絕緣層407、及保護絕緣層介於其間。關於圖7中所示的抵達源極電極層435a的開口以及抵達形成於開口中的佈線層437和438,開口和佈線層可以設於未與氧化物半導體層432重疊的區域中。
依此方式,閘極電極層(閘極佈線層)與電連接至源極電極層或汲極電極層的佈線層交會,而以遮蓋薄膜電晶體的氧化物半導體層及閘極絕緣層之絕緣層介於其間。薄膜電晶體的閘極電極層部份地重疊氧化物半導體層上的源極和汲極電極層除外,未形成閘極電極層、閘極絕緣層、及源極或汲極電極層的堆疊層結構。
因此,由閘極電極層、閘極絕緣層、及源極或汲極電極層的堆疊層結構形成的寄生電容可以降低,以致於可以實現低耗電的半導體裝置。
在佈線層438、源極佈線層423、及保護絕緣層408上設置平坦化絕緣層409,以及,像素電極層427設於平坦化絕緣層409上。像素電極層427經由形成於平坦化絕緣層409中的開口而與佈線層438接觸,以及,薄膜電晶體430經由佈線層437和438而電連接至像素電極層427。
藉由使用薄的金屬導體膜,將源極電極層435a和汲極電極層435b均形成為透光導體膜。
此外,在圖7中,也使用透光導體膜以形成薄膜電晶體430中的閘極電極層431。
關於閘極電極層431的材料,可以使用使可見光透射的導體材料。舉例而言,可以使用下述金屬氧化物中的任一者:In-Sn-O為基礎的金屬氧化物;In-Sn-Zn-O為基礎的金屬氧化物;In-Al-Zn-O為基礎的金屬氧化物;Sn-Ga-Zn-O為基礎的金屬氧化物;Al-Ga-Zn-O為基礎的金屬氧 化物;Sn-Al-Zn-O為基礎的金屬氧化物;In-Zn-O為基礎的金屬氧化物;Sn-Zn-O為基礎的金屬氧化物;Al-Zn-O為基礎的金屬氧化物;In-O為基礎的金屬氧化物;Sn-O為基礎的金屬氧化物;及Zn-O為基礎的金屬氧化物。其厚度適當地設定在大於或等於50nm且小於或等於300nm的範圍內。關於用於閘極電極層431的金屬氧化物的沈積法,使用濺射法、真空蒸鍍法(電子束蒸鍍法等等)、放電離子電鍍法、或噴灑法。當使用濺射法時,較佳的是使用含有2wt%(含)至10wt%(含)的SiO2之靶材以執行沈積,以及,在透光導體膜中含有抑制晶化的SiOX(x>0),以在稍後步驟中的脫水或脫氫熱處理時防止晶化。
依此方式,形成薄膜電晶體430作為透光薄膜電晶體。
在配置有薄膜電晶體430的像素中,以可見光可透射的導體膜形成像素電極層427、另一電極層(例如電容器電極層)、或佈線層(例如電容器佈線層),以致於實現具有高孔徑比的顯示裝置。無需多言,較佳的是以使可見光透射的膜用於形成閘極絕緣層402、氧化物絕緣層407、及保護絕緣層408。
在本說明書中,使可見光透射的導體膜意指厚度使75%至100%的可見光透射之膜。在膜具有導電率的情形中,膜也被稱為透明導體膜。此外,對於可見光半透明的導體膜可以作為施加至閘極電極層、源極電極層、汲極電 極層、像素電極層、或其它電極層或其它佈線層之金屬氧化物。對可見光半透明意指可見光透射率是50%至75%。
由於薄膜電晶體430具有透光特性,所以,可以增進孔徑比。舉例而言,特別是對於10吋或更小的小型液晶顯示面板而言,即使當像素的尺寸降低以藉由增加閘極佈線的數目來實現更高解析度的顯示影像時,仍然可以取得高孔徑比。此外,藉由使用透光膜作為薄膜電晶體430中的元件,即使當一像素分成眾多副像素以實現寬廣視角時,仍然可以取得高孔徑比。亦即,即使當配置高密度的薄膜電晶體組時,仍然可以維持高孔徑比,以及,顯示區可以具有充份的面積。舉例而言,在一像素包含二至四個子像素的情形中,由於薄膜電晶體具有透光性,所以,孔徑比可以增進。此外,以同於薄膜電晶體中的元件相同的步驟及相同的材料來形成儲存電容器,以致於儲存電容器可以具有透光特性,藉此,可以進一步增進孔徑比。
本實施例可以與其它實施例適當地結合實施。
(實施例5)
在實施例5中,將參考圖8,說明與實施例1不同的薄膜電晶體製程之實施例。圖8與圖1A1、1A2、及圖1B以及圖2A至2F相同,但是,部份製程中的差異除外;因此,以相同的代號表示相同的部份,以及,省略相同部份的詳細說明。
根據實施例1,閘極佈線層421和閘極電極層471形 成於基底400上,以及,閘極絕緣層402堆疊於其上。
接著,形成氧化物半導體膜並以微影步驟將其處理成島狀氧化物半導體層。
然後,使氧化物半導體層接受脫水或脫氫。用於脫水或脫氫的第一熱處理之溫度為大於或等於400℃且小於或等於750℃,較佳地大於或等於425℃。注意,在溫度為425℃或更高的情形中,熱處理時間可為一小時或更少,而在溫度低於425℃的情形中,熱處理時間比一小時長。在本實施例中,基底被置於電熱爐中,電熱爐是一種熱處理設備,在氮氛圍中,對氧化物半導體層執行熱處理,然後,氧化物半導體層未曝露於空氣,可以防止水及氫進入氧化物半導體層中。以此方式,取得氧化物半導體層。之後,將高純度氧氣、高純度N2O氣體、或超乾空氣(具有-40℃或以下,較佳地-60℃或以下的露點)導入相同爐中並執行冷卻。較佳的是,水、氫、等等儘可能少地包含於氧氣或N2O氣體中。或者,較佳的是,導入於熱處理設備中之氧氣或N2O氣體具有的純度為6N(99.9999%)或更大,更佳地為7N(99.99999%)或更大(亦即,氧氣或N2O氣體中的雜質濃度設定為1ppm或更低,更佳地為0.1ppm或更低)。
熱處理設備不限於電熱爐,舉例而言,可以使用例如GRTA(氣體快速熱退火)設備或是LRTA(燈快速熱退火)設備等RTA(快速熱退火)設備。LRTA設備是以例如鹵素燈、金屬鹵化物燈、氙氣電弧燈、碳電弧燈、高壓 鈉燈、高壓水銀燈等燈發射的光(電磁波)的照射,以加熱物體。LRTA設備設有裝置,以不僅來自燈,也以例如電阻加熱器的熱傳導或熱輻射來加熱要處理的物體。GRTA是使用高溫氣體以執行熱處理的方法。關於氣體,使用不會因熱處理而與受處理的物體反應的惰性氣體,例如氮或例如氬等稀有氣體。使用RTA法,在600℃至700℃下執行熱處理數分鐘。
在脫水或脫氫的第一熱處理後,在氧氣氛圍或N2O氛圍中,在高於或等於200℃且低於或等於400℃的溫度下,較佳地高於或等於200℃且低於或等於300℃的溫度下,執行熱處理
在氧化物半導體膜被處理成島狀氧化物半導體膜之前,對其執行氧化物半導體層的第一熱處理。在該情形中,在第一熱處理之後,將基底自加熱設備中取出並對其執行微影步驟。
經由上述步驟,使整體氧化物半導體膜地成為氧過量狀態而具有較高的電阻,亦即,變成I型氧化物半導體膜。因此,形成整個區域具有I型導電率的氧化物半導體層472。
接著,在氧化物半導體層472上,以微影步驟形成光阻掩罩,選擇性地蝕刻以形成源極電極層475a和汲極電極層475b,然後,以濺射法形成氧化物絕緣層407。
接著,為了降低薄膜電晶體的電特徵變異,在惰性氣體氛圍或氮氣氛圍中(較佳地,在高於或等於150℃且低 於或等於350℃的溫度下),執行熱處理。舉例而言,在氮氣氛圍中,在250℃的溫度下,執行熱處理一小時。
此外,在空氣中,在高於或等於100℃且低於或等於200℃的溫度下,執行等於或大於一小時且等於或小於30小時的熱處理。在本實施例中,在150℃下執行10小時的熱處理。此熱處理可以以固定加熱溫度執行;或者,多次重複地執行下述加熱溫度變化:加熱溫度從室溫增加至高於或等於100℃且低於或等於200℃的溫度,然後降至室溫。可以在降壓下形成氧化物絕緣膜之前執行此熱處理。降壓能夠使熱處理時間短。藉由此熱處理,將氫從氧化物半導體層導至氧化物絕緣層;因此,可以取得常關薄膜電晶體。因此,可以增進半導體裝置的可靠度。
接著,在氧化物絕緣層407上形成保護絕緣層408。
接著,執行微影步驟以形成光阻掩罩,以及選擇性地執行蝕刻以移除部份氧化物絕緣層407及保護絕緣層408,以致於形成抵達源極電極層475a和汲極電極層475b的開口。
藉由濺射法或真空蒸鍍法,在開口中形成堆疊層導電層而與源極電極層475a和汲極電極層475b接觸,以及,以微影步驟,形成光阻掩罩。選擇性地蝕刻堆疊層導電層以形成交會的源極佈線層422和433、佈線層477a、477b、478a、和478b(請參見圖8)。
依此方式,可以提供具有較少寄生電容及低耗電的半導體裝置作為包含使用氧化物半導體層的薄膜電晶體之半 導體裝置。
可以提供具有高可靠度的半導體裝置作為包含使用氧化物半導體層的薄膜電晶體之半導體裝置。
本實施例可以與另一實施例適當地結合實施。
(實施例6)
在實施例6中,將參考圖9,說明作為源極和汲極區的氧化物導體層設於實施例1中的氧化物半導體層與源極和汲極電極層之間的實施例。因此,可以應用與實施例1相同的部份,並省略與實施例1相同的部份的說明及具有類似於實施例1的功能之部份及步驟的說明。圖9與圖1A1、1A2、及圖1B以及圖2A至2F相同,但是,部份製程中的差異除外;因此,以相同的代號表示相同的部份,以及,省略相同部份的詳細說明。
圖9中所示的膜電晶體469是通道蝕刻薄膜電晶體,以及,在具有絕緣表面的基底400上包含閘極電極層411、閘極絕緣層402、氧化物半導體層412、氧化物導體層416a和416b、源極電極層415a、以及汲極電極層415b,氧化物半導體層412包含至少通道形成區413、高電阻源極區414a、及高電阻汲極區414b。此外,設置遮蓋薄膜電晶體469及與通道形成區413接觸之氧化物絕緣層407,以及,在其上設置保護絕緣層408。
根據實施例1,在基底400上形成閘極佈線層421和閘極電極層411,以及,在其上堆疊閘極絕緣層402。在 閘極絕緣層402上形成氧化物半導體膜以形成被脫水或脫氫的氧化物半導體層。
在經過脫水或脫氫的氧化物半導層上,形成氧化物導體層416a和416b。本實施例中所述的是一實施例,其以同於氧化物半導體層的微影步驟,將氧化物導體層416a和416b處理成適當形狀;但是,可以以同於源極電極層和汲極電極層的微影步驟,將氧化物導體層416a和416b處理成適當形狀。
關於氧化物導體層416a和416b的形成法,使用濺射法、真空蒸鍍法(電子束蒸鍍法等等)、電弧放電離子電鍍法、或噴灑法。較佳的是氧化物導體層416a和416b都含有氧化鋅作為成份且未含有氧化銦。關於化物導體層416a和416b的材料,可以使用氧化鋅、鋅鋁氧化物、鋅鋁氧氮化物、鎵鋅氧化物、等等。每一氧化物導體層的厚度適當地設定在大於或等於50nm且小於或等於300nm的範圍內。在使用濺射法的情形中,較佳的是使用含有2wt%(含)至10wt%(含)的SiO2之靶材以執行沈積,以及,在氧化物導體膜中含有抑制晶化的SiOX(x>0),以在稍後步驟中的脫水或脫氫熱處理時防止晶化。
在本實施例中,如下所述地形成氧化物導體層416a和416b:以同於氧化物半導體層的微影步驟,執行處理成適當形狀;以及,使用源極電極層415a和汲極電極層415b作為掩罩以執行蝕刻。舉例而言,以例如光阻脫除液等鹼性溶液,可以容易地蝕刻含有氧化鋅作為成份的氧 化物導體層416a和416b。
藉由利用氧化物半導體層與氧化物導體層之間的蝕刻速率差異,執行蝕刻處理,用於將氧化物導體層分割以形成通道形成區。利用氧化物導體層的蝕刻率高於氧化物半導體層,選擇性地蝕刻在氧化物半導體層上的氧化物導體層。
因此,較佳的是以灰化步驟移除用於形成源極電極層415a和汲極電極層415b之光阻掩罩。在以脫除液蝕刻的情形中,適當地調整蝕刻條件(例如,蝕刻劑的種類、濃度、及蝕刻時間),以致於不會蝕刻掉太多氧化物導體層和氧化物半導體層。
設於氧化物半導體層412與使用金屬材料形成的汲極電極層415b之間的氧化物導體層416b也作為低電阻汲極(LRD,也稱為LRN(低電阻n型導電率))區。類似地,設於氧化物半導體層412與使用金屬材料形成的源極電極層415a之間的氧化物導體層416a也作為低電阻源極(LRS,也稱為LRN(低電阻n型導電率))區。藉由氧化物半導體層、低電阻汲極區、及使用金屬材料形成的汲極電極層的結構,可以進一步增進電晶體的耐受電壓。具體而言,低電阻汲極區的載子濃度高於高電阻汲極區(HRD區)的載子濃度,較佳地在1×1020/cm3(含)至1×1021/cm3(含)的範圍中。
當設置氧化物導體層作為氧化物半導體層與源極和汲極電極層之間的源極區和汲極區時,可以降低源極區和汲 極區的電阻,以及實現電晶體的高速操作。有效的是使用氧化物導體層作為源極和汲極區,以改進週邊電路(驅動電路)的頻率特徵。這是因為相較於金屬電極(例如,Ti)與氧化物半導體層之間的接觸,金屬電極(例如,Ti)與氧化物導體層之間的接觸可以降低接觸電阻。
此外,作為半導體裝置中的佈線材料(例如,Mo/Al/Mo)的一部份之鉬(Mo)與氧化物半導體層具有高接觸電阻的問題。這是因為Mo較不易被氧化,且相較於鈦,從氧化物半導體層取出氧的效力較差,以及,在Mo與氧化物半導體層之間的接觸介面未被改變成具有n型導電率。但是,即使在此情形中,藉由將氧化物導體層插入於氧化物半導體層與源極和汲極電極層之間,可以降低接觸電阻;因此,可以增進週邊電路(驅動電路)的頻率特徵。
在氧化物導體層蝕刻時,決定薄膜電晶體的通道長度,因此,可以進一步縮短通道長度。舉例而言,通道長度(L)可以設定為小至0.1μm(含)至2μm(含);依此方式,可以增加操作速度。
本實施例可以與任何另一實施例適當地結合實施。
依此方式,可以提供具有較少寄生電容及低耗電的半導體裝置作為包含使用氧化物半導體層的薄膜電晶體之半導體裝置。
可以提供具有高可靠度的半導體裝置作為包含使用氧化物半導體層的薄膜電晶體之半導體裝置。
(實施例7)
在實施例7中,圖10顯示一實施例,其中,當從其剖面觀看時,氧化物半導體層由氮化物絕緣膜圍繞。圖10與圖1A1、1A2、及圖1B相同,但是,氧化物絕緣層的端部之位置及上表面形狀、以及閘極絕緣層的結構不同;因此,以相同的代號表示相同的部份,以及,省略相同部份的詳細說明。
圖10中所示的膜電晶體410是通道蝕刻薄膜電晶體,以及,在具有絕緣表面的基底400上包含閘極電極層411、使用氮化物絕緣膜形成的第一閘極絕緣層492a、使用氧化物絕緣膜形成的第二閘極絕緣層492b、氧化物半導體層412、源極電極層415a、以及汲極電極層415b,氧化物半導體層412包含至少通道形成區413、高電阻源極區414a、及高電阻汲極區414b。此外,設置遮蓋薄膜電晶體410及與氧化物半導體層412的通道形成區接觸之氧化物絕緣層497b。在氧化物絕緣層497b上設置保護絕緣層498。
在氧化物絕緣層487b和保護絕緣層498中,形成到達源極電極層415a和汲極電極層415b之複數個開口(接觸孔)。在複數個開口之一中形成佈線層417a和418a,在複數個開口中的其它開口中形成佈線層417b和418b。在交會中,閘極佈線層421和源極佈線層422和423相堆疊,而以閘極絕緣層402、氧化物絕緣層497、及保護絕 緣層498介於其間。
在本實施例中的薄膜電晶體410中,閘極絕緣層具有堆疊層結構,其中,氮化物絕緣膜及氧化物絕緣膜堆疊於閘極電極層側上。在氧化物絕緣層中形成開口時,第二閘極絕緣層的氧化物絕緣膜也被選擇性地移除以曝露部份氧化物絕緣膜。
較佳的是,當從上方觀視時,至少氧化物半導體層412是在氧化物絕緣層497b及第二閘極絕緣層492b之內,以及,氧化物絕緣層497b和第二閘極絕緣層492b遮蓋薄膜電晶體。
此外,形成使用氮化物絕緣膜形成的保護絕緩層498至遮蓋氧化物絕緣層497b的上表面及側表以及接觸第一閘極絕緣層492a的氮化物絕緣膜。
關於均使用氮化物絕緣膜形成的保護絕緣層498和第一閘極絕緣層492a中的每一者,可以使用包含儘可能少的例如濕氣、氫離子、及OH-等雜質以及阻擋這些雜質從外部進入的無機絕緣膜:舉例而言,使用以濺射法或電漿CVD法取得的氮化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、等等。
在本實施例中,關於使用氮化物絕緣膜形成的保護絕緣層498,以RF濺射法設置100nm厚的氧化矽膜以遮蓋氧化物半導體層412的上表面及側表面。此外,保護絕緣層498與使用氮化物絕緣膜形成的第一閘極絕緣層492a接觸。
根據圖10中所示的結構,在使用氮化物絕緣膜形成的保護絕緣層498形成之後,在製程中濕氣從外部進入。此外,即使在完成裝置作為例如液晶顯示裝置等半導體裝置之後,仍然可以長期防止濕氣從外部進入;因此,可以增進裝置的長期間可靠度。
在本實施例中,一薄膜電晶體由氮化物絕緣膜圍繞;但是,本發明未特別限定:眾多薄膜電晶體可以由氮化物絕緣膜圍繞或是像素部份中的眾多薄膜電晶體可以由氮化物絕緣膜集體地圍繞。保護絕緣層498及第一閘極絕緣層492a彼此接觸的區域形成為至少圍繞主動矩陣基底的像素部份。
本實施例可以與另一實施例適當地結合實施。
(實施例8)
在實施例8中,將說明根據實施例1至7中的任何實施例之使用薄膜電晶體和使用電致發光的發光元件之主動矩陣發光顯示裝置的製造實施例。
使用電致發光的發光元件根據發光材料為有機化合物或無機化合物而分類。一般而言,前者稱為有機EL元件,後者稱為無機EL元件。
在有機EL元件中,藉由施加電壓至發光元件,電子及電洞分別從電極對注入至含有發光有機化合物的層,以及,電流流通。載子(電子及電洞)復合,因此,發光有機化合物受激發。發光有機化合物從激態返回至基態,藉 以發出光。歸因於此機制,此發光元件稱為電流激發發光元件。
無機EL元件根據它們的元件結構而分成散佈型無機EL元件及薄膜型無機EL元件。散佈型無機EL元件具有發光層,在發光層中,發光材料的粒子散佈於結合劑中,以及,其發光機制是利用施子能階與受子能階之施子-受子復合型發光。薄膜型無機EL元件具有一結構,在結構中,發光層夾於介電層之間,介電層又夾於電極之間,以及,其發光機制是使用金屬離子之內殼電子跳遷之局部型發光。在本實施例中,使用有機EL元件作為說明之發光元件。
圖11顯示舉例說明的半導體裝置之應用數位時間灰階驅動的像素配置實施例。
說明應用數位時間灰階驅動的像素的配置及操作。在本實施例中,一像素包含二n通道電晶體,每一n通道電晶體均包含使用氧化物半導體層之通道形成區。
像素6400包含切換電晶體6401、驅動電晶體6402、發光元件6404、及電容器6403。切換電晶體6401的閘極連接至掃描線6406。切換電晶體6401的第一電極(源極電極與汲極電極之一)連接至訊號線6405,以及,切換電晶體6401的第二電極(源極電極與汲極電極中的另一電極)連接至驅動電晶體6402的閘極。驅動電晶體6402的閘極經由電容器6403連接至電源線6407,驅動電晶體6402的第一電極連接至電源線6407,以及,驅動電晶體 6402的第二電極連接至發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共同電極6408。共同電極6408電連接至設於相同基底上的共同電位線。
發光元件6404的第二電極(共同電極6408)設於低電源電位。注意,低電源電位滿足低電源電位<相對於設定於電源線6407的高電源電位之高電源電位。關於低電源電位,舉例而言,可以使用接地(GND)、或0V。在高電源電位與低電源電位之間的電位差施加至發光元件6404,以及電流供應至發光元件6404,以致於發光元件6404發光。慮及上述,每一電位設定成高電源電位與低電源電位之間的電位差是發光元件6404的順向臨界電壓或更高。
藉由交替地使用驅動電晶體6402的閘極電容器,可以省略電容器6403。驅動電晶體6402的閘極電容可以形成於通道區與閘極電極之間。
在電壓輸入電壓驅動法的情形中,視頻訊號輸入至驅動電晶體6402的閘極,以致於驅動電晶體6402處於充份開啟或關閉的二狀態中的任一狀態。亦即,驅動電晶體6402在線性區操作。由於驅動電晶體6402在線性區操作,所以,比電源線6407的電壓還高的電壓施加至驅動電晶體6402的閘極。高於或等於(電源線電壓+驅動電晶體6402的Vth)之電壓施加至訊號線6405。
在執行類比灰階驅動以取代數位時間灰階驅動的情形 中,藉由改變輸入訊號,可以使用與圖11相同的像素配置。
在執行類比灰階驅動的情形中,高於或等於(發光元件6404的順向電壓+驅動電晶體6402的Vth)之電壓施加至驅動電晶體6402的閘極。發光元件6404的順向電壓表示取得所需亮度之電壓且包含至少順向臨界電壓。輸入驅動電晶體6402藉以在飽合區操作的視頻訊號,以致於電流可以供應給發光元件6404。為了使驅動電晶體6402在飽合區操作,電源線6407的電位設定為高於驅動電晶體6402的閘極電位。當使用類比視頻訊號時,能夠根據視頻訊號而供應電流至發光元件6404,以及執行類比灰階驅動。
圖11中所示的像素配置不限於此。舉例而言,開關、電阻器、電容器、電晶體、邏輯電路、等等可以加至圖11中所示的像素。
接著,參考圖12A至12C,說明發光元件的結構。在本實施例中,以n通道驅動TFT為例,說明像素的剖面結構。以類似於實施例4中所述的薄膜電晶體之方式,製造圖12A、12B、及12C中顯示之用於半導體裝置中使用的驅動TFT 7001、7011、及7021,TFT 7001、7011、及7021是均包含氧化物半導體層的透光薄膜電晶體。
為了取出發光元件發射的光,陽極與陰極中至少之一是使光透射的。薄膜電晶體及發光元件形成於基底上。關於發光元件的結構,有下述結構:頂部發光結構,其中, 經由與基底相反的表面,取出發射光;底部發光結構,其中,經由基底側上的表面,取出發射光;及,雙發光結構,其中,經由與基底相反的表面及基底側上的表面,取出發射光。圖11中所示的像素配置可以應用至具有這些發光結構中的任何結構之發光元件。
參考圖12A,說明具有底部發光結構的發光元件。
圖12A是驅動TFT 7001是n通道TFT及從發光元件7012發射至第一電極7013側的情形中像素的剖面視圖。在圖12A中,形成電連接至驅動TFT 7011的汲極電極層之佈線層7018a和7018b,以及在其上形成平坦化絕緣層7036。佈線層7018b接觸形成於平坦化絕緣層7036中的開口中的透光導體膜7017以及電連接至驅動TFT 7011和透光導體膜7017。在透光導體膜7017上形成發光元件7012的第一電極7013,以及,EL層7014及第二電極7015依此次序堆疊於第一電極7013上。
關於透光導體膜7017,可以使用例如包含氧化鎢的氧化銦膜、包含氧化鎢的銦鋅氧化物膜、包含氧化鈦的氧化銦膜、包含氧化鈦的銦錫氧化物膜、銦錫氧化物膜、銦鋅氧化物膜、或添加氧化矽的銦錫氧化物膜。
可以使用各種材料以形成發光元件的第一電極7013。舉例而言,在使用第一電極7013作為陰極的情形中,較佳的是使用具有低功函數的材料,例如Li或Cs等鹼金屬、例如Mg、Ca、或Sr等鹼土金屬、含有這些金屬中的任何金屬的合金(Mg:Ag、Al:Li、等等)、或例如Yb或 Er等稀土金屬。在圖12A中,第一電極7013的厚度是可使光透射的厚度(較佳地,約5nm至30nm)。舉例而言,使用20nm厚的鋁膜作為第一電極7013。
注意,透光導體膜及鋁膜可以堆疊,然後被選擇性地蝕刻以致於形成透光導體膜7017和第一電極7013。在該情形中,藉由使用相同的掩罩以執行蝕刻,這是較佳的。
第一電極7013的週圍由分隔壁7019遮蓋。使用聚醯亞胺、丙烯酸、聚醯胺、環氧樹脂等有機樹脂膜、無機絕緣膜、或有機聚矽烷,形成分隔壁7019。特別較佳的是,使用感光樹脂材料,形成分隔壁7019而在第一電極7013上具有開口,以致於開口的側壁形成為具有連續曲率的傾斜表面。在使用感光樹脂材料作為分隔壁7019的情形中,可以省略形成光阻掩罩的步驟。
形成於第一電極7013和分隔壁7019上的EL層可以包含至少發光層及形成為單層或堆疊的複數層。當EL層7014形成為複數層時,可以藉由在作為陰極的第一電極7013上依序堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層,以形成EL層7014。注意,並非需要設置所有這些層。
堆疊次序不限於上述;可以在作為陽極的第一電極7013上依序堆疊電洞注入層、電洞傳輸層、發光層、電子傳輸層、及電子注入層。但是,慮及耗電,由於可以抑制驅動電路部份中的電壓增加及可以降低耗電,所以,較佳的是第一電極7013作為陰極,以及,在第一電極7013 上依序堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層。
關於形成於EL層7014上的第二電極7015,可以使用各種材料。舉例而言,在使用第二電極7015作為陽極的情形中,較佳的是使用具有高功函數的材料,例如ZrN、Ti、W、Ni、Pt、Cr或透光導體材料ITO、IZO、或ZnO。此外,在第二電極7015上設置例如屏蔽光的金屬、反射光的金屬等屏蔽膜7016。在本實施例中,使用ITO膜作為第二電極7015,以及,使用Ti膜作為屏蔽膜7016。
發光元件7012相當於包含發光層的EL層7014夾於第一電極7013與第二電極7015之間的區域。在圖12A中所示的元件結構的情形中,從發光元件7012發射的光如箭頭所示般從第一電極7013發射。
在圖12A中所示的實施例中,使用透光導體膜作為閘極電極層,以及,從發光元件7012發射的光通過濾光層7033而經過基底發射。
以例如噴墨法等滴放法、印刷法、使用微影技術的蝕刻法、或類似者,形成濾光層7033。
濾光層7033由塗覆層7034遮蓋,也由保護絕緣層7035遮蓋。圖12A顯示具有薄厚度的塗覆層7034;但是,塗覆層具有平坦化導因於濾光層7033的粗糙度之功能。
設置形成於保護絕緣層7035、絕緣層7032、及絕緣 層7031中且抵達汲極電極層的接觸孔以致重疊分隔壁7019。
接著,參考圖12B,說明具有雙發光結構的發光元件。
在圖12B中,形成電連接至驅動TFT 7021的汲極電極層之佈線層7028a和7028b,以及,在其上形成平坦化絕緣層7046。佈線層7028b接觸形成於平坦化絕緣層7046中的開口中的透光導體膜7027以及電連接驅動TFT 7021和透光導體膜7027。在透光導體膜7027上形成發光元件7022的第一電極7023,以及,EL層7024及第二電極7025依此次序堆疊於第一電極7023上。
關於透光導體膜7027,可以使用例如包含氧化鎢的氧化銦膜、包含氧化鎢的銦鋅氧化物膜、包含氧化鈦的氧化銦膜、包含氧化鈦的銦錫氧化物膜、銦錫氧化物膜、銦鋅氧化物膜、或添加氧化矽的銦錫氧化物膜。
可以使用各種材料以形成第一電極7023。舉例而言,在使用第一電極7023作為陰極的情形中,較佳的是使用具有低功函數的材料,例如Li或Cs等鹼金屬、例如Mg、Ca、或Sr等鹼土金屬、含有這些金屬中的任何金屬的合金(Mg:Ag、Al:Li、等等)、或例如Yb或Er等稀土金屬。在本實施例中,第一電極7023作為陰極且第一電極7023的厚度是可使光透射的厚度(較佳地,約5nm至30nm)。舉例而言,使用20nm厚的鋁膜作為第一電極7023。
注意,透光導體膜及鋁膜可以堆疊,然後被選擇性地蝕刻以致於形成透光導體膜7027和第一電極7023。在該情形中,藉由使用相同的掩罩以執行蝕刻,這是較佳的。
第一電極7023的週圍由分隔壁7029遮蓋。使用聚醯亞胺、丙烯酸、聚醯胺、環氧樹脂等有機樹脂膜、無機絕緣膜、或有機聚矽烷,形成分隔壁7029。特別較佳的是,使用感光樹脂材料,形成分隔壁7029而在第一電極7023上具有開口,以致於開口的側壁形成為具有連續曲率的傾斜表面。在使用感光樹脂材料作為分隔壁7029的情形中,可以省略形成光阻掩罩的步驟。
形成於第一電極7023和分隔壁7029上的EL層7024可以包含至少發光層及形成為單層或堆疊的複數層。當EL層7024形成為複數層時,可以藉由在作為陰極的第一電極7023上依序堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層,以形成EL層7024。注意,並非需要設置所有這些層。
堆疊次序不限於上述;可以在作為陽極的第一電極7023上依序堆疊電洞注入層、電洞傳輸層、發光層、電子傳輸層、及電子注入層。但是,慮及耗電,由於較低耗電,所以,較佳的是第一電極7023作為陰極,以及,在第一電極7023上依序堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層。
關於形成於EL層7024上的第二電極7025,可以使用各種材料。舉例而言,在使用第二電極7025作為陽極 的情形中,較佳的是使用具有高功函數的材料,例如透光導體材料ITO、IZO、或ZnO。在本實施例中,使用包含氧化矽的ITO膜作為第二電極7025,第二電極7025係作為陽極。
發光元件7022相當於包含發光層的EL層7024夾於第一電極7023與第二電極7025之間的區域。在圖12B中所示的元件結構的情形中,從發光元件7022發射的光如箭頭所示般從第二電極7025側及第一電極7023側發射。
在圖12B中所示的實施例中,使用透光導體膜作為閘極電極層,以及,使用透光薄膜作為源極電極層和汲極電極層,以及,從發光元件7022發射至第一電極7023側的光通過濾光層7043而經過基底發射。
以例如噴墨法等滴放法、印刷法、使用微影技術的蝕刻法、或類似者,形成濾光層7043。
濾光層7043由塗覆層7044遮蓋,也由保護絕緣層7045遮蓋。
設置形成於保護絕緣層7045、絕緣層7042、及絕緣層7041中且抵達汲極電極層的接觸孔以致重疊分隔壁7029。
注意,在使用具有雙發光結構的發光元件且在二顯示表面上執行全彩顯示的情形中,來自第二電極7025側的光不會通過濾光層7043;因此,設有另一濾光層的密封基底較佳地設於第二電極7025上。
接著,將參考圖12C,說明具有頂部發光結構的發光 元件。
圖12C是驅動TFT 7001是n通道TFT及光從發光元件7002發射至第二電極7005側的剖面視圖。在圖12C中,形成電連接至驅動TFT 7001的汲極電極層之佈線層7008a和7008b,以及,在其上形成平坦化絕緣層7056。佈線層7008b接觸形成於平坦化絕緣層7056中的開口中的發光元件7002的第一電極7003透以及電連接驅動TFT 7001和發光元件7002的第一電極7003。在透光導體膜7027上形成發光元件7022的第一電極7023,以及,EL層7004及第二電極7005依此次序堆疊於第一電極7003上。
可以使用各種材料以形成第一電極7003。舉例而言,在使用第一電極7003作為陰極的情形中,較佳的是使用具有低功函數的材料,例如Li或Cs等鹼金屬、例如Mg、Ca、或Sr等鹼土金屬、含有這些金屬中的任何金屬的合金(Mg:Ag、Al:Li、等等)、或例如Yb或Er等稀土金屬。
第一電極7003的週圍由分隔壁7009遮蓋。使用聚醯亞胺、丙烯酸、聚醯胺、環氧樹脂等有機樹脂膜、無機絕緣膜、或有機聚矽烷,形成分隔壁7009。特別較佳的是,使用感光樹脂材料,形成分隔壁7009而在第一電極7003上具有開口,以致於開口的側壁形成為具有連續曲率的傾斜表面。在使用感光樹脂材料作為分隔壁7009的情形中,可以省略形成光阻掩罩的步驟。
形成於第一電極7003和分隔壁7009上的EL層7004可以包含至少發光層及形成為單層或堆疊的複數層。當EL層7004形成為複數層時,可以藉由在作為陰極的第一電極7003上依序堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層,以形成EL層7014。注意,並非需要設置所有這些層。
堆疊次序不限於上述;在使用第一電極7003作為陽極的情形中,在第一電極7003上依序堆疊電洞注入層、電洞傳輸層、發光層、電子傳輸層、及電子注入層。
在圖12C中,在Ti膜、鋁膜、及Ti膜依序堆疊的堆疊膜上依序堆疊電洞傳輸層、發光層、電子傳輸層、及電子注入層,以及,在其上形成Mg:Ag合金薄膜及ITO的堆疊層。
但是,在驅動TFT 7001為n通道TFT的情形中,由於可以抑制驅動電路中的電壓增加及可以降低耗電,所以,較佳的是在第一電極7003上依序堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層。
使用透光導體材料,形成第二電極7005:舉例而言,含有氧化鎢的氧化銦、含有氧化鎢的銦鋅氧化物、含有氧化鈦的氧化銦、含有氧化鈦的銦錫氧化物、氧化銦錫(ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫等透光導體膜。
發光元件7002相當於包含發光層的EL層7004夾於第一電極7003與第二電極7005之間的區域。在圖12C中 所示的元件結構的情形中,從發光元件7002發射的光如箭頭所示般從第二電極7005側發射。
在圖12C中,TFT 7001的汲極電極層經過形成於氧化物絕緣層7051、保護絕緣層7052、平坦化絕緣層7056、平坦化絕緣層7053、及絕緣層7055中的接觸孔而電連接至第一電極7003。使用例如聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧樹脂等樹脂材料,以形成平坦化絕緣層7036、7046、7053、及7056。除了這些樹脂材料之外,也可以使用低介電常數材料(低k材料)、矽烷為基礎的樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、等等。注意,可以藉由堆疊這些材料形成的眾多絕緣膜,形成平坦化絕緣層7036、7046、7053、及7056。對於形成平坦化絕緣層7036、7046、7053、及7056之形成方法並無並特別限定,可以視材料而使用下述任何方法以形成平坦化絕緣層7036、7046、7053、及7056:舉例而言,濺射法、旋轉塗敷法、浸漬法、噴灑塗著法、滴放法(例如噴墨法、網版印刷法、偏離印刷法、等等)、輥塗法、簾幕塗著法、或刀式塗著法。
設置分隔壁7009以將第一電極7003與相鄰像素的第一電極絕緣。使用例如聚醯亞胺、丙烯酸、聚醯胺、或環氧樹脂等有機樹脂膜;無機絕緣膜;或有機聚矽烷,形成分隔壁7009。特別較佳的是,使用感光樹脂材料,形成分隔壁7009而在第一電極7003上具有開口,以致於開口的側壁形成為具有連續曲率的傾斜表面。在使用感光樹脂 材料作為分隔壁7009的情形中,可以省略形成光阻掩罩的步驟。
在圖12C的結構中,在執行全彩顯示的情形中,舉例而言,使用發光元件7001作為綠光發光元件,使用相鄰的發光元件之一作為紅光發光元件,以及使用相鄰的發光元件中的另一發光元件作為藍光發光元件。或者,使用包含三種發光元件及白光發光元件之四種發光元件,製造能夠全彩顯示的發光顯示裝置。
又或者,在圖12C的結構中,配置的所有眾多發光元件可以是白光發光元件,以及,在發光元件7002上配置具有濾光器等的密封基底,以致於製造能夠全彩顯示的發光顯示裝置。形成呈現例如白色等單色且與濾光器或色彩轉換層相結合的材料,因而可以執行全彩顯示。
實施例1中所述的用於形成源極電極層415a和汲極電極層415b之步驟及材料可以應用至每一源極電極層和每一汲極電極層。實施例1中所述的用於形成佈線層417a和418a或佈線層417b和418b之步驟及材料可以應用至佈線層7018a和7018b、佈線層7028a和7028b、及佈線層7008a和7008b中的任一佈線層。
較佳的是,源極電極層和汲極電極層薄至大於或等於0.1nm且小於或等於50nm;使用比佈線層還薄的膜。由於源極和汲極電極層均為薄的導體膜,所以,可以降低閘極電極層形成的寄生電容。因此,可以提供具有低耗電、包含使用氧化物半導體層的薄膜電晶體之半導體裝置。
無需多言,當然可以執行單色光顯示。舉例而言,藉由使用白光發光,可以形成發光系統,或是藉由使用單色發光,可以形成區域彩色發光裝置。
假使需要時,可以設置例如包含圓形極化板等極化膜的光學膜。
雖然本實施例中以EL元件作為發光元件說明,但是,也可以設置無機EL元件作為發光元件。
雖然,說明一實施例,其中,控制發光元件的驅動之薄膜電晶體(驅動TFT)電連接至發光元件,用於電流控制的TFT可以連接於驅動TFT與發光元件之間。
本實施例可以與另一實施例適當地結合實施。
(實施例9)
在實施例9中,參考圖13A及18B,說明發光顯示面板(也稱為發光面板)的外觀及剖面。圖13A是面板的平面視圖,其中,形成於第一基底上的薄膜電晶體及發光元件由密封劑密封於第一基底與第二基底之間。圖13B是圖13A的H-I剖面視圖。
密封劑4505設置成圍繞設於第一基底4501上的像素部份4502、訊號線驅動電路4503a和4503b、及掃描線驅動電路4504a和4504b。此外,第二基底4506設於像素部份4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b上。因此,像素部份4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路 4504a和4504b與填充物4507一起由第一基底4501、密封劑4505、及第二基底4506密封。以此方式,較佳地,面板由具有高氣密性及低除氣之保護膜(例如層疊膜或紫外線可固化樹脂膜)或遮蓋材料封裝(密封),以致於面板不會曝露至外部空氣。
設置於第一基底4501上的像素部份4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b均包含多個薄膜電晶體。包含於像素部份4502中的薄膜電晶體4510及包含於訊號線驅動電路4503a中的薄膜電晶體4509作為實施例,顯示於圖13B中。
可以使用包含實施例1至7中任一實施例所述的氧化物半導體層之高度可靠的薄膜電晶體作為像素中的薄膜電晶體4510。驅動電路中的薄膜電晶體4509具有導體層設置成與實施例1中所述的薄膜電晶體的氧化物半導體層的通道形成區相重疊之結構。在本實施例中,薄膜電晶體4509和4510為n通道薄膜電晶體。
導體層4540設於氧化物絕緣層4542上以致於與驅動電路中的薄膜電晶體4509中氧化物半導體層的通道形成區重疊。導體層4540設置成與氧化物半導體層的通道形成區重疊,因而可以降低因BT測試而造成的薄膜電晶體4509的臨界電壓變化量。導體層4540的電位可以與薄膜電晶體4509中的閘極電極層的電位相同或不同,導體層4540也可以作為第二閘極電極層。導體層4540的電位可為GND或0V,或者,導體層4540可處於浮動狀態。
形成遮蓋薄膜電晶體4510的氧化物半導體層之氧化物絕緣層4542。薄膜電晶體4510的源極電極層和汲極電極層電連接至形成於設在薄膜電晶體上的氧化物絕緣層4542和絕緣層4541中的開口中的佈線層4540。佈線層4550形成為接觸第一電極4517,以及,薄膜電晶體4510經由佈線層4550而電連接至第一電極4517。
實施例1中所述的用於形成源極電極層415a和汲極電極層415b之步驟及材料可以應用至源極電極層和汲極電極層。實施例1中所述的用於形成佈線層417a和418a或佈線層417b和418b之步驟及任何材料可以應用至佈線層4550。
較佳的是,源極電極層和汲極電極層均薄至大於或等於0.1nm且小於或等於50nm;使用比佈線層還薄的膜。由於源極和汲極電極層均為薄的導體膜,所以,可以降低閘極電極層形成的寄生電容。因此,可以提供具有低耗電、包含使用氧化物半導體層的薄膜電晶體之半導體裝置。
實施例1中所述的用於形成氧化物絕緣層407之步驟及材料可以應用至氧化物絕緣層4542。
濾光層4545形成於絕緣層4551上以致與發光元件4511的發光區重疊。
此外,為了降低濾光層4545的表面粗糙度,濾光層4545由作為平坦化絕緣膜的塗覆層4543遮蓋。
此外,絕緣層4544形成於塗覆層4543上。以類似於實施例1中所述的用於形成保護絕緣層408的方式,形成 絕緣層4544;舉例而言,以濺射法形成氮化矽膜。
第一電極4517是包含於發光元件4511中的像素電極,其經由佈線層4550電連接至薄膜電晶體4510的源極電極層或汲極電極層。注意,發光元件4511具有第一電極層4517的堆疊層結構及第二電極層4513;但是,對於結構並無限定。發光元件4511的結構可以視從發光元件4511取出光的方向等等而適當地改變。
使用有機樹脂膜、無機絕緣膜、或有機聚矽烷,形成分隔壁4520。特別較佳的是,使用感光樹脂材料,形成分隔壁4520而在第一電極4517上具有開口,以致於開口的側壁形成為具有連續曲率的傾斜表面。
以單層或堆疊的多個層,形成電致發光層4512。
在第二電極層4513和分隔壁4520上形成保護膜以防止氧、氫、濕氣、二氧化碳等進入發光元件4511中。關於保護膜,可以形成氮化矽膜、氮氧化矽膜、DLC膜、等等。
此外,多種訊號及電位從FPC 4518a和4518b供應至訊號線驅動電路4503a和4503b、掃描線驅動電路4504a和4504b、或像素部份4502。
由與包含於發光元件4511中的第一電極4517相同的導體膜,形成連接端電極4515,以及,使用與包含於薄膜電晶體4509中的源極和汲極電極層相同的導體膜,形成端電極4516。
連接端電極4515經由各向異性導體膜4519而電連接 至包含於FPC 4518a中的端子。
位於從發光元件4511取出光的方向上之第二基底需要具有透光特性。在該情形中,以例如玻璃板、塑膠板、聚酯膜、或丙烯酸膜等透光材料用於第二基底4506。
關於填充物4507,除了例如氮或氬等惰性氣體外,還可以使用紫外光可固化樹脂或熱固樹脂。舉例而言,可以使用聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂、矽樹脂、聚乙烯丁醛(PVB)、或乙烯乙酸乙烯酯(EVA)。舉例而言,以氮用於填充物。
此外,假使需要時,可以對發光元件的發光表面適當地設置例如極化板、圓形極化板(包含橢圓形極化板)、延遲板(四分之一波板、或半波板)、或濾光器等光學膜。此外,極化板或圓形極化板可以設有抗反射膜。舉例而言,可以執行防眩光處理,藉以使反射光由表面上的凹部及凸部散射以降低眩光。
安裝訊號線驅動電路4503a和4503b及掃描線驅動電路4504a和4504b作為分開製備的基底上使用單晶半導體膜或多晶半導體膜形成的驅動電路。或者,僅有訊號線驅動電路或其一部份、或是僅有掃描線驅動電路或其一部份,可以分別地形成及安裝。本發明不限於圖13A及13B中所示的結構。
經由上述製程,製造高度可靠的發光顯示裝置(顯示面板)作為半導體裝置。
本實施例可以與另一實施例適當地結合實施。
(實施例10)
將參考圖14A至14C,說明半導體裝置的實施例之液晶顯示面板的外觀及剖面。圖17A及14B均為面板的平面視圖,其中,薄膜電晶體4010和4011及液晶元件4013由密封劑4005密封於第一基底4001與第二基底4006之間。圖14B是圖14A或14C之M-N剖面視圖。
密封劑4005設置成圍繞設於第一基底4001上的像素部4002及掃描線驅動電路4004。第二基底4006設於像素部4002及掃描線驅動電路4004上。因此,像素部4002及掃描線驅動電路4004與液晶層4008一起由第一基底4001、密封劑4005、及第二基底4006密封。使用單晶半導體膜或多晶半導體膜而形成於分開製備之基底上的訊號線驅動電路4003安裝於一區域中,所述區域與第一基底4001上由密封劑4005圍繞的區域不同。
對於分開形成的驅動電路之連接方法並無特別限定,可以使用COG方法、接線接合法、TAB法、等等。圖14A顯示以COG法安裝訊號線驅動電路4003的實施例。圖14C顯示以TAB法安裝訊號線驅動電路4003的實施例。
設於第一基底4001上的像素部4002及掃描線驅動電路4004均包含多個薄膜電晶體。舉例而言,圖14B顯示包含於像素部4002中的薄膜電晶體4010以及包含於掃描線驅動電路4004中的薄膜電晶體4011。絕緣層4041、 4042、4020、及4021設於薄膜電晶體4010和4011上。
可以使用實施例1至7中任何實施例中所述的均包含氧化物半導體層之高度可靠的薄膜電晶體作為驅動電路中的薄膜電晶體4011及像素中的薄膜電晶體4010。在本實施例中,薄膜電晶體4010和4011為n通道薄膜電晶體。
導體層4040設於絕緣層4021上,以致於與驅動電路中的薄膜電晶體4011中的氧化物半導體層的通道形成區重疊。導體層4040設置成與氧化物半導體層的通道形成區重疊,因而可以降低因BT測試而造成之薄膜電晶體4011的臨界電壓的變化量。導體層4040的電位可以與薄膜電晶體4011的閘極電極層的電位相同或不同,導體層4040也可以作為第二閘極電極層。導體層4040的電位可為GND或0V,或者,導體層4040可處於浮動狀態。
此外,液晶元件4013的像素電極層4030經由佈線層4050而電連接至薄膜電晶體4010的源極電極層或汲極電極層。液晶元件4013的對立電極層4031設置成用於第二基底4006。像素電極層4030、對立電極層4031、及液晶層4008彼此重疊的部份相當於液晶元件4013。注意,像素電極層4030及對立電極層4031分別設有均作為對齊膜的絕緣層4032及絕緣層4033,以及,液晶層4008夾於電極層4030與對立電極層4031之間,而以絕緣層4032及4033介於其間。
可以使用透光基底作為第一基底4001與第二基底4006;可以使用玻璃、陶瓷或塑膠。關於塑膠,可以使用 玻璃強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜。
代號4305代表藉由選擇性地蝕刻絕緣膜而取得的柱狀間隔器,柱狀間隔器設置成控制像素電極層4030與對立電極層4031之間的距離(胞間隙)。或者,可以使用球形間隔器。此外,對立電極層4031電連接至形成於與薄膜電晶體4010相同的基底上之共同電位線。藉由使用共同連接部,對立電極層4031及共同電位線可以經由配置於成對基底之間的導電粒子而彼此電連接。導電粒子包含於密封劑4005中。
或者,可以使用不需要對齊膜之呈現藍相位的液晶。藍相位是當膽茲液晶的溫度增加時正好在膽茲相位變成各向等性相位之前產生的液晶相位之一。由於藍相位僅在相當狹窄的溫度範圍內產生,所以,以含有5重量%或更高的掌性劑以擴展溫度範圍之液晶成份用於液晶層4008。包含呈現藍相位的液晶及掌性劑的液晶成份具有1msec或更小的短響應時間且具光學各向等性,而不需要對齊處理、以及具有小的視角相依性。
本發明也可應用至透射式液晶顯示裝置與透反射式液晶顯示裝置。
說明液晶顯示裝置的實施例,其中,極化板設置於基底的較外表面上(觀視者側上),以及,用於顯示元件的色層及電極層設置於基底的較內表面上;但是,極化板可以設置於基底的內表面上。極化板及色層的堆疊結構不限 於本實施例,可以根據極化板和色層的材料或製程條件而適當地設置。此外,顯示部除外,可以設置作為黑基質的遮光膜。
絕緣層4041形成為接觸在薄膜電晶體4011和4010的每一氧化物半導體層。實施例1中所述的用於形成氧化物絕緣層407之材料及方法可以應用至絕緣層4041。在本實施例中,使用實施例1,以濺射法形成氧化矽膜作為絕緣層4041。保護絕緣層4042形成在絕緣層4041上並與其接觸。使用類似於實施例1中所述的用於形成保護絕緣層408的方式,形成保護絕緣層4020;舉例而言,使用氮化矽膜。此外,保護絕緣層4042由作為平坦化絕緣膜的絕緣層4021遮蓋,以降低薄膜電晶體的表面粗糙度。
絕緣層4021形成為平坦化絕緣膜。使用例如聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧樹脂等具有耐熱性的有機材料以作為絕緣層4021。除了這些有機材料之外,也能夠使用低介電常數材料(低k材料)、矽烷為基礎的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、等等。可以藉由堆疊使用這些材料形成的眾多絕緣膜,以形成絕緣層4021。
絕緣層4021之形成方法並未限於特定方法,可以視其材料而使用下述方法來形成絕緣層4021:濺射法、旋轉塗敷法、浸漬法、噴灑塗著法、滴放法(例如噴墨法、網版印刷法、偏離印刷法、等等)、輥塗法、簾幕塗著法 、刀式塗著法等等。絕緣層4021的烘烤步驟也作為半導體層的退火,因而可以有效率地製造半導體裝置。
使用例如含有氧化鎢的氧化銦、含有氧化鎢的銦鋅氧化物、含有氧化鈦的氧化銦、含有氧化鈦的銦錫氧化物、銦錫氧化物(於下稱為ITO)、銦鋅氧化物、或添加氧化矽之銦錫氧化物等透光導體材料,形成像素電極層4030及對立電極層4031。
包含導電高分子(也稱為導電聚合物)的導電成份可以用於形成像素電極層4030及對立電極層4031。使用導電成份形成的像素電極較佳地具有小於或等於10000歐姆/平方的薄片電阻以及在波長550nm時大於或等於70%的透光率。此外,包含於導電成份中的導電高分子的電阻率較佳地小於或等於0.1Ω‧cm。
關於導電高分子,可以使用所謂的π電子共軛導電聚合物。舉例而言,可為聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、這些材料之中的二或更多種的共聚物。
不同的訊號及電位從可撓印刷電路(FPC)4018供應給分別形成的訊號線驅動電路4003、及掃描線驅動電路4004、及像素部4002。
使用與包含於液晶元件4013中的像素電極層4030相同的導體膜,形成連接端電極4015,以及,使用與薄膜電晶體4010和4011的源極和汲極電極層相同的導體膜,形成端電極4016。
連接端電極4015經由各向異性導體膜4019而電連接至包含於FPC 4018中的端子。
圖14A至14C顯示訊號線驅動電路4003分別地形成及安裝於第一基底4001上的實施例;但是,本實施例不限於此結構。掃描線驅動電路可以分開地形成,然後安裝,或是,僅有部分訊號線驅動電路或部份掃描線驅動電路分別地形成,然後安裝。
對於液晶顯示模組,可以使用對絞向列(TN)模式、平面中切換(IPS)模式、邊緣場切換(FFS)模式、多域垂直對齊(MVA)模式、圖案化垂直對齊(PVA)模式、軸向對稱對齊微胞(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、抗鐵電液晶(AFLC)模式、等等。
於下,說明VA液晶顯示裝置的實施例。
VA液晶顯示裝置具有一種控制液晶顯示面板的液晶分子之對齊的形式。在VA液晶顯示裝置中,當無電壓施加時,液晶分子在相對於面板表面的垂直方向上對齊。在本實施例中,特別地,像素分成一些區域(子像素),以及,液晶分子在它們各別的區域中以不同方向對齊。這被稱為多域或多域設計。於下說明多域設計的液晶顯示裝置。
圖15及圖16均顯示VA液晶顯示面板的像素結構。圖16是基底600的平面視圖。圖15顯示圖16中的Y-Z剖面結構。於下,將參考此二圖以作出詳細說明。
在本像素結構中,多個像素電極設置於一像素中,以及,TFT連接至每一像素電極。眾多TFT構造成由不同的閘極訊號驅動。亦即,施加至多域像素中的各別像素電極之訊號彼此獨立地受控。
像素電極層624經由接觸孔623及660中之佈線662而連接至TFT 628的源極或汲極電極層618。此外,像素電極層626經由絕緣膜620及設置成遮蓋絕緣層620的絕緣層622中之接觸孔627中的佈線663而連接至TFT 629的源極或汲極電極層619。TFT 628的閘極佈線602與TFT 629的閘極佈線603分開,以致於可以供應不同的閘極訊號。另一方面,作為資料線的源極或汲極電極層619由TFT 628和629共用。實施例1至7中所述的任何薄膜電晶體可以適當地作為TFT 628及629中的每一TFT。
實施例1中所述的用於形成源極電極層415a和汲極電極層415b的步驟及材料可以應用至源極或汲極電極層616、618、及619。施例1中所述的用於形成佈線層417a和418a或佈線層417b和418b的步驟及材料可以應用至佈線層622及623中的任一者。
較佳的是,源極電極層和汲極電極層薄至大於或等於0.1nm且小於或等於50nm;使用比佈線層還薄的膜。由於源極和汲極電極層均為薄的導體膜,所以,可以降低閘極電極層形成的寄生電容。因此,可以提供具有低耗電、包含使用氧化物半導體層的薄膜電晶體之半導體裝置。
此外,設置電容器佈線690及閘極絕緣層606堆疊於 其上,閘極絕緣層606作為儲存電容器中的介電質,儲存電容器使用像素電極或電連接至像素電極之電容器電極。
像素電極層624的形狀與像素電極層626的形狀不同,這些像素電極層由狹縫625分開。像素電極層626形成為圍繞具有V形的像素電極層624。藉由TFT 628及629,使施加至像素電極層624和626的電壓的時序不同,因而控制液晶的對齊。圖18顯示此像素配置的等效電路。TFT 628連接至閘極佈線602,TFT 629連接至閘極佈線603。藉由供應不同的閘極訊號至閘極佈線602和603,TFT 628和629的操作時序可以不同。
對立基底601設有遮光膜632、第二色膜636及對立電極層640。平坦化膜637也稱為塗覆膜,其形成於第二色膜636與對立電極層640之間,以防止液晶的對齊失序。圖17顯示對立基底側上的結構。對立電極層640是由眾多像素共用,以及,設有狹縫641。像素電極層624和626的側上的狹縫641和狹縫625以嚙合方式交錯地配置;因此,有效地產生歪斜電場,以及,可以控制液晶的對齊。因此,液晶的方向視位置而變,以致於加寬視角。
此外,像素電極層624、液晶層650、及對立電極層640彼此重疊,以致於形成第一液晶元件。此外,像素電極層626、液晶層650、及對立電極層640彼此重疊以形成第二液晶元件。此外,使用多域結構,其中,設置第一液晶元件及第二液晶元件以用於一像素。
本實施例可以與另一實施例適當地結合實施。
(實施例11)
在實施例11中,將說明作為本發明的實施例之半導體裝置的電子紙實施例。
圖19顯示作為應用本發明的實施例之半導體裝置的實施例之主動矩陣電子紙。適當地使用實施例1至7中任一實施例中所述的薄膜電晶體作為半導體裝置中使用的薄膜電晶體581。
圖19中的電子紙是使用對絞球顯示系統的顯示裝置實施例。對絞球顯示系統意指一方法,其中,著色成黑及白的球形粒子配置於第一電極層與第二電極層之間,第一電極層與第二電極層是用於顯示元件的電極層,以及,在第一電極層與第二電極層之間產生電位差,以控制球形粒子的方向,以致於執行顯示。
設置於基底580上的薄膜電晶體581是底部閘極薄膜電晶體,且其源極或汲極電極層電連接至形成於氧化物絕緣層583及保護絕緣層584中的開口中的佈線層589a和589b。佈線層589b設置成與形成於設在佈線層589b上方的絕緣層585中的開口中的第一電極層587相接觸。薄膜電晶體581經由佈線層589a和589b而電連接至第一電極層587。
實施例1中所述的用於形成源極電極層415a和汲極電極層415b的步驟及材料可以應用至源極或汲極電極層。施例1中所述的用於形成佈線層417a和418a或佈線層 417b和418b的步驟及材料可以應用至佈線層589a和589b。
較佳的是,源極電極層和汲極電極層均薄至大於或等於0.1nm且小於或等於50nm;使用比佈線層還薄的膜。由於源極和汲極電極層均為薄的導體膜,所以,可以降低閘極電極層形成的寄生電容。因此,可以提供具有低耗電、包含使用氧化物半導體層的薄膜電晶體之半導體裝置。
在第一電極層587與第二電極層588之間,設置球形粒子。每一球形粒子包含黑色區590a、白色區590b、以及圍繞黑色區590a和白色區590b而由液體填充的穴594。球形粒子589的週圍由例如樹脂等填充物595填充(請參見圖19)。在本實施例中,第一電極層587對應於像素電極,設置成用於對立基底596的第二電極層588對應於共同電極。
此外,也能夠使用電泳元件以取代對絞球。使用具有約10μm至200μm的直徑之微囊,其中,透明液體、正電荷的白微粒子、及負電荷的黑微粒子封裝於微囊中。在設於第一電極層與第二電極層之間的微囊中,當由第一電極層及第二電極層施加電場時,白微粒與黑微粒移至彼此相反的方向,以致於可以顯示白色或黑色。使用此原理的顯示元件是電泳顯示元件,一般稱為電子紙。電泳顯示元件具有比液晶顯示元件還高的反射率,因此,不需要輔助光、耗電低且在昏暗的地方仍可辨識顯示部。此外,即使當功率未供應給顯示部時,仍然可以保持曾經顯示的影像 。因此,即使具有顯示功能的半導體裝置(也簡稱為顯示裝置或設有顯示裝置之半導體裝置)離開電波源時,仍然可以儲存顯示的影像。
經由上述製程,可以製造高度可靠的電子紙作為半導體裝置。
本實施例可以與另一實施例適當地結合實施。
(實施例12)
本說明書中揭示的半導體裝置可以應用至不同的電子設備(包含遊戲機)。電子設備的實施例為電視機(也稱為電視或電視接收器)、電腦等的監視器、例如數位相機或數位攝影機等像機、數位相框、行動電話手機(也稱為行動電話或行動裝置)、可攜式遊戲機、可攜式資訊端、音頻再生裝置、以及例如彈珠台等大型遊戲機、等等。
圖20A顯示行動電話手機1100的實施例。行動電話手機1100設有併入於殼1101中的顯示部1102、操作鍵1103、外部連接埠1104、揚音器1105、麥克風1106、等等。
圖20A中所示的行動電話手機1100的顯示部1102可由手指等碰觸,藉以將資料輸入至行動電話手機1100。此外,以手指等觸控顯示部1102,可以執行例如撥打電話、撰寫電子郵件等操作。
主要有三種顯示部1102的螢幕模。第一模式是主要用於顯示影像的顯示模式。第二模式是主要用於輸入例如 文字等資料的輸入模式。第三模式是顯示及輸入模式,其中,結合顯示模式與輸入模式等二模式。
舉例而言,在撥打電話或撰寫郵件的情形中,選取主要用於輸入文字的文字輸入模式以用於顯示部1102,以致於可以輸入螢幕上顯示的文字。在該情形中,較佳的是在顯示部1102的螢幕的幾乎所有面積上顯示鍵盤或數字鍵。
當在行動電話手機1100內包含例如陀螺儀及加速度感測器等用於偵測傾斜的感測器時,藉由決定行動電話手機1100的方向(行動電話手機1100為用於橫式或直式的水平置放或垂直置放),而自動地切換顯示部1102的螢幕上的顯示。
藉由碰觸顯示部1102或操作殼1101的操作鍵1103,以切換螢幕模式。或者,可視顯示部1102上顯示的影像種類而切換螢幕模式。舉例而言,當顯示於顯示部上的影像之訊號為移動影像資料的訊號時,螢幕模式切換至顯示模式;當訊號為文字資料時,螢幕模式切換至輸入模式。
此外,在輸入模式中,當有一段時間未執行碰觸顯示部1102的輸入並偵測到顯示部1102中的光學感測器偵測到的訊號時,螢幕模式可以被控制而從輸入模式切換至顯示模式。
顯示部1102也可以作為影像感測器。舉例而言,當顯示部1102由手掌或手指碰觸時,取得掌紋或指紋等影 像,因而可以執行人員識別。此外,藉由在顯示部中設置發射近紅外光的背照光或感測光源,可以取得指紋、掌紋、等影像。
在顯示部1102中,設置眾多實施例1中所述的薄膜電晶體作為像素的切換元件。
圖20B顯示行動電話手機的另一實施例。可攜式資訊終端的實施例顯示於圖20B中,其具有眾多功能。舉例而言,除了電話功能之外,此可攜式資訊終端可以藉由併有電腦而具有處理各式各樣的資料件之功能。
圖20B中所示的可攜式資訊終端包含殼1800及殼1801。殼1800設有顯示面板1802、揚音器1803、麥克風1804、指標裝置1806、相機鏡頭1807、外部連接端子1808、等等。殼1801設有鍵盤1810、外部記憶體插槽1811等等。此外,天線併入殼1801內。
顯示面板1802設有觸控面板。圖20B中以虛線表示顯示為影像的眾多操作鍵1805。
此外,除了上述結構之外,可以併入非接觸式IC晶片、小型記憶體裝置、等等。
本發明的發光裝置可以用於顯示面板1802及視應用模式而適當地改變顯示的方向。此外,顯示裝置在與顯示面板1802相同的表面上設有相機鏡頭1807,而能夠視訊通話。揚音器1803及麥克風1804可以用於視訊電話呼叫、記錄、播放聲音等等、以及語音通話。此外,處於圖20B中所示的展開狀態之殼1800和1801可以滑動,以致 於一殼可以疊在另一殼上,可以縮小可攜式資訊終端的尺寸,使得可攜式資訊終端適於攜帶。
外部連接端子1808可以連接至AC配接器及例如USB纜線等各種型式的纜線,而能夠充電及與個人電腦等進行資料通訊。此外,儲存媒體可以插入外部記憶體插槽1811,以致於可以儲存及移動大量資料。
此外,除了上述功能之外,也可以提供紅外線通訊功能、電視接收功能、等等。
圖21A顯示電視機9600的實施例。在電視機9600中,顯示部9603併入於機殼9601中。顯示部9603可以顯示影像。在本實施例中,機殼9601由架子9605支撐。
電視機9600可以由機殼9601的操作開關或分開的遙控器9610操作。以遙控器9610的操作開關9609,可以控制頻道及聲音,以致於可以控制顯示於顯示部9603上的影像。此外,遙控器9610可以設有顯示部9607,顯示自遙控器9610輸出的資料。
注意,電視機9600設有接收器、數據機、等等。藉由接收器,可以接收一般電視廣播。此外,當顯示裝置經由數據機有線地或無線地連接至通訊網路時,可以執行單向(從發送器至接收器)或雙向(在發送器與接收器之間、或在接收器與接收器之間、等等)資料通訊。
在顯示部9603中,設置眾多實施例1中所述的薄膜電晶體作為像素的切換元件。
圖21B顯示數位相框9700的實施例。舉例而言,在 數位相框9700中,顯示部9703併入於機殼9701中。顯示部9703可以顯示各種影像,舉例而言,顯示部9703可以顯示由數位相機等拍攝的影像資料以及作為一般相框。
在顯示部9703中,設置眾多實施例1中所述的薄膜電晶體作為像素的切換元件。
注意,數位相框9700設有操作部、外部連接端子(USB端子、可以連接至例如USB纜線等不同纜線的端子、等等)、記錄媒體插入部、等等。雖然這些元件可以設於與顯示部相同的表面上,但是,較佳地,為了數位相框9700的設計,將它們設於側表面或背面上。舉例而言,儲存數位相機拍攝的影像資料之記憶體插入於數位相框的記錄媒體插入部中,因此,影像資料可以被傳送,然後顯示於顯示部9703上。
數位相框9700可以配置成無線地傳送及接收資料。可以使用所需的影像資料經由無線傳輸而顯示的結構。
圖22顯示可攜式遊戲機,其包含機殼9881和機殼9891等二機殼。機殼9881和機殼9891藉由連接部9893而連接,它們可於連接部9893彎折。顯示部9882及顯示部9883分別併入於機殼9881和機殼9891中。
在顯示部9883中,設置眾多實施例1中所述的薄膜電晶體作為像素的切換元件。
此外,圖22中所示的可攜式遊戲機又包含揚音器部9884、記錄媒體插入部9886、LED燈9890、輸入機構(操作鍵9885、連接端子9887、感測器9888(具有測量力 量、位移、位置、速度、加速度、角速度、旋轉次數、距離、光、液體、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射、流速、濕度、梯度、振動、氣味、或紅外線的功能之感測器)、及麥克風9889)、等等。無需多言,可攜式遊戲機的結構不限於上述,可以使用至少設有本說明書中揭示的半導體裝置之其它結構。可攜式遊戲機可以適當地包含其它輔助設備。圖22中所示的可攜式遊戲機具有讀出儲存於記錄媒體中的程式或資料以將其顯示於顯示部上之功能,以及/或具有經由無線通訊而與其它可攜式遊戲機共用資訊之功能。圖22中的可攜式遊戲機的功能不限於上述,可以具有各式各樣功能。
圖24是使用根據上述實施例形成的發光裝置作為室內照明裝置3001的實施例。由於實施例4或5中所述的發光裝置在面積上可以增加,所以,發光裝置可以作為具有大面積的發光裝置。此外,上述實施例中所述的發光裝置可以作為桌燈3000。注意,照明設備依其類別包含天花板燈、桌燈、壁燈、車內燈、指示燈、等等。
如上所述,實施例1至7中任何實施例中所述的薄膜電晶體可以設置於這些各式各樣的電子設備的顯示面板中。藉由使用薄膜電晶體作為顯示面板的切換元件,可以設置高度可靠的電子設備。
(實施例13)
在本說明書中揭示的半導體裝置可以應用於電子紙。電子紙可以用於不同領域的電子設備,只要它們顯示資料即可。舉例而言,電子紙可以應用於電子書(e-書)讀取器、海報、例如火車等車輛中的廣告、或例如信用卡等不同卡片的顯示部。圖23顯示此電子設備的實施例。
圖23顯示電子書讀取器2700的實施例。舉例而言,電子書讀取器2700包含機殼2701和2703等二機殼。機殼2701和2703藉由鉸鏈2711而彼此結合,以致於電子書讀取器2700可以以鉸鏈2711為軸而打開及閉合。藉由此結構,電子書讀取器2700能夠如同紙書般操作。
顯示部2705及顯示部2707分別併入於機殼2701及機殼2703中。顯示部2705和顯示部2707可以顯示一影像、或不同的影像。在顯示部2705及顯示部2707顯示不同影像的情形中,舉例而言,右側的顯示部(圖23中的顯示部2705)可以顯示文字,而左側顯示部(圖23中的顯示部2707)可以顯示影像。
圖23顯示一實施例,其中,機殼2701設有操作部等等。舉例而言,機殼2701設有電源開關2721、操作鍵2723、揚音器2725、等等。藉由操作鍵2723,可以翻頁。注意,鍵盤、指標裝置、等等也可以設於顯示部設於其上機殼的表面上。此外,在機殼的背面或側面上,設置外部連接端子(耳機端子、USB端子、可以連接至例如AC配接器或USB電線等不同纜線的端子、等等)、記錄媒體插入部、等等。此外,電子書讀取器2700可以具有電 子字典的功能。
電子書讀取器2700具有能夠無線地傳送及接收資料的結構。經由無線通訊,可以從電子書伺服器購買及下載所需的書資料等等。
本實施例可以與另一實施例適當地結合實施。
本申請案根據2009年9月16日向日本專利局申請之日本專利申請序號2009-214485,其整體內容於此一併列入參考。
400:基底
402:閘極絕緣層
407:氧化物絕緣層
408:保護絕緣層
410:薄膜電晶體
411:閘極電極層
412:氧化物半導體層
413:通道形成區
414a:高電阻源極區
414b:高電阻汲極區
415a:源極電極層
415b:汲極電極層
417a:佈線層
417b:佈線層
418a:佈線層
418b:佈線層
421:閘極佈線層
422:源極佈線層
423:源極佈線層

Claims (7)

  1. 一種顯示裝置,具備:
    具有電晶體的通道形成區域的氧化物半導體層;
    具有與該通道形成區域重疊的區域,具有作為該電晶體的閘極電極的功能的第一導電層;
    具有與該氧化物半導體層接觸的區域,具有作為該電晶體的源極電極及汲極電極的一者的功能的第二導電層;
    具有與該第二導電層的上面接觸的區域、及與該氧化物半導體層的上面接觸的區域的第一絕緣層;
    位於該第一絕緣層的上方,在該第一絕緣層的第一開口部具有與該第二導電層接觸的區域的第三導電層;
    具有與該第三導電層的上面接觸的區域的第二絕緣層;
    位於該第二絕緣層的上方,在該第二絕緣層的第二開口部具有與該第三導電層接觸的區域的像素電極層;
    該第一開口部不具有與該氧化物半導體層的重疊;
    該第三導電層的膜厚比該第二導電層的膜厚還厚;
    該第三導電層,在未與該氧化物半導體層重疊的區域中,隔介該第一絕緣層具有與該第一導電層的重疊;
    該像素電極層具有與該通道形成區域的重疊。
  2. 一種顯示裝置,具備:
    具有電晶體的通道形成區域的氧化物半導體層;
    具有與該通道形成區域重疊的區域,具有作為該電晶體的閘極電極的功能的第一導電層;
    具有與該氧化物半導體層接觸的區域,具有作為該電晶體的源極電極及汲極電極的一者的功能的第二導電層;
    具有與該第二導電層的上面接觸的區域、及與該氧化物半導體層的上面接觸的區域的第一絕緣層;
    位於該第一絕緣層的上方,在該第一絕緣層的第一開口部具有與該第二導電層接觸的區域的第三導電層;
    具有與該第三導電層的上面接觸的區域的第二絕緣層;
    位於該第二絕緣層的上方,在該第二絕緣層的第二開口部具有與該第三導電層接觸的區域的像素電極層;
    該電晶體的通道長方向的剖面視中,該第一開口部及該第二開口部分別不具有與該氧化物半導體層的重疊;
    該第三導電層的膜厚比該第二導電層的膜厚還厚;
    該第三導電層,在未與該氧化物半導體層重疊的區域中,隔介該第一絕緣層具有與該第一導電層的重疊;
    該像素電極層具有與該通道形成區域的重疊。
  3. 如請求項1或2的顯示裝置,其中,
    該第二導電層具有鉬;
    該第三導電層具有包含鈦膜、鋁膜的堆疊層結構。
  4. 一種顯示裝置,具備:
    具有電晶體的通道形成區域的氧化物半導體層;
    具有與該通道形成區域重疊的區域,具有作為該電晶體的閘極電極的功能的第一導電層;
    具有與該氧化物半導體層接觸的區域,具有作為該電 晶體的源極電極及汲極電極的一者的功能的第二導電層;
    具有與該氧化物半導體層接觸的區域,具有作為該電晶體的源極電極及汲極電極的另一者的功能的第三導電層;
    具有與該第二導電層的上面接觸的區域、與該第三導電層的上面接觸的區域、及與該氧化物半導體層的上面接觸的區域的第一絕緣層;
    位於該第一絕緣層的上方,在該第一絕緣層的第一開口部具有與該第二導電層接觸的區域的第四導電層;
    具有與該第四導電層的上面接觸的區域的第二絕緣層;
    位於該第二絕緣層的上方,在該第二絕緣層的第二開口部具有與該第四導電層接觸的區域的像素電極層;
    該第一開口部不具有與該氧化物半導體層的重疊;
    該電晶體的通道長方向的剖面視中,該第一絕緣層不具有與該第三導電層重疊的開口部;
    該第四導電層的膜厚比該第二導電層及該第三導電層的膜厚還厚;
    該第四導電層,在未與該氧化物半導體層重疊的區域中,隔介該第一絕緣層具有與該第一導電層的重疊;
    該像素電極層具有與該通道形成區域的重疊。
  5. 一種顯示裝置,具備:
    具有電晶體的通道形成區域的氧化物半導體層;
    具有與該通道形成區域重疊的區域,具有作為該電晶 體的閘極電極的功能的第一導電層;
    具有與該氧化物半導體層接觸的區域,具有作為該電晶體的源極電極及汲極電極的一者的功能的第二導電層;
    具有與該氧化物半導體層接觸的區域,具有作為該電晶體的源極電極及汲極電極的另一者的功能的第三導電層;
    具有與該第二導電層的上面接觸的區域、與該第三導電層的上面接觸的區域、及與該氧化物半導體層的上面接觸的區域的第一絕緣層;
    位於該第一絕緣層的上方,在該第一絕緣層的第一開口部具有與該第二導電層接觸的區域的第四導電層;
    具有與該第四導電層的上面接觸的區域的第二絕緣層;
    位於該第二絕緣層的上方,在該第二絕緣層的第二開口部具有與該第四導電層接觸的區域的像素電極層;
    該電晶體的通道長方向的剖面視中,該第一開口部及該第二開口部分別不具有與該氧化物半導體層的重疊;
    該電晶體的通道長方向的剖面視中,該第一絕緣層不具有與該第三導電層重疊的開口部;
    該第四導電層的膜厚比該第二導電層及該第三導電層的膜厚還厚;
    該第四導電層,在未與該氧化物半導體層重疊的區域中,隔介該第一絕緣層具有與該第一導電層的重疊;
    該像素電極層具有與該通道形成區域的重疊。
  6. 如請求項4或5的顯示裝置,其中,
    該第二導電層及該第三導電層具有鉬;
    該第四導電層具有包含鈦膜、鋁膜的堆疊層結構。
  7. 如請求項1、2、4及5中任一項的顯示裝置,其中,
    作為該第一絕緣層,具有氧化矽膜;
    該第二絕緣層具有有機材料。
TW111112913A 2009-09-16 2010-08-23 半導體裝置 TWI792969B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009214485 2009-09-16
JP2009-214485 2009-09-16

Publications (2)

Publication Number Publication Date
TW202230816A TW202230816A (zh) 2022-08-01
TWI792969B true TWI792969B (zh) 2023-02-11

Family

ID=43729604

Family Applications (8)

Application Number Title Priority Date Filing Date
TW099128096A TWI488305B (zh) 2009-09-16 2010-08-23 半導體裝置及其製造方法
TW106135747A TWI651858B (zh) 2009-09-16 2010-08-23 半導體裝置
TW102126284A TWI514579B (zh) 2009-09-16 2010-08-23 半導體裝置及其製造方法
TW109114920A TWI761829B (zh) 2009-09-16 2010-08-23 半導體裝置
TW107144200A TWI697126B (zh) 2009-09-16 2010-08-23 半導體裝置
TW105135953A TWI610446B (zh) 2009-09-16 2010-08-23 半導體裝置及其製造方法
TW111112913A TWI792969B (zh) 2009-09-16 2010-08-23 半導體裝置
TW104132546A TWI570934B (zh) 2009-09-16 2010-08-23 半導體裝置及其製造方法

Family Applications Before (6)

Application Number Title Priority Date Filing Date
TW099128096A TWI488305B (zh) 2009-09-16 2010-08-23 半導體裝置及其製造方法
TW106135747A TWI651858B (zh) 2009-09-16 2010-08-23 半導體裝置
TW102126284A TWI514579B (zh) 2009-09-16 2010-08-23 半導體裝置及其製造方法
TW109114920A TWI761829B (zh) 2009-09-16 2010-08-23 半導體裝置
TW107144200A TWI697126B (zh) 2009-09-16 2010-08-23 半導體裝置
TW105135953A TWI610446B (zh) 2009-09-16 2010-08-23 半導體裝置及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104132546A TWI570934B (zh) 2009-09-16 2010-08-23 半導體裝置及其製造方法

Country Status (5)

Country Link
US (5) US20110062433A1 (zh)
JP (8) JP2011086921A (zh)
KR (9) KR20210048590A (zh)
TW (8) TWI488305B (zh)
WO (1) WO2011033915A1 (zh)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20210048590A (ko) * 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP3540772A1 (en) 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102246127B1 (ko) 2009-10-08 2021-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101402294B1 (ko) * 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101293261B1 (ko) 2009-10-21 2013-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR101763126B1 (ko) 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102128972B1 (ko) 2009-11-06 2020-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101895561B1 (ko) 2009-11-13 2018-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065362A1 (ja) * 2009-11-27 2011-06-03 シャープ株式会社 半導体装置およびその製造方法
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102250803B1 (ko) 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102648525B (zh) 2009-12-04 2016-05-04 株式会社半导体能源研究所 显示装置
WO2011077916A1 (en) 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101436120B1 (ko) 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
CN102096228B (zh) * 2010-12-17 2012-07-04 湖南创图视维科技有限公司 一种显示系统和显示方法
JP5731369B2 (ja) 2010-12-28 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
CN102543860B (zh) * 2010-12-29 2014-12-03 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制造方法
TWI572009B (zh) 2011-01-14 2017-02-21 半導體能源研究所股份有限公司 半導體記憶裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
US9379143B2 (en) * 2011-03-30 2016-06-28 Sharp Kabushiki Kaisha Active matrix substrate, display device, and active matrix substrate manufacturing method
TWI792087B (zh) 2011-05-05 2023-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
JP6035734B2 (ja) * 2011-06-20 2016-11-30 ソニー株式会社 半導体素子、表示装置および電子機器
WO2013042696A1 (en) * 2011-09-23 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102304125B1 (ko) 2011-09-29 2021-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101829858B1 (ko) 2011-09-30 2018-02-21 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 이의 제조방법
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20140074384A (ko) 2011-10-14 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5960430B2 (ja) * 2011-12-23 2016-08-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101975263B1 (ko) 2012-02-07 2019-05-08 삼성디스플레이 주식회사 박막트랜지스터 표시판과 이를 제조하는 방법
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) * 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR102072340B1 (ko) 2012-11-08 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
DE112013006219T5 (de) * 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
KR102010789B1 (ko) * 2012-12-27 2019-10-21 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
CN103219389B (zh) 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
KR102063983B1 (ko) * 2013-06-26 2020-02-11 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US20150051882A1 (en) * 2013-08-16 2015-02-19 Technology S.G., Lp Artificially Simulating Emissions of a Chemical Compound
CN104460143B (zh) * 2013-09-17 2017-12-15 瀚宇彩晶股份有限公司 像素结构及其制造方法
US20160204139A1 (en) * 2013-09-30 2016-07-14 Joled Inc. Thin film transistor substrate and method for manufacturing same
US9590111B2 (en) * 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN111129039B (zh) * 2013-12-27 2024-04-16 株式会社半导体能源研究所 发光装置
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10032924B2 (en) * 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
JP2016072498A (ja) * 2014-09-30 2016-05-09 株式会社東芝 半導体装置
TW201614850A (en) * 2014-10-01 2016-04-16 Chunghwa Picture Tubes Ltd Thin film transistor and manufacturing method thereof
CN107004602A (zh) * 2014-10-20 2017-08-01 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及显示模块
CN104752489A (zh) * 2015-04-10 2015-07-01 深圳市华星光电技术有限公司 阵列基板、显示装置及用于制备阵列基板的方法
JP2017003976A (ja) * 2015-06-15 2017-01-05 株式会社半導体エネルギー研究所 表示装置
KR102556718B1 (ko) * 2015-06-19 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
JP6832656B2 (ja) * 2016-09-14 2021-02-24 株式会社ジャパンディスプレイ 半導体装置の製造方法
US10504939B2 (en) 2017-02-21 2019-12-10 The Hong Kong University Of Science And Technology Integration of silicon thin-film transistors and metal-oxide thin film transistors
CN108121098B (zh) 2017-12-19 2019-08-06 友达光电股份有限公司 金属结构及其制作方法与应用的显示面板
KR102455892B1 (ko) * 2017-12-29 2022-10-17 엘지디스플레이 주식회사 전자 기기
KR101908383B1 (ko) 2018-04-25 2018-12-11 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102530811B1 (ko) 2018-10-31 2023-05-09 엘지디스플레이 주식회사 표시 장치
TWI702154B (zh) * 2019-05-08 2020-08-21 謙華科技股份有限公司 熱印頭結構之製造方法
CN110571152A (zh) * 2019-08-14 2019-12-13 青岛佳恩半导体有限公司 一种igbt背面电极缓冲层的制备方法
US11430516B2 (en) * 2020-04-06 2022-08-30 Crossbar, Inc. Distinct chip identifier sequence utilizing unclonable characteristics of resistive memory on a chip
WO2022043811A1 (ja) * 2020-08-27 2022-03-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN113674623A (zh) * 2021-08-13 2021-11-19 Tcl华星光电技术有限公司 背光灯板、背光模组及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW586144B (en) * 2002-11-15 2004-05-01 Toppoly Optoelectronics Corp Method of forming a liquid crystal display

Family Cites Families (253)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US538304A (en) * 1895-04-30 Richard wagner
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH07101268B2 (ja) * 1987-02-25 1995-11-01 日本電信電話株式会社 薄膜トランジスタアレイ
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0213928A (ja) 1988-07-01 1990-01-18 Sharp Corp 薄膜トランジスタアレイ
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2990232B2 (ja) 1990-12-20 1999-12-13 株式会社半導体エネルギー研究所 液晶電気光学装置
KR960010723B1 (ko) * 1990-12-20 1996-08-07 가부시끼가이샤 한도오따이 에네루기 겐큐쇼 전기광학장치
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
KR0139346B1 (ko) * 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3286152B2 (ja) * 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
KR970011972A (ko) 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP2001290172A (ja) 1995-08-11 2001-10-19 Sharp Corp 液晶表示装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3607016B2 (ja) * 1996-10-02 2005-01-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター
JPH10209463A (ja) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd 表示装置の配線形成方法、表示装置の製造方法、および表示装置
JP3488590B2 (ja) 1997-03-03 2004-01-19 三洋電機株式会社 金属薄膜及び薄膜トランジスタの製造方法及び金属薄膜を用いた半導体装置
TWI226470B (en) * 1998-01-19 2005-01-11 Hitachi Ltd LCD device
US6784413B2 (en) * 1998-03-12 2004-08-31 Casio Computer Co., Ltd. Reading apparatus for reading fingerprint
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
JP4493741B2 (ja) 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3977974B2 (ja) * 1998-12-29 2007-09-19 株式会社半導体エネルギー研究所 半導体装置
US6380558B1 (en) 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TW544727B (en) * 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100661825B1 (ko) * 1999-12-28 2006-12-27 엘지.필립스 엘시디 주식회사 반사투과형 액정 표시장치의 어레이 기판 및 그의 제조방법
JP5148032B2 (ja) * 2000-08-09 2013-02-20 株式会社ジャパンディスプレイイースト アクティブマトリクス型表示装置
TWI245957B (en) 2000-08-09 2005-12-21 Hitachi Ltd Active matrix display device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4410951B2 (ja) * 2001-02-27 2010-02-10 Nec液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3696127B2 (ja) 2001-05-21 2005-09-14 シャープ株式会社 液晶用マトリクス基板の製造方法
JP2003005344A (ja) 2001-06-20 2003-01-08 Nec Corp ハーフトーン位相シフトマスク及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
TWI270919B (en) * 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
TW546853B (en) * 2002-05-01 2003-08-11 Au Optronics Corp Active type OLED and the fabrication method thereof
JP2003330388A (ja) 2002-05-15 2003-11-19 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW538541B (en) * 2002-05-15 2003-06-21 Au Optronics Corp Active matrix substrate of liquid crystal display device and the manufacturing method thereof
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7760921B2 (en) * 2002-12-19 2010-07-20 Casio Computer Co., Ltd. Pressure activated fingerprint input apparatus
WO2004057411A2 (en) * 2002-12-21 2004-07-08 Samsung Electronics Co., Ltd. Array substrate, liquid crystal display apparatus having the same and method for driving liquid crystal display apparatus
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI221341B (en) * 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
JP4671665B2 (ja) * 2003-11-14 2011-04-20 株式会社半導体エネルギー研究所 表示装置の作製方法
US7859187B2 (en) 2003-11-14 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device and method for fabricating the same
KR101030056B1 (ko) 2003-11-14 2011-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치 제조방법
JP4831954B2 (ja) 2003-11-14 2011-12-07 株式会社半導体エネルギー研究所 表示装置の作製方法
US7691685B2 (en) * 2004-01-26 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN100565307C (zh) * 2004-02-13 2009-12-02 株式会社半导体能源研究所 半导体器件及其制备方法,液晶电视系统,和el电视系统
US7394118B2 (en) * 2004-03-09 2008-07-01 University Of Southern California Chemical sensor using semiconducting metal oxide nanowires
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7129559B2 (en) * 2004-04-09 2006-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage semiconductor device utilizing a deep trench structure
US7245297B2 (en) * 2004-05-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7494923B2 (en) * 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7585791B2 (en) * 2004-10-20 2009-09-08 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus and method for manufacturing semiconductor device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
BRPI0517560B8 (pt) * 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7582904B2 (en) * 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
JP2006201217A (ja) * 2005-01-18 2006-08-03 Seiko Epson Corp 配線基板、電気光学装置及び電子機器
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
JP2006215086A (ja) * 2005-02-01 2006-08-17 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7737442B2 (en) * 2005-06-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1935027B1 (en) * 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5250196B2 (ja) 2005-10-18 2013-07-31 株式会社半導体エネルギー研究所 表示装置及び電子機器
US8217572B2 (en) 2005-10-18 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device with prism layer
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
US7998372B2 (en) * 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR100768199B1 (ko) * 2006-01-02 2007-10-17 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070231974A1 (en) 2006-03-30 2007-10-04 Hsien-Kun Chiu Thin film transistor having copper line and fabricating method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101227142B1 (ko) 2006-05-17 2013-01-28 엘지디스플레이 주식회사 전계발광소자 및 그 제조방법
JP5069950B2 (ja) * 2006-06-02 2012-11-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7443202B2 (en) 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8570468B2 (en) * 2006-06-30 2013-10-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
US20080032431A1 (en) 2006-08-03 2008-02-07 Tpo Displays Corp. Method for fabricating a system for displaying images
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
EP2381745A1 (fr) * 2006-09-07 2011-10-26 Saint-Gobain Glass France Substrat pour dispositif electroluminescent organique, utilisation et procede de fabrication de ce substrat, ainsi que dispositif electroluminescent organique
JP4179393B2 (ja) * 2006-09-14 2008-11-12 エプソンイメージングデバイス株式会社 表示装置及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
KR101092483B1 (ko) * 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
JP4462293B2 (ja) * 2007-06-01 2010-05-12 エプソンイメージングデバイス株式会社 液晶表示装置、電子機器及び前記液晶表示装置の照光手段の明るさを制御する方法
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
JP5388500B2 (ja) * 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI605509B (zh) * 2007-09-03 2017-11-11 半導體能源研究所股份有限公司 薄膜電晶體和顯示裝置的製造方法
US7972898B2 (en) 2007-09-26 2011-07-05 Eastman Kodak Company Process for making doped zinc oxide
JP5213421B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
US8426937B2 (en) * 2007-12-11 2013-04-23 Sony Corporation Light sensor and display
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
US8384077B2 (en) * 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR20090069806A (ko) * 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP4626659B2 (ja) * 2008-03-13 2011-02-09 ソニー株式会社 表示装置
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置,半導体装置の製造方法,表示装置及び表示装置の製造方法
KR101461127B1 (ko) * 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR100982311B1 (ko) * 2008-05-26 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
JP5234333B2 (ja) * 2008-05-28 2013-07-10 Nltテクノロジー株式会社 ゲート線駆動回路、アクティブマトリクス基板及び液晶表示装置
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5511157B2 (ja) 2008-07-03 2014-06-04 キヤノン株式会社 発光表示装置
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5216716B2 (ja) * 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
US9306078B2 (en) * 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
KR101657957B1 (ko) * 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029865A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN103545342B (zh) * 2008-09-19 2018-01-26 株式会社半导体能源研究所 半导体装置
KR101889287B1 (ko) * 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101961632B1 (ko) 2008-10-03 2019-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2178133B1 (en) * 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101659703B1 (ko) * 2008-11-07 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20100062544A (ko) 2008-12-02 2010-06-10 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8641932B2 (en) * 2008-12-15 2014-02-04 Idemitsu Kosan Co., Ltd. Sintered complex oxide and sputtering target comprising same
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101552975B1 (ko) * 2009-01-09 2015-09-15 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101048996B1 (ko) 2009-01-12 2011-07-12 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그를 구비하는 평판 표시 장치
JP4923069B2 (ja) * 2009-01-14 2012-04-25 三菱電機株式会社 薄膜トランジスタ基板、及び半導体装置
KR100993416B1 (ko) * 2009-01-20 2010-11-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
US7977151B2 (en) * 2009-04-21 2011-07-12 Cbrite Inc. Double self-aligned metal oxide TFT
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN102473733B (zh) * 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105097946B (zh) * 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法
JP2011066375A (ja) 2009-08-18 2011-03-31 Fujifilm Corp 非晶質酸化物半導体材料、電界効果型トランジスタ及び表示装置
CN102484135B (zh) * 2009-09-04 2016-01-20 株式会社东芝 薄膜晶体管及其制造方法
EP3540772A1 (en) * 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR20210048590A (ko) * 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011066243A (ja) * 2009-09-17 2011-03-31 Panasonic Corp 結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置
KR102246127B1 (ko) 2009-10-08 2021-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102687400B (zh) * 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101093424B1 (ko) * 2009-11-10 2011-12-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101087506B1 (ko) * 2009-11-18 2011-11-29 한국과학기술연구원 폴리메틸메타크릴레이트 유도체 박막을 게이트 절연층 및 유기 보호층으로 이용하는 트랜지스터 및 그 제조방법
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW586144B (en) * 2002-11-15 2004-05-01 Toppoly Optoelectronics Corp Method of forming a liquid crystal display

Also Published As

Publication number Publication date
KR20170046186A (ko) 2017-04-28
JP2020194983A (ja) 2020-12-03
TW201347195A (zh) 2013-11-16
KR20220031135A (ko) 2022-03-11
TW202230816A (zh) 2022-08-01
KR102246529B1 (ko) 2021-04-30
KR20230165355A (ko) 2023-12-05
TWI651858B (zh) 2019-02-21
KR20190123805A (ko) 2019-11-01
US20210376152A1 (en) 2021-12-02
JP2024020259A (ja) 2024-02-14
TWI514579B (zh) 2015-12-21
US20240030353A1 (en) 2024-01-25
US20180261699A1 (en) 2018-09-13
TW201921696A (zh) 2019-06-01
KR101470811B1 (ko) 2014-12-09
KR101730347B1 (ko) 2017-04-27
JP2017152746A (ja) 2017-08-31
WO2011033915A1 (en) 2011-03-24
KR20170124636A (ko) 2017-11-10
TWI488305B (zh) 2015-06-11
US11183597B2 (en) 2021-11-23
US11791417B2 (en) 2023-10-17
US11211499B2 (en) 2021-12-28
KR20120071397A (ko) 2012-07-02
TWI761829B (zh) 2022-04-21
TW201804622A (zh) 2018-02-01
JP2022031780A (ja) 2022-02-22
TW201123451A (en) 2011-07-01
TW201603284A (zh) 2016-01-16
JP2018201059A (ja) 2018-12-20
KR20180128990A (ko) 2018-12-04
TW201714310A (zh) 2017-04-16
TWI697126B (zh) 2020-06-21
US20110062433A1 (en) 2011-03-17
TWI610446B (zh) 2018-01-01
US20210226061A1 (en) 2021-07-22
KR101924321B1 (ko) 2018-12-03
TW202034407A (zh) 2020-09-16
KR20130091778A (ko) 2013-08-19
JP6758354B2 (ja) 2020-09-23
KR20210048590A (ko) 2021-05-03
JP2024016108A (ja) 2024-02-06
TWI570934B (zh) 2017-02-11
JP2016026386A (ja) 2016-02-12
JP2011086921A (ja) 2011-04-28

Similar Documents

Publication Publication Date Title
TWI792969B (zh) 半導體裝置
TWI604617B (zh) 半導體裝置及其製造方法
JP2011119706A (ja) 半導体装置及び半導体装置の作製方法