KR101052421B1 - 산화물 반도체를 이용한 박막 트랜지스터의 제조 방법 - Google Patents

산화물 반도체를 이용한 박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR101052421B1
KR101052421B1 KR1020097012785A KR20097012785A KR101052421B1 KR 101052421 B1 KR101052421 B1 KR 101052421B1 KR 1020097012785 A KR1020097012785 A KR 1020097012785A KR 20097012785 A KR20097012785 A KR 20097012785A KR 101052421 B1 KR101052421 B1 KR 101052421B1
Authority
KR
South Korea
Prior art keywords
indium oxide
oxide film
film
tft
annealing
Prior art date
Application number
KR1020097012785A
Other languages
English (en)
Other versions
KR20090086602A (ko
Inventor
나호 이따가끼
다쯔야 이와사끼
도루 덴
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20090086602A publication Critical patent/KR20090086602A/ko
Application granted granted Critical
Publication of KR101052421B1 publication Critical patent/KR101052421B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Dram (AREA)

Abstract

산화 인듐을 갖는 채널층(11)을 포함하는 박막 트랜지스터의 제조 방법은, 채널층으로서 산화 인듐 막을 형성하는 단계, 및 형성된 산화 인듐 막에 산화 분위기에서 어닐링을 가하는 단계를 포함한다.
산화 인듐, 채널층, 활성층, 어닐링, 열처리, 비정질

Description

산화물 반도체를 이용한 박막 트랜지스터의 제조 방법{METHOD FOR MANUFACTURING THIN FILM TRANSISTOR WHICH USES AN OXIDE SEMICONDUCTOR}
본 발명은 산화물 반도체를 이용한 전계 효과 박막 트랜지스터의 제조 방법에 관한 것이다.
최근, 금속 산화물 반도체 박막을 이용하는 반도체 디바이스들이 주목받고 있다. 이 박막은 저온에서 성막될 수 있고, 큰 광학 밴드갭, 및 가시광선에 대한 광 투과성과 같은 특성들을 가진다. 이러한 박막은 또한, 플라스틱 기판, 또는 필름 또는 유사한 기판 상에 유연하고 투명한 박막 트랜지스터(TFT)를 형성할 수 있다.
예를 들면, 인듐, 아연 및 갈륨을 포함하는 비정질 산화물 막(amorphous oxide film)을 채널층(활성층)에 이용한 TFT에 관한 기술이 Nature(Vol. 432, 2004년 11월 25일)(488-492)에 개시되어 있다.
또한, 산화 인듐(indium oxide)을 주성분으로서 이용하는 산화물 박막을 TFT 채널층에 이용하는 것이 Journal of Non-Crystalline Solids, 352, (2006), 2311에 개시되어 있다. 그러나, 산화물 박막 내의 인듐 및 산소의 원자 조성 비율(atomic composition ratio)(O/In)은 약 2.7인데, 이것은 1.5의 화학량론 비(chemical stoichiometric ratio)로부터 크게 벗어나 있다.
산화 인듐을 주성분으로서 이용하는 산화물 박막을 TFT 채널층에 이용하는 것이 Nature materials(VOL. 5, 2006년 11월)(893-900)에 또한 개시되어 있다. 산화 인듐 막은 이온 보조 성막(ion-assisted deposition)에 의해 형성되고, 열 산화 실리콘 막(thermal silicon oxide film) 및 유기 박막은 게이트 절연막에 이용된다.
Nature(VOL. 432, 2004년 11월 25일)(488-492)에 개시되어 있는 TFT는 약 103의 낮은 전류 온/오프 비를 갖지만, 그것은 6 내지 9 cm2/Vs의 비교적 높은 전계 효과 이동도(field-effect mobility)를 갖기 때문에, 액정 또는 전계 발광(electroluminescence)을 이용하는 평판 디스플레이들 내의 바람직한 액티브 매트릭스에 적용될 것으로 기대된다. 그러나, 이 TFT에서는, 인듐, 아연, 갈륨 및 산소를 포함하는 다양한 원소들이, 채널층에 이용되는 비정질 산화물 막의 주요 구성 원소들로서 이용된다. 따라서, TFT 특성들은 조성에 따라 상당히 변한다.
조성비 제어성의 관점으로부터, 산화물 구성 원소들의 종류는 가능한 적은 것이 바람직하다.
한편, Journal of Non-Crystalline Solids, 352, (2006), 2311에 개시된 산화 인듐 박막을 채널층에 이용하는 TFT는 약 104의 낮은 전류 온/오프 비 및 약 0.02 cm2/Vs의 전계 효과 이동도를 갖는다. 그 결과, 이 TFT는 고속 동작에 적합하지 않게 되어서, 제한된 응용들에서 이용될 수 있다.
Nature materials(VOL. 5, 2006년 11월)(893-900)에 개시된 산화 인듐 박막을 채널층에 이용하는 TFT에서, 높은 유전율(dielectric constant)을 갖는 유기 박막이 게이트 절연막에 이용된다. 얻어진 TFT는, 0.09 내지 0.15 V/decade의 S 값("S 값"은, 드레인 전압이 일정하면서 드레인 전류가 한 자릿수만큼 변화되는 부임계(subthreshold) 영역 내의 게이트 전압), 및 120 내지 140 cm2/Vs의 전계 효과 이동도를 갖는 우수한 특성들을 나타낸다. 그러나, 전술한 바와 같이, 게이트 절연막이 유기 재료로 형성되어 있기 때문에, 무기 재료로 형성된 TFT의 환경 안정성에 비해 유기 재료의 환경 안정성이 더 낮다는 문제점이 있다. 또한, Nature materials(VOL. 5, 2006년 11월)은 게이트 절연막에 열 산화 실리콘을 이용하는 TFT를 개시하지만, 이 경우에서는, 전계 효과 이동도가 약 10 cm2/Vs으로 비교적 높지만, 부임계 특성들에 대해서 그것은 5.6 V/decade의 큰 S 값을 가진다. 이에 따라, 스위칭 TFT(switching TFT)로서의 그것의 응용들은 제한된다.
전술한 문제점들을 해결하기 위해, 본 발명은, 산화 인듐으로 구성된 채널층을 포함하는 박막 트랜지스터의 제조 방법을 제공하며, 이 방법은, 상기 채널층으로 될 산화 인듐 막을 형성하는 단계, 및 형성된 산화 인듐 막에 산화 분위기(oxidizing atmosphere)에서 어닐링(annealing)(열 처리)을 가하는 단계를 포함한다.
"산화 인듐으로 구성된"의 의미는, 전기적 특성들이 실질적으로 영향받지 않는 정도로 불순물이 포함되는 경우들을 포함함에 유의한다.
또한, 본 발명의 피쳐들(features)은, 첨부된 도면들을 참조하여 하기의 대표적인 실시예들의 설명으로부터 명확하게 될 것이다.
도 1은 본 발명에 따른 박막 트랜지스터의 구조 예를 나타내는 도면(단면도)이다.
도 2는 본 발명에 따른 박막 트랜지스터의 구조 예를 나타내는 도면(단면도)이다.
도 3은 본 발명에 따른 비정질 산화 인듐 박막의 X선 회절 스펙트럼을 나타내는 그래프이다.
도 4는 본 발명에 따른 산화 인듐 박막의 어닐링 후의 X선 회절 스펙트럼을 나타내는 그래프이다.
도 5는 본 발명에 따른 박막 트랜지스터의 전형적인 TFT 특성들을 나타내는 그래프이다.
도 6은 예 1에서 형성된 산화 인듐 박막의 성막 직후의 X선 회절 스펙트럼을 나타내는 그래프이다.
도 7은 예 1에서 형성된 산화 인듐 박막의 어닐링 후의 X선 회절 스펙트럼을 나타내는 그래프이다.
도 8은 예 1에서 제조된 박막 트랜지스터의 전형적인 TFT 특성들을 나타내는 그래프이다.
도 9는 예들에서 얻어진 산화 인듐 막의 SEM 사진이다.
이제 도면들을 참조하면서 본 발명의 실시예가 설명된다.
도 1은 본 발명에 따른 TFT 디바이스의 구조를 개략적으로 나타낸다.
박막 트랜지스터(TFT)는, 게이트 전극(15) 상에 배치된 게이트 절연막(14) 뿐만 아니라 각각 게이트 절연막(14) 상에 배치된 소스 전극(12) 및 드레인 전극(13)으로 구성된다. 게이트 전극(15)은 인 도핑된(phosphorus-doped) 실리콘과 같이, 기판으로도 기능할 수 있거나, 혹은 유리 등의 기판 상에 형성될 수 있다.
본 실시예에서 이용될 수 있는 반도체 디바이스의 구조는, 이러한 역 스태거(inverted stagger)(보텀 게이트형 : bottom gate type) 구조를 갖는 TFT에 제한되지 않는다. 예를 들면, 도 2에 도시된 바와 같이, 채널층(활성층) 상에 게이트 절연막 및 게이트 전극을 이 순서대로 포함하는 스태거 구조(staggered structure)(탑 게이트형 :top gate type)를 갖는 TFT도 이용될 수 있다. 특히, 스태거 구조를 갖는 TFT의 경우에서는, 게이트 절연막 및 채널층에 대한 우수한 계면 특성(interface characteristics)이 얻어질 수 있다는 이점이 있다.
본 실시예에 따른 TFT의 제조 방법에 대해 이하에서 더욱 상세히 설명될 것이다.
우선, 게이트 전극(15)이 준비된다. 게이트 전극(15)에 대한 재료는, 그것이 양호한 전기 전도성을 가지며, 채널층과의 전기 접속이 가능한 한, 특별히 제한되지 않는다. 예를 들면, 인 도핑된 실리콘과 같이, 게이트 전극 및 기판 양쪽 모 두로 기능하는 재료가 이용될 수 있다. 또한, 유리와 같은 기판 상에 형성된 주석 도핑된 산화 인듐 막, 산화 아연과 같은 투명 도전 막, 또는 금, 백금, 알루미늄, 니켈 등의 금속 막도 이용될 수 있다. 기판은 하기에 설명될 어닐링(열처리) 조건들에 따라 달라지지만, 기판의 예들은 유리 기판들, 금속 기판들, 플라스틱 기판들 및 플라스틱 막들을 포함한다.
게이트 절연막(14)의 예들은, 일반적으로 이용되는 산화 실리콘 막, 질화 실리콘 막(silicon nitride film) 및 산질화 실리콘 막(silicon oxynitride film) 뿐만 아니라, 높은 유전율을 갖는 알루미나(alumina) 또는 이트리아(yttria), 또는 이들 재료들이 적층된 막을 포함한다.
다음으로, 채널층으로서 기능하는 산화 인듐 막이 게이트 절연층(14) 위에 형성되고(제1 단계), 그 후 형성된 산화 인듐 막에는 산화 분위기에서 어닐링이 가해진다(제2 단계).
(제1 단계)
산화 인듐 막은, 스퍼터링(sputtering), 펄스 레이저 성막(pulsed laser deposition), 저항 가열 성막(resistance heating deposition), 전자 빔 성막(electron beam deposition) 및 원자 층 성막(atomic layer deposition)과 같은 기상 성막(vapor deposition), 또는 이러한 방법들의 조합에 의해 성막된다.
전계 효과 이동도, 전류 온/오프 비 및 부임계 특성들과 같은 TFT 특성들은, 채널층으로 기능할 산화 인듐 막의 표면 평탄성(surface flatness)에 크게 영향받는다. 특히, 전술한 TFT 특성들은, 표면 거칠기(surface roughness)의 평균 제곱 근(Rrms)이 1 nm를 넘는 경우에 현저하게 저하된다는 점이 공지되어 있다. 따라서, 우수한 초기 특성들을 갖는 TFT를 실현하기 위해, 높은 표면 평탄성을 갖는 산화 인듐 막이 성막될 필요가 있다.
이런 관점에서, 본 발명자들이 산화물 막의 평탄성과 성막 조건들 사이의 관계를 조사하였는데, 그 결과 본 발명자들은 성막 동안의 가스 압력과 산화물 막의 표면 거칠기 사이에 상관 관계가 있다는 점을 발견하였다. 예를 들면, 저항 가열 성막 또는 전자 빔 성막과 같은 진공 성막 방법의 경우, 1 nm 이하의 Rrms를 갖는 산화 인듐 막은, 0.1 Pa 이하에서 성막이 수행되는 경우에 실현될 수 있다. 스퍼터링 또는 펄스 레이저 성막의 경우, 1 nm 이하의 Rrms를 갖는 산화 인듐 막은, 6.5 Pa 이하에서 성막이 수행되는 경우에 실현될 수 있다.
Journal of Non-Crystalline Solids, 352, (2006), 2311에 개시된 TFT에서, 산화 인듐 박막은, 0.17 Pa의 산소 가스 압력을 갖는 분위기에서 저항 가열 성막에 의해 형성되고, 이에 따라 표면 거칠기는 커지게 될 것으로 기대된다. 이 표면 거칠기는, 그 개시물에 개시된 TFT의 경우에 왜 양호한 특성들이 얻어지지 못했었는지에 대한 한 가지 이유로 생각된다.
성막된 산화 인듐 박막은, 다결정(polycrystals) 및 미세 결정(microcrystals)과 같은 결정이거나 또는 비정질일 수 있다. 비정질 막이 형성되는 조건들 하에서 산화 인듐 막이 성막되는 경우에도 우수한 표면 평탄성이 실현될 수 있다는 점이 본 발명자들에 의해 수행된 실험들로부터 발견되었다. 후술되는 제2 단계에서, 제1 단계에서 얻어진 산화 인듐 막에는 어닐링이 가해진다. 이 스테이지에서, 비정질 막이 형성되는 조건들 하에서 성막된 산화 인듐 막은, 어닐링 후에, 결정 막이 형성되는 조건들 하에서 성막된 산화 인듐 막보다도 특히 더 낮은 표면 거칠기를 갖는데, 이에 따라 우수한 계면 특성들을 갖는 TFT가 실현된다. 특히, 작은 S 값("S 값"은, 드레인 전압이 일정하면서 드레인 전류가 한 자릿수만큼 변화되는 경우의 부임계 영역 내의 게이트 전압임)을 갖는 우수한 부임계 특성들을 갖는 TFT가 얻어질 수 있다.
비정질 산화 인듐 막이 얻어지는 조건들은 성막 방법 및 성막 장치에 따라 달라지지만, 기본적으로는 비정질 산화 인듐 막은, 결정화 온도보다 낮은 온도, 구체적으로는, 150℃ 이하의 온도로 기판을 유지함으로써 얻어질 수 있다.
스퍼터링에 의해 산화 인듐을 성막하는 경우에, 결정화는, 타겟 또는 기상(gas phase)으로부터 오는 높은 에너지의 입자들로 인해 때때로 촉진될 수 있다. 따라서, 필요에 따라, 기판과 타겟 사이의 거리가 증가되거나 또는 가스 압력이 증가된다. 여기에서, 막이 비정질인지 아닌지는, 대상 박막의 X선 회절이 약 0.5°의 작은 입사각으로 수행될 때, 명료한 회절 피크의 부재에 의해 확인될 수 있다(즉, 헤일로(halo) 패턴이 관측됨). 도 3은 본 발명에 따른 비정질 산화 인듐 막의 전형적인 X선 회절 스펙트럼을 나타낸다.
또한, 본 발명자들에 의해 밝혀진 발견들에 따르면, 채널층에 산화 인듐을 이용하는 박막 트랜지스터는, 1 Ωcm 이상 100 KΩcm 이하의 전기 저항률을 갖는 산화물 막을 이용함으로써 특히 양호한 TFT 특성들을 갖도록 만들어질 수 있다. 전기 저항률이 상기 범위 내에 있지 않은 경우에는, 하기의 문제점들이 발생할 수 있다. 즉, 전기 저항률이 1 Ωcm 보다 작으면, TFT 전류 온/오프 비는 증가될 수 없다. 극단적인 경우에서는, 소스와 드레인 전극들 사이의 전류는, 게이트 전압을 인가하는 것에 의해서도 턴 온/오프하지 못하고, 이에 따라 TFT는 트랜지스터 동작을 나타내지 않는다. 한편, 전기 저항률이 100 KΩcm 보다 큰 경우에는, 온 전류(on-current)가 증가될 수 없다. 극단적인 경우에서는, 소스와 드레인 전극들 사이의 전류는, 게이트 전압을 인가하는 것에 의해서도 턴 온/오프하지 못하고, 이에 따라 TFT는 트랜지스터 동작을 나타내지 않는다.
본 실시예에서, 산화 인듐 막의 전기 저항률은, 도입 산소 분압(introduced oxygen partial pressure)을 1 Pa 이하로 제어하고, 후술되는 제2 단계에서의 산화 분위기에서 어닐링을 수행함으로써 제어된다.
특히, 산화 인듐 막 성막 단계에서 0.01 Pa 이하의 도입 산소 분압을 이용하여 성막이 수행되면, 산화 인듐 막 성막 후에 수행되는 어닐링에 의해 전기 저항률이 결정되며, 이로 인해 성막 분위기에서의 산소 분압을 정확하게 제어할 필요가 없게 된다. 또한, 산화 인듐 막의 전기 저항률이, TFT 채널층으로서 양호한 특성들을 나타내는 저항률(1 Ωcm)보다 더 낮은 조건들 하에서 성막을 수행함으로써, 성막 동안에 산소 이온들에 의해 발생되는 막에 대한 손상이 줄어들 수 있어서; 우수한 특성들을 갖는 TFT가 얻어질 수 있다.
예를 들면, 스퍼터링에 의해 성막이 수행되는 경우에, 도입된 산소의 양이 감소된다면, 타겟 표면에서 생성되는 음의 산소 이온들의 양이 감소되어, 기판 상에 입사하는 높은 에너지의 음의 산소 이온들의 양이 감소한다. 이것은 막의 품질 이 악화되는 것을 방지할 수 있게 해준다. 또한, 산소 래디컬(oxygen radicals) 또는 높은 에너지의 음의 산소 이온들은 성막 분위기에서 많이 존재하지 않기 때문에, 형성된 막의 전기 특성들이 타겟으로부터의 거리에 영향을 받지 않으며 프로세스 마진이 확대될 수 있다는 이점들이 있다. 이들 이점들은, 스퍼터링 방법을 이용할 때 특히 현저하지만, 이것은 기상에서의 분자 가스들의 해리의 정도가 다른 기상법에 비해 더 높기 때문이라고 생각된다. 전술한 이점들은 또한 도입 산소 분압이 0 Pa 일 때에도 현저하다. 따라서, 본 실시예에서, 도입 산소 분압의 하한은 0 Pa이다.
한편, 산화 인듐 성막 단계에서, 도입 산소 분압이 1 Pa의 압력을 넘게 되면, 평탄하지 않은 부분들이 산화 인듐 막의 표면 상에 형성되는데, 이것은 계면 특성들을 악화시키고, 전계 효과 이동도가 감소되기 때문에 바람직하지 않다.
용어 "도입 산소 분압"은, 유량 제어 장치(flow rate controller)에 의해 성막 장치 내에 의도적으로 도입된 산소의 분압을 칭한다. 따라서, 이 용어는, 성막 장치 내의 벽들로부터 불가피하게 방출되는 산소, 성막 장치의 리크(leak)로 인해 외부로부터 들어오는 산소, 또는 타겟으로부터 방출되는 산소와 같은 소위 "오염물(contamination)"을 포함하지 않는다. 분명히, 잔류 산소 가스 압력이 전술한 산소 압력 상한을 넘는 조건들 하에서는, 전술한 이점들을 얻는 것은 더욱 어렵게 되기 때문에, 본 실시예에서 이용되는 성막 장치의 배압(back pressure)은 바람직하게는 0.001 Pa 이하이다. 유량 제어 장치는, 예를 들면, 매스 플로우 컨트롤러(mass flow controller)일 수 있다.
(제2 단계)
전술한 제1 단계 후에, 형성된 산화 인듐 막은 채널층(활성층)(11)을 형성하기 위해 열 처리된다. 어닐링은, 산화 인듐 막의 성막 후에, 혹은 드레인 전극(13), 소스 전극(12) 및 게이트 전극(15)과 같은 전극 막들의 성막 후에 수행될 수 있다.
본 실시예에서, 산화 인듐 막을 형성하는 단계는, 어닐링 단계에서의 산화 분위기보다 더 적은 산소를 갖는 산화 분위기에서 수행될 수 있다. 이것은 산화 인듐 막의 성막 동안에 산소 이온들에 의해 발생되는, 막에 대한 데미지를 감소시키기 위한 것이다. 한편, 제2 단계에서, 성막된 막에 데미지를 주는 산소 이온들이, 적은 양만 존재하거나 또는 전혀 존재하지 않기 때문에, 그 분위기에서의 산소의 양의 구체적인 상한은 없다. 따라서, 제1 단계에서 형성된 막의 데미지(결함 등)를 줄이는 것에 의해, 제2 단계의 어닐링 효과들이 더욱 증가된다.
본 실시예에서, 제2 단계(어닐링 단계)의 경우, 처리 온도는 제1 단계(산화 인듐 성막 단계)의 도입 산소 분압에 따라 조정될 수 있다.
제1 단계에서 도입 산소 분압이 0.01 Pa를 넘으나 0.1 Pa 미만인 경우, 산화 인듐 막에는, 결정화 온도보다 높은 온도, 구체적으로는, 150℃ 이상에서 어닐링이 가해지게 되어, 막이 다결정 또는 미세 결정과 같은 결정으로 변하게 된다.
이 결과로서, 산화 인듐의 결정성(crystallinity)이 개선되고, 막의 전기적 특성들이 안정되는데, 이에 따라 우수한 신뢰성을 가진 TFT가 실현된다. 150℃ 미만에서 어닐링이 가해진 산화 인듐 막의 결정성은 제1 단계 후의 막의 결정성과 거 의 동일하여서, 비정질 또는 낮은 결정성을 가진 막만 얻어질 수 있다. 또한, 본 발명자들의 발견에 따르면, 150℃ 미만의 온도에서 열 처리되고 공기 내에 방치된 산화 인듐 막의 저항률은 10 내지 100 KΩcm의 초기값을 갖지만, 이것은 항상 3개월 후에 1 Ωcm까지 감소한다. 이런 산화 인듐 막을 채널 층에 이용하는 TFT의 경우, 오프 전류는 게이트 전압을 인가하는 것에 의해 감소될 수 없고, 트랜지스터 동작은 나타나지 않는다.
한편, 10 내지 100 KΩcm의 초기 저항률을 갖는 산화 인듐 막에 150℃ 이상에서 어닐링이 가해지게 되면, 1개월 동안 방치된 후에도 시간의 경과에 따른 변화가 거의 관측되지 않는다. 이러한 산화 인듐 막을 채널층에 이용하는 TFT는 작은 오프 전류를 갖고, 종래의 산화물 반도체를 그 채널층에 이용하는 TFT보다 더 높은 전류 온/오프 비를 얻을 수 있다. 여기에서, 몇몇 경우들에서는 미세 결정들이 산화 인듐 막 내에 포함될 수 있지만, 0.5 °의 낮은 입사각에서의 X선 회절에서 명료한 회절 피크가 발견되지 않는 한, 막은 결정인 것으로 간주되지 않는다. 도 4는 본 발명에 따른, 어닐링 후의 산화 인듐 막의 전형적인 X선 회절 스펙트럼을 나타낸다. 어닐링 온도의 상한은 적절하게 설정될 수 있지만, 상한은, 기판의 열 변형(thermal deformation)을 발생시키는 유리 전이 온도(glass transition temperature)보다 더 낮은 것이 바람직하다. 예를 들면, 어닐링은 유리 기판의 경우에 450℃ 이하, 플라스틱 기판의 경우에는 200℃ 이하에서 수행되는 것이 바람직하다.
또한, 이 점에서, 어닐링 조건들은, 산화 인듐 막이 TFT 채널층으로서 양호 한 특성들을 나타내는 저항률을 갖도록 설정될 수 있다.
한편, 제1 단계에서, 도입 산소 분압이 0.01Pa 이하, 또는 0.1Pa 이상 1Pa 이하인 경우에, 제2 단계에서의 처리 온도는 처리 조건들(처리 분위기)에 따라 하기의 온도 범위 내에서 제어될 수 있다.
본 발명자들의 발견들에 따르면, 1 Ωcm 이하 또는 100 KΩcm 이상의 저항률을 갖는 산화 인듐에, 산소, 산소 래디컬, 오존, 수증기 또는 질소 산화물 중 임의의 것을 포함하는 분위기에서 어닐링을 가하면, 250℃ 미만의 온도에서는 저항률은 거의 변하지 않는다. 따라서, 250℃ 미만의 온도 조건들 하에서 어닐링하는 경우, 채널층으로서 양호한 특성들은 얻어질 수 없다. 한편, 250℃ 이상에서는, 막 저항률은 10 Ωcm 내지 100 KΩcm의 범위에서 변화하기 때문에, 채널층으로서 양호한 특성들이 얻어질 수 있다.
어닐링 온도의 상한은 적절히 설정될 수 있지만, 상한은, 기판의 열 변형을 발생시키는 유리 전이 온도보다 더 낮은 것이 바람직하다. 예를 들면, 어닐링은 유리 기판의 경우에 450℃ 이하에서 수행되는 것이 바람직하다.
1 Ωcm 이하 또는 100 KΩcm 이상의 저항률을 갖는 산화 인듐을, 오존 또는 산소 래디컬을 포함하는 분위기에서 UV 조사에 노출시키면, 150℃ 미만의 온도에서는 저항률은 거의 변하지 않는다. 따라서, 150℃ 미만의 온도 조건들 하에서 어닐링하는 경우, 채널층으로서 양호한 특성들은 얻어질 수 없다. 한편, 150℃ 이상에서, 저항률은 10 Ωcm 내지 100 KΩcm의 범위에서 변화하기 때문에, 채널층으로서 양호한 특성들이 얻어질 수 있다. 어닐링 온도의 상한은 적절히 설정될 수 있지 만, 상한은, 기판의 열 변형을 발생시키는 유리 전이 온도보다 더 낮은 것이 바람직하다. 예를 들면, 어닐링은 유리 기판의 경우에 450℃ 이하, 플라스틱 기판의 경우에는 200℃ 이하에서 수행되는 것이 바람직하다.
따라서, 저항률을 효율적으로 제어하기 위해, 산소, 오존, 수증기 또는 질소 산화물 중 임의의 것을 포함하는 산화 분위기에서 어닐링을 수행하는 경우에는, 250℃ 이상 450℃ 이하의 온도에서 어닐링이 수행될 수 있다.
또한, 오존 또는 산소 래디컬을 포함하는 산화 분위기에서 UV 조사에 의해 어닐링을 수행하는 경우에서는, 150℃ 이상 450℃ 이하의 온도에서 어닐링이 수행될 수 있다.
산화 인듐 막은, 전계 효과 이동도, 전류 온/오프 비 및 부임계 특성들과 같은 TFT 특성들이 실질적으로 영향받지 않는 정도로 불순물들을 포함할 수 있다는 점에 유의한다.
채널층(11)으로서 기능하는 산화 인듐 막 상에 각각 형성되는 소스 전극(12) 및 드레인 전극(13)에 대한 재료는, 그것이 양호한 전기 전도성을 가지며, 채널층과의 전기 접속이 가능한 한 특별히 제한되지 않는다. 예를 들면, 주석이 도핑된 산화 인듐 막, 산화 아연과 같은 투명 전도 막, 또는 금, 백금, 알루미늄, 니켈 등의 금속 막이 이용될 수 있다. 또한, 티타늄, 니켈, 크롬 등을 포함하는 밀착층(adhesion layer)(16)도 채널층과 전극들 사이의 밀착성을 향상하기 위해 형성될 수 있다.
(TFT 특성들)
우선, 트랜지스터 동작 특성들에 대한 평가 지표가 설명될 것이다.
도 5는 본 실시예에 따른 박막 트랜지스터의 전형적인 특성들을 나타낸다.
약 6V의 전압 Vd가 소스와 드레인 전극들 사이에 인가될 때, 소스와 드레인 전극들 사이의 전류 Id는, -5V와 5V 사이의 게이트 전압 Vg를 스위칭하는 것에 의해 제어될(턴 온/오프될) 수 있다.
트랜지스터 특성들에 대한 다양한 평가 항목들의 예들은, 전계 효과 이동도 μ, 임계 전압(Vth), 온/오프 비 및 S 값을 포함한다.
전계 효과 이동도는, 선형 영역(linear region) 또는 포화 영역(saturated region)의 특성들로부터 결정될 수 있다. 예를 들면, 한 가지 방법은, 전달 특성들(transfer characteristics)의 결과들로부터
Figure 112009037191767-pct00001
Id-Vg의 그래프를 만들고, 기울기로부터 전계 효과 이동도를 유도하는 것이다. 다르게 언급되지 않는 한, 본 명세서에서 평가는 이 기법을 이용하여 수행된다.
임계 전압을 결정하기 위한 몇몇 방법들이 존재하는데, 일례는
Figure 112009037191767-pct00002
Id-Vg의 그래프의 x 절편으로부터 임계 전압 Vth를 유도하는 것이다.
온/오프 비는 전달 특성들에서의 가장 큰 Id와 가장 작은 Id 사이의 비로부터 결정될 수 있다.
또한, S 값은 전달 특성들의 결과들로부터 Log(Id)-Vd의 그래프를 만들고, 기울기의 역수로부터 값을 유도하는 것에 의해 결정될 수 있다.
S 값의 단위는 V/decade이고, 작은 값이 바람직하다.
본 발명에 따른 TFT에서는, 채널층에 종래의 산화 인듐을 이용하는 TFT, 또 는 채널층에 인듐, 아연 및 갈륨을 포함한 비정질 산화물 막을 이용하는 TFT보다 더 높은 온 전류 및 더 높은 전계 효과 이동도가 얻어진다. 한편, 오프 전류가 매우 작기 때문에, 전술한 종래의 TFT들에 비해 전류 온/오프 비가 크게 개선된다.
본 발명에서 이용되는 것으로서 산화 인듐으로 구성되는 채널층은, 전술한 전기적 특성들이 실질적으로 영향받지 않는 정도로 불순물들을 포함하는 경우들을 포함한다. 예를 들면, 채널층은, 수소, 또는 아르곤과 같은 희가스들(rare gases)의 경우에는 1 원자 백분율(atomic percent) 이하의 양, 플루오르의 경우에는 0.1 원자 백분율 이하의 양, 또는 염소 또는 질소의 경우에는 0.01 원자 백분율 이하의 양의 이러한 불순물들을 포함할 수 있다.
예들
본 발명은 이제 하기의 예들을 이용하여 더욱 상세히 설명될 것이다.
(예 1)
본 발명에 따른 방법에 의해 제조된 TFT 디바이스의 제1 예는 도 1을 이용하여 설명된다.
본 예에서, 인 도핑된 실리콘 기판이 게이트 전극(15)으로서 이용되었고, 약 100 nm의 열 산화 실리콘 막이 게이트 절연 막(14)에 이용되었다. 산화 인듐 막이 채널층(11)으로서 열 산화 실리콘 막 상에 형성되었다.
본 예에서, 산화 인듐 막은 아르곤-산소 혼합 분위기에서의 스퍼터링 성막 및 대기 중에서의 어닐링에 의해 형성되었다.
In2O3(순도 99.9%)의 조성을 갖는 소결체(sintered material)로 만들어진 타겟이, 타겟(재료원 : material source)으로서 이용되었고, 인가된 RF 파워는 20 W로 설정되었다. 타겟과 기판 사이의 거리는 약 7 cm이었다. 산화 인듐 막은 4×10-1 Pa 아르곤-산소 혼합 가스 분위기에서 형성되었는데, 여기에서 도입 산소 분압은 1×10-2 Pa로 설정되었다. 막 형성 동안의 기판 온도는 25℃이었고, 성막 속도는 5 nm/min이었다. 형성된 산화 인듐 막의 X선 회절이 막 표면에 대한 0.5°의 입사각에서 측정되었을 때, In2O3 회절 피크가 발견되었는데, 이에 따라, 형성된 산화 인듐 막이 결정화된 것을 확인하였다. 얻어진 X선 회절 스펙트럼은 도 6에 도시된다.
그 후, 전자 빔 가열 성막을 이용하여, 약 5 nm 두께의 티타늄 층 및 약 100 nm 두께의 금 층이, 채널층에 가까운 측으로부터 순차적으로 적층되고, 그 후 소스 전극(12) 및 드레인 전극(13)이 포토리소그래피 및 리프트 오프(lift-off) 기법에 의해 형성되었다. 채널 길이는 10 μm이었고, 채널 폭은 150 μm이었다.
다음으로, 이런 식으로 제조된 TFT에는 300℃의 대기 분위기에서 1 시간 어닐링이 가해졌다. 어닐링 후의 저항률이 10 KΩcm이었다는 점이, 최종적으로 얻어진 산화 인듐 막의 4 탐침(four-probe) 측정으로부터 발견되었다. 추가적으로, X선 반사율 측정 및 분광 엘립소메트리(spectral ellipsometry)가 수행되었다. 결과 패턴들의 분석은, 인듐 박막의 평균 제곱근 거칠기(Rrms)가 약 0.8 nm이었고, 막 두께가 약 60 nm이었다는 것을 나타내었다. 또한, 주사 전자 현미경(SEM : scanning electron microscope)을 이용한 관측은, 산화 인듐 막의 입자 크기가 약 10 nm이었다는 것을 나타내었다. 러더퍼드 후방 산란(RBS : Rutherford backscattering) 분석으로부터, 인듐 및 산소의 원자 조성 비(O/In)가 1.3 내지 1.7의 범위 내에 있었다는 것이 발견되었다. 또한, 형성된 산화 인듐 막의 X선 회절이 막 표면에 대한 0.5°의 입사각에서 측정되었을 때, In2O3 회절 피크가 발견되었는데, 이에 따라, 형성된 산화 인듐 막이 결정화된 것을 확인하였다. 얻어진 X선 회절 스펙트럼은 도 7에 도시된다.
(비교예 1)
구조는 예 1의 것과 동일하였지만, 본 비교예 1에서는, 소스 및 드레인 전극들의 형성 후에 300℃의 대기 분위기에서 어닐링은 수행되지 않았다. 얻어진 막은 10 KΩcm의 저항률, 약 0.75 nm의 Rrms 및 약 10 nm의 입자 크기를 가졌다. 또한, 형성된 산화 인듐 막이 결정화된 점이 X선 회절로부터 발견되었다.
(비교예 2)
채널층을 제외하고는, 구조는 예 1의 것과 동일하였다. 산화 인듐 막은 저항 가열 성막에 의해 5×10-1 Pa 산소 가스 분위기에서 형성되었다. 인듐 펠릿(pellet)이 기상 성막원(vapor deposition source)으로서 이용되었다. 기상 성막원에서 기판까지의 거리는 약 30 cm이었다. 형성된 산화 인듐 막의 두께는 약 60 nm이고, 막 형성 동안의 기판 온도는 25℃이었다. 또한, 소스 및 드레인 전극 들이 형성된 후에, 300℃의 대기 분위기에서 1 시간 어닐링이 수행되었다. 열 처리된 산화 인듐 막은 10 KΩcm의 저항률, 약 3 nm의 Rrms 및 약 25 nm의 입자 크기를 가졌다. 또한, 형성된 산화 인듐 막이 결정화된 것이 X선 회절로부터 발견되었다.
(TFT 디바이스 특성들의 평가)
도 8은, 본 예에서 제조된 TFT 디바이스가 상온에서 측정되었을 때, Vd=6V에서의 Id-Vg 특성(전달 특성)을 나타낸다. 본 예에서 제조된 TFT 디바이스는, 비교예 2에서의 디바이스보다 더 큰 온 전류를 가졌고, Vg=10 V 일 때, 약 Id=8×10-4A의 전류가 흘렀다는 점을 알 수 있었다. 출력 특성들로부터의 전계 효과 이동도의 산출은, 포화 영역 내에서 약 25 cm2/Vs의 값을 주었는데, 이것은 비교예 2의 것보다 약 10배 더 높은 것이었다. 또한, 본 예에서 제조된 TFT 디바이스는 매우 작은 오프 전류를 나타내어서, 전류 온/오프 비가 약 108이었는데, 이것은 비교예 2와 비교하여 약 2 자릿수만큼 더 높은 값이었다. S 값은 약 1.5V/dec이었다.
비교예 1에서 제조된 TFT의 경우에, 오프 전류는 게이트 전압을 인가하여도 감소되지 않았는데, 즉, 소스 및 드레인 전극들 사이의 전류가 턴 온/오프 되지않아서, 트랜지스터 동작이 나타나지 않았다는 점에 유의한다. 이것에 대한 이유는 명확하지는 않지만, 어닐링이 가해지지 않은 TFT의 트랜지스터 특성들이, 바람직하지 않은 산소 결함 준위들(oxygen defect levels), 불순물 준위들 등의 형성에 의해 악화되는 것으로 여겨진다.
따라서, 0.8 nm의 Rrms 및 높은 표면 평탄성을 갖는 채널층이, 4×10-1 Pa 아르곤-산소 혼합 가스 분위기에서, 스퍼터링에 의해 산화 인듐 막을 성막하는 것을 통해 실현될 수 있다. 또한, 전기적 특성들은, 300℃의 대기 분위기에서 1 시간 어닐링을 산화 인듐 막에 가하는 것에 의해 안정된다. 또한, TFT 채널층에 이러한 막을 이용하는 것에 의해, 약 25 cm2/Vs의 전계 효과 이동도 및 108의 전류 온/오프 비의 우수한 특성들을 나타내는 TFT가 실현되었다.
(예 2)
본 발명에 따른 방법에 의해 제조된 TFT 디바이스의 제2 예가 도 1을 이용하여 설명될 것이다.
본 예에서, 인 도핑된 실리콘 기판이 게이트 전극(15)으로서 이용되었고, 대략 100 nm의 열 산화 실리콘 막이 게이트 절연 막(14)에 이용되었다. 산화 인듐 막이 채널층(11)으로서 열 산화 실리콘 막 상에 형성되었다.
본 예에서, 산화 인듐 막은 아르곤-산소 혼합 분위기에서의 스퍼터링 성막 및 대기 중에서의 어닐링에 의해 형성되었다.
In2O3(순도 99.9%)의 조성을 갖는 타겟이, 타겟(재료원)으로서 이용되었고, 인가된 RF 파워는 20 W로 설정되었다. 타겟과 기판 사이의 거리는 약 9 cm이었다. 산화 인듐 막은 4×10-1 Pa 아르곤-산소 혼합 가스 분위기에서 형성되었는데, 여기에서 도입 산소 분압은 1×10-2 Pa로 설정되었다. 막 형성 동안의 기판 온도는 25 ℃이었고, 성막 속도는 3 nm/min이었다. 형성된 산화 인듐 막의 X선 회절이 막 표면에 대한 0.5°의 입사각에서 측정되었을 때, 명확한 회절 피크는 발견되지 않았으며, 이에 따라, 형성된 산화 인듐 막이 비정질인 것을 확인하였다. 얻어진 X선 회절 스펙트럼은 도 3에 도시된다.
그 후, 전자 빔 가열 성막을 이용하여, 대략 5 nm 두께의 티타늄 층 및 대략 100 nm 두께의 금 층이, 채널층에 가까운 측으로부터 순차적으로 적층되고, 그 후 소스 전극(12) 및 드레인 전극(13)이 포토리소그래피 및 리프트 오프 기법에 의해 형성되었다. 채널 길이는 10 μm이었고, 채널 폭은 150 μm이었다.
다음으로, 이런 식으로 제조된 TFT에 300℃의 대기 분위기에서 1 시간 어닐링이 가해졌다. 어닐링 후의 저항률이 약 100 Ωcm이었다는 점이, 산화 인듐 막의 4 탐침 측정으로부터 발견되었다. 또한, 산화 인듐 막의 X선 회절이 막 표면에 대한 0.5°의 입사각에서 측정되었을 때, In2O3 회절 피크가 발견되었으며, 이에 따라, 형성된 산화 인듐 막이 결정화된 것을 확인하였다. 얻어진 X선 회절 스펙트럼은 도 4에 도시된다. 추가적으로, X선 반사율 측정 및 분광 엘립소메트리가 수행되었다. 결과 패턴들의 분석은, 인듐 박막의 평균 제곱근 거칠기(Rrms)가 약 0.4 nm이었고, 막 두께가 약 40 nm이었다는 점을 나타내었다. 또한, SEM 관측으로부터 산화 인듐 막의 입자 크기가 약 12 nm이었다는 점, 및 RBS 분석으로부터 인듐 및 산소의 원자 조성 비(O/In)가 1.3 내지 1.7의 범위 내에 있었다는 점이 발견되었다.
(비교예 3)
구조는 예 2의 것과 동일하였지만, 본 비교예 3에서는, 소스 및 드레인 전극들의 형성 후에 300℃의 대기 분위기에서 어닐링은 수행되지 않았다. 얻어진 막은 약 40 Ωcm의 저항률 및 약 0.3 nm의 Rrms를 가졌다. 또한, 형성된 산화 인듐 막이 비정질이었던 점이 X선 회절로부터 발견되었다.
(TFT 디바이스 특성들의 평가)
본 예에서 제조된 TFT 디바이스의 상온에서의 측정은, 전계 효과 이동도가 약 28 cm2/VS이었고, 전류 온/오프 비가 약 4×108이었다는 점을 나타내는데, 이것들은 예 1의 것들보다 더 높은 값들이다. 또한, 양호한 특성들을 갖는 트랜지스터가 실현되었는데, 여기에서 부임계 특성들도 약 1.0 V/dec의 S 값으로 개선되었다.
비교예 3에서 제조된 TFT의 경우, 오프 전류는 게이트 전압을 인가하는 것에 의해서도 감소되지 않았는데, 즉, 소스와 드레인 전극들 사이의 전류가 턴 온/오프 되지 않아서, 트랜지스터 동작이 나타나지 않았다는 점에 유의한다. 이것에 대한 이유는 명확하지는 않지만, 어닐링이 가해지지 않은 TFT의 트랜지스터 특성들이, 바람직하지 않은 산소 결함 준위들, 불순물 준위들 등의 형성에 의해 악화되는 것으로 여겨진다.
따라서, 특히 양호한 표면 평탄성인 0.4 nm의 Rrms를 갖는 산화 인듐 막은, 비정질 막이 형성되는 조건들 하에서의 산화 인듐 막의 성막을 통해 실현될 수 있다. 또한, 산화 인듐 막의 전기적 특성들은, 300℃의 대기 분위기에서 1 시간 어 닐링을 막에 가하는 것에 의해 안정된다. 또한, TFT 채널층에 이러한 산화 인듐 막을 이용하는 것에 의해, 약 28 cm2/Vs의 전계 효과 이동도, 4×108의 전류 온/오프 비 및 약 1.0 V/dec의 S 값의 우수한 특성들을 나타내는 TFT가 실현되었다.
(예 3)
본 발명에 따른 방법에 의해 제조된 TFT 디바이스의 제3 예는 도 1을 이용하여 설명될 것이다.
본 예에서, 인 도핑된 실리콘 기판이 게이트 전극(15)으로서 이용되었고, 대략 100 nm의 열 산화 실리콘 막이 게이트 절연 막(14)으로서 이용되었다. 산화 인듐 막이 채널층(11)으로서 열 산화 실리콘 막 상에 형성되었다.
본 예에서, 산화 인듐 막은 아르곤-산소 혼합 분위기에서의 스퍼터링 성막 및 대기 중에서의 어닐링에 의해 형성되었다.
In2O3(순도 99.9%)의 조성을 갖는 타겟이, 타겟(재료원)으로서 이용되었고, 인가된 RF 파워는 20 W로 설정되었다. 타겟과 기판 사이의 거리는 약 12 cm이었다. 산화 인듐 막은 4×10-1 Pa 아르곤-산소 혼합 가스 분위기에서 형성되었는데, 여기에서 도입 산소 분압은 1×10-2 Pa로 설정되었다. 막 형성 동안의 기판 온도는 25℃이었고, 성막 속도는 3 nm/min이었다. 형성된 산화 인듐 막의 X선 회절이 막 표면에 대한 0.5°의 입사각에서 측정되었을 때, 명확한 회절 피크는 발견되지 않았으며, 이에 따라, 형성된 산화 인듐 막이 비정질인 것을 확인하였다.
그 후, 전자 빔 가열 성막을 이용하여, 대략 5 nm 두께의 티타늄 층 및 대략 100 nm 두께의 금 층이, 채널층에 가까운 측으로부터 순차적으로 적층되고, 그 후 소스 전극(12) 및 드레인 전극(13)이 포토리소그래피 및 리프트 오프 기법에 의해 형성되었다. 채널 길이는 10 μm이었고, 채널 폭은 150 μm이었다.
다음으로, 이런 식으로 제조된 TFT에는 300℃의 대기 분위기에서 1 시간 어닐링이 가해졌다. 어닐링 후의 저항률이 약 10 Ωcm이었다는 점이, 산화 인듐 막의 4 탐침 측정으로부터 발견되었다. 또한, 산화 인듐 막의 X선 회절이 막 표면에 대한 0.5°의 입사각에서 측정되었을 때, In2O3 회절 피크가 발견되었으며, 이에 따라, 형성된 산화 인듐 막이 결정화된 것을 확인하였다. 추가적으로, X선 반사율 및 분광 엘립소메트리가 수행되었다. 결과 패턴들의 분석은, 인듐 박막의 평균 제곱근 거칠기(Rrms)가 약 0.35 nm이었고, 막 두께가 약 20 nm이었다는 점을 나타내었다. 또한, SEM 관측으로부터 산화 인듐 막의 입자 크기가 약 12 nm이었다는 점, 및 RBS 분석으로부터 인듐 및 산소의 원자 조성 비(O/In)가 1.3 내지 1.7의 범위 내에 있었다는 점이 발견되었다. 도 9는 본 예에서 얻어진 산화 인듐 막의 SEM 사진이다.
(비교예 4)
구조는 예 3의 것과 동일하였지만, 본 비교예 4에서는, 소스 및 드레인 전극들의 형성 후에 300℃의 대기 분위기에서의 어닐링은 수행되지 않았다. 얻어진 막은 약 0.2 Ωcm의 저항률 및 약 0.3 nm의 Rrms를 가졌다. 또한, 형성된 산화 인듐 막이 비정질인 점이 X선 회절로부터 발견되었다.
(TFT 디바이스 특성들의 평가)
도 5는, 본 예에서 제조된 TFT 디바이스가 상온에서 측정될 때, Vd=6V에서의 Id-Vg 특성(전달 특성)을 나타낸다. 본 예에서 제조된 TFT 디바이스는, 예 2의 디바이스보다 더 큰 온 전류를 가졌고, 29 cm2/Vs의 높은 전계 효과 이동도 값을 얻었다. 한편, 오프 전류는 약 1×10-12으로 작았고, 그 결과, 약 109 보다 더 큰 높은 전류 온/오프 비가 얻어졌다. 또한, 우수한 특성들을 갖는 트랜지스터가 실현되었는데, 여기에서 부임계 특성들도 약 0.7 V/dec의 S 값으로 개선되었다.
비교예 4에서 제조된 TFT의 경우에, 오프 전류는 게이트 전압을 인가하여도 감소되지 않았는데, 즉, 소스 및 드레인 전극들 사이의 전류가 턴 온/오프 되지 않아서, 트랜지스터 동작이 나타나지 않았다는 점에 유의한다. 이것에 대한 이유는 명확하지는 않지만, 어닐링이 가해지지 않은 TFT의 트랜지스터 특성들이, 바람직하지 않은 산소 결함 준위들, 불순물 준위들 등의 형성에 의해 악화되는 것으로 여겨진다.
따라서, 낮은 오프 전류 및 약 109 보다 더 큰 전류 온/오프 비를 갖는 TFT는, 채널층으로서 이용되는 산화 인듐 막의 두께를 20 nm로 얇게 설정함으로써 실현될 수 있었을 것이다. 또한, 약 0.7 V/dec의 S 값을 갖는 우수한 부임계 특성들을 갖는 TFT가 실현되었다.
(예 4)
본 발명에 따른 방법에 의해 제조된 TFT 디바이스의 제4 예는 도 2를 이용하여 설명될 것이다.
우선, 산화 인듐 막이 채널층(11)으로서 유리 기판(10) 상에 형성되었다.
본 예에서, 산화 인듐 막은 아르곤-산소 혼합 분위기에서의 스퍼터링 성막 및 대기 중에서의 어닐링에 의해 형성되었다.
In2O3(순도 99.9%)의 조성을 갖는 타겟이, 타겟(재료원)으로서 이용되었고, 인가된 RF 파워는 20 W로 설정되었다. 타겟과 기판 사이의 거리는 약 12 cm이었다. 산화 인듐 막은 4×10-1 Pa 아르곤 분위기에서 형성되었는데, 여기에서 도입 산소 분압은 1×10-2 Pa로 설정되었다. 막 형성 동안의 기판 온도는 25℃이었고, 성막 속도는 3 nm/min이었다. 형성된 산화 인듐 막의 X선 회절이 막 표면에 대한 0.5°의 입사각에서 측정되었을 때, 명확한 회절 피크는 발견되지 않았으며, 이에 따라, 형성된 산화 인듐 막이 비정질인 것을 확인하였다.
그 후, 전자 빔 가열 성막을 이용하여, 대략 5 nm 두께의 티타늄 층 및 대략 100 nm 두께의 금 층이, 채널층에 가까운 측으로부터 순차적으로 적층되고, 그 후 소스 전극(12) 및 드레인 전극(13)이 포토리소그래피 및 리프트 오프 기법에 의해 형성되었다.
다음으로, 스퍼터링에 의해 형성된 산화 인듐 막에는 300℃의 대기 분위기에서 1 시간 어닐링이 가해졌다. 저항률이 100 Ωcm이었다는 점이, 얻어진 막의 4 탐침 측정으로부터 발견되었다. 또한, 산화 인듐 막의 X선 회절이 막 표면에 대한 0.5°의 입사각에서 측정되었을 때, In2O3 회절 피크가 발견되었으며, 이에 따라, 형성된 산화 인듐 막이 결정화된 것을 확인하였다. 추가적으로, X선 반사율 측정 및 분광 엘립소메트리가 수행되었다. 결과 패턴들의 분석은, 박막의 평균 제곱근 거칠기(Rrms)가 약 0.35 nm이었고, 막 두께가 약 20 nm이었다는 점을 나타내었다. SEM 관측으로부터 산화 인듐 막의 입자 크기가 약 12 nm이었다는 점, 및 RBS 분석으로부터 인듐 및 산소의 원자 조성 비(O/In)가 1.3 내지 1.7의 범위 내에 있었다는 점이 발견되었다.
다음으로, 게이트 절연 막(14)으로서 이용된 산화 실리콘 막은 전자 빔 성막에 의해 약 90 nm의 두께로 성막되었다. 티타늄 층 및 금 층이 그 후 그 위에 순차적으로 적층되었고, 게이트 전극(15)은 포토리소그래피 및 리프트 오프 기법에 의해 형성되었다. 채널 길이는 10 μm이었고, 채널 폭은 150 μm이었다.
(비교예 5)
채널층을 제외하고는, 구조는 예 4의 것과 동일하였다. 산화 인듐 막은 저항 가열 성막에 의해 1×10-1 Pa 산소 가스 분위기에서 형성되었다. 인듐 펠릿이 기상 성막원으로서 이용되었다. 기상 성막원에서 기판까지의 거리는 약 30 cm이었다. 형성된 산화 인듐 막의 두께는 약 20 nm이었고, 막 형성 동안의 기판 온도는 25℃이었다. 또한, 소스 및 드레인 전극들이 형성된 후에, 300℃의 대기 분위기에서 1 시간 어닐링이 수행되었다. 열 처리된 산화 인듐 막은 700 Ωcm의 저항률, 약 2 nm의 Rrms 및 약 23 nm의 입자 크기를 가졌다. 또한, 형성된 산화 인듐 막이 결정화된 점이 X선 회절로부터 발견되었다.
(TFT 디바이스 특성들의 평가)
비교예 5와 비교하여, 온 전류는 더 크며, Vg=10V 일 때, 약 Id=1×10-3A의 전류가 흘렀다. 출력 특성들로부터의 전계 효과 이동도의 산출은, 포화 영역 내에서 약 20 cm2/Vs의 값을 주었는데, 이것은 비교예 5의 것보다 약 40배 더 높은 것이었다. 또한, 트랜지스터 온/오프 비도 107을 넘었는데, 이것은 비교예 5와 비교하여 약 2 자릿수만큼 더 높은 것이었다. 부임계 특성들도 또한, S 값이 약 0.8 V/dec으로 양호하였는데, 이것은 비교예 5의 약 1/2 값이었다.
따라서, 본 발명에 따른 산화 인듐 박막이 스태거 구조를 갖는 TFT 채널층에서 이용되었을 때, 특별히 우수한 특성들을 갖는 TFT가 실현되었는데, 여기에서 게이트 절연 막과 채널층 사이의 계면 특성들은 크게 개선되었다.
(예 5)
본 발명에 따른 방법에 의해 제조된 TFT 디바이스의 제5 예는 도 2를 이용하여 설명될 것이다.
우선, 산화 인듐 막이 채널층(11)으로서 플라스틱 기판(10) 상에 형성되었다.
본 예에서, 산화 인듐 막은 아르곤-산소 혼합 분위기에서의 스퍼터링 성막 및 대기 중에서의 어닐링에 의해 형성되었다.
In2O3(순도 99.9%)의 조성을 갖는 타겟이, 타겟(재료원)으로서 이용되었고, 인가된 RF 파워는 20 W로 설정되었다. 타겟과 기판 사이의 거리는 약 12 cm이었다. 산화 인듐 막이 4×10-1 Pa 아르곤 분위기에서 형성되었는데, 여기에서 도입 산소 분압은 1×10-2 Pa로 설정되었다. 막 형성 동안의 기판 온도는 25℃이었고, 성막 속도는 3 nm/min이었다. 형성된 산화 인듐 막의 X선 회절이 막 표면에 대한 0.5°의 입사각에서 측정되었을 때, 명확한 회절 피크는 발견되지 않았으며, 이에 따라, 형성된 산화 인듐 막이 비정질이었던 것을 확인하였다.
그 후, 전자 빔 가열 성막을 이용하여, 대략 5 nm 두께의 티타늄 층 및 대략 100 nm 두께의 금 층이, 채널층에 가까운 측으로부터 순차적으로 적층되었고, 그 후 소스 전극(12) 및 드레인 전극(13)이 포토리소그래피 및 리프트 오프 기법에 의해 형성되었다.
다음으로, 스퍼터링에 의해 형성된 산화 인듐 막에는, 200℃의 오존 분위기에서 UV 조사에 노출되는 1 시간 어닐링이 가해졌다. 저항률이 약 500 Ωcm이었다는 점이, 얻어진 산화 인듐 막의 4 탐침 측정으로부터 발견되었다. 또한, 산화 인듐 막의 X선 회절이 막 표면에 대한 0.5°의 입사각에서 측정되었을 때, In2O3 회절 피크가 발견되었으며, 이에 따라, 형성된 산화 인듐 막이 결정화된 것을 확인하였다. 추가적으로, X선 반사율 측정 및 분광 엘립소메트리가 수행되었다. 결과 패턴들의 분석은, 박막의 평균 제곱근 거칠기(Rrms)가 약 0.4 nm이었고, 막 두께가 약 20 nm이었다는 점을 나타내었다. SEM 관측으로부터 산화 인듐 막의 입자 크기가 약 12 nm이었다는 점, 및 RBS 분석으로부터 인듐 및 산소의 원자 조성 비(O/In)가 1.3 내지 1.7의 범위 내에 있었다는 점이 발견되었다.
다음으로, 게이트 절연 막(14)으로서 이용된 산화 실리콘 막은 전자 빔 성막에 의해 약 90 nm의 두께로 성막되었다. 티타늄 층 및 금 층은 그 후 그 위에 순차적으로 적층되었고, 게이트 전극(15)은 포토리소그래피 및 리프트 오프 기법에 의해 형성되었다. 채널 길이는 10 μm이었고, 채널 폭은 150 μm이었다.
(비교예 6)
채널층을 제외하고는, 구조는 예 5의 것과 동일하였다. 산화 인듐 막이 저항 가열 성막에 의해 1×10-1 Pa 산소 가스 분위기에서 형성되었다. 인듐 펠릿이 기상 성막원으로서 이용되었다. 기상 성막원에서 기판까지의 거리는 약 30 cm이었다. 형성된 산화 인듐 막의 두께는 약 20 nm이고, 막 형성 동안의 기판 온도는 25℃이었다. 또한, 소스 및 드레인 전극들이 형성된 후에, 200℃의 오존 분위기에서 UV 조사에 노출되는 1 시간 어닐링이 수행되었다. 열 처리된 산화 인듐 막은 5 kΩcm의 저항률, 약 2.5 nm의 Rrms 및 약 23 nm의 입자 크기를 가졌다. 또한, 형성된 산화 인듐 막이 결정화된 점이 X선 회절로부터 발견되었다.
(TFT 디바이스 특성들의 평가)
비교예 6과 비교하여, 온 전류는 더 크며, Vg=10V일 때, 약 Id=1×10-4A의 전류가 흘렀다. 출력 특성들로부터의 전계 효과 이동도의 산출은, 포화 영역 내에 서 약 15 cm2/Vs의 값을 주었는데, 이것은 비교예 6의 것보다 약 20배 더 높은 것이었다. 또한, 트랜지스터 온/오프 비도 또한 106 이상이었는데, 이것은 비교예 6과 비교하여 약 2 자릿수만큼 더 높은 것이었다. 부임계 특성들도 또한, S 값이 약 1.1 V/dec으로 양호하였는데, 이것은 비교예 6의 약 1/2 값이었다.
따라서, 본 발명에 따른 산화 인듐 박막이 스태거 구조를 갖는 TFT 채널층에서 이용되었을 때, 특별히 우수한 특성들을 갖는 TFT가 실현되었는데, 여기에서 게이트 절연 막과 채널층 사이의 계면 특성들은 크게 개선되었다.
(예 6)
본 발명에 따른 방법에 의해 제조된 TFT 디바이스의 제6 예는 도 1을 이용하여 설명될 것이다.
본 예에서, 인 도핑된 실리콘 기판이 게이트 전극(15)으로서 이용되었고, 대략 100 nm의 열 산화 실리콘 막이 게이트 절연 막(14)에 이용되었다. 산화 인듐 막이 채널층(11)으로서 열 산화 실리콘 막 상에 형성되었다.
본 예에서, 산화 인듐 막은 아르곤 분위기에서의 스퍼터링 성막 및 대기 중에서의 어닐링에 의해 형성되었다.
In2O3(순도 99.9%)의 조성을 갖는 타겟은, 타겟(재료원)으로서 이용되었고, 인가된 RF 파워는 20 W로 설정되었다. 타겟과 기판 사이의 거리는 약 12 cm이었다. 산화 인듐 막은 4×10-1 Pa 아르곤 분위기에서 형성되었는데, 여기에서 도입 산소 분압은 0 Pa로 설정되었다. 막 형성 동안의 기판 온도는 25℃이었고, 성막 속도는 5 nm/min이었다. 형성된 산화 인듐 막의 X선 회절이 막 표면에 대한 0.5°의 입사각에서 측정되었을 때, 명확한 회절 피크는 발견되지 않았으며, 이에 따라, 형성된 산화 인듐 막이 비정질인 것을 확인하였다.
그 후, 전자 빔 가열 성막을 이용하여, 대략 5 nm 두께의 티타늄 층 및 대략 100 nm 두께의 금 층이, 채널층에 가까운 측으로부터 순차적으로 적층되었고, 그 후 소스 전극(12) 및 드레인 전극(13)이 포토리소그래피 및 리프트 오프 기법에 의해 형성되었다. 채널 길이는 10 μm이었고, 채널 폭은 150 μm이었다.
다음으로, 이런 식으로 제조된 TFT에는 300℃의 대기 분위기에서 1 시간 어닐링이 가해졌다. 어닐링 후의 저항률이 약 10 Ωcm이었다는 점이, 산화 인듐 막의 4 탐침 측정으로부터 발견되었다. 또한, 산화 인듐 막의 X선 회절이 막 표면에 대한 0.5°의 입사각에서 측정되었을 때, In2O3 회절 피크가 발견되었으며, 이에 따라, 형성된 산화 인듐 막이 결정화된 것을 확인하였다. 추가적으로, X선 반사율 측정 및 분광 엘립소메트리가 수행되었다. 결과 패턴들의 분석은, 인듐 박막의 평균 제곱근 거칠기(Rrms)가 약 0.32 nm이었고, 막 두께가 약 20 nm이었다는 점을 나타내었다. 또한, SEM 관측으로부터 산화 인듐 막의 입자 크기가 약 12 nm이었다는 점, 및 RBS 분석으로부터 인듐 및 산소의 원자 조성 비(O/In)가 1.3 내지 1.7의 범위 내에 있었다는 점이 발견되었다.
(TFT 디바이스 특성들의 평가)
예 4와 비교하여 온 전류는 더 크고, 전계 효과 이동도는 32 cm2/Vs의 높은 값이었다. 특히, 우수한 특성들을 갖는 트랜지스터가 실현되었는데, 여기에서 부임계 특성들은 약 0.5 V/dec의 S 값으로 크게 개선되었다. 이것은, 본 예에서 채널층으로서 이용되는 산화 인듐 막이, 낮은 저항 조건들 하에서 성막되어서, 플라즈마 데미지(plasma demage)가 적은 채널층 형성이 실현되었기 때문이라고 생각된다.
본 발명에 따르면, 우수한 전계 효과 이동도 및 전류 온/오프 비와 같은 우수한 트랜지스터 특성들을 갖는 높은 신뢰성의 박막 트랜지스터가 실현될 수 있다. 구체적으로는, 5 자릿수 이상의 전류 온/오프 비 및 10 cm2/Vs 이상의 전계 효과 이동도를 갖는 TFT가 양호한 재현성을 가지면서 제조될 수 있다.
본 발명에 대해 예시적인 실시예들을 참조하여 설명하였지만, 본 발명은 개시된 예시적인 실시예들에 제한되지 않는다는 점이 이해되어야 한다. 이하의 특허청구범위의 범주는, 이러한 모든 변경들과 동등한 구조들 및 기능들을 포함하도록 가장 넓은 해석과 일치되어야 한다.
본 특허 출원은, 2006년 11월 21일에 출원된 일본 특허 출원 제2006-314243호의 이익을 주장하며, 이에 의해, 이는 본원에 그 전체가 참조로 포함된다.

Claims (6)

  1. 산화 인듐으로 구성된 활성층을 포함하는 박막 트랜지스터의 제조 방법으로서,
    스퍼터링 방법에 의해 산소 분압 0Pa 이상 1Pa 이하의 압력의 범위에서 아몰퍼스 산화 인듐 막을 상기 활성층으로서 형성하는 제1 공정과,
    형성된 상기 아몰퍼스 산화 인듐 막에 150℃ 이상 450℃ 이하의 산화 분위기에서 열처리를 가함으로써 상기 아몰퍼스 산화 인듐 막을 결정화하는 제2 공정
    을 포함하고,
    상기 제1 공정의 분위기는 상기 제2 공정의 분위기보다 산소가 적은 박막 트랜지스터의 제조 방법.
  2. 제1항에 있어서, 상기 제2 공정을 수행하기 전의 상기 산화 인듐 막의 저항률(resistivity)이 1 Ωcm 이하이고, 상기 제2 공정 후의 상기 산화 인듐 막의 저항률이 1 Ωcm 이상 100 KΩcm 이하인 박막 트랜지스터의 제조 방법.
  3. 제1항에 있어서, 상기 활성층의 표면 거칠기의 평균 제곱근이 1 nm 이하인 박막 트랜지스터의 제조 방법.
  4. 삭제
  5. 삭제
  6. 삭제
KR1020097012785A 2006-11-21 2007-11-09 산화물 반도체를 이용한 박막 트랜지스터의 제조 방법 KR101052421B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-314243 2006-11-21
JP2006314243A JP5116290B2 (ja) 2006-11-21 2006-11-21 薄膜トランジスタの製造方法
PCT/JP2007/072234 WO2008062720A1 (en) 2006-11-21 2007-11-09 Method for manufacturing thin film transistor which uses an oxide semiconductor

Publications (2)

Publication Number Publication Date
KR20090086602A KR20090086602A (ko) 2009-08-13
KR101052421B1 true KR101052421B1 (ko) 2011-07-28

Family

ID=38894020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097012785A KR101052421B1 (ko) 2006-11-21 2007-11-09 산화물 반도체를 이용한 박막 트랜지스터의 제조 방법

Country Status (7)

Country Link
US (1) US8084307B2 (ko)
EP (1) EP2084749A1 (ko)
JP (1) JP5116290B2 (ko)
KR (1) KR101052421B1 (ko)
CN (1) CN101548388B (ko)
TW (1) TWI368996B (ko)
WO (1) WO2008062720A1 (ko)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371605B2 (en) * 2005-03-25 2008-05-13 Lucent Technologies Inc. Active organic semiconductor devices and methods for making the same
TWI467702B (zh) 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5393058B2 (ja) * 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP5213429B2 (ja) * 2007-12-13 2013-06-19 キヤノン株式会社 電界効果型トランジスタ
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5219529B2 (ja) * 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9269573B2 (en) * 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2010047077A1 (ja) 2008-10-23 2012-03-22 出光興産株式会社 薄膜トランジスタ及びその製造方法
JPWO2010047063A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法
JP2010135771A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の作製方法
WO2010074927A2 (en) * 2008-12-24 2010-07-01 3M Innovative Properties Company Stability enhancements in metal oxide semiconductor thin film transistors
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
JP5606682B2 (ja) * 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
DE102009009337A1 (de) * 2009-02-17 2010-08-19 Evonik Degussa Gmbh Verfahren zur Herstellung halbleitender Indiumoxid-Schichten, nach dem Verfahren hergestellte Indiumoxid-Schichten und deren Verwendung
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR102342672B1 (ko) 2009-03-12 2021-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20170119742A (ko) 2009-07-03 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5507133B2 (ja) * 2009-07-03 2014-05-28 富士フイルム株式会社 ボトムゲート構造の薄膜トランジスタの製造方法
CN102484135B (zh) * 2009-09-04 2016-01-20 株式会社东芝 薄膜晶体管及其制造方法
EP2478563B1 (en) * 2009-09-16 2021-04-07 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing a samesemiconductor device
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2544237B1 (en) * 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101470785B1 (ko) 2009-09-24 2014-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR102054650B1 (ko) * 2009-09-24 2019-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011043182A1 (en) * 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for removing electricity and method for manufacturing semiconductor device
KR101745747B1 (ko) 2009-10-16 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
KR102148664B1 (ko) 2009-11-06 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN104465318B (zh) 2009-11-06 2018-04-24 株式会社半导体能源研究所 制造半导体器件的方法
KR101605984B1 (ko) 2009-11-06 2016-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011055668A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101787353B1 (ko) 2009-11-13 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120094013A (ko) * 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
JP5657878B2 (ja) * 2009-11-20 2015-01-21 株式会社半導体エネルギー研究所 トランジスタの作製方法
KR101506304B1 (ko) 2009-11-27 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011068022A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101781336B1 (ko) * 2009-12-25 2017-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011077978A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
KR20190018049A (ko) 2010-03-08 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
KR101435970B1 (ko) 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
KR20130054275A (ko) 2010-04-23 2013-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8728860B2 (en) 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP5743064B2 (ja) * 2011-02-17 2015-07-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101843871B1 (ko) * 2011-03-11 2018-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9412623B2 (en) * 2011-06-08 2016-08-09 Cbrite Inc. Metal oxide TFT with improved source/drain contacts and reliability
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
JP6016532B2 (ja) * 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
EP2786404A4 (en) 2011-12-02 2015-07-15 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
KR20130111873A (ko) 2012-04-02 2013-10-11 단국대학교 산학협력단 박막 트랜지스터 표시판 제조 방법
KR102059218B1 (ko) * 2012-05-25 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스 및 반도체 장치
KR20130137851A (ko) 2012-06-08 2013-12-18 삼성디스플레이 주식회사 산화물 반도체의 전구체 조성물, 산화물 반도체를 포함하는 박막 트랜지스터 기판, 그리고 산화물 반도체를 포함하는 박막 트랜지스터 기판의 제조 방법
CN103985639B (zh) * 2014-04-28 2015-06-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
TWI611463B (zh) 2016-06-29 2018-01-11 友達光電股份有限公司 金屬氧化物半導體層的結晶方法及半導體結構
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR101914835B1 (ko) * 2016-11-18 2018-11-02 아주대학교산학협력단 금속산화물 이종 접합 구조, 이의 제조방법 및 이를 포함하는 박막트랜지스터
CN111081873A (zh) * 2019-11-18 2020-04-28 天津大学 一种高透明度柔性薄膜晶体管及制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004038757A2 (en) * 2002-05-21 2004-05-06 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Transistor structures and methods for making the same
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3797317B2 (ja) * 2002-05-30 2006-07-19 住友金属鉱山株式会社 透明導電性薄膜用ターゲット、透明導電性薄膜およびその製造方法、ディスプレイ用電極材料、有機エレクトロルミネッセンス素子
TW200511589A (en) 2003-07-25 2005-03-16 Hewlett Packard Development Co Transistor including a deposited channel region having a doped portion
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4544518B2 (ja) 2004-09-01 2010-09-15 キヤノン株式会社 電界励起型発光素子及び画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5294565B2 (ja) 2006-03-17 2013-09-18 キヤノン株式会社 発光素子及び発光素子の製造方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004038757A2 (en) * 2002-05-21 2004-05-06 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Transistor structures and methods for making the same
WO2004038757A3 (en) 2002-05-21 2004-08-05 Oregon State Transistor structures and methods for making the same
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits

Also Published As

Publication number Publication date
JP5116290B2 (ja) 2013-01-09
JP2008130814A (ja) 2008-06-05
KR20090086602A (ko) 2009-08-13
WO2008062720A1 (en) 2008-05-29
US20090269880A1 (en) 2009-10-29
TWI368996B (en) 2012-07-21
CN101548388A (zh) 2009-09-30
US8084307B2 (en) 2011-12-27
EP2084749A1 (en) 2009-08-05
TW200837959A (en) 2008-09-16
CN101548388B (zh) 2010-11-17

Similar Documents

Publication Publication Date Title
KR101052421B1 (ko) 산화물 반도체를 이용한 박막 트랜지스터의 제조 방법
KR101078509B1 (ko) 박막 트랜지스터의 제조 방법
JP5127183B2 (ja) アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
US8026506B2 (en) Thin-film transistor with channel layer formed by metal oxide film including indium, and method of manufacturing the same
KR100889796B1 (ko) 비정질 산화물을 사용한 전계 효과 트랜지스터
TWI422034B (zh) 包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
JP6043244B2 (ja) 薄膜トランジスタ
JP2014013891A (ja) 薄膜トランジスタ
JP2010123913A (ja) 薄膜トランジスタ及びその製造方法
JP6036984B2 (ja) 酸窒化物半導体薄膜
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
Liu et al. High-performance ZnO thin-film transistors fabricated at low temperature on glass substrates
Grover Thin-film transistors with amorphous oxide channel layers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140625

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150625

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160627

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 8