JPH0851192A - 誘電体薄膜素子 - Google Patents
誘電体薄膜素子Info
- Publication number
- JPH0851192A JPH0851192A JP6187054A JP18705494A JPH0851192A JP H0851192 A JPH0851192 A JP H0851192A JP 6187054 A JP6187054 A JP 6187054A JP 18705494 A JP18705494 A JP 18705494A JP H0851192 A JPH0851192 A JP H0851192A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- dielectric thin
- temperature
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inorganic Insulating Materials (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 ＩＣチップの小型化、高集積化を行なう上
で、必要不可欠であるキャパシタ面積縮小のための高誘
電率薄膜の形成が、半導体プロセスに適合できる低い温
度で可能であり、なおかつ容量の温度依存性が小さい誘
電体薄膜素子を提供する。 【構成】 少なくとも電極と誘電体薄膜とを有する誘電
体薄膜素子であって、前記誘電体薄膜が２層構造にて形
成され、下層の誘電体薄膜の結晶化温度が、上層の誘電
体薄膜の結晶化温度よりも低い誘電体薄膜であることを
特徴とする。
で、必要不可欠であるキャパシタ面積縮小のための高誘
電率薄膜の形成が、半導体プロセスに適合できる低い温
度で可能であり、なおかつ容量の温度依存性が小さい誘
電体薄膜素子を提供する。 【構成】 少なくとも電極と誘電体薄膜とを有する誘電
体薄膜素子であって、前記誘電体薄膜が２層構造にて形
成され、下層の誘電体薄膜の結晶化温度が、上層の誘電
体薄膜の結晶化温度よりも低い誘電体薄膜であることを
特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は誘電体薄膜素子に関し、
さらに詳しくは、不揮発性メモリ素子、キャパシタ、光
変調素子、圧電素子、焦電型赤外線センサ等に用いられ
る酸化物誘電体薄膜素子に関する。
さらに詳しくは、不揮発性メモリ素子、キャパシタ、光
変調素子、圧電素子、焦電型赤外線センサ等に用いられ
る酸化物誘電体薄膜素子に関する。
【０００２】
【従来の技術】ＤＲＡＭ（Dynamic random access memo
ry）の信号蓄積用キャパシタ等に代表される、ＩＣ用薄
膜キャパシタの誘電体材料にはＳｉＯ2 （酸化シリコ
ン）やＳｉＮ（窒化シリコン）が主に使用されている。
近年、半導体技術の進歩による、電子部品の小型化、高
集積化の要求により、ＳｉＯ2 やＳｉＮと比較して誘電
率が高いＳＴＯ［ＳｒＴｉＯ3 （チタン酸ストロンチウ
ム）］、ＢＳＴ［（Ｂａ、Ｓｒ）ＴｉＯ3 （チタン酸バ
リウムストロンチウム）］等を用いた高誘電率薄膜が研
究されている。特に、ＢＳＴはその誘電特性が古くから
研究されており、ＳＴＯと比べて、誘電率が高く高集積
化のための材料として適しており、スパッタ法、ＭＯＣ
ＶＤ法、ゾルゲル法等により薄膜形成が行なわれてい
る。
ry）の信号蓄積用キャパシタ等に代表される、ＩＣ用薄
膜キャパシタの誘電体材料にはＳｉＯ2 （酸化シリコ
ン）やＳｉＮ（窒化シリコン）が主に使用されている。
近年、半導体技術の進歩による、電子部品の小型化、高
集積化の要求により、ＳｉＯ2 やＳｉＮと比較して誘電
率が高いＳＴＯ［ＳｒＴｉＯ3 （チタン酸ストロンチウ
ム）］、ＢＳＴ［（Ｂａ、Ｓｒ）ＴｉＯ3 （チタン酸バ
リウムストロンチウム）］等を用いた高誘電率薄膜が研
究されている。特に、ＢＳＴはその誘電特性が古くから
研究されており、ＳＴＯと比べて、誘電率が高く高集積
化のための材料として適しており、スパッタ法、ＭＯＣ
ＶＤ法、ゾルゲル法等により薄膜形成が行なわれてい
る。
【０００３】例えば、図５はＢＳＴ薄膜を利用して、Ｉ
Ｃ用薄膜キャパシタをシリコン基板上に形成した従来の
誘電体薄膜素子である。図５において、ｎ型シリコン基
板５１の表面にＳｉ熱酸化膜５２を形成し、さらに、Ｔ
ｉ膜５３、Ｐｔ下部電極５４、誘電体ＢＳＴ膜５５、最
後にＰｔ上部電極５６を形成した素子構造である。ま
た、ＳＮＯ［Ｓｒ2 Ｎｂ2 Ｏ7 （ニオブ酸ストロンチウ
ム）］はバルクではＳＴＯより誘電率が高い材料として
知られているが、薄膜化は行なわれていない。
Ｃ用薄膜キャパシタをシリコン基板上に形成した従来の
誘電体薄膜素子である。図５において、ｎ型シリコン基
板５１の表面にＳｉ熱酸化膜５２を形成し、さらに、Ｔ
ｉ膜５３、Ｐｔ下部電極５４、誘電体ＢＳＴ膜５５、最
後にＰｔ上部電極５６を形成した素子構造である。ま
た、ＳＮＯ［Ｓｒ2 Ｎｂ2 Ｏ7 （ニオブ酸ストロンチウ
ム）］はバルクではＳＴＯより誘電率が高い材料として
知られているが、薄膜化は行なわれていない。
【０００４】そこで、ＩＣ作製など低温プロセスにも適
用でき、高誘電率でかつ容量の温度依存性が小さい誘電
体素子の開発が望まれている。
用でき、高誘電率でかつ容量の温度依存性が小さい誘電
体素子の開発が望まれている。
【０００５】
【発明が解決しようとする課題】しかしながら、図５に
示すような従来の誘電体薄膜素子で、ＢＳＴ薄膜を用い
たキャパシタは、下部電極５４上にＢＳＴ薄膜５５を単
層積層し、この上に上部電極５６を形成する構成となっ
ているため、ＢＳＴ薄膜を十分に結晶化させ、Ｐｔ等の
金属電極上で３００〜５００程度の比誘電率をもつＢＳ
Ｔ薄膜を成長させるには高い基板温度が必要であり、な
るべく低温プロセスにて作製したいＩＣ作製プロセス上
では、ＢＳＴキャパシタを作製できる範囲が限定されて
しまうという問題点があった。
示すような従来の誘電体薄膜素子で、ＢＳＴ薄膜を用い
たキャパシタは、下部電極５４上にＢＳＴ薄膜５５を単
層積層し、この上に上部電極５６を形成する構成となっ
ているため、ＢＳＴ薄膜を十分に結晶化させ、Ｐｔ等の
金属電極上で３００〜５００程度の比誘電率をもつＢＳ
Ｔ薄膜を成長させるには高い基板温度が必要であり、な
るべく低温プロセスにて作製したいＩＣ作製プロセス上
では、ＢＳＴキャパシタを作製できる範囲が限定されて
しまうという問題点があった。
【０００６】例えば、従来の素子構成では上記の薄膜形
成技術のうち、最も低い基板温度で薄膜形成が可能とさ
れるスパッタ法を用いても、３００〜５００程度の比誘
電率をもつＢＳＴ薄膜を得るには６００〜７００℃程度
の基板温度が必要であるため、（Ｔ．Ｈｏｒｉｋａｗａ
ｅｔ ａｌ．、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３
２（１９９３）４１２６）ＩＣ作製プロセスには不適で
あった。
成技術のうち、最も低い基板温度で薄膜形成が可能とさ
れるスパッタ法を用いても、３００〜５００程度の比誘
電率をもつＢＳＴ薄膜を得るには６００〜７００℃程度
の基板温度が必要であるため、（Ｔ．Ｈｏｒｉｋａｗａ
ｅｔ ａｌ．、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３
２（１９９３）４１２６）ＩＣ作製プロセスには不適で
あった。
【０００７】さらに、基板温度が高いと下部電極が熱拡
散によりダメージを受け、良好な誘電特性をもつ誘電体
素子が得られないという問題点もあった（Ｔ．Ｓａｋｕ
ｍａｅｔ ａｌ．、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５
７（１９９０）２４３１）。しかしながら、基板温度を
下げると、ＢＳＴが十分に結晶化しないため、得られる
ＢＳＴ薄膜の誘電率が低くなってしまい、高集積化が困
難であった。
散によりダメージを受け、良好な誘電特性をもつ誘電体
素子が得られないという問題点もあった（Ｔ．Ｓａｋｕ
ｍａｅｔ ａｌ．、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５
７（１９９０）２４３１）。しかしながら、基板温度を
下げると、ＢＳＴが十分に結晶化しないため、得られる
ＢＳＴ薄膜の誘電率が低くなってしまい、高集積化が困
難であった。
【０００８】また、通常ＩＣが使用される−２０〜１０
０℃の温度範囲では、ＢＳＴ単層膜はＳＴＯ単層膜と比
べて、誘電率は高いが誘電率の温度依存性が大きいた
め、従来の素子構成でキャパシタを作製すると、その容
量が温度により大きく変化し、ＩＣを使用する際の信号
処理上問題となっていた。
０℃の温度範囲では、ＢＳＴ単層膜はＳＴＯ単層膜と比
べて、誘電率は高いが誘電率の温度依存性が大きいた
め、従来の素子構成でキャパシタを作製すると、その容
量が温度により大きく変化し、ＩＣを使用する際の信号
処理上問題となっていた。
【０００９】そこで、本発明は前記問題点を解決するた
めに、ＩＣチップの小型化、高集積化を行なう上で、必
要不可欠であるキャパシタ面積縮小のための高誘電率薄
膜の形成が、ＩＣ作製などの半導体プロセスに適合でき
る低い温度（４００℃以下）で可能であり、なおかつ容
量の温度依存性が小さい誘電体薄膜素子を提供すること
を目的とする。
めに、ＩＣチップの小型化、高集積化を行なう上で、必
要不可欠であるキャパシタ面積縮小のための高誘電率薄
膜の形成が、ＩＣ作製などの半導体プロセスに適合でき
る低い温度（４００℃以下）で可能であり、なおかつ容
量の温度依存性が小さい誘電体薄膜素子を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、誘電体薄膜素子が少なくとも電極と誘
電体薄膜とを有する誘電体薄膜素子であって、前記誘電
体薄膜が２層構造にて形成され、下層の誘電体薄膜の結
晶化温度が、上層の誘電体薄膜の結晶化温度よりも低い
誘電体薄膜であることを特徴とする。
に、本発明では、誘電体薄膜素子が少なくとも電極と誘
電体薄膜とを有する誘電体薄膜素子であって、前記誘電
体薄膜が２層構造にて形成され、下層の誘電体薄膜の結
晶化温度が、上層の誘電体薄膜の結晶化温度よりも低い
誘電体薄膜であることを特徴とする。
【００１１】また、前記記載の上層の誘電体薄膜と下層
の誘電体薄膜の比誘電率の温度係数の符号が−２０から
１００℃の温度範囲において、互いに反対であることを
特徴とする。
の誘電体薄膜の比誘電率の温度係数の符号が−２０から
１００℃の温度範囲において、互いに反対であることを
特徴とする。
【００１２】さらに、誘電体薄膜の材料として、下層の
誘電体薄膜がＳｒＴｉＯ3 （チタン酸ストロンチウム）
であり、上層の誘電体薄膜が（Ｂａ、Ｓｒ）ＴｉＯ3
（チタン酸バリウムストロンチウム）であることを特徴
とする。
誘電体薄膜がＳｒＴｉＯ3 （チタン酸ストロンチウム）
であり、上層の誘電体薄膜が（Ｂａ、Ｓｒ）ＴｉＯ3
（チタン酸バリウムストロンチウム）であることを特徴
とする。
【００１３】もしくは、誘電体薄膜の材料として、下層
の誘電体薄膜がＳｒＴｉＯ3 （チタン酸ストロンチウ
ム）であり、上層の誘電体薄膜がＳｒ2 Ｎｂ2 Ｏ7 （ニ
オブ酸ストロンチウム）であることを特徴とする。
の誘電体薄膜がＳｒＴｉＯ3 （チタン酸ストロンチウ
ム）であり、上層の誘電体薄膜がＳｒ2 Ｎｂ2 Ｏ7 （ニ
オブ酸ストロンチウム）であることを特徴とする。
【００１４】そして、本発明の誘電体薄膜素子は、強誘
電効果、圧電効果、焦電効果、電気光学効果等を利用す
る少なくとも電極と誘電体薄膜を有するものであれば、
どのような装置にも適用することができる。
電効果、圧電効果、焦電効果、電気光学効果等を利用す
る少なくとも電極と誘電体薄膜を有するものであれば、
どのような装置にも適用することができる。
【００１５】
【作用】本発明の誘電体薄膜素子構成において、まず下
層に上層と比べて十分に結晶化させるための温度が低い
誘電体薄膜を形成し、この上に上層の誘電体薄膜を形成
する素子構成とすることにより、上層の誘電体薄膜単体
で形成する場合と比べて低い形成温度で上層の誘電体薄
膜を形成できる。例えば、誘電体薄膜をＢＳＴ／ＳＴＯ
あるいはＳＮＯ／ＳＴＯの２層積層構造とすることによ
り、まず第１層にＢＳＴ膜と比べて十分に結晶化させる
ための温度が低いＳＴＯ膜を成長させ、このＳＴＯ膜上
にＢＳＴ膜あるいはＳＮＯ膜を成長させる。
層に上層と比べて十分に結晶化させるための温度が低い
誘電体薄膜を形成し、この上に上層の誘電体薄膜を形成
する素子構成とすることにより、上層の誘電体薄膜単体
で形成する場合と比べて低い形成温度で上層の誘電体薄
膜を形成できる。例えば、誘電体薄膜をＢＳＴ／ＳＴＯ
あるいはＳＮＯ／ＳＴＯの２層積層構造とすることによ
り、まず第１層にＢＳＴ膜と比べて十分に結晶化させる
ための温度が低いＳＴＯ膜を成長させ、このＳＴＯ膜上
にＢＳＴ膜あるいはＳＮＯ膜を成長させる。
【００１６】すると、従来は下部電極電極上に、その誘
電体薄膜の良好な特性を有しつつ結晶化させるために
は、高い基板温度を必要としていた誘電体薄膜材料で
も、電極上ではなく、下層がＢＳＴあるいはＳＮＯはＳ
ｒを含む酸化物でありＳＴＯと同じイオン結晶であるた
め、ＳＴＯ膜表面上での核生成および成長が容易とな
り、金属電極上と比べて低い温度で成長できるようにな
る。よって、従来のＢＳＴ膜あるいはＳＮＯ膜単層の場
合と比べて、同等の誘電特性を得るための基板温度を１
００〜２５０℃程度下げることができる。
電体薄膜の良好な特性を有しつつ結晶化させるために
は、高い基板温度を必要としていた誘電体薄膜材料で
も、電極上ではなく、下層がＢＳＴあるいはＳＮＯはＳ
ｒを含む酸化物でありＳＴＯと同じイオン結晶であるた
め、ＳＴＯ膜表面上での核生成および成長が容易とな
り、金属電極上と比べて低い温度で成長できるようにな
る。よって、従来のＢＳＴ膜あるいはＳＮＯ膜単層の場
合と比べて、同等の誘電特性を得るための基板温度を１
００〜２５０℃程度下げることができる。
【００１７】さらに−２０から１００℃の温度範囲にお
いて、例えばＢａＴｉＯ3 等Ｂａが多い組成でＢＳＴの
誘電率の温度係数が正となる場合には、下層のＳＴＯの
誘電率の温度係数が負であることにより、誘電体薄膜層
を多層構造としたことにより、誘電体薄膜素子の容量の
温度変化を少なくすることができる。すなわち、上層と
下層に誘電率の温度係数の符号が互いに反対である誘電
体を組み合せることにより、誘電体薄膜素子の容量の温
度変化を低減することも可能となる。
いて、例えばＢａＴｉＯ3 等Ｂａが多い組成でＢＳＴの
誘電率の温度係数が正となる場合には、下層のＳＴＯの
誘電率の温度係数が負であることにより、誘電体薄膜層
を多層構造としたことにより、誘電体薄膜素子の容量の
温度変化を少なくすることができる。すなわち、上層と
下層に誘電率の温度係数の符号が互いに反対である誘電
体を組み合せることにより、誘電体薄膜素子の容量の温
度変化を低減することも可能となる。
【００１８】
＜実施例１＞ 以下、本発明の第１の実施例について図
面を参照しながら説明する。図１は本発明の誘電体薄膜
素子から構成され、後述するような電気特性を評価する
ために作製した素子の断面構造概略図である。１はｎ型
シリコン基板、２は前記ｎ型シリコン基板１の表面に形
成されたＳｉ熱酸化膜、３は前記Ｓｉ熱酸化膜２上に形
成されたＴｉ膜、４は前記Ｔｉ膜３上に形成されたＰｔ
下部電極、５はＰｔ下部電極４上に形成された誘電体Ｓ
ＴＯ膜、７は誘電体ＳＴＯ膜６上に形成された誘電体Ｂ
ＳＴ膜、７は前記誘電体ＢＳＴ膜６上に形成されたＰｔ
上部電極である。
面を参照しながら説明する。図１は本発明の誘電体薄膜
素子から構成され、後述するような電気特性を評価する
ために作製した素子の断面構造概略図である。１はｎ型
シリコン基板、２は前記ｎ型シリコン基板１の表面に形
成されたＳｉ熱酸化膜、３は前記Ｓｉ熱酸化膜２上に形
成されたＴｉ膜、４は前記Ｔｉ膜３上に形成されたＰｔ
下部電極、５はＰｔ下部電極４上に形成された誘電体Ｓ
ＴＯ膜、７は誘電体ＳＴＯ膜６上に形成された誘電体Ｂ
ＳＴ膜、７は前記誘電体ＢＳＴ膜６上に形成されたＰｔ
上部電極である。
【００１９】次に、作製方法について説明する。ｎ型シ
リコン基板１の表面に膜厚２００ｎｍのＳｉ熱酸化膜２
を形成し、このＳｉ熱酸化膜２上に膜厚３０ｎｍのＴｉ
膜３を、このＴｉ膜３上に膜厚２００ｎｍのＰｔ膜４を
ＤＣスパッタ法により形成した。このＰｔ膜４上にＲＦ
マグネトロン法を用いて、膜厚２０ｎｍのＳＴＯ膜５を
形成した。ＳＴＯ膜５の作製条件は、基板温度４００
℃、ＲＦパワー密度４．４Ｗ／ｃｍ2 、スパッタガス圧
力２Ｐａ、スパッタガス流量比Ａｒ／Ｏ2 ＝５／５、ス
パッタターゲットはＳｒＴｉＯ3 酸化物焼結体を用い
た。ＳＴＯ膜５の成膜が終了した後真空排気を止めて、
成膜室に酸素ガスを２ｋＰａまで導入し、４００℃で５
分間保持した。このＳＴＯ膜５上に同じくＲＦマグネト
ロン法を用いて、スパッタターゲットとしてＢａ0 . 5
Ｓｒ0 . 5 ＴｉＯ3 酸化物焼結体を用い、基板温度を３
００℃、３５０℃及び４００℃で、ＳＴＯ膜と同じスパ
ッタ条件で膜組成比Ｂａ：Ｓｒ：Ｔｉ＝０．５：０．
５：１、膜厚２００ｎｍのＢＳＴ膜６を形成した。ＢＳ
Ｔ膜６の成膜が終了した後真空排気を止めて成膜室に酸
素ガスを２ｋＰａまで導入し、４００℃で５分間保持し
た後、この酸素雰囲気中で、冷却速度約３℃／分で室温
まで冷却した。
リコン基板１の表面に膜厚２００ｎｍのＳｉ熱酸化膜２
を形成し、このＳｉ熱酸化膜２上に膜厚３０ｎｍのＴｉ
膜３を、このＴｉ膜３上に膜厚２００ｎｍのＰｔ膜４を
ＤＣスパッタ法により形成した。このＰｔ膜４上にＲＦ
マグネトロン法を用いて、膜厚２０ｎｍのＳＴＯ膜５を
形成した。ＳＴＯ膜５の作製条件は、基板温度４００
℃、ＲＦパワー密度４．４Ｗ／ｃｍ2 、スパッタガス圧
力２Ｐａ、スパッタガス流量比Ａｒ／Ｏ2 ＝５／５、ス
パッタターゲットはＳｒＴｉＯ3 酸化物焼結体を用い
た。ＳＴＯ膜５の成膜が終了した後真空排気を止めて、
成膜室に酸素ガスを２ｋＰａまで導入し、４００℃で５
分間保持した。このＳＴＯ膜５上に同じくＲＦマグネト
ロン法を用いて、スパッタターゲットとしてＢａ0 . 5
Ｓｒ0 . 5 ＴｉＯ3 酸化物焼結体を用い、基板温度を３
００℃、３５０℃及び４００℃で、ＳＴＯ膜と同じスパ
ッタ条件で膜組成比Ｂａ：Ｓｒ：Ｔｉ＝０．５：０．
５：１、膜厚２００ｎｍのＢＳＴ膜６を形成した。ＢＳ
Ｔ膜６の成膜が終了した後真空排気を止めて成膜室に酸
素ガスを２ｋＰａまで導入し、４００℃で５分間保持し
た後、この酸素雰囲気中で、冷却速度約３℃／分で室温
まで冷却した。
【００２０】上記のような方法で作製したＢＳＴ／ＳＴ
Ｏ積層誘電体薄膜のＢＳＴ（１１０）面のＸ線回折強度
を図２の白丸印に示す。どの基板温度でも後述する比較
例１の従来のＢＳＴ薄膜単層の（１１０）面のＸ線回折
強度（図２の黒丸印）と比較して回折強度が強く、ＢＳ
Ｔ膜の結晶化が十分に起こっていることがわかった。
Ｏ積層誘電体薄膜のＢＳＴ（１１０）面のＸ線回折強度
を図２の白丸印に示す。どの基板温度でも後述する比較
例１の従来のＢＳＴ薄膜単層の（１１０）面のＸ線回折
強度（図２の黒丸印）と比較して回折強度が強く、ＢＳ
Ｔ膜の結晶化が十分に起こっていることがわかった。
【００２１】次に、ＢＳＴ膜６の表面に電子ビーム蒸着
法により、Ｐｔ上部電極７を形成した。Ｐｔ上部電極７
の大きさは直径１００μｍの円形で膜厚は１００ｎｍで
あった。次に上記のような方法で作製した誘電体薄膜素
子のＰｔ上部電極７とＰｔ下部電極４の間に電界８を印
加し、この誘電体薄膜素子の誘電率および−２０から１
００℃の温度範囲における誘電率の温度依存性を測定し
た。その結果をそれぞれ図３及び図４に示す。誘電率は
２５℃で測定し、誘電率および誘電率の温度依存性は１
０ｋＨｚで測定した。これらの図より、本発明の誘電体
薄膜素子は、後述する比較例１の従来の誘電体薄膜素子
と比較して、誘電率が高く、また誘電率の温度依存性が
小さかった。
法により、Ｐｔ上部電極７を形成した。Ｐｔ上部電極７
の大きさは直径１００μｍの円形で膜厚は１００ｎｍで
あった。次に上記のような方法で作製した誘電体薄膜素
子のＰｔ上部電極７とＰｔ下部電極４の間に電界８を印
加し、この誘電体薄膜素子の誘電率および−２０から１
００℃の温度範囲における誘電率の温度依存性を測定し
た。その結果をそれぞれ図３及び図４に示す。誘電率は
２５℃で測定し、誘電率および誘電率の温度依存性は１
０ｋＨｚで測定した。これらの図より、本発明の誘電体
薄膜素子は、後述する比較例１の従来の誘電体薄膜素子
と比較して、誘電率が高く、また誘電率の温度依存性が
小さかった。
【００２２】＜比較例１＞ 次に、従来例について図面
を参照しながら説明する。図５は従来の誘電体薄膜素子
を説明するための断面構造図である。５１はｎ型シリコ
ン基板、５２は前記ｎ型シリコン基板５１の表面に形成
されたＳｉ熱酸化膜、５３は前記Ｓｉ熱酸化膜５２上に
形成されたＴｉ膜、５４は前記Ｔｉ膜５３上に形成され
たＰｔ下部電極、５５はＰｔ下部電極５４上に形成され
た誘電体ＢＳＴ膜であり、誘電体ＢＳＴ膜５５は後述す
るような製造方法で成膜されている。５６は前記誘電体
ＢＳＴ膜５５上に形成されたＰｔ上部電極である。ｎ型
シリコン基板５１の表面に膜厚２００ｎｍのＳｉ熱酸化
膜５２を形成し、このＳｉ熱酸化膜５２上に膜厚３０ｎ
ｍのＴｉ膜５３を、このＴｉ膜５３上に膜厚２００ｎｍ
のＰｔ膜５４をＤＣスパッタ法により形成した。このＰ
ｔ膜５４上にＲＦマグネトロン法を用いて、基板温度を
３００℃、３５０℃及び４００℃で、実施例１のＢＳＴ
膜と同じスパッタ条件で膜組成比Ｂａ：Ｓｒ：Ｔｉ＝
０．５：０．５：１、膜厚２００ｎｍのＢＳＴ膜５５を
形成した。ＢＳＴ膜５５の成膜が終了した後真空排気を
止めて、成膜室に酸素ガスを２ｋＰａまで導入し、４０
０℃で５分間保持したた後、この酸素雰囲気中で、冷却
速度約３℃／分で室温まで冷却した。
を参照しながら説明する。図５は従来の誘電体薄膜素子
を説明するための断面構造図である。５１はｎ型シリコ
ン基板、５２は前記ｎ型シリコン基板５１の表面に形成
されたＳｉ熱酸化膜、５３は前記Ｓｉ熱酸化膜５２上に
形成されたＴｉ膜、５４は前記Ｔｉ膜５３上に形成され
たＰｔ下部電極、５５はＰｔ下部電極５４上に形成され
た誘電体ＢＳＴ膜であり、誘電体ＢＳＴ膜５５は後述す
るような製造方法で成膜されている。５６は前記誘電体
ＢＳＴ膜５５上に形成されたＰｔ上部電極である。ｎ型
シリコン基板５１の表面に膜厚２００ｎｍのＳｉ熱酸化
膜５２を形成し、このＳｉ熱酸化膜５２上に膜厚３０ｎ
ｍのＴｉ膜５３を、このＴｉ膜５３上に膜厚２００ｎｍ
のＰｔ膜５４をＤＣスパッタ法により形成した。このＰ
ｔ膜５４上にＲＦマグネトロン法を用いて、基板温度を
３００℃、３５０℃及び４００℃で、実施例１のＢＳＴ
膜と同じスパッタ条件で膜組成比Ｂａ：Ｓｒ：Ｔｉ＝
０．５：０．５：１、膜厚２００ｎｍのＢＳＴ膜５５を
形成した。ＢＳＴ膜５５の成膜が終了した後真空排気を
止めて、成膜室に酸素ガスを２ｋＰａまで導入し、４０
０℃で５分間保持したた後、この酸素雰囲気中で、冷却
速度約３℃／分で室温まで冷却した。
【００２３】上記のような方法で作製したＢＳＴ誘電体
薄膜のＢＳＴ（１１０）面のＸ線回折強度を図２の黒丸
印に示す。上述した実施例１の本発明のＢＳＴ／ＳＴＯ
積層薄膜のＸ線回折パターンと比較して、回折強度は全
温度範囲にて弱く、ＢＳＴ膜の結晶化が十分に起こって
いないことがわかった。
薄膜のＢＳＴ（１１０）面のＸ線回折強度を図２の黒丸
印に示す。上述した実施例１の本発明のＢＳＴ／ＳＴＯ
積層薄膜のＸ線回折パターンと比較して、回折強度は全
温度範囲にて弱く、ＢＳＴ膜の結晶化が十分に起こって
いないことがわかった。
【００２４】次にＢＳＴ膜５５の表面に電子ビーム蒸着
法により、Ｐｔ上部電極５６を形成した。Ｐｔ上部電極
５６の大きさは直径１００μｍの円形で膜厚は１００ｎ
ｍであった。次に上記のような方法で作製した誘電体薄
膜素子のＰｔ上部電極５６とＰｔ下部電極５４の間に電
界５７を印加し、この誘電体薄膜素子の誘電率および−
２０から１００℃の温度範囲における誘電率の温度依存
性を測定した。その結果をそれぞれ図３および図４に示
す。これらの図より、従来の誘電体薄膜素子は、上述し
た実施例１の本発明の誘電体薄膜素子と比較して、誘電
率が低く、また−２０から１００℃の温度範囲における
誘電率の温度依存性が大きかった。
法により、Ｐｔ上部電極５６を形成した。Ｐｔ上部電極
５６の大きさは直径１００μｍの円形で膜厚は１００ｎ
ｍであった。次に上記のような方法で作製した誘電体薄
膜素子のＰｔ上部電極５６とＰｔ下部電極５４の間に電
界５７を印加し、この誘電体薄膜素子の誘電率および−
２０から１００℃の温度範囲における誘電率の温度依存
性を測定した。その結果をそれぞれ図３および図４に示
す。これらの図より、従来の誘電体薄膜素子は、上述し
た実施例１の本発明の誘電体薄膜素子と比較して、誘電
率が低く、また−２０から１００℃の温度範囲における
誘電率の温度依存性が大きかった。
【００２５】また、実施例１の誘電体薄膜素子と同じ程
度の誘電率を比較例１のようにＢＳＴ膜単層で得るため
には、ＢＳＴ膜の形成温度は６５０℃以上必要であっ
た。しかし、ＢＳＴ膜を６５０℃で形成した場合、Ｐｔ
下部電極との反応によりリーク電流が５Ｘ１０3 倍程度
増加した。
度の誘電率を比較例１のようにＢＳＴ膜単層で得るため
には、ＢＳＴ膜の形成温度は６５０℃以上必要であっ
た。しかし、ＢＳＴ膜を６５０℃で形成した場合、Ｐｔ
下部電極との反応によりリーク電流が５Ｘ１０3 倍程度
増加した。
【００２６】なお、上記実施例１では膜組成比Ｂａ：Ｓ
ｒ：Ｔｉ＝０．５：０．５：１のＢＳＴ膜を使用する場
合について述べたが、膜組成比をＢａ：Ｓｒ：Ｔｉ＝
ｘ：１−ｘ：１とした場合、０＜ｘ≦１の組成の範囲の
ＢＳＴ膜であれば、本発明に用いる誘電体薄膜として同
様に用いることができることはいうまでもない。
ｒ：Ｔｉ＝０．５：０．５：１のＢＳＴ膜を使用する場
合について述べたが、膜組成比をＢａ：Ｓｒ：Ｔｉ＝
ｘ：１−ｘ：１とした場合、０＜ｘ≦１の組成の範囲の
ＢＳＴ膜であれば、本発明に用いる誘電体薄膜として同
様に用いることができることはいうまでもない。
【００２７】＜実施例２および比較例２＞ 本発明の第
２の実施例としてＳＮＯを上層の誘電体として用いた場
合について説明する。作製方法は実施例１と同じ方法を
用いた。この方法で作製したＳＮＯ／ＳＴＯ積層誘電体
薄膜のＳＮＯ（２２０）面のＸ線回折強度を図６の白四
角に示す。どの基板温度でも、実施例２のＳＮＯ膜と同
じ条件で作製した（比較例２）のＳＮＯ薄膜単層のＳＮ
Ｏ（２２０）面のＸ線回折強度（図６の黒四角）と比較
して回折強度が強く、ＢＳＴ膜の結晶化が十分に起こっ
ていた。
２の実施例としてＳＮＯを上層の誘電体として用いた場
合について説明する。作製方法は実施例１と同じ方法を
用いた。この方法で作製したＳＮＯ／ＳＴＯ積層誘電体
薄膜のＳＮＯ（２２０）面のＸ線回折強度を図６の白四
角に示す。どの基板温度でも、実施例２のＳＮＯ膜と同
じ条件で作製した（比較例２）のＳＮＯ薄膜単層のＳＮ
Ｏ（２２０）面のＸ線回折強度（図６の黒四角）と比較
して回折強度が強く、ＢＳＴ膜の結晶化が十分に起こっ
ていた。
【００２８】次に実施例１と同様にＳＮＯ膜の表面に電
子ビーム蒸着法により、同じ形状のＰｔ上部電極を形成
し、この誘電体薄膜素子の誘電率および誘電率の温度係
数を測定した。その結果をそれぞれ図７に示す。この図
より、本発明の誘電体薄膜素子は、ＳＮＯ膜単層の場合
の従来の誘電体薄膜素子と比較して、誘電率が高かっ
た。また、実施例の誘電体薄膜素子と同じ程度の誘電率
をＳＮＯ膜単層で得るためには、ＳＮＯ膜の形成温度は
６００℃以上必要であった。しかし、ＳＮＯ膜を６００
℃で形成した場合、Ｐｔ下部電極との反応によりリーク
電流が３Ｘ１０3倍程度増加した。
子ビーム蒸着法により、同じ形状のＰｔ上部電極を形成
し、この誘電体薄膜素子の誘電率および誘電率の温度係
数を測定した。その結果をそれぞれ図７に示す。この図
より、本発明の誘電体薄膜素子は、ＳＮＯ膜単層の場合
の従来の誘電体薄膜素子と比較して、誘電率が高かっ
た。また、実施例の誘電体薄膜素子と同じ程度の誘電率
をＳＮＯ膜単層で得るためには、ＳＮＯ膜の形成温度は
６００℃以上必要であった。しかし、ＳＮＯ膜を６００
℃で形成した場合、Ｐｔ下部電極との反応によりリーク
電流が３Ｘ１０3倍程度増加した。
【００２９】上記実施例１及び実施例２では、ＳＴＯの
膜厚として２０ｎｍの場合についてのみ示したが、膜厚
が２０ｎｍ以上あれば同様の効果が得られた。
膜厚として２０ｎｍの場合についてのみ示したが、膜厚
が２０ｎｍ以上あれば同様の効果が得られた。
【００３０】
【発明の効果】本発明によれば、多層からなる誘電体薄
膜層の下層に上層と比べて十分に結晶化させるための温
度が低い誘電体薄膜を形成し、該層上に上層の誘電体薄
膜を形成することにより、誘電体薄膜を上層の材料の誘
電体単層で形成した場合と比べて、ＩＣ作製などの半導
体プロセスに適合できる、より低い温度で高誘電率の誘
電体膜を形成でき、なおかつ容量の温度変化が小さい誘
電体薄膜素子を提供することができる。
膜層の下層に上層と比べて十分に結晶化させるための温
度が低い誘電体薄膜を形成し、該層上に上層の誘電体薄
膜を形成することにより、誘電体薄膜を上層の材料の誘
電体単層で形成した場合と比べて、ＩＣ作製などの半導
体プロセスに適合できる、より低い温度で高誘電率の誘
電体膜を形成でき、なおかつ容量の温度変化が小さい誘
電体薄膜素子を提供することができる。
【図１】本発明の実施例１の誘電体薄膜素子の断面構造
概略図である。
概略図である。
【図２】ＢＳＴ／ＳＴＯ積層膜およびＢＳＴ単層膜のＸ
線回折強度と基板温度の関係を示す図である。
線回折強度と基板温度の関係を示す図である。
【図３】ＢＳＴ／ＳＴＯ積層膜およびＢＳＴ単層膜を用
いた誘電体薄膜素子の誘電率と基板温度の関係を示す図
である。
いた誘電体薄膜素子の誘電率と基板温度の関係を示す図
である。
【図４】ＢＳＴ／ＳＴＯ積層膜およびＢＳＴ単層膜を用
いた誘電体薄膜素子の誘電率の温度係数と基板温度の関
係を示す図である。
いた誘電体薄膜素子の誘電率の温度係数と基板温度の関
係を示す図である。
【図５】比較例１の誘電体薄膜素子の断面構造概略図で
ある。
ある。
【図６】ＳＮＯ／ＳＴＯ積層膜およびＳＮＯ単層膜のＸ
線回折強度と基板温度の関係を示す図である。
線回折強度と基板温度の関係を示す図である。
【図７】ＳＮＯ／ＳＴＯ積層膜およびＳＮＯ単層膜を用
いた誘電体薄膜素子の誘電率と基板温度の関係を示す図
である。
いた誘電体薄膜素子の誘電率と基板温度の関係を示す図
である。
１、５１ ｎ型シリコン基板 ２、５２ シリコン熱酸化膜 ３、５３ Ｔｉ膜 ４、５４ Ｐｔ下部電極 ５ ＳＴＯ膜 ６、５５ ＢＳＴ膜 ７、５６ Ｐｔ上部電極 ８、５７ 印加電界
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 21/822 21/8247 29/788 29/792 37/02 41/08 Ｈ０１Ｌ 29/78 ３７１ 41/08 Ｚ (72)発明者 大谷 昇 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 木場 正義 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (4)
- 【請求項１】 少なくとも電極と誘電体薄膜とを有する
誘電体薄膜素子であって、前記誘電体薄膜が２層構造に
て形成され、下層の誘電体薄膜の結晶化温度が、上層の
誘電体薄膜の結晶化温度よりも低い誘電体薄膜であるこ
とを特徴とする誘電体薄膜素子。 - 【請求項２】 上記記載の上層の誘電体薄膜と下層の誘
電体薄膜の比誘電率の温度係数の符号が−２０から１０
０℃の温度範囲において、互いに反対であることを特徴
とする請求項１記載の誘電体薄膜素子。 - 【請求項３】 上記記載の下層の誘電体薄膜がＳｒＴｉ
Ｏ3 （チタン酸ストロンチウム）であり、上層の誘電体
薄膜が（Ｂａ、Ｓｒ）ＴｉＯ3 （チタン酸バリウムスト
ロンチウム）であることを特徴とする請求項１または請
求項２記載の誘電体薄膜素子。 - 【請求項４】 上記記載の下層の誘電体薄膜がＳｒＴｉ
Ｏ3 （チタン酸ストロンチウム）であり、上層の誘電体
薄膜がＳｒ2 Ｎｂ2 Ｏ7 （ニオブ酸ストロンチウム）で
あることを特徴とする請求項１記載の誘電体薄膜素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6187054A JPH0851192A (ja) | 1994-08-09 | 1994-08-09 | 誘電体薄膜素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6187054A JPH0851192A (ja) | 1994-08-09 | 1994-08-09 | 誘電体薄膜素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851192A true JPH0851192A (ja) | 1996-02-20 |
Family
ID=16199372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6187054A Pending JPH0851192A (ja) | 1994-08-09 | 1994-08-09 | 誘電体薄膜素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851192A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042740A (ja) * | 2005-08-01 | 2007-02-15 | Hitachi Cable Ltd | 圧電薄膜素子 |
| JP2009117851A (ja) * | 2000-06-21 | 2009-05-28 | Seiko Epson Corp | セラミックス膜およびその製造方法ならびに半導体装置、圧電素子およびアクチュエータ |
-
1994
- 1994-08-09 JP JP6187054A patent/JPH0851192A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009117851A (ja) * | 2000-06-21 | 2009-05-28 | Seiko Epson Corp | セラミックス膜およびその製造方法ならびに半導体装置、圧電素子およびアクチュエータ |
| JP2009117852A (ja) * | 2000-06-21 | 2009-05-28 | Seiko Epson Corp | セラミックス膜およびその製造方法ならびに半導体装置、圧電素子およびアクチュエータ |
| JP2007042740A (ja) * | 2005-08-01 | 2007-02-15 | Hitachi Cable Ltd | 圧電薄膜素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| JP3363301B2 (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| US5998819A (en) | Thin ferroelectric film element having a multi-layered thin ferroelectric film and method for manufacturing the same | |
| US6197600B1 (en) | Ferroelectric thin film, manufacturing method thereof and device incorporating the same | |
| US6162293A (en) | Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor | |
| JPH0855967A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JP2002519864A (ja) | 平滑電極および向上されたメモリ保持性を有する薄膜強誘電体キャパシタを製造するためのｄｃスパッタリングプロセス | |
| JPH08340085A (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| JPH08339715A (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| JPH0625841A (ja) | 強誘電体膜の形成方法 | |
| JPH0817939A (ja) | 半導体装置及びその製造方法 | |
| JP2002170938A (ja) | 半導体装置およびその製造方法 | |
| JPH11186523A (ja) | 絶縁体材料、絶縁膜被覆基板、その製造方法及びその用途 | |
| US6139971A (en) | Stratified structure with a ferroelectric layer and process for producing the same | |
| KR20070089638A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US5856242A (en) | Method of producing dielectric thin film element | |
| JPH104181A (ja) | 強誘電体素子及び半導体装置 | |
| JPH0851192A (ja) | 誘電体薄膜素子 | |
| JP2658819B2 (ja) | 薄膜キャパシタ | |
| JPH05251351A (ja) | 強誘電体薄膜の形成方法 | |
| JPH07183397A (ja) | 誘電体薄膜素子及びその製造方法 | |
| JPH09260516A (ja) | 強誘電体薄膜被覆基板及びそれを用いたキャパシタ構造素子 | |
| JPH08340084A (ja) | 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜 | |
| JP2001189422A (ja) | 薄膜キャパシタの製造方法 | |
| JPH09153598A (ja) | 誘電体薄膜素子の製造方法及び誘電体薄膜素子 |