KR101930281B1 - 성막 방법, 진공 처리 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 반도체 전자 소자의 제조 방법, 반도체 전자 소자, 조명 장치 - Google Patents

성막 방법, 진공 처리 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 반도체 전자 소자의 제조 방법, 반도체 전자 소자, 조명 장치 Download PDF

Info

Publication number
KR101930281B1
KR101930281B1 KR1020177004476A KR20177004476A KR101930281B1 KR 101930281 B1 KR101930281 B1 KR 101930281B1 KR 1020177004476 A KR1020177004476 A KR 1020177004476A KR 20177004476 A KR20177004476 A KR 20177004476A KR 101930281 B1 KR101930281 B1 KR 101930281B1
Authority
KR
South Korea
Prior art keywords
substrate
film
polarity
electrode
heater
Prior art date
Application number
KR1020177004476A
Other languages
English (en)
Other versions
KR20170034905A (ko
Inventor
요시아키 다이고
다쿠야 세이노
요시타카 오츠카
히로유키 마키타
소타로 이시바시
가즈토 야마나카
Original Assignee
캐논 아네르바 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 아네르바 가부시키가이샤 filed Critical 캐논 아네르바 가부시키가이샤
Publication of KR20170034905A publication Critical patent/KR20170034905A/ko
Application granted granted Critical
Publication of KR101930281B1 publication Critical patent/KR101930281B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/203—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using physical deposition, e.g. vacuum deposition, sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/063—Heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/066—Heating of the material to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/08—Epitaxial-layer growth by condensing ionised vapours
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of group II and group VI of the periodic system

Abstract

본 발명은, +c 극성의 에피택셜막을 스퍼터링법에 의해 제작할 수 있는 성막(成膜) 방법, 성막 장치를 제공한다. 본 발명의 일 실시형태는, 히터로 소정 온도로 가열된 에피택셜 성장용 기판에 대해서 스퍼터링법에 의해서 우르츠광 구조를 갖는 반도체막을 에피택셜 성장시키는 성막 방법에 있어서 이하의 공정을 갖는다. 우선은, 상기 기판이 히터와 소정의 거리만큼 떨어져서 배치되도록, 상기 기판을, 히터를 갖는 기판 유지부에 배치한다. 다음으로, 상기 기판 유지부의 임피던스를 조정하면서, 상기 기판 상에 우르츠광 구조를 갖는 반도체막의 에피택셜막을 형성한다.

Description

성막 방법, 진공 처리 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 반도체 전자 소자의 제조 방법, 반도체 전자 소자, 조명 장치{FILM FORMATION METHOD, VACUUM PROCESSING APPARATUS, METHOD OF MANUFACTURING SEMICONDUCTOR LIGHT EMITTING ELEMENT, SEMICONDUCTOR LIGHT EMITTING ELEMENT, METHOD OF MANUFACTURING SEMICONDUCTOR ELECTRONIC ELEMENT, SEMICONDUCTOR ELECTRONIC ELEMENT, AND ILLUMINATING APPARATUS}
본 발명은, 성막 방법, 진공 처리 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 반도체 전자 소자의 제조 방법, 반도체 전자 소자, 조명 장치에 관한 것이다.
III족 질화물 반도체는, IIIB족 원소(이하, 단순히 III 원소)인 알루미늄(Al) 원자, 갈륨(Ga) 원자, 인듐(In) 원자와, VB족 원소(이하, 단순히 V족 원소)인 질소(N) 원자의 화합물, 즉, 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN), 및 그들의 혼정(混晶)(AlGaN, InGaN, InAlN, InGaAlN)으로서 얻어지는 화합물 반도체 재료이다. 이와 같은 III족 질화물 반도체는, 원자외·가시·근적외 영역에 걸쳐서 폭넓은 파장 영역을 커버하는 발광 다이오드(LED: Light Emitting Diode), 레이저 다이오드(LD: Laser Diode), 태양전지(PVSC: Photo Voltaic Solar Cell), 포토 다이오드(PD: Photo Diode) 등의 광소자나, 고주파·고출력 용도의 고전자 이동도 트랜지스터(HEMT: High Electron Mobility Transistor), 금속 산화물 반도체형 전계 효과 트랜지스터(MOSFET: Metal-Oxide-Semiconductor Field Effect Transistor) 등의 전자 소자에의 응용이 기대되고 있는 재료이다.
통상적으로, 상기한 바와 같은 응용을 실현하기 위해서는, III족 질화물 반도체 박막을 단결정 기판 상에 에피택셜 성장시켜, 결정 결함이 적은 고품질인 단결정막(에피택셜막)을 얻는 것이 필요하다. 이와 같은 에피택셜막을 얻는데는, 에피택셜막과 동일한 재료로 이루어지는 기판을 이용해서 호모에피택셜 성장을 행하는 것이 가장 바람직하다.
그러나, III족 질화물 반도체로 이루어지는 단결정 기판은 극히 고가이기 때문에, 일부의 응용을 제외하고 이용되고 있지 않으며, 주로 사파이어(α-Al2O3)나 규소(Si), 탄화규소(SiC) 등의 이종(異種) 기판 상에의 헤테로에피택셜 성장에 의해 단결정막이 얻어지고 있다.
그런데, 이와 같은 III족 질화물 반도체 박막의 에피택셜 성장에는, 높은 생산성과 고품질인 에피택셜막이 얻어지는 유기 금속 화합물 화학 기상 성장(MOCVD)법이 이용되고 있다. 그러나 MOCVD법은, 생산 비용이 높은 것이나 파티클을 발생하기 쉬워 높은 수율을 얻는 것이 어려운 것 등의 문제가 있다.
한편, 스퍼터링법은, 생산 비용를 낮게 억제하는 것이 가능하며, 파티클의 발생 확률도 낮다는 특징이 있다. 따라서, III족 질화물 반도체 박막의 성막 프로세스의 적어도 일부를 스퍼터링법으로 치환할 수 있으면, 상기한 문제의 적어도 일부를 해결할 수 있는 가능성이 있다.
그러나, 스퍼터링법에 의해 제작한 III족 질화물 반도체 박막은, MOCVD법으로 제작한 것에 비해서 결정 품질이 나빠지기 쉽다는 문제가 있다. 예를 들면, 스퍼터링법을 이용해서 제작한 III족 질화물 반도체 박막의 결정성에 대해서는 비특허문헌 1에 개시되어 있다. 비특허문헌 1에서는, α-Al2O3(0001) 기판 상에 고주파 마그네트론 스퍼터링법을 이용해서 c축 배향의 GaN막을 에피택셜 성장시키고 있고, GaN(0002)면의 X선 로킹 커브(XRC) 측정에 있어서, 그 반값 전폭(FWHM)이 35.1arcmin(2106arcsec)인 것이 기재되어 있다. 이 값은, 현재, 시장에 나와 있는 α-Al2O3 기판 상의 GaN막에 비해서 극히 큰 값이며, 후술하는 틸트의 모자이크 퍼짐이 커서, 결정 품질이 떨어져 있는 것을 나타내고 있다.
즉, 스퍼터링법을 III족 질화물 반도체 박막의 성막 프로세스로서 채용하기 위해서는, III족 질화물 반도체로 이루어지는 에피택셜막의 모자이크 퍼짐을 작게 하여, 높은 결정 품질을 얻는 것이 필요하다.
또, III족 질화물 반도체로 이루어지는 에피택셜막의 결정 품질을 나타내는 지표로서, 틸트의 모자이크 퍼짐(기판 수직 방향의 결정 방위의 불균일)과, 트위스트의 모자이크 퍼짐(면 내 방향의 결정 방위의 불균일)이 있다. 도 8a∼도 8d는, α-Al2O3(0001) 기판 상에 c축 배향으로 에피택셜 성장한 III족 질화물 반도체로 이루어지는 결정의 모식도이다. 도 8a∼도 8d에 있어서, 부호 901은 α-Al2O3(0001) 기판, 부호 902∼911은 III족 질화물 반도체로 이루어지는 결정, 부호 cf는 III족 질화물 반도체로 이루어지는 결정의 c축의 방향, cs는 α-Al2O3(0001) 기판의 c축의 방향, af는 III족 질화물 반도체로 이루어지는 결정의 a축의 방향, as는 α-Al2O3(0001) 기판의 a축의 방향이다.
여기에서 도 8a는, III족 질화물 반도체로 이루어지는 결정이, 틸트의 모자이크 퍼짐을 갖고 형성되어 있는 모습을 조감도에 의해 나타낸 것이고, 도 8b는, 그 일부의 단면 구조를 나타내고 있다. 이들 도면으로부터 알 수 있는 바와 같이, III족 질화물 반도체로 이루어지는 결정(902, 903, 904)의 c축의 방향 cf는, 기판의 c축의 방향 cs와 대략 평행이며, 전체에 대해서 지배적인 기판 수직 방향의 결정 방위로 되어 있는 것에 반하여, III족 질화물 반도체로 이루어지는 결정(905, 906)의 c축의 방향 cf는, 상기한 지배적인 기판 수직 방향의 결정 방위로부터 약간 어긋나서 형성되어 있다. 또한 도 8c는, III족 질화물 반도체로 이루어지는 결정이, 트위스트의 모자이크 퍼짐을 갖고 형성되어 있는 모습을 조감도에 의해 나타낸 것이고, 도 8d는 그 상면도를 나타내고 있다. 이들 도면으로부터 알 수 있는 바와 같이, III족 질화물 반도체로 이루어지는 결정(907, 908, 909)의 a축의 방향 af는, α-Al2O3(0001) 기판의 a축의 방향 as와 이루는 각이 대략 30°이며, 전체에 대해서 지배적인 면 내 방향의 결정 방위로 되어 있는데 반하여, III족 질화물 반도체로 이루어지는 결정(910, 911)의 a축의 방향 af는, 상기한 지배적인 면 내 방향의 결정 방위로부터 약간 어긋나서 형성되어 있다.
이와 같은, 전체에 대해서 지배적인 결정 방위로부터의 불균일을 모자이크 퍼짐이라 하고, 특히, 기판 수직 방향의 결정 방위의 불균일을 틸트의 모자이크 퍼짐, 면 내 방향의 결정 방위의 불균일을 트위스트의 모자이크 퍼짐이라 한다. 틸트나 트위스트의 모자이크 퍼짐은, III족 질화물 반도체 박막의 내부에 형성된 나선 전위나 칼날 형상 전위 등의 결함 밀도와의 사이에 상관이 있는 것이 알려져 있다. 틸트나 트위스트의 모자이크 퍼짐을 작게 함으로써, 상기한 결함의 밀도가 저감되어, 고품질인 III족 질화물 반도체 박막을 얻기 쉽다.
또, 틸트나 트위스트의 모자이크 퍼짐의 크기는, 기판 표면에 평행으로 형성된 특정의 격자면(대칭면)이나, 기판 표면에 수직으로 형성된 특정의 격자면에 대해서 XRC 측정을 행하고, 얻어진 회절 피크의 FWHM을 조사함으로써 평가할 수 있다.
또, 도 8a∼도 8d나 상기한 설명은, 틸트나 트위스트의 모자이크 퍼짐을, 개념적으로 알기 쉽게 설명하는 것이며, 하등 엄밀성을 보증하는 것은 아니다.
또한 일반적으로, III족 질화물 반도체 박막에는, 도 9에 나타내는 바와 같은 +c 극성과 -c 극성의 성장 양식이 있고, -c 극성의 성장에 비해서 +c 극성의 성장의 쪽이 양질의 에피택셜막을 얻기 쉬운 것이 알려져 있다. 따라서, 스퍼터링법을 III족 질화물 반도체 박막의 성막 프로세스로서 채용하는데, +c 극성의 에피택셜막이 얻어지는 것이 바람직하다.
또, 본 명세서 중에서는, 「+c 극성」이란 AlN, GaN, InN에 관한 것이며, 각각 Al 극성, Ga 극성, In 극성을 의미하는 용어로 한다. 또한, 「-c 극성」이란 N 극성을 의미하는 용어로 한다.
한편, 종래로부터, 양질의 III족 질화물 반도체 박막을 얻기 위한 수많은 시도가 이루어지고 있다(특허문헌 1, 2 참조).
특허문헌 1에는, 스퍼터링법을 이용해서 III족 질화물 반도체 박막(특허문헌 1에서는, AlN)을 α-Al2O3 기판 상에 성막하기 전에, 기판에 대한 플라스마 처리를 행함으로써, III족 질화물 반도체 박막의 고품질화를 실현하는 방법, 특히, 틸트의 모자이크 퍼짐이 극히 작은 III족 질화물 반도체 박막을 얻는 방법이 개시되어 있다.
또한, 특허문헌 2에는, 기판 상에 III족 질화물 반도체(특허문헌 2에 있어서는, III족 질화물 화합물)로 이루어지는 완충층(특허문헌 2에 있어서는 중간층)을 스퍼터링법에 의해 형성하고, 이 III족 질화물 반도체로 이루어지는 완충층 상에 하지막을 구비하는 n형 반도체층, 발광층, p형 반도체층을 순차 적층하는 III족 질화물 반도체(특허문헌 2에 있어서는, III족 질화물 화합물 반도체) 발광 소자의 제조 방법이 개시되어 있다.
특허문헌 2에 있어서, III족 질화물 반도체로 이루어지는 완충층을 형성하는 수순으로서는, 기판에 대해서 플라스마 처리를 실시하는 전처리 공정과, 전처리 공정에 이어서 스퍼터링법에 의해 III족 질화물 반도체로 이루어지는 완충층을 성막하는 공정을 구비하고 있는 것이 기재되어 있다. 또한, 특허문헌 2에 있어서, 기판 및 III족 질화물 반도체로 이루어지는 완충층의 바람직한 형태로서, α-Al2O3 기판 및 AlN이 이용되고 있으며, 하지막을 구비하는 n형 반도체층, 발광층, p형 반도체층의 성막 방법으로서는, MOCVD법이 바람직하게 이용되고 있다.
국제공개 제2009/096270호 일본 특개2008-109084호 공보
Y. Daigo, N. Mutsukura, 「Synthesis of epitaxial GaN single-crystalline film by ultra high vacuum r.f. magnetron sputtering method」, Thin Solid Films 483(2005) p38-43.
이상으로부터 명백한 바와 같이, 특허문헌 1에 기재된 기술은, 틸트의 모자이크 퍼짐을 저감할 수 있는 기술이지만, 스퍼터링법을 이용해서 더 고품질인 에피택셜막을 형성하기 위해서는 아직 개선해야 할 과제가 남겨져 있다. 특히, 전술과 같이 +c 극성의 성장을 할 수 있으면 양질의 에피택셜막을 형성할 수 있으므로, 기판 전면에 있어서, +c 극성의 III족 질화물 반도체 박막을 형성하는 것이 요구되지만, 특허문헌 1에는, 원하는 극성을 얻기 위한 구체적 수단은 기술되어 있지 않다. 본 발명자들이 특허문헌 1에 개시된 기술의 확인 실험을 행한 결과, 얻어진 III족 질화물 반도체 박막은, 모자이크 퍼짐이 적은 에피택셜막으로서 얻어져 있지만, +c 극성과 -c 극성이 혼재해 있었다. 따라서, 특허문헌 1에 개시된 기술만으로는 +c 극성의 III족 질화물 반도체 박막을 얻을 수 없는 것은 명백하다.
또한, 특허문헌 2에 기재된 기술은, 이하의 관점에서 반드시 충분한 것은 아니라고 할 수 있다.
즉, 특허문헌 2에는, 스퍼터링법을 이용해서 성막한 III족 질화물 반도체로 이루어지는 완충층에 대하여, 극성의 제어 방법이 기재되어 있지 않다. 본 발명자들이, 특허문헌 2에 개시된 기술의 확인 실험을 행한 결과에 있어서도, 얻어진 발광 소자에서는 양호한 발광 특성을 얻을 수 없었다.
본 발명자들은, 상기 특허문헌 2에 있어서의 확인 실험에서 얻어진 발광 소자에 대하여 더 조사한 바, 스퍼터링법을 이용해서 성막한 III족 질화물 반도체로 이루어지는 완충층이, +c 극성과 -c 극성이 혼재한 에피택셜막으로 되어 있는 것을 알 수 있었다. 보다 상세하게는, 하지막을 구비하는 n형 반도체층, 발광층, p형 반도체층을 MOCVD법에 의해 순차 적층해도, III족 질화물 반도체로 이루어지는 완충층에 있어서의 극성의 혼재에 기인한 반위 경계(反位境界) 등의 결함이 소자 내부에 많이 형성되어, 발광 특성을 저하시키고 있었다. 즉, 특허문헌 2에 개시된 기술만으로는, +c 극성의 III족 질화물 반도체 박막을 얻을 수 없어, 양호한 발광 특성의 발광 소자를 얻을 수 없는 것이 명백하다.
이와 같이, 특허문헌 1, 2에 개시되어 있는 종래 기술만으로는, III족 질화물 반도체 박막의 극성의 제어, 즉, +c 극성의 에피택셜막을 얻는 것이 어려워, 보다 양호한 발광 소자를 얻는 것은 곤란하였다.
또한, 본 발명자들은, 상기한 특허문헌 1, 2의 확인 실험의 결과로부터, 스퍼터링법을 이용해서 제작한 III족 질화물 반도체 박막이 극성이 혼재한 에피택셜막일 때에는, 소자 내부에 형성된 반위 경계 등의 결함에 의한 소자 특성의 저하는 피할 수 없다는 결론을 얻었다.
본 발명의 목적은, 상기 문제점을 감안하여, +c 극성의 에피택셜막을 스퍼터링법에 의해 제작하는 것이 가능한 성막 방법, 및 이 성막 방법에 적합한 진공 처리 장치를 제공하는 것, 또한, 이 에피택셜막을 이용한 반도체 발광 소자 및 반도체 전자 소자의 제조 방법, 그리고 이 제조 방법에 의해 제조한 반도체 발광 소자 및 반도체 전자 소자, 및 조명 장치를 제공하는 것에 있다.
본 발명자들은, 예의 연구한 결과, 후술하는 바와 같이, 에피택셜막의 극성이 기판 홀더에의 기판의 재치(載置) 방법에 좌우되는 것, 또한, 기판 외주부에 설치한 도전성의 기판 유지 장치에 임피던스 가변 기구를 접속하고, 기판 유지 장치의 임피던스를 조정함에 의해서, 에피택셜막의 극성이 좌우되는 것을 알아내어, 본 발명을 완성시켰다.
본 발명에 따른 성막 방법은, 진공 배기 가능한 진공 용기와, 상기 진공 용기 내에 기판을 지지하기 위한 기판 유지부와, 상기 기판 유지부에 유지된 상기 기판을 임의의 온도로 가열할 수 있는 히터와, 상기 진공 용기 내에 설치되고, 타겟을 부착하는 것이 가능한 타겟 전극과, 상기 타겟 전극을 통해 상기 타겟에 고주파 전력을 투입하는 고주파 전원과, 상기 기판 유지부에 유지된 상기 기판의 주위에 배치되고, 상기 고주파 전원으로부터 투입된 고주파 전력이 접지로 귀환하는 귀환 경로의 일부를 형성하는 전극부와, 상기 전극부의 임피던스를 조정하는 임피던스 조정부를 구비한 진공 처리 장치를 이용해서, 상기 기판 상에 스퍼터링법에 의해 우르츠광 구조의 반도체 박막의 에피택셜막을 형성하는 성막 방법으로서, 상기 기판을 상기 히터의 기판 대향면과 소정 거리만큼 이간해서 유지되도록 상기 기판 유지부에 유지시키는 기판 반송 공정과, 상기 기판 유지부에 유지된 상기 기판 상에 우르츠광 구조의 반도체 박막을 형성하는 성막 공정과, 상기 성막 공정 시에, 상기 전극부의 임피던스가 소정의 값으로 되도록 상기 임피던스 조정부를 조정하는 임피던스 조정 공정을 갖는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 발광 소자 및 반도체 전자 소자의 제조 방법은 상기한 성막 방법을 갖는 것을 특징으로 한다. 또한, 본 발명에 따른 반도체 발광 소자 및 반도체 전자 소자는 상기한 성막 방법에 의해서 제작된 우르츠광 구조의 반도체 박막의 에피택셜막을 갖는 것을 특징으로 한다. 본 발명에 따른 조명 장치는 상기한 반도체 발광 소자를 구비하는 것을 특징으로 한다.
또는, 본 발명에 따른 진공 처리 장치는, 진공 배기 가능한 진공 용기와, 상기 진공 용기 내에 기판을 지지하기 위한 기판 유지부와, 상기 기판 유지부에 유지된 상기 기판을 임의의 온도로 가열할 수 있는 히터와, 상기 진공 용기 내에 설치되고, 타겟을 부착하는 것이 가능한 타겟 전극과, 상기 타겟 전극을 통해 상기 타겟에 고주파 전력을 투입하는 고주파 전원과, 상기 기판 유지부에 유지된 상기 기판의 주위에 배치되고, 상기 고주파 전원으로부터 투입된 고주파 전력이 접지로 귀환하는 귀환 경로의 일부를 형성하는 전극부와, 상기 전극부의 임피던스를 조정하는 임피던스 조정부를 구비하고, 상기 기판 유지부는, 상기 진공 용기 내에 있어서, 상기 타겟 전극의 중력 방향으로 설치된 진공 처리 장치로서, 상기 기판을 상기 히터의 기판 대향면과 소정 거리만큼 이간해서 유지되도록 상기 기판 유지부에 유지시키는 기판 반송 공정과, 상기 기판 유지부에 유지된 상기 기판 상에 우르츠광 구조의 반도체 박막을 형성하는 성막 공정과, 상기 성막 공정 시에, 상기 전극부의 임피던스가 소정의 값으로 되도록 상기 임피던스 조정부를 조정하는 임피던스 조정 공정을 행하는 것을 특징으로 한다.
본 발명의 성막 방법, 진공 처리 장치에 의하면, 틸트나 트위스트의 모자이크 퍼짐이 적으며, 또한, +c 극성의 우르츠광 구조로 이루어지는 에피택셜막을 기판 상에 스퍼터링법을 이용해서 제작할 수 있다. 또한, 본 발명의 성막 방법, 진공 처리 장치에 의하면, 이와 같은 +c 극성의 비율의, 처리되는 기판 간마다의 불균일을 저감하여, 에피택셜막을 재현성 좋게 얻을 수 있다. 또한, 본 발명의 성막 방법에 의해 제작된 반도체 발광 소자 및 반도체 전자 소자, 또는, 반도체 발광 소자를 구비한 조명 장치는 안정된 품질을 갖는다.
도 1은 본 발명의 일 실시형태에 따른 고주파 스퍼터링 장치의 단면 개략도.
도 2는 본 발명의 일 실시형태에 따른 히터의 단면 개략도.
도 3은 본 발명의 일 실시형태에 따른 히터의 다른 단면 개략도.
도 4a는 본 발명의 일 실시형태에 따른 히터 전극의 구성예를 나타내는 상면도.
도 4b는 본 발명의 일 실시형태에 따른 히터 전극의 구성예를 나타내는 상면도.
도 5는 본 발명의 일 실시형태에 따른 기판 유지 장치의 구성예를 나타내는 도면.
도 6은 본 발명의 일 실시형태에 따른 기판 유지 장치의 지지부의 구성예를 나타내는 도면.
도 7은 본 발명의 일 실시형태에 따른 기판 유지 장치의 지지부의 다른 구성예를 나타내는 도면.
도 8a는 III족 질화물 반도체로 이루어지는 결정의 틸트 및 트위스트의 모자이크 퍼짐을 나타내는 모식도.
도 8b는 III족 질화물 반도체로 이루어지는 결정의 틸트 및 트위스트의 모자이크 퍼짐을 나타내는 모식도.
도 8c는 III족 질화물 반도체로 이루어지는 결정의 틸트 및 트위스트의 모자이크 퍼짐을 나타내는 모식도.
도 8d는 III족 질화물 반도체로 이루어지는 결정의 틸트 및 트위스트의 모자이크 퍼짐을 나타내는 모식도.
도 9는 III족 질화물 반도체 박막에 있어서의 +c 극성과 -c 극성을 나타내는 모식도.
도 10은 본 발명의 일 실시형태에 따른, III족 질화물 반도체 박막의, CAICISS 측정에 의한 측정 결과를 나타내는 도면.
도 11은 본 발명의 타겟 전극에 유기되어 있는 전압과 제2 기판 지지 장치에 유기되어 있는 전압의 관계의 일례를 나타내는 모식도.
도 12는 본 발명의 타겟 전극에 유기되어 있는 전압과 제2 기판 지지 장치에 유기되어 있는 전압의 관계의 일례를 나타내는 모식도.
도 13은 본 발명의 타겟 전극에 유기되어 있는 전압과 제2 기판 지지 장치에 유기되어 있는 전압의 관계의 일례를 나타내는 모식도.
도 14a는 본 발명의 일 실시형태에 따른 임피던스 가변 기구의 회로도의 구성예.
도 14b는 본 발명의 일 실시형태에 따른 임피던스 가변 기구의 회로도의 구성예.
이하, 도면을 참조해서 본 발명의 실시형태를 상세히 설명한다. 또, 이하에서 설명하는 도면에서, 동일 기능을 갖는 것은 동일 부호를 부여하고, 그 반복 설명은 생략한다.
본 발명에 관한 주된 특징은, 후술하는 에피택셜 성장용 기판 상에, 예를 들면 고주파 스퍼터링법과 같은 스퍼터링법에 의해 우르츠광 구조를 갖는 반도체 박막을 에피택셜 성장시킬 때에, 히터에 의해 가열된 기판을 히터의 기판 대향면으로부터 소정 거리만큼 이간해서 유지하면서 우르츠광 구조를 갖는 반도체 박막의 성막을 행하는 것에 있다. 또, 에피택셜 성장용 기판으로서는, 예를 들면, α-Al2O3 기판, Si 기판, Ge 기판과 같은 비극성 표면(후술)을 갖는 기판, 4H-SiC 기판, 6H-SiC 기판과 같은 유극성 표면(후술)을 갖는 기판 등을 들 수 있다. 우르츠광 구조를 갖는 반도체 박막으로서는, 예를 들면, 우르츠광 구조의 III족 질화물 반도체 박막, ZnO계 반도체 박막 등을 들 수 있다.
또한, 본 발명의 추가적인 특징은, 히터에 의해 가열된 기판을 히터의 기판 대향면으로부터 소정 거리만큼 이간해서 유지하면서, 상기 우르츠광 구조를 갖는 반도체 박막의 성막을 행할 때에, 기판 외주부에 배치한 도전성의 기판 유지 장치의 임피던스를, 당해 기판 유지 장치에 접속한 임피던스 가변 기구에 의해서 조정한 상태에서 우르츠광 구조를 갖는 반도체 박막의 성막을 행하는 것에 있다. 이하, 도면을 참조해서 본 발명을 설명한다. 또, 이하에 설명하는 부재, 배치 등은 발명을 구체화한 일례로서 본 발명을 한정하는 것은 아니며, 본 발명의 취지에 따라 각종 개변할 수 있는 것은 물론이다.
도 1 내지 도 7은 본 발명의 일 실시형태에 따른 진공 처리 장치(고주파 스퍼터링 장치) 또는 성막된 에피택셜막을 이용해서 제작되는 LED 구조에 대한 도면이다. 도면의 번잡화를 방지하기 위하여 일부를 제외하여 생략하고 있다.
도 1은, 본 발명에 따른 III족 질화물 반도체 박막의 성막에 이용한 스퍼터링 장치의 일례의 개략 구성도이다. 스퍼터링 장치 S를 나타낸 도 1에 있어서, 부호 101은 진공 용기, 부호 102는 타겟 전극, 부호 99는 기판 홀더, 부호 103은 히터, 부호 703은 기판 유지 장치, 부호 105는 타겟 실드, 부호 106은 고주파 전원, 부호 107은 기판, 부호 108은 타겟, 부호 109는 가스 도입 기구, 부호 110은 진공 용기(101) 내를 배기하는 배기 기구, 부호 112는 리플렉터, 부호 113은 절연재, 부호 114는 챔버 실드, 부호 115는 자석 유닛, 부호 116은 타겟 실드 유지 기구, 부호 120은 매칭 박스, 부호 203은 히터 전극을 각각 나타내고 있다. 또한, 부호 750은 기판 유지 장치(703)를 지지하는 홀더 지지부이다. 부호 P는 후술하는 기판 유지 장치(503)에 유지된 상태의 기판에 대향하는 히터(103)의 상면(기판 대향면)이다.
진공 용기(101)는 스테인리스나 알루미늄 합금 등의 금속 부재제이며, 전기적으로 접지되어 있다. 또한, 진공 용기(101)는 도시하지 않은 냉각 기구에 의해 벽면의 온도 상승을 방지 내지는 저감하고 있다. 또한, 진공 용기(101)는, 도시하지 않은 매스 플로 컨트롤러를 개재해서 가스 도입 기구(109)와 접속되고, 도시하지 않은 베리어블 컨덕턴스 밸브를 개재해서 배기 기구(110)와 접속되어 있다.
타겟 실드(105)는 타겟 실드 유지 기구(116)를 개재해서 진공 용기(101)에 부착되어 있다. 타겟 실드 유지 기구(116) 및 타겟 실드(105)는, 스테인리스나 알루미늄 합금 등의 금속 부재로 할 수 있고, 진공 용기(101)와 직류적으로 동전위로 되어 있다.
타겟 전극(102)은, 절연재(113)를 개재해서 진공 용기(101)에 부착되어 있다. 또한, 타겟(108)은 타겟 전극(102)에 부착되고, 타겟 전극(102)은 매칭 박스(120)를 개재하여 고주파 전원(106)에 접속되어 있다. 타겟(108)은, 타겟 전극(102)에 직접 부착해도 되고, 또한 구리(Cu) 등의 금속 부재로 이루어지는 도시하지 않은 본딩 플레이트를 개재해서 타겟 전극(102)에 부착해도 된다.
또한, 타겟(108)은, Al, Ga, In 중의 적어도 1개를 포함하는 금속 타겟, 또는, 상기 III족 원소 중의 적어도 1개를 포함하는 질화물 타겟이어도 된다. 타겟 전극(102)에는, 타겟(108)의 온도 상승을 방지하기 위한 도시하지 않은 냉각 기구가 구비되어 있다. 또한, 타겟 전극(102)에는, 자석 유닛(115)이 내장되어 있다. 고주파 전원(106)으로서는 13.56MHz의 것이 공업적으로 이용하기 쉽지만, 다른 주파수를 이용하는 것이나, 고주파에 직류를 중첩하는 것, 또는 그들을 펄스로 이용하는 것도 가능하다.
챔버 실드(114)는, 진공 용기(101)에 부착되며, 성막 시의 진공 용기(101)에의 막의 부착을 방지하고 있다.
기판 홀더(99)는, 히터(103), 기판 유지 장치(703)(기판 유지부), 리플렉터(112)를 주요한 구성 요소로서 갖고 있다. 히터(103)는 히터 전극(203)을 내장하고 있다. 기판 유지 장치(703)는, 기판에 접하는 부분이 적어도 절연 부재이며, 홀더 지지부(750)에 의해서 고정되어 있다. 기판(107)을 기판 유지 장치(703)에 유지함으로써, 당해 기판(107)을 히터(103)의 기판 대향면 P로부터 소정의 극간을 갖고 배치할 수 있다. 또, 기판 유지 장치(703)의 상세한 예에 대해서는 후술한다.
본 실시형태에 있어서는, 도 1에 나타내는 바와 같이, 진공 용기(101) 내에 있어서, 중력 방향 상측에 타겟을 배치 가능한 타겟 전극(102)을 배치하고, 타겟 전극(102)보다도 중력 방향 하측에 기판 홀더(99)를 배치하고 있다. 따라서, 중력을 이용해서 기판(107)을 기판 유지 장치(703)에 유지할 수 있으므로, 기판 유지 장치(703)의 기판 지지부(후술하는 부호 704 등)에 기판(107)을 맞닿은 상태에서 재치하는 것만으로, 기판(107)의 성막면의 전면을 타겟(108)측에 노출할 수 있어, 기판(107) 전면에 에피택셜막 형성을 행할 수 있다.
또, 본 실시형태에서는, 진공 용기(101)의 중력 방향 상측에 타겟 전극(102)을 배치하고, 타겟 전극(102)보다도 중력 방향 하측에 기판 홀더(99)를 배치한 예에 대하여 나타냈지만, 진공 용기(101)의 중력 방향 상측에 기판 홀더(99)를 설치하고, 당해 기판 홀더(99)보다도 중력 방향 하측에 타겟 전극(102)을 배치하도록 해도 된다.
도 2 또는 도 3은, 히터(103)의 구조예를 나타내고 있다. 도 2에 있어서, 부호 201은 베이스, 부호 202는 베이스 코트, 부호 203은 히터 전극, 부호 204는 백사이드 코트, 부호 205는 오버 코트이다.
베이스(201)는 그라파이트이고, 히터 전극(203), 백사이드 코트(204)는 파이롤리틱 그라파이트(PG: Pyrolytic Graphite)이고, 베이스 코트(202), 오버 코트(205)는 파이롤리틱 보론 나이트라이드(PBN: Pyrolytic Boron Nitride)이다. 또, PBN으로 이루어지는 베이스 코트(202)와 오버 코트(205)는 고저항 재료이다.
이와 같은 구성에 의해, 히터(103)는 소정의 파장 대역의 적외선을 방출할 수 있어, 기판을 임의의 온도로 가열할 수 있다.
도 3은, 히터의 다른 구성예이고, 부호 301은 베이스, 부호 302는 히터 전극, 부호 303은 백사이드 코트, 부호 304는 오버 코트이다. 베이스(301)는 보론 나이트라이드(BN: Boron Nitride)이고, 히터 전극(302), 백사이드 코트(303)는 PG이고, 오버 코트(304)는 PBN이다. 또, BN으로 이루어지는 베이스(301)와 PBN으로 이루어지는 오버 코트(304)는 고저항 재료이다.
또, 상기한 히터를 구성하는 재료는, 종래의 적외선 램프에 비해서 α-Al2O3 기판을 가열하는 효율이 높기 때문에 바람직하게 이용되고 있지만, α-Al2O3 기판을 소정의 온도로 가열할 수 있으면, 이것으로 한정되는 것은 아니다.
도 4a, 4b에 히터 전극(203)(또는 302)의 구성예(상면도)를 나타낸다. 히터(103)에 내장된 히터 전극(203)(또는 302)은 도 4a, 4b와 같은 전극 패턴을 갖고 있다. 이 전극 패턴에 전원(도시하지 않음)을 접속하고, 직류 또는 교류의 전압을 인가함으로써, 히터 전극(203)(또는 302)에 전류가 흘러, 발생한 줄열에 의해서 히터(103)가 가열된다. 기판은 히터(103)로부터 방사되는 적외선에 의해 가열된다.
도 4a, 4b와 같은 전극 패턴을 이용함에 의해, 기판(107)의 전면에 균일하게 열을 부여할 수 있으므로, 기판 전면에 가능한 한 균일하게 열이 작용하는 것 같은 전극 패턴을 이용하는 것은 바람직하다. 그러나, 본 발명에서는, 기판에 대해서 균일하게 열을 작용시키는 것 같은 전극 패턴을 이용해도, +c 극성의 에피택셜막을 성막할 수 있는 것이 중요하며, 전극 패턴 그 자체를 어떠한 형상으로 하는지는 본질이 아니다. 따라서, 본 실시형태에서는, 도 4a, 4b에 나타내는 전극 패턴으로 한정되지 않는다.
도 2 및 도 3에 나타낸 히터(103)의 구조예에 있어서, 도 4a, 4b에 나타내는 바와 같은 패턴의 히터 전극(203 또는 302)을 형성한 측의 면을, 부호 P를 부여하고 히터(103)의 기판 대향면으로 했지만, 히터(103)는, 도 2 또는 도 3에 나타낸 히터(103)를 뒤집은 구조, 즉 도 2 및 도 3에 부호 P로 나타낸 면과 반대의 면을 기판 대향면으로 해도 된다. 이 경우, 백사이드 코트(204 또는 303)를 통해 기판을 가열하게 되기 때문에, 기판 가열의 전력 효율이 저하하지만, 백사이드 코트(204 또는 303)가 균열(均熱)의 역할을 하여, 기판에 대해서 균일하게 열을 작용시키는 효과가 있다.
도 5는 기판 유지 장치의 구성예를 나타내고 있다. 도 5에 있어서, 부호 107은 기판, 부호 703은 기판 유지 장치이다. 기판 유지 장치(703)는, 동일 단면을 갖는 대략 링 형상의 부재이고, 제1 기판 유지 장치(704) 및 제2 기판 유지 장치(705)를 갖고 있다. 제1 기판 유지 장치(704)의 내주측에 설치된 704a에 기판(107)의 외주 부분이 맞닿은 상태에서 재치된다. 제2 기판 유지 장치(705)는, 제1 기판 유지 장치(704)의 외주 부분을 지지한다. 도면 중의 d1은 기판 유지 장치(703)에 배치된 기판(107)의 이면과 기판 대향면 P의 극간이고, d2는 제1 기판 유지 장치(704)와 기판 대향면 P의 극간이다.
도 6은, 기판 유지 장치(703)의 지지부의 구성예를 나타내는 모식도이다. 홀더 지지부(750)는, 제2 기판 유지 장치(705)를 지지하는 부재이고, 도전재(751), 절연재(753), 및 스테인리스 파이프(755)를 주요한 구성 요소로 하고 있다. 도전재(751)는, 진공 용기(101)의 외측에 설치된 고주파 전원(757) 및 제2 기판 유지 장치(705)에 전기적으로 접속되어 있다. 고주파 전원(757)과 도전재(751) 사이에는, 매칭 박스(9005)가 접속되어 있다. 따라서, 제2 기판 유지 장치(705)에는 도전재(751)를 통해 고주파 전원(757)으로부터 고주파 전력이 공급된다. 도전재(751)는 절연재(753)와 스테인리스 파이프(755)로 덮여 있다.
또한, 도전재(751)와 진공 용기(101)의 절연도 절연재(753)에 의해서 확보하고 있다. 절연재(753)에 의해서 스테인리스 파이프(755)와 제2 기판 유지 장치(705)가 전기적으로 접촉하지 않도록 구성되어 있다. 이와 같이, 홀더 지지부(750)는, 제2 기판 유지 장치(705)를 지지함과 함께, 당해 제2 기판 유지 장치(705)에 전력을 공급하도록 구성되어 있다. 이 때문에, N2나 희가스 등의 가스를 함유한 분위기에 있어서, 제2 기판 유지 장치(705)에 고주파 전력을 공급함으로써, 기판 근방에 플라스마를 발생시키고, 기판의 표면 처리를 행하는 것이 가능하다. 또한, 센서(9001)는, 타겟 전극(102)과 제2 기판 유지 장치(705)의 직류 및 고주파의 전압을, 동기해서 측정할 수 있는 센터이며, 예를 들면 오실로스코프를 이용할 수 있다. 또, 센서(9001)는 스퍼터링 장치 S에 분리 가능한 구성으로 할 수 있고, 성막 공정에서는 분리한 상태에서 성막을 행할 수 있다.
또, 기판 근방에 플라스마를 발생시키고, 기판의 표면 처리를 행하지 않는 경우는, 제2 기판 유지 장치(705)에 접속되는 매칭 박스 및 매칭 박스를 개재해서 접속되는 고주파 전원은 반드시 필요하지는 않다. 제2 기판 유지 장치(705)에 고주파 전원을 접속하지 않는 경우의 구성예를 도 7에 나타낸다. 제2 기판 유지 장치(705)에 고주파 전원을 접속하지 않는 경우는, 제2 기판 유지 장치(705)에 임피던스 조정부로서의 임피던스 가변 기구(9002)가 접속되어 있으면 된다. 도 7에 대해서는 후술한다.
또, 본 발명에 있어서, 플라스마를 기준으로 생각했을 경우의, 고주파 전력의 투입 경로와 귀환 경로는, 이하와 같이 설명할 수 있다. 예를 들면, 도 6에 있어서는, 고주파 전원(106)으로부터 매칭 박스(120)를 통해, 타겟 전극(102) 및 타겟(108)에 고주파 전력이 투입된다. 이 전력의 경로를 투입 경로라 한다. 타겟(108)에 투입된 고주파 전력에 의해 플라스마가 발생하여, 스퍼터링 현상을 일으키는 것이 가능하게 된다.
한편, 플라스마로부터, 도시하지 않은 챔버 실드(도 1에서는 챔버 실드(114))나 제2 기판 유지 장치(705)를 통해, 고주파 전력은 접지(그라운드)로 귀환한다. 이 전력의 경로를 귀환 경로라 한다. 제2 기판 유지 장치(705)를 통하는 경우는, 도전재(751), 매칭 박스(9005), 고주파 전원(757)을 통해 접지로 고주파 전력이 귀환하게 된다. 본 발명의 중요한 포인트는, 이 귀환 경로에 매칭 박스(9005) 등의 임피던스 가변 기구를 설치함으로써, 플라스마를 기준으로 한 고주파 전력의 귀환 경로에 있어서의 임피던스를 조정하여, 플라스마 상태의 변화를 억제해서, 플라스마의 특성의 변화를 허용 범위 내로 한정시키는 조정을 하는 것에 있다.
예를 들면, 특정의 플라스마 상태가 어떤 영향에 의해 추이(推移)해 버렸을 경우에, 귀환 경로의 임피던스를 조정함으로써 위상차의 관점에서 원래의 상태로 되돌릴 수 있다. 특정의 플라스마 상태가 추이하는 이유로서, 제2 기판 유지 장치(705)에의 스퍼터 물질의 퇴적을 예시할 수 있다.
또, 귀환 경로에 있어서의 임피던스를 조정할 수 있는 전극부로서, 예를 들면 기판 유지 장치(705)의 제1 기판 유지 장치(704)를 지지하는 도전성 부재의 링을 들 수 있다.
또한 도 5에 있어서, 제1 기판 유지 장치(704)는, 아래쪽으로부터 기판(107)을 지지하기 위한 절연 부재로 이루어지는 기판 지지부(704a)를 구비하고 있다. 기판 지지부(704a)의 이면측과 히터(103)의 기판 대향면 P 사이에는 극간 d1이, 기판(107)과 히터(103)의 기판 대향면 P 사이에는 극간 d2가 각각 마련되어 있다. 극간 d1은 0.4㎜ 이상이 바람직하고, 극간 d2는 0.5㎜ 이상이 바람직하게 이용된다. 극간 d1이 0.4㎜ 미만인 경우는, 외주부에 극성이 혼재한 III족 질화물 반도체 박막이 형성되기 쉽고, 극간 d2가 0.5㎜ 미만인 경우는, 기판 전면에 극성이 혼재한 III족 질화물 반도체 박막이 형성되기 쉬워지기 때문에 바람직하지 않다.
또, 극간 d1 및 d2는, 넓게 하면 히터(103)에 의한 기판(107)의 가열 효율이 저하하기 때문에, 너무 넓게 하는 것은 바람직하지 않다. 또한, 극간 d1 및 d2, 특히 d2는, 너무 넓게 하면 히터(103)와 기판(107) 사이의 공간에 플라스마가 발생해 버려서, 본 발명의 효과를 잃게 되는 경우가 있기 때문에, 5㎜ 이하로 하는 것이 바람직하고, 보다 바람직하게는 2㎜ 이하로 하는 것이 바람직하다.
제2 기판 유지 장치(705)에 전력을 공급할 필요가 없을 경우, 도전재(751)에는, 매칭 박스(9005) 및 매칭 박스(9005)를 개재해서 접속되는 고주파 전원(757)은 반드시 필요하지는 않으며, 예를 들면 도 7과 같이, 매칭 박스(9005)와 고주파 전원(757) 대신에 임피던스 가변 기구(9002)가 접속되면 된다.
이 경우, 기판 유지 장치(705)를 통해, 접지로 귀환하는 고주파 전력은, 도전재(751), 임피던스 가변 기구(9002)를 통해 접지로 고주파 전력이 귀환하게 된다. 임피던스 가변 기구를 통한 귀환 경로에서도, 플라스마를 기준으로 한 고주파 전력의 귀환 경로에 있어서의 임피던스를 조정하여, 플라스마 상태의 변화를 억제해서, 플라스마의 특성의 변화를 허용 범위 내로 한정시킬 수 있다. 귀환 경로에 있어서의 임피던스를 조정할 수 있는 전극부로서, 예를 들면 기판 유지 장치(705)의 제1 기판 유지 장치(704)를 지지하는 도전성 부재의 링을 들 수 있다.
도 7에 제2 기판 유지 장치(705)에 고주파 전원을 접속하지 않는 경우의 구성예를 나타낸다. 이 경우, 타겟 전극(102)과 제2 기판 유지 장치(705)에 유기되는 직류 또는/및 고주파의 전압을 모니터하는 것이 가능한 센서(9001)가 부착되어 있는 것이 바람직하다. 센서(9001)는, 타겟 전극(102)과 제2 기판 유지 장치(705)의 직류 및 고주파의 전압을, 동기해서 측정할 수 있는 구성인 것이 바람직하다. 이렇게 함으로써, 타겟 전극(102)에 유기되는 직류 또는/및 고주파의 전압과, 제2 기판 유지 장치(705)에 유기되는 직류 또는/및 고주파의 전압의 관계를 확인할 수 있다. 보다 구체적으로는, 타겟 전극(102)에 유기되는 직류 전압과, 제2 기판 유지 장치(705)에 유기되는 직류 전압의 관계를 확인할 수 있다. 또한, 타겟 전극(102)에 유기되는 고주파 전압과, 제2 기판 유지 장치(705)에 유기되는 고주파 전압의 위상차(전위의 위상차)를 확인할 수 있다. 또한, 타겟 전극(102)에 유기되는 고주파 전압과, 제2 기판 유지 장치(705)에 유기되는 고주파 전압의, 진폭의 관계를 확인할 수 있다. 이와 같은 구성을 이용함에 의해서, 제2 기판 유지 장치(705)의 임피던스가, 처리되는 기판 간마다 크게 변동하지 않도록, 임피던스 가변 기구(임피던스 조정부)에 구비된 가변 콘덴서의 용량을 조정할 수 있다. 따라서, 우르츠광 구조로 이루어지는 에피택셜막의 +c 극성의 비율이, 처리되는 기판마다 변화하는 것을 방지하여, 품질을 안정시킬 수 있다.
또, 도 7에 나타낸 기판 유지 장치의 구성예에 있어서는, 기판 지지부(704a)를 링 형상의 절연 부재를 이용하고 있지만, 링 형상이 아니어도 된다. 예를 들면, 기판 지지부(704a)를, 개구부가 형성되어 있지 않은 판 형상의 절연 부재로 해도 된다. 이 경우는, 기판 지지부를 히터(103)로부터 소정의 극간(예를 들면, d1)을 갖고 배치하는 것은 물론이다. 단, 본 실시형태와 같이, 기판 지지부를 링 형상으로 함에 의해, 기판(107)과 히터(103)의 기판 대향면 P를 소정의 극간을 갖고 배치하면서, 기판(107)을 히터(103)에 노출할 수 있다. 따라서, 효율적으로 기판(107)을 가열할 수 있으므로, 기판 지지부를 링 형상으로 하는 것은 바람직한 형태이다.
또한, 기판 지지부(704a)에 이용되는 절연 부재로서는, 예를 들면, 석영, 사파이어, 알루미나, BN 등을 이용할 수 있다.
기판 유지 장치(703)의 구조는, 도 7에 나타내는 구조를 이용해도 되며, 다른 구조의 기판 유지 장치를 이용해도 된다. 본 실시형태에서 중요한 것은, III족 질화물 반도체 박막의 성막에 있어서, 기판을 히터의 기판 대향면 P로부터 소정 거리, 이간해서 배치하는 것이다. 본 실시형태에 있어서는, 히터의 기판 대향면 P와 기판 사이의 공간을 극간으로 하고 있지만, 이 극간에 절연 부재를 충전해도 마찬가지의 효과가 얻어진다고 생각할 수 있다. 따라서, 기판을 히터의 기판 대향면 P로부터 소정 거리, 이간해서 배치할 수 있는 구조이면, 도 5의 구성으로 한정되지 않으며 어느 구조의 기판 유지 장치를 이용해도 된다. 예를 들면, 리프트 핀의 승강에 의해 기판 주고받기를 행하는 기구를 갖는 장치의 경우, 리프트 핀을 이용해서 기판을 히터(103)의 기판 대향면 P로부터 소정의 극간을 갖는 위치에 유지해도 된다. 단 이 경우, 기판의 외주의 히터(103)와의 극간으로부터 막이 돌아 들어가, 히터(103)의 기판 대향면 P에 막이 부착해서, 히터(103)로부터의 복사가 경시적으로 변화해 버리므로, 본 실시형태가 바람직한 형태이다.
상술한 도 6, 7의 구성에서는, 임피던스를 조정할 수 있는 전극부로서의 기판 유지 장치(705)는, 제1 기판 유지 장치(704)를 지지하는 도전성 부재의 링으로서 구성되어 있다. 그러나, 제1 기판 유지 장치(704)의 주위에, 임피던스를 조정할 수 있는 도전성의 링을 설치하여 전극부로 하는 구성이어도 된다. 이 경우, 제1 기판 유지 장치(704)의 외주부에 설치된 전극부에, 임피던스 가변 기구(임피던스 조정부)(9002, 9005)나 고주파 전원이 접속되게 된다. 임피던스를 조정할 수 있는 전극부는 성막 위치에 있는 기판의 외주부에 있는 것이 바람직하다. 또한, 제1 기판 유지 장치(704)의 일부의 두께를 변경해서, 제1 기판 유지 장치가 히터(103)의 기판 대향면 P에 배설된 상태에서, 제1 기판 유지 장치의 이면측(히터(103)와 대향하는 측)과 히터(103)의 기판 대향면 P 사이가 극간 d1로 되고, 기판(107)과 히터(103)의 기판 대향면 P 사이가 극간 d2로 되는 것 같은 형상으로 해도 된다.
또한, III족 질화물 반도체 박막의 성막을 행하기 전에, 도 6에 나타내는 제2 기판 유지 장치(705)에 접속된 고주파 전원(757)을 이용해서 기판 근방에 플라스마를 발생시키고, 기판 표면에 부착한 수분이나 탄화수소 등의 성분을 제거해도 된다. 또한, 히터 전극의 구조는, 도 4a, 4b에 나타내는 어느 쪽의 패턴을 이용해도 되며, 상술한 바와 같이 다른 구조의 패턴을 이용해도 된다.
이하, 도면을 참고로 하면서, 본 발명의 일 실시형태에 따른 스퍼터링 장치를 이용해서 우르츠광 구조를 갖는 III족 질화물 반도체 박막의 성막 방법(에피택셜 형성 방법)을 설명한다. 본 실시형태에 있어서는, 이하의 제1부터 제5 공정을 갖는 방법에 의해서 α-Al2O3 기판 상에 에피택셜막을 형성한다. 또, 본 실시형태에서는, 우르츠광 구조를 갖는 III족 질화물 반도체 박막의 성막 방법에 대하여 설명하고 있지만, 본 실시형태에 따른 성막 방법을, α-Al2O3 기판 상에 ZnO계 반도체 박막을 형성할 때에 적용해도 됨은 물론이다.
우선, 제1 공정(기판 반송 공정)으로서, 배기 기구(110)에 의해 소정의 압력으로 유지된 진공 용기(101)에 기판(107)을 도입한다. 이때, 기판(α-Al2O3 기판)(107)은 도시하지 않은 반송 로봇에 의해, 히터(103)의 상부까지 반송되고, 히터(103)로부터 돌출한 도시하지 않은 리프트 핀의 상부에 재치된다(기판 반송). 그 후, 기판(107)을 유지한 리프트 핀을 강하시키고, 기판 유지 장치(503)에 기판(107)을 배치한다.
다음으로, 제2 공정(기판 가열 공정)으로서, 히터(103)에 내장된 히터 전극(203)에 인가하는 전압을 제어하여, 기판(107)을 소정 온도로 유지한다. 이때, 히터(103)에 내장된 열전대(도시하지 않음)를 이용해서 히터(103)의 온도를 모니터하거나, 진공 용기(101)에 설치된 도시하지 않은 파이로미터를 이용해서 히터(103)의 온도를 모니터하여, 그들 온도가 소정의 온도로 되도록 제어한다.
다음으로, 제3 공정으로서, 가스 도입 기구(109)로부터 N2 가스, 희가스, N2 가스와 희가스의 혼합 가스 중 어느 하나를 진공 용기(101)에 도입하고, 매스 플로 컨트롤러(도시하지 않음) 및 베리어블 컨덕턴스 밸브(도시하지 않음)에 의해서 진공 용기(101)의 압력이 소정의 압력으로 되도록 설정한다.
다음으로, 제4 공정으로서, 제2 기판 유지 장치(705)의 임피던스를 조정한다. 도 6에 나타내는 기판 유지 장치를 이용할 경우, 매칭 박스(9005)를 이용해서 제2 기판 유지 장치(705)의 임피던스를 조정하는 것이 바람직하다. 또한, 도 7에 나타내는 기판 유지 장치를 이용할 경우, 임피던스 가변 기구(9002)를 이용해서 제2 기판 유지 장치(705)의 임피던스를 조정하는 것이 바람직하다. 도 6 및 도 7에 나타내는 기판 유지 장치를 이용할 경우, 타겟 전극(102)과 제2 기판 유지 장치(705)에 유기되는 직류 또는/및 고주파의 전압을 모니터하는 것이 가능한 센서(9001)가 부착되어 있는 것이 바람직하다.
센서(9001)는, 타겟 전극(102)과 제2 기판 유지 장치(705)의 직류 및 고주파의 전압을, 동기해서 측정할 수 있는 구성인 것이 바람직하다. 이렇게 함으로써, 타겟 전극(102)에 유기되는 직류 또는/및 고주파의 전압과, 제2 기판 유지 장치(705)에 유기되는 직류 또는/및 고주파의 전압의 관계를 확인할 수 있다. 보다 구체적으로는, 타겟 전극(102)에 유기되는 직류 전압과, 제2 기판 유지 장치(705)에 유기되는 직류 전압의 관계를 확인할 수 있다. 또한, 타겟 전극(102)에 유기되는 고주파 전압과, 제2 기판 유지 장치(705)에 유기되는 고주파 전압의 위상차(전위의 위상차)를 확인할 수 있다. 또한, 타겟 전극(102)에 유기되는 고주파 전압과, 제2 기판 유지 장치(705)에 유기되는 고주파 전압의, 진폭의 관계를 확인할 수 있다. 이와 같은 구성을 이용함에 의해서, 제2 기판 유지 장치(705)의 임피던스가, 처리되는 기판마다 크게 변동하지 않도록 임피던스 가변 기구(9002)에 구비된 가변 콘덴서의 용량을 조정할 수 있다.
또, 가변 콘덴서의 용량의 조정은, 후술의 제5 공정(성막 공정)의 전에 행해져도 되지만, 제5 공정(성막 공정) 중에 가변 콘덴서의 용량 조정을 행해도 된다. 제5 공정(성막 공정)의 전에 가변 콘덴서의 용량의 조정을 행할 때는, 예를 들면, 바람직한 전위의 위상차로 되도록, 콘덴서 용량의 조정값을, 센서(9001)의 측정 결과에 의거해서 미리 결정해 두면 된다. 또, 전위의 위상차의 경시 변화에 대응하기 위해서는, 콘덴서 용량의 조정값을 소정의 적산 전력마다 결정해 두면 된다.
다른 조정 방법으로서, 제5 공정(성막 공정) 중에 가변 콘덴서의 용량 조정을 행할 때는, 예를 들면, 바람직한 전위의 위상차로 되도록 콘덴서를 조정하면서 성막을 행하면 된다. 센서(9001)로 측정한 파형이, 예를 들면, 도 11과 같이 되도록 임피던스 조정 장치(임피던스 조정부)(9002, 9005)의 각 콘덴서 용량을 조정하면 된다.
마지막으로, 제5 공정(성막 공정)으로서, 고주파 전원(106)으로부터 고주파 전력을 인가하여, 타겟(108) 앞면에 고주파 플라스마를 발생시키고, 플라스마 중의 이온이 타겟(108)을 구성하는 원소를 방출함에 의해, III족 질화물 반도체 박막을 성막한다. 또, 타겟(108)에 금속 타겟을 이용했을 경우, 프로세스 가스로서는 N2 가스 또는 N2 가스와 희가스의 혼합 가스가 바람직하게 이용된다. 이 경우, 타겟(108)의 표면, 기판(107)의 표면, 타겟(108)과 기판(107) 사이의 공간 중, 적어도 1개의 영역에서 금속 타겟을 구성하는 III족 원소가 질화하여, 기판 상에 III족 질화물 반도체 박막이 형성된다. 또, 본 실시형태에서는, 타겟 전극(102)에 접속한 전원은, 고주파 전원(106)이지만, 고주파 전원과 직류 전원을 병렬 접속해서, 고주파 전력에 직류 전력을 중첩하는 방식으로 해도 된다. 이 경우는, 직류 전원과 타겟 전극(102) 사이에 로우 패스 필터를 설치하는 등 해서, 직류 전원에 고주파 전력이 투입되지 않도록 하는 것이 바람직하다.
또한, 질화물 타겟을 이용한 경우에는, N2 가스, 희가스, N2 가스와 희가스의 혼합 가스 중 어느 하나가 바람직하게 이용되고, 타겟 표면으로부터는 원자 또는 질화물 분자의 형태로 스퍼터 입자가 방출된다. 타겟 표면으로부터 원자로서 방출된 III족 원소는, 타겟(108)의 표면, 기판(107)의 표면, 타겟(108)과 기판(107) 사이의 공간 중, 적어도 1개의 영역에서 질화되어, 기판 상에 III족 질화물 반도체 박막이 형성된다. 한편, 타겟 표면으로부터 방출된 질화물 분자의 대부분은, 기판에 도달하여, III족 질화물 반도체 박막을 형성한다.
타겟 표면으로부터 방출된 질화물 분자의 일부는, 기판(107)의 표면, 또는 타겟(108)과 기판(107) 사이의 공간에서 해리될 가능성이 있지만, 해리에 의해 생성된 III족 원소는, 기판(107)의 표면, 타겟(108)과 기판(107) 사이의 공간의 적어도 한쪽에서, 다시 질화되어, III족 질화물 반도체 박막을 형성한다.
제1 공정에 있어서의 소정의 압력은, 5×10-4Pa 미만인 것이 바람직하고, 그 이상에서는, III족 질화물 반도체 박막의 내부에 산소 등의 불순물이 취입되어, 양호한 에피택셜막을 얻기 어렵다. 또한, 제1 공정에 있어서의 히터(103)의 온도에 대하여 특별히 한정하는 것은 아니지만, 생산성의 관점에서는 성막 시의 기판 온도를 얻기 위한 온도로 설정해 두는 것이 바람직하다.
제2 공정에 있어서의 소정의 온도는, 제5 공정에 있어서의 성막 온도로 설정해 두는 것이 생산성의 관점에서 바람직하고, 또한, 제3 공정에 있어서의 소정의 압력은, 제5 공정에 있어서의 성막 압력으로 설정해 두는 것이 생산성의 관점에서 바람직하다. 제2 공정 및 제3 공정은, 실시의 타이밍이 바뀌어도 되고, 또한, 동시에 실시되어도 된다. 또한, 제2 공정에서 설정된 온도 및 제3 공정에서 설정된 압력은, 적어도 제5 공정을 개시할 때까지 유지되어 있는 것이 생산성의 관점에서 바람직하다.
제5 공정을 행할 때의 기판 온도는, 100∼1200℃의 범위로 되도록 설정하는 것이 바람직하고, 또한 400∼1000℃의 범위로 하면 바람직하다. 100℃ 미만의 경우는, 아모퍼스 구조의 혼재한 막이 형성되기 쉽고, 1200℃보다 높은 온도에서는, 막 자체가 형성되지 않거나, 형성되었다고 해도 열응력때문에 결함이 많은 에피택셜을 얻기 쉽다. 또한, 제5 공정에 있어서의 성막 압력은 0.1∼100mTorr(1.33×10-2∼1.33×101Pa)의 범위로 설정되는 것이 바람직하고, 또한, 1.0∼10mTorr(1.33×10-1∼1.33Pa)의 범위로 설정되면 바람직하다.
0.1mTorr(1.33×10-2Pa) 미만에서는, 고에너지 입자가 기판 표면에 입사되기 쉬워지기 때문에, 양질인 III족 질화물 반도체 박막을 얻기 어렵고, 100mTorr(1.33×101Pa)보다 높은 압력에서는, 성막 속도가 극단적으로 느려지기 때문에 바람직하지 않다. 제4 공정을 개시할 때에는, 진공 용기(101)의 압력을 일시적으로 성막 압력 이상으로 높여서, 플라스마의 발생을 촉진하는 것도 가능하다. 이 경우, 프로세스 가스의 적어도 1종류의 가스 유량을 일시적으로 많이 도입함으로써 성막 압력을 높여도 되고, 또한, 베리어블 컨덕턴스 밸브(도시하지 않음)의 개도를 일시적으로 작게 함으로써 성막 압력을 높여도 된다.
또한, 제1 공정의 전에는, 전처리실(도시하지 않음)에 기판(107)을 반송하고, 성막 온도 이상의 온도에서의 기판(107)의 열처리나 플라스마 처리를 행하는 공정을 가져도 되는 것은 물론이다.
(제1 실시예)
본 발명의 제1 실시예로서, 본 발명의 일 실시형태에 관한, 우르츠광 구조를 갖는 III족 질화물 반도체 박막의 성막 방법을 이용해서 AlN막을 α-Al2O3(0001) 기판 상에 성막하는 예, 보다 상세하게는, 기판 유지 장치에 의해 히터의 기판 대향면과의 극간을 갖고 재치한 α-Al2O3(0001) 기판 상에 스퍼터링법을 이용하여, 제2 기판 유지 장치의 임피던스를 조정한 상태에서, 우르츠광 구조를 갖는 AlN막을 형성하는 예에 대하여 설명한다. 또, 본 실시예에 있어서, AlN막은 도 1과 마찬가지의 스퍼터링 장치를 이용해서 성막하고, 히터의 구조는 도 2, 히터 전극의 패턴은 도 4a, 기판 유지 장치는 도 5, 홀더 지지부는 도 6과 마찬가지의 것을 이용한다. 도 6에 있어서의 매칭 박스(9005)의 회로도는, 도 14a이다. 또한, 도 5에 있어서의 기판 지지부(704a)와 히터(103)의 기판 대향면 P 사이의 극간 d1과 기판(107)과 히터(103)의 기판 대향면 P 사이의 극간 d2는, 각각, 1㎜, 2㎜로 한다.
본 실시예에 있어서는, 우선, 제1 공정에 의해 1×10-4Pa 이하로 유지된 진공 용기(101)에 α-Al2O3(0001) 기판을 반송해서 기판 유지 장치(703)에 배치하고, 제2 공정에 의해 기판을 제5 공정의 성막 온도인 550℃로 유지한다. 이때 히터(103)는, 내장한 열전대의 모니터값이 750℃로 되도록 제어한다. 다음으로, 제3 공정에 의해 N2와 Ar의 혼합 가스를 N2/(N2+Ar) : 20%로 되도록 도입하고, 진공 용기(101)의 압력을 제5 공정의 성막 압력인 3.75mTorr(0.5Pa)로 설정한다. 다음으로, 도 14a에 있어서의 C1이 219∼1370pF, C2가 80.5∼480pF인 가변 콘덴서와, C3이 4.7pF인 고정 콘덴서와, L2가 0.886μH, L1이 0.35μH인 코일을 갖는 매칭 박스(9005)를 이용한다. 우선 최초에, C1을 1370pF, C2를 144.42pF로 되도록 설정했다. 이 상태에서 제5 공정에 의해 고주파 전원(106)으로부터 2000W의 고주파 전력을 금속 Al로 이루어지는 타겟(108)에 인가하고, 스퍼터링법에 의해 기판 상에 막 두께 50㎚인 AlN막을 형성했다. 각각의 가변 콘덴서의 조정값은, 센서(9001)의 측정 결과에 의거해서 미리 결정해 둔 값이다.
이때의, 센서(9001)에 의해서 측정한, 타겟 전극에 유기되어 있는 전압과, 제2 기판 지지 장치에 유기되어 있는 전압의 관계를 도 11에 나타낸다. 또, 도 11은 현상을 알기 쉽게 설명하기 위하여 정현파형에 의해서 나타낸 이미지 도면을 나타내고 있지만, 반드시 정현파형으로 계측되는 것으로 한정되지는 않는다. 또, 도 11에 있어서, 전압 VTGT가 타겟 전극에 유기되어 있는 전압, 전압 VHOLD가 제2 기판 지지 장치에 유기되어 있는 전압이다. 또한, 도 11에 있어서의 전압파형은, 고주파 전압과 직류 전압을 중첩시켜서 표시하고 있다.
도 11로부터 알 수 있는 바와 같이, 타겟 전극에 유기되어 있는 고주파 전압과, 제2 기판 지지 장치에 유기되어 있는 고주파 전압은, 대략 역상(逆相)의 관계로 되어 있다. 또한, 타겟 전극에 유기되어 있는 직류 전압은 -20V 정도이고, 제2 기판 지지 장치에 유기되어 있는 직류 전압은 -150V 정도이다. 또한, 타겟 전극에 유기되어 있는 고주파 전압의 진폭은 570V 정도이고, 제2 기판 지지 장치에 유기되어 있는 고주파 전압의 진폭은 400V 정도이다.
또, 본 실시예에 있어서의 성막 온도는, 열전대를 매립한 α-Al2O3(0001) 기판에 의해 미리 기판 온도 측정을 행하고, 그때의, α-Al2O3(0001) 기판의 온도와, 히터에 내장한 열전대의 모니터값, 즉, 히터의 온도와의 관계로부터 설정하는 것이다.
본 실시예에 있어서, 제작한 AlN막은, 대칭 반사 위치에서의 2θ/ω 스캔 모드의 X선 회절(XRD) 측정과, 대칭면에 대한 ω 스캔 모드에서의 XRC 측정, In-plane 배치에서의 φ 스캔 모드의 XRC 측정, 및, 동축형 직충돌 이온 산란 분광(CAICISS: Coaxial Impact Collision Ion Scattering Spectroscopy) 측정에 의해 평가한다. 여기에서, 대칭 반사 위치에서의 2θ/ω 스캔 모드의 XRD 측정은 결정 배향의 확인에 이용되며, 대칭면에 대한 ω 스캔 모드에서의 XRC 측정과 In-plane 배치에서의 φ 스캔 모드에서의 XRC 측정은, 각각, 틸트와 트위스트의 모자이크 퍼짐의 평가에 이용한다. 또한, CAICISS 측정은 극성의 판정 수단으로서 이용된다.
우선, 본 실시예에 있어서 제작한 AlN막에 대하여, 대칭 반사 위치에서의 2θ/ω 스캔 모드의 XRD 측정을, 측정 범위를 2θ=20∼60°의 범위로 해서 행하면, AlN(0002)면과 α-Al2O3(0006)면의 회절 피크만이 관측되고, AlN의 다른 격자면을 나타내는 회절 피크는 관측되지 않는다. 이로부터, 얻어진 AlN막이 c축 배향하고 있는 것을 알 수 있다.
다음으로, 본 실시예에 따른 AlN막에 대하여, 대칭면에 대한 ω 스캔 모드에서의 XRC 측정을 행한다. 또, 측정에는 AlN(0002)면을 이용한다. 얻어진 XRC 프로파일의 FWHM은, 검출기를 오픈 디텍터 상태로 한 경우는 450arcsec 이하, 검출기에 애널라이저 결정을 삽입한 경우에는 100arcsec 이하여서, 제작한 AlN막에 있어서의 틸트의 모자이크 퍼짐이 매우 작은 것을 확인할 수 있다. 또한, 제작 조건에 따라서는, 검출기에 애널라이저 결정을 삽입했을 경우의 XRC 측정에서, FWHM이 20arcsec 이하로 되는 것도 얻어진다.
또, 검출기를 오픈 디텍터 상태로 한 경우가 본래의 XRC 측정이지만, 본 실시예와 같이 막 두께가 얇은 시료의 경우에는, 막 두께 효과나 격자 완화에 의해서 XRC 프로파일의 FWHM이 넓어져, 모자이크 퍼짐을 올바르게 평가하는 것이 곤란하게 된다. 그 때문에, 최근에는 상기와 같이, 검출기에 애널라이저 결정을 삽입한 경우도 광의(廣義)의 XRC 측정으로서 취급되고 있다. 이하, 특별히 한정하지 않는 한, XRC 측정에서는 오픈 디텍터 상태를 이용하고 있다.
다음으로, 본 실시예에 따른 AlN막에 대하여, In-plane 배치에서 φ 스캔 모드의 XRC 측정을 행한다. 또, 측정에는 AlN{10-10}면을 이용하고 있다. 얻어진 XRC 프로파일에는 60° 간격으로 6개의 회절 피크가 나타나며, AlN막이 6회 대칭성을 갖고 있는 것, 즉, AlN막이 에피택셜 성장해 있는 것을 확인할 수 있다. 또한, 최대 강도의 회절 피크로부터 구한 FWHM은 2.0° 이하여서, 제작한 AlN막의 트위스트의 모자이크 퍼짐이 비교적 작은 것을 알 수 있다. 또, α-Al2O3(0001) 기판과 AlN막의 면 내 결정 방위를 비교하면, α-Al2O3(0001) 기판의 a축에 대해서 AlN막의 a축이 30° 면 내 회전해 있는 것을 확인할 수 있다. 이것은, AlN막을 α-Al2O3(0001) 기판 상에 에피택셜 성장했을 때의 일반적인 에피택셜 관계에서 AlN막이 형성되어 있는 것을 나타내고 있다.
도 10은, 본 실시예에 따른 AlN막에 대한, CAICISS 측정 결과이다. 본 측정에 있어서, Al 신호를 AlN[11-20] 방위로부터 입사 각도를 바꿔서 검출하고 있고, 입사 각도가 70° 부근의 피크가 단일의 형상으로서 얻어져 있는 것을 알 수 있다. 이것은, 얻어진 AlN막이 대략 +c 극성(Al 극성)으로 되어 있는 것을 나타내고 있다.
또, CAICISS 측정은, 미량의 극성 반전을 검출하는 것에는 적합해 있지 않다. 즉, +c 극성이 지배적인 AlN막에, 국소적으로 -c 극성이 혼재했을 경우에, -c 극성을 검출할 수 없을 가능성이 있다. 그래서, +c 극성보다도 -c 극성의 에칭 레이트가 빠른 것이 알려져 있는 NaOH 용액으로 에칭 처리한 바, 피트(pit)가 거의 형성되지 않았다. 이 때문에, 얻어진 AlN막에는 -c 극성이 거의 형성되어 있지 않은 것으로 생각할 수 있다.
다음으로, 더미 기판을 이용하여, 상기와 마찬가지의 조건에서 연속해서 스퍼터 처리를 행하고, 적산 전력으로 100kWh 정도로 된 시점에서, 다시, AlN막을 α-Al2O3(0001) 기판 상에 성막했다. 이때의, 센서(9001)에 의해서 측정한, 타겟 전극에 유기되어 있는 전압과, 제2 기판 지지 장치에 유기되어 있는 전압의 관계를 도 12에 나타낸다.
도 12로부터 알 수 있는 바와 같이, 타겟 전극에 유기되어 있는 고주파 전압과, 제2 기판 지지 장치에 유기되어 있는 고주파 전압은, 대략 동상(同相)의 관계로 되어 있다. 또한, 타겟 전극에 유기되어 있는 직류 전압은 -90V 정도이고, 제2 기판 지지 장치에 유기되어 있는 직류 전압은 +20V 정도이다. 이와 같은 상태에서 얻어진 AlN막을 CAICISS로 측정한 바, 대략 +c 극성으로 되어 있는 것을 알 수 있었다. 또한, NaOH 용액으로 에칭 처리한 바, 비교적 많은 피트가 확인되었다. 이 때문에, 얻어진 AlN막은, 전체적으로 +c 극성으로 되어 있지만, 국소적으로 -c 극성이 혼재해 있는 것으로 생각할 수 있다. 이것은, 제2 기판 지지 장치에 AlN막이 퇴적한 것에 의해서, 제2 기판 지지 장치의 임피던스가 경시적으로 변화한 것에 의한다고 생각할 수 있다.
그 후, 타겟 전극에 유기되어 있는 전압과, 제2 기판 지지 장치에 유기되어 있는 전압의 관계를, C1과 C2를 변화시키면서 센서(9001)에 의해서 조사한 바, C1을 1370pF, C2를 142.42pF이 되도록 설정함으로써, 도 11과 거의 마찬가지의 상태를 얻을 수 있었다. 이 상태에서 AlN막을 형성한 바, CAICISS 측정에서는, 대략 +c 극성으로 판정되고, NaOH 용액으로의 에칭 처리에서는, 피트를 거의 확인할 수 없는 AlN막, 즉, -c 극성이 거의 혼재해 있지 않은 AlN막으로 되어 있는 것을 알 수 있었다. 즉, 매칭 박스(9005)의 C1이나 C2를 조정한 것에 의해서, 도 11의 상태에서 얻은 AlN막과 마찬가지의 AlN막을 얻을 수 있다. 이 때문에, AlN막의 극성의 재현성을 높이는 것이 가능하게 된다.
또, 본 실시예에서는, 타겟 전극에 유기되어 있는 전압과, 제2 기판 지지 장치에 유기되어 있는 전압이, 역상으로 되는 경우와, 동상으로 되는 경우를 설명하고 있지만, 이것으로 한정되는 것은 아니다. 예를 들면, C1을 995.93pF, C2를 140.43pF으로 했을 경우, 타겟 전극에 유기되어 있는 전압과, 제2 기판 지지 장치에 유기되어 있는 전압은, AlN막의 성막을 반복하여 행함에 의해서, 도 11과 마찬가지의 상태에서, 도 13의 상태로 변화하는 것을 알 수 있었다. 도 13에서는, 타겟 전극에 유기되어 있는 고주파 전압에 대해서, 대략 배의 주파수의 고주파 전압이 제2 기판 지지 장치에 유기되어 있다. 이와 같은 경우여도, 상기와 마찬가지의 방법을 이용해서, 도 11의 상태로 되돌릴 수 있다. 즉, AlN막의 극성의 재현성을 높이는 것이 가능하게 된다.
이상으로부터, 본 실시예에 따른 AlN막은, +c 극성(Al 극성)이며, 또한, 틸트의 모자이크 퍼짐이 극히 작은 c축 배향 에피택셜막으로 되어 있으며, 또한, 매칭 박스에 의한 제2 기판 지지 장치의 임피던스를 조정함에 의해서, AlN막의 극성의 안정성을 얻을 수 있다. 즉, 본 발명에 따르면, 틸트 및 트위스트의 모자이크 퍼짐을 저감하면서, +c 극성의 III족 질화물 반도체 박막을 재현성 좋게 얻을 수 있는 것이 명백하다.
(제1 비교예)
본 발명의 제1 비교예로서, 본 발명에 특징적인 제2 기판 지지 장치의 임피던스의 조정을 행하지 않고, α-Al2O3(0001) 기판 상에 스퍼터링법을 이용해서 AlN막을 형성하는 예에 대하여 설명한다. 또, 본 비교예에 있어서, AlN막은 제2 기판 지지 장치의 임피던스의 조정을 행하지 않은 것을 제외하고 제1 실시예와 동일한 스퍼터링 장치, 히터, 히터 전극을 이용한다. 또한, AlN막의 성막 조건도 제1 실시예와 동일한 조건을 이용한다.
본 비교예에 있어서, 최초에 성막한 AlN막은, NaOH 용액에 의한 에칭 처리에 의해서, 피트가 적은 AlN막으로 되어 있는 것이 확인되었다. 한편, 적산 전력으로 100kWh를 경과했을 때에 성막한 AlN막은, NaOH 용액에 의한 에칭 처리에 의해서, 비교적 많은 피트를 갖는 AlN막으로 되어 있는 것이 확인되었다. 또한, 매칭 박스를 이용한 임피던스 조정을 행하지 않고, AlN막을 복수 회 성막한 바, NaOH 용액에 의한 에칭 처리에 의해서, 더 많은 피트를 갖는 AlN막으로 되어 있는 것이 확인되었다.
이상으로부터, 제2 기판 지지 장치의 임피던스를 조정하지 않고, α-Al2O3(0001) 기판 상에 III족 질화물 반도체 박막을 형성한 경우에는, +c 극성의 재현성이 나빠진다.
이와 같이, 본 발명의 큰 특징은, III족 질화물 반도체의 +c 극성의 재현성을 양호하게 하기 위하여, 기판 외주부에 설치한 제2 기판 지지 장치의 임피던스를 조정하는 것에 착안한 점에 있으며, 종래에는 없는 기술 사상이다.
본 발명에서는, 상기 본 발명에 특유한 기술사상 하에, 기판을 히터의 기판 대향면과 소정의 거리만큼 이간해서 배치하기 위한 기판 유지 장치(기판 지지부)를 기판 홀더에 설치하고, III족 질화물 반도체 박막의 성막에 있어서 기판을 히터의 기판 대향면으로부터 이간시키고 있다. 또한, 기판 외주부에 설치한 제2 기판 지지 장치의 임피던스를 조정하고 있다. 이렇게 함으로써, 상술한 제1 실시예 및 제1 비교예에서 나타낸 바와 같이, III족 질화물 반도체 박막의 +c 극성의 재현성을 양호하게 유지할 수 있다.
또, 상기 실시형태 및 실시예에서는, 진공 용기에 기판만을 도입하는 경우에 대하여 나타냈지만, 트레이를 사용해서 기판을 도입해도 되고, 본 발명의 사상 하에, 기판을 재치한 트레이가 기판 유지 장치에 배치될 때, 기판 및 기판을 재치한 트레이가 히터와 소정의 거리만큼 이간해서 배치되면 된다. 또한, 기판 지지부(704a)를 트레이로서 사용하여 기판을 도입해도 된다.
또한 본 발명자들은, Si(111) 기판 등의 기판 재료를 이용하는 경우나, 산화아연(ZnO)계 반도체 박막 등의 박막 재료를 형성하는 경우에 있어서도, 상기한 기술사상을 적용하는 것이 고품질인 에피택셜막을 재현성 좋게 얻는데 유효한 것을 알아냈다. 이하에, 본 발명의 일 실시형태에 따른 성막 방법을 이용해서 우르츠광 구조를 갖는 III족 질화물 반도체 박막을 Si(111) 기판 상에 형성하는 예(제2 실시예), 본 발명의 일 실시형태에 따른 성막 방법을 이용하지 않고 III족 질화물 반도체 박막을 Si(111) 기판 상에 형성하는 예(제2 비교예), 본 발명의 일 실시형태에 따른 성막 방법을 이용해서 우르츠광 구조를 갖는 ZnO계 반도체 박막을 α-Al2O3(0001) 기판 상에 형성하는 예(제3 실시예), 본 발명의 일 실시형태에 따른 성막 방법을 이용하지 않고 ZnO계 반도체 박막을 α-Al2O3(0001) 기판 상에 형성하는 예(제3 비교예)에 대하여 기술한다.
(제2 실시예)
본 실시예에서는, 불산 처리에 의해 표면의 자연 산화막을 제거한 Si(111) 기판을 이용하고, 그 외는, 제1 실시예와 마찬가지의 방법·조건에 의해서 우르츠광 구조를 갖는 AlN막을 형성한다. 단, 본 실시예에 있어서의 성막 온도(550℃)는, 열전대를 매립한 Si(111) 기판에 의해, 미리 행하는 기판 온도 측정의 결과에 의거해서 설정하고 있다.
본 실시예에 있어서 Si(111) 기판 상에 형성되는 AlN막은, 제2 기판 지지 장치의 임피던스를 조정함에 의해서, 처리한 기판 간에서의 +c 극성의 재현성을 양호하게 유지할 수 있었다.
(제2 비교예)
본 비교예에서는, 제2 기판 지지 장치의 임피던스를 조정하지 않고, 그 외는, 제2 실시예와 마찬가지의 방법·조건을 이용해서, Si(111) 기판 상에 AlN막을 형성한다. 그 결과, 처리한 기판 간에서의 +c 극성의 재현성이 나빠지는 것을 알 수 있었다.
(제3 실시예)
본 실시예에서는, 타겟 재료와 프로세스 가스, 성막 온도 및 막 두께를 제외하고, 제1 실시예와 마찬가지의 방법·조건에 의해서, 우르츠광 구조를 갖는 ZnO막을 α-Al2O3(0001) 기판 상에 형성한다. 타겟 재료는 금속 Zn, 프로세스 가스는 O2와 Ar의 혼합 가스(O2/(O2+Ar):25%), 성막 온도는 800℃, 막 두께는 100㎚로 했다.
본 실시예에 따른 ZnO막은, III족 질화물 반도체와 마찬가지의 결정 구조(우르츠광 구조)이며, 또한, III족 질화물 반도체와 마찬가지의 c축 배향의 에피택셜막으로서 형성되어 있고, 그 극성은 +c 극성(Zn 극성)이다. 또한, 제2 기판 지지 장치의 임피던스를 조정함에 의해서, 처리한 기판 간에서의 +c 극성의 재현성을 양호하게 유지할 수 있었다.
또한, 금속 Zn 타겟 대신에, Mg-Zn 합금으로 이루어지는 타겟을 이용하여, 본 발명의 일 실시형태에 관련된 성막 방법에 의해서, 우르츠광 구조를 갖는 Mg 첨가 ZnO막(이하, MgZnO막)을 성막하면, ZnO막과 마찬가지로, +c 극성이며 결정성이 우수한 MgZnO막이 얻어진다. 또한, 제2 기판 지지 장치의 임피던스를 조정함에 의해서, 처리한 기판 간에서의 +c 극성의 재현성을 양호하게 유지할 수 있었다.
(제3 비교예)
본 비교예에서는, 제2 기판 지지 장치의 임피던스를 조정하지 않고, 그 외는, 제3 실시예와 마찬가지의 방법·조건을 이용해서, ZnO막을 α-Al2O3(0001) 기판 상에 형성한다. 본 비교예에 따른 ZnO막은, 제3 실시예와 마찬가지로 c축 배향한 에피택셜막으로서 얻어지지만, 처리한 기판 간에서의 +c 극성의 재현성이 나빠지는 것을 알 수 있었다.
또, 제3 실시예와 마찬가지의 실험을, Si(111) 기판을 이용해서 실시하면, Si(111) 기판 상에서도 +c 극성의 ZnO계 반도체 박막을 재현성 좋게 얻을 수 있다. 또한, 제3 비교예와 마찬가지의 실험을, Si(111) 기판을 이용해서 실시하면, 얻어진 ZnO계 반도체 박막에서는, 처리한 기판 간에서의 +c 극성의 재현성이 나빠지는 것을 알 수 있었다.
(제4 실시예)
본 실시예에서는, 도 7에 나타내는 홀더 지지부의 구성예를 이용해서, AlN막을 α-Al2O3(0001) 기판 상에 형성한 예에 대하여 설명한다. 도 7에 있어서의 임피던스 가변 기구(9002)의 회로도는, 도 14b에 나타내는 구조로 했다. 본 실시예에서는, 도 14b에 있어서의 C1이 219∼1370pF, C2가 80.5∼480pFd로 가변 가능한 콘덴서와, C3이 4.7pF인 고정 콘덴서와, L2가 0.886μH, L1이 0.35μH인 코일을 갖는 임피던스 가변 기구(9002)를 이용한다. 우선 최초에, C1을 1370pF, C2를 144.42pF로 되도록 설정하고, 실시예 1과 마찬가지의 조건에서 AlN막을 성막했다. 각각의 가변 콘덴서의 조정값은, 센서(9001)의 측정 결과에 의거해서 미리 결정해 둔 값이다. 이때의, 센서(9001)에 의해서 측정한, 타겟 전극에 유기되어 있는 전압과, 제2 기판 지지 장치에 유기되어 있는 전압의 관계는 도 11과 마찬가지였다.
도 11로부터 알 수 있는 바와 같이, 타겟 전극에 유기되어 있는 고주파 전압과, 제2 기판 지지 장치에 유기되어 있는 고주파 전압은, 대략 역상의 관계로 되어 있다. 또한, 타겟 전극에 유기되어 있는 직류 전압은 -20V 정도이고, 제2 기판 지지 장치에 유기되어 있는 직류 전압은 -150V 정도이다. 이와 같은 상태에서 얻어진 AlN막을 CAICISS로 측정한 바, 대략 +c 극성으로 되어 있는 것을 알 수 있었다. 또한, 얻어진 AlN막을 NaOH 용액으로 에칭 처리한 바, 피트가 거의 형성되지 않았다. 이 때문에, 얻어진 AlN막에는 -c 극성이 거의 형성되어 있지 않은 것으로 생각할 수 있다.
다음으로, 더미 기판을 이용하여, 상기와 마찬가지의 조건에서 연속해서 스퍼터 처리를 행하고, 적산 전력으로 100kWh 정도가 경과한 시점에서, 다시, AlN막을 α-Al2O3(0001) 기판 상에 성막했다. 이때의, 센서(9001)에 의해서 측정한, 타겟 전극에 유기되어 있는 전압과, 제2 기판 지지 장치에 유기되어 있는 전압의 관계는 도 12와 마찬가지였다.
도 12로부터 알 수 있는 바와 같이, 타겟 전극에 유기되어 있는 고주파 전압과, 제2 기판 지지 장치에 유기되어 있는 고주파 전압은, 대략 동상의 관계로 되어 있다. 또한, 타겟 전극에 유기되어 있는 직류 전압은 -90V 정도이고, 제2 기판 지지 장치에 유기되어 있는 직류 전압은 +20V 정도이다. 이와 같은 상태에서 얻어진 AlN막을 CAICISS로 측정한 바, 대략 +c 극성으로 되어 있는 것을 알 수 있었다. 또한, NaOH 용액으로 에칭 처리한 바, 비교적 많은 피트가 확인되었다. 이 때문에, 얻어진 AlN막은, 전체적으로 +c 극성으로 되어 있지만, 국소적으로 -c 극성이 혼재해 있는 것으로 생각할 수 있다. 이것은, 제2 기판 지지 장치에 AlN막이 퇴적한 것에 의해서, 제2 기판 지지 장치의 임피던스가 경시적으로 변화한 것에 의한다고 생각할 수 있다.
그 후, 타겟 전극에 유기되어 있는 전압과, 제2 기판 지지 장치에 유기되어 있는 전압의 관계를, C1과 C2를 변화시키면서 센서(9001)에 의해서 조사한 바, C1을 1370pF, C2를 142.42pF로 되도록 설정함으로써, 도 11과 거의 마찬가지의 상태를 얻을 수 있었다. 이 상태에서 AlN막을 형성한 바, CAICISS 측정에서는, 대략 +c 극성으로 판정되고, NaOH 용액으로의 에칭 처리에서는, 피트를 거의 확인할 수 없는 AlN막, 즉, -c 극성이 거의 혼재해 있지 않은 AlN막으로 되어 있는 것을 알 수 있었다. 즉, 임피던스 가변 기구의 C1이나 C2를 조정한 것에 의해서, 도 11의 상태에서 얻은 AlN막과 마찬가지의 AlN막을 얻을 수 있다. 이 때문에, AlN막의 극성의 재현성을 높이는 것이 가능하게 된다.
또, 본 실시예에서는, 타겟 전극에 유기되어 있는 전압과, 제2 기판 지지 장치에 유기되어 있는 전압의 관계가, 성막의 반복에 의해서 역상으로부터 동상으로 변화한 경우를 설명하고 있지만 이것으로 한정되는 것은 아니다. 예를 들면, C1을 995.93pF, C2를 140.43pF로 했을 경우, 타겟 전극에 유기되어 있는 전압과, 제2 기판 지지 장치에 유기되어 있는 전압은, AlN막의 성막을 반복하여 행함에 의해서, 도 11과 마찬가지의 상태에서, 도 13과 마찬가지의 상태로 변화하는 경우가 있다. 도 13에서는, 타겟 전극에 유기되어 있는 고주파 전압에 대해서, 대략 배의 주파수의 고주파 전압이 제2 기판 지지 장치에 유기되어 있다. 이와 같은 경우여도, 상기와 마찬가지의 방법을 이용해서, 도 11의 상태로 되돌릴 수 있다. 즉, AlN막의 극성의 재현성을 높이는 것이 가능하게 된다.
(제5 실시예)
본 실시예에서는, 상술한 실시예에서 얻어진 AlN막을 이용해서 반도체 발광 소자 및 반도체 전자 소자를 제작했다. 그 결과, 본 발명의 성막 방법으로 제조된 반도체 발광 소자 간 및 반도체 전자 소자 간에 있어서, 안정된 품질을 얻을 수 있었다. 또한, 제조된 반도체 발광 소자를 이용해서 조명 장치를 제작한 경우도, 안정된 품질을 얻을 수 있었다.
또, 본 발명에 따른 성막 방법에 있어서 이용하는 것이 가능한 기판은, α-Al2O3(0001) 기판과 Si(111) 기판으로 한정되지 않는다.
예를 들면, α-Al2O3(0001) 기판이나 Si(111) 기판은, III족 질화물 반도체 박막이나 ZnO계 반도체 박막과의 에피택셜 관계를 갖고 있지만, 당해 III족 질화물 반도체 박막이나 ZnO계 반도체 박막 등의 극성을 제어할 수 있는 바와 같은 결정 정보를, 그 기판 표면에 갖고 있지 않다. 이와 같은 기판을 본 명세서에서는, 비극성 표면을 갖는 기판이라 기재한다.
이 때문에, 본 발명에 따른 성막 방법과 같은, 우르츠광 구조를 갖는, III족 질화물 반도체 박막이나 ZnO계 반도체 박막의 극성을 제어할 수 있는 성막 방법을 이용하지 않으면, 비극성 표면을 갖는 기판 상에, +c 극성의 III족 질화물 반도체 박막이나 ZnO계 반도체 박막을 얻는 것은 곤란하다. 그러나, 본 발명에 따른 성막 방법을 이용함에 의해서, 비극성 표면을 갖는 기판 상이어도, +c 극성의, 우르츠광 구조를 갖는, III족 질화물 반도체 박막이나 ZnO계 반도체 박막의 형성이 가능하게 된다.
이와 같은 비극성 표면을 갖는 기판으로서는, 게르마늄(Ge)(111) 기판, (111) 배향의 SiGe 에피택셜막이 표면에 형성된 Si(111) 기판, (111) 배향의 탄소(C) 도프 Si(111) 에피택셜막이 형성된 Si(111) 기판 등이 있다.
또한, +c 극성의 III족 질화물 반도체 박막이나 ZnO계 반도체 박막을 얻기 위해서, Si면이라 불리는 기판 표면을 갖는 4H-SiC(0001) 기판이나 6H-SiC(0001) 기판, Ga면이라 불리는 기판 표면을 갖는 GaN(0001) 기판 등이 일반적으로 자주 이용되고 있다. 상기 면을 갖는 상기 기판은, 기판 상에 형성하는 III족 질화물 반도체 박막이나 ZnO계 반도체 박막과의 에피택셜 관계를 가지며, 또한, 당해 III족 질화물 반도체 박막이나 ZnO계 반도체 박막을, +c 극성으로 제어할 수 있는 바와 같은 결정 정보를 기판 표면에 갖고 있다. 그 때문에, 당해 III족 질화물 반도체 박막이나 ZnO계 반도체 박막의 극성을 제어할 수 있는 바와 같은 특별한 성막 기술을 이용하지 않아도, +c 극성의 III족 질화물 반도체 박막이나 ZnO계 반도체 박막을 얻기 쉽다는 특징이 있다. 또, 이와 같이 III족 질화물 반도체 박막이나 ZnO계 반도체 박막과의 에피택셜 관계를 가지며, 또한, 당해 III족 질화물 반도체 박막이나 ZnO계 반도체 박막을 +c 극성으로 제어할 수 있는 바와 같은 결정 정보를 갖는 기판을, 유극성 표면을 갖는 기판으로 한다.
이들 유극성 표면을 갖는 기판 상에서는, 본 발명의 일 실시형태에 따른 성막 방법을 이용하지 않아도, +c 극성의 존재 비율이 높아, 비교적 고품질인 III족 질화물 반도체 박막이나 ZnO계 반도체 박막을 얻을 수 있다. 그러나, 이와 같은 기판을 이용한 경우에 있어서도, 본 발명의 일 실시형태에 따른 성막 방법을 이용함으로써, 더 고품질인 우르츠광 구조를 갖는, III족 질화물 반도체 박막이나 ZnO계 반도체 박막을 얻을 수 있다.
상기한 유극성 표면을 갖는 기판을 이용했을 경우, III족 질화물 반도체 박막이나 ZnO계 반도체 박막 등은, 거의 단일인 +c 극성의 에피택셜막으로서 얻기 쉽다. 그러나, 특히 성장 초기 등, 부분적으로 -c 극성의 영역(이하, 반전 도메인 영역이라 기재)이 약간 형성되는 경우가 있고, 그것이, 반위 경계 등의 결함을 형성해서, 상기 박막 표면에 전파되는 경우가 있다. 즉, 본 발명의 일 실시형태에 따른 성막 방법을 이용함으로써, 그와 같은 반전 도메인의 형성 확률을 더 저감하여, 반위 경계 등의 결함의 형성을 더 억제하고 있기 때문에, 유극성 표면을 갖는 기판을 이용한 경우여도, 본 발명의 효과를 얻을 수 있는 것으로 생각할 수 있다.
이와 같은 III족 질화물 반도체 박막이나 ZnO계 반도체 박막과의 에피택셜 관계를 가지며, 또한, 비극성 표면 또는 유극성 표면을 갖는 기판의 총칭으로서, 에피택셜 성장용 기판이라는 용어를 이용하는 것으로 한다.
본 발명의 큰 특징은, 에피택셜 성장용 기판 상에, 우르츠광형의 결정 구조를 갖는 III족 질화물 반도체 박막이나 ZnO계 반도체 박막의 +c 극성의 재현성을 양호하게 하기 위하여, 기판 외주부에 설치한 제2 기판 지지 장치의 임피던스를 조정하는 것에 착안한 점에 있으며, 종래에는 없는 기술사상이다.

Claims (10)

  1. 진공 배기 가능한 진공 용기와,
    상기 진공 용기 내에 기판을 지지하기 위한 기판 유지부와,
    상기 기판 유지부에 유지된 상기 기판을 임의의 온도로 가열할 수 있는 히터와,
    상기 진공 용기 내에 설치되며, 타겟을 부착하는 것이 가능한 타겟 전극과,
    상기 타겟 전극을 통해 상기 타겟에 고주파 전력을 투입하는 고주파 전원과,
    상기 기판 유지부에 유지된 상기 기판의 주위에 배치되며, 상기 고주파 전원으로부터 투입된 고주파 전력이 접지로 귀환하는 귀환 경로의 일부를 형성하는 전극부와,
    상기 전극부와 상기 접지 사이에 배치되어 상기 전극부의 임피던스를 조정하며, 상기 귀환 경로의 일부를 형성하는 임피던스 조정부를 구비한 진공 처리 장치를 이용해서, 상기 기판 상에 스퍼터링법에 의해 우르츠광 구조(wurtzite structure)의 +c 극성의 에피택셜막을 형성하는 성막(成膜) 방법으로서,
    상기 기판을 상기 히터의 기판 대향면과 소정 거리만큼 이간해서 유지되도록 상기 기판 유지부에 유지시키는 기판 반송 공정과,
    상기 기판 유지부에 유지된 상기 기판 상에 우르츠광 구조의 +c 극성의 에피택셜막을 형성하는 성막 공정과,
    상기 성막 공정 시에, 상기 전극부의 임피던스가 소정의 값으로 되도록 상기 임피던스 조정부를 조정하는 임피던스 조정 공정
    을 갖고,
    상기 임피던스 조정 공정은, 상기 타겟 전극과 상기 전극부 사이에 설치되어 있는 센서를 이용해서 상기 타겟 전극에 유기되는 고주파 전압과 상기 전극부에 유기되는 고주파 전압을 측정하고, 상기 2개의 고주파 전압 사이의 관계가 우르츠광 구조의 +c 극성의 에피택셜막을 형성하는 관계가 되도록 상기 임피던스 조정부에 포함되는 가변 콘덴서의 용량을 조정하는 것을 특징으로 하는 성막 방법.
  2. 제1항에 있어서,
    상기 기판 반송 공정에 의해서 상기 기판 유지부에 유지된 상기 기판을, 상기 히터에 의해 임의의 온도로 가열하는 기판 가열 공정을 더 갖고,
    상기 성막 공정은, 상기 기판 가열 공정에 의해서 가열된 상기 기판 상에 우르츠광 구조의 반도체 박막의 에피택셜막을 형성하는 것임을 특징으로 하는 성막 방법.
  3. 제2항에 있어서,
    상기 기판 유지부는, 상기 기판의 중력 방향 하측의 면에 맞닿은 상태에서, 상기 기판을 유지하는 것을 특징으로 하는 성막 방법.
  4. 삭제
  5. 삭제
  6. 제1항에 기재된 성막 방법을 갖는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  7. 삭제
  8. 삭제
  9. 제1항에 기재된 성막 방법을 갖는 것을 특징으로 하는 반도체 전자 소자의 제조 방법.
  10. 삭제
KR1020177004476A 2014-07-28 2015-07-09 성막 방법, 진공 처리 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 반도체 전자 소자의 제조 방법, 반도체 전자 소자, 조명 장치 KR101930281B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014152628 2014-07-28
JPJP-P-2014-152628 2014-07-28
WOPCT/JP2015/001631 2015-03-23
PCT/JP2015/001631 WO2016017047A1 (ja) 2014-07-28 2015-03-23 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
PCT/JP2015/003466 WO2016017078A1 (ja) 2014-07-28 2015-07-09 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置

Publications (2)

Publication Number Publication Date
KR20170034905A KR20170034905A (ko) 2017-03-29
KR101930281B1 true KR101930281B1 (ko) 2018-12-18

Family

ID=55216979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177004476A KR101930281B1 (ko) 2014-07-28 2015-07-09 성막 방법, 진공 처리 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 반도체 전자 소자의 제조 방법, 반도체 전자 소자, 조명 장치

Country Status (6)

Country Link
US (1) US11035034B2 (ko)
JP (1) JP6196384B2 (ko)
KR (1) KR101930281B1 (ko)
CN (1) CN107078031B (ko)
TW (1) TWI582826B (ko)
WO (2) WO2016017047A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108350567B (zh) * 2016-08-25 2019-06-14 株式会社爱发科 成膜装置及成膜方法以及太阳能电池的制造方法
JP7343391B2 (ja) * 2017-05-26 2023-09-12 Ｉ－ＰＥＸ Ｐｉｅｚｏ Ｓｏｌｕｔｉｏｎｓ株式会社 成膜装置及び成膜方法
KR102024137B1 (ko) * 2017-09-20 2019-09-23 주식회사 조인솔루션 스퍼터용 석영 히터 및 이를 구비한 스퍼터링 장치
US20210225681A1 (en) * 2018-10-30 2021-07-22 Ulvac, Inc. Vacuum processing apparatus
CN109686820B (zh) * 2018-11-21 2020-12-22 华灿光电（浙江）有限公司 一种发光二极管外延片的制造方法
CN111048402A (zh) * 2019-10-14 2020-04-21 西安电子科技大学 基于SiC和Ga2O3的半导体结构的制备方法及半导体结构
CN115668757A (zh) * 2020-05-15 2023-01-31 株式会社半导体能源研究所 半导体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009005148A1 (ja) * 2007-07-04 2009-01-08 Canon Anelva Corporation 表面処理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2371524A1 (fr) * 1976-11-18 1978-06-16 Alsthom Atlantique Procede de depot d'une couche mince par decomposition d'un gaz dans un plasma
JP2000345339A (ja) * 1999-06-03 2000-12-12 Anelva Corp スパッタ成膜応用のためのプラズマ処理装置
GB0121669D0 (en) * 2001-09-10 2001-10-31 Sensalyse Holdings Ltd Electrode
JP4292128B2 (ja) * 2004-09-07 2009-07-08 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
JP4434115B2 (ja) * 2005-09-26 2010-03-17 日新電機株式会社 結晶性シリコン薄膜の形成方法及び装置
JP2008109084A (ja) 2006-09-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
WO2009096270A1 (ja) 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置
KR101841236B1 (ko) * 2009-04-03 2018-03-22 어플라이드 머티어리얼스, 인코포레이티드 고압 ｒｆ-ｄｃ 스퍼터링과 이 프로세스의 단차 도포성 및 막 균일성을 개선하기 위한 방법
JP2009216719A (ja) * 2009-06-30 2009-09-24 Canon Anelva Corp 圧力測定方法
CN102959140B (zh) 2010-04-30 2016-01-20 佳能安内华股份有限公司 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
KR101564251B1 (ko) 2010-12-27 2015-10-29 캐논 아네르바 가부시키가이샤 에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
WO2013061572A1 (ja) 2011-10-28 2013-05-02 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
WO2014002465A1 (ja) * 2012-06-26 2014-01-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009005148A1 (ja) * 2007-07-04 2009-01-08 Canon Anelva Corporation 表面処理装置

Also Published As

Publication number Publication date
TW201611089A (zh) 2016-03-16
US11035034B2 (en) 2021-06-15
US20170145588A1 (en) 2017-05-25
WO2016017047A1 (ja) 2016-02-04
WO2016017078A1 (ja) 2016-02-04
JP6196384B2 (ja) 2017-09-13
TWI582826B (zh) 2017-05-11
CN107078031B (zh) 2020-09-11
CN107078031A (zh) 2017-08-18
JPWO2016017078A1 (ja) 2017-05-25
KR20170034905A (ko) 2017-03-29

Similar Documents

Publication Publication Date Title
KR101930281B1 (ko) 성막 방법, 진공 처리 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 반도체 전자 소자의 제조 방법, 반도체 전자 소자, 조명 장치
JP5444460B2 (ja) エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
KR101650353B1 (ko) 에피택셜막 형성 방법, 스퍼터링 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치
JP5819978B2 (ja) 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
KR101564251B1 (ko) 에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
KR101799330B1 (ko) 성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant