TWI582826B - Film forming method, vacuum processing apparatus, manufacturing method of semiconductor light emitting element, manufacturing method of semiconductor electronic component - Google Patents

Film forming method, vacuum processing apparatus, manufacturing method of semiconductor light emitting element, manufacturing method of semiconductor electronic component Download PDF

Info

Publication number
TWI582826B
TWI582826B TW104123770A TW104123770A TWI582826B TW I582826 B TWI582826 B TW I582826B TW 104123770 A TW104123770 A TW 104123770A TW 104123770 A TW104123770 A TW 104123770A TW I582826 B TWI582826 B TW I582826B
Authority
TW
Taiwan
Prior art keywords
substrate
film
substrate holding
target
electrode
Prior art date
Application number
TW104123770A
Other languages
English (en)
Other versions
TW201611089A (zh
Inventor
Yoshiaki Daigo
Takuya Seino
Yoshitaka Ohtsuka
Hiroyuki Makita
Sotaro Ishibashi
Kazuto Yamanaka
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of TW201611089A publication Critical patent/TW201611089A/zh
Application granted granted Critical
Publication of TWI582826B publication Critical patent/TWI582826B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/063—Heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/066—Heating of the material to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/08—Epitaxial-layer growth by condensing ionised vapours
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Description

成膜方法、真空處理裝置、半導體發光元件之製造方法、半導體電子元件之製造方法
本發明，係關於成膜方法、真空處理裝置、半導體發光元件之製造方法、半導體發光元件、半導體電子元件之製造方法、半導體電子元件、照明裝置。
III族氮化物半導體，係以IIIB族元素(以下，單稱作III元素)的鋁(Al)原子、鎵(Ga)原子、銦(In)原子、VB族元素(以下，單稱作V族元素)之氮(N)原子的化合物，亦即氮化鋁(AlN)、氮化鎵(GaN)、氮化銦(InN)、及其等之混晶(AlGaN、InGaN、InAlN、InGaAlN)之形式而獲得的化合物半導體材料。如此之III族氮化物半導體，係往涵蓋在遠紫外/可視/近紅外區上的寬範圍之波段的發光二極體(LED：Light Emitting Diode)、雷射二極體(LD：Laser Diode)、太陽能電池(PVSC：PhotoVoltaic Solar Cell)、光電二極體(PD：Photo Diode)等的光元件、高 頻/高輸出用途的高電子遷移率電晶體(HEMT：High Electron Mobility Transistor)、金屬氧化物半導體型場效電晶體(MOSFET：Metal-Oxide-Semiconductor Field Effect Transistor)等的電子元件之應用受到期待的材料。
一般而言，要實現上述的各種之應用，係需要使III族氮化物半導體薄膜磊晶成長於單晶基板上，獲得結晶缺陷少的高品質之單晶膜(磊晶膜)。在獲得如此之磊晶膜方面，係使用由與磊晶膜相同的材料所成之基板而進行同質磊晶成長的情形最理想。
然而，由III族氮化物半導體所成之單晶基板係極昂貴，故除了一部分的應用以外未被利用，主要藉往藍寶石(α-Al2O3)、矽(Si)、碳化矽(SiC)等之異種基板上的異質磊晶成長從而獲得單晶膜。
另外，於如此之III族氮化物半導體薄膜的磊晶成長方面，係採用獲得高生產性與高品質之磊晶膜的有機金屬化合物化學氣相沉積(MOCVD)法。然而MOCVD法，係存在生產成本高、容易產生顆粒因而難以獲得高良率等之問題。
另一方面，濺鍍法，係具有可將生產成本抑制為低，顆粒的產生機率亦低如此之特徵。因此，只要可將III族氮化物半導體薄膜的成膜程序的至少一部分置換成濺鍍法，即可能可解決上述的問題的至少一部分。
然而，藉濺鍍法而製作之III族氮化物半導體薄膜，係具有結晶品質比起以MOCVD法而製作者較易變 差如此之問題。例如，關於使用濺鍍法而製作之III族氮化物半導體薄膜的結晶性係揭露於非專利文獻1。在非專利文獻1，係記載在α-Al2O3(0001)基板上使用高頻磁控濺鍍法而將c軸配向的GaN膜予以磊晶成長，於GaN(0002)面的X射線搖擺曲線(XRC)測定中，其半高寬(FWHM)為35.1arcmin(2106arcsec)。此值，係表示比起目前充斥於市場之α-Al2O3基板上的GaN膜極為大之值，後述之傾斜的散亂度大，結晶品質劣化。
亦即，在III族氮化物半導體薄膜的成膜程序方面要採用濺鍍法，係需要減小由III族氮化物半導體所成之磊晶膜的散亂度，獲得高結晶品質。
另外，在表示由III族氮化物半導體所成之磊晶膜的結晶品質之指標方面，存在傾斜之散亂度(基板垂直方向的結晶方位之變異性)、扭轉的散亂度(面內方向的結晶方位的變異性)。圖8A~圖8D，係由在α-Al2O3(0001)基板上以c軸配向作了磊晶成長之III族氮化物半導體所成之結晶的示意圖。於圖8A~圖8D中，符號901係α-Al2O3(0001)基板，符號902~911係由III族氮化物半導體所成之結晶，符號cf係由III族氮化物半導體所成之結晶的c軸的方向，cs係α-Al2O3(0001)基板的c軸的方向，af係由III族氮化物半導體所成之結晶的a軸的方向，as係α-Al2O3(0001)基板的a軸的方向。
此處圖8A係就由III族氮化物半導體所成之結晶具有傾斜的散亂度而被形成之樣子以俯視圖而表現 者，圖8B係示出其一部分的剖面構造。如從此等圖得知，由III族氮化物半導體所成之結晶902、903、904的c軸的方向cf，係與基板的c軸的方向cs大致平行，相對於在整體上為主導的基板垂直方向的結晶方位，由III族氮化物半導體所成之結晶905、906的c軸的方向cf，係從上述的主導之基板垂直方向的結晶方位稍微偏離而形成。另外圖8C，係就由III族氮化物半導體所成之結晶具有扭轉的散亂度而被形成之樣子以俯視圖而表現者，圖8D係示出其俯視圖。如從此等圖得知，由III族氮化物半導體所成之結晶907、908、909的a軸的方向af，係與α-Al2O3(0001)基板的a軸的方向as所成之角為大致30°，相對於在整體上為主導的面內方向的結晶方位，由III族氮化物半導體所成之結晶910、911的a軸的方向af，係從上述的主導之面內方向的結晶方位稍微偏離而形成。
將如此之與相對於整體具主導性之結晶方位的變異性稱作散亂度，尤其將基板垂直方向的結晶方位之變異性稱作傾斜之散亂度，將面內方向的結晶方位之變異性稱作扭轉之散亂度。傾斜、扭轉之散亂度，係已知與形成於III族氮化物半導體薄膜的內部之螺旋差排、刃差排等之缺陷的密度之間存在關聯。減小傾斜、扭轉的散亂度，使得上述的缺陷的密度被減低，容易獲得高品質之III族氮化物半導體薄膜。
另外，傾斜和扭轉之散亂度的大小，係可對於平行於基板表面而形成之特定的晶格面(對稱面)、垂直於基板 表面而形成之特定的晶格面進行XRC測定，對於所得之繞射峰的FWHM進行調查從而評估。
另外，圖8A~圖8D、上述之說明，係對於傾斜和扭轉之散亂度，以概念上容易理解的方式而說明者，並非保證任何精確性者。
另外一般情況下，已知於III族氮化物半導體薄膜方面，係存在如示於圖9之+c極性與-c極性的成長樣式，+c極性的成長比起-c極性的成長較為容易獲得良質之磊晶膜。因此，在III族氮化物半導體薄膜的成膜程序方面採用濺鍍法，從而獲得+c極性的磊晶膜為理想。
另外，在本說明書中，係「+c極性」係當作在AlN、GaN、InN方面，分別表示Al極性、Ga極性、In極性的用語。此外，「-c極性」係當作表示N極性的用語。
另一方面，自歷來，已有進行為了獲得良質之III族氮化物半導體薄膜的多數之嘗試(專利文獻1、2參照)。
於專利文獻1，係已揭露在利用濺鍍法而將III族氮化物半導體薄膜(在專利文獻1，係AlN)成膜於α-Al2O3基板上前，對於基板進行電漿處理，從而實現III族氮化物半導體薄膜的高品質化之方法，尤其獲得傾斜的散亂度極小之III族氮化物半導體薄膜的方法。
此外，於專利文獻2，係已揭露在基板上藉濺鍍法而形成由III族氮化物半導體(於專利文獻2中，係 III族氮化物化合物)所成之緩衝層(專利文獻2中係中間層)，在此由III族氮化物半導體所成之緩衝層上將具備基底膜之n型半導體層、發光層、p型半導體層依序積層的III族氮化物半導體(專利文獻2中，係III族氮化物化合物半導體)發光元件的製造方法。
於專利文獻2中，記載在形成由III族氮化物半導體所成之緩衝層的順序方面，係具備對於基板實施電漿處理的前處理程序、接著前處理程序而藉濺鍍法將由III族氮化物半導體所成之緩衝層作成膜的程序。此外，於專利文獻2中，在基板及由III族氮化物半導體所成之緩衝層的優選形態方面，優選採用α-Al2O3基板及AlN，在具備基底膜之n型半導體層、發光層、p型半導體層的成膜方法方面，係優選採用MOCVD法。
[先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2009/096270號
[專利文獻2]日本發明專利公開2008-109084號公報
[非專利文獻]
[非專利文獻1] Y. Daigo，N. Mutsukura，「Synthesis of epitaxial GaN single-crystalline film by ultra high vacuum r.f. magnetron sputtering method」、 Thin Solid Films 483 (2005) p38-43.
如上為顯然者，記載於專利文獻1之技術，係可減低傾斜的散亂度之技術，惟要採用濺鍍法而進一步形成高品質之磊晶膜係尚留有應改善之課題。尤其，如前述由於可進行+c極性的成長則可形成良質的磊晶膜，故期望在基板整面，形成+c極性的III族氮化物半導體薄膜，惟於專利文獻1，係未敘述供於獲得期望的極性用之具體手段。本發明人進行揭露於專利文獻1之技術的驗證性實驗之結果，所得之III族氮化物半導體薄膜，係雖獲得為散亂度少之磊晶膜，惟+c極性與-c極性摻雜。因此，僅以揭露於專利文獻1之技術係顯然無法獲得+c極性的III族氮化物半導體薄膜。
此外，記載於專利文獻2之技術，係從以下的觀點而言必須說未必為充分者。
亦即，於專利文獻2，係就由利用濺鍍法而成膜之III族氮化物半導體所成之緩衝層，並未記載極性的控制方法。本發明人進行揭露於專利文獻2之技術的驗證性實驗之結果，所得之發光元件亦無法獲得良好之發光特性。
本發明人，係就在上述專利文獻2中之驗證性實驗所得的發光元件進一步調査之結果，得知由利用濺鍍法而成膜之IU族氮化物半導體所成之緩衝層成為+c極性與-c極性摻雜之磊晶膜。更詳細而言，將具備基底膜之 n型半導體層、發光層、p型半導體層藉MOCVD法依序積層，仍在元件內部形成多個因在由III族氮化物半導體所成之緩衝層中之極性的摻雜而起之反位邊界等的缺陷，造成發光特性降低。亦即，僅以揭露於專利文獻2之技術，係顯然無法獲得+c極性的III族氮化物半導體薄膜，無法獲得良好之發光特性的發光元件。
如此，僅以揭露於專利文獻1、2之先前技術，係難以控制III族氮化物半導體薄膜的極性，亦即難以獲得+c極性的磊晶膜，難以獲得更良好之發光元件。
再者，本發明人，係從上述的專利文獻1、2的驗證性實驗的結果，獲得在利用濺鍍法而製作之III族氮化物半導體薄膜為極性摻雜的磊晶膜時，係無法避開由於形成於元件內部的反位邊界等之缺陷所致的元件特性之降低的結論。
本發明之目的，係鑑於上述問題點，在於可提供藉濺鍍法而製作+c極性的磊晶膜之成膜方法、及適於此成膜方法之真空處理裝置，進一步在於提供採用此磊晶膜的半導體發光元件及半導體電子元件之製造方法、以及藉此製造方法而製造之半導體發光元件及半導體電子元件、及照明裝置。
本發明人，係在銳意研究後，如後所述，發現磊晶膜的極性受往基板保持器之基板的載置方法而左右，再者，對於設置在基板外周部之導電性的基板保持裝置而連接阻抗可變機構，藉調整基板保持裝置的阻抗，會 使得磊晶膜的極性受到左右，因而予以完成本發明。
本發明相關之成膜方法，係使用真空處理裝置，而在基板上藉濺鍍法而形成纖鋅礦構造的半導體薄膜的磊晶膜，該真空處理裝置具備：可真空排氣之真空容器；供於將基板支撐於前述真空容器內用的基板保持部；可將被前述基板保持部所保持的前述基板加熱至任意的溫度之加熱器；設於前述真空容器內，可安裝靶材的靶材電極；經由前述靶材電極而將高頻電源導通至前述靶材的高頻電源；配置於被前述基板保持部所保持之前述基板的周圍，形成從前述高頻電源所導通之高頻電力反饋至接地的反饋路徑之一部分的電極部；以及就前述電極部的阻抗作調整之阻抗調整部；該成膜方法具有：使前述基板以被與前述加熱器的基板對向面分離既定距離而保持的方式而保持於前述基板保持部的基板搬送程序；在保持於前述基板保持部之前述基板上形成纖鋅礦構造的半導體薄膜之成膜程序；以及在前述成膜程序時，以前述電極部的阻抗成為既定的值之方式而就前述阻抗調整部作調整的阻抗調整程序。
此外，本發明相關之半導體發光元件及半導體電子元件之製造方法係具有上述的成膜方法。此外，本發明相關之半導體發光元件及半導體電子元件係具有依上述的成膜方法而製作之纖鋅礦構造的半導體薄膜的磊晶膜。本發明相關之照明裝置係具備上述的半導體發光元件。
或者，本發明相關之真空處理裝置，係具備：可真空排氣之真空容器；供於將基板支撐於前述真空容器內用的基板保持部；可將被前述基板保持部所保持的前述基板加熱至任意的溫度之加熱器；設於前述真空容器內，可安裝靶材的靶材電極；經由前述靶材電極而將高頻電源導通至前述靶材的高頻電源；配置於被前述基板保持部所保持之前述基板的周圍，形成從前述高頻電源所導通之高頻電力反饋至接地的反饋路徑之一部分的電極部；以及就前述電極部的阻抗作調整之阻抗調整部；前述基板保持部，係於前述真空容器內，設於前述靶材電極的重力方向；該真空處理裝置進行：使前述基板以被與前述加熱器的基板對向面分離既定距離而保持的方式而保持於前述基板保持部的基板搬送程序；在保持於前述基板保持部之前述基板上形成纖鋅礦構造的半導體薄膜之成膜程序；以及在前述成膜程序時，以前述電極部的阻抗成為既定的值之方式而就前述阻抗調整部作調整的阻抗調整程序。
依本發明的成膜方法、真空處理裝置，即可使用濺鍍法而在基板上製作傾斜、扭轉的散亂度少，且由+c極性的纖鋅礦構造所成之磊晶膜。此外，依本發明的成膜方法、真空處理裝置，即可減低如此之+c極性的比例的每個被處理之基板間的變異性，以再現性佳之方式獲得磊晶膜。再者，依本發明的成膜方法而製作之半導體發光元件及半導體電子元件、或具備半導體發光元件的照明裝置係具有穩定之品質。
99‧‧‧基板保持器
101‧‧‧真空容器
102‧‧‧靶材電極
103‧‧‧加熱器
105‧‧‧靶材屏蔽
106‧‧‧高頻電源
107‧‧‧基板
108‧‧‧靶材
109‧‧‧氣體導入機構
110‧‧‧排氣機構
112‧‧‧反射器
113‧‧‧絕緣材
114‧‧‧腔室屏蔽
115‧‧‧磁鐵單元
116‧‧‧靶材屏蔽保持機構
120‧‧‧匹配箱
201‧‧‧基底
202‧‧‧底塗層
203‧‧‧加熱器電極
204‧‧‧背塗層
205‧‧‧外塗層
301‧‧‧基底
302‧‧‧加熱器電極
303‧‧‧背塗層
304‧‧‧外塗層
703‧‧‧基板保持裝置
704‧‧‧第一基板保持裝置
704a‧‧‧基板支撐部
705‧‧‧第二基板保持裝置
750‧‧‧保持器支撐部
751‧‧‧導電材
753‧‧‧絕緣材
755‧‧‧不銹鋼管
757‧‧‧高頻電源
901‧‧‧α-Al2O3(0001)基板
902~911‧‧‧結晶
9001‧‧‧感測器
9002‧‧‧阻抗可變機構
9005‧‧‧匹配箱
P‧‧‧基板對向面
S‧‧‧濺鍍裝置
[圖1]本發明的一實施形態相關之高頻濺鍍裝置的剖面示意圖。
[圖2]本發明的一實施形態相關之加熱器的剖面示意圖。
[圖3]本發明的一實施形態相關之加熱器的其他剖面示意圖。
[圖4A]就本發明的一實施形態相關之加熱器電極的構成例作繪示之俯視圖。
[圖4B]就本發明的一實施形態相關之加熱器電極的構成例作繪示之俯視圖。
[圖5]就本發明的一實施形態相關之基板保持裝置的構成例作繪示之圖。
[圖6]就本發明的一實施形態相關之基板保持裝置的支撐部之構成例作繪示的圖。
[圖7]就本發明的一實施形態相關之基板保持裝置的支撐部之其他構成例作繪示的圖。
[圖8A]就由III族氮化物半導體所成之結晶的傾斜及扭轉的散亂度作繪示之示意圖。
[圖8B]就由III族氮化物半導體所成之結晶的傾斜及扭轉的散亂度作繪示之示意圖。
[圖8C]就由III族氮化物半導體所成之結晶的傾斜 及扭轉的散亂度作繪示之示意圖。
[圖8D]就由III族氮化物半導體所成之結晶的傾斜及扭轉的散亂度作繪示之示意圖。
[圖9]就III族氮化物半導體薄膜中之+c極性與-c極性作繪示的示意圖。
[圖10]就本發明的一實施形態相關之III族氮化物半導體薄膜的藉CAICISS測定的測定結果作繪示之圖。
[圖11]就被本發明的靶材電極所誘發之電壓與被第二基板支撐裝置所誘發的電壓之關係的一例作繪示之示意圖。
[圖12]就被本發明的靶材電極所誘發之電壓與被第二基板支撐裝置所誘發的電壓之關係的一例作繪示之示意圖。
[圖13]就被本發明的靶材電極所誘發之電壓與被第二基板支撐裝置所誘發的電壓之關係的一例作繪示之示意圖。
[圖14A]本發明的一實施形態相關之阻抗可變機構的電路圖之構成例。
[圖14B]本發明的一實施形態相關之阻抗可變機構的電路圖之構成例。
以下，參照圖式而詳細說明本發明之實施形態。另外，在以下作說明之圖式中，具有相同功能者係加 上相同符號，並省略其重複的說明。
本發明攸關之主要的特徵，係在於：在後述之磊晶成長用基板上，藉例如高頻濺鍍法如此之濺鍍法而將具有纖鋅礦構造的半導體薄膜予以磊晶成長時，在將由加熱器而加熱之基板從加熱器的基板對向面分離既定距離作保持下而進行具有纖鋅礦構造之半導體薄膜的成膜。另外，作為磊晶成長用基板，係舉例如α-Al2O3基板、Si基板、Ge基板如此之具有非極性表面(後述)的基板、4H-SiC基板、6H-SiC基板如此之具備有極性表面(後述)的基板等。在具有纖鋅礦構造之半導體薄膜方面，係舉例如纖鋅礦構造的III族氮化物半導體薄膜、ZnO系半導體薄膜等。
此外，本發明的進一步之特徵，係在於：在將由加熱器而加熱之基板從加熱器的基板對向面分離既定距離而保持下，而進行上述具有纖鋅礦構造之半導體薄膜的成膜時，就配置於基板外周部之導電性的基板保持裝置之阻抗，藉連接於該基板保持裝置之阻抗可變機構作了調整的狀態下進行具有纖鋅礦構造之半導體薄膜的成膜。以下，參照圖式而說明本發明。另外，說明於下之構材、配置等係對於發明作具體化之一例而非限定本發明者，而當然可根據本發明的趣旨作各種改變。
圖1~圖7係與本發明的一實施形態相關之真空處理裝置(高頻濺鍍裝置)或運用被成膜的磊晶膜所製作之LED構造相關的圖。為了防止圖式的繁雜化而除了 一部分以外作省略。
圖1，係就於本發明相關之III族氮化物半導體薄膜的成膜中所使用之濺鍍裝置的一例之示意構成圖。繪示了濺鍍裝置S之圖1中，分別符號101係表示真空容器，符號102係表示靶材電極，符號99係表示基板保持器，符號103係表示加熱器，符號703係表示基板保持裝置，符號105係表示靶材屏蔽，符號106係表示高頻電源，符號107係表示基板，符號108係表示靶材，符號109係表示氣體導入機構，符號110係表示就真空容器101內作排氣的排氣機構，符號112係表示反射器，符號113係表示絕緣材，符號114係表示腔室屏蔽，符號115係表示磁鐵單元，符號116係表示靶材屏蔽保持機構，符號120係表示匹配箱，符號203係表示加熱器電極。此外，符號750係就基板保持裝置703作支撐的保持器支撐部。符號P係對向於被保持在後述之基板保持裝置503的狀態下之基板的加熱器103之上表面(基板對向面)。
真空容器101係不銹鋼、鋁合金等之金屬構材製，作電氣接地。此外，真空容器101係藉不圖示的冷卻機構而防止或減低壁面的溫度上升。再者，真空容器101，係經由不圖示的質流控制器而與氣體導入機構109連接，經由不圖示的可變導閥而與排氣機構110連接。
靶材屏蔽105係透過靶材屏蔽保持機構116而安裝於真空容器101。靶材屏蔽保持機構116及靶材屏蔽105，係可作成為不銹鋼、鋁合金等之金屬構材，與真 空容器101直流等電位。
靶材電極102，係透過絕緣材113而安裝於真空容器101。此外，靶材108係安裝於靶材電極102，靶材電極102係經由匹配箱120連接於高頻電源106。靶材108，係可直接安裝於靶材電極102，另亦可透過由銅(Cu)等之金屬構材所成的不圖示之接合板而安裝於靶材電極102。
此外，靶材108，係含Al、Ga、In的至少一者之金屬靶材，或者亦可為含上述III族元素的至少一者之氮化物靶材。於靶材電極102，係具備供於防止靶材108的溫度上升用之不圖示的冷卻機構。此外，於靶材電極102，係內置磁鐵單元115。在高頻電源106方面雖13.56MHz者在工業上較易利用，惟可使用其他頻率、高頻重疊直流，或亦能以脈衝就其等作使用。
腔室屏蔽114，係安裝於真空容器101，就成膜時的往真空容器101之膜的附著作防止。
基板保持器99，係具有加熱器103、基板保持裝置703(基板保持部)、反射器112作為主要的構成要素。加熱器103係內置了加熱器電極203。基板保持裝置703，係至少接於基板之部分為絕緣構材，被藉保持器支撐部750而固定。將基板107保持於基板保持裝置703，使得可就該基板107從加熱器103的基板對向面P具有既定之間隙作配置。另外，關於基板保持裝置703的詳細之例係後述。
於本實施形態，係如示於圖1，於真空容器101內，在重力方向上側就可配置靶材的靶材電極102作配置，比靶材電極102靠重力方向下側配置基板保持器99。因此，可利用重力而將基板107保持於基板保持裝置703，故僅使基板107在抵接於基板保持裝置703的基板支撐部(後述之符號704等)的狀態下作載置，即可使基板107的成膜面之整面曝露於靶材108側，可對於基板107整面進行磊晶膜形成。
另外，在本實施形態，係雖示出關於在真空容器101的重力方向上側配置靶材電極102，於比靶材電極102靠重力方向下側配置基板保持器99之例，惟亦可作成為於真空容器101的重力方向上側設置基板保持器99，於比該基板保持器99靠重力方向下側配置靶材電極102。
圖2或圖3，係繪示加熱器103的構造例。於圖2，符號201係基底，符號202係底塗層，符號203係加熱器電極，符號204係背塗層，符號205係外塗層。
基極201係石墨，加熱器電極203、背塗層204係熱解石墨(PG：Pyrolytic Graphite)，底塗層202、外塗層205係熱解氮化硼(PBN：Pyrolytic Boron Nitride)。另外，由PBN所成之底塗層202與外塗層205係高電阻材料。
依如此之構成，使得加熱器103可放出既定的波段之紅外線，可將基板加熱至任意的溫度。
圖3，係加熱器的其他構成例，符號301係基底，符號302係加熱器電極，符號303係背塗層，符號304係外塗層。基極301係氮化硼(BN：Boron Nitride)，加熱器電極302、背塗層303係PG，外塗層304係PBN。另外，由BN所成之基極301與由PBN所成之外塗層304係高電阻材料。
另外，構成上述的加熱器之材料，係雖就α-Al2O3基板作加熱之效率比起歷來的紅外線燈較為高因而優選使用，惟只要可將α-Al2O3基板加熱至既定的溫度，則並非限定於此者。
於圖4A、4B繪示加熱器電極203(或302)的構成例(俯視圖)。內置於加熱器103之加熱器電極203(或302)係具有如圖4A、4B的電極圖案。於此電極圖案連接電源(不圖示)，施加直流或交流的電壓，使得電流流於加熱器電極203(或302)，由於所產生之焦耳熱使得加熱器103被加熱。基板係由於從加熱器103所放射之紅外線而被加熱。
採用如圖4A、4B的電極圖案，使得可對於基板107的整面均勻賦予熱，故採用如熱盡可能均勻作用於基板整面的電極圖案為理想。然而，在本發明，係即使採用如使熱均勻作用於基板的電極圖案，可將+c極性的磊晶膜成膜仍為重要，使電極圖案本身為何種形狀並非本質。因此，在本實施形態，係不限定於示於圖4A、4B之電極圖案。
於示於圖2及圖3之加熱器103的構造例中，雖將形成了如示於圖4A、4B之圖案的加熱器電極203或302之側的面，加上符號P而當作加熱器103的基板對向面，惟加熱器103，係亦可作成為將示於圖2或圖3之加熱器103翻轉之構造，亦即將在圖2及圖3以符號P表示的面之相反的面當作基板對向面。此情況下，變成經由背塗層204或303而加熱基板，故即使基板加熱的電力效率降低，背塗層204或303實現均熱的角色，存在使熱均勻作用於基板的效果。
圖5係繪示基板保持裝置的構成例。於圖5，符號107係基板，符號703係基板保持裝置。基板保持裝置703，係具有相同剖面的略環狀的構材，具有第一基板保持裝置704及第二基板保持裝置705。基板107的外周部分被抵接在設於第一基板保持裝置704的內周側之704a的狀態下而載置。第二基板保持裝置705，係就第一基板保持裝置704的外周部分作支撐。圖中的d1係配置於基板保持裝置703之基板107的背面與基板對向面P之間隙，d2係第一基板保持裝置704與基板對向面P之間隙。
圖6，係就基板保持裝置703的支撐部的構成例作繪示之示意圖。保持器支撐部750，係就第二基板保持裝置705作支撐的構材，以導電材751、絕緣材753、及不銹鋼管755作為主要的構成要素。導電材751，係電氣連接於設在真空容器101的外側之高頻電源757及第二 基板保持裝置705。在高頻電源757與導電材751之間，係連接著匹配箱9005。因此，於第二基板保持裝置705係經由導電材751而從高頻電源757供應高頻電力。導電材751係以絕緣材753與不銹鋼管755而包覆。
此外，導電材751與真空容器101的絕緣亦藉絕緣材753而確保。構成為藉絕緣材753使得不銹鋼管755與第二基板保持裝置705不電氣接觸。如此，保持器支撐部750，係構成為就第二基板保持裝置705作支撐，同時對於該第二基板保持裝置705供應電力。為此，在含有N2、稀有氣體等之氣體的空氣中，對於第二基板保持裝置705供應高頻電力，從而在基板附近予以產生電漿，可進行基板的表面處理。此外，感測器9001，係可就靶材電極102與第二基板保持裝置705的直流及高頻的電壓，同步而測定的中心部，可採用例如示波器。另外，感測器9001係可作成為可相對於濺鍍裝置S作卸除的構成，在成膜程序中係可在卸除的狀態下進行成膜。
另外，在基板附近予以產生電漿，不進行基板的表面處理之情況下，係不一定需要連接於第二基板保持裝置705之匹配箱及經由匹配箱而連接的高頻電源。將不於第二基板保持裝置705連接高頻電源之情況下的構成例示於圖7。不於第二基板保持裝置705連接高頻電源之情況下，係可於第二基板保持裝置705連接著作為阻抗調整部的阻抗可變機構9002。關於圖7係後述之。
另外，在本發明中，以電漿為基準而思考之 情況下的高頻電力的導通路徑與反饋路徑，係可說明如下。例如，於圖6，係藉高頻電源106經由匹配箱120，而往靶材電極102及靶材108導通高頻電力。將此電力的路徑稱作導通路徑。由於往靶材108所導通之高頻電力而產生電漿，使得可引起濺鍍現象。
另一方面，高頻電力係從電漿，經由不圖示的腔室屏蔽(在圖1係腔室屏蔽114)、第2基板保持裝置705，而往接地(ground)反饋。將此電力的路徑稱作反饋路徑。經由第2基板保持裝置705之情況下，係變成高頻電力經由導電材751、匹配箱9005、高頻電源757而往接地反饋。本發明的重要之點，係在於：在此反饋路徑設置匹配箱9005等之阻抗可變機構，從而就以電漿為基準之高頻電力的反饋路徑上之阻抗作調整，就電漿狀態的變化作抑制，進行將電漿的特性的變化限於容許範圍內的調整。
例如，特定的電漿狀態因某些影響而變遷之情況下，就反饋路徑的阻抗作調整使得從相位差的觀點而言可返往原本的狀態。在特定的電漿狀態變遷之理由方面，可例示往第2基板保持裝置705的濺鍍物質之堆積。
另外，在可就反饋路徑上之阻抗作調整的電極部方面，舉例如就基板保持裝置705的第一基板保持裝置704作支撐之導電性構材的環件。
另外於圖5中，第一基板保持裝置704，係具備供於從下方就基板107作支撐用的由絕緣構材所成之基 板支撐部704a。分別在基板支撐部704a之背側與加熱器103的基板對向面P之間係設有間隙d1，在基板107與加熱器103的基板對向面P之間係設有間隙d2。間隙d1係理想上採用0.4mm以上，間隙d2係理想上採用0.5mm以上。間隙d1不足0.4mm的情況下，係容易在外周部形成極性摻雜的III族氮化物半導體薄膜，間隙d2不足0.5mm的情況下，係容易在基板整面形成極性摻雜的III族氮化物半導體薄膜因而非優選。
另外，間隙d1及d2，係若擴寬則藉加熱器103之基板107的加熱效率會降低，故過於擴寬並非優選。此外，間隙d1及d2尤其d2，係若過於擴寬則在加熱器103與基板107之間的空間產生電漿，可能喪失本發明的效果，故採取5mm以下為理想，較優選係採取2mm以下為理想。
無須對於第二基板保持裝置705供應電力之情況下，於導電材751，係不一定需要連接匹配箱9005及經由匹配箱9005而連接的高頻電源757，可如例如圖7，代替匹配箱9005與高頻電源757而連接阻抗可變機構9002。
此情況下，經由基板保持裝置705，而往接地反饋之高頻電力，係變成高頻電力經由導電材751、阻抗可變機構9002而往接地反饋。以經由阻抗可變機構之反饋路徑，亦可就以電漿為基準之高頻電力的反饋路徑上之阻抗作調整，就電漿狀態的變化作抑制，將電漿的特性的 變化限於容許範圍內。在可就反饋路徑上之阻抗作調整的電極部方面，舉例如就基板保持裝置705的第一基板保持裝置704作支撐之導電性構材的環件。
於圖7示出不於第二基板保持裝置705連接高頻電源之情況下的構成例。此情況下，安裝有可就由靶材電極102與第二基板保持裝置705所誘發之直流或/及高頻的電壓作監控的感測器9001為理想。感測器9001，係採取可就靶材電極102與第二基板保持裝置705的直流及高頻的電壓，同步而測定的構成為理想。採取此方式，使得可就被靶材電極102所誘發之直流或/及高頻的電壓、被第二基板保持裝置705所誘發之直流或/及高頻的電壓之關係作確認。更具體而言，可就被靶材電極102所誘發之直流電壓、被第二基板保持裝置705所誘發之直流電壓的關係作確認。此外，可就被靶材電極102所誘發之高頻電壓、被第二基板保持裝置705所誘發之高頻電壓的相位差(電位的相位差)作確認。再者，可就被靶材電極102所誘發之高頻電壓、被第二基板保持裝置705所誘發之高頻電壓的振幅的關係作確認。採用如此之構成，使得能以第二基板保持裝置705的阻抗不會按被處理之基板間而大幅變動的方式，而就阻抗可變機構(阻抗調整部)所具備之可變電容器的電容作調整。因此，可防止由纖鋅礦構造所成之磊晶膜的+c極性之比例按被處理之基板而變化，使品質穩定化。
另外，於示於圖7之基板保持裝置的構成例 中，係雖基板支撐部704a採用環狀的絕緣構材，惟不為環狀亦可。例如，使基板支撐部704a，為未形成有開口部之板狀的絕緣構材亦可。此情況下，係就基板支撐部從加熱器103具有既定之間隙(例如，d1)而配置不言而喻。其中，如本實施形態，使基板支撐部為環狀，使得可將基板107與加熱器103的基板對向面P具有既定之間隙而配置，同時使基板107對於加熱器103曝露。因此，可有效加熱基板107，故使基板支撐部為環狀係優選的形態。
此外，在使用於基板支撐部704a之絕緣構材方面，係可採用例如石英、藍寶石、礬土、BN等。
基板保持裝置703的構造，係可採用示於圖7之構造，亦可採用其他構造的基板保持裝置。在本實施形態中重要者，係在於：於III族氮化物半導體薄膜的成膜中，將基板從加熱器的基板對向面P分離既定距離而配置。於本實施形態，係使加熱器的基板對向面P與基板之間的空間為間隙，惟可認定為於此間隙填充絕緣構材仍可獲得同樣的效果。因此，只要為可將基板從加熱器的基板對向面P分離既定距離而配置之構造，則不限於圖5的構成而可採用任一構造的基板保持裝置。例如，具有藉升降銷的升降而進行基板傳遞的機構之裝置的情況下，亦可利用升降銷而將基板保持於從加熱器103的基板對向面P具有既定之間隙的位置。然而此情況下，膜會從基板的外周的與加熱器103之間隙而繞入，膜會附著於加熱器103的 基板對向面P，而來自加熱器103的輻射會歷時而變化，故本實施形態為理想形態。
在上述之圖6、7的構成，作為可調整阻抗之電極部的基板保持裝置705，係以就第一基板保持裝置704作支撐之導電性構材的環件而構成。然而，亦可為在第一基板保持裝置704的周圍，設置可調整阻抗之導電性的環件而當作電極部的構成。此情況下，變成阻抗可變機構(阻抗調整部)9002、9005、高頻電源連接於設在第一基板保持裝置704的外周部之電極部。可調整阻抗之電極部係在位於成膜位置之基板的外周部為理想。再者，亦可作成為變更第一基板保持裝置704的一部分的厚度，而第一基板保持裝置被配設於加熱器103的基板對向面P之狀態下，第一基板保持裝置的背側(與加熱器103對向之側)與加熱器103的基板對向面P之間成為間隙d1，基板107與加熱器103的基板對向面P之間成為間隙d2的形狀。
此外，在進行III族氮化物半導體薄膜的成膜之前，利用連接在示於圖6之第二基板保持裝置705的高頻電源757而在基板附近予以產生電漿，就附著於基板表面之水分、烴等之成分作除去亦可。再者，加熱器電極的構造，係可利用示於圖4A、4B之任一者的圖案，亦可如上述採用其他構造的圖案。
以下，參考圖式下，利用本發明的一實施形態相關之濺鍍裝置而說明具有纖鋅礦構造之III族氮化物 半導體薄膜的成膜方法(磊晶形成方法)。於本實施形態，係藉以下的具有第一至第五程序之方法而在α-Al2O3基板上形成磊晶膜。另外，在本實施形態，係雖說明關於具有纖鋅構造之III族氮化物半導體薄膜的成膜方法，惟亦可將本實施形態相關之成膜方法，在將ZnO系半導體薄膜形成於α-Al2O3基板上時作應用之情形不言而喻。
首先，在第一程序(基板搬送程序)方面，藉排氣機構110而將基板107導入保持成既定的壓力之真空容器101。此情況下，基板(α-Al2O3基板)107係藉不圖示的搬送機器人，而搬送至加熱器103的上部，載置於從加熱器103所突出之不圖示的升降銷之上部(基板搬送)。之後，使保持著基板107之升降銷下降，於基板保持裝置503配置基板107。
接著，在第二程序(基板加熱程序)方面，就施加於被內置在加熱器103的加熱器電極203之電壓作控制，將基板107保持於既定溫度。此情況下，利用被內置於加熱器103的熱電偶(不圖示)而就加熱器103的溫度作監控，或利用設置於真空容器101之不圖示的高溫計而就加熱器103的溫度作監控，以該等之溫度成為既定的溫度之方式作控制。
接著，在第三程序方面，藉氣體導入機構109而將N2氣體、稀有氣體、N2氣體與稀有氣體的混合氣體之任一者往真空容器101導入，藉質流控制器(不圖示)及可變導閥(不圖示)而設定成真空容器101的壓力成為 既定的壓力。
接著，在第四程序方面，就第二基板保持裝置705的阻抗作調整。採用示於圖6之基板保持裝置的情況下，利用匹配箱9005而就第二基板保持裝置705的阻抗作調整為理想。此外，採用示於圖7之基板保持裝置的情況下，利用阻抗可變機構9002而就第二基板保持裝置705的阻抗作調整為理想。採用示於圖6及圖7之基板保持裝置的情況下，安裝有可就由靶材電極102與第二基板保持裝置705所誘發之直流或/及高頻的電壓作監控的感測器9001為理想。
感測器9001，係採取可就靶材電極102與第二基板保持裝置705的直流及高頻的電壓，同步而測定的構成為理想。採取此方式，使得可就被靶材電極102所誘發之直流或/及高頻的電壓、被第二基板保持裝置705所誘發之直流或/及高頻的電壓之關係作確認。更具體而言，可就被靶材電極102所誘發之直流電壓、被第二基板保持裝置705所誘發之直流電壓的關係作確認。此外，可就被靶材電極102所誘發之高頻電壓、被第二基板保持裝置705所誘發之高頻電壓的相位差(電位的相位差)作確認。再者，可就被靶材電極102所誘發之高頻電壓、被第二基板保持裝置705所誘發之高頻電壓的振幅的關係作確認。採用如此之構成，使得能以第二基板保持裝置705的阻抗不會按被處理之基板而大幅變動的方式就阻抗可變機構9002所具備的可變電容器之電容作調整。
另外，可變電容器的電容的調整，係雖可在後述的第五程序(成膜程序)之前進行，惟亦可在第五程序(成膜程序)中進行可變電容器的電容的調整。在第五程序(成膜程序)之前進行可變電容器的電容的調整時，係例如，能以成為期望之電位的相位差之方式，根據感測器9001的測定結果而預先決定電容器容量的調整值。另外，要應對電位的相位差的歷時變化，係可預先按既定的積算電力而決定電容器容量之調整值。
在其他調整方法方面，在第五程序(成膜程序)中進行可變電容器的電容的調整時，係例如，能以成為期望之電位的相位差之方式邊調整電容器邊進行成膜。能以藉感測器9001而測定之波形例如成為如圖11的方式而就阻抗調整裝置(阻抗調整部)9002、9005的各電容器容量作調整。
最後，在第五程序(成膜程序)方面，藉高頻電源106施加高頻電力，於靶材108前面予以產生高頻電漿，電漿中的離子將構成靶材108之元素擊出，從而將III族氮化物半導體薄膜成膜。另外，於靶材108方面採用金屬靶材之情況下，作為處理氣體係優選採用N2氣或N2氣與稀有氣體的混合氣體。此情況下，靶材108的表面、基板107的表面、靶材108與基板107之間的空間之中，構成金屬靶材之III族元素在至少一個區域氮化，在基板上形成III族氮化物半導體薄膜。另外，在本實施形態，連接於靶材電極102之電源，雖係高頻電源106，惟 亦可採取將高頻電源與直流電源並聯連接，而於高頻電力重疊直流電力之方式。此情況下，係採取在直流電源與靶材電極102之間設置低通濾波器等，使得高頻電力不會往直流電源導通為理想。
此外，在採用氮化物靶材之情況下，係優選使用N2氣體、稀有氣體、N2氣體與稀有氣體的混合氣體的任一者，從靶材表面係以原子或氮化物分子的形態而放出濺鍍粒子。從靶材表面以原子之形式而放出的III族元素，係靶材108的表面、基板107的表面、靶材108與基板107之間的空間之中，在至少一個區域氮化，在基板上形成III族氮化物半導體薄膜。另一方面，從靶材表面所放出之氮化物分子的大部分，係到達於基板，形成III族氮化物半導體薄膜。
從靶材表面所放出之氮化物分子的一部分，係雖可能在基板107的表面、或靶材108與基板107之間的空間解離，惟因解離而生成之III族元素，係在基板107的表面、靶材108與基板107之間的空間中的至少一方，被再度氮化，形成III族氮化物半導體薄膜。
第一程序中之既定的壓力，係不足5×10-4Pa為理想，為其以上時，氧等的雜質會被取入III族氮化物半導體薄膜的內部，難以獲得良好之磊晶膜。此外，雖非特別限定關於第一程序中之加熱器103的溫度者，惟從生產性的觀點而言設定成供於獲得成膜時的基板溫度用之溫度為理想。
第二程序中之既定的溫度，係設定成第五程序中之成膜溫度的情形從生產性的觀點而言為理想，此外第三程序中之既定的壓力，係設定成第五程序中之成膜壓力的情形從生產性的觀點而言為理想。第二程序及第三程序，係可調換實施的時機，此外亦可同時實施。此外，在第二程序所設定之溫度及在第三程序所設定的壓力，係至少被保持到開始第五程序為止之情形從生產性的觀點而言為理想。
進行第五程序時的基板溫度，係設定成為100~1200℃的範圍為理想，設定為400~1000℃的範圍更適合。不足100℃的情況下，係容易形成非晶質構造摻雜之膜，設成比1200℃高之溫度時，不形成膜本身，或即使形成仍由於熱應力而容易獲得缺陷多之磊晶膜。此外，第五程序中之成膜壓力係設定成0.1~100mTorr(1.33×10-2~1.33×101Pa)的範圍為理想，設定成1.0~10mTorr(1.33×10-1~1.33Pa)的範圍更適合。
不足0.1mTorr(1.33×10-2Pa)時，係變成高能粒子容易入射至基板表面，故難以獲得良質之III族氮化物半導體薄膜，比100mTorr(1.33×101Pa)高之壓力時，係成膜速度變極慢因而非優選。在開始第四程序時，係亦可暫時將真空容器101的壓力提高至成膜壓力以上，而加快電漿的產生。此情況下，可暫時多導入處理氣體的至少一種類的氣流量從而提高成膜壓力，此外亦可暫時縮小可變導閥(不圖示)的開度從而提高成膜壓力。
再者，在第一程序之前，係當然亦可具有將基板107搬送至前處理室(不圖示)，進行以成膜溫度以上的溫度的基板107的熱處理、電漿處理之程序。
(第一實施例)
在本發明的第一實施例方面，說明關於利用本發明的一實施形態相關之具有纖鋅礦構造的III族氮化物半導體薄膜的成膜方法而將AlN膜成膜於α-Al2O3(0001)基板上之例，更詳細而言，說明關於在藉基板保持裝置以具有與加熱器的基板對向面之間隙的方式而載置的α-Al2O3(0001)基板上採用濺鍍法，就第二基板保持裝置的阻抗作了調整之狀態下，形成具有纖鋅礦構造的AlN膜之例。另外，在本實施例中，AlN膜係利用如同圖1的濺鍍裝置而成膜，加熱器的構造係採用如同圖2者，加熱器電極的圖案係採用如同圖4A者，基板保持裝置係採用如同圖5者，保持器支撐部係採用如同圖6者。圖6中之匹配箱9005的電路圖，係圖14A。此外，圖5中之基板支撐部704a與加熱器103的基板對向面P之間的間隙d1及基板107與加熱器103的基板對向面P之間的間隙d2，係分別設成1mm、2mm。
於本實施例，係首先藉第一程序而將α-Al2O3(0001)基板搬送至保持在1×10-4Pa以下的真空容器101而配置於基板保持裝置703，藉第二程序而將基板保持於是第五程序的成膜溫度之550℃。此時加熱器103，係控 制成所內置的熱電偶的監控器值成為750℃。接著，藉第三程序將N2與Ar的混合氣體以成為N2/(N2+Ar)：20%之方式而導入，將真空容器101的壓力設定成是第五程序的成膜壓力之3.75mTorr(0.5Pa)。接著，採用圖14A中之具有C1為219~1370pF、C2為80.5~480pF的可變電容器、C3為4.7pF的固定電容器、L2為0.886μH、L1為0.35μH的線圈之匹配箱9005。首先一開始，將C1設定成為1370pF，將C2設定成為144.42pF。在此狀態下藉第五程序從高頻電源106將2000W的高頻電力施加至由金屬Al所成之靶材108，藉濺鍍法在基板上形成膜厚50nm的AlN膜。各可變電容器的調整值，係根據感測器9001的測定結果而預先決定之值。
將此時之藉感測器9001而測定的被靶材電極所誘發之電壓、被第二基板支撐裝置所誘發之電壓的關係示於圖11。另外，圖11雖係為了以容易理解的方式就現象作說明而示出以正弦波形所表示的影像圖，惟不一定以正弦波形而計測。另外，於圖11，電壓VTGT為被靶材電極所誘發之電壓，電壓VHOLD為被第二基板支撐裝置所誘發之電壓。此外，圖11中之電壓波形，係將高頻電壓與直流電壓予以重疊而顯示。
如從圖11知悉，被靶材電極所誘發之高頻電壓、被第二基板支撐裝置所誘發之高頻電壓，係呈大致反相的關係。此外，被靶材電極所誘發之直流電壓係-20V程度，被第二基板支撐裝置所誘發之直流電壓係-150V程 度。再者，被靶材電極所誘發之高頻電壓的振幅係570V程度，被第二基板支撐裝置所誘發之高頻電壓的振幅係400V程度。
另外，本實施例中之成膜溫度，係藉埋有熱電偶的α-Al2O3(0001)基板而預先進行基板溫度測定，根據該時的α-Al2O3(0001)基板的溫度、及內置於加熱器的熱電偶的監控器值的關係，亦即加熱器的溫度的關係而設定者。
於本實施例中，製作之AlN膜，係藉對稱反射位置的2θ/ω掃描模式的X射線繞射(XRD)測定、對於對稱面之ω掃描模式下的XRC測定、以In-plane配置的掃描模式的XRC測定、及同軸型直接衝撞離子散射分光(CAICISS：Coaxial Impact Collision Ion Scattering Spectroscopy)測定而評估。於此，在對稱反射位置的2θ/ω掃描模式的XRD測定係使用於結晶配向的確認，對於對稱面之ω掃描模式下的XRC測定與以In-plane配置的掃描模式下的XRC測定，係分別運用於傾斜與扭轉的散亂度的評估。此外，CAICISS測定係用作為極性的判定手段。
首先，於本實施例中對於所製作之AlN膜，使測定範圍為2θ=20~60°的範圍而進行在對稱反射位置的2θ/ω掃描模式的XRD測定時，僅AlN(0002)面與α-Al2O3(0006)面的繞射峰被觀測到，表示AlN的其他晶格面之繞射峰未被觀測到。由此，得知所獲得之AlN膜為 c軸配向。
接著，對於本實施例相關之AlN膜，進行對於對稱面之ω掃描模式下的XRC測定。另外，於測定方面係採用AlN(0002)面。所得之XRC分布的FWHM，使檢測器為開啟檢測器狀態的情況下係450arcsec以下，於檢測器插入分光晶體之情況下係100arcsec以下，可確認所製作之AlN膜中的傾斜之散亂度非常小。此外，依製作條件，以於檢測器插入分光晶體之情況下的XRC測定，亦獲得FWHM成為20arcsec以下者。
另外，使檢測器為開啟檢測器狀態之情況係本來的XRC測定，惟如本實施例在膜厚薄之樣品的情況下，係XRC分布的FWHM因膜厚效果、晶格鬆弛而變寬，使得難以正確評估散亂度。為此，近年來係如上述，於檢測器插入分光晶體的情況下亦被當作廣義的XRC測定。以下，只要未特別事先告知，在XRC測定係採用開啟檢測器狀態。
接著，對於本實施例相關之AlN膜，以In-plane配置進行掃描模式的XRC測定。另外，測定中係採用AlN{10-10}面。可確認出所得之XRC分布中係60°間隔出現6個繞射峰，AlN膜具有六重對稱性，亦即AlN膜有磊晶成長。此外，得知從最大強度的繞射峰所求之FWHM係2.0°以下，所製作之AlN膜的扭轉的散亂度較小。另外，比較α-Al2O3(0001)基板與AlN膜的面內結晶方位時，可確認出AlN膜的a軸相對於α-Al2O3 (0001)基板的a軸而30°面內旋轉。此係表示以將AlN膜在α-Al2O3(0001)基板上磊晶成長時之一般的磊晶關係而形成AlN膜。
圖10，係對於本實施例相關之AlN膜的CAICISS測定結果。於本測定中，就Al信號從AlN[11-20]方位改變入射角度而作檢測，得知以單一的形狀獲得入射角度為70°附近的峰值。此情形係顯示所得之AlN膜成為大致+c極性(Al極性)。
另外，CAICISS測定，係不適於檢測微量的極性反轉。亦即，於+c極性主導的AlN膜，-c極性局部摻雜的情況下，有可能無法檢測出-c極性。所以，以已知-c極性的蝕刻率比起+c極性較為快的NaOH溶液進行蝕刻處理的結果，幾乎未形成坑洞。為此，可認定為所得之AlN膜幾乎未形成-c極性。
接著，使用測試基板(dummy substrate)，以與上述同樣的條件而連續進行濺鍍處理，在積算電力成為100kWh程度的時間點，再度將AlN膜成膜於α-Al2O3(0001)基板上。將此時之藉感測器9001而測定的被靶材電極所誘發之電壓、被第二基板支撐裝置所誘發之電壓的關係示於圖12。
如從圖12知悉，被靶材電極所誘發之高頻電壓、被第二基板支撐裝置所誘發之高頻電壓，係呈大致同相的關係。此外，被靶材電極所誘發之直流電壓係-90V程度，被第二基板支撐裝置所誘發之直流電壓係+20V程 度。以CAICISS測定如此之狀態下所得之AlN膜的結果，可知大致成為+c極性。此外，以NaOH溶液進行蝕刻處理的結果，確認到較多的坑洞。為此，可認定為所得之AlN膜，係整體上成為+c極性，惟-c極性局部混在一起者。可認定為此係於第二基板支撐裝置堆積了AlN膜，使得第二基板支撐裝置的阻抗歷時而變化所致。
之後，就被靶材電極所誘發之電壓、被第二基板支撐裝置所誘發之電壓的關係，邊使C1與C2變化邊藉感測器9001而調查的結果，將C1設定成為1370pF，將C2設定成為142.42pF，使得可獲得與圖11大致同樣的狀態。此狀態下形成AlN膜的結果，可知成為以CAICISS測定，係判定為大致+c極性，以NaOH溶液的蝕刻處理，係幾乎無法確認到坑洞的AlN膜，亦即可知成為-c極性幾乎未摻雜的AlN膜。亦即，就匹配箱9005的C1、C2作調整，使得可獲得與在圖11的狀態下所得之AlN膜同樣的AlN膜。為此，變得可提高AlN膜的極性的再現性。
另外，在本實施例，係說明被靶材電極所誘發之電壓、被第二基板支撐裝置所誘發之電壓成為反相的情況、成為同相的情況，惟並非限定於此者。例如，將C1設為995.93pF、將C2設為140.43pF的情況下，得知被靶材電極所誘發之電壓、被第二基板支撐裝置所誘發之電壓，係重複進行AlN膜的成膜，從而從與圖11同樣的狀態，往圖13的狀態變化。在圖13，係相對於被靶材電 極所誘發之高頻電壓，大致兩倍的頻率的高頻電壓被第二基板支撐裝置所誘發。如此之情況下，亦可使用與上述同樣的方法，而返往圖11的狀態。亦即，變得可提高AlN膜的極性的再現性。
根據以上，本實施例相關之AlN膜，係成為+c極性(Al極性)且傾斜的散亂度極小的c軸配向磊晶膜，且就依匹配箱之第二基板支撐裝置的阻抗作調整，使得可獲得AlN膜的極性的穩定性。亦即，依本發明，即明顯減低傾斜及扭轉的散亂度，同時以再現性佳的方式獲得+c極性的III族氮化物半導體薄膜。
(第一比較例)
在本發明的第一比較例方面，說明關於不進行本發明特有的第二基板支撐裝置的阻抗的調整，而在α-Al2O3(0001)基板上利用濺鍍法而形成AlN膜之例。另外，在本比較例中，AlN膜係除了未進行第二基板支撐裝置的阻抗的調整以外使用與第一實施例相同的濺鍍裝置、加熱器、加熱器電極。此外，AlN膜的成膜條件亦使用與第一實施例相同的條件。
在本比較例中，確認出一開始成膜的AlN膜，係藉依NaOH溶液之蝕刻處理，而成為坑洞少的AlN膜。另一方面，確認出積算電力經過100kWh時而成膜的AlN膜，係藉依NaOH溶液之蝕刻處理，而成為具有較多的坑洞之AlN膜。再者，確認出不進行採用匹配箱的阻抗 調整，而將AlN膜成膜複數次的結果，藉依NaOH溶液之蝕刻處理，而成為具有更多的坑洞之AlN膜。
根據以上，不調整第二基板支撐裝置的阻抗，而在α-Al2O3(0001)基板上形成III族氮化物半導體薄膜之情況下，係+c極性的再現性變差。
如此，本發明的重大特徵，係在於為了使III族氮化物半導體的+c極性的再現性為良好，而著眼於就設置在基板外周部的第二基板支撐裝置的阻抗作調整之點，為歷來不存在的技術思想。
在本發明，係上述本發明特有的技術思想之情況下，將供於將基板與加熱器的基板對向面分離既定的距離而配置用之基板保持裝置(基板支撐部)設於基板保持器，於III族氮化物半導體薄膜的成膜中使基板從加熱器的基板對向面而分離。此外，就設置於基板外周部之第二基板支撐裝置的阻抗作調整。採取此方式，使得如在上述的第一實施例及第一比較例所示，可將III族氮化物半導體的+c極性的再現性保持為良好。
另外，在上述實施形態及實施例，係示出關於對於真空容器僅導入基板的情況，惟可使用載具而導入基板，本發明的思想之情況下，載置了基板之載具被配置於基板保持裝置時，基板及載置了基板之載具被與加熱器分離既定的距離而配置即可。此外，亦可將基板支撐部704a用作為載具而導入基板。
再者本發明人，係發現在採用Si(111)基板 等之基板材料之情況下、形成氧化鋅(ZnO)系半導體薄膜等之薄膜材料的情況下，應用上述的技術思想亦有效於以再現性佳的方式獲得高品質之磊晶膜。於以下，敘述關於利用本發明的一實施形態相關之成膜方法而將具有纖鋅礦構造的III族氮化物半導體薄膜形成於Si(111)基板上之例(第二實施例)、不使用本發明的一實施形態相關之成膜方法而將III族氮化物半導體薄膜形成於Si(111)基板上之例(第二比較例)、使用本發明的一實施形態相關之成膜方法而將具有纖鋅礦構造之ZnO系半導體薄膜形成於α-Al2O3(0001)基板上之例(第三實施例)、不使用本發明的一實施形態相關之成膜方法而將ZnO系半導體薄膜形成於α-Al2O3(0001)基板上之例(第三比較例)。
(第二實施例)
在本實施例，係使用藉氫氟酸處理而除去表面的自然氧化膜之Si(111)基板，此外係依與第一實施例同樣的方法/條件而形成具有纖鋅礦構造之AlN膜。其中，本實施例中之成膜溫度(550℃)，係藉埋有熱電偶的Si(111)基板，根據預先進行之基板溫度測定的結果而設定。
本實施例中形成於Si(111)基板上之AlN膜，係藉調整第二基板支撐裝置的阻抗，而可將在被處理之基板間的+c極性的再現性保持為良好。
(第二比較例)
在本比較例，係不調整第二基板支撐裝置的阻抗，此外係使用與第二實施例同樣的方法/條件，而在Si(111)基板上形成AlN膜。其結果，得知被處理之基板間的+c極性的再現性變差。
(第三實施例)
在本實施例，係除了靶材材料與處理氣體、成膜溫度及膜厚以外，藉與第一實施例同樣的方法/條件，而將具有纖鋅礦構造之ZnO膜形成於α-Al2O3(0001)基板上。靶材材料係採取金屬Zn，處理氣體係採取O2與Ar的混合氣體(O2/(O2+Ar)：25%)，成膜溫度係採取800℃，膜厚係採取100nm。
本實施例相關之ZnO膜，係形成為與III族氮化物半導體同樣的結晶構造(纖鋅礦構造)，且與III族氮化物半導體同樣的c軸配向的磊晶膜，其極性係+c極性(Zn極性)。此外，藉調整第二基板支撐裝置的阻抗，而可將在被處理之基板間的+c極性的再現性保持為良好。
此外，代替金屬Zn靶材，而使用由Mg-Zn合金所成之靶材，藉本發明的一實施形態相關之成膜方法，而將具有纖鋅礦構造之添加Mg之ZnO膜(以下，稱作MgZnO膜)成膜時，如同ZnO膜，獲得+c極性且結晶性 方面優異之MgZnO膜。此外，藉調整第二基板支撐裝置的阻抗，而可將在被處理之基板間的+c極性的再現性保持為良好。
(第三比較例)
在本比較例，係不調整第二基板支撐裝置的阻抗，此外係使用與第三實施例同樣的方法/條件，而將ZnO膜形成於α-Al2O3(0001)基板上。得知本比較例相關之ZnO膜，係與第三實施例同樣獲得c軸配向之磊晶膜，惟被處理之基板間的+c極性的再現性變差。
另外，使用Si(111)基板而實施與第三實施例同樣的實驗時，在Si(111)基板上亦能以再現性佳的方式獲得+c極性的ZnO系半導體薄膜。此外，得知使用Si(111)基板而實施與第三比較例同樣的實驗時，在所得之ZnO系半導體薄膜，係被處理之基板間的+c極性的再現性變差。
(第四實施例)
在本實施例，係說明關於利用示於圖7之保持器支撐部的構成例，而將AlN膜形成於α-Al2O3(0001)基板上之例。圖7之阻抗可變機構9002的電路圖，係採取示於圖14B之構造。在本實施例，係採用圖14B中之C1在219~1370pF、C2在80.5~480pF可變的電容器、C3為4.7pF的固定電容器、具有L2為0.886μH、L1為0.35μH 的線圈之阻抗可變機構9002。首先一開始，將C1設定成為1370pF，將C2設定成為144.42pF，依與實施例1同樣的條件而將AlN膜成膜。各可變電容器的調整值，係根據感測器9001的測定結果而預先決定之值。此時之藉感測器9001而測定的被靶材電極所誘發之電壓、被第二基板支撐裝置所誘發之電壓的關係為如同圖11。
如從圖11知悉，被靶材電極所誘發之高頻電壓、被第二基板支撐裝置所誘發之高頻電壓，係呈大致反相的關係。此外，被靶材電極所誘發之直流電壓係-20V程度，被第二基板支撐裝置所誘發之直流電壓係-150V程度。以CAICISS測定如此之狀態下所得之AlN膜的結果，可知大致成為+c極性。此外，就所得之AlN膜以NaOH溶液作了蝕刻處理的結果，幾乎未形成坑洞。為此，可認定為所得之AlN膜幾乎未形成-c極性。
接著，使用測試基板，以與上述同樣的條件而連續進行濺鍍處理，在積算電力經過100kWh程度之時間點，再度將AlN膜成膜於α-Al2O3(0001)基板上。此時之藉感測器9001而測定的被靶材電極所誘發之電壓、被第二基板支撐裝置所誘發之電壓的關係為如同圖12。
如從圖12知悉，被靶材電極所誘發之高頻電壓、被第二基板支撐裝置所誘發之高頻電壓，係呈大致同相的關係。此外，被靶材電極所誘發之直流電壓係-90V程度，被第二基板支撐裝置所誘發之直流電壓係+20V程度。以CAICISS測定如此之狀態下所得之AlN膜的結 果，可知大致成為+c極性。此外，以NaOH溶液進行蝕刻處理的結果，確認到較多的坑洞。為此，認定為所得之AlN膜，係整體上成為+c極性，惟-c極性局部摻雜者。可認定為此係於第二基板支撐裝置堆積了AlN膜，使得第二基板支撐裝置的阻抗歷時而變化所致。
之後，就被靶材電極所誘發之電壓、被第二基板支撐裝置所誘發之電壓的關係，邊使C1與C2變化邊藉感測器9001而調查的結果，將C1設定成為1370pF，將C2設定成為142.42pF，使得可獲得與圖11大致同樣的狀態。此狀態下形成AlN膜的結果，可知成為以CAICISS測定，係判定為大致+c極性，以NaOH溶液的蝕刻處理，係幾乎無法確認到坑洞的AlN膜，亦即可知成為-c極性幾乎未摻雜的AlN膜。亦即，就阻抗可變機構的C1、C2作調整，使得可獲得與在圖11的狀態下所得之AlN膜同樣的AlN膜。為此，變得可提高AlN膜的極性的再現性。
另外，在本實施例，係雖說明被靶材電極所誘發之電壓、就被第二基板支撐裝置所誘發之電壓的關係由於成膜的重複而從反相變化成同相之情況惟並非限定於此者。例如，將C1設為995.93pF、將C2設為140.43pF的情況下，被靶材電極所誘發之電壓、被第二基板支撐裝置所誘發之電壓，係重複進行AlN膜的成膜，使得可能會從與圖11同樣的狀態，往與圖13同樣的狀態而變化。在圖13，係相對於被靶材電極所誘發之高頻電壓，大致兩 倍的頻率的高頻電壓被第二基板支撐裝置所誘發。如此之情況下，亦使用與上述同樣的方法，而可返往圖11的狀態。亦即，變得可提高AlN膜的極性的再現性。
(第五實施例)
在本實施例，係使用以上述的實施例所得之AlN膜而製作了半導體發光元件及半導體電子元件。其結果，在以本發明的成膜方法所製造之半導體發光元件間及半導體電子元件間，可獲得穩定之品質。此外，使用所製造之半導體發光元件而製作照明裝置的情況下，亦可獲得穩定之品質。
另外，於本發明相關之成膜方法中可使用的基板，係不限定於α-Al2O3(0001)基板與Si(111)基板。
例如，α-Al2O3(0001)基板、Si(111)基板，係雖具有與III族氮化物半導體薄膜、ZnO系半導體薄膜的磊晶關係，惟在該等基板表面不具有可控制該III族氮化物半導體薄膜、ZnO系半導體薄膜等的極性之結晶資訊。就如此之基板在本說明書，係記載為具有非極性表面之基板。
為此，不使用如本發明相關之成膜方法的可控制具有纖鋅礦構造之III族氮化物半導體薄膜、ZnO系半導體薄膜的極性之成膜方法時，在具有非極性表面之基板上，難以獲得+c極性的III族氮化物半導體薄膜、ZnO 系半導體薄膜。然而，使用本發明相關之成膜方法，使得即使為具有非極性表面之基板上，仍可形成+c極性之具有纖鋅礦構造之III族氮化物半導體薄膜、ZnO系半導體薄膜。
在具有如此之非極性表面的基板方面，係鍺(Ge)(111)基板、(111)配向的SiGe磊晶膜被形成於表面之Si(111)基板、形成有(111)配向的碳(C)摻雜Si(111)磊晶膜之Si(111)基板等。
此外，為了獲得+c極性的III族氮化物半導體薄膜、ZnO系半導體薄膜，具有稱作Si面之基板表面的4H-SiC(0001)基板、6H-SiC(0001)基板、具有稱作Ga面之基板表面的GaN(0001)基板等一般常被利用。具有上述面之上述基板，係具有與形成於基板上之III族氮化物半導體薄膜、ZnO系半導體薄膜的磊晶關係，且於基板表面具有可將該III族氮化物半導體薄膜、ZnO系半導體薄膜控制成+c極性的結晶資訊。為此，具有即使不採用可控制該III族氮化物半導體薄膜、ZnO系半導體薄膜的極性之特別的成膜技術，仍易於獲得+c極性的III族氮化物半導體薄膜、ZnO系半導體薄膜如此的特徵。另外，如此將具有與III族氮化物半導體薄膜、ZnO系半導體薄膜的磊晶關係，且具有可將該III族氮化物半導體薄膜、ZnO系半導體薄膜控制成+c極性的結晶資訊的基板，當作具備有極性表面的基板。
在此等具備有極性表面的基板上，係即使不 採用本發明的一實施形態相關之成膜方法，+c極性的存在比例仍高，可獲得較高品質之III族氮化物半導體薄膜、ZnO系半導體薄膜。然而，在採用如此之基板的情況下，採用本發明的一實施形態相關之成膜方法，可使得獲得具有更高品質之纖鋅礦構造之III族氮化物半導體薄膜、ZnO系半導體薄膜。
採用具有上述的有極性表面之基板的情況 下，III族氮化物半導體薄膜、ZnO系半導體薄膜等，係容易獲得幾乎單一之+c極性的磊晶膜。然而，尤其在成長初期等，有時會略微形成局部-c極性的區域(以下，記載為反轉範圍區域)，其將形成反位邊界等之缺陷，而往上述薄膜表面傳播。亦即，採用本發明的一實施形態相關之成膜方法，使得進一步減低如此之反轉範圍的形成機率，進而抑制反位邊界等之缺陷的形成，故可認定為使用具備有極性表面之基板的情況下，亦可獲得本發明的效果。
作為具有如此之與III族氮化物半導體薄膜、ZnO系半導體薄膜的磊晶關係，且具有非極性表面或有極性表面之基板的總稱，使用磊晶成長用基板如此之用語。
本發明的重大特徵，係在於在磊晶成長用基板上，為了使具有纖鋅礦型的結晶構造之III族氮化物半導體薄膜、ZnO系半導體薄膜的+c極性的再現性為良好，而著眼於就設置在基板外周部的第二基板支撐裝置的阻抗作調整之點，為歷來不存在的技術思想。
101‧‧‧真空容器
102‧‧‧靶材電極
103‧‧‧加熱器
106‧‧‧高頻電源
107‧‧‧基板
108‧‧‧靶材
112‧‧‧反射器
120‧‧‧匹配箱
703‧‧‧基板保持裝置
704‧‧‧第一基板保持裝置
705‧‧‧第二基板保持裝置
750‧‧‧保持器支撐部
751‧‧‧導電材
753‧‧‧絕緣材
755‧‧‧不銹鋼管
757‧‧‧高頻電源
9001‧‧‧感測器
9005‧‧‧匹配箱
P‧‧‧基板對向面

Claims (7)

  1. 一種成膜方法，使用真空處理裝置，而在基板上藉濺鍍法而形成纖鋅礦構造的半導體薄膜的磊晶膜，該真空處理裝置具備：可真空排氣之真空容器；供於將基板支撐於前述真空容器內用的基板保持部；可將被前述基板保持部所保持的前述基板加熱至任意的溫度之加熱器；設於前述真空容器內，可安裝靶材的靶材電極；經由前述靶材電極而將高頻電源導通至前述靶材的高頻電源；配置於被前述基板保持部所保持之前述基板的周圍，形成從前述高頻電源所導通之高頻電力反饋至接地的反饋路徑之一部分的電極部；以及就前述電極部的阻抗作調整之阻抗調整部；特徵在於：具有：使前述基板以被與前述加熱器的基板對向面分離既定距離而保持的方式而保持於前述基板保持部的基板搬送程序；在保持於前述基板保持部之前述基板上形成纖鋅礦構造的半導體薄膜之成膜程序；以及在前述成膜程序時，以前述電極部的阻抗成為既定的值之方式而就前述阻抗調整部作調整的阻抗調整程序。
  2. 如申請專利範圍第1項之成膜方法，其進一步具有就依前述基板搬送程序而保持於前述基板保持部之前述基板，藉前述加熱器而加熱至任意的溫度之基板加熱程序，前述成膜程序，係在依前述基板加熱程序而加熱的前述基板上形成纖鋅礦構造的半導體薄膜的磊晶膜者。
  3. 如申請專利範圍第2項之成膜方法，其中，前述基板保持部，係以抵接於前述基板的重力方向下側的面之狀態，就前述基板作保持。
  4. 一種真空處理裝置，具備：可真空排氣之真空容器；供於將基板支撐於前述真空容器內用的基板保持部；可將被前述基板保持部所保持的前述基板加熱至任意的溫度之加熱器；設於前述真空容器內，可安裝靶材的靶材電極；經由前述靶材電極而將高頻電源導通至前述靶材的高頻電源；配置於被前述基板保持部所保持之前述基板的周圍，形成從前述高頻電源所導通之高頻電力反饋至接地的反饋路徑之一部分的電極部；以及就前述電極部的阻抗作調整之阻抗調整部；前述基板保持部，係於前述真空容器內，設於前述靶材電極的重力方向，特徵在於：前述基板保持部，係構成為將前述基板與前述加熱器 的基板對向面分離既定距離而保持；前述高頻電源，係構成為使前述靶材導通前述高頻電力，從而在保持於前述基板保持部之前述基板上形成纖鋅礦構造的半導體薄膜；以及前述阻抗調整部，係構成為在形成前述半導體薄膜時，將前述電極部的阻抗調整為既定的值。
  5. 如申請專利範圍第4項之真空處理裝置，其中，前述基板保持部，係具備以就前述基板的外周部分作支撐之方式而構成的環狀之絕緣構材，前述電極部，係設於前述基板保持部的外周部分之環狀的導電性構材。
  6. 一種半導體發光元件之製造方法，特徵在於：具有如申請專利範圍第1項之成膜方法。
  7. 一種半導體電子元件之製造方法，特徵在於：具有如申請專利範圍第1項之成膜方法。
TW104123770A 2014-07-28 2015-07-22 Film forming method, vacuum processing apparatus, manufacturing method of semiconductor light emitting element, manufacturing method of semiconductor electronic component TWI582826B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014152628 2014-07-28
PCT/JP2015/001631 WO2016017047A1 (ja) 2014-07-28 2015-03-23 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置

Publications (2)

Publication Number Publication Date
TW201611089A TW201611089A (zh) 2016-03-16
TWI582826B true TWI582826B (zh) 2017-05-11

Family

ID=55216979

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123770A TWI582826B (zh) 2014-07-28 2015-07-22 Film forming method, vacuum processing apparatus, manufacturing method of semiconductor light emitting element, manufacturing method of semiconductor electronic component

Country Status (6)

Country Link
US (1) US11035034B2 (zh)
JP (1) JP6196384B2 (zh)
KR (1) KR101930281B1 (zh)
CN (1) CN107078031B (zh)
TW (1) TWI582826B (zh)
WO (2) WO2016017047A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101992074B1 (ko) * 2016-08-25 2019-06-21 가부시키가이샤 알박 성막 장치 및 성막 방법 그리고 태양 전지의 제조 방법
JP7343391B2 (ja) * 2017-05-26 2023-09-12 Ｉ－ＰＥＸ Ｐｉｅｚｏ Ｓｏｌｕｔｉｏｎｓ株式会社 成膜装置及び成膜方法
KR102024137B1 (ko) * 2017-09-20 2019-09-23 주식회사 조인솔루션 스퍼터용 석영 히터 및 이를 구비한 스퍼터링 장치
JP6997863B2 (ja) * 2018-10-30 2022-01-18 株式会社アルバック 真空処理装置
CN109686820B (zh) * 2018-11-21 2020-12-22 华灿光电（浙江）有限公司 一种发光二极管外延片的制造方法
CN111048402A (zh) * 2019-10-14 2020-04-21 西安电子科技大学 基于SiC和Ga2O3的半导体结构的制备方法及半导体结构
KR20230011276A (ko) * 2020-05-15 2023-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201340379A (zh) * 2011-10-28 2013-10-01 Canon Anelva Corp 成膜方法、真空處理裝置、半導體發光元件之製造方法、半導體發光元件、照明裝置
WO2014002465A1 (ja) * 2012-06-26 2014-01-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2371524A1 (fr) * 1976-11-18 1978-06-16 Alsthom Atlantique Procede de depot d'une couche mince par decomposition d'un gaz dans un plasma
JP2000345339A (ja) * 1999-06-03 2000-12-12 Anelva Corp スパッタ成膜応用のためのプラズマ処理装置
GB0121669D0 (en) * 2001-09-10 2001-10-31 Sensalyse Holdings Ltd Electrode
JP4292128B2 (ja) * 2004-09-07 2009-07-08 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
JP4434115B2 (ja) * 2005-09-26 2010-03-17 日新電機株式会社 結晶性シリコン薄膜の形成方法及び装置
JP2008109084A (ja) 2006-09-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP4728405B2 (ja) * 2007-07-04 2011-07-20 キヤノンアネルバ株式会社 表面処理装置
WO2009096270A1 (ja) 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置
CN102439697B (zh) * 2009-04-03 2015-08-19 应用材料公司 高压rf-dc溅射及改善此工艺的膜均匀性和阶梯覆盖率的方法
JP2009216719A (ja) * 2009-06-30 2009-09-24 Canon Anelva Corp 圧力測定方法
WO2011136016A1 (ja) * 2010-04-30 2011-11-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
CN103329248B (zh) 2010-12-27 2015-12-16 佳能安内华股份有限公司 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201340379A (zh) * 2011-10-28 2013-10-01 Canon Anelva Corp 成膜方法、真空處理裝置、半導體發光元件之製造方法、半導體發光元件、照明裝置
WO2014002465A1 (ja) * 2012-06-26 2014-01-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置

Also Published As

Publication number Publication date
WO2016017047A1 (ja) 2016-02-04
KR20170034905A (ko) 2017-03-29
US20170145588A1 (en) 2017-05-25
TW201611089A (zh) 2016-03-16
US11035034B2 (en) 2021-06-15
CN107078031A (zh) 2017-08-18
KR101930281B1 (ko) 2018-12-18
WO2016017078A1 (ja) 2016-02-04
JPWO2016017078A1 (ja) 2017-05-25
JP6196384B2 (ja) 2017-09-13
CN107078031B (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
TWI582826B (zh) Film forming method, vacuum processing apparatus, manufacturing method of semiconductor light emitting element, manufacturing method of semiconductor electronic component
US9252322B2 (en) Epitaxial film forming method, vacuum processing apparatus, semiconductor light emitting element manufacturing method, semiconductor light emitting element, and illuminating device
KR101650353B1 (ko) 에피택셜막 형성 방법, 스퍼터링 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치
US9309606B2 (en) Film forming method, vacuum processing apparatus, semiconductor light emitting element manufacturing method, semiconductor light emitting element, and illuminating device
KR101564251B1 (ko) 에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
TWI601309B (zh) Film-forming method, semiconductor light-emitting device manufacturing method, semiconductor light-emitting device, lighting device