JPWO2016017078A1 - 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置 - Google Patents

成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置 Download PDF

Info

Publication number
JPWO2016017078A1
JPWO2016017078A1 JP2016537730A JP2016537730A JPWO2016017078A1 JP WO2016017078 A1 JPWO2016017078 A1 JP WO2016017078A1 JP 2016537730 A JP2016537730 A JP 2016537730A JP 2016537730 A JP2016537730 A JP 2016537730A JP WO2016017078 A1 JPWO2016017078 A1 JP WO2016017078A1
Authority
JP
Japan
Prior art keywords
substrate
film
thin film
substrate holding
heater
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016537730A
Other languages
English (en)
Other versions
JP6196384B2 (ja
Inventor
佳明 醍醐
佳明 醍醐
拓哉 清野
拓哉 清野
喜隆 大塚
喜隆 大塚
裕之 牧田
裕之 牧田
奏太朗 石橋
奏太朗 石橋
和人 山中
和人 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of JPWO2016017078A1 publication Critical patent/JPWO2016017078A1/ja
Application granted granted Critical
Publication of JP6196384B2 publication Critical patent/JP6196384B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/063—Heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/066—Heating of the material to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/08—Epitaxial-layer growth by condensing ionised vapours
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Abstract

本発明は、＋ｃ極性のエピタキシャル膜をスパッタリング法により作製できる成膜方法、成膜装置を提供する。本発明の一実施形態は、ヒーターで所定温度に加熱されたエピタキシャル成長用基板に対してスパッタリング法によってウルツ鉱構造を有する半導体膜をエピタキシャル成長させる成膜方法において以下の工程を有する。まずは、上記基板がヒーターと所定の距離だけ離れて配置されるように、上記基板を、ヒーターを有する基板保持部に配置する。次いで、上記基板保持部のインピーダンスを調整しながら、上記基板上にウルツ鉱構造を有する半導体膜のエピタキシャル膜を形成する。

Description

本発明は、成膜方法，真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置に関する。
ＩＩＩ族窒化物半導体は、ＩＩＩＢ族元素（以下、単にＩＩＩ元素）であるアルミニウム（Ａｌ）原子、ガリウム（Ｇａ）原子、インジウム（Ｉｎ）原子と、ＶＢ族元素（以下、単にＶ族元素）である窒素（Ｎ）原子との化合物、すなわち、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、およびそれらの混晶（ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＧａＡｌＮ）として得られる化合物半導体材料である。このようなＩＩＩ族窒化物半導体は、遠紫外・可視・近赤外域にかけての幅広い波長領域をカバーする発光ダイオード（ＬＥＤ： Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、レーザダイオード（ＬＤ： Ｌａｓｅｒ Ｄｉｏｄｅ）、太陽電池（ＰＶＳＣ： ＰｈｏｔｏＶｏｌｔａｉｃ Ｓｏｌａｒ Ｃｅｌｌ）、フォトダイオード（ＰＤ： Ｐｈｏｔｏ Ｄｉｏｄｅ）等の光素子や、高周波・高出力用途の高電子移動度トランジスタ（ＨＥＭＴ： Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）、金属酸化物半導体型電界効果トランジスタ（ＭＯＳＦＥＴ： Ｍｅｔａｌ‐Ｏｘｉｄｅ‐Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の電子素子への応用が期待されている材料である。
通常、上記の様な応用を実現するためには、ＩＩＩ族窒化物半導体薄膜を単結晶基板上にエピタキシャル成長させ、結晶欠陥の少ない高品質な単結晶膜（エピタキシャル膜）を得ることが必要である。このようなエピタキシャル膜を得るうえでは、エピタキシャル膜と同一の材料からなる基板を用いてホモエピタキシャル成長を行うことが最も望ましい。
しかしながら、ＩＩＩ族窒化物半導体からなる単結晶基板は極めて高価であるため、一部の応用を除いて利用されておらず、主にサファイア（α‐Ａｌ２Ｏ３）や珪素（Ｓｉ）、炭化珪素（ＳｉＣ）などの異種基板上へのヘテロエピタキシャル成長により単結晶膜が得られている。
ところで、このようなＩＩＩ族窒化物半導体薄膜のエピタキシャル成長には、高い生産性と高品質なエピタキシャル膜が得られる有機金属化合物化学気相成長（ＭＯＣＶＤ）法が用いられている。しかしＭＯＣＶＤ法は、生産コストが高いことやパーティクルを発生しやすく高い歩留まりを得ることが難しいことなどの問題がある。
一方、スパッタリング法は、生産コストを低く抑えることが可能で、パーティクルの発生確率も低いという特徴がある。従って、ＩＩＩ族窒化物半導体薄膜の成膜プロセスの少なくとも一部をスパッタリング法に置き換えることができれば、上記の問題の少なくとも一部を解決できる可能性がある。
しかしながら、スパッタリング法により作製したＩＩＩ族窒化物半導体薄膜は、ＭＯＣＶＤ法で作製したものに比べて結晶品質が悪くなりやすいという問題がある。例えば、スパッタリング法を用いて作製したＩＩＩ族窒化物半導体薄膜の結晶性については非特許文献１に開示されている。非特許文献１では、α‐Ａｌ２Ｏ３（０００１）基板上に高周波マグネトロンスパッタリング法を用いてｃ軸配向のＧａＮ膜をエピタキシャル成長させており、ＧａＮ（０００２）面のＸ線ロッキングカーブ（ＸＲＣ）測定において、その半値全幅（ＦＷＨＭ）が３５．１ａｒｃｍｉｎ（２１０６ａｒｃｓｅｃ）であることが記載されている。この値は、現在、市場に出回っているα‐Ａｌ２Ｏ３基板上のＧａＮ膜に比べて極めて大きな値であり、後述するチルトのモザイク広がりが大きく、結晶品質が劣っていることを示している。
すなわち、スパッタリング法をＩＩＩ族窒化物半導体薄膜の成膜プロセスとして採用するためには、ＩＩＩ族窒化物半導体からなるエピタキシャル膜のモザイク広がりを小さくし、高い結晶品質を得ることが必要である。
なお、ＩＩＩ族窒化物半導体からなるエピタキシャル膜の結晶品質を表す指標として、チルトのモザイク広がり（基板垂直方向の結晶方位のバラつき）と、ツイストのモザイク広がり（面内方向の結晶方位のバラつき）とがある。図８Ａ〜図８Ｄは、α−Ａｌ２Ｏ３（０００１）基板上にｃ軸配向でエピタキシャル成長したＩＩＩ族窒化物半導体からなる結晶の模式図である。図８Ａ〜図８Ｄにおいて、符号９０１はα−Ａｌ２Ｏ３（０００１）基板、符号９０２〜９１１はＩＩＩ族窒化物半導体からなる結晶、符号ｃｆはＩＩＩ族窒化物半導体からなる結晶のｃ軸の向き、ｃｓはα−Ａｌ２Ｏ３（０００１）基板のｃ軸の向き、ａｆはＩＩＩ族窒化物半導体からなる結晶のａ軸の向き、ａｓはα−Ａｌ２Ｏ３（０００１）基板のａ軸の向き、である。
ここで図８Ａは、ＩＩＩ族窒化物半導体からなる結晶が、チルトのモザイク広がりを有して形成されている様子を鳥瞰図により現したものであり、図８Ｂは、その一部の断面構造を示している。これらの図から分かるように、ＩＩＩ族窒化物半導体からなる結晶９０２、９０３、９０４のｃ軸の向きｃｆは、基板のｃ軸の向きｃｓと概ね平行で、全体に対して支配的な基板垂直方向の結晶方位となっているのに対し、ＩＩＩ族窒化物半導体からなる結晶９０５、９０６のｃ軸の向きｃｆは、上記の支配的な基板垂直方向の結晶方位から僅かにずれて形成されている。また図８Ｃは、ＩＩＩ族窒化物半導体からなる結晶が、ツイストのモザイク広がりを有して形成されている様子を鳥瞰図により現したものであり、図８Ｄはその上面図を示している。これらの図から分かるように、ＩＩＩ族窒化物半導体からなる結晶９０７、９０８、９０９のａ軸の向きａｆは、α−Ａｌ２Ｏ３（０００１）基板のａ軸の向きａｓとの成す角が概ね３０°で、全体に対して支配的な面内方向の結晶方位となっているのに対し、ＩＩＩ族窒化物半導体からなる結晶９１０、９１１のａ軸の向きａｆは、上記の支配的な面内方向の結晶方位から僅かにずれて形成されている。
このような、全体に対して支配的な結晶方位からのバラつきをモザイク広がりと呼び、特に、基板垂直方向の結晶方位のバラつきをチルトのモザイク広がり、面内方向の結晶方位のバラつきをツイストのモザイク広がりと言う。チルトやツイストのモザイク広がりは、ＩＩＩ族窒化物半導体薄膜の内部に形成された螺旋転位や刃状転位などの欠陥の密度との間に相関があることが知られている。チルトやツイストのモザイク広がりを小さくすることで、上記の欠陥の密度が低減され、高品質なＩＩＩ族窒化物半導体薄膜が得られやすい。
なお、チルトやツイストのモザイク広がりの大きさは、基板表面に平行に形成された特定の格子面（対称面）や、基板表面に垂直に形成された特定の格子面に対してＸＲＣ測定を行い、得られた回折ピークのＦＷＨＭを調べることで評価することができる。
なお、図８Ａ〜図８Ｄや上記の説明は、チルトやツイストのモザイク広がりを、概念的にわかりやすく説明するもので、何ら厳密性を保証するものではない。
また一般に、ＩＩＩ族窒化物半導体薄膜には、図９に示すような＋ｃ極性と−ｃ極性の成長様式があり、−ｃ極性の成長に比べて＋ｃ極性の成長の方が良質なエピタキシャル膜が得られやすいことが知られている。従って、スパッタリング法をＩＩＩ族窒化物半導体薄膜の成膜プロセスとして採用するうえで、＋ｃ極性のエピタキシャル膜が得られることが望ましい。
なお、本明細書中では、「＋ｃ極性」とはＡｌＮ、ＧａＮ、ＩｎＮに関し、それぞれＡｌ極性、Ｇａ極性、Ｉｎ極性を意味する用語とする。また、「−ｃ極性」とはＮ極性を意味する用語とする。
一方、従来より、良質なＩＩＩ族窒化物半導体薄膜を得るための数多くの試みがなされている（特許文献１，２参照）。
特許文献１には、スパッタリング法を用いてＩＩＩ族窒化物半導体薄膜（特許文献１では、ＡｌＮ）をα‐Ａｌ２Ｏ３基板上に成膜する前に、基板に対するプラズマ処理を行うことで、ＩＩＩ族窒化物半導体薄膜の高品質化を実現する方法、とりわけ、チルトのモザイク広がりが極めて小さなＩＩＩ族窒化物半導体薄膜を得る方法が開示されている。
また、特許文献２には、基板上にＩＩＩ族窒化物半導体（特許文献２においては、ＩＩＩ族窒化物化合物）からなる緩衝層（特許文献２においては中間層）をスパッタリング法により形成し、このＩＩＩ族窒化物半導体からなる緩衝層上に下地膜を備えるｎ型半導体層、発光層、ｐ型半導体層を順次積層するＩＩＩ族窒化物半導体（特許文献２においては、ＩＩＩ族窒化物化合物半導体）発光素子の製造方法が開示されている。
特許文献２において、ＩＩＩ族窒化物半導体からなる緩衝層を形成する手順としては、基板に対してプラズマ処理を施す前処理工程と、前処理工程に次いでスパッタリング法によりＩＩＩ族窒化物半導体からなる緩衝層を成膜する工程とを備えていることが記載されている。また、特許文献２において、基板およびＩＩＩ族窒化物半導体からなる緩衝層の好ましい形態として、α‐Ａｌ２Ｏ３基板およびＡｌＮが用いられており、下地膜を備えるｎ型半導体層、発光層、ｐ型半導体層の成膜方法としては、ＭＯＣＶＤ法が好ましく用いられている。
国際公開第２００９／０９６２７０号 特開２００８−１０９０８４号公報
Ｙ． Ｄａｉｇｏ， Ｎ． Ｍｕｔｓｕｋｕｒａ，「Ｓｙｎｔｈｅｓｉｓ ｏｆ ｅｐｉｔａｘｉａｌ ＧａＮ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｆｉｌｍ ｂｙ ｕｌｔｒａ ｈｉｇｈ ｖａｃｕｕｍ ｒ．ｆ． ｍａｇｎｅｔｒｏｎ ｓｐｕｔｔｅｒｉｎｇ ｍｅｔｈｏｄ」、Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ ４８３ （２００５） ｐ３８−４３．
以上から明らかなように、特許文献１に記載された技術は、チルトのモザイク広がりを低減することができる技術であるが、スパッタリング法を用いてさらに高品質なエピタキシャル膜を形成するためにはまだ改善すべき課題が残されている。特に、前述のように＋ｃ極性の成長ができれば良質のエピタキシャル膜を形成することができるので、基板全面において、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を形成することが望まれるが、特許文献１には、所望の極性を得るための具体的手段は述べられていない。本発明者らが特許文献１に開示された技術の確認実験を行なった結果、得られたＩＩＩ族窒化物半導体薄膜は、モザイク広がりの少ないエピタキシャル膜として得られているものの、＋ｃ極性と−ｃ極性が混在していた。従って、特許文献１に開示された技術だけでは＋ｃ極性のＩＩＩ族窒化物半導体薄膜を得られないことは明らかである。
また、特許文献２に記載された技術は、以下の観点で必ずしも十分なものではないと言わざるを得ない。
すなわち、特許文献２には、スパッタリング法を用いて成膜したＩＩＩ族窒化物半導体からなる緩衝層について、極性の制御方法が記載されていない。本発明者らが、特許文献２に開示された技術の確認実験を行なった結果においても、得られた発光素子では良好な発光特性を得ることができなかった。
本発明者らは、上記特許文献２における確認実験で得られた発光素子について更に調査したところ、スパッタリング法を用いて成膜したＩＩＩ族窒化物半導体からなる緩衝層が、＋ｃ極性と−ｃ極性とが混在したエピタキシャル膜となっていることがわかった。より詳しくは、下地膜を備えるｎ型半導体層、発光層、ｐ型半導体層をＭＯＣＶＤ法により順次積層しても、ＩＩＩ族窒化物半導体からなる緩衝層における極性の混在に起因した反位境界などの欠陥が素子内部に多く形成され、発光特性を低下させていた。すなわち、特許文献２に開示された技術だけでは、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を得られず、良好な発光特性の発光素子を得られないことが明らかである。
このように、特許文献１、２に開示されている従来技術だけでは、ＩＩＩ族窒化物半導体薄膜の極性の制御、すなわち、＋ｃ極性のエピタキシャル膜を得ることが難しく、より良好な発光素子を得ることは困難であった。
さらに、本発明者らは、上記の特許文献１、２の確認実験の結果から、スパッタリング法を用いて作製したＩＩＩ族窒化物半導体薄膜が極性の混在したエピタキシャル膜であるときには、素子内部に形成された反位境界などの欠陥による素子特性の低下は避けられないとの結論を得た。
本発明の目的は、上記問題点に鑑み、＋ｃ極性のエピタキシャル膜をスパッタリング法により作製することが可能な成膜方法、及びこの成膜方法に適した真空処理装置を提供すること、さらに、このエピタキシャル膜を用いた半導体発光素子および半導体電子素子の製造方法、ならびにこの製造方法により製造した半導体発光素子および半導体電子素子、および照明装置を提供することにある。
本発明者らは、鋭意研究の結果、後述するように、エピタキシャル膜の極性が基板ホルダーへの基板の載置方法に左右されること、更に、基板外周部に設置した導電性の基板保持装置にインピーダンス可変機構を接続し、基板保持装置のインピーダンスを調整することによって、エピタキシャル膜の極性が左右されることを見出し、本発明を完成させた。
本発明に係る成膜方法は、真空排気可能な真空容器と、前記真空容器内に基板を支持するための基板保持部と、前記基板保持部に保持された前記基板を任意の温度に加熱できるヒーターと、前記真空容器内に設けられ、ターゲットを取り付けることが可能なターゲット電極と、前記ターゲット電極を介して前記ターゲットに高周波電力を投入する高周波電源と、前記基板保持部に保持された前記基板の周囲に配置され、前記高周波電源から投入された高周波電力が接地に帰還する帰還経路の一部を形成する電極部と、前記電極部のインピーダンスを調整するインピーダンス調整部と、を備えた真空処理装置を用いて、前記基板上にスパッタリング法によりウルツ鉱構造の半導体薄膜のエピタキシャル膜を形成する成膜方法であって、前記基板を前記ヒーターの基板対向面と所定距離だけ離間して保持されるように前記基板保持部に保持させる基板搬送工程と、前記基板保持部に保持された前記基板上にウルツ鉱構造の半導体薄膜を形成する成膜工程と、前記成膜工程の際に、前記電極部のインピーダンスが所定の値になるように前記インピーダンス調整部を調整するインピーダンス調整工程と、を有することを特徴とする。
また、本発明に係る半導体発光素子および半導体電子素子の製造方法は上記の成膜方法を有することを特徴とする。また、本発明に係る半導体発光素子および半導体電子素子は上記の成膜方法によって作製されたウルツ鉱構造の半導体薄膜のエピタキシャル膜を有することを特徴とする。本発明に係る照明装置は上記の半導体発光素子を備えることを特徴とする。
或いは、本発明に係る真空処理装置は、真空排気可能な真空容器と、前記真空容器内に基板を支持するための基板保持部と、前記基板保持部に保持された前記基板を任意の温度に加熱できるヒーターと、前記真空容器内に設けられ、ターゲットを取り付けることが可能なターゲット電極と、前記ターゲット電極を介して前記ターゲットに高周波電力を投入する高周波電源と、前記基板保持部に保持された前記基板の周囲に配置され、前記高周波電源から投入された高周波電力が接地に帰還する帰還経路の一部を形成する電極部と、前記電極部のインピーダンスを調整するインピーダンス調整部と、を備え、前記基板保持部は、前記真空容器内において、前記ターゲット電極の重力方向に設けられた真空処理装置であって、前記基板を前記ヒーターの基板対向面と所定距離だけ離間して保持されるように前記基板保持部に保持させる基板搬送工程と、前記基板保持部に保持された前記基板上にウルツ鉱構造の半導体薄膜を形成する成膜工程と、前記成膜工程の際に、前記電極部のインピーダンスが所定の値になるように前記インピーダンス調整部を調整するインピーダンス調整工程と、を行うことを特徴とする。
本発明の成膜方法、真空処理装置によれば、チルトやツイストのモザイク広がりが少なく、且つ、＋ｃ極性のウルツ鉱構造からなるエピタキシャル膜を基板上にスパッタリング法を用いて作製することができる。また、本発明の成膜方法、真空処理装置によれば、このような＋ｃ極性の割合の、処理される基板間ごとのばらつきを低減し、エピタキシャル膜を再現性良く得ることができる。さらに、本発明の成膜方法により作製された半導体発光素子および半導体電子素子、或いは、半導体発光素子を備えた照明装置は安定した品質を有する。
本発明の一実施形態に係る高周波スパッタリング装置の断面概略図である。 本発明の一実施形態に係るヒーターの断面概略図である。 本発明の一実施形態に係るヒーターの他の断面概略図である。 本発明の一実施形態に係るヒーター電極の構成例を示す上面図である。 本発明の一実施形態に係るヒーター電極の構成例を示す上面図である。 本発明の一実施形態に係る基板保持装置の構成例を示す図である。 本発明の一実施形態に係る基板保持装置の支持部の構成例を示す図である。 本発明の一実施形態に係る基板保持装置の支持部の他の構成例を示す図である。 ＩＩＩ族窒化物半導体からなる結晶のチルトおよびツイストのモザイク広がりを示す模式図である。 ＩＩＩ族窒化物半導体からなる結晶のチルトおよびツイストのモザイク広がりを示す模式図である。 ＩＩＩ族窒化物半導体からなる結晶のチルトおよびツイストのモザイク広がりを示す模式図である。 ＩＩＩ族窒化物半導体からなる結晶のチルトおよびツイストのモザイク広がりを示す模式図である。 ＩＩＩ族窒化物半導体薄膜における＋ｃ極性と−ｃ極性を示す模式図である。 本発明の一実施形態に係る、ＩＩＩ族窒化物半導体薄膜の、ＣＡＩＣＩＳＳ測定による測定結果を示す図である。 本発明のターゲット電極に誘起されている電圧と第二の基板支持装置に誘起されている電圧との関係の一例を示す模式図である。 本発明のターゲット電極に誘起されている電圧と第二の基板支持装置に誘起されている電圧との関係の一例を示す模式図である。 本発明のターゲット電極に誘起されている電圧と第二の基板支持装置に誘起されている電圧との関係の一例を示す模式図である。 本発明の一実施形態に係るインピーダンス可変機構の回路図の構成例である。 本発明の一実施形態に係るインピーダンス可変機構の回路図の構成例である。
以下、図面を参照して本発明の実施形態を詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
本発明に関する主な特徴は、後述するエピタキシャル成長用基板上に、例えば高周波スパッタリング法といったスパッタリング法によりウルツ鉱構造を有する半導体薄膜をエピタキシャル成長させる際に、ヒーターにより加熱された基板をヒーターの基板対向面から所定距離だけ離間して保持しながらウルツ鉱構造を有する半導体薄膜の成膜を行うことにある。なお、エピタキシャル成長用基板としては、例えば、α−Ａｌ２Ｏ３基板、Ｓｉ基板、Ｇｅ基板といった非極性表面（後述）を有する基板、４Ｈ−ＳｉＣ基板、６Ｈ−ＳｉＣ基板といった有極性表面（後述）を有する基板などが挙げられる。ウルツ鉱構造を有する半導体薄膜としては、例えば、ウルツ鉱構造のＩＩＩ族窒化物半導体薄膜、ＺｎＯ系半導体薄膜などが挙げられる。
また、本発明の更なる特徴は、ヒーターにより加熱された基板をヒーターの基板対向面から所定距離だけ離間して保持しながら、上記ウルツ鉱構造を有する半導体薄膜の成膜を行う際に、基板外周部に配置した導電性の基板保持装置のインピーダンスを、該基板保持装置に接続したインピーダンス可変機構によって調整した状態でウルツ鉱構造を有する半導体薄膜の成膜を行うことにある。以下、図面を参照して本発明を説明する。なお、以下に説明する部材、配置等は発明を具体化した一例であって本発明を限定するものではなく、本発明の趣旨に沿って各種改変できることは勿論である。
図１乃至図７は本発明の一実施形態に係る真空処理装置（高周波スパッタリング装置）若しくは成膜されたエピタキシャル膜を用いて作製されるＬＥＤ構造についての図である。図面の煩雑化を防ぐため一部を除いて省略している。
図１は、本発明に係るＩＩＩ族窒化物半導体薄膜の成膜に用いたスパッタリング装置の一例の概略構成図である。スパッタリング装置Ｓを示した図１において、符号１０１は真空容器、符号１０２はターゲット電極、符号９９は基板ホルダー、符号１０３はヒーター、符号７０３は基板保持装置、符号１０５はターゲットシールド、符号１０６は高周波電源、符号１０７は基板、符号１０８はターゲット、符号１０９はガス導入機構、符号１１０は真空容器１０１内を排気する排気機構、符号１１２はリフレクタ、符号１１３は絶縁材、符号１１４はチャンバーシールド、符号１１５は磁石ユニット、符号１１６はターゲットシールド保持機構、符号１２０はマッチングボックス、符号２０３はヒーター電極をそれぞれ示している。また、符号７５０は基板保持装置７０３を支持するホルダー支持部である。符号Ｐは後述する基板保持装置５０３に保持された状態の基板に対向するヒーター１０３の上面（基板対向面）である。
真空容器１０１はステンレスやアルミニウム合金などの金属部材製であり、電気的に接地されている。また、真空容器１０１は不図示の冷却機構により壁面の温度上昇を防止ないしは低減している。さらに、真空容器１０１は、不図示のマスフローコントローラを介してガス導入機構１０９と接続され、不図示のバリアブルコンダクタンスバルブを介して排気機構１１０と接続されている。
ターゲットシールド１０５はターゲットシールド保持機構１１６を介して真空容器１０１に取り付けられている。ターゲットシールド保持機構１１６およびターゲットシールド１０５は、ステンレスやアルミニウム合金などの金属部材とすることができ、真空容器１０１と直流的に同電位になっている。
ターゲット電極１０２は、絶縁材１１３を介して真空容器１０１に取り付けられている。また、ターゲット１０８はターゲット電極１０２に取り付けられ、ターゲット電極１０２はマッチングボックス１２０を介し高周波電源１０６に接続されている。ターゲット１０８は、ターゲット電極１０２に直接取り付けてもよく、また銅（Ｃｕ）などの金属部材からなる不図示のボンディングプレートを介してターゲット電極１０２に取り付けてもよい。
また、ターゲット１０８は、Ａｌ、Ｇａ、Ｉｎの少なくとも一つを含む金属ターゲット、若しくは、上記ＩＩＩ族元素の少なくとも一つを含む窒化物ターゲットであってもよい。ターゲット電極１０２には、ターゲット１０８の温度上昇を防止するための不図示の冷却機構が備えられている。また、ターゲット電極１０２には、磁石ユニット１１５が内蔵されている。高周波電源１０６としては１３．５６ＭＨｚのものが工業的に利用しやすいが、他の周波数を用いることや、高周波に直流を重畳すること、あるいはそれらをパルスで用いることも可能である。
チャンバーシールド１１４は、真空容器１０１に取り付けられ、成膜時の真空容器１０１への膜の付着を防止している。
基板ホルダー９９は、ヒーター１０３、基板保持装置７０３（基板保持部）、リフレクタ１１２を主要な構成要素として有している。ヒーター１０３はヒーター電極２０３を内蔵している。基板保持装置７０３は、基板に接する部分が少なくとも絶縁部材であり、ホルダー支持部７５０によって固定されている。基板１０７を基板保持装置７０３に保持することで、該基板１０７をヒーター１０３の基板対向面Ｐから所定の隙間を有して配置することができる。なお、基板保持装置７０３の詳細な例については後述する。
本実施形態においては、図１に示すように、真空容器１０１内において、重力方向上側にターゲットを配置可能なターゲット電極１０２を配置し、ターゲット電極１０２よりも重力方向下側に基板ホルダー９９を配置している。従って、重力を利用して基板１０７を基板保持装置７０３に保持できるので、基板保持装置７０３の基板支持部（後述する符号７０４など）に基板１０７を当接した状態で載置するだけで、基板１０７の成膜面の全面をターゲット１０８側に晒すことができ、基板１０７全面にエピタキシャル膜形成を行うことができる。
なお、本実施形態では、真空容器１０１の重力方向上側にターゲット電極１０２を配置し、ターゲット電極１０２よりも重力方向下側に基板ホルダー９９を配置した例について示したが、真空容器１０１の重力方向上側に基板ホルダー９９を設置し、該基板ホルダー９９よりも重力方向下側にターゲット電極１０２を配置するようにしても良い。
図２または図３は、ヒーター１０３の構造例を示している。図２において、符号２０１はベース、符号２０２はベースコート、符号２０３はヒーター電極、符号２０４はバックサイドコート、符号２０５はオーバーコートである。
ベース２０１はグラファイトであり、ヒーター電極２０３、バックサイドコート２０４はパイロリティックグラファイト（ＰＧ： Ｐｙｒｏｌｙｔｉｃ Ｇｒａｐｈｉｔｅ）であり、ベースコート２０２、オーバーコート２０５はパイロリティックボロンナイトライド（ＰＢＮ： Ｐｙｒｏｌｙｔｉｃ Ｂｏｒｏｎ Ｎｉｔｒｉｄｅ）である。なお、ＰＢＮからなるベースコート２０２とオーバーコート２０５は高抵抗材料である。
このような構成により、ヒーター１０３は所定の波長帯域の赤外線を放出することができ、基板を任意の温度に加熱することができる。
図３は、ヒーターの他の構成例であり、符号３０１はベース、符号３０２はヒーター電極、符号３０３はバックサイドコート、符号３０４はオーバーコートである。ベース３０１はボロンナイトライド（ＢＮ： Ｂｏｒｏｎ Ｎｉｔｒｉｄｅ）であり、ヒーター電極３０２、バックサイドコート３０３はＰＧであり、オーバーコート３０４はＰＢＮである。なお、ＢＮからなるベース３０１とＰＢＮからなるオーバーコート３０４は高抵抗材料である。
なお、上記のヒーターを構成する材料は、従来の赤外線ランプに比べてα‐Ａｌ２Ｏ３基板を加熱する効率が高いため好ましく用いられているが、α‐Ａｌ２Ｏ３基板を所定の温度に加熱することができれば、これに限定されるのもではない。
図４Ａ、４Ｂにヒーター電極２０３（または３０２）の構成例（上面図）を示す。ヒーター１０３に内蔵されたヒーター電極２０３（または３０２）は図４Ａ、４Ｂのような電極パターンを有している。この電極パターンに電源（不図示）を接続し、直流または交流の電圧を印加することで、ヒーター電極２０３（または３０２）に電流が流れ、発生したジュール熱によりヒーター１０３が加熱される。基板はヒーター１０３から放射される赤外線により加熱される。
図４Ａ、４Ｂのような電極パターンを用いることにより、基板１０７の全面に均一に熱を付与することができるので、基板全面になるべく均一に熱が作用するような電極パターンを用いることは望ましい。しかしながら、本発明では、基板に対して均一に熱を作用させるような電極パターンを用いても、＋ｃ極性のエピタキシャル膜を成膜できることが重要であり、電極パターンそのものをどのような形状にするかは本質ではない。従って、本実施形態では、図４Ａ、４Ｂに示す電極パターンに限定されない。
図２および図３に示したヒーター１０３の構造例において、図４Ａ、４Ｂに示すようなパターンのヒーター電極２０３または３０２を形成した側の面を、符号Ｐを付してヒーター１０３の基板対向面としたが、ヒーター１０３は、図２または図３に示したヒーター１０３を裏返しにした構造、すなわち図２および図３に符号Ｐで示した面と反対の面を基板対向面としてもよい。この場合、バックサイドコート２０４または３０３を介して基板を加熱することになるため、基板加熱の電力効率が低下するものの、バックサイドコート２０４または３０３が均熱の役割を果たし、基板に対して均一に熱を作用させる効果がある。
図５は基板保持装置の構成例を示している。図５において、符号１０７は基板、符号７０３は基板保持装置である。基板保持装置７０３は、同一断面を有する略リング状の部材であり、第一の基板保持装置７０４及び第二の基板保持装置７０５を有している。第一の基板保持装置７０４の内周側に設けられた７０４ａに基板１０７の外周部分が当接された状態で載置される。第二の基板保持装置７０５は、第一の基板保持装置７０４の外周部分を支持する。図中のｄ１は基板保持装置７０３に配置された基板１０７の裏面と基板対向面Ｐと隙間であり、ｄ２は第一の基板保持装置７０４と基板対向面Ｐと隙間である。
図６は、基板保持装置７０３の支持部の構成例を示す模式図である。ホルダー支持部７５０は、第二の基板保持装置７０５を支持する部材であり、導電材７５１、絶縁材７５３、およびステンレスパイプ７５５を主要な構成要素としている。導電材７５１は、真空容器１０１の外側に設けられた高周波電源７５７および第二の基板保持装置７０５に電気的に接続されている。高周波電源７５７と導電材７５１との間には、マッチングボックス９００５が接続されている。よって、第二の基板保持装置７０５には導電材７５１を介して高周波電源７５７から高周波電力が供給される。導電材７５１は絶縁材７５３とステンレスパイプ７５５とで覆われている。
また、導電材７５１と真空容器１０１との絶縁も絶縁材７５３によって確保している。絶縁材７５３によってステンレスパイプ７５５と第二の基板保持装置７０５が電気的に接触しないように構成されている。このように、ホルダー支持部７５０は、第二の基板保持装置７０５を支持すると共に、該第二の基板保持装置７０５に電力を供給するように構成されている。このため、Ｎ２や希ガスなどのガスを含有した雰囲気において、第二の基板保持装置７０５に高周波電力を供給することで、基板近傍にプラズマを発生させ、基板の表面処理を行うことが可能である。また、センサ９００１は、ターゲット電極１０２と第二の基板保持装置７０５との直流および高周波の電圧を、同期して測定できるセンターであり、例えばオシロスコープを用いることができる。なお、センサ９００１はスパッタリング装置Ｓに取り外し可能な構成とすることができ、成膜工程では取り外した状態で成膜を行うことができる。
なお、基板近傍にプラズマを発生させ、基板の表面処理を行わない場合は、第二の基板保持装置７０５に接続されるマッチングボックスおよびマッチングボックスを介して接続される高周波電源は必ずしも必要ではない。第二の基板保持装置７０５に高周波電源を接続しない場合の構成例を図７に示す。第二の基板保持装置７０５に高周波電源を接続しない場合は、第二の基板保持装置７０５にインピーダンス調整部としてのインピーダンス可変機構９００２が接続されていればよい。図７については後述する。
なお、本発明において、プラズマを基準に考えた場合の、高周波電力の投入経路と帰還経路とは、以下のように説明できる。例えば、図６においては、高周波電源１０６よりマッチングボックス１２０を介して、ターゲット電極１０２およびターゲット１０８へ高周波電力が投入される。この電力の経路を投入経路という。ターゲット１０８へ投入された高周波電力によりプラズマが発生し、スパッタリング現象を引き起こすことが可能となる。
一方、プラズマより、不図示のチャンバーシールド（図１ではチャンバーシールド１１４）や第２の基板保持装置７０５を介して、高周波電力は接地（グランド）へと帰還する。この電力の経路を帰還経路という。第２の基板保持装置７０５を介する場合は、導電材７５１、マッチングボックス９００５、高周波電源７５７を介して接地へと高周波電力が帰還することになる。本発明の重要なポイントは、この帰還経路にマッチングボックス９００５などのインピーダンス可変機構を設けることで、プラズマを基準にした高周波電力の帰還経路におけるインピーダンスを調整し、プラズマ状態の変化を抑制し、プラズマの特性の変化を許容範囲内に留める調整をすることにある。
例えば、特定のプラズマ状態が何らかの影響により推移してしまった場合に、帰還経路のインピーダンスを調整することで位相差の観点から元の状態へと戻すことができる。特定のプラズマ状態が推移する理由として、第２の基板保持装置７０５へのスパッタ物質の堆積が例示できる。
なお、帰還経路におけるインピーダンスを調整できる電極部として、例えば基板保持装置７０５の第一の基板保持装置７０４を支持する導電性部材のリングが挙げられる。
また図５において、第一の基板保持装置７０４は、下方から基板１０７を支持するための絶縁部材からなる基板支持部７０４ａを備えている。基板支持部７０４ａの裏側とヒーター１０３の基板対向面Ｐとの間には隙間ｄ１が、基板１０７とヒーター１０３の基板対向面Ｐとの間には隙間ｄ２がそれぞれ設けられている。隙間ｄ１は０．４ｍｍ以上が望ましく、隙間ｄ２は０．５ｍｍ以上が望ましく用いられる。隙間ｄ１が０．４ｍｍ未満の場合は、外周部に極性の混在したＩＩＩ族窒化物半導体薄膜が形成されやすく、隙間ｄ２が０．５ｍｍ未満の場合は、基板全面に極性の混在したＩＩＩ族窒化物半導体薄膜が形成されやすくなるため好ましくない。
なお、隙間ｄ１およびｄ２は、広くするとヒーター１０３による基板１０７の加熱効率が低下するため、広げすぎるのは好ましくない。また、隙間ｄ１およびｄ２、特にｄ２は、広げ過ぎるとヒーター１０３と基板１０７の間の空間にプラズマが発生してしまい、本発明の効果が失われてしまうことがあるため、５ｍｍ以下にすることが望ましく、より好ましくは２ｍｍ以下にすることが望ましい。
第二の基板保持装置７０５に電力を供給する必要がない場合、導電材７５１には、マッチングボックス９００５およびマッチングボックス９００５を介して接続される高周波電源７５７は必ずしも必要ではなく、例えば図７のように、マッチングボックス９００５と高周波電源７５７に替えてインピーダンス可変機構９００２が接続されればよい。
この場合、基板保持装置７０５を介して、接地へと帰還する高周波電力は、導電材７５１、インピーダンス可変機構９００２を介して接地へと高周波電力が帰還することになる。インピーダンス可変機構を介した帰還経路でも、プラズマを基準にした高周波電力の帰還経路におけるインピーダンスを調整し、プラズマ状態の変化を抑制し、プラズマの特性の変化を許容範囲内に留めることができる。帰還経路におけるインピーダンスを調整できる電極部として、例えば基板保持装置７０５の第一の基板保持装置７０４を支持する導電性部材のリングが挙げられる。
図７に第二の基板保持装置７０５に高周波電源を接続しない場合の構成例を示す。この場合、ターゲット電極１０２と第二の基板保持装置７０５とに誘起される直流または／および高周波の電圧をモニターすることが可能なセンサ９００１が取り付けられていることが望ましい。センサ９００１は、ターゲット電極１０２と第二の基板保持装置７０５との直流および高周波の電圧を、同期して測定できる構成であることが望ましい。こうすることで、ターゲット電極１０２に誘起される直流または／および高周波の電圧と、第二の基板保持装置７０５に誘起される直流または／および高周波の電圧との関係を確認することができる。より具体的には、ターゲット電極１０２に誘起される直流電圧と、第二の基板保持装置７０５に誘起される直流電圧との関係を確認することができる。また、ターゲット電極１０２に誘起される高周波電圧と、第二の基板保持装置７０５に誘起される高周波電圧との位相差（電位の位相差）を確認することができる。更に、ターゲット電極１０２に誘起される高周波電圧と、第二の基板保持装置７０５に誘起される高周波電圧との、振幅の関係を確認することができる。このような構成を用いることによって、第二の基板保持装置７０５のインピーダンスが、処理される基板間ごとに大きく変動しないように、インピーダンス可変機構（インピーダンス調整部）に備えられた可変コンデンサの容量を調整することができる。従って、ウルツ鉱構造からなるエピタキシャル膜の＋ｃ極性の割合が、処理される基板ごとに変化することを防ぎ、品質を安定させることができる。
なお、図７に示した基板保持装置の構成例においては、基板支持部７０４ａをリング状の絶縁部材を用いているが、リング状でなくても良い。例えば、基板支持部７０４ａを、開口部が形成されていない板状の絶縁部材としても良い。この場合は、基板支持部をヒーター１０３から所定の隙間（例えば、ｄ１）を有して配置することは言うまでもない。ただし、本実施形態のように、基板支持部をリング状にすることにより、基板１０７とヒーター１０３の基板対向面Ｐとを所定の隙間を有して配置しつつ、基板１０７をヒーター１０３に晒すことができる。従って、効率良く基板１０７を加熱できるので、基板支持部をリング状にすることは好ましい形態である。
また、基板支持部７０４ａに用いられる絶縁部材としては、例えば、石英、サファイア、アルミナ、ＢＮ等を用いることができる。
基板保持装置７０３の構造は、図７に示す構造を用いてもよいし、他の構造の基板保持装置を用いてもよい。本実施形態で重要なことは、ＩＩＩ族窒化物半導体薄膜の成膜において、基板をヒーターの基板対向面Ｐから所定距離、離間して配置することである。本実施形態においては、ヒーターの基板対向面Ｐと基板との間の空間を隙間としているが、この隙間に絶縁部材を充填しても同様の効果が得られると考えられる。従って、基板をヒーターの基板対向面Ｐから所定距離、離間して配置できる構造であれば、図５の構成に限らずいずれの構造の基板保持装置を用いても良い。例えば、リフトピンの昇降により基板受け渡しを行う機構を有する装置の場合、リフトピンを用いて基板をヒーター１０３の基板対向面Ｐから所定の隙間を有する位置に保持してもよい。ただしこの場合、基板の外周のヒーター１０３との隙間から膜が回り込み、ヒーター１０３の基板対向面Ｐに膜が付着して、ヒーター１０３からの輻射が経時的に変化してしまうので、本実施形態が望ましい形態である。
上述した図６，７の構成では、インピーダンスを調整できる電極部としての基板保持装置７０５は、第一の基板保持装置７０４を支持する導電性部材のリングとして構成されている。しかしながら、第一の基板保持装置７０４の周囲に、インピーダンスを調整できる導電性のリングを設け電極部とする構成でもよい。この場合、第一の基板保持装置７０４の外周部に設けられた電極部に、インピーダンス可変機構（インピーダンス調整部）９００２、９００５や高周波電源が接続されることになる。インピーダンスを調整できる電極部は成膜位置にある基板の外周部にあることが望ましい。さらに、第一の基板保持装置７０４の一部の厚さを変更して、第一の基板保持装置がヒーター１０３の基板対向面Ｐに配設された状態で、第一の基板保持装置の裏側（ヒーター１０３と対向する側）とヒーター１０３の基板対向面Ｐとの間が隙間ｄ１となり、基板１０７とヒーター１０３の基板対向面Ｐとの間が隙間ｄ２となるような形状にしてもよい。
また、ＩＩＩ族窒化物半導体薄膜の成膜を行う前に、図６に示す第二の基板保持装置７０５に接続された高周波電源７５７を用いて基板近傍にプラズマを発生させ、基板表面に付着した水分や炭化水素などの成分を除去しても良い。さらに、ヒーター電極の構造は、図４Ａ、４Ｂに示すどちらのパターンを用いてもよいし、上述のように他の構造のパターンを用いても良い。
以下、図面を参考にしながら、本発明の一実施形態に係るスパッタリング装置を用いてウルツ鉱構造を有するＩＩＩ族窒化物半導体薄膜の成膜方法（エピタキシャル形成方法）を説明する。本実施形態においては、以下の第一から第五の工程を有する方法によってα−Ａｌ２Ｏ３基板上にエピタキシャル膜を形成する。なお、本実施形態では、ウルツ構造を有するＩＩＩ族窒化物半導体薄膜の成膜方法について説明しているが、本実施形態に係る成膜方法を、α−Ａｌ２Ｏ３基板上にＺｎＯ系半導体薄膜を形成する際に適用しても良いことは言うまでもない。
まず、第一の工程（基板搬送工程）として、排気機構１１０により所定の圧力に保持された真空容器１０１に基板１０７を導入する。この際、基板（α−Ａｌ２Ｏ３基板）１０７は不図示の搬送ロボットにより、ヒーター１０３の上部まで搬送され、ヒーター１０３から突き出た不図示のリフトピンの上部に載置される（基板搬送）。その後、基板１０７を保持したリフトピンを降下させ、基板保持装置５０３に基板１０７を配置する。
次に、第二の工程（基板加熱工程）として、ヒーター１０３に内蔵されたヒーター電極２０３に印加する電圧を制御し、基板１０７を所定温度に保持する。この際、ヒーター１０３に内蔵された熱電対（不図示）を用いてヒーター１０３の温度をモニターするか、真空容器１０１に設置された不図示のパイロメータを用いてヒーター１０３の温度をモニターし、それらの温度が所定の温度となるように制御する。
次に、第三の工程として、ガス導入機構１０９よりＮ２ガス、希ガス、Ｎ２ガスと希ガスの混合ガスのいずれかを真空容器１０１へ導入し、マスフローコントローラ（不図示）およびバリアブルコンダクタンスバルブ（不図示）によって真空容器１０１の圧力が所定の圧力となるように設定する。
次に、第四の工程として、第二の基板保持装置７０５のインピーダンスを調整する。図６に示す基板保持装置を用いる場合、マッチングボックス９００５を用いて第二の基板保持装置７０５のインピーダンスを調整することが望ましい。また、図７に示す基板保持装置を用いる場合、インピーダンス可変機構９００２を用いて第二の基板保持装置７０５のインピーダンスを調整することが望ましい。図６および図７に示す基板保持装置を用いる場合、ターゲット電極１０２と第二の基板保持装置７０５とに誘起される直流または／および高周波の電圧をモニターすることが可能なセンサ９００１が取り付けられていることが望ましい。
センサ９００１は、ターゲット電極１０２と第二の基板保持装置７０５との直流および高周波の電圧を、同期して測定できる構成であることが望ましい。こうすることで、ターゲット電極１０２に誘起される直流または／および高周波の電圧と、第二の基板保持装置７０５に誘起される直流または／および高周波の電圧との関係を確認することができる。より具体的には、ターゲット電極１０２に誘起される直流電圧と、第二の基板保持装置７０５に誘起される直流電圧との関係を確認することができる。また、ターゲット電極１０２に誘起される高周波電圧と、第二の基板保持装置７０５に誘起される高周波電圧との位相差（電位の位相差）を確認することができる。更に、ターゲット電極１０２に誘起される高周波電圧と、第二の基板保持装置７０５に誘起される高周波電圧との、振幅の関係を確認することができる。このような構成を用いることによって、第二の基板保持装置７０５のインピーダンスが、処理される基板ごとに大きく変動しないようにインピーダンス可変機構９００２に備えられた可変コンデンサの容量を調整することができる。
なお、可変コンデンサの容量の調整は、後述の第五の工程（成膜工程）の前に行われてもよいが、第五の工程（成膜工程）中に可変コンデンサの容量の調整を行ってもよい。第五の工程（成膜工程）の前に可変コンデンサの容量の調整を行うときは、例えば、望ましい電位の位相差となるように、コンデンサ容量の調整値を、センサ９００１の測定結果に基づいて予め決定しておくとよい。なお、電位の位相差の経時変化に対応するためには、コンデンサ容量の調整値を所定の積算電力毎に決定しておくとよい。
他の調整方法として、第五の工程（成膜工程）中に可変コンデンサの容量の調整を行うときは、例えば、望ましい電位の位相差となるようにコンデンサを調整しながら成膜を行うとよい。センサ９００１で測定した波形が、例えば、図１１のようになるようにインピーダンス調整装置（インピーダンス調整部）９００２，９００５の各コンデンサ容量を調整するとよい。
最後に、第五の工程（成膜工程）として、高周波電源１０６より高周波電力を印加し、ターゲット１０８前面に高周波プラズマを発生させ、プラズマ中のイオンがターゲット１０８を構成する元素をたたき出すことにより、ＩＩＩ族窒化物半導体薄膜を成膜する。なお、ターゲット１０８に金属ターゲットを用いた場合、プロセスガスとしてはＮ２ガスまたはＮ２ガスと希ガスの混合ガスが好ましく用いられる。この場合、ターゲット１０８の表面、基板１０７の表面、ターゲット１０８と基板１０７の間の空間のうち、少なくとも一つの領域で金属ターゲットを構成するＩＩＩ族元素が窒化し、基板上にＩＩＩ族窒化物半導体薄膜が形成される。なお、本実施形態では、ターゲット電極１０２に接続した電源は、高周波電源１０６であるが、高周波電源と直流電源とを並列接続して、高周波電力に直流電力を重畳する方式としてもよい。この場合は、直流電源とターゲット電極１０２との間にローパスフィルターを設置するなどして、直流電源へ高周波電力が投入されないようにすることが望ましい。
また、窒化物ターゲットを用いた場合には、Ｎ２ガス、希ガス、Ｎ２ガスと希ガスの混合ガスのいずれかが好ましく用いられ、ターゲット表面からは原子または窒化物分子の形態でスパッタ粒子が放出される。ターゲット表面から原子として放出されたＩＩＩ族元素は、ターゲット１０８の表面、基板１０７の表面、ターゲット１０８と基板１０７の間の空間のうち、少なくとも一つの領域で窒化し、基板上にＩＩＩ族窒化物半導体薄膜が形成される。一方、ターゲット表面から放出された窒化物分子の大部分は、基板に到達し、ＩＩＩ族窒化物半導体薄膜を形成する。
ターゲット表面から放出された窒化物分子の一部は、基板１０７の表面、又はターゲット１０８と基板１０７の間の空間で解離する可能性があるが、解離により生成されたＩＩＩ族元素は、基板１０７の表面、ターゲット１０８と基板１０７の間の空間の少なくとも一方で、再度窒化され、ＩＩＩ族窒化物半導体薄膜を形成する。
第一の工程における所定の圧力は、５×１０−４Ｐａ未満であることが望ましく、それ以上では、ＩＩＩ族窒化物半導体薄膜の内部に酸素等の不純物が取り込まれ、良好なエピタキシャル膜が得られにくい。また、第一の工程におけるヒーター１０３の温度について特に限定するものではないが、生産性の観点からは成膜時の基板温度を得るための温度に設定しておくことが望ましい。
第二の工程における所定の温度は、第五の工程における成膜温度に設定しておくことが生産性の観点から望ましく、また、第三の工程における所定の圧力は、第五の工程における成膜圧力に設定しておくことが生産性の観点から望ましい。第二の工程および第三の工程とは、実施のタイミングが入れ替わってもよく、また、同時に実施されても良い。また、第二の工程で設定された温度および第三の工程で設定された圧力は、少なくとも第五の工程を開始するまで保持されていることが生産性の観点から望ましい。
第五の工程を行う際の基板温度は、１００〜１２００℃の範囲となるように設定することが望ましく、更に４００〜１０００℃の範囲とすると好適である。１００℃未満の場合は、アモルファス構造の混在した膜が形成されやすく、１２００℃より高い温度では、膜自体が形成されないか、形成されたとしても熱応力のために欠陥の多いエピタキシャル膜が得られやすい。また、第五の工程における成膜圧力は０．１〜１００ｍＴｏｒｒ（１．３３×１０−２〜１．３３×１０１Ｐａ）の範囲に設定されることが望ましく、更に、１．０〜１０ｍＴｏｒｒ（１．３３×１０−１〜１．３３Ｐａ）の範囲に設定されると好適である。
０．１ｍＴｏｒｒ（１．３３×１０−２Ｐａ）未満では、高エネルギー粒子が基板表面に入射されやすくなるため、良質なＩＩＩ族窒化物半導体薄膜が得られにくく、１００ｍＴｏｒｒ（１．３３×１０１Ｐａ）より高い圧力では、成膜速度が極端に遅くなるため好ましくない。第四の工程を開始する際には、真空容器１０１の圧力を一時的に成膜圧力以上に高めて、プラズマの発生を促進することも可能である。この場合、プロセスガスの少なくとも一種類のガス流量を一時的に多く導入することで成膜圧力を高めてもよく、また、バリアブルコンダクタンスバルブ（不図示）の開度を一時的に小さくすることで成膜圧力を高めてもよい。
さらに、第一の工程の前には、前処理室（不図示）に基板１０７を搬送し、成膜温度以上の温度での基板１０７の熱処理やプラズマ処理を行う工程を有してもよいことももちろんである。
（第一の実施例）
本発明の第一の実施例として、本発明の一実施形態にかかる、ウルツ鉱構造を有するＩＩＩ族窒化物半導体薄膜の成膜方法を用いてＡｌＮ膜をα−Ａｌ２Ｏ３（０００１）基板上に成膜する例、より詳しくは、基板保持装置によりヒーターの基板対向面との隙間を有して載置したα−Ａｌ２Ｏ３（０００１）基板上にスパッタリング法を用い、第二の基板保持装置のインピーダンスを調整した状態で、ウルツ鉱構造を有するＡｌＮ膜を形成する例について説明する。なお、本実施例において、ＡｌＮ膜は図１と同様のスパッタリング装置を用いて成膜し、ヒーターの構造は図２、ヒーター電極のパターンは図４Ａ、基板保持装置は図５、ホルダー支持部は図６と同様のものを用いる。図６におけるマッチングボックス９００５の回路図は、図１４Ａである。また、図５における基板支持部７０４ａとヒーター１０３の基板対向面Ｐとの間の隙間ｄ１と基板１０７とヒーター１０３の基板対向面Ｐとの間の隙間ｄ２は、それぞれ、１ｍｍ、２ｍｍとする。
本実施例においては、先ず、第一の工程により１×１０−４Ｐａ以下に保持された真空容器１０１にα−Ａｌ２Ｏ３（０００１）基板を搬送して基板保持装置７０３に配置し、第二の工程により基板を第五の工程の成膜温度である５５０℃に保持する。このときヒーター１０３は、内蔵した熱電対のモニター値が７５０℃になるよう制御する。次に、第三の工程によりＮ２とＡｒの混合ガスをＮ２／（Ｎ２＋Ａｒ）：２０％となるように導入し、真空容器１０１の圧力を第五の工程の成膜圧力である３．７５ｍＴｏｒｒ（０．５Ｐａ）に設定する。次に、図１４ＡにおけるＣ１が２１９〜１３７０ｐＦ、Ｃ２が８０．５〜４８０ｐＦの可変コンデンサと、Ｃ３が４．７ｐＦの固定コンデンサと、Ｌ２が０．８８６μＨ、Ｌ１が０．３５μＨのコイルとを有するマッチングボックス９００５を用いる。まず始めに、Ｃ１を１３７０ｐＦ、Ｃ２を１４４．４２ｐＦとなるように設定した。この状態で第五の工程により高周波電源１０６から２０００Ｗの高周波電力を金属Ａｌからなるターゲット１０８に印加し、スパッタリング法により基板上に膜厚５０ｎｍのＡｌＮ膜を形成した。それぞれの可変コンデンサの調整値は、センサ９００１の測定結果に基づいて予め決定しておいた値である。
この時の、センサ９００１によって測定した、ターゲット電極に誘起されている電圧と、第二の基板支持装置に誘起されている電圧との関係を図１１に示す。なお、図１１は現象をわかりやすく説明するため正弦波形によって表したイメージ図を示しているが、必ずしも正弦波形で計測されるとは限らない。なお、図１１において、電圧ＶＴＧＴがターゲット電極に誘起されている電圧、電圧ＶＨＯＬＤが第二の基板支持装置に誘起されている電圧である。また、図１１における電圧波形は、高周波電圧と直流電圧とを重畳させて表示している。
図１１からわかるように、ターゲット電極に誘起されている高周波電圧と、第二の基板支持装置に誘起されている高周波電圧とは、概ね逆相の関係となっている。また、ターゲット電極に誘起されている直流電圧は−２０Ｖ程度であり、第二の基板支持装置に誘起されている直流電圧は−１５０Ｖ程度である。更に、ターゲット電極に誘起されている高周波電圧の振幅は５７０Ｖ程度であり、第二の基板支持装置に誘起されている高周波電圧の振幅は４００Ｖ程度である。
なお、本実施例における成膜温度は、熱電対を埋め込んだα−Ａｌ２Ｏ３（０００１）基板によりあらかじめ基板温度測定を行い、そのときの、α−Ａｌ２Ｏ３（０００１）基板の温度と、ヒーターに内蔵した熱電対のモニター値、すなわち、ヒーターの温度との関係より設定するものである。
本実施例において、作製したＡｌＮ膜は、対称反射位置での２θ／ωスキャンモードのＸ線回折（ＸＲＤ）測定と、対称面に対するωスキャンモードでのＸＲＣ測定、Ｉｎ−ｐｌａｎｅ配置でのφスキャンモードのＸＲＣ測定、および、同軸型直衝突イオン散乱分光（ＣＡＩＣＩＳＳ： Ｃｏａｘｉａｌ Ｉｍｐａｃｔ Ｃｏｌｌｉｓｉｏｎ Ｉｏｎ Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定により評価する。ここで、対称反射位置での２θ／ωスキャンモードのＸＲＤ測定は結晶配向の確認に用い、対称面に対するωスキャンモードでのＸＲＣ測定とＩｎ−ｐｌａｎｅ配置でのφスキャンモードでのＸＲＣ測定は、それぞれ、チルトとツイストのモザイク広がりの評価に用いる。また、ＣＡＩＣＩＳＳ測定は極性の判定手段として用いる。
まず、本実施例において作製したＡｌＮ膜に対し、対称反射位置での２θ／ωスキャンモードのＸＲＤ測定を、測定範囲を２θ＝２０〜６０°の範囲として行うと、ＡｌＮ（０００２）面とα−Ａｌ２Ｏ３（０００６）面の回折ピークのみが観測され、ＡｌＮの他の格子面を示す回折ピークは観測されない。このことから、得られたＡｌＮ膜がｃ軸配向していることがわかる。
次に、本実施例に係るＡｌＮ膜に対し、対称面に対するωスキャンモードでのＸＲＣ測定を行う。なお、測定にはＡｌＮ（０００２）面を用いる。得られたＸＲＣプロファイルのＦＷＨＭは、検出器をオープンディテクタ状態とした場合は４５０ａｒｃｓｅｃ以下、検出器にアナライザー結晶を挿入した場合には１００ａｒｃｓｅｃ以下であり、作製したＡｌＮ膜におけるチルトのモザイク広がりが非常に小さいことを確認できる。また、作製条件によっては、検出器にアナライザー結晶を挿入した場合のＸＲＣ測定で、ＦＷＨＭが２０ａｒｃｓｅｃ以下となるものも得られる。
なお、検出器をオープンディテクタ状態とした場合が本来のＸＲＣ測定であるが、本実施例のように膜厚が薄い試料の場合には、膜厚効果や格子緩和によってＸＲＣプロファイルのＦＷＨＭが広がり、モザイク広がりを正しく評価することが困難となる。そのため、近年では上記のように、検出器にアナライザー結晶を挿入した場合も広義のＸＲＣ測定として扱われている。以下、特に断らない限り、ＸＲＣ測定ではオープンディテクタ状態を用いている。
次に、本実施例に係るＡｌＮ膜に対し、Ｉｎ−ｐｌａｎｅ配置でφスキャンモードのＸＲＣ測定を行う。なお、測定にはＡｌＮ｛１０−１０｝面を用いている。得られたＸＲＣプロファイルには６０°間隔に６本の回折ピークが現れ、ＡｌＮ膜が六回対称性を有していること、すなわち、ＡｌＮ膜がエピタキシャル成長していることが確認できる。また、最大強度の回折ピークから求めたＦＷＨＭは２．０°以下であり、作製したＡｌＮ膜のツイストのモザイク広がりが比較的小さいことがわかる。なお、α−Ａｌ２Ｏ３（０００１）基板とＡｌＮ膜の面内結晶方位を比較すると、α−Ａｌ２Ｏ３（０００１）基板のａ軸に対してＡｌＮ膜のａ軸が３０°面内回転していることを確認できる。これは、ＡｌＮ膜をα−Ａｌ２Ｏ３（０００１）基板上にエピタキシャル成長した際の一般的なエピタキシャル関係でＡｌＮ膜が形成されていることを示している。
図１０は、本実施例に係るＡｌＮ膜に対する、ＣＡＩＣＩＳＳ測定結果である。本測定において、Ａｌ信号をＡｌＮ［１１−２０］方位から入射角度を変えて検出しており、入射角度が７０°付近のピークが単一の形状として得られていることがわかる。このことは、得られたＡｌＮ膜が概ね＋ｃ極性（Ａｌ極性）となっていることを示している。
なお、ＣＡＩＣＩＳＳ測定は、微量の極性反転を検出することには適していない。すなわち、＋ｃ極性が支配的なＡｌＮ膜に、局所的に−ｃ極性が混在した場合に、−ｃ極性を検出できない可能性がある。そこで、＋ｃ極性よりも−ｃ極性のエッチングレートが早いことが知られているＮａＯＨ溶液でエッチング処理したところ、ピットがほとんど形成されなかった。このため、得られたＡｌＮ膜には−ｃ極性がほとんど形成されていないものと考えられる。
次に、ダミー基板を用い、上記と同様の条件にて連続してスパッタ処理を行い、積算電力で１００ｋＷｈ程度となった時点で、再度、ＡｌＮ膜をα−Ａｌ２Ｏ３（０００１）基板上に成膜した。この時の、センサ９００１によって測定した、ターゲット電極に誘起されている電圧と、第二の基板支持装置に誘起されている電圧との関係を図１２に示す。
図１２からわかるように、ターゲット電極に誘起されている高周波電圧と、第二の基板支持装置に誘起されている高周波電圧とは、概ね同相の関係となっている。また、ターゲット電極に誘起されている直流電圧は−９０Ｖ程度であり、第二の基板支持装置に誘起されている直流電圧は＋２０Ｖ程度である。このような状態で得られたＡｌＮ膜をＣＡＩＣＩＳＳで測定したところ、概ね＋ｃ極性となっていることがわかった。また、ＮａＯＨ溶液でエッチング処理したところ、比較的多くのピットが確認された。このため、得られたＡｌＮ膜は、全体として＋ｃ極性になっているが、局所的に−ｃ極性が混在しているものと考えられる。これは、第二の基板支持装置にＡｌＮ膜が堆積したことによって、第二の基板支持装置のインピーダンスが経時的に変化したことによると考えられる。
その後、ターゲット電極に誘起されている電圧と、第二の基板支持装置に誘起されている電圧との関係を、Ｃ１とＣ２とを変化させながらセンサ９００１によって調べたところ、Ｃ１を１３７０ｐＦ、Ｃ２を１４２．４２ｐＦとなるように設定することで、図１１とほぼ同様の状態を得ることができた。この状態でＡｌＮ膜を形成したところ、ＣＡＩＣＩＳＳ測定では、概ね＋ｃ極性と判定され、ＮａＯＨ溶液でのエッチング処理では、ピットがほとんど確認できないＡｌＮ膜、すなわち、−ｃ極性がほとんど混在していないＡｌＮ膜となっていることがわかった。すなわち、マッチングボックス９００５のＣ１やＣ２を調整したことによって、図１１の状態で得たＡｌＮ膜と同様のＡｌＮ膜を得ることができる。このため、ＡｌＮ膜の極性の再現性を高めることが可能となる。
なお、本実施例では、ターゲット電極に誘起されている電圧と、第二の基板支持装置に誘起されている電圧とが、逆相になる場合と、同相になる場合とを説明しているが、これに限定されるものではない。例えば、Ｃ１を９９５．９３ｐＦ、Ｃ２を１４０．４３ｐＦとした場合、ターゲット電極に誘起されている電圧と、第二の基板支持装置に誘起されている電圧とは、ＡｌＮ膜の成膜を繰り返し行うことによって、図１１と同様の状態から、図１３の状態へと変化することがわかった。図１３では、ターゲット電極に誘起されている高周波電圧に対して、概ね倍の周波数の高周波電圧が第二の基板支持装置に誘起されている。このような場合でも、上記と同様の方法を用いて、図１１の状態へ戻すことができる。すなわち、ＡｌＮ膜の極性の再現性を高めることが可能となる。
以上のことから、本実施例に係るＡｌＮ膜は、＋ｃ極性（Ａｌ極性）で、且つ、チルトのモザイク広がりが極めて小さなｃ軸配向エピタキシャル膜となっており、且つ、マッチングボックスによる第二の基板支持装置のインピーダンスを調整することによって、ＡｌＮ膜の極性の安定性を得ることができる。すなわち、本発明によれば、チルトおよびツイストのモザイク広がりを低減しつつ、＋ｃ極性のＩＩＩ族窒化物半導体薄膜を再現性良く得られることが明らかである。
（第一の比較例）
本発明の第一の比較例として、本発明に特徴的な第二の基板支持装置のインピーダンスの調整を行わず、α−Ａｌ２Ｏ３（０００１）基板上にスパッタリング法を用いてＡｌＮ膜を形成する例について説明する。なお、本比較例において、ＡｌＮ膜は第二の基板支持装置のインピーダンスの調整を行わなかったことを除いて第一の実施例と同一のスパッタリング装置、ヒーター、ヒーター電極を用いる。また、ＡｌＮ膜の成膜条件も第一の実施例と同一の条件を用いる。
本比較例において、始めに成膜したＡｌＮ膜は、ＮａＯＨ溶液によるエッチング処理によって、ピットの少ないＡｌＮ膜となっていることが確認された。一方、積算電力で１００ｋＷｈを経過した時に成膜したＡｌＮ膜は、ＮａＯＨ溶液によるエッチング処理によって、比較的多くのピットを有するＡｌＮ膜となっていることが確認された。更に、マッチングボックスを用いたインピーダンス調整を行わずに、ＡｌＮ膜を複数回成膜したところ、ＮａＯＨ溶液によるエッチング処理によって、更に多くのピットを有するＡｌＮ膜となっていることが確認された。
以上のことから、第二の基板支持装置のインピーダンスを調整せずに、α−Ａｌ２Ｏ３（０００１）基板上にＩＩＩ族窒化物半導体薄膜を形成した場合には、＋ｃ極性の再現性が悪くなる。
このように、本発明の大きな特徴は、ＩＩＩ族窒化物半導体の＋ｃ極性の再現性を良好とするために、基板外周部に設置した第二の基板支持装置のインピーダンスを調整することに着眼した点にあり、従来にはない技術思想である。
本発明では、上記本発明に特有の技術思想の下、基板をヒーターの基板対向面と所定の距離だけ離間して配置するための基板保持装置（基板支持部）を基板ホルダーに設け、ＩＩＩ族窒化物半導体薄膜の成膜において基板をヒーターの基板対向面から離間させている。また、基板外周部に設置した第二の基板支持装置のインピーダンスを調整している。こうすることで、上述の第一の実施例および第一の比較例にて示したように、ＩＩＩ族窒化物半導体薄膜の＋ｃ極性の再現性を良好に保つことができる。
なお、上記実施形態および実施例では、真空容器に基板のみを導入する場合について示したが、トレイを使用して基板を導入してもよく、本発明の思想の下、基板を載置したトレイが基板保持装置に配置される際、基板および基板を載置したトレイがヒーターと所定の距離だけ離間して配置されればよい。また、基板支持部７０４ａをトレイとして使用して基板を導入してもよい。
さらに本発明者らは、Ｓｉ（１１１）基板などの基板材料を用いる場合や、酸化亜鉛（ＺｎＯ）系半導体薄膜などの薄膜材料を形成する場合においても、上記の技術思想を適用することが高品質なエピタキシャル膜を再現性良く得るうえで有効であることを見出した。以下に、本発明の一実施形態に係る成膜方法を用いてウルツ鉱構造を有するＩＩＩ族窒化物半導体薄膜をＳｉ（１１１）基板上に形成する例（第二の実施例）、本発明の一実施形態に係る成膜方法を用いずＩＩＩ族窒化物半導体薄膜をＳｉ（１１１）基板上に形成する例（第二の比較例）、本発明の一実施形態に係る成膜方法を用いてウルツ鉱構造を有するＺｎＯ系半導体薄膜をα−Ａｌ２Ｏ３（０００１）基板上に形成する例（第三の実施例）、本発明の一実施形態に係る成膜方法を用いずＺｎＯ系半導体薄膜をα−Ａｌ２Ｏ３（０００１）基板上に形成する例（第三の比較例）について述べる。
（第二の実施例）
本実施例では、フッ酸処理により表面の自然酸化膜を除去したＳｉ（１１１）基板を用い、その他は、第一の実施例と同様の方法・条件によってウルツ鉱構造を有するＡｌＮ膜を形成する。ただし、本実施例における成膜温度（５５０℃）は、熱電対を埋め込んだＳｉ（１１１）基板により、あらかじめ行う基板温度測定の結果に基づいて設定している。
本実施例においてＳｉ（１１１）基板上に形成されるＡｌＮ膜は、第二の基板支持装置のインピーダンスを調整することによって、処理した基板間での＋ｃ極性の再現性を良好に保つことができた。
（第二の比較例）
本比較例では、第二の基板支持装置のインピーダンスを調整せず、その他は、第二の実施例と同様の方法・条件を用いて、Ｓｉ（１１１）基板上にＡｌＮ膜を形成する。その結果、処理した基板間での＋ｃ極性の再現性が悪くなることがわかった。
（第三の実施例）
本実施例では、ターゲット材料とプロセスガス、成膜温度および膜厚を除いて、第一の実施例と同様の方法・条件によって、ウルツ鉱構造を有するＺｎＯ膜をα−Ａｌ２Ｏ３（０００１）基板上に形成する。ターゲット材料は金属Ｚｎ、プロセスガスはＯ２とＡｒの混合ガス（Ｏ２／（Ｏ２＋Ａｒ）：２５％）、成膜温度は８００℃、膜厚は１００ｎｍとした。
本実施例に係るＺｎＯ膜は、ＩＩＩ族窒化物半導体と同様の結晶構造（ウルツ鉱構造）で、かつ、ＩＩＩ族窒化物半導体と同様のｃ軸配向のエピタキシャル膜として形成されており、その極性は＋ｃ極性（Ｚｎ極性）である。また、第二の基板支持装置のインピーダンスを調整することによって、処理した基板間での＋ｃ極性の再現性を良好に保つことができた。
また、金属Ｚｎターゲットの代わりに、Ｍｇ−Ｚｎ合金からなるターゲットを用い、本発明の一実施形態にかかる成膜方法によって、ウルツ鉱構造を有するＭｇ添加ＺｎＯ膜（以下、ＭｇＺｎＯ膜）を成膜すると、ＺｎＯ膜と同様に、＋ｃ極性で結晶性に優れたＭｇＺｎＯ膜が得られる。また、第二の基板支持装置のインピーダンスを調整することによって、処理した基板間での＋ｃ極性の再現性を良好に保つことができた。
（第三の比較例）
本比較例では、第二の基板支持装置のインピーダンスを調整せず、その他は、第三の実施例と同様の方法・条件を用いて、ＺｎＯ膜をα−Ａｌ２Ｏ３（０００１）基板上に形成する。本比較例に係るＺｎＯ膜は、第三の実施例と同様にｃ軸配向したエピタキシャル膜として得られるが、処理した基板間での＋ｃ極性の再現性が悪くなることがわかった。
なお、第三の実施例と同様の実験を、Ｓｉ（１１１）基板を用いて実施すると、Ｓｉ（１１１）基板上でも＋ｃ極性のＺｎＯ系半導体薄膜を再現性良く得ることができる。また、第三の比較例と同様の実験を、Ｓｉ（１１１）基板を用いて実施すると、得られたＺｎＯ系半導体薄膜では、処理した基板間での＋ｃ極性の再現性が悪くなることがわかった。
（第四の実施例）
本実施例では、図７に示すホルダー支持部の構成例を用いて、ＡｌＮ膜をα−Ａｌ２Ｏ３（０００１）基板上に形成した例について説明する。図７におけるインピーダンス可変機構９００２の回路図は、図１４Ｂに示す構造とした。本実施例では、図１４ＢにおけるＣ１が２１９〜１３７０ｐＦ、Ｃ２が８０．５〜４８０ｐＦで可変可能なコンデンサと、Ｃ３が４．７ｐＦの固定コンデンサと、Ｌ２が０．８８６μＨ、Ｌ１が０．３５μＨのコイルとを有するインピーダンス可変機構９００２を用いる。まず始めに、Ｃ１を１３７０ｐＦ、Ｃ２を１４４．４２ｐＦとなるように設定し、実施例１と同様の条件でＡｌＮ膜を成膜した。それぞれの可変コンデンサの調整値は、センサ９００１の測定結果に基づいて予め決定しておいた値である。この時の、センサ９００１によって測定した、ターゲット電極に誘起されている電圧と、第二の基板支持装置に誘起されている電圧との関係は図１１と同様であった。
図１１からわかるように、ターゲット電極に誘起されている高周波電圧と、第二の基板支持装置に誘起されている高周波電圧とは、概ね逆相の関係となっている。また、ターゲット電極に誘起されている直流電圧は−２０Ｖ程度であり、第二の基板支持装置に誘起されている直流電圧は−１５０Ｖ程度である。このような状態で得られたＡｌＮ膜をＣＡＩＣＩＳＳで測定したところ、概ね＋ｃ極性となっていることがわかった。また、得られたＡｌＮ膜をＮａＯＨ溶液でエッチング処理したところ、ピットがほとんど形成されなかった。このため、得られたＡｌＮ膜には−ｃ極性がほとんど形成されていないものと考えられる。
次に、ダミー基板を用い、上記と同様の条件にて連続してスパッタ処理を行い、積算電力で１００ｋＷｈ程度が経過した時点で、再度、ＡｌＮ膜をα−Ａｌ２Ｏ３（０００１）基板上に成膜した。この時の、センサ９００１によって測定した、ターゲット電極に誘起されている電圧と、第二の基板支持装置に誘起されている電圧との関係は図１２と同様であった。
図１２からわかるように、ターゲット電極に誘起されている高周波電圧と、第二の基板支持装置に誘起されている高周波電圧とは、概ね同相の関係となっている。また、ターゲット電極に誘起されている直流電圧は−９０Ｖ程度であり、第二の基板支持装置に誘起されている直流電圧は＋２０Ｖ程度である。このような状態で得られたＡｌＮ膜をＣＡＩＣＩＳＳで測定したところ、概ね＋ｃ極性となっていることがわかった。また、ＮａＯＨ溶液でエッチング処理したところ、比較的多くのピットが確認された。このため、得られたＡｌＮ膜は、全体として＋ｃ極性になっているが、局所的に−ｃ極性が混在しているものと考えられる。これは、第二の基板支持装置にＡｌＮ膜が堆積したことによって、第二の基板支持装置のインピーダンスが経時的に変化したことによると考えられる。
その後、ターゲット電極に誘起されている電圧と、第二の基板支持装置に誘起されている電圧との関係を、Ｃ１とＣ２とを変化させながらセンサ９００１によって調べたところ、Ｃ１を１３７０ｐＦ、Ｃ２を１４２．４２ｐＦとなるように設定することで、図１１とほぼ同様の状態を得ることができた。この状態でＡｌＮ膜を形成したところ、ＣＡＩＣＩＳＳ測定では、概ね＋ｃ極性と判定され、ＮａＯＨ溶液でのエッチング処理では、ピットがほとんど確認できないＡｌＮ膜、すなわち、−ｃ極性がほとんど混在していないＡｌＮ膜となっていることがわかった。すなわち、インピーダンス可変機構のＣ１やＣ２を調整したことによって、図１１の状態で得たＡｌＮ膜と同様のＡｌＮ膜を得ることができる。このため、ＡｌＮ膜の極性の再現性を高めることが可能となる。
なお、本実施例では、ターゲット電極に誘起されている電圧と、第二の基板支持装置に誘起されている電圧との関係が、成膜の繰り返しによって逆相から同相に変化した場合を説明しているがこれに限定されるものではない。例えば、Ｃ１を９９５．９３ｐＦ、Ｃ２を１４０．４３ｐＦとした場合、ターゲット電極に誘起されている電圧と、第二の基板支持装置に誘起されている電圧とは、ＡｌＮ膜の成膜を繰り返し行うことによって、図１１と同様の状態から、図１３と同様の状態へと変化することがある。図１３では、ターゲット電極に誘起されている高周波電圧に対して、概ね倍の周波数の高周波電圧が第二の基板支持装置に誘起されている。このような場合でも、上記と同様の方法を用いて、図１１の状態へ戻すことができる。すなわち、ＡｌＮ膜の極性の再現性を高めることが可能となる。
（第五の実施例）
本実施例では、上述の実施例で得られたＡｌＮ膜を用いて半導体発光素子および半導体電子素子を作製した。その結果、本発明の成膜方法で製造された半導体発光素子間および半導体電子素子間において、安定した品質を得ることができた。また、製造された半導体発光素子を用いて照明装置を作製した場合も、安定した品質を得ることができた。
なお、本発明に係る成膜方法において用いることが可能な基板は、α−Ａｌ２Ｏ３（０００１）基板とＳｉ（１１１）基板に限定されない。
例えば、α−Ａｌ２Ｏ３（０００１）基板やＳｉ（１１１）基板は、ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜とのエピタキシャル関係を有しているが、該ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜等の極性を制御しうるような結晶情報を、その基板表面に有していない。このような基板を本明細書では、非極性表面を有する基板、と記載する。
このため、本発明に係る成膜方法のような、ウルツ鉱構造を有する、ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜の極性を制御しうる成膜方法を用いなければ、非極性表面を有する基板上に、＋ｃ極性のＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を得ることは困難である。しかしながら、本発明に係る成膜方法を用いることによって、非極性表面を有する基板上であっても、＋ｃ極性の、ウルツ鉱構造を有する、ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜の形成が可能となる。
このような非極性表面を有する基板としては、ゲルマニウム（Ｇｅ）（１１１）基板、（１１１）配向のＳｉＧｅエピタキシャル膜が表面に形成されたＳｉ（１１１）基板、（１１１）配向の炭素（Ｃ）ドープＳｉ（１１１）エピタキシャル膜が形成されたＳｉ（１１１）基板などがある。
また、＋ｃ極性のＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を得るために、Ｓｉ面と呼ばれる基板表面を有する４Ｈ−ＳｉＣ（０００１）基板や６Ｈ−ＳｉＣ（０００１）基板、Ｇａ面と呼ばれる基板表面を有するＧａＮ（０００１）基板などが一般的によく利用されている。上記面を有する上記基板は、基板上に形成するＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜とのエピタキシャル関係を有し、かつ、該ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を、＋ｃ極性に制御しうるような結晶情報を基板表面に有している。そのため、該ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜の極性を制御しうるような特別な成膜技術を用いずとも、＋ｃ極性のＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を得やすいという特徴がある。なお、このようにＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜とのエピタキシャル関係を有し、かつ、該ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を＋ｃ極性に制御しうるような結晶情報を有する基板を、有極性表面を有する基板とする。
これらの有極性表面を有する基板上では、本発明の一実施形態に係る成膜方法を用いずとも、＋ｃ極性の存在割合が高く、比較的高品質なＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を得ることができる。しかし、このような基板を用いた場合においても、本発明の一実施形態に係る成膜方法を用いることで、さらに高品質なウルツ鉱構造を有する、ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜を得ることができる。
上記の有極性表面を有する基板を用いた場合、ＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜等は、ほぼ単一な＋ｃ極性のエピタキシャル膜として得られやすい。しかし、特に成長初期など、部分的に−ｃ極性の領域（以下、反転ドメイン領域と記載）がわずかに形成される場合があり、それが、反位境界などの欠陥を形成して、上記薄膜表面へ伝播されることがある。すなわち、本発明の一実施形態に係る成膜方法を用いることで、そのような反転ドメインの形成確率をさらに低減し、反位境界などの欠陥の形成をさらに抑制しているため、有極性表面を有する基板を用いた場合でも、本発明の効果を得ることができるものと考えられる。
このようなＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜とのエピタキシャル関係を有し、かつ、非極性表面または有極性表面を有する基板の総称として、エピタキシャル成長用基板という用語を用いることとする。
本発明の大きな特徴は、エピタキシャル成長用基板上に、ウルツ鉱型の結晶構造を有するＩＩＩ族窒化物半導体薄膜やＺｎＯ系半導体薄膜の＋ｃ極性の再現性を良好とするために、基板外周部に設置した第二の基板支持装置のインピーダンスを調整することに着眼した点にあり、従来にはない技術思想である。

Claims (10)

  1. 真空排気可能な真空容器と、
    前記真空容器内に基板を支持するための基板保持部と、
    前記基板保持部に保持された前記基板を任意の温度に加熱できるヒーターと、
    前記真空容器内に設けられ、ターゲットを取り付けることが可能なターゲット電極と、
    前記ターゲット電極を介して前記ターゲットに高周波電力を投入する高周波電源と、
    前記基板保持部に保持された前記基板の周囲に配置され、前記高周波電源から投入された高周波電力が接地に帰還する帰還経路の一部を形成する電極部と、
    前記電極部のインピーダンスを調整するインピーダンス調整部と、を備えた真空処理装置を用いて、前記基板上にスパッタリング法によりウルツ鉱構造の半導体薄膜のエピタキシャル膜を形成する成膜方法であって、
    前記基板を前記ヒーターの基板対向面と所定距離だけ離間して保持されるように前記基板保持部に保持させる基板搬送工程と、
    前記基板保持部に保持された前記基板上にウルツ鉱構造の半導体薄膜を形成する成膜工程と、
    前記成膜工程の際に、前記電極部のインピーダンスが所定の値になるように前記インピーダンス調整部を調整するインピーダンス調整工程と、
    を有することを特徴とする成膜方法。
  2. 前記基板搬送工程によって前記基板保持部に保持された前記基板を、前記ヒーターにより任意の温度に加熱する基板加熱工程をさらに有し、
    前記成膜工程は、前記基板加熱工程によって加熱された前記基板上にウルツ鉱構造の半導体薄膜のエピタキシャル膜を形成するものであることを特徴とする請求項１に記載の成膜方法。
  3. 前記基板保持部は、前記基板の重力方向下側の面に当接した状態で、前記基板を保持することを特徴とする請求項２に記載の成膜方法。
  4. 真空排気可能な真空容器と、
    前記真空容器内に基板を支持するための基板保持部と、
    前記基板保持部に保持された前記基板を任意の温度に加熱できるヒーターと、
    前記真空容器内に設けられ、ターゲットを取り付けることが可能なターゲット電極と、
    前記ターゲット電極を介して前記ターゲットに高周波電力を投入する高周波電源と、
    前記基板保持部に保持された前記基板の周囲に配置され、前記高周波電源から投入された高周波電力が接地に帰還する帰還経路の一部を形成する電極部と、
    前記電極部のインピーダンスを調整するインピーダンス調整部と、を備え、
    前記基板保持部は、前記真空容器内において、前記ターゲット電極の重力方向に設けられた真空処理装置であって、
    前記基板を前記ヒーターの基板対向面と所定距離だけ離間して保持されるように前記基板保持部に保持させる基板搬送工程と、
    前記基板保持部に保持された前記基板上にウルツ鉱構造の半導体薄膜を形成する成膜工程と、
    前記成膜工程の際に、前記電極部のインピーダンスが所定の値になるように前記インピーダンス調整部を調整するインピーダンス調整工程と、を行うことを特徴とする真空処理装置。
  5. 前記基板保持部は、前記基板の外周部分を支持するように構成されたリング状の絶縁部材を備えており、
    前記電極部は、前記基板保持部の外周部分に設けられたリング状の導電性部材であることを特徴とする請求項４に記載の真空処理装置。
  6. 請求項１に記載された成膜方法を有することを特徴とする半導体発光素子の製造方法。
  7. 請求項１に記載された成膜方法によって作製されたウルツ鉱構造の半導体薄膜のエピタキシャル膜を有することを特徴とする半導体発光素子。
  8. 請求項７に記載の半導体発光素子を備えることを特徴とする照明装置。
  9. 請求項１に記載された成膜方法を有することを特徴とする半導体電子素子の製造方法。
  10. 請求項１に記載された成膜方法によって作製されたウルツ鉱構造の半導体薄膜のエピタキシャル膜を有することを特徴とする半導体電子素子。
JP2016537730A 2014-07-28 2015-07-09 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置 Active JP6196384B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014152628 2014-07-28
JP2014152628 2014-07-28
JPPCT/JP2015/001631 2015-03-23
PCT/JP2015/001631 WO2016017047A1 (ja) 2014-07-28 2015-03-23 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
PCT/JP2015/003466 WO2016017078A1 (ja) 2014-07-28 2015-07-09 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置

Publications (2)

Publication Number Publication Date
JPWO2016017078A1 true JPWO2016017078A1 (ja) 2017-05-25
JP6196384B2 JP6196384B2 (ja) 2017-09-13

Family

ID=55216979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016537730A Active JP6196384B2 (ja) 2014-07-28 2015-07-09 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置

Country Status (6)

Country Link
US (1) US11035034B2 (ja)
JP (1) JP6196384B2 (ja)
KR (1) KR101930281B1 (ja)
CN (1) CN107078031B (ja)
TW (1) TWI582826B (ja)
WO (2) WO2016017047A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10508332B2 (en) * 2016-08-25 2019-12-17 Ulvac, Inc. Film formation apparatus, film formation method, and manufacturing method of solar battery
JP7343391B2 (ja) * 2017-05-26 2023-09-12 Ｉ－ＰＥＸ Ｐｉｅｚｏ Ｓｏｌｕｔｉｏｎｓ株式会社 成膜装置及び成膜方法
KR102024137B1 (ko) * 2017-09-20 2019-09-23 주식회사 조인솔루션 스퍼터용 석영 히터 및 이를 구비한 스퍼터링 장치
KR102503252B1 (ko) * 2018-10-30 2023-02-23 가부시키가이샤 알박 진공 처리 장치
CN109686820B (zh) * 2018-11-21 2020-12-22 华灿光电（浙江）有限公司 一种发光二极管外延片的制造方法
CN111048402A (zh) * 2019-10-14 2020-04-21 西安电子科技大学 基于SiC和Ga2O3的半导体结构的制备方法及半导体结构
US20230188094A1 (en) * 2020-05-15 2023-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000345339A (ja) * 1999-06-03 2000-12-12 Anelva Corp スパッタ成膜応用のためのプラズマ処理装置
JP2007088314A (ja) * 2005-09-26 2007-04-05 Nissin Electric Co Ltd 結晶性シリコン薄膜の形成方法及び装置
WO2009005148A1 (ja) * 2007-07-04 2009-01-08 Canon Anelva Corporation 表面処理装置
WO2011136016A1 (ja) * 2010-04-30 2011-11-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
WO2012090422A1 (ja) * 2010-12-27 2012-07-05 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
WO2014002465A1 (ja) * 2012-06-26 2014-01-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2371524A1 (fr) * 1976-11-18 1978-06-16 Alsthom Atlantique Procede de depot d'une couche mince par decomposition d'un gaz dans un plasma
GB0121669D0 (en) * 2001-09-10 2001-10-31 Sensalyse Holdings Ltd Electrode
JP4292128B2 (ja) * 2004-09-07 2009-07-08 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
JP2008109084A (ja) 2006-09-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
WO2009096270A1 (ja) 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置
WO2010115128A2 (en) * 2009-04-03 2010-10-07 Applied Materials, Inc. High pressure rf-dc sputtering and methods to improve film uniformity and step-coverage of this process
JP2009216719A (ja) * 2009-06-30 2009-09-24 Canon Anelva Corp 圧力測定方法
DE112012004463T5 (de) * 2011-10-28 2014-07-24 Canon Anelva Corporation Schichtbildungsverfahren, vakuumverarbeitungsvorrichtung, herstellungsverfahren eines lichtemittierenden halbleiterelements, lichtemittierendes halbleiterelement und beleuchtungseinrichtung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000345339A (ja) * 1999-06-03 2000-12-12 Anelva Corp スパッタ成膜応用のためのプラズマ処理装置
JP2007088314A (ja) * 2005-09-26 2007-04-05 Nissin Electric Co Ltd 結晶性シリコン薄膜の形成方法及び装置
WO2009005148A1 (ja) * 2007-07-04 2009-01-08 Canon Anelva Corporation 表面処理装置
WO2011136016A1 (ja) * 2010-04-30 2011-11-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
WO2012090422A1 (ja) * 2010-12-27 2012-07-05 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
WO2014002465A1 (ja) * 2012-06-26 2014-01-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置

Also Published As

Publication number Publication date
US20170145588A1 (en) 2017-05-25
US11035034B2 (en) 2021-06-15
CN107078031A (zh) 2017-08-18
WO2016017047A1 (ja) 2016-02-04
CN107078031B (zh) 2020-09-11
TW201611089A (zh) 2016-03-16
JP6196384B2 (ja) 2017-09-13
KR20170034905A (ko) 2017-03-29
WO2016017078A1 (ja) 2016-02-04
KR101930281B1 (ko) 2018-12-18
TWI582826B (zh) 2017-05-11

Similar Documents

Publication Publication Date Title
JP6196384B2 (ja) 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
JP5444460B2 (ja) エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
KR101650353B1 (ko) 에피택셜막 형성 방법, 스퍼터링 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치
JP5819978B2 (ja) 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
JP5576507B2 (ja) エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
KR20070092098A (ko) 단결정 다이아몬드 성장용 기재의 제조방법
JP2008110907A (ja) 炭化珪素単結晶インゴットの製造方法及び炭化珪素単結晶インゴット
TW202219301A (zh) 積層體、單晶鑽石基板及其製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170817

R150 Certificate of patent or registration of utility model

Ref document number: 6196384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250