KR101484658B1 - 에피텍셜 박막형성방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치 - Google Patents

에피텍셜 박막형성방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치 Download PDF

Info

Publication number
KR101484658B1
KR101484658B1 KR1020127031165A KR20127031165A KR101484658B1 KR 101484658 B1 KR101484658 B1 KR 101484658B1 KR 1020127031165 A KR1020127031165 A KR 1020127031165A KR 20127031165 A KR20127031165 A KR 20127031165A KR 101484658 B1 KR101484658 B1 KR 101484658B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
heater
nitride semiconductor
iii nitride
Prior art date
Application number
KR1020127031165A
Other languages
English (en)
Other versions
KR20130023257A (ko
Inventor
요시아키 다이고
케이지 이시바시
Original Assignee
캐논 아네르바 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 아네르바 가부시키가이샤 filed Critical 캐논 아네르바 가부시키가이샤
Publication of KR20130023257A publication Critical patent/KR20130023257A/ko
Application granted granted Critical
Publication of KR101484658B1 publication Critical patent/KR101484658B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 스퍼터링에 의한 Ⅲ족 질화물 반도체로 제조된 +c 극성의 에피텍셜 박막을 제조할 수 있는 에피텍셜 박막형성방법; 및 이 에피텍셜 박막형성방법에 적합한 진공처리장치를 제공한다. 본 발명의 일실시예에서, Ⅲ족 질화물 반도체 박막은 히터(103)를 이용해 소정의 온도로 가열된 α-Al2O3 기판(107)에 스퍼터링에 의해 에피텍셜로 성장된다. 먼저, α-Al2O3 기판(107)은 상기 α-Al2O3 기판(107)이 히터(103)로부터 기설정된 거리(d2) 만큼 떨어져 배치되는 식으로 히터(103)를 포함한 기판 홀더(99)에 배치된다. 그런 후, Ⅲ족 질화물 반도체 박막의 에피텍셜 박막은 α-Al2O3 기판(107)이 히터(103)로부터 기설정된 거리(d2) 만큼 떨어져 배치된 상태에서 상기 α-Al2O3 기판(107)에 형성된다.

Description

에피텍셜 박막형성방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치{EPITAXIAL FILM FORMING METHOD, VACUUM PROCESSING APPARATUS, SEMICONDUCTOR LIGHT EMITTING ELEMENT MANUFACTURING METHOD, SEMICONDUCTOR LIGHT EMITTING ELEMENT, AND ILLUMINATING DEVICE}
본 발명은 에피텍셜 박막형성방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치에 관한 것으로, 보다 상세하게는 엑피텍셜 박막형성방법 및 고품질의 에피텍셜 박막을 형성할 수 있는 진공처리장치뿐만 아니라 반도체 발광소자 제조방법, 반도체 발광디바이스, 및 이런 에피텍셜 박막을 이용한 조명장치에 관한 것이다.
Ⅲ족 질화물 반도체들은 ⅢB 원소들(이하 간단히 Ⅲ 원소들이라 함)인 알루미늄(Al) 원자, 갈륨(Ga) 원자, 및 인듐(In) 원자 및 VB족 원소인 질소(N) 원자들(이하 간단히 Ⅴ족 원소라 함), 즉, 질화알루미늄(AlN), 질화갈륨(GaN), 및 질화인듐(InN) 뿐만 아니라 그 혼합 결정(AlGaN, InGaN, InAlN, 및 InGaAlN) 중 어느 하나의 화합물로서 얻어진 화합물 반도체 재료이다. 이런 Ⅲ족 질화물 반도체들은 원자외선에서 가시범위와 근적외선 범위까지 폭넓은 파장범위를 커버하는 발광다이오드(LEDs), 레이저 다이오드(LDs), 광기전 태양전지(PVSCs), 및 포토다이오드(PDs)와 같은 광소자뿐만 아니라 고효율, 고출력 사용을 위해 고전자이동도트랜지스터(HEMT, High Electron Mobility Transistor) 및 금속산화물 반도체 전계트랜지스터(MOSFETs)에 적용될 것으로 예상되는 재료이다.
일반적으로, 상술한 바와 같은 응용을 실행하기 위해, 결정 결함이 거의 없는 고품질의 단결정(에피텍셜 박막)을 얻도록 단결정 기판에 Ⅲ족 질화물 반도체 박막을 에피텍셜 성장시키는 것이 필요하다. 이런 에피텍셜 박막을 얻기 위해, 에피텍셜 박막과 동일한 재료로 제조된 기판을 이용한 호모에피텍셜 성장을 수행하는 것이 가장 바람직하다.
그러나, Ⅲ족 질화물 반도체로 제조된 단결정 기판은 매우 고가이고 따라서 몇몇 적용을 제외하고는 이용되지 않는다. 대신, 단결정 박막은 주로 사파이어(Al2O3)나 실리콘 카바이드(SiC)인 다른 종류의 재료로 된 기판상에 헤테로에피텍셜 성장에 의해 얻어진다. 특히, α-Al2O3 기판은 저가이고, 대면적을 가지며, 고품질을 얻을 수 있다. 따라서, α-Al2O3 기판은 시장에서 발견되는 Ⅲ족 질화물 반도체 박막을 이용한 거의 모든 LEDs에 이용된다.
한편, 상술한 바와 같은 Ⅲ족 질화물 반도체 박막의 에피텍셜 성장은 고품질 및 고생산성을 갖는 에픽텍셜 박막을 제공할 수 있는 금속유기 화학기상증착(MOCVD)법을 이용한다. 그러나, MOCVD는 높은 생산단가를 필요로 하며 입자들을 발생하는 경향이 있어 고수율을 달성하기가 어려운 문제가 있다.
대조적으로, 스퍼터링은 생산단가를 절감할 수 있고 입자를 발생할 가능성이 낮은 특징이 있다. 따라서, Ⅲ족 질화물 반도체를 형성하기 위한 공정의 적어도 일부가 스퍼터링으로 대체될 수 있다면, 상기 문제들 중 적어도 일부를 해결할 수 있다.
그러나, 스퍼터링에 의해 제조된 Ⅲ족 질화물 반도체 박막은 그 결정 품질이 MOCVD에 의해 제조된 결정 품질보다 더 열등한 경향이 있다는 문제가 있다. 예컨대, 비특허문헌 1은 스퍼터링에 의해 제조된 Ⅲ족 질화물 반도체 박막의 결정을 개시하고 있다. 비특허문헌 1의 설명에 따르면, c-축 방위 GaN 박막은 고주파 마그네트론 스퍼터링을 이용해 α-Al2O3 (0001) 기판에 에피텍셜로 성장되고, GaN (0002)에 대한 X선 로킹 커브(X-ray Rocking Curve, XRC)의 반치전폭(FWHM)은 35.1 arcmin(2106 arcsec)이다. 이 값은 현재 시장에서 발견되는 α-Al2O3 기판 상의 GaN에 비해 상당히 큰 값이며, 틸트 모자이크 스프레드(tilt mosaic spread)가 크고 결정 품질이 열악한 것을 나타낸다.
다시 말하면, Ⅲ족 질화물 반도체 박막을 형성하기 위한 공정으로서 스퍼터링을 이용하기 위해, 높은 결정 품질이 달성될 수 있도록 Ⅲ족 질화물 반도체로 제조된 에피텍셜 박막의 모자이크 스프레드를 줄이는 것이 필요하다.
한편, Ⅲ족 질화물 반도체로 제조된 에피텍셜 박막의 결정 품질을 나타내기 위한 지표로서 틸트 모자이크 스프레드(기판에 수직 방향으로 결정 방위의 오프세트)와 트위스트(twist) 모자이크 스프레드(평면 방향으로 결정 방위의 오프세트)가 있다. 도 10a 내지 도 10d는 Ⅲ족 질화물 반도체로 제조되고 α-Al2O3 (0001)상의 c축 방향으로 에피텍셜 성장된 결정의 개략도들이다. 도 10a 내지 도 10d에서, 참조부호 901은 α-Al2O3 (0001)이고; 902 내지 911은 Ⅲ족 질화물 반도체로 제조된 결정이며; cf는 Ⅲ족 질화물 반도체로 제조된 각 결정의 c축 방위이고; cs는 α-Al2O3 (0001) 기판의 c축 방위이며; af는 Ⅲ족 질화물 반도체로 제조된 각 결정의 a축 방위이고; as는 α-Al2O3 (0001) 기판의 a축 방위이다.
여기서, 도 10a는 틸트 모자이크 스프레드를 가지면서 Ⅲ족 질화물 반도체로 제조된 결정이 어떻게 형성되는지를 나타낸 조감도이고, 도 10b는 결정의 일부의 횡단면 구조를 도시한 것이다. 이들 도면에서 알 수 있는 바와 같이, Ⅲ족 질화물 반도체로 제조된 각 결정(902, 903, 및 904)의 c축 방위(cf)는 실질적으로 기판의 c축의 방위(cs)에 나란하며, 기판에 수직 방향으로 가장 우세한 결정 방위이다. 다른 한편으로, Ⅲ족 질화물 반도체로 제조된 각각의 결정(905 및 906)은 c축의 방위(cf)가 기판에 수직방향으로 우세한 결정 방위에서 약간 벗어나도록 형성된다. 더욱이, 도 10c는 트위스트 모자이크 폭을 가지면서 Ⅲ족 질화물 반도체로 제조된 결정이 어떻게 형성되는지를 나타낸 조감도이고, 도 10d는 그 평면도를 도시한 것이다. 이들 도면에서 알 수 있는 바와 같이, Ⅲ족 질화물 반도체로 제조된 각 결정(907, 908, 및 909)의 a축 방위(af)는 평면 방향으로 가장 우세한 결정 방위인데, 이는 α-Al2O3 (0001) 기판의 a축 방위(as)에 대한 이들의 각이 모두 대략 30°이기 때문이다. 다른 한편으로, Ⅲ족 질화물 반도체로 제조된 결정(910 및 911) 각각은 a축 방위(af)가 평면 방향으로 우세한 결정 방위에서 약간 벗어나도록 형성된다.
상술한 바와 같이 가장 우세한 결정 방위로부터의 오프세트를 모자이크 스프레드라 한다. 특히, 기판에 수직 방향으로 결정 방위의 오프세트를 틸트 모자이크 스프레드라 하는 반면, 평면 방향으로 결정 방위의 오프세트를 트위스트 모자이크 스프레드라 한다. 이는 틸트 및 트위스트 모자이크 스프레드가 나선전위(screw dislocation) 및 칼날전위(edge dislocation)와 같이 Ⅲ족 질화물 반도체 박막내에 형성된 결함 밀도와 상관 있는 것이 알려져 있다. 틸트 및 트위스트 모자이크 스프레드를 줄임으로써, 상술한 결함의 밀도가 줄어들고 따라서 Ⅲ족 질화물 반도체 박막을 얻기가 더 쉬어진다.
틸트 및 트위스트 모자이크 스프레드의 레벨은 기판 표면에 나란히 형성된 고유 격자면(대칭면) 또는 기판 표면에 수직하게 형성된 고유 격자면에 XRC를 측정해서 얻은 회절 피크의 FWHM을 검사함으로써 평가될 수 있음에 유의하라.
도 10a 내지 도 10d와 상기 설명은 어떤 특이성을 보장하기 위한 것이 아니라 간단한 개념적 접근을 통해 틸트 및 트위스트 모자이크 스프레드를 설명하기 위한 것임에 유의하라. 가령, 기판에 수직 방향으로 상술한 가장 우세한 결정 방위와 평면 방향으로 상술한 가장 우세한 결정 방위가 α-Al2O3 (0001) 기판의 c축 및 a축의 방위들과 완전히 일치하는 경우가 항상 있지는 않다. 또한, 도 10d에 도시된 바와 같이 2개 결정들 간의 갭이 형성되는 경우가 항상 있지는 않다. 중요한 것은 모자이크 스프레드가 우세한 결정 방위로부터의 오프세트 정도를 나타낸다는 것이다.
한편, 전반적으로, Ⅲ족 질화물 반도체 박막은 도 11에 도시된 바와 같이 +c 극성의 성장타입과 -c 극성의 성장타입을 포함한다. 이는 양질의 에피텍셜 박막이 -c 극성의 성장타입보다 +c 극성의 성장타입에 얻어질 가능성이 더 큰 것이 알려져 있다. 그러므로, Ⅲ족 질화물 반도체 박막을 형성하기 위한 공정으로서 스퍼터링을 이용하는 것 외에 +c 극성의 에피텍셜 박막을 얻는 것이 바람직하다.
이 설명에서, "+c 극성"은 AlN, GaN, 및 InN에 대해 각각 Al 극성, Ga 극성, 및 In 극성을 의미하는 용어라는 것에 유의해야 한다. 더욱이, "-c 극성"은 N 극성을 의미하는 용어이다.
이제까지, 양질의 Ⅲ족 질화물 반도체 박막을 얻기 위해 많은 접근들이 이루어져 왔다(특허문헌 1 및 2 참조).
특허문헌 1은 Ⅲ족 질화물 반도체 박막이 고품질을 달성할 수 있도록 Ⅲ족 질화물 반도체 박막(특허문헌 1에서 AlN)이 스퍼터링을 이용해 기판에 형성되기 전에 α-Al2O3 기판이 플라즈마 공정을 받는 방법을 개시한다. 즉, 특히, 상당히 작은 틸트 모자이크 스프레드를 갖는 Ⅲ족 질화물 반도체 박막을 얻을 수 있다.
게다가, 특허문헌 2는 Ⅲ족 질화물 반도체(특허문헌 2에서 Ⅲ족 질화물 화합물 반도체) 발광소자를 제조하는 방법을 개시한 것으로, 상기 발광소자에서 Ⅲ족 질화물 반도체로 제조된 버퍼층(특허문헌 2에서 중간층)이 스퍼터링에 의해 기판상에 형성된 후, 하부 박막을 포함한 n형 반도체층, 발광층, 및 p형 반도체층이 순차적으로 Ⅲ족 질화물 반도체로 제조된 버퍼층에 적층된다.
특허문헌 2에서, Ⅲ족 질화물 반도체로 제조된 버퍼층을 형성하기 위한 절차는 기판에 플라즈마 처리를 수행하는 전처리 단계; 및 전처리 단계 후 스퍼터링에 의해 Ⅲ족 질화물 반도체로 제조된 버퍼층을 형성하는 단계를 포함하는 것으로 기술된다. 더욱이, 특허문헌 2에서, α-Al2O3 기판 및 AlN은 각각 기판 및 Ⅲ족 질화물 반도체로 제조된 버퍼층의 바람직한 형태로 사용되고, MOCVD는 바람직하게는 하부 박막을 포함한 n형 반도체층, 발광층, 및 p형 반도체층을 형성하는 방법으로서 사용된다.
인용목록
특허문헌
특허문헌 1: 국제특허출원 공개번호 No. W02009/096270
특허문헌 2: 일본특허출원 공개번호 NO. 2008-109084
비특허문헌
비특허문헌 1: 와이. 오아이고(Y. Oaigo), 엔. 무추 쿠라(N. Mutsu kura)의 "Synthesis of epitaxial GaN single-crystalline film by magnetron sputtering method", Thin Solid Films 483 (2005) p38-43.
상기로부터 명백한 바와 같이, 특허문헌 1에 설명된 기술은 틸트 모자이크 스프레드를 줄일 수 있고 전도 유망한 기술인 것으로 보인다. 그러나, 상기 기술은 스퍼터링을 이용한 고품질의 에피텍셜을 형성하기 위해 여전히 해결되어야 할 문제가 있다. 특히, +c 극성의 성장으로 앞서 언급한 양질의 에피텍셜 박막이 형성되기 때문에, 전체 기판에 +c 극성의 Ⅲ족 질화물 반도체 박막을 형성하는 것이 바람직하다. 그러나, 특허문헌 1은 소정의 극성을 얻기 위한 특별 수단을 전혀 언급하고 있지 않다. 본 발명자는 특허문헌 1에 개시된 기술을 확인하기 위한 실험을 수행하였다. 그 결과 구해진 Ⅲ족 질화물 반도체 박막은 작은 모자이크 스프레드를 갖는 에피텍셜 박막으로서 얻어졌으나 +c 극성 및 -c 극성이 혼합 상태로 있음을 나타내었다. 따라서, 특허문헌 1에 개시된 기술은 단독으로 +c 극성 Ⅲ족 질화물 반도체 박막을 제공할 수 없음이 명백하다.
더욱이, 특허문헌 2에 설명된 기술은 하기의 점으로 인해 만족스럽다고 말할 수 없다. 특히, 특허문헌 2는 Ⅲ족 질화물 반도체로 제조되고 스퍼터링을 이용함으로써 형성된 버퍼층의 극성을 제어하는 방법에 대한 설명을 전혀 포함하지 않는다. 본 발명자는 특허문헌 2에 개시된 기술을 확인하기 위해 실험을 행하였다. 그 결과 구해진 발광소자는 양호한 발광 특성을 가질 수 없는 것으로 나타났다.
본 발명자는 특허문헌 2의 상기 확인 실험에서 얻은 발광소자를 더 검사하였고, Ⅲ족 질화물 반도체로 제조되고 스퍼터링을 이용함으로써 형성된 버퍼층은 +c 극성 및 -c 극성이 혼재된 상태로 있는 에피텍셜 박막인 것을 알았다. 보다 상세하게, 하부 박막을 포함하는 n형 반도체층, 발광층, 및 p형 반도체층이 순차적으로 MOCVD에 의해 적층되더라도, Ⅲ족 질화물 반도체로 제조된 버퍼층에 혼재된 극성들에 기인한 역도메인(inverse domain) 경계와 같은 매우 많은 결함들이 소자내에 형성되었고 발광 특성을 저하시켰다. 다시 말하면, 특허문헌 2에 개시된 기술은 단독으로 +c 극성의 Ⅲ족 질화물 반도체 박막을 제공할 수 없고 따라서 단독으로 발광소자에 양호한 발광 특성을 제공할 수 없음이 명백하다.
상술한 바와 같이, 특허문헌 1 및 2에 개시된 종래 기술은 Ⅲ족 질화물 반도체 박막의 극성을 제어하기가, 즉, 혼자서 +c 극성의 에피텍셜 박막과 이에 따라 더 좋은 발광소자를 얻기가 어렵다.
또한, 상술한 특허문헌 1 및 2의 확인 실험의 결과로부터, 본 발명자는 스퍼터링에 의해 제조된 Ⅲ족 질화물 반도체 박막이 혼재된 극성들이 있을 때의 에피텍셜 박막인 경우, 소자내에 형성된 역도메인 경계와 같은 결함들로 인한 소자 특성의 열화를 방지할 수가 없다.
상기 문제를 고려해, 본 발명의 목적은 스퍼터링에 의한 +c 극성의 에피텍셜 박막을 제조할 수 있는 에피텍셜 박막 형성방법 및 이 에피텍셜 박막 형성방법에 적합한 진공처리장치를 제공하고, 또한 이 에피텍셜 박막을 이용한 반도체 발광소자 제조방법뿐만 아니라 이 제조방법에 의해 제조된 반도체 발광소자와 조명장치를 제공하는 것이다.
이들의 확장 연구를 통해 본 발명자는 기판이 기판 홀더에 어떻게 장착되는 가에 의해 에피텍셜 박막의 극성이 영향받는 새로운 발견물을 얻는 결과로 본 발명을 완성하였다.
상기 목적을 달성하기 위해, 본 발명은 히터를 이용해 소정 온도로 가열된α-Al2O3 기판에 스퍼터링에 의한 Ⅲ족 질화물 반도체 박막을 에피텍셜로 성장시키는 에피텍셜 박막형성방법으로서, 히터의 기판대향면으로부터 소정 거리로 떨어져 α-Al2O3 기판을 보유하는 단계와, 기판대향면으로부터 떨어져 소정 거리로 보유된 상태에서, 상기 α-Al2O3 기판에 Ⅲ족 질화물 반도체 박막의 에피텍셜 박막을 형성하는 단계를 포함한다.
더욱이, 본 발명은 진공펌핑할 수 있는 진공챔버; α-Al2O3 기판을 지지하기 위한 기판보유수단; 및 기판보유수단에 의해 보유된 α-Al2O3 기판을 소정 온도로 가열할 수 있는 히터를 포함한 진공처리장치를 이용해 α-Al2O3 기판에 스퍼터링에 의해 Ⅲ족 질화물 반도체 박막의 에피텍셜 박막을 형성하는 에피텍셜 박막형성방법으로서, 기판보유수단에 의해 보유된 α-Al2O3 기판이 기설정된 거리만큼 히터의 기판대향면으로부터 떨어져 보유된 상태에서 Ⅲ족 질화물 반도체 박막의 에피텍셜 박막이 α-Al2O3 기판에 형성된다.
또한, 본 발명은 진공펌핑할 수 있는 진공챔버와, 기판을 지지하기 위한 기판보유수단과, 기판보유수단에 의해 보유된 기판을 소정 온도로 가열할 수 있는 히터와, 진공챔버내에 제공되고 타겟이 부착될 수 있는 타겟 전극을 구비하고, 상기 기판보유수단은 중력 방향으로 타겟 전극 아래 진공챔버 내부에 제공되며, 기설정된 거리만큼 히터의 기판대향면으로부터 떨어져 기판을 보유하는 진공처리장치이다.
본 발명에 따르면, 틸트 및 트위스트 모자이크 스프레드가 작고 또한 +c 극성을 갖는 Ⅲ족 질화물 반도체 에피텍셜 박막이 스퍼터링을 이용해 α-Al2O3 기판에 제조될 수 있다. 더욱이, 이런 LEDs 및 LDs와 같은 발광소자들의 발광 특성들이 스퍼터링에 의해 제조된 Ⅲ족 질화물 반도체 에피텍셜 박막을 이용해 향상될 수 있다.
본 발명의 내용에 포함됨.
도 1은 본 발명의 일실시예에 따른 고주파 스퍼터링 장치의 개략 횡단면도이다.
도 2는 본 발명의 일실시예에 따른 히터의 개략 횡단면도이다.
도 3은 본 발명의 일실시예에 따른 히터의 또 다른 개략 횡단면도이다.
도 4a는 본 발명의 일실시예에 따른 히터 전극의 구성예를 나타낸 평면도이다.
도 4b는 본 발명의 일실시예에 따른 히터 전극의 구성예를 나타낸 평면도이다.
도 5는 본 발명의 일실시예에 따른 히터와 기판보유장치의 횡단면도이다.
도 6은 본 발명의 일실시예에 따른 기판보유장치의 제 2 구성예를 도시한 횡단면도이다.
도 7은 본 발명의 일실시예에 따른 기판보유장치의 제 3 구성예를 도시한 횡단면도이다.
도 8은 본 발명의 일실시예에 따른 기판보유장치의 구성예를 도시한 도면이다.
도 9는 본 발명의 일실시예에 따른 에피텍셜 박막 형성방법에 의해 형성된 에피텍셜 박막을 이용해 제조된 LED의 구조예를 도시한 횡단면도이다.
도 10a는 Ⅲ족 질화물 반도체로 제조된 결정의 틸트 및 트위스트 모자이크 스프레드를 도시한 개략도이다.
도 10b는 Ⅲ족 질화물 반도체로 제조된 결정의 틸트 및 트위스트 모자이크 스프레드를 도시한 개략도이다.
도 10c는 Ⅲ족 질화물 반도체로 제조된 결정의 틸트 및 트위스트 모자이크 스프레드를 도시한 개략도이다.
도 10d는 Ⅲ족 질화물 반도체로 제조된 결정의 틸트 및 트위스트 모자이크 스프레드를 도시한 개략도이다.
도 11은 Ⅲ족 질화물 반도체에서 +c 극성 및 -c 극성을 나타낸 개략도이다.
도 12는 본 발명의 일실시예에 따른 Ⅲ족 질화물 반도체 박막에 CAICISS 측정의 측정결과를 나타낸 도면이다.
이하에서, 도면을 참조로 본 발명의 실시예를 더 상세히 설명할 것이다. 하기에 나타난 도면에서, 동일한 기능을 갖는 것들은 동일한 참조부호로 표시되며 이에 대한 중복 설명은 생략할 것임에 유의하라.
(실시예)
본 발명에 따른 주요 특징은 Ⅲ족 질화물 반도체 박막이 고주파 스퍼터링과 같은 스퍼터링에 의해 α-Al2O3 기판에 에픽텍셜로 성장될 때 Ⅲ족 질화물 반도체 박막은 히터에 의해 가열된 α-Al2O3 기판이 히터의 기판대형면으로부터 소정 거리로 떨어져 유지된 상태에서 형성된다는 것이다. 이하에서, 도면을 참조로 본 발명을 더 상세히 설명할 것이다. 아래에 기술된 부재 및 배열들은 본 발명을 구현하기 위한 단지 예이며 본 발명을 한정하지 않는다. 이들은 물론 본 발명의 요지를 기초로 다양한 방식으로 변경될 수 있다.
도 1 내지 도 9는 본 발명의 일실시예에 따른 진공처리장치(고주파 스퍼터링 장치) 및 본 발명의 일실시예에 따른 에피텍셜 박막을 이용해 제조된 LED 구조의 도면들이다. 도 1은 고주파 스퍼터링 장치의 개략 횡단면도이다. 도 2는 히터의 개략 횡단면도이다. 도 3은 히터의 또 다른 개략 횡단면도이다. 도 4a 및 도 4b는 히터 전극의 구성예를 나타낸 평면도이다. 도 5는 히터와 기판보유장치의 횡단면도이다. 도 6은 기판보유장치의 제 2 구성예이다. 도 7은 기판보유장치의 제 3 구성예이다. 도 8은 기판보유장치의 구성예이다. 도 9는 에피텍셜 박막 형성방법에 의해 형성된 에피텍셜 박막을 이용해 제조된 LED의 구조예를 도시한 횡단면도이다. 도면의 복잡함을 피하기 위해 단지 몇몇 부재들만이 도시되어 있음에 주의하라.
도 1은 본 발명에 따른 Ⅲ족 질화물 반도체 박막을 형성하는데 사용된 스퍼터링 장치의 일예에 대한 개략 구성도이다. 스퍼터링 장치(S)를 나타낸 도 1에서, 참조부호(101)는 진공챔버를; 참조부호(102)는 타겟 전극을; 참조부호(99)는 기판 홀더를; 참조부호(103)는 히터를; 참조부호(503)는 기판보유장치를; 참조부호(105)는 타겟 실드를; 참조부호(106)는 고주파 전원을; 참조부호(107)는 기판을; 참조부호(108)는 타겟을; 참조부호(109)는 가스도입장치를; 참조부호(110)는 배기장치를; 참조부호(112)는 반사기; 참조부호(113)는 절연부재를; 참조부호(114)는 챔버 실드를; 참조부호(115)는 자석유닛을; 참조부호(116)는 타겟실드 보유장치를; 참조부호(203)는 히터 전극을 나타낸다. 더욱이, 참조부호(550)는 기판보유장치(503)를 지지하기 위한 홀더 지지부이다.
스테인레스강 또는 알루미늄 합금과 같은 금속 부재를 이용해 진공챔버(101)가 형성되고, 전기적으로 접지된다. 게다가, 미도시된 냉각장치로, 진공챔버(101)는 벽면의 온도가 높아지는 방지하거나 줄이다. 또한, 진공챔버(101)는 사이에 미도시된 질량유량계로 가스도입장치(109)에 연결되고 사이에 미도시된 가변 도전밸브로 배기장치(110)에 연결된다.
타겟실드(105)는 사이에 타겟실드 보유장치(116)로 진공챔버(101)에 부착된다. 타겟실드 보유장치(116) 및 타겟실드(105)는 스테인레스강 또는 알루미늄 합금과 같은 금속 부재일 수 있고 진공챔버(101)와 동일한 DC 전위에 있다.
타겟 전극(102)은 사이에 절연부재로(113)로 진공챔버(101)에 부착된다. 더욱이, 타겟(108)은 타겟 전극(102)에 부착되고, 타겟 전극(102)은 사이에 미도시된 매칭박스로 고주파 전원(106)에 연결된다. 타겟(108)은 타겟 전극(102)에 직접 부착될 수 있거나 사이에 미도시된 본딩 플레이트로 타겟 전극(102)에 부착될 수 있으며, 본딩 플레이트는 구리(Cu)와 같은 금속 부재로 형성된다.
게다가, 타겟(108)은 Al, Ga, 및 In 중 적어도 하나를 포함한 금속 타겟 또는 상기 Ⅲ 원소들 중 적어도 하나를 포함한 질화물 타겟일 수 있다. 타겟 전극(102)은 타겟(108)의 온도 증가를 방지하기 위해 미도시된 냉각장치를 포함한다. 더욱이, 자석유닛(115)이 가젯 전극(102)에 위치되어 있다. 고주파 전원(106)으로서, 13.56 MHz의 전원이 산업적 사용을 고려해 이용하는 것이 용이하다. 그러나, 다른 주파수의 전원이거나, 고주파로 DC 전류를 중첩시키거나, 펄스 형태로 이들을 이용할 수 있다.
챔버 실드(114)는 진공챔버(101)에 부착되어 박막형성 동안 진공챔버(101)에 박막의 부착을 막는다.
기판 홀더(99)는 주요 구성부품들로서 히터(103), 기판보유장치(503), 및 반사기(112)를 포함한다. 히터(103)는 매입된 히터 전극(203)을 갖는다. 기판보유장치(503)는 적어도 기판과 접촉되는 부분에 절연부재로 형성되고 반사기(112), 샤프트(미도시) 등에 의해 고정된다. 기판보유장치(503)에 의해 보유된 기판(107)은 상기 기판(107)과 히터(103)의 기판대항면(P) 간에 기설정된 갭으로 배치될 수 있다. 기판보유장치(503)의 특별한 예는 추후에 설명할 것임에 유의하라.
도 1에 도시된 바와 같이, 이 실시예에서, 진공챔버(101)에 타겟이 배치될 수 있는 타겟 전극(102)이 중력 방향으로 상부면에 배치되는 한편, 기판 홀더(99)는 중력방향으로 타겟 전극(102) 아래에 배치된다. 따라서, 기판보유장치(503)는 중력의 도움으로 기판(107)을 보유할 수 있다. 이에 따라, 기판보유장치(503)의 기판보유부(후술되는 참조부호 503a 등)에 기판(107)을 간단히 장착함으로써, 기판(107)의 전체 표면이 타겟(108) 측에 노출될 수 있고 그 결과 기판(107)의 전체 면에 에피텍셜 박막형성이 수행될 수 있음에 유의하라.
이 실시예는 타겟 전극(102)이 진공챔버(101)에서 중력 방향으로 상부에 배치되고, 기판 홀더(99)가 중력 방향으로 타겟 전극(102) 아래에 배치되는 예를 나타낸다. 그러나, 진공챔버(101)에서 중력 방향으로 상부측에 기판 홀더(99) 및 중력 방향으로 기판 홀더(99) 아래에 타겟전극(102)을 배치할 수 있다.
도 2 및 도 3은 히터(103)의 구조예를 도시한 것이다. 도 2에서, 참조번호(201)는 베이스이고; 참조부호(202)는 베이스 코트이며; 참조부호(203)는 히터 전극이며; 참조부호(204)는 백사이드 코트이고; 참조부호(205)는 오버 코트이다. 참조부호(P)는 나중에 설명되는 기판보유장치(503)에 의해 보유되는 기판에 마주보는 히터(103)의 상부면(기판대향면)이다.
베이스(201)는 흑연이다. 히터 전극(203) 및 백사이드 코트(204)는 열분해흑연(pyrolytic graphite)(PG)이다. 베이스 코트(202) 및 오버 코트(205)는 열분해질화붕소(PBN)이다. PBN으로 제조된 베이스 코트(202)와 오버 코트(205)는 고저항재료이다.
상술한 구성에 의해, 히터(103)는 기설정된 파장범위로 적외선 광을 방출하고 이로써 기판을 소정 온도로 가열시킨다.
도 3은 히터의 또 다른 구성예를 도시한 것이다. 참조부호(301)은 베이스이고; 참조부호(302)은 히터 전극이며; 참조부호(303)은 백사이트 코트이고; 참조부호(304)은 오버 코트이다. 베이스(301)는 질화붕소(BN)이다. 히터 전극(302)과 백사이트 코트(303)는 PG이다. 오버 코트(304)는 PBN이다. BN으로 제조된 베이스(301)와 PBN으로 제조된 오버 코트(304)는 고저항재료이다.
히터를 만드는 상술한 재료들은 바람직하게는 이들의 능력으로 종래 적외선 램프보다 더 높은 효율로 α-Al2O3 기판을 가열하게 이용된다. 그러나, 재료들은 α-Al2O3 기판을 기설정된 온도로 가열할 수 있는 한 이들에 국한되지 않는 것에 유의하라.
도 4a 및 도 4b는 히터 전극(203)(또는 302)의 구성예(평면도)를 도시한 것이다. 히터(103)에 포함된 히터 전극(203)(또는 302)은 도 4a 또는 도 4b에 도시된 바와 같은 전극 패턴을 갖는다. 전원(미도시)을 이 전극 패턴에 연결하고 이에 DC 또는 AC 전압을 인가함으로써, 전류가 히터 전극(203)(또는 302)을 통해 흐르고, 이에 따라 발생된 줄(Joule) 열이 히터(103)를 가열한다. 히터(103)로부터 발생된 적외선이 기판을 가열한다.
전극 패턴은 도 4a 및 도 4b에 국한되지 않음에 유의하라. 그러나, 도 4a 및 도 4b에 도시된 바와 같이 전극 패턴을 이용함으로써, 기판(107)의 전체 면에 열이 균일하게 공급될 수 있다. 이런 이유로, 가능한 한 균일하게 기판의 전체 표면에 열을 가할 수 있는 전극 패턴을 이용하는 것이 바람직하다. 그럼에도 불구하고, 본 발명은 기판에 열을 균일하게 가할 수 있는 전극 패턴을 이용할 수 있지만, +c 극성 에피텍셜 박막이 형성될 수 있다는 것이 중요하며, 전극 패턴이 형성되는 형태는 문제가 되지 않는다. 따라서, 이 실시예에서, 전극 패턴은 도 4a 및 도 4b에 도시된 패턴들에 국한되지 않으며 이 실시예는 임의의 전극 패턴을 이용할 수 있음은 말할 필요가 없다.
도 2 및 도 3에 도시된 히터(103)의 구조예들 각각에서, 참조부호(P)에 표현된 히터(103)의 기판대향면은 히터 전극(203 또는 302)이 도 4a 및 도 4b에 도시된 패턴에 따라 형성되는 면의 표면이다. 그러나, 히터(103)는 도 2 또는 도 3에 도시된 히터(103)가 뒤집어진 구조를 가질 수 있다. 즉, 도 2 및 도 3에서 참조부호(P)로 표시된 면의 대항면이 기판대항면으로서 사용될 수 있다. 이 경우, 기판은 백사이트 코트(204 또는 303)에 의해 가열된다. 이는 기판 가열의 전력효율을 낮출 수 있으나, 백사이트 코트(204 또는 303)가 균일하게 가열하게 하도록 이용되므로, 이는 열을 기판에 균일하게 가하는 이점적인 효과를 제공한다.
도 5는 히터와 기판보유장치의 횡단면도(제 1 구성예)이다. 도 5에서, 참조부호(103)는 히터이고; 참조부호(203)는 히터 전극이며; 참조부호(503)는 기판보유장치이고; 참조부호(504)는 기판이다(홀더 지지부(550)는 나타나 있지 않다). 기판보유장치(503)는 전반적으로 균일한 횡단면을 갖는 링형 부재이며 기판의 외부 가장자리부를 아래에서(중력 방향으로 하부측에서, 즉 히터(103)측에서) 지지하는 절연부재로 형성된 기판 지지부(503a)를 포함한다. 기판 지지부(503a)는 그 자체와 히터(103)의 기판대향면(P) 사이의 갭(d1)과 정렬된다. 더욱이, 기판(504)과 히터(103)의 기판대향면(P) 사이에 갭(d2)이 제공된다. 상술한 바와 같이, 기판(504)이 기판지지부(503a)상에 지지된 상태에서 기판(504)이 그 자체와 히터의 기판대향면(P) 사이에 기설정된 갭(예컨대, d2)으로 배치되도록 기판지지부(503a)가 제공된다. 갭(d1)에 대해서는 0.4mm 이상이 바람직하고 갭(d2)대해서는 0.5mm 이상이 바람직하다.
갭(d1)이 0.4mm 보다 작을 경우, 외부 가장자리부에서 극성이 혼재된 Ⅲ족 질화물 반도체 박막이 형성될 수 있다. 갭(d2)이 0.5mm 보다 작을 경우, 표면 전체에서 극성이 혼재된 Ⅲ족 질화물 반도체 박막이 형성될 수 있다. 따라서, 이런 경우는 바람직하지 않다.
상술한 바와 같이, 기판보유장치(503)의 하부면과 히터의 기판대향면(P) 간에 0.4mm 이상의 갭(d1)이 제공된다. 마찬가지로, 기판(504)과 히터의 기판대향면(P) 간에 0.5mm 이상의 갭(d2)이 제공된다.
갭(d1 및 d2)이 넓을수록 히터(103)로 기판(504)을 가열하는 효율이 더 떨어지기 때문에 갭(d1 및 d2)을 너무 많이 넓히는 것은 바람직하지 못함에 주의하라. 더욱이, 갭(d1 및 d2)은 특히 갭(d2)이 너무 넓은 경우, 히터(103)와 기판(504) 간에 플라즈마가 발생될 수 있어, 이는 아마도 본 발명의 이점적인 효과를 잃게 할 수 있다. 따라서, 갭(d1 및 d2)은 바람직하게는 5mm 이하, 더 바람직하게는 2mm 이하이게 설정된다.
기판보유장치의 다른 구성예가 도 6 및 도 7에 설명된다.
도 6은 기판보유장치의 제 2 구성예이다. 도 6에서, 참조부호(504)는 기판이고, 참조부호(603)는 기판보유장치이다(기판지지부(550)는 도시되어 있지 않다). 기판보유장치(603)는 일반적으로 횡단면이 균일한 링형 부재이며 아래에서 기판(504)을 지지하기 위해 절연부재로 형성된 기판지지부(603a)와, 기판지지부(603a)의 외주 가장자리와 일체로 형성된 장착부(603b)을 포함한다. 장착부(603b)가 히터(103)의 기판대향면(P)에 장착된 상태에서, 기판지지부(603a)의 뒷면(히터(103)에 대향한 면)과 히터(103)의 기판대향면(P) 사이에 갭(d1)이 제공되고, 기판(504)과 히터(103)의 기판대향면(P) 사이에 갭(d2)이 제공된다. 갭(d1)에 대해서는 0.4mm 이상이 바람직하고 갭(d2)대해서는 0.5mm 이상이 바람직하다.
도 7은 기판보유장치의 제 3 구성예를 도시한 것이다. 도 7에서, 참조부호(504)는 기판이고, 참조부호(703)는 기판보유장치이다. 기판보유장치(703)는 일반적으로 횡단면이 균일한 링형 부재이며 제 1 기판보유유닛(704)과 제 2 기판보유유닛(705)을 포함한다. 제 2 기판보유유닛(705)은 도전링으로 형성되고, 그 사이에 미도시된 매칭박스로 미도시된 고주파 전원에 연결된다. 따라서, N2 또는 희귀가스와 같은 가스를 포함한 분위기에서 제 2 기판보유유닛(705)에 고주파 전원을 공급함으로써, 기판 부근에 플라즈마가 발생되고 기판에 대한 표면 처리를 수행하는데 사용될 수 있다.
더욱이, 제 1 기판보유유닛(704)은 아래에서 기판(504)을 지지하기 위해 절연부재로 형성된 기판지지부(704a)를 포함한다. 기판지지부(704a)의 뒷면과 히터(103)의 기판대향면(P) 사이에 갭(d1)이 제공되고, 기판(504)과 히터(103)의 기판대향면(P) 사이에 갭(d2)이 제공된다. 갭(d1)에 대해서는 0.4mm 이상이 바람직하고 갭(d2)대해서는 0.5mm 이상이 바람직하다.
여기서, 홀더지지부(750)가 도 7에 미도시되어 있으나, 도 8에 그 확대도가 도시되어 있다.
도 8은 기판보유장치(703)용 지지부(홀더지지부(750))의 확대도이다. 홀더지지부(750)는 제 2 기판보유유닛(705)을 지지하고 주요 구성부품으로서 도전부재(751), 절연부재(753), 및 스테인레스 파이프(755)를 포함하는 구조를 갖는다. 도전부재(751)는 진공챔버(101) 외부에 제공된 고주파 전원(757)과 제 2 기판보유유닛(705)에 전기 연결된다. 따라서, 고주파 전력이 도전부재(751)를 통해 고주파 전원(757)으로부터 제 2 기판보유유닛(705)에 제공된다. 도전부재(751)는 절연부재(753)와 스테인레스 파이프(755)로 덮여있다. 게다가, 도전부재(751)와 진공챔버(101) 간에 절연부재(753)에 의해 또한 전기절연이 보장된다. 상술한 바와 같이, 홀더지지부(750)는 제 2 기판보유유닛(705)을 지지하고 또한 제 2 기판보유유닛(705)에 전력을 공급하도록 구성된다.
도 8에 도시된 홀더지지부(750)는 고주파 전원을 제 2 기판보유유닛(705)에 공급하기 위한 도전부재(751)를 포함하는 구조를 갖는다. 그러나, 도전부재(751)는 기판보유장치(503 또는 603)를 지지하는 홀더지지부(550)(도 1 참조)가 반드시 필요하지 않다.
기판보유장치의 제 1 내지 제 3 구성예들(도 5 내지 도 7)에서, 링형 절연부재가 기판보유부(503a, 603a, 및 704a)로서 사용된다. 그러나, 이들은 링형태로 있지 않을 수 있음에 유의하라. 예컨대, 각각의 기판보유부(503a, 603a, 및 704a)는 내부가 전혀 뚫려 있지 평평한 형태의 절연부재일 수 있다. 이 경우, 역시, 기판보유부가 물론 그 자체 및 히터(103) 사이의 기설정된 갭(예컨대, d1)에 따라 배치된다. 그럼에도 불구하고, 이 실시예에서 링형태의 기판지지부를 형성함으로써 기판(107)이 히터(103) 노출될 수 있는 한편 기판(107) 및 히터(103)의 기판대향면(P)이 그 사이 기설정된 갭에 따라 배치된다. 이는 기판(107)의 효율적 가열을 가능하게 한다. 그러므로, 기판보유부를 링형태로 형성하는 것이 바람직한 방법이다.
더욱이, 가령, 석영, 사파이어, 알루미늄 등이 기판보유부(503a, 603a, 및 704a)로서 사용되는 절연부재용으로 사용될 수 있다.
히터(103)의 구조로서, 도 2 및 도 3에 도시된 구조들 중 어느 하나가 사용될 수 있거나, 이들 구조들 중 어느 하나를 뒤집어 얻은 구조가 사용될 수 있다. 히터 구조가 이 실시예에서 본질적 문제가 아니므로 몇몇 다른 구조가 대신 사용될 수 있다. 심지어 히터 전극이 상단에 아무것도 없이 히터의 기판대향면(P)에 배치되는 히터 구조를 이용할 수 있다.
각각의 기판보유장치(503, 603, 및 703)의 구조로서, 도 5, 도 6 및 도 7에 도시된 구조들 중 어느 하나가 사용될 수 있거나, 몇몇 다른 구조를 갖는 기판보유장치가 대신 사용될 수 있다. 이 실시예에서 중요한 것은 기판이 Ⅲ족 질화물 반도체 박막의 형성 동안 기설정된 거리만큼 히터의 기판대향면(P)으로부터 떨어져 배치되어야 한다는 것이다. 이 실시예에서, 히터의 기판대향면(P)과 기판 사이의 공간에 갭이 있으나, 심지어 절연부재가 이 갭에 삽입될 때에도 유사한 이점적인 효과가 달성될 수 있는 것으로 생각된다. 따라서, 기판이 기설정된 거리만큼 히터의 기판대향면(P)으로부터 떨어져 배치되게 하는 구조인 한 도 5 내지 도 7에서의 구조와는 다른 임의의 구조를 갖는 기판보유장치를 이용할 수 있다. 가령, 리프트 핀(lift pin)을 위아래로 움직임으로써 기판을 다루도록 구성된 장치를 포함하는 디바이스의 경우, 리프트 핀은 기판과 히터(103)의 기판대향면(P) 사이에 기설정된 갭에 따른 위치에 기판을 보유하는데 사용될 수 있다. 그러나, 이 경우, 박막이 기판의 외주와 히터(103) 사이의 갭에 들어가 히터(103)의 기판대향면(P)에 부착됨으로써, 시간이 지남에 따라 히터(103)로부터의 복사를 변화시킨다. 따라서, 이 실시예가 바람직한 방법이다.
더욱이, Ⅲ족 질화물 반도체 박막의 형성 전에, 도 7에 도시된 제 2 기판보유유닛(705)에 연결된 고주파 전원(757)(제 3 구성예)이 기판 부근에 플라즈마를 발생시켜 습도 및 기판 표면에 달라붙은 습기 및 탄화수소와 같은 성분들을 제거하는데 사용될 수 있다. 또한, 히터 전극의 구조로서, 도 4a 및 도 4b에 도시된 패턴들 중 어느 하나가 사용될 수 있거나, 상술한 바와 같은 몇몇 다른 구조 패턴이 사용될 수 있다.
도 6의 구조는 구조와 히터(103)의 기판대향면(P) 간에 갭(d1 및 d2)을 정확히 제어하기 용이하게 하기 위해 바람직하게는 도 5의 구조 위에 사용된다. 더욱이, 도 7의 구조가 사용될 때, 기판 표면에 달라붙은 습기 및 탄화수소와 같은 성분들을 제거하고 결정면에서 Ⅲ족 질화물 반도체 박막의 재현성을 향상시킬 수 있다. 그러므로, 도 7의 구조가 바람직하게 사용된다.
도 9는 본 발명에 따른 Ⅲ족 질화물 반도체 박막을 제조하는 방법을 이용함으로써 반도체 발광소자로서 제조된 발광다이오드(LED)의 횡단면 구조의 예이다. 도 9에서, 참조부호(801)는 α-Al2O3 기판이고; 참조부호(802)는 버퍼층이며; 참조부호(803)는 Ⅲ족 질화물 반도체층이고; 참조부호(804)는 n형 Ⅲ족 질화물 반도체층이며; 참조부호(805)는 Ⅲ족 질화물 반도체층이고; 참조부호(806)는 p형 Ⅲ족 질화물 반도체층이며; 참조부호(807)는 n형 전극이고; 참조부호(808)는 p형 접합패드 전극이며; 참조부호(809)는 보호층이고; 참조부호(810)는 광투과전극이다.
AlN, AlGaN, 또는 GaN가 버퍼층(802)을 구성하는 재료로 바람직하게 사용된다. AlGaN, GaN 및 InGaN가 Ⅲ족 질화물 반도체 중간층(803), n형 Ⅲ족 질화물 반도체층(804), Ⅲ족 질화물 반도체 중간층(805), p형 Ⅲ족 질화물 반도체층(806)을 구성하는 재료로서 바람직하게 사용된다. n형 Ⅲ족 질화물 반도체층(804)에 대해, 상술한 재료는 바람직하게는 소량의 실리콘(Si) 또는 게르마늄(Ge)으로 도핑된다. p형 Ⅲ족 질화물 반도체층(806)에 대해, 상술한 재료는 바람직하게는 소량의 마그네슘(Mg) 또는 아연(Zn)으로 도핑된다. 이런 식으로, 이들 전기 전도성이 제어될 수 있다. 또한, Ⅲ족 질화물 반도체 활성층(805)으로서, 상술한 재료들 중 일부와 함께 다중 양자우물(MQW) 구조를 이루는 것이 바람직하다. 또한, 상술한 발광다이오드(LED)가 조명장치를 이루는데 사용될 수 있다.
이하에서, 도면을 참조로 본 발명에 따른 스퍼터핑 장치를 이용해 Ⅲ족 질화물 반도체 박막의 에피텍셜 박막 형성방법을 설명한다. 이 실시예에서, 에피텍셜 박막이 하기의 제 1 내지 제 4 단계를 포함한 방법에 의해 α-Al2O3 기판에 형성된다.
먼저, 제 1 단계로, 기판(107)이 배기장치(110)에 의해 기설정된 압력으로 유지되는 진공챔버(101)에 도입된다. 이 단계에서, 미도시된 핸들링 로봇이 기판(α-Al2O3 기판)(107)을 히터(103)의 상부로 운송하고 상기 기판(107)을 히터(103)로부터 돌출한 미도시된 리프트 핀의 상단에 실장한다. 그런 후, 기판(107)을 보유한 리프트 핀이 내려져, 기판(107)이 기판보유장치(503)에 배치된다.
연이어, 제 2 단계로, 기판(107)은 히터(103)에 포함된 히터 전극(203)에 인가된 전압을 제어함으로써 기설정된 온도로 유지된다. 이 단계에서, 히터(103)에 포함된 써모커플(미도시)이 히터(103)의 온도를 모니터하는데 사용되거나, 진공챔버(101)에 배열된 미도시된 고온계가 히터(103)의 온도를 모니터하는데 사용되며, 온도는 기설정된 온도로 제어된다.
연이어, 제 3 단계로, N2 가스, 희귀가스, 및 N2 가스와 희귀가스의 혼합 가스 중 어느 하나가 가스도입장치(109)를 통해 진공챔버(101)로 도입되고, 진공챔버(101)내 압력이 질량유량계(미도시)와 가변 도전밸브(미도시)에 의해 기설정된 압력으로 설정된다.
마지막으로, 제 4 단계로, 고주파 전원(106)으로부터 고주파 전력이 가해져 타겟(108) 앞에 고주파 플라즈마를 발생시키고 플라즈마내 이온들이 타겟(108)을 구성하는 원소에 튀어 Ⅲ족 질화물 반도체 박막을 형성한다. 타겟(108)으로서 금속 타겟을 이용할 경우, N2 가스 또는 N2 가스와 희귀가스의 혼합가스가 바람직하게 프로그레스 가스(progress gas)로서 사용된다. 그런 후, 금속 타겟을 구성하는 Ⅲ족 원소가 타겟(108), 기판의 표면(107), 및 타겟(108)과 기판(107) 사이의 공간을 포함한 적어도 하나의 영역에서 질화된다. 그 결과, Ⅲ족 질화물 반도체 박막이 기판에 형성된다.
다른 한편으로, 질화물 타겟을 이용할 경우, N2 가스, 희귀가스, 및 N2 가스와 희귀가스의 혼합 가스 중 어느 하나가 바람직하게 사용된다. 그런 후, 스퍼터링된 입자들이 원자 또는 질화물 분자의 형태로 타겟 표면으로부터 방출된다. 원자의 형태로 타겟 표면으로부터 방출된 Ⅲ족 원소는 타겟(108), 기판의 표면(107), 및 타겟(108)과 기판(107) 사이의 공간을 포함한 적어도 하나의 영역에서 질화된다. 그 결과, Ⅲ족 질화물 반도체 박막이 기판에 형성된다. 다른 한편으로, 타겟 표면으로부터 방출된 대부분의 질화물 분자들이 기판에 도달하여 Ⅲ족 질화물 반도체 박막을 형성한다.
타겟 표면으로부터 방출된 질화물 분자들 중 일부는 아마도 기판(107)의 표면에서 또는 타겟(108)과 기판(107) 사이에서 해리될 수 있다. 그러나, 해리(解離)에 의해 발생된 Ⅲ족 원소는 기판(107)의 표면 또는 타겟(108)과 기판(107) 사이에서 다시 질화되어 Ⅲ족 질화물 반도체 박막을 형성한다.
제 1 단계에서 기설정된 압력은 바람직하게는 5×10-4Pa이다. 기설정된 압력이 5×10-4Pa 이상이면, 산소와 같은 불순물이 Ⅲ족 질화물 반도체 박막에 붙어져 양질의 에피텍셜 박막을 얻기 어렵게 한다. 더욱이, 제 1 단계에서 히터(103)의 온도는 특히 제한되나 바람직하게는 생산성을 고려해 박막 형성에 사용되는 기판 온도를 얻는데 도움되는 온도로 설정되는 것이 바람직하다.
제 2 단계에서 기설정된 온도는 생산성을 고려해 제 4 단계에서 박막형성온도로 설정되는 것이 바람직하다. 더욱이, 제 3 단계에서 기설정된 압력은 바람직하게는 생산성을 고려해 제 4 단계에서 박막형성압력으로 설정되는 것이 바람직하다. 제 2 및 제 3 단계를 수행하기 위한 타이밍이 스위치될 수 있거나, 상기 단계들은 동시에 수행될 수 있다. 더욱이, 제 2 단계에서 온도 세트와 제 3 단계에서 압력 세트는 적어도 생산성을 고려해 제 4 단계의 시작 때까지 유지되는 것이 바람직하다.
제 4 단계 동안 기판 온도는 바람직하게는 100에서 1200℃ 범위 내에, 더 바람직하게는 400에서 1000℃ 범위 내에 있다. 100℃ 아래의 경우, 비정질 구조가 혼재된 상태로 있는 박막이 형성될 가능성이 있다. 1200℃ 보다 높은 온도의 경우, 전혀 박막이 형성되지 않거나, 심지어 박막이 형성되더라도, 열적 스트레스로 인한 많은 결함들을 가진 에피텍셜 박막이 얻어질 가능성이 있다. 더욱이, 박막형성압력은 바람직하게는 0.1에서 100 mTorr(1.33×10-2Pa에서 1.33×101Pa) 범위 내에, 더 바람직하게는 1.0에서 10 mTorr(1.33×10-1Pa에서 1.33Pa) 범위 내에 있다.
0.1 mTorr(1.33×10-2Pa) 미만의 경우, 고에너지 입자들이 기판 표면에 떨어질 가능성이 있어, 양질의 Ⅲ족 질화물 반도체 박막을 얻기 어렵다. 100 mTorr(1.33×101Pa) 보다 클 경우, 박막형성이 극히 낮다. 그러므로, 이들 경우들은 바람직하지 못하다. 제 4 단계 시작시, 진공챔버(101)내 압력을 박막형성압력 보다 크게 일시적으로 높여 플라즈마 발생을 촉진할 수 있다. 이 경우, 박막형성압력은 프로세스 가스에서 가스들 중 적어도 하나의 유속을 일시적으로 증가시킴으로써 증가될 수 있다. 대안으로, 가변 도전밸브(미도시)의 개방 정도를 일시적으로 줄여 박막형성압력이 증가될 수 있다.
또한, 제 1 단계 전에, 전처리 챔버(미도시)로 기판(107)을 수송하는 단계와, 물론 박막형성온도 이상의 온도로 기판(107)을 열처리하거나 플라즈마 처리하하는 단계가 있을 수 있다.
이 실시예에 따른 방법에 의해 형성된 Ⅲ족 질화물 반도체 박막의 에피텍셜 박막의 예는 도 9에 도시된 버퍼층(802), Ⅲ족 질화물 반도체 중간층(803), n형 Ⅲ족 질화물 반도체층(804), Ⅲ족 질화물 반도체 활성층(805), p형 Ⅲ족 질화물 반도체층(806)을 포함한다. 이들 층 모두가 본 발명에 따른 스퍼터링 장치(에피텍셜 박막형성방법)를 이용해 제조될 수 있거나, 몇몇 입자층(들)이 본 발명에 따른 스퍼터링 장치(에피텍셜 박막형성방법)를 이용해 제조될 수 있다.
예컨대, 도 9의 LED 소자를 위한 공정의 제 1 예로서, 방법은 본 발명에 따른 스퍼터링 장치(에피텍셜 박막형성방법)를 이용해 버퍼층(802)을 제조하는 단계와, 그런 후 MOCVD를 이용해 Ⅲ족 질화물 반도체 중간층(803), n형 Ⅲ족 질화물 반도체층(804), Ⅲ족 질화물 반도체 활성층(805), p형 Ⅲ족 질화물 반도체층(806)을 연이어 적층하는 단계를 포함하며, 이로써 에피텍셜 웨이퍼를 제조한다.
더욱이, 제 2 예로서, 방법은 본 발명에 따른 스퍼터링 장치(에피텍셜 박막형성방법)를 이용해 버퍼층(802)과 Ⅲ족 질화물 반도체 중간층(803)을 제조하는 단계와, 그런 후 MOCVD를 이용해 n형 Ⅲ족 질화물 반도체층(804), Ⅲ족 질화물 반도체 활성층(805), p형 Ⅲ족 질화물 반도체층(806)을 연이어 적층하는 단계를 포함하며, 이로써 에피텍셜 웨이퍼를 제조한다.
제 3 예로서, 방법은 본 발명에 따른 스퍼터링 장치(에피텍셜 박막형성방법)를 이용해 버퍼층(802), Ⅲ족 질화물 반도체 중간층(803), 및 n형 Ⅲ족 질화물 반도체층(804)을 제조하는 단계와, 그런 후 MOCVD를 이용해, Ⅲ족 질화물 반도체 활성층(805) 및 p형 Ⅲ족 질화물 반도체층(806)을 연이어 적층하는 단계를 포함하며, 이로써 에피텍셜 웨이퍼를 제조한다.
제 4 예로서, 방법은 본 발명에 따른 스퍼터링 장치(에피텍셜 박막형성방법)를 이용해 버퍼층(802), Ⅲ족 질화물 반도체 중간층(803), n형 Ⅲ족 질화물 반도체층(804), 및 Ⅲ족 질화물 반도체 활성층(805)을 제조하는 단계와, 그런 후 MOCVD를 이용해, p형 Ⅲ족 질화물 반도체층(806)을 적층하는 단계를 포함하며, 이로써 에피텍셜 웨이퍼를 제조한다.
제 5 예로서, 방법은 본 발명에 따른 스퍼터링 장치(에피텍셜 박막형성방법)를 이용해 버퍼층(802), Ⅲ족 질화물 반도체 중간층(803), n형 Ⅲ족 질화물 반도체층(804), Ⅲ족 질화물 반도체 활성층(805), 및 p형 Ⅲ족 질화물 반도체층(806)을 제조하는 단계를 포함하며, 이로써 에피텍셜 웨이퍼를 제조한다.
리소그래피 방법 및 RIE(반응성 이온에칭) 기술이 이에 따라 얻어진 에피텍셜 웨이퍼에 적용되어 도 9에 도시된 바와 같이 광투과전극(810), p형 접합패드 전극(808), n형 전극(807), 및 보호필름(809)을 형성한다. 그 결과, LED 구조를 얻을 수 있다. 광투과전극(810), p형 접합패드 전극(808), n형 전극(807), 및 보호필름(809)의 재료는 특별히 제한되지 않으며, 이 기술분야에 잘 알려진 재료들이 전혀 제한없이 사용될 수 있음에 유의하라
(제 1 실시예)
본 발명의 제 1 실시예로서 본 발명에 따른 Ⅲ족 질화물 반도체들 박막을 형성하는 방법을 이용해 α-Al2O3 (0001) 기판에 AlN 박막이 형성되는 예에 대한 설명이 주어질 것이다. 보다 상세하게, 기판보유장치의 도움으로 기판과 히터의 기판대향면 사이의 갭에 장착된 α-Al2O3 (0001) 기판에 스퍼터링을 이용해 AlN 박막이 형성되는 예에 대한 설명이 주어질 것이다. 이 예에서, AlN 박막은 도 1의 장치와 유사한 스퍼터링 장치를 이용해 형성된 것에 유의하라. 도 2의 구조와 유사한 히터 구조, 도 4a의 패턴과 유사한 히터 전극패턴, 및 도 5의 장치와 유사한 기판보유장치들이 사용되었다. 더욱이, 도 5에서 기판지지부(503a)와 히터(103)의 기판대향면(P) 간의 갭(d1)은 1mm로 설정되었고, 도 5에서 기판(504)와 히터(103)의 기판대향면(P) 간의 갭(d2)은 2mm로 설정되었다.
이 예에서, 먼저, 제 1 단계로, α-Al2O3 (0001) 기판이 1×10-4Pa 이하로 유지되는 진공챔버(101)로 운송되고 기판보유장치(503)에 배치된다. 제 2 단계로, 기판은 550℃로 유지되며, 상기 온도는 제 4 단계에서의 박막형성온도이다. 이 단계에서, 히터(103)는 내부에 포함된 써모커플의 모니터링 값이 750℃ 이도록 컨트롤된다. 연이어, 제 3 단계로, N2 및 Ar의 혼합 가스가 N2/(N2+Ar)이 25% 이도록 도입되고, 진공챔버(101)에서의 압력은 3.75 mTorr(0.5 Pa)로 설정되며, 상기 압력은 제 4 단계에서의 박막형성압력이다. 이 상태 하에서, 제 4 단계로, 고주파 전원(106)으로부터 금속 Al으로 제조된 타겟(108)으로 2000W의 고주파 전력을 인가하여 스퍼터링이 수행된다. 그 결과, 두께 50㎚의 AlN 박막이 기판에 형성된다.
이 예에서 박막형성온도는 사전에 써모커플이 매입된 α-Al2O3 (0001) 기판에 기판온도측정을 수행하고, α-Al2O3 (0001) 기판의 온도와 히터에 포함된 써모커플의 모니터링 값, 즉, 그 순간 히터의 온도 간의 관계를 조사함으로써 설정되는 것에 유의하라.
이 예에서, 이에 따라 제조된 AlN은 대칭 반사위치에서 2θ/ω 스캔모드로 X선 회절(XRD) 측정; 대칭면에 대한 ω 스캔모드로 XRC 측정; 평면 배열에서 φ 스캔모드로 XRC 측정; 및 동축 충돌 이온산란 분광법(Coaxial Impact Collision Ion Scattering Spectroscopy, CAICISS) 측정을 통해 평가된다. 여기서, 대칭 반사위치에서 2θ/ω 스캔모드로 XRD 측정은 결정방위를 검사하는데 사용되고, 대칭면에 대한 ω 스캔모드로 XRC 측정 및 평면 배열에서 φ 스캔모드로 XRC 측정은 틸트 및 트위스트 모자이크 스프레드를 평가하는데 각각 사용된다. 더욱이, CAICISS 측정은 극성을 결정하기 위한 수단으로서 사용된다.
먼저, 이 예에서 제조된 AlN 박막은 2θ=20°내지 60°측정범위에서 대칭 반사위치에서 2θ/ω 스캔모드로 XRD 측정을 받는다. 그 결과, AlN (0002)면과 α-Al2O3 (0006)면의 회절 피크들만이 관찰되며, AlN의 다른 격자 면들을 나타내는 회절 피크들은 관찰되지 않는다. 이 사실로부터, 얻은 AlN 박막은 c축 방향으로 지향된 것으로 밝혀진다.
다음, 이 예에서 제조된 AlN 박막은 대칭면에 대한 ω 스캔모드로 XRC 측정을 받는다. AlN (0002)면이 측정에 이용되었음에 유의하라. 얻은 XRC 프로파일의 FWHM은 검출기가 개방 검출기 상태로 있는 경우 450 arcsec 이하이며, 분석기 결정이 검출기에 삽입된 경우 100 arcsec 이하이다. 따라서, 제조된 AlN 박막의 틸트 모자이크 스프레드가 상당히 작은 것으로 관찰되었다. 더욱이, 다른 제조 조건하에서, 20 arcsec 이하인 FWHM에 따른 박막들이 분석기 결정이 검출기에 삽입된 XRC 측정에서 발견된다.
대개, XRC 측정은 검출기가 개방 검출기 상태로 수행되어야 한다. 그러나, 이 예에서와 같이 박막 두께가 작은 샘플의 경우, 두께 효과와 격자 이완이 XRC 프로파일의 FWHM을 넓혀, 정확한 모자이크 스프레트 평가를 수행하기가 어렵게 된다. 이런 이유로, 최근, 상술한 바와 같이 검출기에 분석기 결정을 삽입하는 것은 넓은 의미에서 XRC 측정으로 간주된다. 하기는 다르게 언급하지 않는 한 개방 검출기 상태를 이용해 XRC 측정이 수행되는 것으로 가정된다.
다음, 이 예에서 제조된 AlN 박막은 평면 배열에서 φ스캔모드로 XRC 측정을 받는다. AlN {10-10} 면이 측정시 사용되었음에 유의하라. 얻은 XRC 프로파일에서, 6개 회절 피크들이 60°간격으로 나타난다. 따라서, AlN 박막은 6각형 대칭을 갖는 것이, 다르게 말하면, AlN 박막이 에피텍셜로 성장된 것이 관찰되었다. 더욱이, 최대 강도를 갖는 회절 피크로부터 평가된 FWHM은 2.0°이하이다. 그러므로, 제조된 AlN 박막의 트위스트 모자이크 스프레드가 상대적으로 작은 것을 알았다. α-Al2O3 (0001) 기판과 AlN 박막 간의 평면 결정 방위의 비교로부터, AlN 박막의 축이 α-Al2O3 (0001) 기판의 축에 대해 30°정도 평면 방향으로 틀어진 것이 관찰된다. 이는 AlN 박막이 α-Al2O3 (0001) 기판에 에피텍셜로 성장되었을 때 관찰되는 공통 에피텍셜 관계로 AlN 박막이 형성된 것을 나타낸다.
도 12는 예에서 제조된 AlN 박막에 수행된 CAICISS 측정의 결과이다. 이 측정에서, 입사각이 AlN[11-20] 방향에서 가변되는 Al 신호가 검출된다. 70°입사각 부근에서 피크가 단일 형태로 나타나는 것을 볼 수 있다. 이 사실은 관찰된 AlN 박막이 +c 극성(Al 극성)을 갖는 것을 나타낸다.
상기 사실로부터, 이 예에서 제조된 AlN 박막은 +c 극성(Al 극성)과 또한 상당히 작은 틸트 모자이크 스프레드를 갖는 c축 지향 에피텍셜 박막인 것으로 관찰된다. 다시 말하면, 이는 본 발명이 줄어든 틸트 및 트위스트 모자이크 스프레드와 또한 +c 극성을 갖는 Ⅲ족 질화물 반도체 박막을 제공할 수 있는 것으로 입증된다.
또한, 이 예에서, 기판(107)의 박막형성표면의 일부를 기판(107)을 지지하기 위한 지지부재(예컨대, 지지 클로(supporting claws)) 등으로 덮을 필요가 없는데, 이는 타겟을 지지하기 위한 타겟 전극(102)이 중력 방향으로 상부측에 배치된 한편 기판 홀더(99)가 도 1에 도시된 바와 같이 중력 방향으로 하부측에 배치되어 있기 때문이다. 그러므로, 기판(107)의 전체 박막형성표면이 타겟(108)에 노출될 수 있다. 때문에, 이 예에 따르면, 틸트 및 트위스트 모자이크 스프레드와 또한 +c 극성을 갖는 Ⅲ족 질화물 반도체 박막이 기판(107)의 전체 박막형성표면에 형성될 수 있다.
(제 2 실시예)
다음, 본 발명의 제 2 실시예로, AlN 박막이 본 발명에 따른 Ⅲ족 질화물 반도체 박막을 형성하는 방법을 이용해 버퍼층으로 제조되고, 그런 후 언도핑 GaN 박막이 MOCVD에 의해 버퍼층에 형성되는 예에 대해 설명한다.
제 1 실시예와 동일한 조건 하에서 α-Al2O3 (0001) 기판에 스퍼터링을 이용해 AlN 박막이 형성된다. 그런 후, 박막 두께 5㎛의 언도핑 GaN 박막을 형성하기 위해 MOCVD 장치에 웨이퍼가 도입된다.
이에 따라 얻은 언도핑 GaN 박막의 표면은 미러면이다. 대칭 반사위치에서 2θ/ω 스캔모드로 XRD 측정은 언도핑 GaN 박막이 c축 방향으로 지향된 것을 나타낸다. 다음, 대칭면으로서 GaN (0002)면을 이용한 ω 스캔모드에서 XRC 측정과 평면배열에서 GaN {10-10}면에 대한 φ 스캔모드에서 XRC 측정을 수행하였다. 그 결과, 측정에서 FWHMs은 각각 250 arcsec 이하 및 500 arcsec 이하인 것이 관찰되었다. 이들 사실로부터, 얻어진 언도핑 GaN 박막은 틸트 및 트위스트 모자이크 스프레드가 작은 고품질의 결정으로 얻어진 것을 알았다. 또한, CAICISS 측정으로부터, 얻어진 언도핑 GaN 박막의 극성이 +c 극성(Ga 극성)인 것이 관찰되었다. 이는 왜냐하면 버퍼층으로 사용된 AlN 박막의 극성이 제 1 실시예에서 기술된 +c 극성이도록 컨트롤될 수 있고 이에 따라 형성된 언도핑 GaN 박막도 또한 극성을 이어받기 때문인 것라 생각될 수 있다.
상기 사실로부터, +c 극성을 갖도록 컨트롤된 AlN 박막이 본 발명에 따른 Ⅲ족 질화물 반도체 박막을 형성하는 방법을 이용해 버퍼층으로 제조될 경우, MOCVD를 이용해 성장된 언도핑 GaN 박막은 모자이크 스프레드가 작은 고품질의 에피텍셜 박막으로서 구해지고 +c 극성을 갖도록 컨트롤될 수 있다. 다시 말하면, +c 극성의 Ⅲ족 질화물 반도체 박막이 α-Al2O3 기판에 에피텍셜로 성장될 수 있다.
언도핑 GaN 박막이 이 예에서 MOCVD에 의해 형성되었으나, 이는 유사한 결과가 대신 스퍼터핑을 이용해 얻어질 수 있는 것으로 관찰되는 것에 유의하라.
(제 3 실시예)
본 발명의 제 3 실시예로서, AlN 박막이 본 발명에 따른 Ⅲ족 질화물 반도체 박막을 형성하는 방법을 이용해 버퍼층으로 제조되고; 그런 후 언도핑 GaN으로 제조된 Ⅲ족 질화물 반도체 중간층, Si 도핑된 GaN으로 제조된 n형 Ⅲ족 질화물 반도체층, InGaN 및 GaN와 함께 MQW 구조를 갖는 Ⅲ족 질화물 반도체 활성층, 및 Mg 도핑된 GaN으로 제조된 p형 Ⅲ족 질화물 반도체층이 MOCVD를 이용해 순차적으로 버퍼층에 에픽텍셜로 성장되며; 또한, n형 전극층, 광투과전극, p형 전극층, 및 보호필름이 형성되고; 이후, 웨이퍼가 LED 소자를 제조하기 위해 스크라이빙함으로써 분리되는 예에 대해 설명한다.
제 1 실시예와 동일한 조건 하에서 α-Al2O3 (0001) 기판에 대한 스퍼터링을 이용해 AlN 박막이 형성된다. 그런 후, 웨이퍼가 MOCVD 장치에 도입되어 언도핑 GaN으로 제조되고 박막 두께가 5㎛인 Ⅲ족 질화물 반도체 중간층; Si 도핑된 GaN으로 제조되고 박막 두께가 2㎛인 n형 Ⅲ족 질화물 반도체층; GaN으로 시작해서 GaN로 끝나는 층구조이며, 각각 박막 두께가 3㎚인 InGaN의 5개 층들과 각각 박막 두께가 16㎚인 GaN의 6개 층들이 번갈아 적층되는 MQW 구조를 갖는 Ⅲ족 질화물 반도체 활성층; 및 Mg 도핑된 GaN으로 제조되고 박막 두께가 200㎚인 p형 Ⅲ족 질화물 반도체층을 형성한다.
리소그래피 기술과 RIE 기술이 이에 따라 얻은 에피텍셜 웨이퍼에 적용되어 도 9에 도시된 바와 같이 광투과전극(810), p형 접합패드 전극(808), n형 전극(807), 및 보호필름(809)을 형성한다. 이 예에서, ITO(인듐-주석-산화물)가 광투과전극으로 사용되고; 티타늄(Ti), Al, 및 금(Au)이 적층된 구조가 p형 접합패드 전극으로서 사용되며; 니켈(Ni), Al, Ti이 적층된 구조가 n형 전극으로서 사용되고; SiO2가 보호필름으로서 사용된 것에 유의하라.
상술한 바와 같이 얻은 LED 구조가 형성된 웨이퍼는 350㎛2 크기의 LED 칩으로 스크라이빙 함으로써 분할된다. 그런 후, 각 LED 칩을 리드 프레임에 장착하고 금속 와이어로 리드 프레임에 전선을 단다. 그 결과, LED 소자가 형성된다.
이에 따라 얻은 p형 접합패드 전극과 n형 접합패드 전극 사이에 순방향 전류를 흐르게 한다. 그 결과, LED 소자는 양호한 발광 특성, 즉, 3.0V의 순방향 전압, 470㎚의 발광 파장, 및 전류가 20mA일 경우 15mW의 발광 출력을 나타낸다. 이런 특성은 제조된 웨이퍼의 거의 전체 표면으로부터 제조된 LED 소자에서 변화없이 발견된다.
상기 사실로부터, 양호한 방출 특성을 갖는 LED 소자는 본 발명에 따른 Ⅲ족 질화물 반도체 박막을 형성하는 방법을 이용해 버퍼층으로서 +c 극성을 갖도록 제어된 AlN 박막을 제조함으로써 얻어질 수 있다. 이 예에서, 언도핑 GaN로 제조된 Ⅲ족 질화물 반도체 중간층, Si 도핑된 GaN으로 제조된 n형 Ⅲ족 질화물 반도체층, InGaN 및 GaN의 MQW 구조를 갖는 Ⅲ족 질화물 반도체 활성층, 및 Mg 도핑된 GaN으로 제조된 p형 Ⅲ족 질화물 반도체층이 MOCVD에 의해 형성된다. 그러나, 유사한 결과가 이들 층을 제조하는 대신 스퍼터링을 이용해 얻어질 수 있는 것으로 관찰된다.
(제 1 비교예)
본 발명의 제 1 비교예로서, AlN 박막이 히터와 접촉 장착된 α-Al2O3 (0001) 기판에 스퍼터링을 이용해, 즉, 본 발명의 특징적인 모습인 기판보유장치를 이용하지 않고 형성된 예에 대한 설명이 주어진다. 이 비교예에서, AlN 박막은 (기판과 히터 간에 갭을 갖는 α-Al2O3 (0001) 기판을 배치하는) 기판 장착방식을 제외하고 제 1 실시예에서와 같은 동일한 스퍼터링 장치, 히터, 및 히터 전극을 이용해 형성됨에 주목하라. 더욱이, AlN 박막의 박막형성조건에 대해, 역시 제 1 실시예와 동일한 조건을 이용한다.
이 비교예에서 제조된 AlN 박막은 대칭 반사위치에서 2θ/ω 스캔모드로 X선 회절(XRD) 측정; (분석기 결정이 검출기에 삽입된 상태 및 개방 검출기 상태에서) AlN (0002)면에 대한 ω 스캔모드로 XRC 측정; AlN {10-10} 면에 대한 φ 스캔모드로 XRC 측정을 받는다. 제 1 실시예에서 얻은 AlN 박막과 같이, c축 방향으로 지향된 에피텍셜 박막이 얻어지고, 틸트 및 트위스트 모자이크 스프레드가 실질적으로 같은 것을 알았다. 다른 한편으로, 비교예에서 제조된 AlN 박막에 수행된 CAICISS 측정은 AlN 박막이 +c 극성(Al 극성) 및 -c 극성(N 극성)이 혼재된 상태로 있는 박막인 것으로 나타났다.
상기 사실들은 +c 극성의 Ⅲ족 질화물 반도체 박막은 α-Al2O3 (0001) 기판이 히터와 접촉 장착될 경우 얻어질 수 없음을 입증하였다.
(제 2 비교예)
다음, 본 발명의 제 2 비교예로서, AlN으로 제조된 버퍼층이 히터의 상부와 접촉 장착된 α-Al2O3 (0001) 기판에 스퍼터링을 이용해 형성되고, 그런 후 MOCVD를 이용해 언도핑 GaN 박막이 형성되는 예에 대한 설명이 주어진다. 이 비교예에서, AlN로 제조된 버퍼층은 제 1 비교예에서와 같은 동일한 스퍼터링 장치, 히터, 히터 전극, 및 박막형성조건을 이용해 형성된 것에 유의하라. 언도핑 GaN 박막은 제 2 실시예와 동일한 조건하에서 형성되었다.
AlN으로 제조된 버퍼층은 제 1 비교예에서와 같은 동일한 스퍼터링 장치, 히터, 히터 전극, 및 박막형성조건의 이용으로 α-Al2O3 (0001) 기판에 스퍼터링을 이용해 형성된다. 그런 후, 웨이퍼가 MOCVD 장치로 도입되어 5㎛의 박막 두께를 갖는 언도핑 GaN 박막을 형성한다.
이에 따라 얻은 언도핑 GaN 박막의 표면은 백색이며, 대칭 반사위치에서 2θ/ω 스캔모드로 XRD 측정은 언도핑 GaN 박막이 c 축 방향으로 지향된 것을 나타낸다. 다음, 대칭면인 GaN (0002)면에 대한 ω 스캔모드로 XRC 측정과 GaN {10-10} 면에 대한 φ 스캔모드로 XRC 측정을 수행한다. 그 결과, 측정시 FWHMs은 약 360 arcsec 및 1000 arcsec인 것이 각각 관찰되었다. 이 사실로부터, 이 비교예에서 얻은 언도핑 GaN 박막은 제 2 실시예에서 얻은 언도핑 GaN 박막보다 틸트 및 트위스트 모자이크 스프레드가 더 큰 저품질의 결정으로 얻어진 것을 알았다.
또한, CAICISS 측정으로부터, 얻어진 언도핑 GaN 박막은 +c 극성(Ga 극성) 및 -c 극성(N 극성)이 혼재된 상태로 있는 박막인 것으로 관찰되었다. 제 1 비교예에서 기술된 바와 같이, AlN으로 제조된 버퍼층의 극성이 +c 극성 및 -c 극성이 혼재된 상태로 있는 박막이기 때문이며 이에 따라 형성된 언도핑 GaN 박막이 혼합 극성을 또한 이어받는 것이라 생각될 수 있다.
상기 사실로부터, AlN으로 제조된 버퍼층이 α-Al2O3 (0001) 기판이 히터와 접촉 실장된 스퍼터핑에 의해 형성될 경우, MOCVD를 이용해 성장된 언도핑 GaN 박막이 저품질의 에피텍셜 박막으로 얻어진다. 이 비교예에서 언도핑 GaN 박막이 MOCVD에 의해 형성되는 동안, 대신 스퍼터링을 이용해 유사한 결과가 얻어질 수 있는 것으로 관찰되는 것에 유의하라.
(제 3 비교예)
본 발명의 제 3 비교예로서, AlN으로 제조된 버퍼층이 α-Al2O3 (0001) 기판이 히터와 접촉 실장된 스퍼터핑에 의해 형성되고; 그런 후, 언도핑 GaN로 제조된 Ⅲ족 질화물 반도체 중간층, Si 도핑된 GaN으로 제조된 n형 Ⅲ족 질화물 반도체층, InGaN 및 GaN의 MQW 구조를 갖는 Ⅲ족 질화물 반도체 활성층, 및 Mg 도핑된 GaN으로 제조된 p형 Ⅲ족 질화물 반도체층이 MOCVD를 이용해 순차적으로 버퍼층에 에피텍셜 성장된다; 또한 n형 전극층, 광투과전극, p형 전극층, 및 보호필름이 형성된다; 그런 후, 웨이퍼가 스크라이빙에 의해 분리되어 LED 소자를 만든다. AlN으로 제조된 버퍼층을 형성하는 방법은 제 1 비교예의 방법과 유사한 것에 유의하라. 언도핑 GaN로 제조된 Ⅲ족 질화물 반도체 중간층, Si 도핑된 GaN으로 제조된 n형 Ⅲ족 질화물 반도체층, InGaN 및 GaN의 MQW 구조를 갖는 Ⅲ족 질화물 반도체 활성층, 및 MOCVD를 이용해 형성된 Mg 도핑된 GaN으로 제조된 p형 Ⅲ족 질화물 반도체층 모두가 제 3 실시예와 유사하다. 더욱이, 재료 및 이후에 형성된 이들 각각의 박막, 즉, n형 전극층, 광투과전극, p형 전극층, 및 보호필름 형성방법뿐만 아니라 뒤이은 소자 형성단계들도 제 3 실시예와 모두 유사하다.
이에 따라 얻은 LED 전극의 p형 접합패드 전극과 n형 접합패드 전극 사이에 순방향 전류를 흐르게 하였다. 그 결과, LED 소자로부터 양호한 다이오드 특성이 얻어지지 않았다. 더욱이, 이에 따른 얻은 소자 특성은 가령 충분한 발광 강도가 가시광 범위 내에서 얻을 수 없을 정도로 열악하였다. 유사한 특성들도 제조된 웨이퍼의 거의 전체 표면으로부터 제조된 LED 소자에서 발견되었다.
상기 사실로부터, AlN으로 제조된 버퍼층이 α-Al2O3 (0001) 기판이 히터와 접촉 실장된 스퍼터핑에 형성될 경우 양호한 방출 특성을 갖는 LED 소자가 얻어질 수 없음을 입증한다. 이 예에서, 언도핑 GaN로 제조된 Ⅲ족 질화물 반도체 중간층, Si 도핑된 GaN으로 제조된 n형 Ⅲ족 질화물 반도체층, InGaN 및 GaN의 MQW 구조를 갖는 Ⅲ족 질화물 반도체 활성층, 및 Mg 도핑된 GaN으로 제조된 p형 Ⅲ족 질화물 반도체층이 MOCVD에 의해 형성된다. 그러나, 유사한 결과가 대신 스퍼터링을 이용해 얻어질 수 있는 것으로 관찰된다.
상술한 바와 같이, 본 발명의 주요 특징은 α-Al2O3 (0001) 기판에 +c 극성의 Ⅲ족 질화물 반도체 에피텍셜 박막을 형성하기 위해 기판이 어떻게 장착되어야 하는지에 초점을 둔다는 것이다. 균일한 +c 극성을 얻기 위해, 기판 홀더에 개선이 추가된다. 구체적으로, 기판 홀더에 의해 지지된 기판의 위치와 기판 홀더에 포함된 히터의 위치 간의 관계가 특별한 관계로 설정된다. 이는 종래 기술에서 발견되지 않은 기술적 아이디어이다.
본 발명에서, 본 발명에 고유한 상술한 기술적 아이디어에 따르면, 기판 홀더에 히터의 기판대향면으로부터 떨어져 기설정된 거리로 기판을 배치하기 위해 기판보유장치(기판지지부)가 제공되고, 상기 기판은 Ⅲ족 질화물 반도체 박막의 형성동안 히터의 기판대향면으로부터 떨어져 설정된다. 이런 식으로 구성된 기판 홀더로, 틸트 및 트위스트 모자이크 스프레드가 줄어들고 또한 균일한 +c 극성을 갖는 Ⅲ족 질화물 반도체 박막이 상술한 바와 같은 제 1 내지 제 3 실시예 및 제 1 내지 제 3 비교예에 나타낸 바와 같이 스퍼터링에 의해 형성될 수 있다.
상술한 실시예 및 예들은 기판만 진공챔버에 도입되는 경우를 도시한 것이나, 상기 기판은 트레이를 이용해 도입될 수 있음에 유의하라. 본 발명의 아이디어에 따르면, 장착된 기판을 갖는 트레이가 기판보유장치에 배치될 경우, 기판 및 기판에 장착된 트레이는 기설정된 거리 만큼 히터로부터 떨어져 배치되어야 한다. 대안으로, 기판은 기판보유장치(503 또는 603) 또는 트레이와 같은 기판지지부(704)를 이용해 도입될 수 있다.

Claims (14)

  1. 히터를 이용해 소정 온도로 가열된α-Al2O3 기판에 스퍼터링에 의한 Ⅲ족 질화물 반도체 박막을 에피텍셜로 성장시키는 에피텍셜 박막형성방법으로서,
    히터의 기판대향면으로부터 소정 거리로 떨어져 α-Al2O3 기판을 보유하는 단계와,
    기판대향면으로부터 소정 거리로 떨어져 보유된 상태에서, 상기 α-Al2O3 기판에 Ⅲ족 질화물 반도체 박막의 에피텍셜 박막을 형성하는 단계를 포함하는 에피텍셜 박막형성방법.
  2. 진공펌핑할 수 있는 진공챔버와, α-Al2O3 기판을 지지하기 위한 기판보유수단과, 기판보유수단에 의해 보유된 α-Al2O3 기판을 소정 온도로 가열할 수 있는 히터를 포함한 진공처리장치를 이용해 α-Al2O3 기판에 스퍼터링에 의해 Ⅲ족 질화물 반도체 박막의 에피텍셜 박막을 형성하는 에피텍셜 박막형성방법으로서,
    기판보유수단에 의해 보유된 α-Al2O3 기판이 기설정된 거리만큼 히터의 기판대향면으로부터 떨어져 보유된 상태에서 Ⅲ족 질화물 반도체 박막의 에피텍셜 박막이 α-Al2O3 기판에 형성되는 에피텍셜 박막형성방법.
  3. 제 2 항에 있어서,
    α-Al2O3 기판을 운송하고 상기 α-Al2O3 기판이 기설정된 거리만큼 히터의 기판대향면으로부터 떨어져 보유되는 식으로 기판보유수단이α-Al2O3 기판을 보유하도록 하는 기판운송단계;
    기판운송단계에서 기판보유수단에 의해 보유된 α-Al2O3 기판을 히터에 의해 소정의 온도로 가열하는 기판가열단계; 및
    기판가열단계에서 가열된 α-Al2O3 기판에 Ⅲ족 질화물 반도체 박막의 에피텍셜 박막을 형성하는 에피텍셜 박막형성단계를 포함하는 에피텍셜 박막형성방법.
  4. 제 2 항에 있어서,
    기판보유수단이 중력 방향으로 하부측에 α-Al2O3 기판 면과 접촉된 상태로 상기 기판보유수단이 α-Al2O3 기판을 보유하는 에피텍셜 박막형성방법.
  5. 진공펌핑할 수 있는 진공챔버와,
    기판을 지지하기 위한 기판보유수단과,
    기판보유수단에 의해 보유된 기판을 소정 온도로 가열할 수 있는 히터와,
    진공챔버내에 제공되고 타겟이 부착될 수 있는 타겟 전극을 구비하고,
    상기 기판보유수단은 중력 방향으로 타겟 전극 아래 진공챔버 내부에 제공되며,
    상기 히터를 이용하여 소정의 온도로 가열된 α-Al2O3 기판인 상기 기판상에 Ⅲ족 질화물 반도체 박막의 에피텍셜막을 스퍼터링법에 의하여 에픽텍셜 성장시킬 때에, 상기 기판이 상기 히터의 기판대향면으로부터 기설정된 거리만큼 떨어져 보유되는 것을 특징으로 하는 진공처리장치.
  6. 제 5 항에 있어서,
    기판보유수단은 기판지지부와 장착부를 포함하고, 기판지지부는 박막 형성동안 중력 방향으로 아래에서 기판의 외주 가장자리부를 지지하도록 구성되고, 장착부는 기판 지지부와 일체로 형성되고 박막 형성동안 히터와 접촉해 배치되며,
    장착부가 히터와 접촉 배치된 상태에서, 기판지지부는 제 2 기설정된 거리만큼 히터의 기판대향면으로부터 떨어져 배치되는 진공처리장치.
  7. 제 6 항에 있어서,
    기판지지부는 기판의 외주 가장자리부를 지지하도록 구성된 링형 절연부재인 진공처리장치.
  8. 제 7 항에 있어서,
    링형 절연부재의 외주 가장자리부를 지지하기 위한 링형 도전성 부재를 더 구비하고,
    상기 링형 도전성 부재에 고주파 전력이 인가되는 진공처리장치.
  9. 제 1 항에 따른 에피텍셜 박막형성방법을 포함한 반도체 발광소자 제조방법.
  10. 삭제
  11. 삭제
  12. 제 2 항에 따른 에피텍셜 박막형성방법을 포함한 반도체 발광소자 제조방법.
  13. 삭제
  14. 삭제
KR1020127031165A 2010-04-30 2011-04-12 에피텍셜 박막형성방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치 KR101484658B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-105101 2010-04-30
JP2010105101 2010-04-30
PCT/JP2011/059070 WO2011136016A1 (ja) 2010-04-30 2011-04-12 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置

Publications (2)

Publication Number Publication Date
KR20130023257A KR20130023257A (ko) 2013-03-07
KR101484658B1 true KR101484658B1 (ko) 2015-01-21

Family

ID=44861328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127031165A KR101484658B1 (ko) 2010-04-30 2011-04-12 에피텍셜 박막형성방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치

Country Status (7)

Country Link
US (1) US9252322B2 (ko)
JP (1) JP5444460B2 (ko)
KR (1) KR101484658B1 (ko)
CN (1) CN102959140B (ko)
DE (1) DE112011101519B4 (ko)
TW (1) TWI449215B (ko)
WO (1) WO2011136016A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5359698B2 (ja) * 2009-08-31 2013-12-04 豊田合成株式会社 化合物半導体の製造装置、化合物半導体の製造方法及び化合物半導体
CN103329248B (zh) 2010-12-27 2015-12-16 佳能安内华股份有限公司 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置
JP5819978B2 (ja) 2011-10-28 2015-11-24 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
WO2014002465A1 (ja) 2012-06-26 2014-01-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
JP6272850B2 (ja) * 2012-07-02 2018-01-31 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 物理的気相成長法による窒化アルミニウムの緩衝及び活性層
JP6021143B2 (ja) * 2012-07-13 2016-11-09 株式会社アルバック ＧａＮ系デバイスの製造方法およびＡｌＮの成膜方法
JP5978893B2 (ja) * 2012-09-27 2016-08-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP6063035B2 (ja) 2013-03-14 2017-01-18 キヤノンアネルバ株式会社 成膜方法、半導体発光素子の製造方法、半導体発光素子、照明装置
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
CN103276443B (zh) * 2013-03-14 2015-08-05 贵阳嘉瑜光电科技咨询中心 一种快速制备晶体外延薄膜的装置和方法
CN103996785A (zh) * 2014-06-04 2014-08-20 宁波亚茂照明电器有限公司 一种内置驱动全角度发光led光源与封装工艺
JP5983684B2 (ja) * 2014-07-02 2016-09-06 ウシオ電機株式会社 Ｌｅｄ素子
KR101687595B1 (ko) * 2014-07-18 2016-12-19 캐논 아네르바 가부시키가이샤 질화물 반도체층의 성막 방법 및 반도체 장치의 제조 방법
WO2016017047A1 (ja) * 2014-07-28 2016-02-04 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
KR102688062B1 (ko) 2017-05-13 2024-07-23 어플라이드 머티어리얼스, 인코포레이티드 고품질 갭 충전 솔루션들을 위한 순환식 유동성 증착 및 고-밀도 플라즈마 처리 프로세스들
CN109326525A (zh) * 2018-08-20 2019-02-12 西安电子科技大学 基于溅射AlN基板的混合极性AlGaN/GaN高电子迁移率晶体管及其制备方法
CN109962129B (zh) * 2019-01-28 2020-12-08 华灿光电（浙江）有限公司 AlN模板及氮化镓基发光二极管外延片的制备方法
CN112160030A (zh) * 2020-09-25 2021-01-01 中国电子科技集团公司第十一研究所 分子束外延系统及分子束外延表面的温度控制方法
US12094709B2 (en) 2021-07-30 2024-09-17 Applied Materials, Inc. Plasma treatment process to densify oxide layers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04350930A (ja) * 1991-05-28 1992-12-04 Tokyo Electron Ltd 処理装置
JPH07302793A (ja) * 1994-05-10 1995-11-14 Fujitsu Ltd 半導体製造装置及び半導体装置の製造方法
WO2008047900A1 (fr) 2006-10-20 2008-04-24 Showa Denko K.K. Appareil de pulvérisation formant un film et plaque de support pour cet appareil
JP2009124100A (ja) * 2007-10-25 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物半導体層の製造装置、ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子及びランプ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5267607A (en) * 1991-05-28 1993-12-07 Tokyo Electron Limited Substrate processing apparatus
JP3545123B2 (ja) * 1996-01-26 2004-07-21 アプライド マテリアルズ インコーポレイテッド ウエハ加熱器用成膜防護具
JP2001220672A (ja) * 1999-11-30 2001-08-14 Tadahiro Omi 成膜装置および成膜方法
US7968362B2 (en) * 2001-03-27 2011-06-28 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
CN2568672Y (zh) * 2002-09-05 2003-08-27 西安电子科技大学 光化学气相沉积设备
KR100714629B1 (ko) * 2006-03-17 2007-05-07 삼성전기주식회사 질화물 반도체 단결정 기판, 그 제조방법 및 이를 이용한수직구조 질화물 발광소자 제조방법
JP2008109084A (ja) 2006-09-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP4982259B2 (ja) * 2007-06-14 2012-07-25 昭和電工株式会社 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法
JP4714712B2 (ja) * 2007-07-04 2011-06-29 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
WO2009096270A1 (ja) * 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置
EP2562290A3 (en) * 2008-08-29 2016-10-19 Veeco Instruments Inc. Wafer carrier with varying thermal resistance
KR20120036816A (ko) * 2009-06-01 2012-04-18 미쓰비시 가가꾸 가부시키가이샤 질화물 반도체 결정 및 그 제조 방법
CN103329248B (zh) * 2010-12-27 2015-12-16 佳能安内华股份有限公司 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置
JP5819978B2 (ja) * 2011-10-28 2015-11-24 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
WO2014002465A1 (ja) * 2012-06-26 2014-01-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04350930A (ja) * 1991-05-28 1992-12-04 Tokyo Electron Ltd 処理装置
JPH07302793A (ja) * 1994-05-10 1995-11-14 Fujitsu Ltd 半導体製造装置及び半導体装置の製造方法
WO2008047900A1 (fr) 2006-10-20 2008-04-24 Showa Denko K.K. Appareil de pulvérisation formant un film et plaque de support pour cet appareil
JP2009124100A (ja) * 2007-10-25 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物半導体層の製造装置、ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子及びランプ

Also Published As

Publication number Publication date
TWI449215B (zh) 2014-08-11
DE112011101519T5 (de) 2013-05-29
TW201205872A (en) 2012-02-01
JP5444460B2 (ja) 2014-03-19
KR20130023257A (ko) 2013-03-07
CN102959140B (zh) 2016-01-20
WO2011136016A1 (ja) 2011-11-03
DE112011101519B4 (de) 2015-06-25
JPWO2011136016A1 (ja) 2013-07-18
CN102959140A (zh) 2013-03-06
US9252322B2 (en) 2016-02-02
US20130049064A1 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
KR101484658B1 (ko) 에피텍셜 박막형성방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
KR101590496B1 (ko) 성막방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
KR101650353B1 (ko) 에피택셜막 형성 방법, 스퍼터링 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치
KR101564251B1 (ko) 에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
TWI582826B (zh) Film forming method, vacuum processing apparatus, manufacturing method of semiconductor light emitting element, manufacturing method of semiconductor electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 6