JP2009124100A - Ｉｉｉ族窒化物半導体層の製造装置、ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子及びランプ - Google Patents

Ｉｉｉ族窒化物半導体層の製造装置、ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子及びランプ Download PDF

Info

Publication number
JP2009124100A
JP2009124100A JP2008184027A JP2008184027A JP2009124100A JP 2009124100 A JP2009124100 A JP 2009124100A JP 2008184027 A JP2008184027 A JP 2008184027A JP 2008184027 A JP2008184027 A JP 2008184027A JP 2009124100 A JP2009124100 A JP 2009124100A
Authority
JP
Japan
Prior art keywords
plasma
group iii
iii nitride
nitride semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008184027A
Other languages
English (en)
Other versions
JP5304070B2 (ja
Inventor
Taisuke Yokoyama
泰典 横山
Takehiko Okabe
健彦 岡部
Hisayuki Miki
久幸 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2008184027A priority Critical patent/JP5304070B2/ja
Priority to US12/257,065 priority patent/US8383439B2/en
Publication of JP2009124100A publication Critical patent/JP2009124100A/ja
Application granted granted Critical
Publication of JP5304070B2 publication Critical patent/JP5304070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Abstract

【課題】優れた結晶性を有するＩＩＩ族窒化物半導体層を形成できる製造装置を提供する。
【解決手段】基板１１上にＩＩＩ族窒化物半導体層をスパッタ法によって形成するための製造装置であって、チャンバ４１と、チャンバ４１内に配置されたＩＩＩ族元素を含有するターゲット４７と、ターゲット４７をスパッタして原料粒子を基板１１に供給する第１プラズマを発生させる第１プラズマ発生手段５１と、窒素元素を含む第２プラズマを発生させる第２プラズマ発生手段５２と、第１プラズマ発生手段５１と第２プラズマ発生手段５２とを制御して、チャンバ４１内に第１プラズマと第２プラズマとを交互に発生させる制御手段とを備えるＩＩＩ族窒化物半導体層の製造装置とする。
【選択図】図１

Description

本発明は、ＩＩＩ族窒化物半導体層の製造装置、ＩＩＩ族窒化物半導体層の製造方法、ＩＩＩ族窒化物半導体発光素子の製造方法、ＩＩＩ族窒化物半導体発光素子及びランプに関し、特に、優れた結晶性を有するＩＩＩ族窒化物半導体層を形成できるＩＩＩ族窒化物半導体層の製造装置およびＩＩＩ族窒化物半導体層の製造方法に関する。
従来から、窒化物化合物半導体結晶などからなるＩＩＩ族窒化物半導体層を反応性スパッタリング法などのスパッタ法によって形成する製造装置や製造方法が検討されている。
従来の反応性スパッタリング法では、スパッタ装置のチャンバ内に配置されたＧａやＡｌなどのＩＩＩ族元素を含有するターゲットをスパッタするとともに、窒素など窒素元素を含む反応性ガスのプラズマを発生させて、ＩＩＩ族元素と反応性ガスとを反応させてＩＩＩ族窒化物半導体層を形成している。
具体的には、例えば、Ｎ２ガスを用いた高周波マグネトロンスパッタリングにより、Ｓｉの（１００）面、及びサファイア（Ａｌ２Ｏ３）の（０００１）面上にＧａＮ層を成膜する方法が提案されている（例えば、非特許文献１）。
牛玖 由紀子（Ｙ．ＵＳＨＩＫＵ）他、「２１世紀連合シンポジウム論文集」、Ｖｏｌ．２ｎｄ、ｐ２９５（２００３）、
しかしながら、従来の反応性スパッタリング法では、成膜されたＩＩＩ族窒化物半導体層の結晶性をより一層向上させることが要求されていた。
本発明は、上記課題に鑑みてなされたものであり、優れた結晶性を有するＩＩＩ族窒化物半導体層を形成できるＩＩＩ族窒化物半導体層の製造装置を提供することを目的とする。
また、優れた結晶性を有するＩＩＩ族窒化物半導体層を形成できるＩＩＩ族窒化物半導体層の製造方法を提供することを目的とする。
さらに、本発明のＩＩＩ族窒化物半導体層の製造方法を用いるＩＩＩ族窒化物半導体発光素子の製造方法、及び本発明のＩＩＩ族窒化物半導体発光素子の製造方法で得られるＩＩＩ族窒化物半導体発光素子、及び本発明のＩＩＩ族窒化物半導体発光素子が用いられてなるランプを提供することを目的とする。
本発明者は、上記課題を解決するために、ターゲットからスパッタされた原料粒子の量と、プラズマ中の窒素の量とに着目して、鋭意研究を重ねた。その結果、スパッタされた原料粒子の量と、プラズマ中の窒素の量とを精度良く制御することにより、成膜されるＩＩＩ族窒化物半導体層の結晶性を向上させることができることを見出した。
しかしながら、従来の反応性スパッタリング法では、ターゲットをスパッタして生成されたターゲットに含まれる原料からなる原料粒子を含むプラズマと、反応性ガスのプラズマとが同時に基板に供給されるので、原料粒子の量やプラズマ中の反応性ガスの量を精度良く制御することは、困難であった。
そこで本発明者は、さらに鋭意研究を重ね、原料粒子を基板に供給するプラズマと窒素元素を含むプラズマとを別々に基板に供給できるようにすることで、基板に供給される原料粒子の量およびプラズマ中の窒素の量を高精度で制御できるようにし、本発明を完成した。
即ち、本発明は以下に関する。
［１］基板上にＩＩＩ族窒化物半導体層をスパッタ法によって形成するための製造装置であって、チャンバと、前記チャンバ内に配置されたＩＩＩ族元素を含有するターゲットと、前記ターゲットをスパッタして原料粒子を前記基板に供給する第１プラズマを発生させる第１プラズマ発生手段と、窒素元素を含む第２プラズマを発生させる第２プラズマ発生手段と、前記第１プラズマ発生手段と前記第２プラズマ発生手段とを制御して、前記チャンバ内に前記第１プラズマと前記第２プラズマとを交互に発生させる制御手段とを備えることを特徴とするＩＩＩ族窒化物半導体層の製造装置。
［２］前記第１プラズマ発生手段が、前記ターゲットにパワーを印加する手段と、前記チャンバ内に希ガスを供給する希ガス供給手段とを備え、前記第２プラズマ発生手段が、前記チャンバ内にプラズマを発生させる手段と、前記チャンバ内に窒素元素を含む原料ガスを供給する原料ガス供給手段とを備えていることを特徴とする［１］に記載のＩＩＩ族窒化物半導体層の製造装置。
［３］基板上にＩＩＩ族窒化物半導体層をスパッタ法によって形成するための製造装置であって、第１プラズマ領域と、前記第１プラズマ領域と遮蔽壁によって分離された第２プラズマ領域とが設けられたチャンバと、前記第１プラズマ領域内に配置されたＩＩＩ族元素を含有するターゲットをスパッタして原料粒子を前記基板に供給する第１プラズマを発生させる第１プラズマ発生手段と、前記第２プラズマ領域において窒素元素を含む第２プラズマを発生させる第２プラズマ発生手段と、前記基板の前記第１プラズマ領域から前記第２プラズマ領域への移動と、前記第２プラズマ領域から前記第１プラズマ領域への移動とを行なうことにより、前記原料粒子と前記窒素元素とを前記基板上に交互に供給させる移動手段とを備えることを特徴とするＩＩＩ族窒化物半導体層の製造装置。
［４］前記ターゲットが、ＡｌまたはＧａを含有するものであることを特徴とする［１］〜［３］のいずれかに記載のＩＩＩ族窒化物半導体層の製造装置。
［５］前記第１プラズマ発生手段は、膜厚０．２ｎｍ〜２ｎｍの薄膜を形成するものであることを特徴とする［１］〜［４］のいずれかに記載のＩＩＩ族窒化物半導体層の製造装置。
［６］前記第１プラズマ発生手段は、膜厚１原子層の薄膜を形成するものであることを特徴とする［１］〜［４］のいずれかに記載のＩＩＩ族窒化物半導体層の製造装置。
［７］第２プラズマ発生手段が、誘導結合プラズマにより窒素元素を含む第２プラズマを発生させるものであることを特徴とする［１］〜［６］のいずれかに記載のＩＩＩ族窒化物半導体層の製造装置。
［８］基板上にＩＩＩ族窒化物半導体層をスパッタ法によって形成するための製造方法であって、ＩＩＩ族元素を含有するターゲットをスパッタして原料粒子を前記基板に供給する第１プラズマを発生させる第１プラズマ発生工程と、窒素元素を含む第２プラズマを発生させる第２プラズマ発生工程とを有し、前記第１プラズマ発生工程と前記第２プラズマ発生工程とを交互に行なうことにより、前記チャンバ内に前記第１プラズマと前記第２プラズマとを交互に発生させること特徴とするＩＩＩ族窒化物半導体層の製造方法。
［９］第１プラズマ領域と、前記第１プラズマ領域と遮蔽壁によって分離された第２プラズマ領域とが設けられたチャンバを備えるＩＩＩ族窒化物半導体層の製造装置を用い、基板上にＩＩＩ族窒化物半導体層をスパッタ法によって形成するための製造方法であって、前記第１プラズマ領域内に配置されたＩＩＩ族元素を含有するターゲットをスパッタして原料粒子を前記基板に供給する第１プラズマを発生させる第１プラズマ発生工程を前記第１プラズマ領域内で行い、窒素元素を含む第２プラズマを発生させる第２プラズマ発生工程を前記第２プラズマ領域内で行い、前記第１プラズマ発生工程後に前記第１プラズマ領域から前記第２プラズマ領域へ前記基板を移動させる第１移動工程と、前記第２プラズマ発生工程後に前記第２プラズマ領域から前記第１プラズマ領域へ前記基板を移動させる第２移動工程とを行なうことにより、前記原料粒子と前記窒素元素とを前記基板上に交互に供給することを特徴とするＩＩＩ族窒化物半導体層の製造方法。
［１０］前記ターゲットが、ＡｌまたはＧａを含有するものであることを特徴とする［８］または［９］に記載のＩＩＩ族窒化物半導体層の製造方法。
［１１］前記第１プラズマ発生工程において、膜厚０．２ｎｍ〜２ｎｍの薄膜を形成するものであることを特徴とする［８］〜［１０］のいずれかに記載のＩＩＩ族窒化物半導体層の製造方法。
［１２］前記第１プラズマ発生工程において、膜厚１原子層の薄膜を形成するものであることを特徴とする［８］〜［１０］のいずれかに記載のＩＩＩ族窒化物半導体層の製造方法。
［１３］基板上に、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層が積層された半導体層を有するＩＩＩ族窒化物半導体発光素子の製造方法であって、前記半導体層の少なくとも一部を、［８］〜［１２］のいずれかに記載のＩＩＩ族窒化物半導体層の製造方法で形成することを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
［１４］基板上に、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層が積層された半導体層を有し、前記基板と前記ｎ型半導体層との間にＩＩＩ族窒化物半導体からなるバッファ層を有するＩＩＩ族窒化物半導体発光素子の製造方法であって、前記バッファ層を、［８］〜［１２］のいずれかに記載のＩＩＩ族窒化物半導体層の製造方法で形成することを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
［１５］［１３］または［１４］に記載のＩＩＩ族窒化物半導体発光素子の製造方法で得られるＩＩＩ族窒化物半導体発光素子。
［１６］［１５］に記載のＩＩＩ族窒化物半導体発光素子が用いられてなることを特徴とするランプ。
［１７］基板上に、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層が積層された半導体層を有するＩＩＩ族窒化物半導体発光素子であって、前記半導体層の少なくとも一部が、［８］〜［１２］のいずれかに記載のＩＩＩ族窒化物半導体層の製造方法で形成されたものであり、前記製造方法に起因する積層構造が形成されているものであることを特徴とするＩＩＩ族窒化物半導体発光素子。
［１８］基板上に、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層が積層された半導体層を有し、前記基板と前記ｎ型半導体層との間にＩＩＩ族窒化物半導体からなるバッファ層を有するＩＩＩ族窒化物半導体発光素子であって、前記バッファ層が、［８］〜［１２］のいずれかに記載のＩＩＩ族窒化物半導体層の製造方法で形成されたものであり、前記製造方法に起因する積層構造が形成されているものであることを特徴とするＩＩＩ族窒化物半導体発光素子。
本発明のＩＩＩ族窒化物半導体層の製造装置は、ターゲットをスパッタして原料粒子を前記基板に供給する第１プラズマを発生させる第１プラズマ発生手段と、窒素元素を含む第２プラズマを発生させる第２プラズマ発生手段と、前記第１プラズマ発生手段と前記第２プラズマ発生手段とを制御して、前記チャンバ内に前記第１プラズマと前記第２プラズマとを交互に発生させる制御手段とを備えるので、原料粒子と窒素元素とを別々に基板に供給できる。したがって、本発明のＩＩＩ族窒化物半導体層の製造装置によれば、基板に供給される原料粒子と窒素元素の量を容易に精度良く制御でき、優れた結晶性を有するＩＩＩ族窒化物半導体層を形成できる。
本発明のＩＩＩ族窒化物半導体層の製造装置は、第１プラズマ領域と、前記第１プラズマ領域と遮蔽壁によって分離された第２プラズマ領域とが設けられたチャンバと、前記第１プラズマ領域内に配置されたＩＩＩ族元素を含有するターゲットをスパッタして原料粒子を前記基板に供給する第１プラズマを発生させる第１プラズマ発生手段と、前記第２プラズマ領域において窒素元素を含む第２プラズマを発生させる第２プラズマ発生手段と、前記基板の前記第１プラズマ領域から前記第２プラズマ領域への移動と、前記第２プラズマ領域から前記第１プラズマ領域への移動とを行なうことにより、前記原料粒子と前記窒素元素とを前記基板上に交互に供給させる移動手段とを備えるものであるので、原料粒子と窒素元素とを別々に基板に供給できる。したがって、このようなＩＩＩ族窒化物半導体層の製造装置によれば、基板に供給される原料粒子と窒素元素の量を容易に精度良く制御でき、優れた結晶性を有するＩＩＩ族窒化物半導体層を形成できる。
また、本発明のＩＩＩ族窒化物半導体層の製造方法は、ＩＩＩ族元素を含有するターゲットをスパッタして原料粒子を前記基板に供給する第１プラズマを発生させる第１プラズマ発生工程と、窒素元素を含む第２プラズマを発生させる第２プラズマ発生工程とを有し、前記第１プラズマ発生工程と前記第２プラズマ発生工程とを交互に行なうことにより、前記チャンバ内に前記第１プラズマと前記第２プラズマとを交互に発生させるので、原料粒子と窒素元素とを別々に基板に供給できる。したがって、本発明のＩＩＩ族窒化物半導体層の製造方法によれば、基板に供給される原料粒子と窒素元素の量を容易に精度良く制御でき、優れた結晶性を有するＩＩＩ族窒化物半導体層を形成できる。
また、本発明のＩＩＩ族窒化物半導体層の製造方法は、第１プラズマ領域内に配置されたＩＩＩ族元素を含有するターゲットをスパッタして原料粒子を前記基板に供給する第１プラズマを発生させる第１プラズマ発生工程を前記第１プラズマ領域内で行い、窒素元素を含む第２プラズマを発生させる第２プラズマ発生工程を前記第２プラズマ領域内で行い、前記第１プラズマ発生工程後に前記第１プラズマ領域から前記第２プラズマ領域へ前記基板を移動させる第１移動工程と、前記第２プラズマ発生工程後に前記第２プラズマ領域から前記第１プラズマ領域へ前記基板を移動させる第２移動工程とを行なうことにより、前記原料粒子と前記窒素元素とを前記基板上に交互に供給するので、原料粒子と窒素元素とを別々に基板に供給できる。したがって、本発明のＩＩＩ族窒化物半導体層の製造方法によれば、基板に供給される原料粒子と窒素元素の量を容易に精度良く制御でき、優れた結晶性を有するＩＩＩ族窒化物半導体層を形成できる。
また、本発明のＩＩＩ族窒化物半導体発光素子の製造方法は、本発明のＩＩＩ族窒化物半導体層の製造方法を用いるので、優れた結晶性を有するＩＩＩ族窒化物半導体層を備えたＩＩＩ族窒化物半導体発光素子が得られる。
さらに、本発明のＩＩＩ族窒化物半導体発光素子並びにランプは、本発明のＩＩＩ族窒化物半導体発光素子の製造方法によって得られたものであるので、優れた結晶性を有するＩＩＩ族窒化物半導体層を備えたものとなり、優れた発光特性を有するものとなる。
以下、本発明に係るＩＩＩ族窒化物半導体層の製造装置、ＩＩＩ族窒化物半導体層の製造方法、ＩＩＩ族窒化物半導体発光素子の製造方法、及びＩＩＩ族窒化物半導体発光素子、並びにランプの一実施形態について、図面を適宜参照して説明する。
［スパッタ装置（ＩＩＩ族窒化物半導体層の製造装置）］
図１は、本発明に係るＩＩＩ族窒化物半導体層の製造装置の一例であるスパッタ装置を模式的に示した概略図である。図１に示すスパッタ装置４０は、ＡｌＩｎＧａＮ、ＡｌＮ、ＧａＮなどからなるＩＩＩ族窒化物半導体層を形成するためのものである。スパッタ装置４０は、図１に示すように、チャンバ４１と、チャンバ４１内に設置されたターゲット４７と、ターゲット４７をスパッタして原料粒子を基板１１に供給する第１プラズマを発生させる第１プラズマ発生手段５１と、窒素元素を含む第２プラズマを発生させる第２プラズマ発生手段５２とを有している。
また、図１に示すスパッタ装置４０は、第１プラズマ発生手段５１と第２プラズマ発生手段５２とを制御する制御手段（図示略）を有している。そして、図１に示すスパッタ装置４０では、第１プラズマ発生手段５１および第２プラズマ発生手段５２を制御手段に制御させることより、第１プラズマと第２プラズマとを交互に発生させ、チャンバ４１内に第１プラズマと第２プラズマとが交互に供給されるようになっている。
第１プラズマ発生手段５１は、ターゲット４７に所定のパワーを印加するための電源４８ｂと、チャンバ４１内にアルゴンガスを供給するアルゴンガス供給手段４２ｂとを備えている。ターゲット４７に印加されるパワー(印加電力)は、電源４８ｂに制御させることによって調整可能とされている。また、電源４８ｂおよびアルゴンガス供給手段４２ｂは,制御手段によって制御されている。
また、第１プラズマ発生手段５１は、ターゲット４７を形成している材料からなる膜厚０．２ｎｍ〜２ｎｍの薄膜を基板上に形成するものであることが好ましい。膜厚が０．２ｎｍ未満であると、基板１１もしくは成長中のＩＩＩ族窒化物半導体層の全面を均一に覆うことができなくなり、面内の結晶性分布が生じてしまう場合がある。また、膜厚が２ｎｍを超えると、表面のみで反応が起こり、厚さ方向の均一性が得られない。
また、第１プラズマ発生手段５１は、ターゲット４７を形成している材料からなる膜厚１原子層の薄膜を形成するものであってもよい。
また、第２プラズマ発生手段５２は、基板１１を加熱するためのヒータ４４と、ヒータ４４および基板１１に導電接続された電源４８ａと、チャンバ４１内に窒素ガスを供給する窒素ガス供給手段４２ａ（原料ガス供給手段）とを備えている。ヒータ４４に供給されるパワー（印加電力）は、電源４８ａに制御させることによって調整可能とされている。
また、電源４８ａおよび窒素ガス供給手段４２ｂは、制御手段（図示略）によって制御されている。
ターゲット４７は、ＧａやＡｌなど成膜されるＩＩＩ族窒化物半導体層に対応するＩＩＩ族元素を含有するものである。また、ターゲット４７は、必要に応じてＳｉやＭｇなどのドーパント元素が含まれていてもよいし、ターゲット４７上にドーパント元素からなるドーパント用ターゲット片を配置してもよい。
また、図１に示すスパッタ装置４０には、ポンプなどからなる圧力制御手段４９が設けられており、チャンバ４１内の圧力を所定の圧力に制御できるようになっている。
また、本実施形態では、電源４８ａ、４８ｂより供給されるパワー(印加電力)が、パルスＤＣ方式またはＲＦ(高周波)方式により印加されるようになっている。また、ターゲット４７にＤＣ方式で連続して電場をかけた状態にすると、ターゲット４７がチャージアップしてしまい、放電が不安定になるので、パルス的に電力を印加するパルスＤＣ方式とすることが好ましい。
［ＩＩＩ族窒化物半導体層の製造方法］
図１に示すスパッタ装置４０を用いて基板１１上にＩＩＩ族窒化物半導体層を成膜する場合、制御手段（供給手段）（図示略）に、第１プラズマ発生手段５１および第２プラズマ発生手段５２を制御させることにより、ターゲット４７をスパッタして原料粒子を基板１１上に供給する第１プラズマを発生させる第１プラズマ発生工程と、窒素元素を含む第２プラズマを発生させる第２プラズマ発生工程とを交互に行なって、チャンバ４１内に第１プラズマと第２プラズマとを交互に供給する。
また、本実施形態の製造方法は、第１プラズマ発生工程と第２プラズマ発生工程との間に、チャンバ４１内の雰囲気を第２プラズマ発生工程のためのガス雰囲気とする第１−第２ガス入れ替え工程を備えるとともに、第２プラズマ発生工程と第１プラズマ発生工程との間に、チャンバ４１内の雰囲気を第１プラズマ発生工程のためのガス雰囲気とする第２−第１ガス入れ替え工程を備えている。
また、本実施形態においては、第１プラズマ発生工程を行なう前に、チャンバ４１内の雰囲気を第１プラズマ発生工程のためのガス雰囲気とする前処理工程を行なう。前処理工程は、アルゴンガス供給手段４２ｂを用いてチャンバ４１内にアルゴンガスを供給することによって行なわれる。
前処理工程の後、アルゴンガス供給手段４２ｂと圧力制御手段４９とによってチャンバ４１内を所定の圧力のアルゴン雰囲気とするとともに、電源４８ｂからターゲット４７に所定のパワーを印加することにより、原料粒子を基板１１上に供給する第１プラズマを発生させる（第１プラズマ発生工程）。第１プラズマ発生工程により、ターゲット４７からチャンバ４１内の気相中にＩＩＩ族元素の粒子などのターゲット４７を形成している材料からなる原料粒子が飛び出し、基板１１の表面にぶつかるように供給されて堆積され、基板１１上にターゲット４７を形成している材料からなる薄膜が成膜される。
第１プラズマ発生工程におけるチャンバ４１内の圧力は、０．１〜１０Ｐａとすることが好ましい。チャンバ４１内の圧力が０．１Ｐａ未満であったり１０Ｐａを超えたりすると、放電が不安定となり、安定したプラズマが得られない場合がある。
また、ターゲット４７に印加するパワーは０．１Ｗ／ｃｍ２〜１００Ｗ／ｃｍ２の範囲とすることが好ましく、１Ｗ／ｃｍ２〜５０Ｗ／ｃｍ２の範囲とすることがより好ましい。ターゲット４７に印加するパワーを０．１Ｗ／ｃｍ２未満とすると、放電が不安定となり、安定したプラズマが形成できない場合がある。また、ターゲット４７に印加するパワーが１００Ｗ／ｃｍ２を超えると、スパッタされた原料粒子のエネルギーが大きくなり、結晶にダメージを与えてしまう。
第１プラズマ発生工程において成膜される、ターゲット４７を形成している材料からなる薄膜は、膜厚が０．２ｎｍ〜２ｎｍであることが好ましく、膜厚が１原子層であることがより好ましい。
第１プラズマ発生工程が終了すると、第２プラズマ発生工程を開始するために、チャンバ４１内のガスを入れ替えて第２プラズマ発生工程のためのガス雰囲気とする（第１−第２ガス入れ替え工程）。第１−第２ガス入れ替え工程では、第１プラズマ発生工程が終了すると同時に、アルゴンガス供給手段４２ｂによるアルゴンガスの供給を停止し、窒素ガス供給手段４２ａによるチャンバ４１内への窒素ガスの供給を開始する。また、第１プラズマ発生工程が終了すると同時に、ターゲット４７へのパワーを停止し、電源４８ａから基板１１側へのパワーの印加を開始する。
本実施形態では、活性ガスとして窒素ガス用いたが、窒素ガスに代えて一般に知られている窒化物原料を何ら制限されることなく用いることができる。なお、活性ガスとしては、取り扱いが簡単で、比較的安価で入手可能であるアンモニアや窒素を用いることが好ましい。アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であり、好ましいが、反応性が高いため、反応装置に使用する部材の材料を化学的に安定性の高いものにする必要があり、装置コストがかかる。したがって、装置コストとの兼ね合いを考えると、活性ガスとして窒素（Ｎ２）を用いることが最も好ましい。
第１−第２ガス入れ替え工程におけるチャンバ４１内の圧力および電源４８ａから基板１１側へのパワーは、チャンバ４１内のプラズマを消失させないように以下の範囲内となるように調整されることが好ましい。
具体的には、第１−第２ガス入れ替え工程におけるチャンバ４１内の圧力は、０．１〜１０Ｐａとすることが好ましい。チャンバ４１内の圧力が０．１Ｐａ未満であったり１０Ｐａを超えたりすると、放電が不安定となり、安定したプラズマが得られない場合がある。
第１−第２ガス入れ替え工程における電源４８ａから基板１１側へのパワーは、１０Ｗ〜１００Ｗの範囲とすることが好ましい。第１−第２ガス入れ替え工程における基板１１側への電源４８ａのパワーを１０Ｗ未満とすると、放電が不安定となり、安定したプラズマが形成できない場合がある。また、第１−第２ガス入れ替え工程における基板１１側への電源４８ａのパワーが１００Ｗを超えると、Ａｒプラズマによる基板１１上のＩＩＩ族窒化物半導体層へのダメージが大きくなり、結晶性の低下を引き起こす場合がある。
また、第１−第２ガス入れ替え工程の時間は、０．１ｓｅｃから１０ｓｅｃとされることが好ましい。放電時間が０．１ｓｅｃ未満であると、チャンバ４１内のガスの入れ替えが不完全となる場合がある。また、放電時間が１０ｓｅｃを超えると、Ａｒプラズマによる基板１１上のＩＩＩ族窒化物半導体層へのダメージが大きくなり、結晶性の低下を引き起こす。
その後、窒素ガス供給手段４２ａと圧力制御手段４９とによってチャンバ４１内を所定の圧力の窒素雰囲気とするとともに、電源４８ａから基板１１側へ所定のパワーを印加することにより第２プラズマ発生工程を行なう。第２プラズマ発生工程により、窒素元素を含む第２プラズマが発生されて基板１１上に供給され、第１プラズマ発生工程において基板１１の表面に形成された薄膜を構成するターゲット４７の形成材料が窒化されて、窒化物とされる。
第２プラズマ発生工程におけるチャンバ４１内の圧力は、０．１〜１０Ｐａとすることが好ましい。チャンバ４１内の圧力が０．１Ｐａ未満であったり１０Ｐａを超えたりすると、放電が不安定となり、安定したプラズマが得られない場合がある。
また、第２プラズマ発生工程における電源４８ａから基板１１側へのパワーは１０Ｗ〜１０ｋＷの範囲とすることが好ましく、５０Ｗ〜５ｋＷの範囲とすることがより好ましい。第２プラズマ発生工程における電源４８ａから基板１１側へのパワーを１０Ｗ未満とすると、放電が不安定となり、安定したプラズマが得られない場合がある。また、第２プラズマ発生工程における電源４８ａから基板１１側へのパワーが１０ｋＷを超えると、プラズマのエネルギーが大きくなり、基板やチャンバ４１内のスパッタを起こしてしまう。
第２プラズマ発生工程が終了すると、再び第１プラズマ発生工程を開始するために、チャンバ４１内のガスを入れ替えて、第１プラズマ発生工程のためのガス雰囲気とする（第２−第１ガス入れ替え工程）。第２−第１ガス入れ替え工程では、第２プラズマ発生工程が終了すると同時に、窒素ガス供給手段４２ａによるチャンバ４１内への窒素ガスの供給を停止し、アルゴンガス供給手段４２ｂによるアルゴンガスの供給を開始する。また、第２−第１ガス入れ替え工程では、電源４８ａから基板１１側へのパワーの印加を停止せず、所定のパワーで継続する。
第２−第１ガス入れ替え工程におけるチャンバ４１内の圧力および電源４８ａから基板１１側へのパワーは、チャンバ４１内のプラズマを消失させないように以下の範囲内となるように調整されることが好ましい。
具体的には、第２−第１ガス入れ替え工程におけるチャンバ４１内の圧力は、０．１〜１０Ｐａとすることが好ましい。チャンバ４１内の圧力が０．１Ｐａ未満であったり１０Ｐａを超えたりすると、放電が不安定となり、安定したプラズマが形成できない場合がある。
第２−第１ガス入れ替え工程における電源４８ａから基板１１側へのパワーは、１０Ｗ〜１００Ｗの範囲とすることが好ましい。第２−第１ガス入れ替え工程における基板１１側へのパワーを１０Ｗ未満とすると、放電が不安定となり、安定したプラズマが形成できない場合がある。また、第２−第１ガス入れ替え工程における基板１１側へのパワーが１００Ｗを超えると、Ａｒプラズマによる基板１１上のＩＩＩ族窒化物半導体層へのダメージが大きくなり、結晶性の低下を引き起こす。
また、第２−第１ガス入れ替え工程の時間は、０．１ｓｅｃから１０ｓｅｃとされることが好ましい。放電時間が０．１ｓｅｃ未満であると、チャンバ４１内のガスの入れ替えが不完全となる場合がある。また、放電時間が１０ｓｅｃを超えると、Ａｒプラズマによる基板１１上のＩＩＩ族窒化物半導体層へのダメージが大きくなり、結晶性の低下を引き起こす。
そして、第２−第１ガス入れ替え工程を終了した後、アルゴンガス供給手段４２ｂと圧力制御手段４９とによってチャンバ４１内を所定の圧力のアルゴン雰囲気とするとともに、電源４８ａから基板１１側へのパワーの印加を停止して、電源４８ｂからターゲット４７への所定のパワーの印加を開始することにより、上記と同様にＩＩＩ族元素を含む第１プラズマを発生させる（第１プラズマ発生工程）。
このように本実施形態では、前処理工程から始まり、第１プラズマ発生工程、第１−第２ガス入れ替え工程、第２プラズマ発生工程、第２−第１ガス入れ替え工程の順で、第１プラズマ発生工程から第２−第１ガス入れ替え工程までの各工程を所定の回数繰り返し、最後に第２−第１ガス入れ替え工程を行なわずに第２プラズマ発生工程まで行ない、基板１１の表面への所定の膜厚のＩＩＩ族窒化物半導体層の形成を終了する。
また、第１プラズマ発生工程と第２プラズマ発生工程とを行なうことによって形成されるＩＩＩ族窒化物半導体層の成膜速度は、５ｎｍ／ｍｉｎ〜３００ｎｍ／ｍｉｎとされることが好ましい。成膜速度が５ｎｍ／ｍｉｎ未満であると、ＩＩＩ族金属とチャンバ４１内に残留している酸素との反応に影響を及ぼし、ＩＩＩ族窒化物半導体の結晶性が低下する。また、成膜速度が３００ｎｍ／ｍｉｎを超えると、基板１１にスパッタされたＩＩＩ族金属がマイグレーションする時間が十分ではなくなり、結晶性が低下する。
本実施形態のスパッタ装置４０は、ターゲット４７をスパッタして原料粒子を基板１１に供給する第１プラズマを発生させる第１プラズマ発生手段と、窒素元素を含む第２プラズマを発生させる第２プラズマ発生手段とを有し、第１プラズマ発生手段と第２プラズマ発生手段とを制御する制御手段により、チャンバ４１内に第１プラズマと第２プラズマとを交互に供給するものであるので、原料粒子と窒素元素とを別々に基板１１に供給できる。したがって、基板１１に供給される原料粒子と窒素元素の量を容易に精度良く制御でき、優れた結晶性を有するＩＩＩ族窒化物半導体層を形成できる。
また、本実施形態のＩＩＩ族窒化物半導体層の製造方法は、ＩＩＩ族元素を含有するターゲット４７をスパッタして原料粒子を基板１１に供給する第１プラズマを発生させる第１プラズマ発生工程と、窒素元素を含む第２プラズマを発生させる第２プラズマ発生工程とを有し、第１プラズマ発生工程と第２プラズマ発生工程とを交互に行なうことにより、チャンバ４１内に第１プラズマと第２プラズマとを交互に供給する方法であるので、原料粒子と窒素元素とを別々に基板１１に供給できる。したがって、基板１１に供給される原料粒子と窒素元素の量を容易に精度良く制御でき、優れた結晶性を有するＩＩＩ族窒化物半導体層を形成できる。
また、本実施形態のＩＩＩ族窒化物半導体層の製造方法は、第１プラズマ発生工程と第２プラズマ発生工程との間に第１−第２ガス入れ替え工程を備えるとともに、第２プラズマ発生工程と第１プラズマ発生工程との間に第２−第１ガス入れ替え工程を備え、第１−第２ガス入れ替え工程では、第１プラズマ発生工程が終了すると同時にアルゴンガスの供給を停止して窒素ガスの供給を開始するとともに、ターゲット４７へのパワーを停止して基板１１側へのパワーの印加を開始し、第２−第１ガス入れ替え工程では、第２プラズマ発生工程が終了すると同時に窒素ガスの供給を停止してアルゴンガスの供給を開始し、基板１１側へのパワーの印加を継続するので、以下に示すように、基板１１上に形成されるＩＩＩ族窒化物半導体層の膜厚を高精度で制御できる。
すなわち、本実施形態では、第１−第２ガス入れ替え工程においても第２−第１ガス入れ替え工程においても、ターゲット４７へのパワーが停止された状態となる。このため、第１−第２ガス入れ替え工程中および第２−第１ガス入れ替え工程中に、ターゲット４７を形成している材料からなる粒子がチャンバ４１内の気相中に供給されることが防止される。したがって、第１プラズマ発生工程以外の工程において、ターゲット４７を形成している材料からなる薄膜が成膜されることを防止でき、基板１１上に形成されるＩＩＩ族窒化物半導体層の膜厚を高精度で制御できる。
また、本実施形態では、第１プラズマ発生工程の開始時にチャンバ４１内の雰囲気が第１プラズマ発生工程のためのガス雰囲気とされているので、第１プラズマ発生工程の開始時における成膜速度のばらつきが少なくなり、基板１１上に形成されるＩＩＩ族窒化物半導体層の膜厚を高精度で制御できる。
また、本実施形態のＩＩＩ族窒化物半導体層の製造方法では、窒素ガスの供給時には、ターゲット４７へのパワーの供給が停止された状態となっている。このため、ターゲット４７上での窒素プラズマとＩＩＩ族元素との反応を防ぐことができ、ターゲット４７を常に一定の状態に保つことができる。
また、本実施形態のＩＩＩ族窒化物半導体層の製造方法における第１−第２ガス入れ替え工程では、第１プラズマ発生工程が終了すると同時にターゲット４７へのパワーを停止して基板１１側へのパワーの印加を開始し、第２−第１ガス入れ替え工程では、基板１１側へのパワーの印加を継続するので、ターゲット４７へのパワーと基板１１側へのパワーとが同時に停止された時間はなく、第１−第２ガス入れ替え工程中および第２−第１ガス入れ替え工程中にチャンバ４１内のプラズマが消失することのないようにしている。このため、ターゲット４７もしくは基板１１にパワーを印加した瞬間にプラズマを生成することができる。
［スパッタ装置の他の例］
図２は、本発明に係るＩＩＩ族窒化物半導体層の製造装置の他の例であるスパッタ装置を模式的に示した概略図であって、図２（ａ）はスパッタ装置の概略斜視図であり、図２（ｂ）は図２（ａ）に示すスパッタ装置におけるターゲット４７と基板１１との配置関係を説明するための図である。なお、図２に示すスパッタ装置５０において、図１に示すスパッタ装置４０と同一の部分には同一の符号を付し、その説明を省略する。また、図２（ａ）においては、図面を見やすくするために、回転冶具（移動手段）４３を省略して示している。
図２に示すスパッタ装置５０は、図１に示すスパッタ装置４０と同様に、ＡｌＩｎＧａＮ、ＡｌＮ、ＧａＮなどからなるＩＩＩ族窒化物半導体層を形成するためのものである。
このスパッタ装置５０では、チャンバ６０は、図２（ａ）に示すように、２つのターゲットチャンバ（第１プラズマ領域）６１と２つの窒素チャンバ（第２プラズマ領域）６２とを有している。ターゲットチャンバ６１は、原料粒子を基板１１上に供給する第１プラズマＰ１を発生させるための領域であり、窒素チャンバ６２は、第２プラズマＰ２を発生させるための領域である。
また、図２（ａ）に示すように、チャンバ６０内には、４枚の仕切り板（遮蔽壁）４５が平面視十字状に配置されており、ターゲットチャンバ６１と窒素チャンバ６２とが、仕切り板４５によって分離されている。そして、ターゲットチャンバ６１および窒素チャンバ６２のそれぞれは、２つの仕切り板４５と円弧状の外壁６０ａとに囲まれた平面視略扇形の領域とされている。また、各ターゲットチャンバ６１は、仕切り板４５を介して窒素チャンバ６２に隣接して配置されており、各窒素チャンバ６２は、仕切り板４５を介してターゲットチャンバ６１と隣接して配置されている。
また、図２に示すスパッタ装置５０のターゲットチャンバ６１内には、ターゲット４７が設置されている。ターゲット４７は、図２（ａ）および図２（ｂ）に示すように、回転冶具４３に支持された基板１１と対向するように配置されている。回転冶具４３は、図２（ｂ）に示すように、仕切り板４５の上端４５ｂよりも上方に設けられており、仕切り板４５の上端４５ｂよりも上方の位置で基板１１を下向きに支持するものである。また、回転冶具４３は、基板１１を支持した状態で、平面視十字状の４枚の仕切り板４５の接合部４５ａを中心軸として回転するものであり、基板１１のターゲットチャンバ６１から窒素チャンバ６２への移動と、窒素チャンバ６２からターゲットチャンバ６１への移動とを行なうものである。
本実施形態においては、図２（ａ）に示すように、チャンバ６０内に４枚の基板１１が配置されており、ターゲットチャンバ６１および窒素チャンバ６２のそれぞれに１枚ずつ基板１１が設置されている。また、本実施形態では、回転冶具４３は、基板１１を個別に加熱するためのヒータとしての機能を兼ねるものとされている。
また、スパッタ装置５０には、ターゲットチャンバ６１でターゲット４７をスパッタして、ターゲット４７に含まれる原料からなる原料粒子を基板１１上に供給する第１プラズマを発生させる第１プラズマ発生手段６３と、窒素チャンバ６２で窒素元素を含む第２プラズマＰ２を発生させる第２プラズマ発生手段６４が備えられている。そして、図２に示すスパッタ装置５０では、回転冶具４３を回転させて、基板１１をターゲットチャンバ６１から窒素チャンバ６２へ移動させ、その後、窒素チャンバ６２からターゲットチャンバ６１へ移動させることによって、基板１１上に原料粒子と窒素元素とが交互に供給されるようになっている。
第１プラズマ発生手段６３は、各ターゲットチャンバ６１に配置されたターゲット４７に個別に所定のパワーを印加するための電源４８ｄと、各ターゲットチャンバ６１内に個別にアルゴンガスを供給するアルゴンガス供給手段（図示略）とを備えている。ターゲット４７に印加されるパワー（印加電力）は、電源４８ｄに制御させることによって調整可能とされている。また、電源４８ｄおよびアルゴンガス供給手段は、制御手段（図示略）によって制御されている。
第１プラズマ発生手段６３は、図１に示すスパッタ装置４０と同様に、ターゲット４７を形成している材料からなる膜厚０．２ｎｍ〜２ｎｍの薄膜を形成するものであることが好ましく、ターゲット４７を形成している材料からなる膜厚１原子層の薄膜を形成するものであってもよい。
また、第２プラズマ発生手段６４は、基板１１を個別に加熱するヒータを兼ねる回転冶具４３に導電接続された電源４８ｃと、各窒素チャンバ６２内に個別に窒素ガスを供給する窒素ガス供給手段（図示略）とを備えている。回転冶具４３に供給されるパワー（印加電力）は、電源４８ｃに制御させることによって調整可能とされている。また、電源４８ｃおよび窒素ガス供給手段は、制御手段（図示略）によって制御されている。
また、図２に示すスパッタ装置５０においては、図１に示すスパッタ装置４０と同様のポンプなどからなる圧力制御手段（図示略）が、各ターゲットチャンバ６１および各窒素チャンバ６２に個別に設けられており、ターゲットチャンバ６１内および窒素チャンバ６２内の圧力を個別に所定の圧力に制御できるようになっている。
また、本実施形態では、図１に示すスパッタ装置４０と同様に、電源４８ｃ、４８ｄより供給されるパワー（印加電力）が、パルスＤＣ方式またはＲＦ（高周波）方式により印加されるようになっている。
［ＩＩＩ族窒化物半導体層の製造方法］
次に、図２に示すスパッタ装置５０を用いて基板１１上にＩＩＩ族窒化物半導体層を成膜する方法について説明する。本実施形態では、回転冶具４３を回転させることによって、各基板１１においてターゲットチャンバ６１から窒素チャンバ６２への移動（第１移動工程）と、窒素チャンバ６２からターゲットチャンバ６１への移動（第２移動工程）とが交互に繰り返される。このことにより、個々の基板１１に対して、第１プラズマ発生工程と第２プラズマ発生工程とが交互に行なわれ、個々の基板１１上に原料粒子と窒素元素とが交互に供給される。
本実施形態においては、回転冶具４３を一定速度で回転させながら、ターゲットチャンバ６１において第１プラズマ発生を連続して行なうとともに、窒素チャンバ６２において第２プラズマ発生を連続して行なうことで、個々の基板１１に対して、所定の第１プラズマ発生工程と所定の第２プラズマ発生工程とを交互に行なうことができるようになっている。したがって、本実施形態においては、最初の第１プラズマ発生工程時と最後の第２プラズマ発生工程時とを除いて、ターゲットチャンバ６１内では常時連続して第１プラズマ発生工程が行われ、窒素チャンバ６２内では連続して第２プラズマ発生工程が行なわれる。
なお、本実施形態においては、ターゲットチャンバ６１と窒素チャンバ６２との面積が略同じであるので、回転冶具４３を一定速度で回転させながら、所定の第１プラズマ発生工程および第２プラズマ発生工程を行なうことができるように、第１プラズマ発生工程および第２プラズマ発生工程の進行速度を、第１プラズマ発生手段６３および第２プラズマ発生手段６４によって調整して、基板１１がターゲットチャンバ６１に滞在する時間と、基板１１が窒素チャンバ６２に滞在する時間とを同じとしている。
なお、第１プラズマ発生工程および第２プラズマ発生工程の進行速度の調整に変えて、または進行速度の調整とともに、ターゲットチャンバ６１と窒素チャンバ６２の面積を調整することによりターゲットチャンバ６１と窒素チャンバ６２の滞在時間を調整して、回転冶具４３を一定速度で回転できるように調整してもよい。
また、ターゲットチャンバ６１と窒素チャンバ６２との面積が略同じであって、ターゲットチャンバ６１と窒素チャンバ６２のいずれか一方のみに基板１１が配置されている場合には、ターゲットチャンバ６１に基板１１が滞在する時間と、窒素チャンバ６２に基板１１が滞在する時間とを異ならせ、回転冶具４３の回転速度を一定の周期で変化させることにより、所定の第１プラズマ発生工程および第２プラズマ発生工程を行なっても良い。
本実施形態においては、まず、図２（ａ）に示すように、回転冶具４３によって４枚の基板１１を支持させる。そして、最初の第１プラズマ発生工程を行なう前に、各ターゲットチャンバ６１内の雰囲気を第１プラズマ発生工程のためのガス雰囲気とする第１前処理工程を行なう。第１前処理工程は、アルゴンガス供給手段を用いてターゲットチャンバ６１内にアルゴンガスを供給することによって行なうことができる。その後、図１に示すスパッタ装置４０を用いる場合と同様にして、ターゲットチャンバ６１内で第１プラズマ発生工程を行なう。
また、最初の第１プラズマ発生工程を行なっている間に、各窒素チャンバ６２内の雰囲気を第２プラズマ発生工程のためのガス雰囲気とする第２前処理工程を行なう。第２前処理工程は、窒素ガス供給手段を用いて窒素チャンバ６２内に窒素ガスを供給することによって行なうことができる。
そして、最初の第１プラズマ発生工程が終了すると、回転冶具４３を所定の回転速度で回転させる。このことにより、ターゲットチャンバ６１内に配置されていた基板１１が、ターゲットチャンバ６１から窒素チャンバ６２へ移動され（第１移動工程）、図１に示すスパッタ装置４０を用いる場合と同様にして、窒素チャンバ６２内で最初の第２プラズマ発生工程が行なわれる。
なお、最初の第１プラズマ発生工程においてターゲットチャンバ６１内に配置されていた基板１１が、ターゲットチャンバ６１から窒素チャンバ６２へ移動すると同時に、最初の第１プラズマ発生工程を行なっている間に窒素チャンバ６２に配置されていた基板１１が、窒素チャンバ６２からターゲットチャンバ６１へ移動され、ターゲットチャンバ６１内での第１プラズマ発生工程が開始される。
そして、最初の第２プラズマ発生工程が終了すると、回転冶具４３を所定の回転速度で回転させる。このことにより、窒素チャンバ６２内に配置されていた基板１１が、窒素チャンバ６２からターゲットチャンバ６１へ移動される（第２移動工程）。
その後、回転冶具４３を所定の回数、所定の回転速度で回転させて、第１プラズマ発生工程と第２プラズマ発生工程とを所定の回数繰り返し、基板１１の表面への所定の膜厚のＩＩＩ族窒化物半導体層の形成を終了する。
本実施形態のスパッタ装置５０は、ターゲットチャンバ６１と窒素チャンバ６２とが設けられたチャンバ６０と、ターゲットチャンバ６１内に配置されたターゲット４７をスパッタして原料粒子を基板１１に供給する第１プラズマＰ１を発生させる第１プラズマ発生手段６３と、窒素元素を含む第２プラズマＰ２を発生させる第２プラズマ発生手段６４と、基板１１のターゲットチャンバ６１から窒素チャンバ６２への移動と窒素チャンバ６２からターゲットチャンバ６１への移動とを行なうことにより、原料粒子と窒素元素とを基板１１上に交互に供給させる回転冶具４３とを有しているので、回転冶具４３により基板１１を移動させることで、原料粒子と窒素元素とを別々に基板１１に供給でき、基板１１に供給される原料粒子と窒素元素の量を容易に精度良く制御でき、優れた結晶性を有するＩＩＩ族窒化物半導体層を形成できる。
また、本実施形態のスパッタ装置５０においては、チャンバ６０が、ターゲット４７の配置されたターゲットチャンバ６１と、ターゲットチャンバ６１と遮蔽壁によって分離され、第２プラズマＰ２を発生させるための窒素チャンバ６２とを有するものであるので、第２プラズマＰ２とターゲット４７との接触が防がれる。よって、本実施形態のスパッタ装置５０によれば、ターゲット４７の表面に窒化物の被膜が形成されることに起因する問題が生じにくく、所定の膜厚で優れた結晶性を有するＩＩＩ族窒化物半導体層の結晶を形成できる。
これに対し、従来の反応性スパッタリング法では、スパッタ装置のチャンバ内に配置されたＧａやＡｌなどのＩＩＩ族元素を含有するターゲットをスパッタすることによりプラズマを発生させるとともに、窒素など窒素元素を含む反応性ガスのプラズマを発生させ、ＩＩＩ族元素と反応性ガスとを反応させてＩＩＩ族窒化物半導体層を形成していた。したがって、従来の反応性スパッタリング法では、ターゲットの配置されているチャンバ内で反応性ガスのプラズマを発生させていることになる。このため、従来の反応性スパッタリング法では、窒素元素を含む反応性ガスのプラズマの一部がターゲットの表面と反応して、ターゲットの表面に窒化物の被膜が形成される。
ターゲットの表面に窒化物の被膜が形成されると、スパッタレートが変化するので形成されるＩＩＩ族窒化物半導体層の膜厚の制御が困難となるし、ターゲットの表面に存在する窒化物の被膜がスパッタされる現象によって基板上に優れた結晶性を有するＩＩＩ族窒化物半導体層の結晶が形成できない場合があるため問題となっていた。この問題は、特に、長時間連続してＩＩＩ族窒化物半導体層を成膜する場合に顕著であった。
また、本実施形態のスパッタ装置５０においては、基板１１のターゲットチャンバ６１から窒素チャンバ６２への移動と、窒素チャンバ６２からターゲットチャンバ６１への移動とを行なう回転冶具４３を備えているので、ターゲットチャンバ６１で第１プラズマ発生工程を行なった後、容易に窒素チャンバ６２で第２プラズマ発生工程を行なうことができるし、窒素チャンバ６２で第２プラズマ発生工程を行なった後、容易にターゲットチャンバ６１で第１プラズマ発生工程を行なうことができる。
なお、本実施形態では、基板１１のターゲットチャンバ６１から窒素チャンバ６２への移動と、窒素チャンバ６２からターゲットチャンバ６１への移動とを行なう回転冶具４３を設けたものとしたが、回転冶具４３に代えて、仕切り板４５の接合部４５ａを中心軸としてチャンバ６０を回転させる回転冶具を備えることにより、基板１１を固定したまま、ターゲットチャンバを窒素チャンバに移動させるとともに、窒素チャンバをターゲットチャンバに移動させるものとしてもよい。この場合であっても、本実施形態と同様に、ターゲットチャンバ６１で第１プラズマ発生工程を行なった後、容易に窒素チャンバ６２で第２プラズマ発生工程を行なうことができるし、窒素チャンバ６２で第２プラズマ発生工程を行なった後、容易にターゲットチャンバ６１で第１プラズマ発生工程を行なうことができる。
また、本実施形態のスパッタ装置５０においては、回転冶具４３により、基板１１のターゲットチャンバ６１から窒素チャンバ６２への移動と、窒素チャンバ６２からターゲットチャンバ６１への移動とを行なうので、ターゲットチャンバ６１および窒素チャンバ６２内の設定条件を変更することなく、連続して第１プラズマ発生工程と第２プラズマ発生工程とを行なうことができる。したがって、第１プラズマ発生工程から第２プラズマ発生工程または第２プラズマ発生工程から第１プラズマ発生工程にする度に、ターゲットチャンバ６１および窒素チャンバ６２内の設定条件を設定しなおす必要はなく、設定条件を設定しなおすことによる誤差がなく、基板１１に供給される第１プラズマＰ１および第２プラズマＰ２の量を容易に精度良く制御できるとともに、効率よく生産できる。
また、本実施形態のＩＩＩ族窒化物半導体層の製造方法は、ＩＩＩ族元素を含有するターゲットをスパッタしてターゲット４７に含まれる原料からなる原料粒子を基板１１に供給する第１プラズマを発生させる第１プラズマ発生工程をターゲットチャンバ６１内で行い、窒素元素を含む第２プラズマＰ２を発生させる第２プラズマ発生工程を窒素チャンバ６２内で行う方法であって、第１プラズマ発生工程後にターゲットチャンバ６１から窒素チャンバ６２へ基板１１を移動させる第１移動工程と、第２プラズマ発生工程後に窒素チャンバ６２からターゲットチャンバ６１へ基板１１を移動させる第２移動工程とを行なうことにより、原料粒子と窒素元素とを基板１１上に交互に供給する方法であるので、原料粒子と窒素元素とを別々に基板１１に供給できる。したがって、基板１１に供給される原料粒子と窒素元素の量を容易に精度良く制御でき、優れた結晶性を有するＩＩＩ族窒化物半導体層を形成できる。
また、本実施形態の製造方法では、回転冶具４３に４枚の基板１１を支持させて、最初の第１プラズマ発生工程時と最後の第２プラズマ発生工程時とを除き、ターゲットチャンバ６１では連続して第１プラズマ発生工程を行い、窒素チャンバ６２では連続して第２プラズマ発生工程を行なうことにより、４枚の基板１１上に平行してＩＩＩ族窒化物半導体層を形成できるので、非常に効率よく４枚の基板１１上に品質のばらつきの少ないＩＩＩ族窒化物半導体層を形成できる。
また、上記のいずれかの実施形態の製造方法により得られたＩＩＩ族窒化物半導体層の断面を、透過型電子顕微鏡（ＴＥＭ）を用いて観察すると、多数の層が積み重なったように縞模様が観察される。このような縞模様の積層構造が観察される理由は、上記の製造方法において第１プラズマ発生工程と第２プラズマ発生工程とを交互に行なうことに起因する不純物濃度や組成などの変動によるものと考えられる。このような縞模様の積層構造は、現在の技術では、透過型電子顕微鏡（ＴＥＭ）により３〜１００ｎｍ間隔で観察されるが、実際には、第１プラズマ発生工程において形成される薄膜の膜厚に対応する間隔で、多数の薄膜層が積層されてなる積層構造が形成されていると推定される。そして、上述した実施形態によれば、このような積層構造が形成されることにより、結晶歪が緩和されるという効果が得られる。
また、本発明のＩＩＩ族窒化物半導体層の製造装置は、上記の実施形態に限定されるものではない。例えば、第２プラズマ発生手段は、誘導結合プラズマ(ＩＣＰ)により窒素元素を含む第２プラズマを発生させるものであってもよい。
次に、本発明のＩＩＩ族窒化物半導体発光素子（以下、発光素子と略称することがある）およびその製造方法について説明する。
［ＩＩＩ族窒化物半導体発光素子］
図３は、本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に示した概略断面図である。また、図４は、図３に示すＩＩＩ族窒化物半導体発光素子の平面構造を示す概略図である。
本実施形態の発光素子１は、図３に示すように、一面電極型のものであり、基板１１上に、バッファ層１２と、ＩＩＩ族元素としてＧａを含有するＩＩＩ族窒化物半導体からなる半導体層２０とが形成されているものである。半導体層２０は、図３に示すように、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６の各層がこの順で積層されてなるものである。
［発光素子の積層構造］＜基板＞
本実施形態の発光素子１において、基板１１に用いることができる材料としては、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。
＜バッファ層＞
本実施形態の発光素子１においては、基板１１上に、六方晶系の結晶構造を持つバッファ層１２が成膜されている。
バッファ層１２をなすＩＩＩ族窒化物半導体の結晶は、単結晶構造を有するものであることが好ましい。ＩＩＩ族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、バッファ層１２の成膜条件を制御することにより、単結晶構造のＩＩＩ族窒化物半導体の結晶からなるバッファ層１２とすることができる。
このような単結晶構造を有するバッファ層１２を基板１１上に成膜した場合、バッファ層１２のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
また、バッファ層１２をなすＩＩＩ族窒化物半導体の結晶は、成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶（多結晶）とすることも可能である。なお、ここでの集合組織からなる柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。
さらに、バッファ層１２は、柱状結晶の各々のグレインの幅の平均値が、０．１〜１００ｎｍの範囲とされていることが、バッファ機能の面から好ましく、１〜７０ｎｍの範囲とされていることがより好ましい。ここで、グレインの幅とは、バッファ層１２が柱状グレインの集合体である場合は、結晶の界面と界面の距離のことをいう。一方、グレインが島状に点在する場合には、グレインの幅とは、結晶グレインが基板面に接する面の最も大きい部分のさし渡しの長さを言う。ＩＩＩ族窒化物半導体の結晶層の結晶性を良好にするためには、柱状結晶の各々の結晶のグレインの幅を適正に制御する必要があり、具体的には、上記範囲とすることが好ましい。また、結晶のグレインは、略柱状の形状をしていることが好ましく、バッファ層１２は、柱状のグレインが集合して層を成していることが望ましい。
各柱状結晶のグレインの幅は、断面ＴＥＭ観察などにより容易に測定することが可能である。なお、各柱状結晶の幅は精密に規定できるものではなく、ある程度の幅の分布を有する。従って、各柱状結晶のグレインの幅が、上記範囲から外れる結晶が例えば数％程度あったとしても、本発明の効果に影響を及ぼすものではない。また、各柱状結晶のグレインの幅は、９０％以上が上記範囲に入っていることが好ましい。
また、バッファ層１２は、Ａｌを含有する組成とされていることが好ましく、ＡｌＮからなる組成とされていることがより好ましい。
なお、バッファ層１２を構成する材料としては、一般式ＡｌＧａＩｎＮで表されるＩＩＩ族窒化物半導体であれば、どのような材料でも用いることができる。さらに、Ｖ族として、ＡｓやＰが含有される構成としても良い。また、バッファ層１２を、Ａｌを含んだ組成とした場合、ＧａＡｌＮとすることが好ましく、この際、Ａｌの組成が５０％以上とされていることが好ましい。
また、バッファ層１２の膜厚は、１０〜５００ｎｍの範囲とされていることが好ましく、２０〜１００ｎｍの範囲とされていることがより好ましい。
バッファ層１２の膜厚が１０ｎｍ未満だと、上述したようなバッファ機能が充分でなくなる。また、５００ｎｍを超える膜厚でバッファ層１２を形成した場合、コート層としての機能には変化が無いのにも関わらず、成膜処理時間が長くなり、生産性が低下する虞がある。なお、バッファ層１２の膜厚についても、上述したような断面ＴＥＭ写真により、容易に測定することが可能である。
＜半導体層＞
図３に示すように、半導体層２０は、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６を備えている。
「ｎ型半導体層」
ｎ型半導体層１４は、バッファ層１２上に積層され、下地層１４ａ、ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃから構成されている。なお、ｎ型コンタクト層は、下地層、及び／又は、ｎ型クラッド層を兼ねることが可能である。
（下地層）
本実施形態のｎ型半導体層１４の下地層１４ａは、ＩＩＩ族窒化物半導体からなる。下地層１４ａの材料は、バッファ層１２と同じであっても異なっていても構わないが、Ｇａを含むＩＩＩ族窒化物半導体、即ちＧａＮ系化合物半導体が好ましく、ＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることがより好ましい。
例えば、バッファ層１２をＡｌＮからなる構成とした場合、下地層１４ａは、バッファ層１２の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させることが望ましい。ＧａＮ系化合物半導体は、転位のループ化を生じやすく、特に、ＡｌＧａＮ、又はＧａＮが好適である。
また、下地層１４ａの膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌＸＧａ１―ＸＮ層が得られやすい。
下地層１４ａには、必要に応じて、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であればドープしても良いが、アンドープ（＜１×１０１７／ｃｍ３）とすることもでき、アンドープの方が良好な結晶性の維持という点で好ましい。
例えば、基板１１が導電性を有する場合には、下地層１４ａにドーパントをドープして導電性とすることにより、発光素子１の上下に電極を形成することができる。一方、基板１１として絶縁性の材料を用いる場合には、発光素子１の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板１１直上の層はドープしない結晶とした方が、結晶性が良好となることから好ましい。
ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
（ｎ型コンタクト層）
ｎ型コンタクト層１４ｂは、ＩＩＩ族窒化物半導体からなる。ｎ型コンタクト層１４ｂは、下地層１４ａと同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
また、ｎ型コンタクト層１４ｂには、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。
なお、下地層１４ａ及びｎ型コンタクト層１４ｂを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を０．１〜２０μｍ、好ましくは０．５〜１５μｍ、さらに好ましくは１〜１２μｍの範囲に設定することが好ましい。
膜厚がこの範囲であると、半導体の結晶性が良好に維持される。
（ｎ型クラッド層）
ｎ型コンタクト層１４ｂと発光層１５との間には、ｎ型クラッド層１４ｃを設けることが好ましい。ｎ型クラッド層１４ｃを設けることにより、ｎ型コンタクト層１４ｂの最表面に生じた平坦性の悪化を修復することできる。ｎ型クラッド層１４ｃは、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎ型クラッド層１４ｃをＧａＩｎＮとする場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎ型クラッド層１４ｃの膜厚は、特に限定されないが、好ましくは５〜５００ｎｍの範囲であり、より好ましくは５〜１００ｎｍの範囲である。
また、ｎ型クラッド層１４ｃのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３の範囲が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３の範囲である。
ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
＜発光層＞
発光層１５は、図３に示すように、窒化ガリウム系化合物半導体からなる障壁層１５ａと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層１５ｂとが交互に繰り返して積層され、且つ、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配されている。図３に示す例では、発光層１５は、６層の障壁層１５ａと５層の井戸層１５ｂとが交互に繰り返して積層され、発光層１５の最上層及び最下層に障壁層１５ａが配され、各障壁層１５ａ間に井戸層１５ｂが配される構成とされている。
障壁層１５ａとしては、例えば、井戸層１５ｂよりもバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層１５ｂには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。
発光層１５全体の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が好ましい。例えば、発光層１５の膜厚は、１〜５００ｎｍの範囲であることが好ましく、１００ｎｍ前後の膜厚であればより好ましい。膜厚が上記範囲であると、発光出力の向上に寄与する。
＜ｐ型半導体層＞
ｐ型半導体層１６は、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成されている。なお、ｐ型コンタクト層がｐ型クラッド層を兼ねる構成であってもよい。
（ｐ型クラッド層）
ｐ型クラッド層１６ａとしては、発光層１５のバンドギャップエネルギーより大きくなる組成であり、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐ型クラッド層１６ａが、このようなＡｌＧａＮからなると、発光層１５へのキャリアの閉じ込めの点で好ましい。
ｐ型クラッド層１６ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。
ｐ型クラッド層１６ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。
（ｐ型コンタクト層）
ｐ型コンタクト層１６ｂは、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化ガリウム系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極（後述の透光性電極１７を参照）との良好なオーミック接触の点で好ましい。
ｐ型コンタクト層１６ｂの膜厚は、特に限定されないが、１０〜５００ｎｍが好ましく、より好ましくは５０〜２００ｎｍである。膜厚がこの範囲であると、発光出力を高く維持できる点で好ましい。
また、ｐ型コンタクト層１６ｂは、ｐ型ドーパントを１×１０１８〜１×１０２１／ｃｍ３の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０１９〜５×１０２０／ｃｍ３の範囲である。ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。
なお、本発明の発光素子１を構成する半導体層２０は、上述した実施形態のものに限定されるものではない。
例えば、本発明を構成する半導体層の材料としては、上記のものの他、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体が知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
また、ＩＩＩ族元素としてＧａを含有するＩＩＩ族窒化物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ及びＡｓ等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
＜透光性正極＞
透光性正極１７は、ｐ型半導体層１６上に形成された透光性を有する電極である。
透光性正極１７の材質としては、特に限定されず、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺｎＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）等の材料を用いることができる。また、透光性正極１７としては、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極１７は、ｐ型半導体層１６上の全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
＜正極ボンディングパッド＞
正極ボンディングパッド１８は、図４に示すように透光性正極１７上に形成された略円形の電極である。
正極ボンディングパッド１８の材料としては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド１８の厚さは、１００〜１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド１８の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から５００ｎｍ以下とすることが好ましい。
＜負極＞
負極１９は、半導体層２０を構成するｎ型半導体層１４のｎ型コンタクト層１４ｂに接するものである。このため、負極１９は、図３および図４に示すように、発光層１５、ｐ型半導体層１６、及びｎ型半導体層１４の一部を除去してｎ型コンタクト層１４ｂを露出させてなる露出領域１４ｄの上に略円形状に形成されている。
負極１９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができる。
［発光素子の製造方法］
図３に示す発光素子１を製造するには、まず、基板１１上に半導体層２０の形成された図５に示す積層半導体１０を形成する。図５に示す積層半導体１０を形成するには、まず、基板１１上に、上述した図１に示すスパッタ装置４０を用いる上述したＩＩＩ族窒化物半導体層の製造方法によって、バッファ層１２、下地層１４ａ、ｎ型コンタクト層１４ｂを成膜する。
本実施形態においては、基板１１上にバッファ層１２を成膜する前に、基板１１に前処理を施す。基板１１に前処理を施すことにより、成膜プロセスが安定する。基板１１の前処理は、例えば、スパッタ装置４０のチャンバ４１内に基板１１を配置し、バッファ層１２を形成する前にスパッタする方法によって行ってもよい。具体的には、チャンバ４１内において、基板１１をＡｒガスやＮ２ガスのプラズマ中に曝す事によって基板１１の表面を洗浄することができる。ＡｒガスやＮ２ガスなどのプラズマを基板１１の表面に作用させることで、基板１１表面に付着した有機物や酸化物を除去することができる。この場合、ターゲット４７にパワーを印加せずに、基板１１とチャンバ４１との間に電圧を印加すれば、プラズマ粒子が効率的に基板１１の洗浄に作用する。
なお、基板１１の前処理は、上述した方法に限定されるものでなく、例えば、基板１１としてシリコンからなる基板１１を用いる場合には、よく知られたＲＣＡ洗浄方法などの湿式の方法を行いて、表面を水素終端させておく方法を用いることができる。
基板１１に前処理を行なった後、上述した図１に示すスパッタ装置４０を用いる上述したＩＩＩ族窒化物半導体層の製造方法によって、バッファ層１２、アンドープの半導体層からなる下地層１４ａ、ｎ型コンタクト層１４ｂを順に成膜する。
その後、ｎ型半導体層１４のｎ型クラッド層１４ｃ、障壁層１５ａと井戸層１５ｂとからなる発光層１５、ｐ型半導体層１６のｐ型クラッド層１６ａおよびｐ型コンタクト層１６ｂを、膜厚制御性の観点で好ましいＭＯＣＶＤ（有機金属化学気相成長法）法で成膜する。
ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。
また、ドーパント元素のｎ型不純物には、Ｓｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
ドーパント元素のｎ型不純物には、Ｍｇ原料として例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いることができる。
このようにして得られた図５に示す積層半導体１０のｐ型コンタクト層１６ｂ上に、フォトリソグラフィー法を用いて透光性正極１７および正極ボンディングパッド１８を順次形成する。
次いで、透光性正極１７および正極ボンディングパッド１８の形成された積層半導体１０をドライエッチングすることにより、ｎ型コンタクト層１４ｂ上の露出領域１４ｄを露出させる。
その後、露出領域１４ｄ上に、フォトリソグラフィー法を用いて負極１９を形成することにより、図３および図４に示す発光素子１が得られる。
本実施形態の発光素子は、半導体層２０のうちｎ型半導体層１４の下地層１４ａおよびｎ型コンタクト層１４ｂが、図１に示すスパッタ装置４０を用いる上述したＩＩＩ族窒化物半導体層の製造方法によって形成されたものであるので、優れた結晶性を有する半導体層２０を備えたＩＩＩ族窒化物半導体発光素子となる。
また、本実施形態の発光素子は、図１に示すスパッタ装置４０を用いる上述したＩＩＩ族窒化物半導体層の製造方法によって、基板１１とｎ型半導体層１４との間に、ＩＩＩ族窒化物半導体からなるバッファ層１２を形成してなるものであるので、優れた結晶性を有するバッファ層１２を備えたものとなる。このようにｎ型半導体層１４の下層に、優れた結晶性を有するバッファ層１２が形成されると、バッファ層１２上に、結晶性に優れたｎ型半導体層１４が形成されやすくなる。したがって、本実施形態の発光素子は、非常に優れた結晶性を有する半導体層２０を備えたものとなる。
なお、本実施形態では、発光素子１の半導体層２０のうち、ｎ型半導体層１４の下地層１４ａおよびｎ型コンタクト層１４ｂを、図１に示すスパッタ装置４０を用いる上述したＩＩＩ族窒化物半導体層の製造方法によって成膜する方法を例に挙げて説明したが、本発明は上述した例に限定されるものではなく、半導体層２０のうち少なくとも一部が本発明のＩＩＩ族窒化物半導体層の製造方法によって成膜されていればよい。
例えば、本実施形態では、ｎ型半導体層１４のｎ型クラッド層１４ｃやｐ型半導体層１６をＭＯＣＶＤ法で成膜したが、ｎ型クラッド層１４ｃやｐ型半導体層１６も本発明のＩＩＩ族窒化物半導体層の製造方法によって成膜できる。
また、本発明の発光素子１は、半導体層２０のうち少なくとも一部が本発明のＩＩＩ族窒化物半導体層の製造方法によって成膜されていればよく、半導体層２０の成膜は、本発明のＩＩＩ族窒化物半導体層の製造方法と、従来のスパッタ法、ＭＯＣＶＤ法（有機金属化学気相成長法）、ＨＶＰＥ法（ハイドライド気相成長法）、ＭＢＥ法（分子線エピタキシー法）等、ＩＩＩ族窒化物半導体層を製造できる如何なる方法とを組み合わせて行なってもよい。
また、本実施形態では、図１に示すスパッタ装置４０を用いる製造方法を例に挙げて説明したが、図１に示すスパッタ装置４０を用いる製造方法に代えて、図２に示すスパッタ装置５０を用いる上述したＩＩＩ族窒化物半導体層の製造方法を用いてもよい。
なお、本発明のＩＩＩ族窒化物半導体の製造方法は、上述の発光素子の他、レーザ素子や受光素子等の光電気変換素子、又は、ＨＢＴやＨＥＭＴ等の電子デバイスなどに用いることができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係るＩＩＩ族窒化物半導体発光素子の構造は、これら周知の素子構造を含めて何ら制限されない。
［ランプ］
本発明のランプは、本発明の発光素子が用いられてなるものである。
本発明のランプとしては、例えば、本発明の発光素子と蛍光体とを組み合わせてなるものを挙げることができる。発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
例えば、ランプに用いる蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
図６は、本発明に係るＩＩＩ族窒化物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。図６に示すランプ３は、砲弾型のものであり、図３に示す発光素子１が用いられている。図６に示すように、発光素子１の正極ボンディングパッド（図４に示す符号１８参照）がワイヤー３３で２本のフレーム３１、３２の内の一方（図５ではフレーム３１）に接着され、発光素子１の負極（図４に示す符号１９参照）がワイヤー３４で他方のフレーム３２に接合されることにより、発光素子１が実装されている。
また、発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。
本発明のランプは、本発明の発光素子が用いられてなるものであるので、優れた発光特性を備えたものとなる。
また、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
次に、本発明を、実施例および比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
［実施例１］
図３および図４に示す発光素子１を図１に示すスパッタ装置４０を用いる製造方法を用いて以下に示すように製造した。
まず、サファイアからなる基板１１のｃ面上に、図１に示すスパッタ装置４０を用いて、単結晶構造を有するＡｌＮからなるバッファ層１２を形成し、その上に、アンドープのＧａＮ層からなるｎ型半導体層１４の下地層１４ａ、ＳｉドープＧａＮ層からなるｎ型半導体層１４のｎ型コンタクト層１４ｂを順に形成した。
より詳細には、片面のみをエピタキシャル成長に使用できる程度に鏡面研磨したサファイアからなる２インチの基板１１を用意し、湿式等の前処理を行わずに図１に示すスパッタ装置４０のチャンバ４１内に設置した。スパッタ装置４０としては、高周波（ＲＦ）式の電源を有し、Ａ１からなるターゲット４７内でマグネットの位置を動かすことができる機構を有するものを使用した。そして、チャンバ４１内で基板１１を５００℃まで加熱し、窒素ガスのみを１５ｓｃｃｍの流量で導入して、チャンバ４１内の圧力を１Ｐａに保持し、基板１１側に５０Ｗの高周波バイアスを印加して、窒素プラズマに晒すことによって基板１１の表面を洗浄した。
次いで、基板１１の温度を５００℃に保持し、チャンバ４１内をアルゴンガス雰囲気とした（前処理工程）。
（１）その後、チャンバ４１内に流量５ｓｃｃｍでアルゴンガスを導入して、チャンバ４１内を圧力０．５Ｐａのアルゴン雰囲気に保ち、Ａｌからなるターゲット４７に１Ｗ／ｃｍ２のＲＦパワーを印加することにより、Ａｌ粒子を含む第１プラズマＰ１を発生させ、基板１１上にＡｌからなる薄膜を、約５秒間成膜した（第１プラズマ発生工程）。このようにして得られたＡｌからなる薄膜の厚みは０．８ｎｍであった。
（２）続いて、ターゲット４７へのＲＦパワーをオフにして、チャンバ４１内へのアルゴンガスの供給を停止すると同時に、基板１１側へ２インチの基板１１に対して１００ＷのＲＦパワーをオンにして、窒素ガスの供給を開始した（第１−第２ガス入れ替え工程）。第１−第２ガス入れ替え工程は、プラズマが消失しないようにチャンバ４１内の圧力が０．１Ｐａ以下にならないようにして１秒間行なった。
（３）そして、チャンバ４１内の圧力を１．０Ｐａにし、窒素の流量を１５ｓｃｃｍに保つとともに、基板１１側へのＲＦパワーを１００Ｗに保ったまま、基板１１の温度８００℃で５秒間、窒素元素を含む第２プラズマＰ２を基板１１上に供給した（第２プラズマ発生工程）。
（４）その後、炉内への窒素ガスの供給を停止すると同時に、チャンバ４１内にアルゴンガスの供給を開始した（第２−第１ガス入れ替え工程）。第２−第１ガス入れ替え工程は、プラズマが消失しないように基板１１側へのＲＦパワーを２０Ｗでオンにしたまま、基板１１の温度８００℃、圧力０．２Ｐａで１秒間行なった。
そして、以上（１）から（４）の工程を４１回繰り返した後、最後の１回として（１）から（３）までの工程を行うことで、基板１１のｃ面上に、４０ｎｍの膜厚のＡｌＮからなるバッファ層１２を成膜した。成膜後、チャンバ４１内におけるプラズマ動作を停止し、基板１１の温度を室温まで低下させた。このように第１プラズマ発生工程と第２プラズマ発生工程とを行なうことによって形成されたバッファ層１２の成膜速度は、５ｎｍ／ｍｉｎであった。
次いで、バッファ層１２が成膜された基板１１をスパッタ装置４０のチャンバ４１から取り出して、同じ構成の別のスパッタ装置４０のチャンバ４１に搬送した。ｎ型半導体層１４の下地層１４ａを成膜するスパッタ装置４０としては、ターゲット４７が金属Ｇａからなり、ターゲット４７内に冷媒を流通させるための配管が設置されているものを用いた。そして、下地層１４ａの成膜中、配管内に２０℃に冷却した冷媒を流通させ、熱によるＧａの融解を防止した。
そして、下地層１４ａの成膜を行なう前に、バッファ層１２の成膜を行なう前の基板１１の洗浄と同様にして、バッファ層１２の形成されている基板１１の表面を洗浄した。
次いで、基板１１の温度を９５０℃まで上昇させ、チャンバ４１内をアルゴンガス雰囲気とした（前処理工程）。
（５）その後、チャンバ４１内に流量５ｓｃｃｍでアルゴンガスを導入して、チャンバ４１内を圧力０．５Ｐａのアルゴン雰囲気に保ち、Ｇａからなるターゲット４７に０．５Ｗ／ｃｍ２のＲＦパワーを印加することにより、Ｇａ粒子を含む第１プラズマを発生させ、基板１１上にＧａからなる薄膜を、約５秒間成膜した（第１プラズマ発生工程）。このようにして得られたＧａ薄膜の厚みは３．４ｎｍであった。
（６）続いて、ターゲット４７へのＲＦパワーをオフにして、チャンバ４１内へのアルゴンガスの供給を停止すると同時に、基板１１側へ２インチの基板１１に対して１００ＷのＲＦパワーをオンにして、窒素ガスの供給を開始した（第１−第２ガス入れ替え工程）。第１−第２ガス入れ替え工程は、プラズマが消失しないようにチャンバ４１内の圧力が０．０５Ｐａ以下にならないようにして１秒間行なった。
（７）そして、チャンバ４１内の圧力を１．０Ｐａにし、窒素の流量を１５ｓｃｃｍに保つとともに、基板１１側へのＲＦパワーを１００Ｗに保ったまま、基板１１の温度９００℃で５秒間、窒素元素を含む第２プラズマを基板１１上に供給した（第２プラズマ発生工程）。
（８）その後、炉内への窒素ガスの供給を停止すると同時に、チャンバ４１内にアルゴンガスの供給を開始した（第２−第１ガス入れ替え工程）。第２−第１ガス入れ替え工程は、プラズマが消失しないように基板１１側へのＲＦパワーを２０Ｗでオンにしたまま、基板１１の温度９００℃、圧力０．２Ｐａで１秒間行なった。
そして、以上（５）から（８）の工程を１４９９回繰り返した後、最後の１回として（５）から（７）までの工程を行うことで、基板１１上に成膜されたバッファ層１２上に、６μｍの膜厚のＧａＮからなる下地層１４ａを成膜した。成膜後、チャンバ４１内におけるプラズマ動作を停止し、基板１１の温度を室温まで低下させた。このように第１プラズマ発生工程と第２プラズマ発生工程とを行なうことによって形成された下地層１４ａの成膜速度は、２０ｎｍ／ｍｉｎであった。
また、このようにして成膜されたアンドープＧａＮ層（下地層１４ａ）のＸ線ロッキングカーブ（ＸＲＣ）を、Ｘ線測定器（パナリティカル社製；四結晶Ｘ線測定装置、型番：Ｘ‘ｐｅｒｔ）を用いて測定した。この測定は、Ｃｕβ線Ｘ線発生源を光源として用い、対称面である（０００２）面と非対称面である（１０−１０）面で行った。一般的に、ＩＩＩ族窒化物化合物半導体の場合、（０００２）面のＸＲＣスペクトル半値幅は結晶の平坦性（モザイシティ）の指標となり、（１０−１０）面のＸＲＣスペクトル半値幅は転位密度（ツイスト）の指標となる。
Ｘ線ロッキングカーブ（ＸＲＣ）測定の結果、実施例１の製造方法で作製した下地層１４ａは、（０００２）面の測定では半値幅３０ａｒｃｓｅｃを示し、（１０−１０）面では半値幅４００ａｒｃｓｅｃを示した。
また、実施例１の製造方法により得られた下地層１４ａまで成膜された基板１１の断面を、透過型電子顕微鏡（ＴＥＭ）を用いて観察した。その結果を図７に示す。図７は、下地層１４ａまで成膜された実施例１の基板１１（ｓｕｂ）とバッファ層１２（ｂｕｆｆｅｒ）とｎ型半導体層１４の下地層１４ａ（ｕｎ−ＧａＮ）の断面のＴＥＭ写真である。図７に示すように、下地層において、３〜１００ｎｍ間隔の縞模様状の積層構造が観察された。
次いで、下地層１４ａまで成膜された基板１１をスパッタ装置４０のチャンバ４１から取り出して、同じ構成の別のスパッタ装置４０のチャンバ４１に搬送した。ｎ型コンタクト層１４ｂを成膜するスパッタ装置４０は、ターゲット４７として、Ｇａターゲット上にＳｉ片を配置したものを用いたこと以外は、下地層１４ａを成膜したスパッタ装置４０と同じものを用いた。
また、ｎ型コンタクト層１４ｂの成膜は、下地層１４ａの成膜と同じ条件で、上記（５）から（８）の工程を５００回繰り返した後、最後の１回として（５）から（７）までの工程を行い、下地層１４ａまで成膜された基板１１上に、１×１０１９ｃｍ−３の電子濃度を持つ２μｍのＳｉドープＧａＮ層からなるｎ型コンタクト層１４ｂを成膜した。成膜後、チャンバ４１内におけるプラズマ動作を停止し、基板１１の温度を室温まで低下させた。このように第１プラズマ発生工程と第２プラズマ発生工程とを行なうことによって形成されたｎ型コンタクト層１４ｂの成膜速度は、２０ｎｍ／ｍｉｎであった。
このようにして得られた実施例１のｎ型コンタクト層１４ｂまで成膜された基板１１は、表面が無色透明のミラー状を呈した。
次に、ｎ型コンタクト層１４ｂまで成膜された基板１１を、ＭＯＣＶＤ炉に導入し、ｎ型コンタクト層１４ｂ上に半導体層２０となる各層を形成し、図５に示す積層半導体１０を得た。
得られた積層半導体１０は、ｃ面を有するサファイアからなる基板１１上に、基板１１側から順に、ＡｌＮからなる４０ｎｍのバッファ層１２、６μｍのアンドープＧａＮからなる下地層１４ａ、１×１０１９ｃｍ−３の電子濃度を持つ２μｍのＳｉドープＧａＮからなるｎ型コンタクト層１４ｂ、１×１０１８ｃｍ−３の電子濃度を持つ２０ｎｍのＩｎ０．１Ｇａ０．９Ｎ型クラッド層（ｎ型クラッド層１４ｃ）、ＧａＮ障壁層に始まりＧａＮ障壁層に終わる積層構造であって、層厚を１６ｎｍとしたＧａＮからなる６層の障壁層１５ａと、層厚を３ｎｍとしたノンドープのＩｎ０．２Ｇａ０．８Ｎからなる５層の井戸層１５ｂとが交互に積層されてなる多重量子井戸構造の発光層１５、５ｎｍのＭｇをドープしたＡｌ０．１Ｇａ０．９Ｎからなるｐ型クラッド層１６ａと膜厚２００ｎｍのＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂとを具備したｐ型半導体層１６を積層した構造を有するものであった。
得られた積層半導体１０を構成するＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂは、ｐ型キャリアを活性化するためのアニール処理を行わなくてもｐ型特性を示した。
次いで、積層半導体１０を用いて、図３および図４に示す発光素子１を作製した。
まず、積層半導体１０のｐ型コンタクト層１６ｂの表面上に、公知のフォトリソグラフィーによって、ＩＴＯからなる透光性正極１７と、その上に透光性正極１７の表面側から順にＴｉ、Ａｌ、Ａｕを積層した構造を有する正極ボンディングパッド１８とを形成した。
その後、透光性正極１７および正極ボンディングパッド１８の形成された積層半導体１０をドライエッチングすることにより、ｎ型コンタクト層１４ｂ上の露出領域１４ｄを露出させた。その後、露出領域１４ｄ上に、フォトリソグラフィー法を用いてＮｉ、Ａｌ、Ｔｉ、及びＡｕの４層よりなる負極１９を形成することにより、図３および図４に示す発光素子１を得た。
このようにして得られた発光素子１の基板１１の裏側を、研削及び研磨してミラー状の面とし、３５０μｍ角の正方形のチップに切断した。その後、得られたチップを各電極が上になるようにリードフレーム上に載置し、金線でリードフレームに結線することにより、発光ダイオードとした。
この発光ダイオードの正極ボンディングパッド１８及び負極１９の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．０Ｖであった。また、ｐ側の透光性正極１７を通して発光状態を観察したところ、発光波長は４７０ｎｍであり、発光出力は１５ｍＷを示した。このような発光ダイオードの発光特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
［実施例２］
図３および図４に示す発光素子１を図２に示すスパッタ装置５０を用いる製造方法を用いて以下に示すように製造した。
まず、サファイアからなる基板１１のｃ面上に、図２に示すスパッタ装置５０を用いて、単結晶構造を有するＡｌＮからなるバッファ層１２を形成し、その上に、アンドープのＧａＮ層からなるｎ型半導体層１４の下地層１４ａ、ＳｉドープＧａＮ層からなるｎ型半導体層１４のｎ型コンタクト層１４ｂを順に形成した。
より詳細には、片面のみをエピタキシャル成長に使用できる程度に鏡面研磨したサファイアからなる２インチの基板１１を４枚用意し、湿式等の前処理を行わずに図２に示すスパッタ装置５０の回転冶具４３に支持させて、ターゲットチャンバ６１内および窒素チャンバ６２内にそれぞれ１枚ずつ設置した。スパッタ装置５０としては、高周波（ＲＦ）式の電源を有し、Ａ１からなるターゲット４７内でマグネットの位置を動かすことができる機構を有するものを使用した。
そして、窒素チャンバ６２内で基板１１を５００℃まで加熱し、窒素ガスのみを１５ｓｃｃｍの流量で導入して、窒素チャンバ６２内の圧力を１Ｐａに保持し、基板１１側に５０Ｗの高周波バイアスを印加して、窒素プラズマに晒すことによって窒素チャンバ６２内に配置された基板１１の表面を洗浄した。
また、ターゲットチャンバ６１内にアルゴンガスを導入し、ターゲットチャンバ６１内をアルゴンガス雰囲気とした（第１前処理工程）。
ここで、回転冶具４３を回転させて、ターゲットチャンバ６１内に配置されていた基板１１を窒素チャンバ６２へ移動させ、窒素チャンバ６２内に配置されていた基板１１をターゲットチャンバ６１へ移動させた。
その後、ターゲットチャンバ６１内に流量５ｓｃｃｍでアルゴンガスを導入して、ターゲットチャンバ６１内を圧力０．５Ｐａのアルゴン雰囲気に保ち、Ａｌからなるターゲット４７に１Ｗ／ｃｍ２のＲＦパワーを印加することにより、Ａｌ粒子を含む第１プラズマＰ１を発生させ、基板１１上にＡｌからなる薄膜を、約５秒間成膜した（最初の第１プラズマ発生工程）。このようにして得られたＡｌからなる薄膜の厚みは０．８ｎｍであった。
最初の第１プラズマ発生工程を行なっている間、窒素チャンバ６２内には窒素ガスを導入したままにし、第２前処理工程を兼ねて、窒素チャンバ６２内で上記と同様にして基板１１の洗浄を行なった。
また、最初の第１プラズマ発生工程を行なった後、回転冶具４３を回転させて、ターゲットチャンバ６１内に配置されていた基板１１を窒素チャンバ６２へ移動させ（第１移動工程）、窒素チャンバ６２内に配置されていた基板１１をターゲットチャンバ６１へ移動させた。
そして、窒素チャンバ６２内に流量５ｓｃｃｍで窒素を供給し、窒素チャンバ６２内の圧力を０．５Ｐａにし、基板１１側へ１００ＷのＲＦパワーを印加し、基板１１の温度８００℃で５秒間、窒素元素を含む第２プラズマＰ２を基板１１上に供給し、窒素チャンバ６２内に移動された基板１１上の最初の第１プラズマ発生工程で形成されたＡｌ膜を窒化させた（最初の第２プラズマ発生工程）。
また、最初の第２プラズマ発生工程を行なっている間、ターゲットチャンバ６１内で、最初の第１プラズマ発生工程を行なっている間に窒素チャンバ６２に配置されていた基板１１に対して第１プラズマ発生工程を行なった。
そして、最初の第２プラズマ発生工程を行なった後、５秒ごとに第１プラズマ発生工程と第２プラズマ発生工程とが繰り返される回転速度で回転冶具４３を回転させ、ターゲットチャンバ６１内に配置されていた基板１１を窒素チャンバ６２へ移動させるとともに、窒素チャンバ６２内に配置されていた基板１１をターゲットチャンバ６１へ移させ、ターゲットチャンバ６１で基板１１に対して第１プラズマ発生工程を行うとともに、窒素チャンバ６２で基板１１に対して第２プラズマ発生工程を行なった。
このことにより、基板１１がチャンバ６０内を合計２１回回転し、各基板１１に対して第１プラズマ発生工程および第２プラズマ発生工程が４０回ずつ行なわれ、基板１１のｃ面上に、４０ｎｍの膜厚のＡｌＮからなるバッファ層１２が成膜された。成膜後、基板１１の温度を室温まで低下させた。このように第１プラズマ発生工程と第２プラズマ発生工程とを行なうことによって形成されたバッファ層１２の成膜速度は、６ｎｍ／ｍｉｎであった。
次いで、バッファ層１２が成膜された基板１１をスパッタ装置５０の回転冶具４３から取り外して、同じ構成の別のスパッタ装置５０の回転冶具４３に支持させた。ｎ型半導体層１４の下地層１４ａを成膜するスパッタ装置５０としては、ターゲット４７が金属Ｇａからなり、ターゲット４７内に冷媒を流通させるための配管が設置されているものを用いた。そして、下地層１４ａの成膜中、配管内に２０℃に冷却した冷媒を流通させ、熱によるＧａの融解を防止した。
そして、下地層１４ａの成膜を行なう前に、バッファ層１２の成膜を行なう前の基板１１の洗浄と同様にして、バッファ層１２の形成されている基板１１の表面を洗浄した。
その後、製造条件を以下に示す条件としたこと以外は、バッファ層１２の成膜と同様にして、下地層１４ａの成膜を行なった。すなわち、第１プラズマ発生工程において、Ｇａからなるターゲット４７に０．５Ｗ／ｃｍ２のＲＦパワーを印加し、アルゴンガスの流量は２０ｓｃｃｍとした。また、第２プラズマ発生工程における基板１１の温度を９５０℃とした。また、基板１１のチャンバ６０内の合計の回転数を７５０回とした。
このようにしてバッファ層１２の成膜された基板１１上に６μｍの膜厚のＧａＮからなる下地層１４ａを成膜した。成膜後、基板１１の温度を室温まで低下させた。このように第１プラズマ発生工程と第２プラズマ発生工程とを行なうことによって形成された下地層１４ａの成膜速度は、２４ｎｍ／ｍｉｎであった。また、１回の第１プラズマ発生工程において得られたＧａからなる薄膜の厚みは３．４ｎｍであった。
また、このようにして成膜されたアンドープＧａＮ層（下地層１４ａ）のＸ線ロッキングカーブ（ＸＲＣ）を、実施例１と同様にして測定した。
Ｘ線ロッキングカーブ（ＸＲＣ）測定の結果、実施例２の製造方法で作製したアンドープＧａＮ層は、（０００２）面の測定では半値幅２５ａｒｃｓｅｃを示し、（１０−１０）面では半値幅４５０ａｒｃｓｅｃを示した。
次いで、下地層１４ａまで成膜された基板１１をスパッタ装置５０の回転冶具４３から取り外して、同じ構成の別のスパッタ装置５０の回転冶具４３に支持させた。ｎ型コンタクト層１４ｂを成膜するスパッタ装置５０は、ターゲット４７として、Ｇａターゲット上にＳｉ片を配置したものを用いたこと以外は、下地層１４ａを成膜したスパッタ装置５０と同じものを用いた。
また、ｎ型コンタクト層１４ｂの成膜は、基板１１のチャンバ６０内の合計の回転数を２５０回としたこと以外は、下地層１４ａの成膜と同じ条件で行い、下地層１４ａまで成膜された基板１１上に、１×１０１９ｃｍ−３の電子濃度を持つ２μｍのＳｉドープＧａＮ層からなるｎ型コンタクト層１４ｂを成膜した。成膜後、基板１１の温度を室温まで低下させた。このように第１プラズマ発生工程と第２プラズマ発生工程とを行なうことによって形成されたｎ型コンタクト層１４ｂの成膜速度は、２４ｎｍ／ｍｉｎであった。
このようにして得られた実施例２のｎ型コンタクト層１４ｂまで成膜された基板１１は、表面が無色透明のミラー状を呈した。
次に、ｎ型コンタクト層１４ｂまで成膜された基板１１を、ＭＯＣＶＤ炉に導入し、実施例１と同様に半導体層２０となる各層を形成し、図５に示す積層半導体１０を得た。
得られた積層半導体１０を構成するＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂは、ｐ型キャリアを活性化するためのアニール処理を行わなくてもｐ型特性を示した。
次いで、積層半導体１０を用いて、実施例１と同様にして図３および図４に示す発光素子１を作製した。続いて、得られた発光素子１を用いて、実施例１と同様にして発光ダイオードとした。
この発光ダイオードの正極ボンディングパッド１８及び負極１９の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．０５Ｖであった。また、ｐ側の透光性正極１７を通して発光状態を観察したところ、発光波長は４７０ｎｍであり、発光出力は１５．５ｍＷを示した。このような発光ダイオードの発光特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
［実施例３］
第２プラズマ発生手段として、誘導結合プラズマ(ＩＣＰ)により窒素元素を含む第２プラズマを発生させるものが備えられていること以外は、図２に示すスパッタ装置５０と同じスパッタ装置を用いて、図３および図４に示す発光素子１を以下に示すように製造した。
まず、サファイアからなる基板１１のｃ面上に、スパッタ装置を用いて、単結晶構造を有するＡｌＮからなるバッファ層１２を形成し、その上に、アンドープのＧａＮ層からなるｎ型半導体層１４の下地層１４ａ、ＳｉドープＧａＮ層からなるｎ型半導体層１４のｎ型コンタクト層１４ｂを順に形成した。
実施例３においては、第２プラズマ発生工程以外は、実施例２と同様にして単結晶構造を有するＡｌＮからなるバッファ層１２を形成した。すなわち、実施例３における第２プラズマ発生工程では、実施例２における基板１１側へＲＦパワーを印加することに代えて、誘導結合プラズマ(ＩＣＰ)に５００ＷのＲＦパワーを印加して、窒素元素を含む第２プラズマＰ２を基板１１上に供給した。このようにして、基板１１のｃ面上に、４０ｎｍの膜厚のＡｌＮからなるバッファ層１２を成膜した。
その後、第２プラズマ発生工程において、基板１１側へＲＦパワーを印加することに代えて、誘導結合プラズマ(ＩＣＰ)に５００ＷのＲＦパワーを印加したこと以外は、実施例２にと同様にして、６μｍの膜厚のＧａＮからなる下地層１４ａを成膜した。
このようにして成膜されたアンドープＧａＮ層（下地層１４ａ）のＸ線ロッキングカーブ（ＸＲＣ）を、実施例１と同様にして測定した。
Ｘ線ロッキングカーブ（ＸＲＣ）測定の結果、実施例３の製造方法で作製したアンドープＧａＮ層は、（０００２）面の測定では半値幅２５ａｒｃｓｅｃを示し、（１０−１０）面では半値幅４５０ａｒｃｓｅｃを示した。
次いで、基板１１側へＲＦパワーを印加することに代えて、誘導結合プラズマ(ＩＣＰ)に５００ＷのＲＦパワーを印加したこと以外は、実施例２と同様にして、下地層１４ａまで成膜された基板１１上に、１×１０１９ｃｍ−３の電子濃度を持つ２μｍのＳｉドープＧａＮ層からなるｎ型コンタクト層１４ｂを成膜した。
このようにして得られた実施例３のｎ型コンタクト層１４ｂまで成膜された基板１１は、表面が無色透明のミラー状を呈した。
次に、ｎ型コンタクト層１４ｂまで成膜された基板１１を、ＭＯＣＶＤ炉に導入し、実施例１と同様に半導体層２０となる各層を形成し、図５に示す積層半導体１０を得た。
得られた積層半導体１０を構成するＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂは、ｐ型キャリアを活性化するためのアニール処理を行わなくてもｐ型特性を示した。
次いで、積層半導体１０を用いて、実施例１と同様にして図３および図４に示す発光素子１を作製した。続いて、得られた発光素子１を用いて、実施例１と同様にして発光ダイオードとした。
この発光ダイオードの正極ボンディングパッド１８及び負極１９の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．０５Ｖであった。また、ｐ側の透光性正極１７を通して発光状態を観察したところ、発光波長は４７０ｎｍであり、発光出力は１５．５ｍＷを示した。このような発光ダイオードの発光特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
［比較例１］
図３および図４に示す発光素子１を従来のスパッタ装置４０を用いる製造方法を用いて以下に示すように製造した。
まず、サファイアからなる基板１１のｃ面上に、従来のスパッタ装置を用いて、ＡｌＮからなるバッファ層１２を形成し、その上に、アンドープのＧａＮ層からなるｎ型半導体層１４の下地層１４ａ、ＳｉドープＧａＮ層からなるｎ型半導体層１４のｎ型コンタクト層１４ｂを順に形成した。
まず、片面のみをエピタキシャル成長に使用できる程度に鏡面研磨したサファイアからなる基板１１を用意し、湿式等の前処理を行わずにスパッタ装置の中へ導入した。スパッタ装置としては、高周波（ＲＦ）式の電源を有し、Ａｌからなるターゲット内でマグネットの位置を動かすことができる機構を有するものを使用した。そして、スパッタ装置内で基板１１を７５０℃まで加熱し、窒素ガスを１５ｓｃｃｍの流量で導入した後、チャンバ内の圧力を１Ｐａに保持し、基板１１側に５０Ｗの高周波バイアスを印加し、窒素プラズマに晒すことによって基板１１の表面を洗浄した。
次いで、基板１１の温度はそのままで、スパッタ装置のチャンバ内にアルゴンガス及び窒素ガスを導入した。そして、２０００Ｗの高周波をＡｌターゲット側に印加し、炉内の圧力を０．５Ｐａに保ち、Ａｒガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させた条件下（ガス全体における窒素の比は７５％）で、サファイアからなる基板１１上に４０ｎｍのＡｌＮからなるバッファ層１２を成膜した。バッファ層１２の成長速度は５ｎｍ／ｍｉｎであった。そして、バッファ層１２を成膜後、プラズマ動作を停止し、基板１１の温度を低下させた。なお、ターゲット内のマグネットは、基板１１の洗浄時、及び成膜時の何れにおいても揺動させた。
その後、バッファ層１２の成膜された基板１１上に、６μｍの膜厚のＧａＮからなる下地層１４ａを形成した。なお、下地層１４ａは、以下に示す成膜条件にしたこと以外は、バッファ層１２と同様にして形成した。まず、スパッタ装置のチャンバ内で基板１１を９００℃まで加熱したのち、チャンバ内にアルゴンガス及び窒素ガスを導入した。そして、２０００Ｗの高周波をＧａターゲット側に印加し、炉内の圧力を１．０Ｐａに保ち、Ａｒガスを２５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍの流量で流通させた。下地層１４ａの成膜速度は２０ｎｍ/ｍｉｎであった。
その後、下地層１４ａの成膜された基板１１上に、２μｍの膜厚のＧａＮからなるｎ型コンタクト層１４ｂを形成した。なお、ｎ型コンタクト層１４ｂは、ターゲットとして、Ｇａターゲット上にＳｉ片を配置したものを用いたこと以外は、下地層１４ａと同様にして形成した。
また、このようにして成膜されたアンドープＧａＮ層（下地層１４ａ）のＸ線ロッキングカーブ（ＸＲＣ）を、実施例１と同様にして測定した。
Ｘ線ロッキングカーブ（ＸＲＣ）測定の結果、比較例１の製造方法で作製した下地層１４ａは、（０００２）面の測定では半値幅１００ａｒｃｓｅｃを示し、（１０−１０）面では半値幅６００ａｒｃｓｅｃを示した。
また、ｎ型コンタクト層１４ｂまで成膜された基板１１の表面は、鏡面であることが目視で確認された。
次いで、ｎ型コンタクト層１４ｂまで成膜された基板１１を、ＭＯＣＶＤ炉に導入し、実施例１と同様に半導体層２０となる各層を形成し、図５に示す積層半導体１０を得た。
次いで、積層半導体１０を用いて、実施例１と同様にして図３および図４に示す発光素子１を作製し、得られた発光素子１を用いて、実施例１と同様にして発光ダイオードとした。
この発光ダイオードの正極ボンディングパッド１８及び負極１９の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．２Ｖであった。また、ｐ側の透光性正極１７を通して発光状態を観察したところ、発光波長は４７０ｎｍであり、発光出力は１４．０ｍＷを示した。このような発光ダイオードの発光特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
しかしながら、比較例１では、バッファ層１２、下地層１４ａ、ｎ型コンタクト層１４ｂのいずれにおいても、スパッタにより連続して成膜を行うことにより、成膜速度が徐々に低下した。また、スパッタ装置のチャンバを大気開放してターゲットを目視して確認したところ、バッファ層の成膜に用いたＡｌターゲットも、下地層、コンタクト層の成膜に用いたＧａターゲットも、表面が白濁しており、分析の結果、窒化物よりなる被膜が生じていることが判明した。
図１は、本発明に係るＩＩＩ族窒化物半導体層の製造装置の一例であるスパッタ装置を模式的に示した概略図である。 図２は、本発明に係るＩＩＩ族窒化物半導体層の製造装置の他の例であるスパッタ装置を模式的に示した概略図である。 図３は、本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に示した概略断面図である。 図４は、図３に示すＩＩＩ族窒化物半導体発光素子の平面構造を示す概略図である。 図５は、図３に示すＩＩＩ族窒化物半導体発光素子の製造方法を説明するための図であり、積層半導体を模式的に示した概略断面図である。 図６は、本発明に係るＩＩＩ族窒化物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。 図７は、下地層まで成膜された実施例１の基板とバッファ層と下地層の断面のＴＥＭ写真である。
符号の説明
１…ＩＩＩ族窒化物半導体発光素子（発光素子）、３…ランプ、１０…積層半導体、１１…基板、１２…バッファ層、１４…ｎ型半導体層、１５…発光層、１６…ｐ型半導体層、１７…透光性正極、４０、５０…スパッタ装置、４１、６０…チャンバ、６１…ターゲットチャンバ（第１プラズマ領域）、６２…窒素チャンバ（第２プラズマ領域）、４３…回転冶具（移動手段）、４４…ヒータ、４５…仕切り板（遮蔽壁）、４７…ターゲット、４８ａ、４８ｂ、４８ｃ、４８ｄ…電源、５１、６３…第１プラズマ発生手段、５２、６４…第２プラズマ発生手段。

Claims (18)

  1. 基板上にＩＩＩ族窒化物半導体層をスパッタ法によって形成するための製造装置であって、
    チャンバと、
    前記チャンバ内に配置されたＩＩＩ族元素を含有するターゲットと、
    前記ターゲットをスパッタして原料粒子を前記基板に供給する第１プラズマを発生させる第１プラズマ発生手段と、
    窒素元素を含む第２プラズマを発生させる第２プラズマ発生手段と、
    前記第１プラズマ発生手段と前記第２プラズマ発生手段とを制御して、前記チャンバ内に前記第１プラズマと前記第２プラズマとを交互に発生させる制御手段とを備えることを特徴とするＩＩＩ族窒化物半導体層の製造装置。
  2. 前記第１プラズマ発生手段が、前記ターゲットにパワーを印加する手段と、前記チャンバ内に希ガスを供給する希ガス供給手段とを備え、
    前記第２プラズマ発生手段が、前記チャンバ内にプラズマを発生させる手段と、前記チャンバ内に窒素元素を含む原料ガスを供給する原料ガス供給手段とを備えていることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体層の製造装置。
  3. 基板上にＩＩＩ族窒化物半導体層をスパッタ法によって形成するための製造装置であって、
    第１プラズマ領域と、前記第１プラズマ領域と遮蔽壁によって分離された第２プラズマ領域とが設けられたチャンバと、
    前記第１プラズマ領域内に配置されたＩＩＩ族元素を含有するターゲットをスパッタして原料粒子を前記基板に供給する第１プラズマを発生させる第１プラズマ発生手段と、
    前記第２プラズマ領域において窒素元素を含む第２プラズマを発生させる第２プラズマ発生手段と、
    前記基板の前記第１プラズマ領域から前記第２プラズマ領域への移動と、前記第２プラズマ領域から前記第１プラズマ領域への移動とを行なうことにより、前記原料粒子と前記窒素元素とを前記基板上に交互に供給させる移動手段とを備えることを特徴とするＩＩＩ族窒化物半導体層の製造装置。
  4. 前記ターゲットが、ＡｌまたはＧａを含有するものであることを特徴とする請求項１〜３のいずれかに記載のＩＩＩ族窒化物半導体層の製造装置。
  5. 前記第１プラズマ発生手段は、膜厚０．２ｎｍ〜２ｎｍの薄膜を形成するものであることを特徴とする請求項１〜４のいずれかに記載のＩＩＩ族窒化物半導体層の製造装置。
  6. 前記第１プラズマ発生手段は、膜厚１原子層の薄膜を形成するものであることを特徴とする請求項１〜４のいずれかに記載のＩＩＩ族窒化物半導体層の製造装置。
  7. 第２プラズマ発生手段が、誘導結合プラズマにより窒素元素を含む第２プラズマを発生させるものであることを特徴とする請求項１〜６のいずれかに記載のＩＩＩ族窒化物半導体層の製造装置。
  8. 基板上にＩＩＩ族窒化物半導体層をスパッタ法によって形成するための製造方法であって、
    ＩＩＩ族元素を含有するターゲットをスパッタして原料粒子を前記基板に供給する第１プラズマを発生させる第１プラズマ発生工程と、
    窒素元素を含む第２プラズマを発生させる第２プラズマ発生工程とを有し、
    前記第１プラズマ発生工程と前記第２プラズマ発生工程とを交互に行なうことにより、前記チャンバ内に前記第１プラズマと前記第２プラズマとを交互に発生させること特徴とするＩＩＩ族窒化物半導体層の製造方法。
  9. 第１プラズマ領域と、前記第１プラズマ領域と遮蔽壁によって分離された第２プラズマ領域とが設けられたチャンバを備えるＩＩＩ族窒化物半導体層の製造装置を用い、基板上にＩＩＩ族窒化物半導体層をスパッタ法によって形成するための製造方法であって、
    前記第１プラズマ領域内に配置されたＩＩＩ族元素を含有するターゲットをスパッタして原料粒子を前記基板に供給する第１プラズマを発生させる第１プラズマ発生工程を前記第１プラズマ領域内で行い、
    窒素元素を含む第２プラズマを発生させる第２プラズマ発生工程を前記第２プラズマ領域内で行い、
    前記第１プラズマ発生工程後に前記第１プラズマ領域から前記第２プラズマ領域へ前記基板を移動させる第１移動工程と、前記第２プラズマ発生工程後に前記第２プラズマ領域から前記第１プラズマ領域へ前記基板を移動させる第２移動工程とを行なうことにより、前記原料粒子と前記窒素元素とを前記基板上に交互に供給することを特徴とするＩＩＩ族窒化物半導体層の製造方法。
  10. 前記ターゲットが、ＡｌまたはＧａを含有するものであることを特徴とする請求項８または９に記載のＩＩＩ族窒化物半導体層の製造方法。
  11. 前記第１プラズマ発生工程において、膜厚０．２ｎｍ〜２ｎｍの薄膜を形成するものであることを特徴とする請求項８〜１０のいずれかに記載のＩＩＩ族窒化物半導体層の製造方法。
  12. 前記第１プラズマ発生工程において、膜厚１原子層の薄膜を形成するものであることを特徴とする請求項８〜１０のいずれかに記載のＩＩＩ族窒化物半導体層の製造方法。
  13. 基板上に、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層が積層された半導体層を有するＩＩＩ族窒化物半導体発光素子の製造方法であって、
    前記半導体層の少なくとも一部を、請求項８〜１２のいずれかに記載のＩＩＩ族窒化物半導体層の製造方法で形成することを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
  14. 基板上に、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層が積層された半導体層を有し、前記基板と前記ｎ型半導体層との間にＩＩＩ族窒化物半導体からなるバッファ層を有するＩＩＩ族窒化物半導体発光素子の製造方法であって、
    前記バッファ層を、請求項８〜１２のいずれかに記載のＩＩＩ族窒化物半導体層の製造方法で形成することを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
  15. 請求項１３または請求項１４に記載のＩＩＩ族窒化物半導体発光素子の製造方法で得られるＩＩＩ族窒化物半導体発光素子。
  16. 請求項１５に記載のＩＩＩ族窒化物半導体発光素子が用いられてなることを特徴とするランプ。
  17. 基板上に、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層が積層された半導体層を有するＩＩＩ族窒化物半導体発光素子であって、
    前記半導体層の少なくとも一部が、請求項８〜１２のいずれかに記載のＩＩＩ族窒化物半導体層の製造方法で形成されたものであり、前記製造方法に起因する積層構造が形成されているものであることを特徴とするＩＩＩ族窒化物半導体発光素子。
  18. 基板上に、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層が積層された半導体層を有し、前記基板と前記ｎ型半導体層との間にＩＩＩ族窒化物半導体からなるバッファ層を有するＩＩＩ族窒化物半導体発光素子であって、
    前記バッファ層が、請求項８〜１２のいずれかに記載のＩＩＩ族窒化物半導体層の製造方法で形成されたものであり、前記製造方法に起因する積層構造が形成されているものであることを特徴とするＩＩＩ族窒化物半導体発光素子。
JP2008184027A 2007-10-25 2008-07-15 Ｉｉｉ族窒化物半導体層の製造装置、ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子の製造方法 Active JP5304070B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008184027A JP5304070B2 (ja) 2007-10-25 2008-07-15 Ｉｉｉ族窒化物半導体層の製造装置、ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子の製造方法
US12/257,065 US8383439B2 (en) 2007-10-25 2008-10-23 Apparatus for manufacturing group-III nitride semiconductor layer, method of manufacturing group-III nitride semiconductor layer, group-III nitride semiconductor light-emitting device, method of manufacturing group-III nitride semiconductor light-emitting device, and lamp

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007277927 2007-10-25
JP2007277927 2007-10-25
JP2008184027A JP5304070B2 (ja) 2007-10-25 2008-07-15 Ｉｉｉ族窒化物半導体層の製造装置、ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2009124100A true JP2009124100A (ja) 2009-06-04
JP5304070B2 JP5304070B2 (ja) 2013-10-02

Family

ID=40815895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008184027A Active JP5304070B2 (ja) 2007-10-25 2008-07-15 Ｉｉｉ族窒化物半導体層の製造装置、ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP5304070B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011136016A1 (ja) * 2010-04-30 2011-11-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
JP2012216734A (ja) * 2011-04-01 2012-11-08 Showa Denko Kk 半導体素子の製造方法
JP2018535329A (ja) * 2015-11-16 2018-11-29 コブス エスアエス 酸化アルミニウム及び／又は窒化アルミニウムの製造方法
JP2020164927A (ja) * 2019-03-29 2020-10-08 芝浦メカトロニクス株式会社 成膜装置
WO2022070922A1 (ja) * 2020-09-29 2022-04-07 芝浦メカトロニクス株式会社 成膜装置及び成膜方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264460A (ja) * 1995-03-27 1996-10-11 Hamamatsu Photonics Kk 窒素化合物半導体結晶成長方法および成長装置
JP2001094150A (ja) * 1999-09-21 2001-04-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
JP2002012969A (ja) * 2000-07-03 2002-01-15 Sanyo Shinku Kogyo Kk スパッタリング装置の制御方法
JP2006310819A (ja) * 2005-03-31 2006-11-09 Showa Denko Kk 窒化ガリウム系化合物半導体積層物およびその製造方法
JP2007109713A (ja) * 2005-10-11 2007-04-26 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264460A (ja) * 1995-03-27 1996-10-11 Hamamatsu Photonics Kk 窒素化合物半導体結晶成長方法および成長装置
JP2001094150A (ja) * 1999-09-21 2001-04-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
JP2002012969A (ja) * 2000-07-03 2002-01-15 Sanyo Shinku Kogyo Kk スパッタリング装置の制御方法
JP2006310819A (ja) * 2005-03-31 2006-11-09 Showa Denko Kk 窒化ガリウム系化合物半導体積層物およびその製造方法
JP2007109713A (ja) * 2005-10-11 2007-04-26 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011136016A1 (ja) * 2010-04-30 2011-11-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
JP5444460B2 (ja) * 2010-04-30 2014-03-19 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
TWI449215B (zh) * 2010-04-30 2014-08-11 Canon Anelva Corp Epitaxial film forming method, vacuum processing apparatus, manufacturing method of semiconductor light emitting element, semiconductor light emitting element, lighting device
KR101484658B1 (ko) * 2010-04-30 2015-01-21 캐논 아네르바 가부시키가이샤 에피텍셜 박막형성방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
US9252322B2 (en) 2010-04-30 2016-02-02 Canon Anelva Corporation Epitaxial film forming method, vacuum processing apparatus, semiconductor light emitting element manufacturing method, semiconductor light emitting element, and illuminating device
JP2012216734A (ja) * 2011-04-01 2012-11-08 Showa Denko Kk 半導体素子の製造方法
JP2018535329A (ja) * 2015-11-16 2018-11-29 コブス エスアエス 酸化アルミニウム及び／又は窒化アルミニウムの製造方法
JP2020164927A (ja) * 2019-03-29 2020-10-08 芝浦メカトロニクス株式会社 成膜装置
WO2022070922A1 (ja) * 2020-09-29 2022-04-07 芝浦メカトロニクス株式会社 成膜装置及び成膜方法

Also Published As

Publication number Publication date
JP5304070B2 (ja) 2013-10-02

Similar Documents

Publication Publication Date Title
JP5272390B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP4644754B2 (ja) Ｉｉｉ族窒化物半導体素子及びｉｉｉ族窒化物半導体発光素子
US8227284B2 (en) Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp
JP5262206B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
WO2010032423A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ
JP2009123718A (ja) Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP2009081406A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
WO2009148075A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、およびランプ
US20100213476A1 (en) Group-iii nitride compound semiconductor light-emitting device, method of manufacturing group-iii nitride compound semiconductor light-emitting device, and lamp
JP2009277882A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JPWO2007129773A1 (ja) Ｉｉｉ族窒化物化合物半導体積層構造体
JP2008047762A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP5041883B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
JP2011082570A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5304070B2 (ja) Ｉｉｉ族窒化物半導体層の製造装置、ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子の製造方法
JP2008047763A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
US8383439B2 (en) Apparatus for manufacturing group-III nitride semiconductor layer, method of manufacturing group-III nitride semiconductor layer, group-III nitride semiconductor light-emitting device, method of manufacturing group-III nitride semiconductor light-emitting device, and lamp
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP5179055B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008159954A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110405

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5304070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150