CN102959140A - 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置 - Google Patents

外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置 Download PDF

Info

Publication number
CN102959140A
CN102959140A CN2011800325794A CN201180032579A CN102959140A CN 102959140 A CN102959140 A CN 102959140A CN 2011800325794 A CN2011800325794 A CN 2011800325794A CN 201180032579 A CN201180032579 A CN 201180032579A CN 102959140 A CN102959140 A CN 102959140A
Authority
CN
China
Prior art keywords
substrate
group iii
iii nitride
nitride semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800325794A
Other languages
English (en)
Other versions
CN102959140B (zh
Inventor
醍醐佳明
石桥启次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of CN102959140A publication Critical patent/CN102959140A/zh
Application granted granted Critical
Publication of CN102959140B publication Critical patent/CN102959140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供一种外延膜形成方法，使用该方法可以借助于溅射法生产由第III族氮化物半导体形成的+c-极性外延膜，还提供一种适用于该外延膜形成方法的真空处理设备。例如，溅射法用于在使用加热器(103)加热至任意温度的α-Al2O3基板(107)上外延生长第III族氮化物半导体薄膜。首先，α-Al2O3基板(107)以该α-Al2O3基板(107)离加热器(103)预定距离(d2)设置这样的方式设置在包括加热器(103)的基板保持器(99)上。接着，在α-Al2O3基板(107)距加热器(103)预定距离(d2)设置的情况下，第III族氮化物半导体薄膜的外延膜形成于α-Al2O3基板(107)上。

Description

外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
技术领域
本发明涉及外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置，特别地涉及能够形成高品质外延膜的外延膜形成方法和真空处理设备，以及使用该外延膜的半导体发光元件制造方法、半导体发光装置和照明装置。
背景技术
第III族氮化物半导体是以任何为第IIIB族元素(下文中，简称为第III族元素)的铝(Al)原子、镓(Ga)原子和铟(In)原子和为第VB族元素(下文中，简称为第V族元素)的氮(N)原子的化合物，即氮化铝(AlN)、氮化镓(GaN)和氮化铟(InN)，以及其混合晶体(AlGaN、InGaN、InAlN和InGaAlN)的形式获得的化合物半导体材料。此类第III族氮化物半导体是期望应用于以下方面的材料：覆盖远紫外线范围-可见光范围-近红外范围的宽波长范围的光学元件如发光二极管(LED)、激光二极管(LD)、太阳能光伏电池(PVSC)和光电二极管(PD)，以及高频率、高输出用途的电子元件如高电子迁移率晶体管(HEMT)和金属氧化物半导体场效应晶体管(MO SFET)。
通常，为了实现如上所述的应用，有必要在单晶基板上外延生长第III族氮化物半导体薄膜，从而获得晶体缺陷少的高品质单晶膜(外延膜)。为获得这样的外延膜，最期望的是通过使用与外延膜相同的材料制成的基板来进行均匀外延生长。
然而，由第III族氮化物半导体制成的单晶基板是极昂贵的，并且除了在一些应用中外迄今为止尚未利用过。反而，单晶膜通过在不同种类材料(主要是蓝宝石(α-Al2O3)或碳化硅(SiC))的基板上异质外延生长而获得。特别地，α-Al2O3基板是便宜的，并且大面积和高品质的那些是可得的。因而，α-Al2O3基板用于在市场上可发现的几乎所有使用第III族氮化物半导体薄膜的LED中。
同时，如上所述的第III族氮化物半导体薄膜的外延生长使用能够提供具有高品质和生产性的外延膜的有机金属化学气相沉积法(MOCVD)。然而，MOCVD具有诸如需要高生产成本并具有形成颗粒的趋势的问题，导致难以得到高产率。
相比之下，溅射具有能够节省生产成本和具有形成颗粒的低可能性的特性。因此，如果形成第III族氮化物半导体薄膜的工艺的至少一部分可以用溅射取代，则可以解决至少部分以上问题。
然而，通过溅射法制造的第III族氮化物半导体薄膜具有它们的晶体品质倾向于比通过MOCVD制造的那些差的问题。例如，NPL1公开了通过使用溅射法制造的第III族氮化物半导体薄膜的结晶性。根据NPL1的记载，c-轴取向的GaN膜通过使用射频磁控溅射而外延生长在α-Al2O3(0001)基板上，并且对GaN(0002)面X-射线摇摆曲线(XRC)测量的半高宽(FWHM)为35.1弧分(2106角秒)。该值与目前在市场上发现的α-Al2O3基板上的GaN膜相比是显著大的值，表明稍后将描述的倾斜镶嵌分布(mosaic spread)大且结晶品质差。
换言之，为了采用溅射作为形成第III族氮化物半导体薄膜的工艺，必要的是减少由第III族氮化物半导体制成的外延膜的镶嵌分布以致能够得到高结晶品质。
同时，存在将倾斜镶嵌分布(结晶取向沿垂直于基板的方向的偏移)和扭曲镶嵌分布(结晶取向沿面内方向的偏移)作为表明由第III族氮化物半导体制成的外延膜的结晶品质的指数。图10A-10D为由第III族氮化物半导体制成并沿c-轴方向外延生长在α-Al2O3(0001)基板上的晶体的示意图。在图10A-10D中，附图标记901是α-Al2O3(0001)基板；902-911是由第III族氮化物半导体制成的晶体；cf是由第III族氮化物半导体制成的各晶体的c轴取向；cs是α-Al2O3(0001)基板的c轴取向；af是由第III族氮化物半导体制成的各晶体的a轴取向；和as是α-Al2O3(0001)基板的a轴取向。
这里，图10A为示出由第III族氮化物半导体制成的晶体如何形成同时具有倾斜镶嵌分布的鸟瞰图，图10B示出部分晶体的截面结构。如从这些附图中可见的，由第III族氮化物半导体制成的各晶体902、903和904的c轴取向cf基本上与基板的c轴取向cs相平行，并且是沿与基板垂直的方向的最主要结晶取向。另一方面，形成由第III族氮化物半导体制成的各晶体905和906以致其c轴取向cf稍微偏离沿与基板垂直的方向的主要结晶取向。此外，图10C为示出由第III族氮化物半导体制成的晶体如何形成同时具有扭曲镶嵌分布的鸟瞰图，和图10D示出其平面图。如从这些附图中可见的，由第III族氮化物半导体制成的各晶体907、908和909的a轴取向af是沿面内方向的最主要结晶取向，因为它们相对于α-Al2O3(0001)基板的a轴取向as的角度都大约为30°。另一方面，形成由第III族氮化物半导体制成的各晶体910和911以致其a轴取向af稍微偏离沿面内方向的主要结晶取向。
如上所述从最主要结晶取向的偏离称为镶嵌分布。具体地，偏离沿与基板垂直的方向的结晶取向是指倾斜镶嵌分布，而偏离沿面内方向的结晶取向称为扭曲镶嵌分布。已知倾斜和扭曲镶嵌分布与在第III族氮化物半导体薄膜内形成的缺陷如螺旋位错(screw dislocation)和刃型位错(edge dislocation)的密度相关联。通过减少倾斜和扭曲镶嵌分布，减少了上述缺陷密度，因而使得更容易获得高品质第III族氮化物半导体薄膜。
注意可以借助对平行于基板表面形成的特定具体晶面(对称面)或垂直于基板表面形成的特定晶面的XRC测量来获得衍射峰，通过检测所述衍射峰的FWHM来评价倾斜和扭曲镶嵌分布的水平。
注意图10A-10D和上述描述意欲通过简单的概念化的方法来描述倾斜和扭曲镶嵌分布，并且不保证任何严密性(specificity)。例如，并不总是上述沿垂直于基板的方向的最主要结晶取向和上述沿面内方向的最主要结晶取向与α-Al2O3(0001)基板的c轴和a轴取向完全一致的情况。此外，并不总是形成如在图10D中示出的两个晶体之间的间隙的情况。重要的是镶嵌分布表明偏离主要结晶取向的程度。
同时，通常，第III族氮化物半导体薄膜包括如在图11中示出的+c极性生长型和-c极性生长型。已知优质的外延膜通过+c极性生长比通过-c极性生长更易于获得。因而，除了使用溅射作为形成第III族氮化物半导体薄膜的工艺之外，还期望获得+c极性外延膜。
在本说明书中要注意的是，"+c极性"是对于AlN、GaN和InN分别意指Al极性、Ga极性和In极性的术语。此外，"-c极性"是意指N极性的术语。
迄今为止，已经进行许多方法以获得优质的第III族氮化物半导体薄膜(参见PTL1和2)。
PTL1公开了其中在第III族氮化物半导体薄膜(PTL1中的AlN)通过使用溅射法形成于基板上之前，使α-Al2O3基板进行等离子处理以致第III族氮化物半导体薄膜能够实现高品质的方法，即特别地能够获得具有显著小的倾斜镶嵌分布的第III族氮化物半导体薄膜的方法。
此外，PTL2公开了制造第III族氮化物半导体(PTL2中的第III族氮化物半导体)发光元件的方法，其中将由第III族氮化物半导体(PTL2中的第III族氮化物)制成的缓冲层(PTL2中的中间层)通过溅射法形成于基板上，然后将包括底层膜的n-型半导体层、发光层和p-型半导体层顺序堆叠在由第III族氮化物半导体制成的缓冲层上。
在PTL2中，形成由第III族氮化物半导体制成的缓冲层的工艺描述为包括：对基板进行等离子处理的预处理步骤；和在预处理步骤之后通过溅射形成由第III族氮化物半导体制成的缓冲层的步骤。此外，在PTL2中，α-Al2O3基板和AlN分别用作基板和由第III族氮化物半导体制成的缓冲层的优选形式，以及MOCVD优选用作形成包括底层膜的n-型半导体层、发光层和p-型半导体层的方法。
引用列表
专利文献
PTL1：国际专利申请特开WO2009/096270
PTL2：日本专利申请特开2008-109084
非专利文献
NPL1:Y.Daigo,N.Mutsukura,"Synthesis of epitaxial GaNsingle-crystalline film by ultra high vacuum r.f.magnetronsputtering method",Thin Solid Films483(2005)p38-43.
发明内容
发明要解决的问题
如从以上清楚地看出，PTL1中记载的技术能够减少倾斜镶嵌分布并且似乎是有前途的技术。然而，该技术仍然存在要解决的问题以通过使用溅射法形成更高品质的外延膜。具体地，由于+c极性生长使得形成如前所述的优质外延膜，期望在整个基板表面上形成+c极性第III族氮化物半导体薄膜。然而，PTL1未提及具体手段用于获得该期望的极性。本发明人进行实验以验证PTL1中公开的技术。结果显示所得第III族氮化物半导体薄膜作为具有小镶嵌分布但+c极性和-c极性以混合状态存在的外延膜而获得。因此，显而易见PTL1中公开的技术本身不能提供+c极性第III族氮化物半导体薄膜。
此外，PTL2中记载的技术由于以下点而不能说是令人满意的。具体地，PTL2没有包括关于控制缓冲层的极性的方法的描述，所述缓冲层由第III族氮化物半导体制成并通过使用溅射法而形成。本发明人进行实验以验证PTL2中公开的技术。结果显示所得发光元件不能具有良好的发光特性。
本发明人进一步检测上述PTL2的验证实验中获得的发光元件，并发现由第III族氮化物半导体制成并通过使用溅射法形成的缓冲层是其中+c极性和-c极性以混合状态存在的外延膜。更具体地，即使当包括底层膜的n-型半导体层、发光层和p-型半导体层通过MOCVD顺序堆叠时，在元件内形成大量缺陷如可归因于由第III族氮化物半导体制成的缓冲层中的混合极性的存在所引起的反相畴界(inversion domain boundaries)，并且降低发光特性。换言之，显而易见PTL2中公开的技术本身不能提供+c-极性第III族氮化物半导体薄膜，因而本身不能提供具有良好发光特性的发光元件。
如上所述，PTL1和2中公开的常规技术难以单独控制第III族氮化物半导体薄膜的极性，即难以单独获得+c极性外延膜和由此的更有利的发光元件。
此外，从上述PTL1和2的验证实验的结果中，本发明人推断当通过使用溅射法制造的第III族氮化物半导体薄膜是其中存在混合极性的外延膜时，不可能避免由于缺陷如在元件内形成的反相畴界而引起的元件特性的劣化。
鉴于上述问题，本发明的目的在于提供能够通过溅射法制造+c极性外延膜的外延膜形成方法，和适合于该外延膜形成方法的真空处理设备，并且将进一步提供使用该外延膜的半导体发光元件制造方法，以及通过该制造方法制造的半导体发光元件和照明装置。
本发明人通过他们广泛研究，作为获得外延膜的极性受到基板如何安装在基板保持器上的影响的新发现的结果完成了本发明。
为实现上述目的，本发明是在通过使用加热器加热至任意温度的α-Al2O3基板上通过溅射法而外延生长第III族氮化物半导体薄膜的外延膜形成方法，所述方法包括以下步骤：保持α-Al2O3基板距加热器的基板对向面预定距离；并在保持距基板对向面预定距离的状态下，在α-Al2O3基板上形成第III族氮化物半导体薄膜的外延膜。
此外，本发明是借助使用真空处理设备在α-Al2O3基板上通过溅射法来形成第III族氮化物半导体薄膜的外延膜的外延膜形成方法，所述真空处理设备包括能够抽真空的真空室；用于支承所述α-Al2O3基板的基板保持部件；和能够将通过基板保持部件保持的α-Al2O3基板加热至任意温度的加热器，其中在将通过基板保持部件保持的α-Al2O3基板保持距所述加热器的基板对向面预定距离的状态下，将第III族氮化物半导体薄膜的外延膜形成于α-Al2O3基板上。
此外，本发明是包括以下的真空处理设备：能够抽真空的真空室；用于支承基板的基板保持部件；能够将通过基板保持部件保持的基板加热至任意温度的加热器；和设置在真空室内并且可连接至靶材的靶材电极，其中将基板保持部件设置在真空室内靶材电极沿重力方向的下方，和将基板保持距加热器的基板对向面预定距离。
根据本发明，具有小的倾斜和扭曲镶嵌分布以及还具有+c极性的第III族氮化物半导体外延膜能够通过使用溅射法制造在α-Al2O3基板上。此外，发光元件如LED和LD的发光特性能够通过使用借助于溅射制造的该第III族氮化物半导体外延膜来改善。
附图说明
图1为根据本发明一个实施方案的射频溅射设备的示意性截面图。
图2为根据本发明一个实施方案的加热器的示意性截面图。
图3为根据本发明一个实施方案的加热器的另一示意性截面图。
图4A为示出根据本发明一个实施方案的加热器电极的构造实例的平面图。
图4B为示出根据本发明一个实施方案的加热器电极的构造实例的平面图。
图5为根据本发明一个实施方案的加热器和基板保持装置的截面图。
图6为示出根据本发明一个实施方案的基板保持装置的第二构造实例的截面图。
图7为示出根据本发明一个实施方案的基板保持装置的第三构造实例的截面图。
图8为示出根据本发明一个实施方案的保持器支承部的构造实例的图。
图9为示出通过使用由根据本发明一个实施方案的外延膜形成方法形成的外延膜而制造的LED结构的实例的截面图。
图10A为示出由第III族氮化物半导体制成的晶体的倾斜和扭曲镶嵌分布的示意图。
图10B为示出由所述第III族氮化物半导体制成的晶体的倾斜和扭曲镶嵌分布的示意图。
图10C为示出由第III族氮化物半导体制成的晶体的倾斜和扭曲镶嵌分布的示意图。
图10D为示出由所述第III族氮化物半导体制成的晶体的倾斜和扭曲镶嵌分布的示意图。
图11为示出第III族氮化物半导体薄膜中的+c极性和–c极性的示意图。
图12为示出对根据本发明一个实施方案的第III族氮化物半导体薄膜的CAICISS测量的测量结果的图。
具体实施方式
下文中，本发明的实施方案将参考附图详细地描述。注意在下述附图中，具有相同功能的那些通过相同附图标记表示，并省略其重复的说明。
(实施方案)
根据本发明的主要特征在于：当第III族氮化物半导体薄膜通过诸如射频溅射等的溅射要外延生长于α-Al2O3基板上时，在其中通过加热器加热的α-Al2O3基板保持距加热器的基板对向面预定距离的状态下形成第III族氮化物半导体膜。下文中，本发明将参考附图来描述。注意下述构件和配置仅是具体表现本发明的实例，并不限定本发明。当然，它们可以基于本发明的主旨以各种方式来改造。
图1-9为根据本发明一个实施方案的真空处理设备(射频溅射设备)和通过使用根据本发明一个实施方案形成的外延膜而制造的LED结构的图。图1为射频溅射设备的示意性截面图。图2为加热器的示意性截面图。图3为加热器的另一示意性截面图。图4A和4B为示出加热器电极的构造实例的平面图。图5为加热器和基板保持装置的截面图。图6为基板保持装置的第二构造实例。图7为基板保持装置的第三构造实例。图8为支承基板保持装置的部分的放大图。图9为通过使用形成的外延膜所制造的LED的结构实例的截面图。注意仅示出特定构件以避免附图复杂化。
图1为用于形成根据本发明第III族氮化物半导体薄膜的溅射设备的实例的示意性构造图。在示出溅射设备S的图1中，附图标记101表示真空室；附图标记102表示靶材电极；附图标记99表示基板保持器；附图标记103表示加热器；附图标记503表示基板保持装置；附图标记105表示靶材护罩；附图标记106表示射频电源；附图标记107表示基板；附图标记108表示靶材；附图标记109表示气体引入机构(mechanism)；附图标记110表示排气机构；附图标记112表示反射器；附图标记113表示绝缘构件；附图标记114表示室护罩(chamber shield)；附图标记115表示磁体单元；附图标记116表示靶材护罩保持机构；和附图标记203表示加热器电极。此外，附图标记550为用于支承基板保持装置503的保持器支承部。
真空室101通过使用金属如不锈钢或铝合金的构件形成并且电接地。此外，在未示出的冷却机构的情况下，真空室101防止或减少其壁面温度的增加。此外，将真空室101用其间未示出的物质流量(mass flow)控制器连接至气体引入机构109，并且用其间未示出的可变导管(variable conductance valve)连接至排气机构110。
将靶材护罩105与真空室101之间利用靶材护罩保持机构116连接。靶材护罩保持机构116和靶材护罩105可以为金属如不锈钢或铝合金的构件，并且在与真空室101相同的DC电压下。
将靶材电极102与真空室101之间利用绝缘构件113连接。此外，将靶材108连接至靶材电极102，和将靶材电极102与射频电源106之间利用未示出的匹配箱连接。可以将靶材108与靶材电极102直接连接或将靶材108与靶材电极102之间利用未示出的接合板(bonding plate)连接，所述接合板由金属如铜(Cu)的构件形成。
此外，靶材108可以为包含Al、Ga和In的至少一种的金属靶材或包含上述第III族元素的至少一种的氮化物靶材。靶材电极102包括未示出的用于防止靶材108的温度增加的冷却机构。此外，磁体单元115位于靶材电极102中。作为射频电源106，鉴于工业用途，容易利用在13.56MHz下的射频电源。然而，可以使用在不同频率下的射频电源或在射频波上叠加DC电流或以脉冲的形式使用这些。
将室护罩114连接至真空室101并防止在成膜期间膜粘合至真空室101。
基板保持器99包括加热器103、基板保持装置503和反射器112作为其主要组件。加热器103具有内置加热器电极203。基板保持装置503至少在与基板接触的部分中由绝缘构件形成，并且通过反射器112或轴(未示出)等固定。通过基板保持装置503保持，基板107可以在基板107和加热器103的基板对向面P之间设置有预定间隙。注意基板保持装置503的具体实例将稍后描述。
在该实施方案中，如图1中所示，在真空室101中，其上能够设置靶材的靶材电极102设置在沿重力方向的上侧，而基板保持器99设置在靶材电极102沿重力方向的下方。因而，基板保持装置503在重力的帮助下能够保持基板107。因此，通过将基板107简单安装在基板保持装置503的基板支承部(稍后提及的附图标记503a等)上，基板107的整个表面可以暴露于靶材108侧，并且外延膜的形成可因此在基板107的整个表面上进行。
该实施方案显示其中靶材电极102设置在真空室101中沿重力方向的上侧，和基板保持器99设置在靶材电极102沿重力方向下方的实例。然而，注意可以将基板保持器99配置在真空室101中沿重力方向的上侧，和将靶材电极102设置在基板保持器99沿重力方向的下方。
图2和3示出加热器103的结构实例。图2中，附图标记201是基材；附图标记202是底涂层；附图标记203是加热器电极；附图标记204是背面涂层；和附图标记205是面涂层。注意附图标记P是面向通过后述基板保持装置503保持的基板的加热器103上表面(基板对向面)。
基材201是石墨。加热器电极203和背面涂层204是热解石墨(PG)。底涂层202和面涂层205是热解氮化硼(PBN)。注意由PBN制成的底涂层202和面涂层205是高电阻材料。
通过上述构造，加热器103能够发出在预定波长范围的红外线，并由此加热基板至任意温度。
图3为加热器的另一构造实例。附图标记301是基材；附图标记302是加热器电极；附图标记303是背面涂层；和附图标记304是面涂层。基材301是氮化硼(BN)。加热器电极302和背面涂层303是PG。面涂层304是PBN。注意由BN制成的基材301和由PBN制成的面涂层304是高电阻材料。
组成加热器的上述材料优选使用它们比常规红外灯更高的效率加热α-Al2O3基板的能力。然而，注意该材料不限于这些，只要它们能够加热α-Al2O3基板至预定温度即可。
图4A和4B示出加热器电极203(或302)的构造实例(平面图)。引入加热器103中的加热器电极203(或302)具有如图4A或4B中示出的电极图案。通过连接电源(未示出)至该电极图案并对其施加DC或AC电压，使电流流过加热器电极203(或302)，而由此产生的焦耳热使加热器103加热。从加热器103发出的红外线加热基板。
注意电极图案不限于图4A和4B。然而，通过使用如图4A或4B中示出的电极图案，热量可以均匀供给至基板107的整个表面。出于这个原因，期望使用能够尽可能均匀地将热量施加至基板的整个表面的电极图案。但是，当本发明可以使用能够将热量均匀施加至基板的电极图案时，重要的是能够形成+c极性外延膜，而电极图案形成为何种形状并不是重要的事情。因而，在该实施方案中，不用说电极图案不限于如图4A和4B中示出的电极图案，该实施方案能够使用任何电极图案。
在图2和3中示出的加热器103的各结构实例中，通过附图标记P表示的加热器103的基板对向面是加热器电极203或302在其上形成有如图4A或4B中示出的图案的一侧的表面。然而，加热器103可以具有其中图2或3中示出的加热器103颠倒翻转的结构，即与在图2和3中通过附图标记P表示的表面相对的表面可以用作基板对向面。在该情况下，基板通过背面涂层204或303加热。这会降低基板加热的电源效率，但背面涂层204或303也用于使得均匀加热，这提供了将热量均匀施加至基板的有利效果。
图5为加热器和基板保持装置的截面图(第一构造实例)。图5中，附图标记103是加热器；附图标记203是加热器电极；附图标记503是基板保持装置；附图标记504是基板(未示出保持器支承部550)。基板保持装置503通常是具有同样截面的环形构件，并且包括从下方(从沿重力方向的下侧，即从加热器103侧)支承基板外边缘部的由绝缘构件形成的基板支承部503a。基板支承部503a在其自身和加热器103的基板对向面P之间配置有间隙d1。此外，在基板504和加热器103的基板对向面P之间设置间隙d2。如上所述，设置基板支承部503a，以致在基板支承部503a上支承基板504的状态下，基板504在其自身和加热器103的基板对向面P之间设置有预定间隙(例如，d2)。期望将0.4mm以上用于间隙d1，和期望将0.5mm以上用于间隙d2。
在间隙d1小于0.4mm的情况下，很可能形成在外周部分具有混合极性的第III族氮化物半导体薄膜。在间隙d2小于0.5mm的情况下，很可能形成在整个基板表面中具有混合极性的第III族氮化物半导体薄膜。因而，这些情况不是优选的。
如上所述，在基板保持装置503的下表面和加热器103的基板对向面P之间设置0.4mm以上的间隙d1。同样，在基板504和加热器103的基板对向面P之间设置0.5mm以上的间隙d2。
注意不优选加宽间隙d1和d2太多，因为间隙d1和d2越宽，用加热器103加热基板504的效率越低。此外，当间隙d1和d2，尤其是间隙d2加宽太多时，可以在加热器103和基板504之间的空间中产生等离子，这可能会导致损失本发明的有利效果。因此，间隙d1和d2期望设定为5mm以下，更期望为2mm以下。
基板保持装置的其他构造实例将用图6和7描述。
图6为基板保持装置的第二构造实例。图6中，附图标记504是基板，和附图标记603是基板保持装置(未示出保持器支承部550)。基板保持装置603通常是具有同样截面的环形构件，并且包括：从下方保持基板504的由绝缘构件形成的基板支承部603a；和与基板支承部603a的外周一体化形成的安装部603b。在将安装部603b安装在加热器103的基板对向面P上的情况下，在基板支承部603a的背面(面向加热器103的一面)和加热器103的基板对向面P之间设置间隙d1，和在基板504和加热器103的基板对向面P之间设置间隙d2。期望将0.4mm以上用于间隙d1，和期望将0.5mm以上用于间隙d2。
图7示出基板保持装置的第三构造实例。图7中，附图标记504是基板，和附图标记703是基板保持装置。基板保持装置703通常是具有同样截面的环形构件，并且包括第一基板保持单元704和第二基板保持单元705。第二基板保持单元705由导电环形成，并且与未示出的射频电源之间用未示出的匹配箱连接。因而，通过在包含气体如N2或稀有气体的气氛中供给射频电力至第二基板保持单元705，等离子能够在基板附近产生并用于进行对基板的表面处理。
此外，第一基板保持单元704包括从下方支承基板504的由绝缘构件形成的基板支承部704a。在基板支承部704a的背面和加热器103的基板对向面P之间设置间隙d1，和在基板504和加热器103的基板对向面P之间设置间隙d2。期望将0.4mm以上用于间隙d1，和期望将0.5mm以上用于间隙d2。
这里，虽然在图7中未示出保持器支承部750，但将其放大图在图8中示出。
图8是基板保持装置703用支承部(保持器支承部750)的放大图。保持器支承部750具有支承第二基板保持单元705并包括导电构件751、绝缘构件753和不锈钢管755作为其主要组件的结构。将导电构件751电连接至设置在真空室101外的射频电源757和第二基板保持单元705。因而，将射频电力从射频电源757通过导电构件751供给至第二基板保持单元705。导电构件751覆盖有绝缘构件753和不锈钢管755。此外，导电构件751和真空室101之间的电绝缘也通过绝缘构件753来确保。如上所述，构造保持器支承部750以支承第二基板保持单元705，并且还供给电源至第二基板保持单元705。
示于图8的保持器支承部750具有包括用于供给射频电力至第二基板保持单元705的导电构件751的结构。然而，注意导电构件751对于支承基板保持装置503或603的保持器支承部550(参见图1)是非必要的。
在基板保持装置的第一至第三构造实例(图5-7)中，环形绝缘构件用作基板支承部503a、603a和704a。然而，注意它们可以不是环形的。例如，各基板支承部503a、603a和704a可以为其中不形成开口的板形绝缘构件。在该情况下，当然，基板支承部也在其自身和加热器103之间设置有间隙(例如，d1)。但是，如在该实施方案中形成环形的基板支承部能够使得基板107暴露于加热器103，而基板107和加热器103的基板对向面P设置有其间预定的间隙。这使得基板107有效地加热。因而，将基板支承部形成为环形是优选的模式。
此外，例如，石英、蓝宝石或矾土等可以用于用作基板支承部503a、603a和704a的绝缘构件。
作为加热器103的结构，可以使用图2和3中示出的任何结构，或者可以使用通过任何这些结构颠倒翻转而获得的结构。一些其他结构可以代替使用，这是由于加热器结构在该实施方案中不是重要的事情。甚至可以使用其中在加热器的基板对向面P上设置加热器电极而顶部什么都没有的加热器结构。
作为各基板保持装置503、603和703的结构，可以使用图5、6和7中示出的任何结构，或者可以代替使用具有一些其他结构的基板保持装置。在该实施方案中重要的是基板在第III族氮化物半导体薄膜形成期间应距加热器的基板对向面P预定距离而设置。在该实施方案中，在加热器的基板对向面P和基板之间的空间中存在间隙，但是即使当绝缘构件插入该间隙中时认为也是可以获得类似的有利效果的。因此，可以使用具有除了图5-7中的那些之外的任何其他结构的基板保持装置，只要其为使得基板距加热器的基板对向面P预定距离设置的结构即可。例如，在包括通过上下移动升降销(lift pin)来操作基板所构造的机构的装置的情况下，升降销可以用于将基板保持在具有基板和加热器103的基板对向面P之间的预定间隙的位置处。然而，在该情况下，膜进入基板的外周和加热器103之间的间隙并且粘附至加热器103的基板对向面P，由此从加热器103的辐射经时改变。因而，该实施方案是期望的模式。
此外，在形成第III族氮化物半导体薄膜之前，连接至图7中示出的第二基板保持单元705(第三构造实例)的射频电源757可以用于产生在基板附近的等离子并且除去组分如粘附至基板表面的水分和烃类。此外，作为加热器电极的结构，可以使用图4A和4B中示出的任何图案，或者可以如上所述使用一些其他结构。
图6中的结构因其容易准确控制基板和加热器103的基板对向面P之间的间隙d1和d2而比图5中的结构优选使用。此外，当使用图7中的结构时，可以除去组分如粘附至基板表面的水分和烃类，因此改善第III族氮化物半导体薄膜在结晶性方面的再现性。因而，优选使用图7中的结构。
图9为通过使用根据本发明第III族氮化物半导体薄膜的制造方法，作为半导体发光元件而制造的发光二极管(LED)的截面结构的实例。图9中，附图标记801是α-Al2O3基板；附图标记802是缓冲层；附图标记803是第III族氮化物半导体中间层；附图标记804是n-型第III族氮化物半导体层；附图标记805是第III族氮化物半导体活性层；附图标记806是p-型第III族氮化物半导体层；附图标记807是n-型电极；附图标记808是p-型结合片(bonding pad)电极；附图标记809是保护层；和附图标记810是透光性电极。
AlN、AlGaN或GaN优选用作组成缓冲层802的材料。AlN、AlGaN和GaN优选用作组成第III族氮化物半导体中间层803、n-型第III族氮化物半导体层804、第III族氮化物半导体活性层805和p-型第III族氮化物半导体层806的材料。关于n-型第III族氮化物半导体层804，其上述材料优选掺杂有少量硅(Si)或锗(Ge)。关于p-型第III族氮化物半导体层806，其上述材料优选掺杂有少量镁(Mg)或锌(Zn)。在该方式中，它们的导电性可以得到控制。此外，作为第III族氮化物半导体活性层805，期望形成具有一些上述材料的多量子阱(MQW)结构。另外，上述发光二极管(LED)可以用于形成照明装置。
下文中，第III族氮化物半导体薄膜的外延膜形成方法将通过使用根据本发明的溅射设备参考附图来描述。在该实施方案中，外延膜通过包括以下第一至第四步骤的方法形成于α-Al2O3基板上。
首先，在第一步骤中，将基板107引入通过排气机构110维持至预定压力的真空室101。在该步骤中，未示出的操作机器人运送基板(α-Al2O3基板)107至加热器103的上侧并且将基板107安装至从加热器103突出的未示出的升降销的顶部。然后，降低保持基板107的升降销，以致基板107设置在基板保持装置503上。
随后，在第二步骤中，基板107通过控制要施加至包含于加热器103中的加热器电极203的电压而维持在预定温度下。在该步骤中，将包含于加热器103中的热电偶(未示出)用于监控加热器103的温度，或者将配置在真空室101中的未示出的高温计用于监控加热器103的温度，并且将该温度控制在预定温度。
随后，在第三步骤中，将任何N2气体、稀有气体以及N2气和稀有气体的混合气体通过气体引入机构109引入真空室101，并且真空室101中的压力借助于质量流量控制器(未示出)和可变导管(未示出)设定为预定压力。
最后，在第四步骤中，从射频电源106供给射频电力以在靶材108前产生射频等离子，和使等离子中的离子溅射组成靶材108的元件，由此形成第III族氮化物半导体薄膜。注意在使用金属靶材作为靶材108的情况下，N2气体或N2气体和稀有气体的混合气体优选用作处理气体。然后，将组成金属靶材的第III族元素在包括靶材108表面、基板107表面以及靶材108和基板107之间的空间的区域的至少之一中氮化。结果，第III族氮化物半导体薄膜形成于基板上。
另一方面，在使用氮化物靶材作为靶材108的情况下，优选使用N2气体、稀有气体以及N2气体和稀有气体的混合气体中的任一种。然后，从靶材表面以原子或氮化物分子的形式发出溅射的颗粒。将从靶材表面以原子形式发出的第III族元素在包括靶材108表面、基板107表面以及靶材108和基板107之间的空间的区域的至少之一中氮化。结果，第III族氮化物半导体薄膜形成于基板上。另一方面，从靶材表面发出的大部分氮化物分子到达基板并形成第III族氮化物半导体薄膜。
从靶材表面发出的部分氮化物分子有可能会在基板107表面或在靶材108和基板107之间的空间中解离。然而，通过解离产生的第III族元素在基板107表面或在靶材108和基板107之间的空间中再次氮化，并形成第III族氮化物半导体薄膜。
在第一步骤中的预定压力期望低于5×10-4Pa。当预定压力为5×10-4Pa或超过5×10-4Pa时，杂质如氧进入第III族氮化物半导体薄膜，使得难以获得优质外延膜。此外，在第一步骤中加热器103的温度不特别限定，但鉴于生产性期望设定为帮助获得用于成膜时基板温度的温度。
在第二步骤中的预定温度鉴于生产性期望设定为第四步骤中的成膜温度。此外，在第三步骤中的预定温度鉴于生产性期望设定为第四步骤中的成膜温度。可以变换进行第二步骤和第三步骤的时机，或者可以同时进行所述步骤。此外，鉴于生产性期望将在第二步骤中设定的温度和在第三步骤中设定的压力至少维持直到第四步骤开始。
在第四步骤期间的基板温度期望设定在100-1200℃的范围内，更期望在400-1000℃的范围内。在低于100℃的情况下，很可能形成的是其中无定形结构以混合状态存在的膜。在高于1200℃温度的情况下，完全不形成膜，或者即使形成膜，很可能获得的是具有许多归因于热应力的缺陷的外延膜。此外，成膜压力期望设定在0.1-100毫托(1.33×10-2Pa至1.33×101Pa)的范围内，更期望在1.0-10毫托(1.33×10-1Pa至1.33Pa)的范围内。
在低于0.1毫托(1.33×10-2Pa)的情况下，高能粒子很可能降落在基板表面上，使得难以获得优质第III族氮化物半导体薄膜。在高于100毫托(1.33×101Pa)压力的情况下，成膜速度极低。因而，这些情况下是不优选的。在开始第四步骤时，可以暂时增加真空室101中的压力至成膜压力以上，从而利于等离子的产生。在该情况下，成膜压力可以通过暂时增加在处理气体中的至少一种气体的流量来增加。可选择地，成膜压力可以通过暂时减少可变导通阀门(conductance valve)(未示出)的开口度来增加。
此外，在第一步骤之前，当然，可以有运送基板107至预处理室(未示出)和在等于或高于成膜温度的温度下对基板107进行加热处理或等离子处理的步骤。
通过根据该实施方案的方法形成的第III族氮化物半导体薄膜的外延膜实例包括图9中示出的缓冲层802、第III族氮化物半导体中间层803、n-型第III族氮化物半导体层804、第III族氮化物半导体活性层805和p-型第III族氮化物半导体层806。所有这些层可以通过使用根据本发明的溅射设备(外延膜形成方法)来制造，还有，特定的一层或多层可以通过使用根据本发明的溅射设备(外延膜形成方法)来制造。
例如，作为图9中LED元件用工艺的第一实例，方法包括通过使用根据本发明的溅射设备(外延膜形成方法)制造缓冲层802，然后通过使用MOCVD顺序堆叠第III族氮化物半导体中间层803、n-型第III族氮化物半导体层804、第III族氮化物半导体活性层805和p-型第III族氮化物半导体层806，由此制造外延晶片。
此外，作为第二实例，方法包括通过使用根据本发明的溅射设备(外延膜形成方法)制造缓冲层802和第III族氮化物半导体中间层803，然后通过使用MOCVD顺序堆叠n-型第III族氮化物半导体层804、第III族氮化物半导体活性层805和p-型第III族氮化物半导体层806，由此制造外延晶片。
作为第三实例，方法包括通过使用根据本发明的溅射设备(外延膜形成方法)制造缓冲层802、第III族氮化物半导体中间层803和n-型第III族氮化物半导体层804，然后通过使用MOCVD顺序堆叠第III族氮化物半导体活性层805和p-型第III族氮化物半导体层806，由此制造外延晶片。
作为第四实例，方法包括通过使用根据本发明的溅射设备(外延膜形成方法)制造缓冲层802、第III族氮化物半导体中间层803、n-型第III族氮化物半导体层804和第III族氮化物半导体活性层805，然后通过使用MOCVD制造p-型第III族氮化物半导体层806，由此制造外延晶片。
作为第五实例，方法包括通过使用根据本发明的溅射设备(外延膜形成方法)制造缓冲层802、第III族氮化物半导体中间层803、n-型第III族氮化物半导体层804、第III族氮化物半导体活性层805和p-型第III族氮化物半导体层806，由此制造外延晶片。
将光刻技术和RIE(反应性离子蚀刻)技术应用于由此获得的外延晶片，从而形成如图9中所示的透光性电极810、p-型结合片电极808、n-型电极807和保护膜809。结果，能够获得LED结构。注意透光性电极810、p-型结合片电极808、n-型电极807和保护膜809的材料不特别限定，可以使用该技术领域中公知的材料而没有任何限定。
(第一实施例)
作为本发明的第一实施例，将给出其中AlN膜通过使用根据本发明第III族氮化物半导体薄膜的形成方法形成于α-Al2O3(0001)基板上的实例的描述。更具体地，将给出其中通过在基板保持装置的帮助下具有在基板和加热器的基板对向面之间的间隙地安装的α-Al2O3(0001)基板上使用溅射而形成AlN膜的实例的描述。注意在该实施例中，AlN膜通过使用与图1中类似的溅射设备来形成。使用与图2中类似的加热器结构、与图4A中类似的加热器电极图案和与图5中类似的基板保持装置。此外，图5中基板支承部503a和加热器103的基板对向面P之间的间隙d1设定为1mm，以及图5中基板504和加热器103的基板对向面P之间的间隙d2设定为2mm。
在该实施例中，首先，在第一步骤中，将α-Al2O3(0001)基板运送至维持在1×10-4Pa以下的真空室101，并且设置在基板保持装置503上。在第二步骤中，基板维持在为第四步骤中成膜温度的550℃下。在该步骤中，控制加热器103以使其中包含的热电偶的监控值为750℃。随后，在第三步骤中，引入N2和Ar的混合气体以使N2/(N2+Ar)为25%，并且真空室101中的压力设定为在第四步骤中的成膜压力3.75毫托(0.5Pa)。在该条件下，在第四步骤中，通过从射频电源106施加2000W的射频电力至由金属Al制成的靶材108来进行溅射。结果，厚度为50nm的AlN膜形成于基板上。
注意在该实施例中成膜温度通过对其中埋入热电偶的α-Al2O3(0001)基板预先进行基板温度测量，并研究在该时刻α-Al2O3(0001)基板的温度和包含于加热器中的热电偶监控值即加热器的温度之间的关系来设定。
在该实施例中，由此制造的AlN膜通过以下来评价：在对称反射部位的2θ/ω扫描模式的X-射线衍射(XRD)测量；对于对称平面的ω扫描模式的XRC测量；面内配置的
Figure BDA00002679403900231
扫描模式的XRC测量；和同轴冲击碰撞离子散射光谱(CAICISS)测量。这里，在对称反射部位的2θ/ω扫描模式的XRD测量用于检测结晶取向，对于对称平面的ω扫描模式的XRC测量和关于面内配置的
Figure BDA00002679403900232
扫描模式的XRC测量分别用于评价倾斜和扭曲镶嵌分布。此外，CAICISS测量用作确定极性的手段。
首先，将在该实施例中制造的AlN膜在2θ=20-60°的测量范围中进行在对称反射部位的2θ/ω扫描模式的XRD测量。结果，仅观察到AlN(0002)面和α-Al2O3(0006)面的衍射峰，未观察到表明AlN的其他晶面的衍射峰。从该事实中，发现所得AlN膜沿c-轴方向取向。
接着，将在该实施例中制造的AlN膜进行关于对称平面的ω扫描模式的XRC测量。注意将AlN(0002)面用于测量。在检测器为处于开放检测器状态的情况下所得XRC轮廓的FWHM为450角秒以下，在分析仪晶体插入检测器中的情况下其为100角秒以下。因而，观察到所制造的AlN膜的倾斜镶嵌分布显著小。此外，在其他制造条件下，在分析仪晶体插入检测器中的情况下，在XRC测量中发现FWHM等于或小于20角秒的膜。
一般来说，XRC测量应在检测器处于开放检测器状态的情况下进行。然而，在样品具有如在该实施例中的小的膜厚的情况下，其厚度效应和晶格弛豫加宽了XRC轮廓的FWHM，由此使得难以进行精确的镶嵌分布评价。出于该原因，目前，如上所述将分析仪晶体插入检测器中认为是广义上的XRC测量。除非另有说明，以下将假设XRC测量通过使用开放检测器状态来进行。
接着，将在该实施例中制造的AlN膜进行面内配置的
Figure BDA00002679403900241
扫描模式的XRC测量。注意将AlN{10-10}面用于测量。在所得XRC轮廓中，以60°间隔出现六个衍射峰。因而，观察到AlN膜具有六角对称，换言之，AlN膜是外延生长的。此外，从最大强度的衍射峰求得FWHM为2.0°以下。因而，发现所制造的AlN膜的扭曲镶嵌分布相对小。注意从α-Al2O3(0001)基板和AlN膜之间的面内结晶取向的比较中，观察到AlN膜的a轴相对于α-Al2O3(0001)基板的a轴沿面内方向扭转30°。这表明AlN膜以AlN膜外延生长在α-Al2O3(0001)基板上时所观察到的常见外延关系形成。
图12为对在该实施例中制造的AlN膜进行的CAICISS测量的结果。在该测量中，在入射角从AlN[11-20]方向变化的情况下检测到Al信号。可见在70°入射角周围的峰以单一形式出现。该事实表明所得AlN膜具有+c极性(Al极性)。
从上述事实中，观察到在该实施例中制造的AlN膜为具有+c极性(Al极性)以及还具有显著小的倾斜镶嵌分布的c-轴取向的外延膜。换言之，证实本发明能够提供具有减少的倾斜和扭曲镶嵌分布以及还具有+c极性的第III族氮化物半导体薄膜。
此外，在该实施例中，因为如图1中所示用于保持靶材的靶材电极102设置在沿重力方向的上侧而基板保持器99设置在沿重力方向的下侧，因而不需要用于保持基板107的用支承构件(例如，支撑爪)等覆盖一部分基板107的成膜表面。因而，基板107的整个成膜表面可暴露于靶材108。因此，根据该实施例，具有减少的倾斜和扭曲镶嵌分布以及还具有均匀+c极性的第III族氮化物半导体薄膜能够形成于基板107的整个成膜表面上。
(第二实施例)
接着，作为本发明的第二实施例，给出其中通过使用根据本发明第III族氮化物半导体薄膜的形成方法制造作为缓冲层的AlN膜，然后通过使用MOCVD在缓冲层上形成未掺杂GaN膜的实例的描述。
在与第一实施例相同的条件下在α-Al2O3(0001)基板上通过使用溅射法形成AlN膜。然后，将晶片引入MOCVD设备中以形成膜厚为5μm的未掺杂GaN膜。
由此获得的未掺杂GaN膜的表面为镜面。在对称反射部位的2θ/ω扫描模式的XRD测量显示出未掺杂GaN膜沿c-轴方向取向。接着，进行使用GaN(0002)面作为对称平面的ω扫描模式的XRC测量和关于在面内配置中GaN{10-10}面的扫描模式的XRC测量。结果，观察到测量中FWHM分别为250角秒以下和500角秒以下。从这些事实中，发现所得未掺杂GaN膜作为具有小的倾斜和扭曲镶嵌分布的高品质晶体而获得。此外，从CAICISS测量中，观察到所得未掺杂GaN膜的极性为+c极性(Ga极性)。可以认为这是因为如在第一实施例中描述的用作缓冲层的AlN膜的极性可以控制为+c极性，因此其上形成的未掺杂GaN膜也传承该极性。
从上述事实中，当通过使用根据本发明第III族氮化物半导体薄膜的形成方法制造作为缓冲层的控制为具有+c极性的AlN膜时，能够获得其上通过使用MOCVD生长的未掺杂GaN膜作为具有小的镶嵌分布和控制为具有+c极性的高品质外延膜。换言之，+c极性的第III族氮化物半导体薄膜能够外延生长在α-Al2O3基板上。
注意，在该实施例中通过MOCVD形成未掺杂GaN膜，但确认即使通过使用溅射法也能够获得类似的结果。
(第三实施例)
作为本发明的第三实施例，给出以下实例的描述：其中通过使用根据本发明第III族氮化物半导体薄膜的形成方法制造作为缓冲层的AlN膜；然后，由未掺杂GaN制成的第III族氮化物半导体中间层、由Si掺杂的GaN制成的n-型第III族氮化物半导体层、具有InGaN和GaN的MQW结构的第III族氮化物半导体活性层和由Mg-掺杂的GaN制成的p-型第III族氮化物半导体层通过使用MOCVD顺序地外延生长在缓冲层上；进一步地，形成n-型电极层、透光性电极、p-型电极层和保护膜；其后，晶片通过划线(scribing)分割以制造LED元件。
在与第一实施例相同的条件下通过在α-Al2O3(0001)基板上使用溅射而形成AlN膜。然后，将晶片引入MOCVD设备中以形成：膜厚为5μm的由未掺杂GaN制成的第III族氮化物半导体中间层；膜厚为2μm的由Si-掺杂的GaN制成的n-型第III族氮化物半导体层；为具有以GaN开始并以GaN结束的层状结构和其中各自膜厚为3nm的五层InGaN层和各自膜厚为16nm的六层GaN层交替堆叠的MQW结构的第III族氮化物半导体活性层；和膜厚为200nm的由Mg-掺杂的GaN制成的p-型第III族氮化物半导体层。
将光刻技术和RIE技术应用于由此获得的外延晶片从而形成如图9中所示的透光性电极810、p-型结合片电极808、n-型电极807和保护膜809。注意在该实施例中，ITO(铟-锡氧化物)用作透光性电极；其中钛(Ti)、Al和金(Au)堆叠的结构用作p-型结合片电极；其中镍(Ni)、Al、Ti和Au堆叠的结构用作n-型电极；和SiO2用作保护膜。
其中如上所述形成所得LED结构的晶片通过划线分割为尺寸为350μm2的LED芯片。然后，将各LED芯片安装在引线框上并用金属导线接线至引线框。结果，形成LED元件。
使正向电流在由此获得的LED元件的p-型结合片电极和n-型电极之间流动。结果，LED元件展示良好的发光特性，即，当电流为20mA时，正向电压3.0V，发光波长470nm和发光输出15mW。由所制造的晶片几乎整个表面制造的LED元件中没有变化地发现此类特征。
从以上事实中，具有良好发光特性的LED元件能够通过借助使用根据本发明第III族氮化物半导体薄膜的形成方法制造控制为具有+c极性的AlN膜作为缓冲层而获得。在该实施例中，由未掺杂GaN制成的第III族氮化物半导体中间层、由Si-掺杂的GaN制成的n-型第III族氮化物半导体层、具有InGaN和GaN的MQW结构的第III族氮化物半导体活性层和由Mg-掺杂的GaN制成的p-型第III族氮化物半导体层通过MOCVD来形成。然而，注意，确认即使通过使用溅射法制造这些层也能够获得类似的结果。
(第一比较例)
作为本发明的第一比较例，给出其中通过在与加热器接触安装的α-Al2O3(0001)基板上使用溅射，即在不使用为本发明特征的基板保持装置的情况下形成AlN膜的实例的描述。注意在该比较例中，除了基板安装方式(在基板和加热器之间具有间隙的情况下设置α-Al2O3(0001)基板)以外，AlN膜通过使用与第一实施例中那些相同的溅射设备、加热器和加热器电极来形成。此外，关于AlN膜的成膜条件，也使用与第一实施例中那些相同的条件。
将在该比较例中制造的AlN膜进行在对称反射部位的2θ/ω扫描模式的XRD测量、关于AlN(0002)面的ω扫描模式的XRC测量(在其中分析仪晶体插入检测器的状态下和在开放检测器的状态下)和关于AlN{10-10}面的
Figure BDA00002679403900281
扫描模式的XRC测量。像在第一实施例中获得的AlN膜一样，发现获得沿c-轴取向的外延膜，并且倾斜和扭曲镶嵌分布几乎相同。
另一方面，对在该比较例中制造的AlN膜进行的CAICISS测量显示出AlN膜为其中+c极性(Al极性)和-c极性(N极性)以混合状态存在的膜。
上述事实表明当α-Al2O3(0001)基板与加热器接触安装时不能获得+c-极性的第III族氮化物半导体薄膜。
(第二比较例)
接着，作为本发明的第二比较例，给出其中由通过在与加热器上侧接触安装的α-Al2O3(0001)基板上使用溅射而形成AlN制成的缓冲层，然后通过使用MOCVD在其上形成未掺杂GaN膜的实例的描述。注意在该比较例中，由AlN制成的缓冲层通过使用与第一比较例中那些相同的溅射设备、加热器、加热器电极和成膜条件来形成。未掺杂GaN膜在与第二实施例中那些类似的条件下形成。
由AlN制成的缓冲层在使用与第一比较例中那些相同的溅射设备、加热器、加热器电极和成膜条件的情况下通过使用溅射法形成于α-Al2O3(0001)基板上。然后，将晶片引入MOCVD设备以形成膜厚为5μm的未掺杂GaN膜。
由此获得的未掺杂GaN膜的表面是白色的，并且在对称反射部位的2θ/ω扫描模式的XRD测量显示出未掺杂GaN膜沿c-轴方向取向。接着，进行关于为对称平面的GaN(0002)面的ω扫描模式的XRC测量和关于GaN{10-10}面的
Figure BDA00002679403900291
扫描模式的XRC测量XRC。结果，观察到测量中FWHM分别为约360角秒和约1000角秒。从这些事实中，发现获得了作为具有比第二实施例中获得的未掺杂GaN膜更大的倾斜和扭曲镶嵌分布的低品质晶体的在该比较例中获得的未掺杂GaN膜。
此外，从CAICISS测量中，观察到所得未掺杂GaN膜为其中+c极性(Ga极性)和-c极性(N极性)以混合状态存在的膜。如在第一比较例中已经描述的，可以认为这是因为由AlN制成的缓冲层为其中+c极性和-c极性以混合状态存在的膜，因此其上形成的未掺杂GaN膜也传承了混合极性。
从以上事实中，当由AlN制成的缓冲层通过其中α-Al2O3(0001)基板与加热器接触安装的溅射形成时，其上通过使用MOCVD生长的未掺杂GaN膜作为低品质外延膜获得。注意，在该比较例中通过MOCVD形成未掺杂GaN膜，但确认即使通过使用溅射法也能够获得类似结果。
(第三比较例)
作为本发明的第三比较例，给出以下实例的描述：其中由AlN制成的缓冲层通过其中α-Al2O3(0001)基板与加热器接触安装的溅射来形成；然后，由未掺杂GaN制成的第III族氮化物半导体中间层、由Si掺杂的GaN制成的n-型第III族氮化物半导体层、具有InGaN和GaN的MQW结构的第III族氮化物半导体活性层和由Mg-掺杂的GaN制成的p-型第III族氮化物半导体层通过使用MOCVD顺序地外延生长在缓冲层上；进一步地，形成n-型电极层、透光性电极、p-型电极层和保护膜；其后，晶片通过划线分割以制造LED元件。注意由AlN制成的缓冲层的形成方法类似于第一比较例中的形成方法。通过使用MOCVD形成的由未掺杂GaN制成的第III族氮化物半导体中间层、由Si掺杂的GaN制成的n-型第III族氮化物半导体层、具有InGaN和GaN的MQW结构的第III族氮化物半导体活性层和由Mg-掺杂的GaN制成的p-型第III族氮化物半导体层全部类似于第三实施例中的那些。此外，其后形成的那些，即n-型电极层、透光性电极、p-型电极层和保护膜，各自的材料和成膜方法，以及形成元件的以下步骤全部类似于第三实施例中的那些。
使正向电流在由此获得的LED元件的p-型结合片电极和n-型电极之间流动。结果，从LED元件中未获得良好的二极管特性。此外，所得元件特性差，以致例如，在可见区域中不能获得充分的发光强度。在由几乎所制造的晶片的全部表面制造的LED元件中发现类似特性。
上述事实表明当由AlN制成的缓冲层通过其中α-Al2O3(0001)基板与加热器接触安装的溅射来形成时，不能获得具有良好发光特性的LED元件。在该实施例中，通过MOCVD形成由未掺杂GaN制成的第III族氮化物半导体中间层、由Si掺杂的GaN制成的n-型第III族氮化物半导体层、具有InGaN和GaN的MQW结构的第III族氮化物半导体活性层和由Mg-掺杂的GaN制成的p-型第III族氮化物半导体层。然而，注意，确认即使通过使用溅射法能够获得类似结果。
如上所述，本发明的主要特征在于关注基板应如何安装以便在α-Al2O3基板上形成+c极性的第III族氮化物半导体外延膜。为获得该具有均匀+c极性的外延膜，添加对基板保持器的改进，具体地，将通过基板保持器保持的基板部位和基板保持器中包括的加热器部位之间的关系设定为特定关系。这是在常规技术中未发现的技术思想。
本发明中，根据上述本发明独特的技术思想，基板保持器设置有基板保持装置(基板支承部)用于设置基板距加热器的基板对向面预定距离，并且在第III族氮化物半导体薄膜的形成期间设定基板距加热器的基板对向面。如在上述第一至第三实施例和第一至第三比较例中所示的，在以该方式构造的基板保持器的情况下，具有减少的倾斜和扭曲镶嵌分布以及还具有均匀+c极性的第III族氮化物半导体薄膜能够通过溅射形成。
注意，虽然上述实施方案和实施例已经示出仅将基板引入真空室的情况，但是基板也可以通过使用托盘来引入。根据本发明的思想，当具有安装于其上的基板的托盘设置在基板保持装置上时，基板和具有安装于其上的基板的托盘应距加热器预定距离来设置。可选择地，基板可以通过将基板保持装置503或603或基板支承部704作为托盘使用来引入。

Claims (14)

1.一种外延膜形成方法，所述方法在借助使用加热器加热至任意温度的α-Al2O3基板上通过溅射法而外延生长第III族氮化物半导体薄膜，所述方法包括以下步骤：
保持所述α-Al2O3基板距所述加热器的基板对向面预定距离；和
在保持距所述基板对向面预定距离的状态下，将第III族氮化物半导体薄膜的外延膜形成于所述α-Al2O3基板上。
2.一种外延膜形成方法，所述方法借助使用真空处理设备在α-Al2O3基板上通过溅射法来形成第III族氮化物半导体薄膜的外延膜，所述真空处理设备包括：能够抽真空的真空室；用于支承所述α-Al2O3基板的基板保持部件；和能够将通过所述基板保持部件保持的α-Al2O3基板加热至任意温度的加热器，其中
在将通过所述基板保持部件保持的α-Al2O3基板保持距所述加热器的基板对向面预定距离的状态下，将第III族氮化物半导体薄膜的外延膜形成于所述α-Al2O3基板上。
3.根据权利要求2所述的外延膜形成方法，其包括：
基板输送步骤，所述基板输送步骤输送所述α-Al2O3基板并使所述基板保持部件以所述α-Al2O3基板保持距所述加热器的基板对向面预定距离的方式保持所述α-Al2O3基板；
基板加热步骤，所述基板加热步骤将在所述基板输送步骤中通过所述基板保持部件保持的所述α-Al2O3基板借助于所述加热器加热至期望的温度；和
成膜步骤，所述成膜步骤将第III族氮化物半导体薄膜的外延膜形成于所述基板加热步骤中加热的α-Al2O3基板上。
4.根据权利要求2所述的外延膜形成方法，其中在所述基板保持部件与所述α-Al2O3基板沿重力方向的下侧表面相接触的状态下，所述基板保持部件保持所述α-Al2O3基板。
5.一种真空处理设备，其包括
能够抽真空的真空室；
用于支承基板的基板保持部件；
能够将通过所述基板保持部件保持的基板加热至任意温度的加热器；和
设置在所述真空室内并且可连接至靶材的靶材电极，其中
将所述基板保持部件设置在所述真空室内所述靶材电极沿重力方向的下方，并保持所述基板距所述加热器的基板对向面预定距离。
6.根据权利要求5所述的真空处理设备，其中
所述基板保持部件包括基板支承部和安装部，在成膜期间将所述基板支承部构造为沿重力方向从下方支承所述基板的外缘部分，在成膜期间所述安装部与所述基板支承部一体化形成并与所述加热器相接触地配置，和
在所述安装部与所述加热器相接触地配置的状态下，配置所述基板支承部距所述加热器的基板对向面第二预定距离。
7.根据权利要求6所述的真空处理设备，其中所述基板支承部是环形绝缘构件，构造所述环形绝缘构件以支承所述基板的外缘部分。
8.根据权利要求7所述的真空处理设备，其进一步包括用于支承所述环形绝缘构件的外周部分的环形导电构件，其中
将射频电力施加至所述环形导电构件。
9.一种半导体发光元件的制造方法，其包括根据权利要求1所述的外延膜形成方法。
10.一种半导体发光元件，其包括通过根据权利要求1所述的外延膜形成方法制造的第III族氮化物半导体薄膜的外延膜。
11.一种照明装置，其包括根据权利要求10所述的半导体发光元件。
12.一种半导体发光元件的制造方法，其包括根据权利要求2所述的外延膜形成方法。
13.一种半导体发光元件，其包括通过根据权利要求2所述的外延膜形成方法制造的第III族氮化物半导体薄膜的外延膜。
14.一种照明装置，其包括根据权利要求13所述的半导体发光元件。
CN201180032579.4A 2010-04-30 2011-04-12 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置 Active CN102959140B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-105101 2010-04-30
JP2010105101 2010-04-30
PCT/JP2011/059070 WO2011136016A1 (ja) 2010-04-30 2011-04-12 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置

Publications (2)

Publication Number Publication Date
CN102959140A true CN102959140A (zh) 2013-03-06
CN102959140B CN102959140B (zh) 2016-01-20

Family

ID=44861328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180032579.4A Active CN102959140B (zh) 2010-04-30 2011-04-12 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置

Country Status (7)

Country Link
US (1) US9252322B2 (zh)
JP (1) JP5444460B2 (zh)
KR (1) KR101484658B1 (zh)
CN (1) CN102959140B (zh)
DE (1) DE112011101519B4 (zh)
TW (1) TWI449215B (zh)
WO (1) WO2011136016A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103276443A (zh) * 2013-03-14 2013-09-04 贵阳嘉瑜光电科技咨询中心 一种快速制备晶体外延薄膜的装置和方法
CN103996785A (zh) * 2014-06-04 2014-08-20 宁波亚茂照明电器有限公司 一种内置驱动全角度发光led光源与封装工艺
CN109559991A (zh) * 2018-08-20 2019-04-02 西安电子科技大学 基于溅射AlN基板的混合极性AlGaN/GaN高电子迁移率晶体管及其制备方法
CN109962129A (zh) * 2019-01-28 2019-07-02 华灿光电（浙江）有限公司 AlN模板及氮化镓基发光二极管外延片的制备方法
CN112160030A (zh) * 2020-09-25 2021-01-01 中国电子科技集团公司第十一研究所 分子束外延系统及分子束外延表面的温度控制方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5359698B2 (ja) * 2009-08-31 2013-12-04 豊田合成株式会社 化合物半導体の製造装置、化合物半導体の製造方法及び化合物半導体
JP5576507B2 (ja) 2010-12-27 2014-08-20 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
WO2013061572A1 (ja) 2011-10-28 2013-05-02 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
KR101650353B1 (ko) * 2012-06-26 2016-08-23 캐논 아네르바 가부시키가이샤 에피택셜막 형성 방법, 스퍼터링 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치
WO2014008162A1 (en) 2012-07-02 2014-01-09 Applied Materials, Inc. Aluminum-nitride buffer and active layers by physical vapor deposition
JP6021143B2 (ja) * 2012-07-13 2016-11-09 株式会社アルバック ＧａＮ系デバイスの製造方法およびＡｌＮの成膜方法
JP5978893B2 (ja) * 2012-09-27 2016-08-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
CN105190842B (zh) 2013-03-14 2017-07-28 佳能安内华股份有限公司 成膜方法、半导体发光元件的制造方法、半导体发光元件和照明装置
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
JP5983684B2 (ja) * 2014-07-02 2016-09-06 ウシオ電機株式会社 Ｌｅｄ素子
WO2016009577A1 (ja) * 2014-07-18 2016-01-21 キヤノンアネルバ株式会社 窒化物半導体層の成膜方法及び半導体装置の製造方法
WO2016017047A1 (ja) * 2014-07-28 2016-02-04 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
CN110622298B (zh) 2017-05-13 2023-09-22 应用材料公司 用于高质量间隙填充方案的循环可流动沉积和高密度等离子体处理处理

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04350930A (ja) * 1991-05-28 1992-12-04 Tokyo Electron Ltd 処理装置
JPH07302793A (ja) * 1994-05-10 1995-11-14 Fujitsu Ltd 半導体製造装置及び半導体装置の製造方法
JP2001220672A (ja) * 1999-11-30 2001-08-14 Tadahiro Omi 成膜装置および成膜方法
CN2568672Y (zh) * 2002-09-05 2003-08-27 西安电子科技大学 光化学气相沉积设备
JP2008311421A (ja) * 2007-06-14 2008-12-25 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
WO2009096270A1 (ja) * 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置
CN101689592A (zh) * 2007-07-04 2010-03-31 昭和电工株式会社 Ⅲ族氮化物半导体发光元件及其制造方法和灯

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100188454B1 (ko) * 1991-05-28 1999-06-01 이노우에 아키라 기판 처리 장치
JP3545123B2 (ja) * 1996-01-26 2004-07-21 アプライド マテリアルズ インコーポレイテッド ウエハ加熱器用成膜防護具
US7968362B2 (en) * 2001-03-27 2011-06-28 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
KR100714629B1 (ko) * 2006-03-17 2007-05-07 삼성전기주식회사 질화물 반도체 단결정 기판, 그 제조방법 및 이를 이용한수직구조 질화물 발광소자 제조방법
JP2008109084A (ja) 2006-09-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP5272361B2 (ja) 2006-10-20 2013-08-28 豊田合成株式会社 スパッタ成膜装置およびスパッタ成膜装置用のバッキングプレート
JP5304070B2 (ja) * 2007-10-25 2013-10-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体層の製造装置、ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子の製造方法
US20100055318A1 (en) * 2008-08-29 2010-03-04 Veeco Instruments Inc. Wafer carrier with varying thermal resistance
KR20120036816A (ko) * 2009-06-01 2012-04-18 미쓰비시 가가꾸 가부시키가이샤 질화물 반도체 결정 및 그 제조 방법
JP5576507B2 (ja) * 2010-12-27 2014-08-20 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
WO2013061572A1 (ja) * 2011-10-28 2013-05-02 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
KR101650353B1 (ko) * 2012-06-26 2016-08-23 캐논 아네르바 가부시키가이샤 에피택셜막 형성 방법, 스퍼터링 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04350930A (ja) * 1991-05-28 1992-12-04 Tokyo Electron Ltd 処理装置
JPH07302793A (ja) * 1994-05-10 1995-11-14 Fujitsu Ltd 半導体製造装置及び半導体装置の製造方法
JP2001220672A (ja) * 1999-11-30 2001-08-14 Tadahiro Omi 成膜装置および成膜方法
CN2568672Y (zh) * 2002-09-05 2003-08-27 西安电子科技大学 光化学气相沉积设备
JP2008311421A (ja) * 2007-06-14 2008-12-25 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
CN101689592A (zh) * 2007-07-04 2010-03-31 昭和电工株式会社 Ⅲ族氮化物半导体发光元件及其制造方法和灯
WO2009096270A1 (ja) * 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YOSHIAKI DAIGO ET AL.: "Synthesis of epitaxial GaN single-crystalline film by ultra high vacuum r.f. magnetron sputtering method", 《THIN SOLID FILMS》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103276443A (zh) * 2013-03-14 2013-09-04 贵阳嘉瑜光电科技咨询中心 一种快速制备晶体外延薄膜的装置和方法
CN103276443B (zh) * 2013-03-14 2015-08-05 贵阳嘉瑜光电科技咨询中心 一种快速制备晶体外延薄膜的装置和方法
CN103996785A (zh) * 2014-06-04 2014-08-20 宁波亚茂照明电器有限公司 一种内置驱动全角度发光led光源与封装工艺
CN109559991A (zh) * 2018-08-20 2019-04-02 西安电子科技大学 基于溅射AlN基板的混合极性AlGaN/GaN高电子迁移率晶体管及其制备方法
CN109559991B (zh) * 2018-08-20 2020-09-15 西安电子科技大学 基于溅射AlN基板的混合极性AlGaN/GaN高电子迁移率晶体管及其制备方法
CN109962129A (zh) * 2019-01-28 2019-07-02 华灿光电（浙江）有限公司 AlN模板及氮化镓基发光二极管外延片的制备方法
CN109962129B (zh) * 2019-01-28 2020-12-08 华灿光电（浙江）有限公司 AlN模板及氮化镓基发光二极管外延片的制备方法
CN112160030A (zh) * 2020-09-25 2021-01-01 中国电子科技集团公司第十一研究所 分子束外延系统及分子束外延表面的温度控制方法

Also Published As

Publication number Publication date
JPWO2011136016A1 (ja) 2013-07-18
CN102959140B (zh) 2016-01-20
US20130049064A1 (en) 2013-02-28
KR20130023257A (ko) 2013-03-07
KR101484658B1 (ko) 2015-01-21
TWI449215B (zh) 2014-08-11
DE112011101519T5 (de) 2013-05-29
JP5444460B2 (ja) 2014-03-19
US9252322B2 (en) 2016-02-02
DE112011101519B4 (de) 2015-06-25
TW201205872A (en) 2012-02-01
WO2011136016A1 (ja) 2011-11-03

Similar Documents

Publication Publication Date Title
CN102959140B (zh) 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
CN103918060B (zh) 膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
KR101564251B1 (ko) 에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
KR101650353B1 (ko) 에피택셜막 형성 방법, 스퍼터링 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치
TWI582826B (zh) Film forming method, vacuum processing apparatus, manufacturing method of semiconductor light emitting element, manufacturing method of semiconductor electronic component

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant