WO2016129873A4 - 발광소자 및 발광 다이오드 - Google Patents

발광소자 및 발광 다이오드 Download PDF

Info

Publication number
WO2016129873A4
WO2016129873A4 PCT/KR2016/001255 KR2016001255W WO2016129873A4 WO 2016129873 A4 WO2016129873 A4 WO 2016129873A4 KR 2016001255 W KR2016001255 W KR 2016001255W WO 2016129873 A4 WO2016129873 A4 WO 2016129873A4
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting cell
electrode
contact
semiconductor layer
Prior art date
Application number
PCT/KR2016/001255
Other languages
English (en)
French (fr)
Other versions
WO2016129873A3 (ko
WO2016129873A2 (ko
Inventor
김종규
이소라
윤여진
김재권
이준섭
강민우
오세희
김현아
임형진
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150022603A external-priority patent/KR102320797B1/ko
Priority claimed from KR1020150023752A external-priority patent/KR20160101348A/ko
Priority claimed from KR1020150037560A external-priority patent/KR20160112244A/ko
Priority claimed from KR1020150073598A external-priority patent/KR20160139182A/ko
Priority claimed from KR1020150073596A external-priority patent/KR102424364B1/ko
Priority claimed from KR1020150167920A external-priority patent/KR101769077B1/ko
Priority to CN201680010257.2A priority Critical patent/CN107223285B/zh
Priority to EP16749413.7A priority patent/EP3258507A2/en
Priority to CN201910175807.1A priority patent/CN110061027B/zh
Priority to CN201910953376.7A priority patent/CN110690242B/zh
Priority to CN201911037711.5A priority patent/CN110676286B/zh
Priority to CN201911073767.6A priority patent/CN110690249B/zh
Priority to DE112016000731.0T priority patent/DE112016000731T5/de
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Publication of WO2016129873A2 publication Critical patent/WO2016129873A2/ko
Publication of WO2016129873A3 publication Critical patent/WO2016129873A3/ko
Publication of WO2016129873A4 publication Critical patent/WO2016129873A4/ko
Priority to US15/409,306 priority patent/US10438992B2/en
Priority to US16/594,239 priority patent/US11282892B2/en
Priority to US17/697,410 priority patent/US20220208851A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

본 발명은 발광소자에 관한 것으로, 본 발명의 일 실시예에 따른 발광소자는, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체; 상기 발광구조체 상에 위치하고, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1 컨택 전극 및 제2 컨택 전극; 상기 제1 컨택 전극 및 제2 컨택 전극의 절연을 위해 상기 제1 컨택 전극 및 제2 컨택 전극의 일부를 덮는 절연층; 상기 제1 컨택 전극과 제2 컨택 전극 각각에 전기적으로 연결된 제1 전극 패드 및 제2 전극 패드; 및 상기 절연층 상에 형성되고, 상기 발광구조체에서 발생된 열을 방열하는 방열패드를 포함하고, 상기 방열패드는 평면 형상의 적어도 세 면이 외면으로 노출될 수 있다.

Description

발광소자 및 발광 다이오드
본 발명은 발광소자 및 발광 다이오드에 관한 것으로, 더욱 상세하게는 발광소자의 광효율을 개선한 발광소자 및 발광 다이오드에 관한 것이다.
최근 소형 고출력 발광소자에 대한 요구가 증가하면서, 방열 효율이 우수한 대면적의 플립칩형 발광소자의 수요가 증가하는 추세에 있다. 플립칩형 발광소자는 전극이 직접 2차 기판에 접합됨에 따라 외부 전원의 공급을 위한 와이어가 이용되지 않아 수평형 발광소자에 비해 열 방출 효율이 높은 장점이 있다. 즉, 플립칩형 발광소자에 고밀도 전류를 인가하더라도 열이 2차 기판 측으로 전도되기 때문에 플립칩형 발광소자는 고출력 발광원으로 이용할 수 있다.
한편, 발광소자의 소형화를 위해 발광소자를 하우징 등에 별도로 패키징하는 공정을 생략하여 발광소자 자체가 패키지로 이용되는 칩 스케일 패키지(chip scale package)에 대한 요구가 증가하고 있다. 플립칩형 발광소자는 전극이 패키지의 리드와 유사하게 기능할 수 있어 상기와 같은 칩 스케일 패키지에 유용하게 적용할 수 있다.
칩 스케일 패키지를 이용하여 발광소자를 제조함에 따라 칩 스케일 패키지에 고밀도의 전류가 인가될 수 있다. 더욱이, 최근 고전력 제품들이 요구되어 칩 스케일 패키지에 인가되는 구동전류가 보다 높아지고 있다. 이처럼 칩 스케일 패키지에 인가되는 구동전류가 높아짐에 따라 발광 다이오드 칩에서 발생되는 열도 증가하는데, 증가된 열에 의해 발광소자에 열적 스트레스가 발생될 수 있다. 또한, 증가된 열에 의해 정션온도(junction temperature)가 높아지는 현상이 발생하여 발광소자의 신뢰성을 떨어뜨리는 문제가 있다.
또한, 칩 스케일 패키지 형태의 발광셀 다수 개를 직렬 또는 병렬로 연결하여 기판 위에 배치함으로써, 발광소자를 제조할 수 있다. 이렇게 다수의 발광셀을 배치하여 발광소자를 구현할 때, 다수의 발광셀 사이에 빛이 발광되지 않는 영역이 형성되는데, 그에 따라 발광소자의 중앙에서 발광되는 빛의 광효율이 좋지 않은 문제가 있다.
그리고 최근 고전력 제품들이 요구됨에 따라 칩 스케일 패키지의 발광효율을 높이기 위한 연구가 다수 진행되고 있다. 다수의 발광셀을 이용하여 발광소자를 제조하더라도 발광소자의 광효율을 극대화시킬 수 있는 기술이 요구되고 있다.
자동차의 헤드라이트에 직렬 연결된 복수의 발광소자가 적용되는 경우, 직렬 연결된 복수의 발광소자의 양단에 상대적으로 높은 전압이 인가될 수 있다. 직렬 연결된 발광소자들이 서로 일정한 순방향 전압 특성을 갖지 못할 경우, 순방향 전압이 낮은 발광소자에 과도하게 높은 전압이 인가될 수 있어 발광소자의 안정성이 떨어져 신뢰성에 나쁜 영향을 미친다.
본 발명이 해결하고자 하는 과제는, 다수의 발광구조체를 이용하여 고전력을 인가하였을 때, 신뢰성이 높고, 광효율을 높일 수 있는 발광소자를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 다수의 발광구조체를 직렬로 연결하여 발광소자를 구성하더라도 발광소자의 중앙에서 발광되는 빛의 광도를 향상시키기 위한 발광소자 및 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 전류 분산 성능이 개선된 발광소자를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광소자는, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체; 상기 발광구조체 상에 위치하고, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1 컨택 전극 및 제2 컨택 전극; 상기 제1 컨택 전극 및 제2 컨택 전극의 절연을 위해 상기 제1 컨택 전극 및 제2 컨택 전극의 일부를 덮는 절연층; 상기 제1 컨택 전극과 제2 컨택 전극 각각에 전기적으로 연결된 제1 전극 패드 및 제2 전극 패드; 및 상기 절연층 상에 형성되고, 상기 발광구조체에서 발생된 열을 방열하는 방열패드를 포함하고, 상기 방열패드는 평면 형상의 적어도 세 면이 외면으로 노출될 수 있다.
이때, 상기 제1 전극 패드 및 제2 전극 패드 중 하나 이상은 상기 절연층 상에 형성되고, 상기 절연층의 평면상에서 일 측에 배치될 수 있다.
그리고 상기 제1 전극 패드 및 제2 전극 패드는 상기 절연층 상에 이격되어 형성되고, 상기 방열패드는 상기 절연층 상에 형성되고, 상기 제1 및 제2 전극 패드 사이에 배치될 수 있다.
또한, 상기 제1 전극 패드 및 제2 전극 패드는 각각 둘 이상 형성되고, 상기 둘 이상의 제1 전극 패드 및 제2 전극 패드는 각각 상기 절연층 상에 형성되며, 상기 절연층의 평면상에서 이격되어 배치될 수 있다.
그리고 상기 방열패드는 상기 절연층 상에 형성되고, 상기 제1 전극 패드 및 제2 전극 패드들 사이에 배치될 수 있다. 또는, 상기 방열패드는 둘 이상 형성되고, 상기 둘 이상의 방열패드의 면들 중 외면으로 노출되는 면의 수가 셋 이상일 수 있다. 이때. 상기 둘 이상의 방열패드는 서로 이격되어 배치될 수 있다.
또한, 상기 절연층은, 상기 제1 및 제2 컨택 전극 사이에 형성되어 상기 제2 컨택 전극의 일부를 덮도록 형성되고, 상기 제1 도전형 반도체층 및 제2 컨택 전극을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부가 형성된 제1 절연층; 및 상기 제1 절연층을 부분적으로 덮는 제1 컨택 전극의 일부를 덮도록 형성되고, 상기 제1 컨택 전극과 제2 컨택 전극을 부분적으로 노출시키는 제3 개구부 및 제4 개구부가 형성된 제2 절연층을 포함할 수 있다.
여기서, 상기 제1 전극 패드는 상기 제3 개구부를 통해 상기 제1 컨택 전극과 전기적으로 연결되고, 상기 제2 전극 패드는 상기 제4 개구부를 통해 상기 제2 컨택 전극과 전기적으로 연결될 수 있다.
그리고 상기 발광구조체는 상기 제1 도전형 반도체층을 부분적으로 노출시키는 다수의 홀이 형성되고, 상기 제1 컨택 전극은 상기 복수의 홀을 통해 상기 제1 도전형 반도체층과 전기적으로 연결될 수 있다.
이때, 상기 제1 전극 패드 및 제2 전극 패드는 각각 Cu, Pt, Au, Ti, Ni, Al 및 Ag 중 하나 이상을 포함할 수 있으며, 상기 방열패드는 Cu, Pt, Au, Ti, Ni, Al 및 Ag 중 하나 이상을 포함할 수 있다.
한편, 본발명의 일 실시예에 따른 발광소자는, 서로 전기적으로 연결된 다수의 발광구조체; 상기 다수의 발광구조체 중 하나에 전기적으로 연결된 제1 전극 패드; 상기 다수의 발광구조체 중 다른 하나에 전기적으로 연결된 제2 전극 패드; 및 상기 다수의 발광구조체 상에 형성되고, 상기 다수의 발광구조체에서 발생된 열을 방열하는 방열패드를 포함하고, 상기 방열패드는 평면 형상의 적어도 세면이 외면으로 노출될 수 있다.
이때, 상기 발광구조체는, 제1 도전형 반도체층; 제2 도전형 반도체층; 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층; 상기 제2 도전형 반도체층 상에 위치하고, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1 컨택 전극 및 제2 컨택 전극; 및 상기 제1 컨택 전극 및 제2 컨택 전극의 절연을 위해 상기 제1 컨택 전극 및 제2 컨택 전극의 일부를 덮는 절연층을 포함할 수 있다.
그리고 상기 제1 전극 패드 및 제2 전극 패드는 각각 상기 제1 컨택 전극 및 제2 컨택 전극에 전기적으로 연결될 수 있으며, 상기 제1 및 제2 전극 패드와 방열패드는 상기 절연층 상에 형성될 수 있다. 또한, 상기 다수의 발광구조체는 서로 직렬로 연결될 수 있다.
여기서, 상기 방열패드의 평면 형상 면적은 상기 발광소자의 평면 형상 면적의 50% 이상일 수 있다.
한편, 본 발명의 일 실시예에 따른 발광소자는, 제1 발광셀; 상기 제1 발광셀과 동일한 평면상에 배치된 하나 이상의 제2 발광셀; 상기 제1 발광셀 또는 하나 이상의 제2 발광셀 상에 형성되고, 상기 제1 발광셀 및 하나 이상의 제2 발광셀 중 하나와 전기적으로 연결된 제1 전극 패드; 및 상기 제1 발광셀 또는 하나 이상의 제2 발광셀 상에 형성되며, 상기 제1 발광셀 및 하나 이상의 제2 발광셀 중 다른 하나와 전기적으로 연결된 제2 전극 패드를 포함하고, 상기 제1 발광셀은 중앙에 배치되고, 상기 하나 이상의 제2 발광셀은 상기 제1 발광셀을 둘러싸도록 배치될 수 있다.
이때, 상기 제1 발광셀 및 하나 이상의 제2 발광셀은 서로 전기적으로 연결될 수 있으며, 상기 제1 발광셀 및 하나 이상의 제2 발광셀은 서로 직렬 연결될 수 있다.
그리고 상기 제1 발광셀 및 하나 이상의 제2 발광셀 각각은, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체; 상기 발광구조체 상에 위치하고, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1 컨택 전극 및 제2 컨택 전극; 및 상기 제1 컨택 전극 및 제2 컨택 전극의 절연을 위해 상기 제1 컨택 전극 및 제2 컨택 전극의 일부를 덮는 절연층을 포함하고, 상기 제1 전극 패드 및 제2 전극 패드는 각각 상기 제1 컨택 전극과 제2 컨택 전극에 전기적으로 연결될 수 있다.
여기서, 상기 제1 전극 패드 및 제2 전극 패드 중 하나 이상은 상기 절연층 상에 형성될 수 있다. 이때, 상기 절연층은, 상기 제1 및 제2 컨택 전극 사이에 형성되어 상기 제2 컨택 전극의 일부를 덮도록 형성되고, 상기 제1 도전형 반도체층 및 제2 컨택 전극을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부가 형성된 제1 절연층; 및 상기 제1 절연층을 부분적으로 덮는 제1 컨택 전극의 일부를 덮도록 형성되고, 상기 제1 컨택 전극과 제2 컨택 전극을 부분적으로 노출시키는 제3 개구부 및 제4 개구부가 형성된 제2 절연층을 포함할 수 있다.
그리고 상기 제1 전극 패드는 상기 제3 개구부를 통해 상기 제1 컨택 전극과 전기적으로 연결되고, 상기 제2 전극 패드는 상기 제4 개구부를 통해 상기 제2 컨택 전극과 전기적으로 연결될 수 있다.
또한, 상기 발광구조체는 상기 제1 도전형 반도체층을 부분적으로 노출시키는 다수의 홀이 형성되고, 상기 제1 컨택 전극은 상기 다수의 홀을 통해 상기 제1 도전형 반도체층과 전기적으로 연결될 수 있다.
여기서, 상기 제1 전극 패드 및 제2 전극 패드는 각각 Cu, Pt, Au, Ti, Ni, Al 및 Ag 중 하나 이상을 포함할 수 있다. 그리고 상기 제1 발광셀은 원형 또는 네 개의 각 이상을 가지는 다각형일 수 있다.
한편, 본 발명의 일 실시예에 따른 발광다이오드는, 제1 발광셀, 상기 제1 발광셀과 동일한 평면상에 배치된 하나 이상의 제2 발광셀, 상기 제1 발광셀 및 하나 이상의 제2 발광셀 중 하나 및 다른 하나와 각각 전기적으로 연결된 제1 및 제2 전극 패드를 포함하는 발광소자; 및 상기 발광소자에서 방출된 빛을 분산시키는 렌즈를 포함하고, 상기 제1 발광셀은 중앙에 배치되고, 상기 하나 이상의 제2 발광셀은 상기 제1 발광셀을 둘러싸도록 배치될 수 있다.
이때, 상기 렌즈는, 빛이 입사되는 입광면을 정의하는 하부면; 및 단면이 원형 또는 변형된 원형의 곡률을 가지고, 빛이 출사되는 상부면을 포함할 수 있다. 그리고 상기 렌즈는, 상기 빛이 입사되는 입광면을 정의하는 하부면; 입사된 빛을 반사시키는 상부면; 및 상기 하부면 및 상부면 사이에 형성되고, 상기 상부면에서 반사된 빛이 출광되는 측면을 포함할 수 있다.
또한, 상기 제1 발광셀 및 하나 이상의 제2 발광셀은 서로 전기적으로 연결될 수 있으며, 상기 제1 발광셀은 원형 또는 네 개의 각 이상을 가지는 다각형일 수 있다.
한편, 본 발명의 일 실시예에 따른 발광소자는, 제1 발광셀; 상기 제1 발광셀과 동일한 평면상에 배치되고, 상기 제1 발광셀과 전기적으로 연결된 하나 이상의 제2 발광셀; 상기 제1 발광셀 또는 하나 이상의 제2 발광셀 상에 형성되고, 상기 제1 발광셀 및 하나 이상의 제2 발광셀 중 하나와 전기적으로 연결된 제1 전극 패드; 상기 제1 발광셀 또는 하나 이상의 제2 발광셀 상에 형성되며, 상기 제1 발광셀 및 하나 이상의 제2 발광셀 중 다른 하나와 전기적으로 연결된 제2 전극 패드; 및 상기 제1 발광셀 및 하나 이상의 제2 발광셀 상에 형성되고, 상기 제1 발광셀 및 하나 이상의 제2 발광셀에서 발생된 열을 방열하는 방열패드를 포함하고, 상기 제1 발광셀은 중앙에 배치되고, 상기 하나 이상의 제2 발광셀은 상기 제1 발광셀을 둘러싸도록 배치될 수 있다.
여기서, 상기 방열패드는 평면 형상의 적어도 세 면이 외면으로 노출될 수 있다.
그리고 상기 제1 발광셀 및 하나 이상의 제2 발광셀 각각은, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체; 상기 발광구조체 상에 위치하고, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1 컨택 전극 및 제2 컨택 전극; 및 상기 제1 컨택 전극 및 제2 컨택 전극의 절연을 위해 상기 제1 컨택 전극 및 제2 컨택 전극의 일부를 덮는 절연층을 포함하고, 상기 제1 전극 패드 및 제2 전극 패드는 각각 상기 제1 컨택 전극과 제2 컨택 전극에 전기적으로 연결될 수 있다.
또한, 상기 제1 및 제2 컨택 전극 사이에 형성되어 상기 제2 컨택 전극의 일부를 덮도록 형성되고, 상기 제1 도전형 반도체층 및 제2 컨택 전극을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부가 형성된 제1 절연층; 및 상기 제1 절연층을 부분적으로 덮는 제1 컨택 전극의 일부를 덮도록 형성되고, 상기 제1 컨택 전극과 제2 컨택 전극을 부분적으로 노출시키는 제3 개구부 및 제4 개구부가 형성된 제2 절연층을 포함할 수 있다.
여기서, 상기 제1 전극 패드, 제2 전극 패드 및 방열패드 중 하나 이상은 상기 제2 절연층 상에 형성될 수 있으며, 상기 제1 전극 패드는 상기 제3 개구부를 통해 상기 제1 컨택 전극과 전기적으로 연결되고, 상기 제2 전극 패드는 상기 제4 개구부를 통해 상기 제2 컨택 전극과 전기적으로 연결될 수 있다.
그리고 상기 제1 전극 패드, 제2 전극 패드 및 방열패드는 각각 Cu, Pt, Au, Ti, Ni, Al 및 Ag 중 하나 이상을 포함할 수 있다.
이때, 상기 제1 전극 패드, 제2 전극 패드 및 방열패드는 서로 이격되어 배치될 수 있으며, 상기 제1 발광셀은 원형 또는 네 개의 각 이상을 가질 수 있다.
한편, 본 발명의 일 실시예에 따른 발광다이오드는, 제1 발광셀, 상기 제1 발광셀과 동일한 평면상에 배치된 하나 이상의 제2 발광셀, 상기 제1 발광셀 및 하나 이상의 제2 발광셀 중 하나 및 다른 하나와 각각 전기적으로 연결된 제1 및 제2 전극 패드, 상기 하나 이상의 발광셀에서 발생된 열을 방열하도록 상기 제1 발광셀 및 하나 이상의 제2 발광셀 상에 형성된 방열패드를 포함하는 발광소자; 및 상기 발광소자가 실장되는 인쇄회로기판을 포함하고, 상기 인쇄회로기판은, 상기 방열패드를 통해 전달된 열을 분산시키는 기판 몸체; 및 상기 기판 몸체 상에 형성되고, 상기 제1 및 제2 전극 패드와 전기적으로 연결되는 리드부를 포함할 수 있다.
이때, 상기 기판 몸체는 상기 방열패드와 접촉될 수 있으며, 상기 인쇄회로기판은, 상기 기판 몸체 상에 형성되고, 상기 방열패드와 접촉되는 방열부를 더 포함할 수 있다.
그리고 상기 리드부와 방열부는 서로 절연될 수 있다.
상기 인쇄회로기판은, 상기 기판 몸체와 리드부 사이에 개재된 절연부를 더 포함할 수 있다.
또한, 상기 발광소자의 상부에 위치하고, 상기 발광소자에서 방출된 빛을 분사시키는 렌즈를 더 포함할 수 있으며, 상기 렌즈는 상기 발광소자에서 방출된 빛을 파장변환시키는 형광체를 포함할 수 있다.
한편, 본 발명의 일 실시예에 따른 발광소자는, 제1 발광셀; 상기 제1 발광셀과 동일 평면상에 배치되고, 상기 제1 발광셀과 전기적으로 연결된 제2 발광셀; 상기 제1 및 제2 발광셀과 동일 평면상에 배치되며, 상기 제2 발광셀과 전기적으로 연결된 제3 발광셀; 상기 제1 발광셀과 제2 발광셀을 전기적으로 연결하는 제1 전극 연결부; 및 상기 제2 발광셀과 제3 발광셀을 전기적으로 연결하는 제2 전극 연결부를 포함하고, 상기 제1 전극 연결부 및 상기 제2 전극 연결부는 각각 상기 제2 발광셀을 기준으로 대각 방향에 배치되며, 상기 제1 전극 연결부 및 제2 전극 연결부는 각각 상기 제2 발광셀 및 제3 발광셀의 상부에 위치하고 상기 제2 및 제3 발광셀의 측면을 덮을 수 있다.
이때, 상기 제1 전극 연결부 및 상기 제2 전극 연결부는 각각 상기 제2 발광셀을 기준으로 서로 다른 면 측에 배치될 수 있다.
그리고 상기 제1 전극 연결부는 상기 제2 발광셀의 일면 모서리 측에 위치하고, 상기 제2 전극 연결부는 상기 제2 발광셀의 일면에 인접한 면의 모서리 측에 위치할 수 있다.
또한, 상기 제1 전극 연결부는 상기 제2 발광셀 상에 배치되고, 상기 제2 전극 연결부는 상기 제3 발광셀 상에 배치될 수 있다.
그리고 상기 제1 내지 제3 발광셀 각각은, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체; 상기 발광구조체 상에 위치하고, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1 컨택 전극 및 제2 컨택 전극; 및 상기 제1 컨택 전극 및 제2 컨택 전극의 절연을 위해 제1 컨택 전극 및 제2 컨택 전극의 일부를 덮는 절연층을 포함할 수 있다.
이때, 상기 절연층은, 상기 제2 컨택 전극을 덮도록 형성되고, 상기 제1 도전형 반도체층 및 제2 컨택을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부를 포함하는 제1 절연층; 및 상기 제1 절연층을 덮는 제1 컨택 전극을 덮도록 형성되고, 상기 제1 컨택 전극과 제2 컨택 전극을 각각 부분적으로 노출시키는 제3 개구부 및 제4 개구부를 포함하는 제2 절연층을 포함할 수 있다.
그리고 상기 제1 개구부에 의해 상기 제1 컨택 전극이 상기 제1 도전형 반도체층과 오믹 컨택되도록 상기 제1 개구부는 다수 개가 구비되고, 상기 제1 및 제2 전극 연결부는 각각 상기 제2 및 제3 발광셀의 다수의 제1 개구부 사이에 형성될 수 있다.
그리고 상기 제1 절연층은, 상기 발광구조체의 상면 또는 측면의 일부를 덮는 예비절연층; 및 상기 예비절연층 및 제2 컨택 전극을 덮도록 형성된 주절연층을 포함할 수 있다.
또한, 상기 제1 발광셀의 제1 컨택 전극은 상기 제2 발광셀의 발광구조체 상부로 연장되어 상기 제2 컨택 전극과 오믹 컨택할 수 있다.
또, 상기 제2 도전형 반도체층 및 활성층을 포함하는 메사; 및 상기 메사의 상부 일부를 덮는 제3 절연층을 더 포함할 수 있다.
그리고 상기 제2 컨택 전극은 상기 메사 상부에서 상기 제2 도전형 반도체층과 오믹 컨택할 수 있다.
이때, 상기 발광구조체의 하부에 위치하는 기판을 더 포함하고, 상기 기판은 상면에 다수의 패턴이 형성될 수 있다.
그리고 상기 제1 발광셀의 제1 컨택 전극은 상기 제2 발광셀의 일 측을 덮도록 상부까지 연장되고, 상기 제2 발광셀의 제1 컨택 전극은 상기 제3 발광셀의 일 측을 덮도록 상부까지 연장될 수 있다.
한편, 본 발명의 일 실시예에 따른 발광소자는, 제1 발광셀; 상기 제1 발광셀과 동일 평면상에 배치되고, 상기 제1 발광셀과 전기적으로 연결된 제2 발광셀; 및 상기 제1 발광셀과 제2 발광셀을 전기적으로 연결하는 다수의 전극 연결부를 포함하고, 상기 다수의 전극 연결부는 상기 제1 발광셀에서 연장되어 상기 제2 발광셀 상부 일부를 덮도록 상기 제2 발광셀 상부에 배치되고, 상기 제2 발광셀의 평면 형상의 한 변을 따라 일 측에 배치될 수 있다.
이때, 상기 제1 발광셀과 제2 발광셀은 평면 형상의 서로 한 변이 인접하게 배치될 수 있다.
그리고 상기 다수의 전극 연결부는 상기 제1 발광셀의 한 변에 대응되는 상기 제2 발광셀의 한 변 측에 배치될 수 있다.
또한, 상기 제1 발광셀 및 제2 발광셀은 평면 형상의 서로 한 모서리가 인접하게 배치되고, 상기 다수의 전극 연결부는 상기 제1 발광셀에서 상기 제2 발광셀의 한 변에 걸쳐 연장될 수 있다.
그리고 상기 제1 및 제2 발광셀 각각은, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체; 상기 발광구조체 상에 위치하고, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1 컨택 전극 및 제2 컨택 전극; 및 상기 제1 컨택 전극 및 제2 컨택 전극의 절연을 위해 제1 컨택 전극 및 제2 컨택 전극의 일부를 덮는 절연층을 포함할 수 있다.
이때, 상기 절연층은, 상기 제2 컨택 전극을 덮도록 형성되고, 상기 제1 도전형 반도체층 및 제2 컨택을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부를 포함하는 제1 절연층; 및 상기 제1 절연층을 덮는 제1 컨택 전극을 덮도록 형성되고, 상기 제1 컨택 전극과 제2 컨택 전극을 각각 부분적으로 노출시키는 제3 개구부 및 제4 개구부를 포함하는 제2 절연층을 포함할 수 있다.
그리고 상기 제1 절연층은, 상기 발광구조체의 상면 또는 측면의 일부를 덮는 예비절연층; 및 상기 예비절연층 및 제2 컨택 전극을 덮도록 형성된 주절연층을 포함할 수 있다.
또한, 상기 제1 발광셀의 제1 컨택 전극은 상기 제2 발광셀의 발광구조체 상부로 연장되어 상기 제2 컨택 전극과 오믹 컨택할 수 있다.
그리고 상기 제2 도전형 반도체층 및 활성층을 포함하는 메사를 포함하고, 상기 제1 절연층은 상기 메사의 상부 일부를 덮는 예비절연층을 포함할 수 있다.
이때, 상기 제2 컨택 전극은 상기 메사 상부에서 상기 제2 도전형 반도체층과 오믹 컨택할 수 있다.
그리고 상기 발광구조체의 하부에 위치하는 기판을 더 포함하고, 상기 기판은 상면에 다수의 패턴이 형성될 수 있다.
여기서, 상기 기판에 형성된 다수의 패턴 중 상기 발광구조체에 의해 덮이지 않고 노출된 일부는 상기 발광구조체에 의해 덮인 나머지보다 작은 크기로 형성될 수 있다.
한편, 본 발명의 일 실시예에 따른 발광소자는, 제1 발광셀; 상기 제1 발광셀과 동일 평면상에서 제1 방향을 따라 인접하여 배치된 제2 발광셀; 상기 제1 발광셀 및 제2 발광셀 상에 서로 이격되어 배치된 복수개의 컨택홀들; 및 상기 제1 발광셀과 상기 제2 발광셀을 전기적으로 연결하는 제1 전극 연결부를 포함하고, 상기 제1 전극 연결부는 상기 제1 발광셀 상에 위치하는 제1-1 전극 연결부; 상기 제2 발광셀 상에 위치하는 제1-2 전극 연결부; 및 상기 제1 발광셀과 제2 발광셀 사이에서 상기 제1-1 전극 연결부와 제1-2 전극 연결부를 연결하는 제1 중간 연결부를 포함하고, 상기 제1-1 전극 연결부는 상기 제2 발광셀에 인접하는 제1 발광셀의 제1 측면측의 가장자리와 상기 제1 측면에 이웃한 상기 제1 발광셀의 다른 하나의 측면측의 가장자리상에 위치하는 제1-1 가장자리부를 포함할 수 있다.
이때, 상기 제1 발광셀은 상기 제2 발광셀과 인접한 제1 측면, 상기 제1 측면에 대향하는 제2 측면, 상기 제1 측면과 상기 제2 측면의 사이에 배치되고, 서로 대향하는 제3 측면 및 제4 측면을 포함하고, 상기 제1-1 가장자리부들은 상기 제1 측면측 및 제3 측면측 가장자리들 상에 한정되어 위치할 수 있다.
그리고 상기 제1-1 전극 연결부는 상기 제1-1 가장자리부들로부터 연장되는 복수의 제1-1 가지부들을 포함하고, 상기 복수의 제1-1 가지부들은 상기 제3 측면측에 배치된 제1-1 가장자리부에서 제2 측면측으로 연장하는 가지부들, 상기 제1 측면측에 배치된 제1-1 가장자리부에서 제2 측면측으로 연장하는 가지부들 및 상기 제1 측면측에 배치된 제1-1 가장자리부에서 상기 제4 측면측으로 연장하는 제1-1 가지부들을 포함할 수 있다.
이때, 상기 복수의 제1-1 가지부들은 서로 평행하게 배치될 수 있으며, 상기 복수의 제1-1 가지부들은 상기 제1 발광셀 상의 콘택홀들 사이에 배치될 수 있다.
또한, 상기 제1 발광셀들에 배치된 컨택홀들을 연결하는 컨택홀 연결부를 더 포함할 수 있으며, 상기 컨택홀 연결부는 상기 제1-1 가지부들 사이에 위치하고, 상기 제1-1 가지부들과 평행한 가지부들을 포함할 수 있다.
그리고 상기 제2 발광셀은 상기 제1 발광셀과 인접한 제1 측면, 상기 제1 측면에 대향하는 제2 측면, 상기 제1 측면과 상기 제2 측면의 사이에 배치되고, 상기 제1 발광셀의 제3 측면과 이웃한 제3 측면 및 제3측면에 대향하는 제4 측면을 포함하고, 상기 제1-2 전극 연결부는 상기 제1 발광셀에 인접하는 제2 발광셀의 제1 측면측과 제4 측면측의 가장자리들 상에 위치하는 제1-2 가장자리부들을 포함할 수 있다.
또한, 상기 제1-2 전극 연결부는 상기 제1-2 가장자리부들로부터 연장되는 복수의 제1-2 가지부들을 포함하고, 상기 복수의 제1-2 가지부들은 상기 복수의 제1-1 가지부들과 평행할 수 있다.
여기서, 상기 제1-2 가지부들은 각각 상기 제2 발광셀 상의 컨택홀들을 연결할 수 있다.
그리고 상기 제2 발광셀과 동일 평면상에서 제1 방향을 따라 인접하여 배치된 제3 발광셀; 상기 제3 발광셀 상에 서로 이격되어 배치된 복수개의 컨택홀들; 및 상기 제2 발광셀과 상기 제3 발광셀을 전기적으로 연결하는 제2 전극 연결부를 더 포함하고, 상기 제2 전극 연결부는, 상기 제2 발광셀 상에 위치하는 제2-1 전극 연결부; 상기 제3 발광셀 상에 위치하는 제2-2 전극 연결부; 및 상기 제2 발광셀과 제3 발광셀 사이에서 상기 제2-1 전극 연결부와 제2-2 전극 연결부를 연결하는 제2 중간 연결부를 포함하고, 상기 제2-1 전극 연결부는 상기 제3 발광셀에 인접하는 상기 제2 발광셀의 제2 측면측과 상기 제2 발광셀의 제3 측면측의 가장자리 상에 위치하는 제2-1 가장자리부들을 포함할 수 있다.
그리고 상기 제2-1 전극 연결부는 상기 제2-1 가장자리부들로부터 연장되는 복수의 제2-1 가지부들을 포함하고, 상기 제2-1 가지부들은 각각 상기 제1-2 가지부들과 평행하게 배치될 수 있다.
또한, 상기 제3 발광셀은 상기 제2 발광셀과 인접한 제1 측면, 상기 제1 측면에 대향하는 제2 측면, 상기 제1 측면과 상기 제2 측면의 사이에 배치되고, 상기 제2 발광셀의 제3 측면과 이웃한 제3 측면 및 제3측면에 대향하는 제4 측면을 포함하고, 상기 제2-2 전극 연결부는 상기 제2 발광셀에 인접하는 제3 발광셀의 제1 측면측과 제4 측면측의 가장자리들 상에 위치하는 제2-2 가장자리부들을 포함할 수 있다.
그리고 상기 제2-2 전극 연결부는 상기 제2-2 가장자리부들로부터 연장되는 복수의 제2-2 가지부들을 포함하고, 상기 복수의 제2-2 가지부들은 상기 복수의 제2-1 가지부들과 평행할 수 있다.
여기서, 상기 제2-2 가지부들은 각각 상기 제3 발광셀 상의 컨택홀들을 연결할 수 있다.
또한, 하부 반도체층 및 상부 반도체층을 포함하며, 상기 제3 발광셀과 동일 평면상에서 제1 방향을 따라 인접하여 배치된 제4 발광셀; 상기 제4 발광셀 상에 서로 이격되어 배치된 복수개의 컨택홀들; 및 상기 제3 발광셀과 상기 제4 발광셀을 전기적으로 연결하는 제3 전극 연결부를 더 포함하고, 상기 제3 전극 연결부는, 상기 제3 발광셀 상에 위치하는 제3-1 전극 연결부; 상기 제4 발광셀 상에 위치하는 제3-2 전극 연결부; 및 상기 제3 발광셀과 제4 발광셀 사이에서 상기 제3-1 전극 연결부와 제3-2 전극 연결부를 연결하는 제3 중간 연결부를 포함하고, 상기 제3-1 전극 연결부는 상기 제4 발광셀에 인접하는 상기 제3 발광셀의 제2 측면측과 상기 제3 발광셀의 제3 측면측의 가장자리 상에 위치하는 제3-1 가장자리부들을 포함할 수 있다.
이때, 상기 제3-1 전극 연결부는 상기 제3-1 가장자리부들로부터 연장되는 복수의 제3-1 가지부들을 포함하고, 상기 제3-1 가지부들은 각각 상기 제2-2 가지부들과 평행하게 배치될 수 있으며, 상기 제3-2 전극 연결부는 상기 제4 발광셀 상의 컨택홀들을 연결하되, 상기 개구부들을 노출시킬 수 있다.
그리고 제1 전극 패드 및 제2 전극 패드를 더 포함하되, 상기 제1 전극 패드는 상기 제1 발광셀의 제1 도전형 반도체층에 전기적으로 연결되고, 상기 제2 전극 패드는 상기 제4 발광셀의 제2 도전형 반도체층에 전기적으로 연결되며, 상기 제1 전극 패드는 상기 제1 및 제2 발광셀들 상에 걸쳐서 배치되고, 상기 제2 전극 패드는 상기 제3 발광셀 및 제4 발광셀 상에 걸쳐서 배치될 수 있다.
한편, 본 발명의 일 실시예에 따른 발광소자는, 제1 발광셀; 상기 제1 발광셀과 동일 평면상에서 제1 방향을 따라 인접하여 배치된 제2 발광셀, 상기 제1 발광셀 및 제2 발광셀 상에 서로 이격되어 배치된 복수개의 컨택홀들; 및 상기 제1 발광셀과 상기 제2 발광셀을 전기적으로 연결하는 제1 전극 연결부를 포함하고, 상기 제1 전극 연결부는 상기 제1 발광셀 상에 위치하는 제1-1 전극 연결부; 상기 제2 발광셀 상에 위치하는 제1-2 전극 연결부; 및 상기 제1 발광셀과 제2 발광셀 사이에서 상기 제1-1 전극 연결부와 제1-2 전극 연결부를 연결하는 제1 중간 연결부를 포함하고, 상기 제1-1 전극 연결부는 서로 평행한 복수의 제1-1 가지부들을 가지고, 상기 제1-2 전극 연결부는 서로 평행한 복수의 제1-2 가지부들을 가지며, 상기 제1-1 가지부들은 상기 제1-2 가지부들과 서로 평행하고, 상기 제1-1 가지부들 및 상기 제1-2 가지부들은 상기 제1 방향 및 상기 제1 방향에 수직한 방향에 대해 경사질 수 있다.
그리고 상기 제2 발광셀과 동일 평면상에서 제1 방향을 따라 인접하여 배치된 제3 발광셀, 상기 제3 발광셀 상에 서로 이격되어 배치된 복수개의 컨택홀들; 및 상기 제2 발광셀과 상기 제3 발광셀을 전기적으로 연결하는 제2 전극 연결부를 포함하고, 상기 제2 전극 연결부는 상기 제2 발광셀 상에 위치하는 제2-1 전극 연결부; 상기 제3 발광셀 상에 위치하는 제2-2 전극 연결부; 및 상기 제2 발광셀과 제3 발광셀 사이에서 상기 제2-1 전극 연결부와 제2-2 전극 연결부를 연결하는 제2 중간 연결부를 포함하고, 상기 제2-1 전극 연결부는 서로 평행한 복수의 제2-1 가지부들을 가지고, 상기 제2-2 전극 연결부는 서로 평행한 복수의 제2-2 가지부들을 가지며, 상기 제2-1 가지부들은 상기 제2-2 가지부들과 서로 평행하고, 상기 제2-1 가지부들 및 상기 제2-2 가지부들은 상기 제1-1 가지부들 및 상기 제1-2 가지부들과 평행할 수 있다.
또한, 상기 제3 발광셀과 동일 평면상에서 제1 방향을 따라 인접하여 배치된 제4 발광셀, 상기 제4 발광셀 상에 서로 이격되어 배치된 복수개의 컨택홀들; 및 상기 제3 발광셀과 상기 제4 발광셀을 전기적으로 연결하는 제3 전극 연결부를 포함하고, 상기 제3 전극 연결부는 상기 제3 발광셀 상에 위치하는 제3-1 전극 연결부; 상기 제4 발광셀 상에 위치하는 제3-2 전극 연결부; 및 상기 제3 발광셀과 제4 발광셀 사이에서 상기 제3-1 전극 연결부와 제3-2 전극 연결부를 연결하는 제3 중간 연결부를 포함하고, 상기 제3-1 전극 연결부는 서로 평행한 복수의 제3-1 가지부들을 가지고, 상기 제3-1 가지부들은 상기 제2-1 가지부들 및 상기 제2-2 가지부들과 평행할 수 있다.
이때, 제1 전극 패드 및 제2 전극 패드를 더 포함하되, 상기 제1 전극 패드는 상기 제1 및 제2 발광셀들 상에 걸쳐서 배치되고, 상기 제2 전극 패드는 상기 제3 발광셀 및 제4 발광셀 상에 걸쳐서 배치될 수 있다.
본 발명에 의하면, 발광구조체에 외부 전력을 인가하기 위한 전극 이외에 발광구조체에서 발생된 열을 방열하기 위한 방열패드가 발광소자에 구비됨에 따라 발광소자에서 발생된 열을 보다 효율적으로 방열할 수 있는 효과가 있다.
또한, 본 발명에 의하면, 발광소자에 포함되는 다수의 발광구조체 중 하나를 발광소자의 중앙에 배치하고, 다른 발광구조체를 중앙에 배치된 발광구조체의 주변에 배치함으로써, 발광소자의 중앙에서 발광되는 빛의 광도를 향상시킬 수 있는 효과가 있다.
그리고 본 발명에 의하면, 다수의 발광셀을 전기적으로 직렬 연결할 때, 발광셀들을 전기적으로 연결하는 전극 연결부를 발광셀의 서로 다른 면 측에 위치시킴에 따라 발광소자에 인가된 전류가 발광셀 전체에 고르게 분포될 수 있어, 발광소자의 광효율을 극대화할 수 있다.
또한, 발광셀들을 전기적으로 연결하기 위한 제1 컨택전극이 인접한 발광셀로 연장되어 인접한 발광셀의 제2 컨택전극과 전기적으로 연결됨으로써, 발광셀들 사이로 방출되는 빛을 반사시켜 발광소자 외부로 방출시킬 수 있어 발광소자의 광효율을 극대화할 수 있는 효과가 있다.
그리고 본 발명에 의하면, 복수의 발광셀을 전기적으로 연결할 때, 발광셀들을 전기적으로 연결하는 전극 연결부가 제1 발광셀의 두 개의 측면측 가장자리 상에 배치된 가장자리부들을 포함하도록 함으로써, 전류를 제1 발광셀의 넓은 영역에 걸쳐 균일하게 분산시킬 수 있다.
또한, 제1 발광셀 및 제2 발광셀 상의 전극 연결부의 가지부들이 서로 평행하게 배치됨과 아울러, 상기 발광셀들이 배열된 방향에 대해 경사지게 배치됨으로써, 전류 분산 성능을 향상시킬 수 있다.
나아가, 인접한 발광셀들을 직렬 연결함으로써 발광 특성이 유사한 발광셀들을 하나의 발광소자에서 사용할 수 있어 순방향 전압을 일정하게 유지할 수 있으며, 나아가, 상기 가장자리부들 및/또는 상기 가지부들을 채택함으로써 복수의 발광셀들에 균일하게 전류를 분산시킬 수 있어 발광셀들의 순방향 전압을 더욱 일정하게 할 수 있어 발광소자의 신뢰성을 개선할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 발광소자의 하부면을 도시한 저면도이다.
도 2는 도 1의 절취선 AA' 및 BB'을 따라 취해진 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 발광소자의 방열패드를 설명하기 위한 도면이다.
도 4는 본 발명의 제2 실시예에 따른 발광소자의 하부면을 도시한 저면도이다.
도 5는 도 4의 절취선 CC'을 따라 취해진 단면도이다.
도 6은 본 발명의 제3 실시예에 따른 발광소자의 하부면을 도시한 저면도이다.
도 7은 본 발명의 제4 실시예에 따른 발광소자의 하부면을 도시한 저면도이다.
도 8은 본 발명의 제5 실시예에 따른 발광소자의 하부면을 도시한 저면도이다.
도 9는 도 1의 절취선 AA'을 따라 취해진 단면도이다.
도 10은 본 발명의 제5 실시예에 따른 발광소자와 돔형 렌즈를 적용한 발광 다이오드를 도시한 도면이다.
도 11은 본 발명의 제5 실시예에 따른 발광소자와 전반사 렌즈를 적용한 발광 다이오드를 도시한 도면이다.
도 12는 본 발명의 제6 실시예에 따른 발광소자의 하부면을 도시한 저면도이다.
도 13은 도 1의 절취선 AA', BB' 및 CC'를 따라 취해진 단면도이다.
도 14는 본 발명의 제6 실시예에 따른 발광 다이오드를 도시한 도면이다.
도 15는 본 발명의 제6 실시예에 따른 발광소자와 돔형 렌즈를 적용한 발광 다이오드를 도시한 도면이다.
도 16은 본 발명의 제6 실시예에 따른 발광소자와 오목형 렌즈를 적용한 발광 다이오드를 도시한 도면이다.
도 17은 본 발명의 제6 실시예에 따른 발광소자, 인쇄회로기판 및 렌즈를 적용한 발광 다이오드를 도시한 도면이다.
도 18은 본 발명의 제7 실시예에 따른 발광소자를 구체적으로 도시한 평면도이다.
도 19는 본 발명의 제7 실시예에 따른 발광소자를 간략히 도시한 평면도이다.
도 20은 도 1의 절취선 AA', BB' 및 CC'를 따라 취해진 단면도이다.
도 21 내지 도 23은 본 발명의 제7 실시예에 따른 발광소자를 촬영한 분석사진이다.
도 24는 본 발명의 제8 실시예에 따른 발광소자를 도시한 평면도이다.
도 25는 본 발명의 제9 실시예에 따른 발광소자를 구체적으로 도시한 평면도이다.
도 26은 본 발명의 제9 실시예에 따른 발광소자를 간략히 도시한 평면도이다.
도 27은 도 1의 절취선 AA', BB' 및 CC'를 따라 취해진 단면도이다.
도 28은 본 발명의 제10 실시예에 따른 발광소자를 도시한 평면도이다.
도 29는 본 발명의 제11 실시예에 따른 발광소자를 도시한 평면도이다.
도 30은 본 발명의 제12 실시예에 따른 발광소자를 개략적으로 도시한 평면도이다.
도 31은 본 발명의 제12 실시예에 따른 발광소자를 개략적으로 도시한 평면도이다.
도 32는 도 1의 절취선 AA'를 따라 취해진 개략적인 단면도이다.
도 33은 도 1의 절취선 BB'를 따라 취해진 개략적인 단면도이다.
도 34는 도 1의 절취선 CC'를 따라 취해진 개략적인 단면도이다.
도 35는 도 1의 절취선 DD'를 따라 취해진 개략적인 단면도이다.
도 36은 도 1의 절취선 EE'를 따라 취해진 개략적인 단면도이다.
도 37은 도 1의 절취선 FF'를 따라 취해진 개략적인 단면도이다.
도 38은 본 발명의 제12 실시예에 따른 모듈을 개략적으로 도시한 단면도이다.
도 39는 본 발명의 제12 실시예에 따른 모듈을 개략적으로 도시한 평면도이다.
도 40은 본 발명의 일 실시예에 따른 발광소자를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 41은 본 발명의 일 실시예에 따른 발광소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 42는 본 발명의 일 실시예에 따른 발광소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 43은 본 발명의 일 실시예에 따른 발광소자를 헤드램프에 적용한 예를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 바람직한 실시예에 대하여 첨부된 도면을 참조하여 더 구체적으로 설명한다.
도 1은 본 발명의 제1 실시예에 따른 발광소자의 하부면을 도시한 저면도이고, 도 2의 (a)는 도 1의 절취선 AA'를 따라 취해진 단면도이며, 도 2의 (b)는 도 1의 절취선 BB'을 따라 취해진 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 발광소자(10)는, 발광구조체(23), 제1 컨택 전극(31), 제2 컨택 전극(33), 제1 절연층(35), 제2 절연층(37), 제1 전극 패드(39), 제2 전극 패드(41) 및 방열패드(43)를 포함한다.
발광구조체(23)는 제1 도전형 반도체층(25), 제1 도전형 반도체층(25) 상에 위치하는 활성층(27) 및 활성층(27) 상에 위치하는 제2 도전형 반도체층(29)을 포함한다. 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)은 III-V족 계열의 화합물 반도체를 포함할 수 있으며, 일례로, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다.
제1 도전형 반도체층(25)은 n형 불순물(일례로, Si)을 포함할 수 있고, 제2 도전형 반도체층(29)은 p형 불순물(일례로, Mg)을 포함할 수 있으며, 그 반대일 수도 있다. 활성층(27)은 다중 양자우물구조(MQW)를 포함할 수 있고, 원하는 피크 파장의 빛을 방출할 수 있도록 조성비가 결정될 수 있다.
그리고 발광구조체(23)는 제2 도전형 반도체층(29) 및 활성층(27)이 부분적으로 제거되어 제1 도전형 반도체층(25)이 부분적으로 노출된 영역을 포함할 수 있다. 즉, 도 2의 (a) 및 (b)에 도시된 바와 같이, 제2 도전형 반도체층(29) 및 활성층(27)을 관통하여 제1 도전형 반도체층(25)을 노출시키는 다수의 홀(h)이 형성될 수 있다. 이때, 홀(h)의 형상 및 배치는 다양하게 변형될 수 있다. 또한, 제1 도전형 반도체층(25)이 부분적으로 노출된 영역은 제2 도전형 반도체층(29) 및 활성층(27)을 부분적으로 제거하여 제2 도전형 반도체층(29)과 활성층(27)을 포함하는 메사를 형성할 수도 있다.
발광구조체(23)의 제1 도전형 반도체층(25) 하부에 성장 기판이 구비될 수 있다. 성장 기판은 발광구조체(23)를 성장시킬 수 있는 기판(21)이면 되며, 일례로, 성장 기판은 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판 및 질화알루미늄 기판 등일 수 있다. 그리고 필요에 따라 성장 기판은 공지된 기술을 이용하여 발광구조체(23)에서 분리되어 제거될 수 있다. 또한, 도면에 표시하지 않았으나, 발광구조체(23)의 하면에 거칠기가 증가된 면을 가질 수 있다.
제1 컨택 전극(31) 및 제2 컨택 전극(33)은 각각 제1 도전형 반도체층(25) 및 제2 도전형 반도체층(29)과 오믹 컨택할 수 있다. 제2 컨택 전극(33)에 대해 먼저 설명하면, 제2 컨택 전극(33)은 제2 도전형 반도체층(29)의 상부에 형성되고, 제2 도전형 반도체층(29)의 일부 또는 전체를 덮을 수 있다. 제2 컨택 전극(33)은 단일체로 구비되어, 제2 도전형 반도체층(29)의 상면을 덮도록 형성되며, 제1 도전형 반도체층(25)이 노출된 영역에만 형성되지 않는다. 이렇게 단일체로 형성된 제2 컨택 전극(33)에 의해 발광구조체(23)의 전역에 고르게 전류를 공급할 수 있어 전류분산효율이 향상될 수 있다. 물론, 이에 한정되지 않고, 필요에 따라 제2 컨택 전극(33)은 복수의 단위 전극들을 포함할 수 있다.
제2 컨택 전극(33)은 제2 도전형 반도체층(29)에 오믹 컨택할 수 있는 물질이면 되고, 일례로, 금속성 물질 및 도전성 산화물 중 하나 이상이 포함된 물질일 수 있다.
제2 컨택 전극(33)이 금속성 물질을 포함하는 경우, 제2 컨택 전극(33)은 반사층(미도시) 및 반사층을 덮는 커버층(미도시)을 포함할 수 있다. 그에 따라 발광구조체(23)에서 발광된 빛이 제2 컨택 전극(33)에서 반사될 수 있다. 이를 위해 반사층은 높은 반사도를 가지면서 제2 도전형 반도체층(29)과의 오믹 컨택할 수 있는 금속을 포함할 수 있다. 예를 들어, 반사층은 Ni, Pt, PD, Rh, W, Ti, Al, Ma, Ag 및 Au 중 하나 이상을 포함할 수 있고, 단일층으로 형성되거나 다중층으로 형성될 수 있다.
그리고 커버층은 반사층과 다른 물질 간의 상호 확산을 방지할 수 있고, 외부의 다른 물질이 반사층에 확산되어 반사층이 손상되는 것을 방지하기 위해 구비될 수 있다. 반사층이 제2 도전형 반도체층(29) 상에 접촉된 상태에서 커버층은 반사층의 상면 및 측면을 덮도록 형성될 수 있다. 커버층이 반사층의 측면을 덮도록 형성됨에 따라 커버층과 제2 도전형 반도체층(29)이 전기적으로 연결되어 커버층은 반사층과 더불어 컨택 전극으로 이용될 수 있다. 이러한 커버층은 Au, Ni, Ti 및 Cr 중 하나 이상을 포함할 수 있고, 단일층으로 형성되거나 다중층으로 형성될 수 있다.
또한, 반사층 및 커버층은 각각 전자선 증착이나 도금 방식으로 형성될 수 있다.
한편, 제2 컨택 전극(33)이 도전성 산화물을 포함하는 경우, 도전성 산화물은 ITO, ZnO, AZO, IZO 등일 수 있다. 제2 컨택 전극(33)이 도전성 산화물을 포함하도록 형성되면, 금속을 포함하는 경우에 비해 제2 도전형 반도체층(29) 상면의 더 넓은 영역을 덮도록 형성될 수 있다. 제1 도전형 반도체층(25)이 노출된 영역의 테두리에서 제2 컨택 전극(33)까지의 이격 거리는 제2 컨택 전극(33)이 도전성 산화물을 포함하는 경우가 금속을 포함하는 경우보다 더 짧게 형성될 수 있다. 그에 따라 제2 컨택 전극(33)과 제2 도전형 반도체층(29)이 접촉하는 부분과 제1 컨택 전극(31)과 제1 도전형 반도체층(25)이 접촉하는 부분과의 최단 거리가 상대적으로 짧아지기 때문에 발광소자(10)의 순방향 전압(Vf)이 감소될 수 있다.
상기와 같이, 제2 컨택 전극(33)이 금속성 물질을 포함하는 경우와 도전성 산화물을 포함하는 경우에 제2 컨택 전극(33)을 형성할 수 있는 면적에 차이가 발생하는 이유는 제조 방법의 차이에 의한 것일 수 있다. 예를 들어, 금속성 물질은 증착이나 도금 방식으로 형성되므로 마스크의 공정 마진에 의해 제2 도전형 반도체층(29)의 외곽 테두리에서 일정 거리 이격된 부분이 형성된다. 반면, 도전성 산화물은 제2 도전형 반도체층(29) 상에 전체적으로 형성된 다음에, 제1 도전형 반도체층(25)을 노출시키는 식각 공정을 통해 도전성 산화물이 제2 도전형 반도체층(29)과 함께 제거된다. 그로 인해 도전성 산화물은 상대적으로 제2 도전형 반도체층(29)의 외곽 테두리에 더욱 가깝게 형성될 수 있다.
제1 절연층(35)은 발광구조체(23) 상면 및 제2 컨택 전극(33)을 부분적으로 덮도록 형성될 수 있다. 또한, 제1 절연층(35)은 홀(h)의 측면을 덮도록 형성될 수 있고, 홀(h)의 저면에 제1 도전형 반도체층(25)이 부분적으로 노출되도록 형성될 수 있다. 그리고 제2 컨택 전극(33)의 일부가 노출되도록 제1 절연층(35)에 하나 이상의 개구부가 형성될 수 있다.
제1 절연층(35)은 절연성 물질을 포함할 수 있는데, 일례로, SiO2, SiNx, MgF2 등을 포함할 수 있다. 그리고 제1 절연층(35)은 다중층으로 형성될 수 있으며, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다.
제2 컨택 전극(33)이 도전성 산화물을 포함하는 경우, 제1 절연층(35)이 분포 브래그 반사기를 포함하여 발광소자(10)의 발광 효율을 향상시킬 수 있다. 그리고 제2 컨택 전극(33)이 도전성 산화물을 포함하는 경우, 제1 절연층(35)을 투명 절연 산화물(예컨대, SiO2)로 형성하여 제2 컨택 전극(33), 제1 절연층(35) 및 제1 컨택 전극(31)의 적층 구조에 의해 형성되는 전방위 반사기를 형성할 수 있다.
제1 컨택 전극(31)은 제2 컨택 전극(33)의 일부를 노출시키는 개구부가 형성된 부분을 제외한 제1 절연층(35) 전체를 덮도록 형성될 수 있다. 그에 따라 제1 절연층(35)의 일부는 제1 컨택 전극(31)과 제2 컨택 전극(33) 사이에 개재될 수 있다.
한편, 제1 절연층(35)은 도 2에 도시하지 않았지만, 발광구조체(23)의 측면의 일부를 포함하여 덮을 수 있도록 형성될 수 있다. 제1 절연층(35)은 발광소자(10)의 제조 과정에서 칩 단위 개별화(isolation)의 여부에 따라 달라질 수 있다. 발광소자(10)의 제조 과정에서 웨이퍼를 칩 단위로 개별화한 후에 제1 절연층(35)을 형성하는 경우, 발광구조체(23)의 측면까지 제1 절연층(35)에 의해 덮일 수 있다.
제1 컨택 전극(31)은 발광구조체(23)를 부분적으로 덮도록 형성된다. 제1 컨택 전극(31)은 홀(h)을 메꾸도록 형성되어 홀(h)에 대응하는 부분에 위치하는 제1 절연층(35)이 덮지 않은 제1 도전형 반도체층(25)과 오믹 컨택된다. 본 발명의 제1 실시예에서 제1 컨택 전극(31)은 제1 절연층(35)의 일부를 제외한 제1 절연층(35) 전체를 덮도록 형성될 수 있다. 그에 따라 제1 컨택 전극(31)에 의해 발광구조체(23)에서 발광된 빛이 반사될 수 있으며, 제1 컨택층과 제2 컨택층이 제1 절연층(35)에 의해 서로 전기적으로 절연될 수 있다.
제1 컨택 전극(31)은 일부 영역을 제외하고 발광구조체(23)의 상면을 전체적으로 덮도록 형성됨에 따라 제1 컨택 전극(31)에 의해 전류 분산 효율이 더욱 향상될 수 있다. 그리고 제1 컨택 전극(31)은 제2 컨택 전극(33)에 의해 덮이지 않은 부분을 커버할 수 있어 빛을 보다 효과적으로 반사시켜 발광소자(10)의 발광 효율을 향상시킬 수 있다.
제1 컨택 전극(31)은 제1 도전형 반도체층(25)과 오믹 컨택되고, 빛을 반사시키는 역할을 한다. 그에 따라 제1 컨택 전극(31)은 Al층과 같은 고반사성 금속층을 포함할 수 있고, 단일층으로 형성되거나 다중층으로 형성될 수 있다. 이때, 고반사성 금속층은 Ti, Cr 또는 Ni 등의 접촉층 상에 형성될 수 있고, 제1 컨택층은 Ni, Pt, Pd, Rh, W, Ti, Al, Mg, Ag 및 Au 중 하나 이상을 포함할 수 있다.
또한, 제1 컨택 전극(31)은 제1 절연층(35)과 같이, 발광구조체(23)의 측면의 일부를 덮도록 형성될 수 있는데, 제1 컨택 전극(31)이 발광구조체(23)의 측면까지 형성되는 경우, 활성층(27)에서 측면으로 발광되는 빛을 반사시켜 발광소자(10)의 발광 효율을 증가시킬 수 있다. 이렇게 제1 컨택 전극(31)이 발광구조체(23)의 측면의 일부를 덮도록 형성될 때, 발광구조체(23)와 제1 컨택 전극(31) 사이에 제1 절연층(35)이 개재될 수 있다.
제2 절연층(37)은 제1 컨택 전극(31)을 일부를 제외한 전체적으로 덮도록 형성된다. 제2 절연층(37)에는 제1 컨택 전극(31)을 부분적으로 노출시키는 제1 개구부(op1) 및 제2 컨택 전극(33)을 부분적으로 노출시키는 제2 개구부(op2)가 형성될 수 있다. 이때, 제1 개구부(op1) 및 제2 개구부(op2)는 각각 하나 이상 형성될 수 있다.
제2 절연층(37)은 절연성 물질을 포함할 수 있고, 일례로, SiO2, SiNx, MgF2 등을 포함할 수 있으며, 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다. 제2 절연층(37)이 다중층으로 이루어진 경우, 제2 절연층(37)의 최상부층은 SiNx로 형성될 수 있다. 이렇게 제2 절연층(37)의 최상부층이 SiNx로 형성되면 발광구조체(23)로 습기가 침투하는 것을 효과적으로 방지할 수 있다.
제1 전극 패드(39) 및 제2 전극 패드(41)는 발광구조체(23) 상에 위치할 수 있고, 각각 제1 컨택 전극(31) 및 제2 컨택 전극(33)과 전기적으로 연결될 수 있다. 제1 전극 패드(39)는 제1 개구부(op1)를 통해 제1 컨택 전극(31)과 직접 접촉되어 전기적으로 연결되고, 제2 전극 패드(41)는 제2 개구부(op2)를 통해 제2 컨택 전극(33)과 직접 접촉되어 전기적으로 연결된다.
제1 전극 패드(39) 및 제2 전극 패드(41)가 수십 ㎛ 이상의 두께를 가지도록 형성되어 발광소자(10)는 그 자체로 칩 스케일 패키지로 이용될 수 있다.
제1 전극 패드(39) 및 제2 전극 패드(41)는 단일층 또는 다중층으로 형성될 수 있고, 전기적 도전성을 갖는 물질을 포함할 수 있다. 일례로, 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 Cu, Pt, Au, Ti, Ni, Al 및 Ag 중 하나 이상을 포함할 수 있으며, 또는 소결된 형태의 금속 입자들 및 금속 입자들 사이에 개재된 비금속성 물질을 포함할 수도 있다. 여기서, 제1 전극 패드(39) 및 제2 전극 패드(41)는 도금, 증착, 도팅 또는 스크린 프린팅 방법 등을 이용하여 형성될 수 있다.
도금을 이용하여 제1 전극 패드(39) 및 제2 전극 패드(41)를 형성하는 경우, 제1 개구부(op1) 및 제2 개구부(op2)의 전면에 스퍼터링과 같은 방법으로 시드 메탈을 형성한다. 시드 메탈은 Ti, Cu, Au, Cr 등을 포함할 수 있고, UBM층(under bump metalization layer)과 같은 역할을 할 수 있다. 예를 들어, 상기 시드 메탈은 Ti/Cu 적층 구조를 가질 수 있다. 시드 메탈을 형성한 다음, 시드 메탈 상에 마스크를 형성하는데, 마스크는 절연지지체가 형성되는 영역에 대응하는 부분을 마스킹하고, 제1 및 제2 전극 패드(39, 41)가 형성되는 영역을 오픈한다. 다음, 도금 공정을 통해 마스크의 오픈 영역 내에 제1 및 제2 전극 패드(39, 41)를 형성하고, 이후 식각 공정을 통해 마스크 및 시드 메탈을 제거함으로써 제1 및 제2 전극 패드(39, 41)가 형성될 수 있다.
또한, 스크린 프린팅 방법을 이용하여 제1 및 제2 전극 패드(39, 41)를 형성하는 경우는 다음과 같다. 제1 개구부(op1) 및 제2 개구부(op2)의 적어도 일부 상에, 스퍼터링과 같은 증착 및 패터닝 방식, 또는 증착 및 리프트 오프 방법을 통해 UBM층을 형성한다. UBM층은 제1 및 제2 전극 패드(39, 41)가 형성될 영역 상에 형성될 수 있으며, (Ti 또는 TiW)층과 (Cu, Ni, Au 단일층 또는 조합)층을 포함할 수 있다. 예를 들어, UBM층은 Ti/Cu 적층 구조를 가질 수 있다. 이어서, 마스크를 형성하되, 마스크는 절연지지체가 형성되는 영역에 대응하는 부분을 마스킹하고, 제1 및 제2 전극 패드(39, 41)가 형성되는 영역을 오픈한다. 다음, 스크린 프린팅 공정을 통해 Ag 페이스트, Au 페이스트, Cu 페이스트와 같은 물질을 상기 오픈 영역 내에 형성하고, 이를 경화시킨다. 이후 식각 공정을 통해 상기 마스크를 제거함으로써 제1 및 제2 전극 패드(39, 41)가 형성될 수 있다.
이때, 상기와 같은 방법으로 제1 및 제2 전극 패드(39, 41)를 형성할 때, 도 1에 도시된 바와 같이, 본 발명의 제1 실시예에서 제1 및 제2 전극 패드(39, 41)는 발광구조체(23)의 모서리 측에 각각 형성되도록 할 수 있다. 그리고 제1 및 제2 전극 패드(39, 41) 사이에 일정 이상의 공간이 형성되도록 제1 전극 패드(39) 및 제2 전극 패드(41)의 크기를 조절할 수 있다. 제1 전극 패드(39) 및 제2 전극 패드(41)의 크기는 발광구조체(23)의 모서리 측에 일정 이하의 면적을 가지도록 형성될 수 있다.
본 발명의 제1 실시예에서 발광구조체(23)의 평면상에 제1 전극 패드(39) 및 제2 전극 패드(41)가 발광구조체(23)의 모서리 측에 삼각형 형상으로 각각 형성되고, 제1 전극 패드(39)와 제2 전극 패드(41)의 사이에 방열패드(43)가 육각형 형상으로 형성될 수 있다.
방열패드(43)는 발광구조체(23)의 평면상에 형성될 수 있고, 제2 절연층(37)과 접촉되어 형성될 수 있다. 방열패드(43)의 두께는 제1 및 제2 전극 패드(39, 41)와 동일한 두께로 형성되거나 제1 및 제2 전극 패드(39, 41)보다 작은 두께를 가지도록 형성될 수도 있다. 그리고 방열패드(43)의 면적은 제1 및 제2 전극 패드(39, 41)의 평면상의 면적보다 넓은 면적을 가지도록 형성될 수 있어 도 1에 도시된 바와 같이, 적어도 세면 이상이 외면으로 노출될 수 있다. 일례로, 방열패드의 면적은 발광소자의 평면 형상의 50% 이상이 되도록 형성할 수 있으며, 방열패드의 면적이 커질수록 보다 방열 효율을 높일 수 있다.
본 발명의 제1 실시예에서 제1 전극 패드(39) 및 제2 전극 패드(41)가 발광구조체(23)의 모서리 측에 일정 면적 이하를 가지도록 형성됨에 따라 제1 및 제2 전극 패드(39, 41)가 형성되지 않은 부분 전체에 형성될 수 있다. 이때, 제1 및 제2 전극 패드(39, 41)와 방열패드(43)는 일정 거리 이상 이격되도록 형성될 수 있다. 즉, 방열패드(43)는 제1 및 제2 전극 패드(39, 41)와 동일한 물질로 형성될 수 있으며, 방열패드(43)가 제1 및 제2 전극 패드(39, 41)와 이격되도록 형성하여 방열패드(43)에는 전류가 흐르지 않도록 형성할 수 있다. 여기서, 제1 및 제2 전극 패드(39, 41)의 형상 및 방열패드(43)의 형상은 도시된 것에 한정되지 않고, 필요에 따라 다양하게 변형할 수 있다.
도 3은 본 발명의 제1 실시예에 따른 발광소자(10)의 방열패드(43) 면적에 따른 정션온도를 설명하기 위한 도면이다.
도 3의 (a)는 종래의 발광소자를 도시한 도면이고, 도 3의 (b)는 본 발명의 발광소자를 도시한 도면으로, 각각 제1 전극 패드(39), 제2 전극 패드(41) 및 방열패드(43)가 형성된 발광소자(10)의 저면을 도시한 도면이다. 종래의 발광소자는 방열패드(43)가 형성되지 않은 상태로 제1 및 제2 전극 패드만 형성되고, 본 발명의 제1 실시예에 따른 발광소자는 방열패드와 함께 제1 및 제2 전극 패드(39, 41)가 형성되며, 제1 및 제2 전극 패드(39, 41)의 한 변의 길이가 약 500㎛으로 형성된 것을 도시한 도면이다.
종래의 발광소자와 본 발명의 제1 실시예에 따른 발광소자의 전류 밀도 및 최대 인가 가능한 전류를 비교한 결과, 본 발명의 제1 실시예에 따른 발광소자에 방열패드를 형성함으로 인해 정션온도가 낮아진 것을 확인하였다. 그로 인해 일정 동작 범위 내에서 고전류 구동 시 안정적인 신뢰성을 확보할 수 있다.
도 4는 본 발명의 제2 실시예에 따른 발광소자의 하부면을 도시한 저면도이고, 도 5는 도 4의 절취선 CC'을 따라 취해진 단면도이다.
본 발명의 제2 실시예에 따른 발광소자(10)는 발광구조체(23), 제1 컨택 전극(31), 제2 컨택 전극(33), 제1 절연층(35), 제2 절연층(37), 제1 전극 패드(39), 제2 전극 패드(41) 및 방열패드(43)를 포함한다. 그리고 본 발명의 제2 실시예에 따른 발광소자(10)에 대해 설명하면서, 제1 실시예에서와 동일한 설명에 대해서는 생략한다.
도 4 및 도 5에 도시된 바와 같이, 본 발명의 제2 실시예에서 발광소자(10)는 다수의 발광구조체(23a, 23b)가 직렬로 연결되어 형성된다. 설명을 위해 제1 발광구조체(23a) 및 제2 발광구조체(23b)가 직렬로 연결된 것에 대해서만 설명하면, 기판(21) 상부에 제1 발광구조체(23a) 및 제2 발광구조체(23b)가 이격되어 형성되고, 제1 발광구조체(23a)와 제2 발광구조체(23b)의 이격된 공간을 제1 절연체와 제1 컨택 전극(31)을 메꾸도록 형성된다. 이때, 제1 및 제2 발광구조체(23a, 23b)의 구조는 제1 실시예에서와 동일한 구조로 형성된다.
이렇게 다수의 발광구조체(23a, 23b)가 직렬로 연결된 상태로 형성된 상태에서 제2 절연층(37)에 의해 다수의 발광구조체(23a, 23b) 전체를 덮도록 형성되고, 제2 절연체 상부에 제1 전극 패드(39), 제2 전극 패드(41) 및 방열패드(43)가 각각 형성된다. 이때, 제1 전극 패드(39)와 제1 컨택 전극(31)은 제1 개구부(op1)를 통해 전기적으로 접촉되고, 제2 전극 패드(41)와 제2 컨택 전극(33)은 제2 개구부(op2)를 통해 전기적으로 접촉된다. 그리고 방열패드(43)는 제1 및 제2 전극 패드(39, 41)와 각각 이격된 상태로, 제2 절연층(37) 상에 형성된다.
이때, 본 발명의 제2 실시예에서 다수의 발광구조체(23a, 23b)가 직렬로 연결된 것에 대해 설명하였지만, 필요에 따라 다수의 발광구조체(23a, 23b)는 병렬로 연결될 수 있고, 직렬 및 병렬이 혼합되어 연결될 수도 있다.
도 6은 본 발명의 제3 실시예에 따른 발광소자의 하부면을 도시한 저면도이다.
도 6을 참조하면, 본 발명의 제3 실시예에 따른 발광소자(10)는 발광구조체(23), 제1 컨택 전극(31), 제2 컨택 전극(33), 제1 절연층(35), 제2 절연층(37), 제1 전극 패드(391, 39b), 제2 전극 패드(41a, 41b) 및 방열패드(43)를 포함한다. 그리고 본 발명의 제3 실시예에 따른 발광소자(10)에 대해 설명하면서, 제1 실시예에서와 동일한 설명에 대해서는 생략한다.
본 발명의 제3 실시예에서 제1 전극 패드(39a, 39b) 및 제2 전극 패드(41a, 41b)는 각각 두 개씩 형성되고, 제1 및 제2 전극 패드들(39a, 39b, 41a, 41b)은 각각 발광구조체(23)의 모서리 측에 삼각형 형상으로 형성될 수 있다. 그리고 제1 및 제2 전극 패드들(39a, 39b, 41a, 41b) 사이에 팔각형 형상의 방열패드(43)가 형성될 수 있다. 그에 따라 팔각형 형상의 방열패드(43)의 네 면은 제1 및 제2 전극 패드들(39a, 39b, 41a, 41b)과 인접하게 배치되고, 나머지 네 면은 발광구조체(23)의 외면에 노출되도록 형성된다.
도 7은 본 발명의 제4 실시예에 따른 발광소자의 하부면을 도시한 저면도이다.
도 7을 참조하면, 본 발명의 제4 실시예에 따른 발광소자(10)는 발광구조체(23), 제1 컨택 전극(31), 제2 컨택 전극(33), 제1 절연층(35), 제2 절연층(37), 제1 전극 패드(39), 제2 전극 패드(41) 및 방열패드(43a, 43b, 43c, 43d)를 포함한다. 그리고 본 발명의 제4 실시예에 따른 발광소자(10)에 대해 설명하면서, 제1 실시예에서와 동일한 설명에 대해서는 생략한다.
본 발명의 제4 실시예에서 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 삼각형 형상으로 형성되어 발광구조체(23)의 모서리 측에 대각 방향으로 배치된다. 그리고 제1 전극 패드(39) 및 제2 전극 패드(41) 사이에 네 개의 방열패드(43a, 43b, 43c, 43d)가 구비된다. 네 개의 방열패드(43a, 43b, 43c, 43d) 중 제1 및 제2 전극 패드(39, 41)가 형성되지 않은 위치의 두 개의 방열패드(43b, 43d)는 사각형 형상으로 형성되고, 나머지 두 개의 방열패드(43a, 43c)는 사각형 형상 중 한 모서리가 모따기된 형상으로 형성된다. 이때, 네 개의 방열패드(43a, 43b, 43c, 43d)는 서로 이격된 상태로 배치되고, 네 개의 방열패드(43a, 43b, 43c, 43d)와 제1 및 제2 전극 패드(39, 41)도 서로 이격된 상태로 배치된다.
도 8은 본 발명의 제5 실시예에 따른 발광소자의 하부면을 도시한 저면도이고, 도 9는 도 1의 절취선 AA'을 따라 취해진 단면도이다.
도 8 및 도 9를 참조하면, 본 발명의 제5 실시예에 따른 발광소자(10)는, 제1 내지 제4 발광셀(C1, C2, C3, C4), 제1 전극 패드(39) 및 제2 전극 패드(41)를 포함한다.
도 8에 도시된 바와 같이, 본 발명의 제5 실시예에서, 네 개의 발광셀(C1, C2, C3, C4)이 이용된 것에 대해 설명하되, 발광셀의 개수는 필요에 따라 더 적거나 더 많을 수 있다.
제1 내지 제4 발광셀(C1, C2, C3, C4)은 서로 직렬로 연결되며, 제1 내지 제4 발광셀(C1, C2, C3, C4) 중 제3 발광셀(C3)은 발광소자(10)의 중앙에 배치되고, 나머지 발광셀(C1, C2, C4)은 제3 발광셀(C3)을 둘러싸도록 배치된다. 그리고 제1 및 제2 전극 패드(39, 41)를 통해 인가되는 전류가 제1 발광셀(C1)에서 제4 발광셀(C4)까지 차례로 흐르도록 제1 내지 제4 발광셀(C1, C2, C3, C4)은 직렬 연결된다.
이때, 발광소자(10)의 평면 형상이 사각형 형상이고, 제3 발광셀(C3)의 평면 형상이 원형인 것을 일례로 들어 설명하되, 발광소자(10)의 형상 및 제3 발광셀(C3)의 형상은 필요에 따라 삼각형 형상, 사각형 형상, 육각형 형상 및 팔각형 형상 등 다양하게 변형될 수 있다.
원형의 제3 발광셀(C3)이 발광소자(10)의 사각형 형상의 중앙에 배치된 상태에서 제1 발광셀(C1), 제2 발광셀(C2) 및 제4 발광셀(C4)은 사각 형상의 발광소자(10) 형상이 되도록 각각 다른 형상으로 형성된다.
제1 발광셀(C1)은 제3 발광셀(C3)의 우상부측에 배치되고, 제2 발광셀(C2)은 제3 발광셀(C3)의 좌상부측에 배치된다. 그리고 제4 발광셀(C4)은 제3 발광셀(C3)의 하부측에 배치된다. 그에 따라 제1 발광셀(C1)과 제2 발광셀(C2)은 서로 선대칭되는 형상으로 형성될 수 있다.
앞서 설명한 바와 같이, 전류가 제1 발광셀(C1)에서 제4 발광셀(C4)로 차례로 흐를 수 있도록 제1 발광셀(C1)과 제2 발광셀(C2)은 서로 전기적으로 되고, 제2 발광셀(C2)은 제3 발광셀(C3)과 전기적으로 연결되며, 제3 발광셀(C3)은 제4 발광셀(C4)과 전기적으로 연결된다. 이를 위해 제1 발광셀(C1)은 제2 발광셀(C2)과 제3 발광셀(C3)의 위쪽에서 전기적으로 연결되고, 제3 발광셀(C3) 및 제4 발광셀(C4)과 전기적으로 절연되도록 일정 거리 이상 이격된다.
그리고 제2 발광셀(C2)은 제1 발광셀(C1)과 제3 발광셀(C3)의 상부에서 전기적으로 연결되고, 제3 발광셀(C3)과 제3 발광셀(C3)의 좌상부 위치에서 전기적으로 연결된다. 제2 발광셀(C2)은 제4 발광셀(C4)과 전기적으로 절연되도록 일정 거리 이상 이격된다.
제3 발광셀(C3)은 제2 발광셀(C2)과 전기적으로 연결되고, 제4 발광셀(C4)과 제3 발광셀(C3)의 하부 위치에서 전기적으로 연결된다. 그리고 제1 발광셀(C1)과 전기적으로 절연되도록 일정 거리 이상 이격된다.
제4 발광셀(C4)은 제3 발광셀(C3)과 전기적으로 연결되고, 제1 및 제2 발광셀(C1, C2)과 전기적으로 절연되도록 일정 거리 이상 이격된다.
이때, 제1 내지 제4 발광셀(C1, C2, C3, C4)은 각각 동일한 면적을 가질 수 있다. 제1 내지 제4 발광셀(C1, C2, C3, C4)이 서로 직렬로 연결되기 때문에 동일한 면적을 가지도록 하여 각 발광셀(C1, C2, C3, C4)에서 발광되는 빛이 균일하게 발광될 수 있다.
또한, 본 발명의 제5 실시예에서 제1 내지 제4 발광셀(C1, C2, C3, C4)이 직렬 연결된 것에 대해 설명하였지만, 필요에 따라 병렬연결이나 직병렬 연결될 수 있다.
상기와 같이 제1 내지 제4 발광셀(C1, C2, C3, C4)이 배치된 상태에서 제1 및 제2 전극 패드(39, 41)가 제1 내지 제4 발광셀(C1, C2, C3, C4) 상부에 배치된다. 이때, 제1 전극 패드(39)는 제4 발광셀(C4)과 전기적으로 연결되고, 제2 전극 패드(41)는 제1 발광셀(C1)과 전기적으로 연결된다. 즉, 제1 전극 패드(39)는 제1 내지 제3 발광셀(C1, C2, C3)과 전기적으로 연결되지 않고, 제2 전극 패드(41)는 제2 내지 제4 발광셀(C2, C3, C4)과 전기적으로 연결되지 않는다.
그리고 제1 및 제2 전극 패드(39, 41)는 발광소자(10)의 양단에 배치되도록 형성되고, 제1 및 제2 전극 패드(39, 41) 사이에 일정 이상의 공간이 형성되도록 제1 전극 패드(39) 및 제2 전극 패드(41)의 크기를 조절할 수 있다.
도 9를 참조하여, 본 발명의 제5 실시예에 따른 발광소자(10)의 세부 구성에 대해 설명하면, 발광소자(10)는 발광구조체(23), 제1 컨택 전극(31), 제2 컨택 전극(33), 제1 절연층(35) 및 제2 절연층(37)을 더 포함한다.
본 발명의 제5 실시예에 따른 발광소자(10)의 세부 구성에 대해 설명하면서, 제1 실시예에서와 동일한 설명은 생략한다.
발광구조체(23)는 제1 도전형 반도체층(25), 제1 도전형 반도체층(25) 상에 위치하는 활성층(27) 및 활성층(27) 상에 위치하는 제2 도전형 반도체층(29)을 포함한다.
그리고 발광구조체(23)는 제2 도전형 반도체층(29) 및 활성층(27)이 부분적으로 제거되어 제1 도전형 반도체층(25)이 부분적으로 노출된 영역을 포함할 수 있다. 즉, 도 9에 도시된 바와 같이, 제2 도전형 반도체층(29) 및 활성층(27)을 관통하여 제1 도전형 반도체층(25)을 노출시키는 다수의 홀(h)이 형성될 수 있다. 이때, 홀(h)의 형상 및 배치는 다양하게 변형될 수 있다. 또한, 제1 도전형 반도체층(25)이 부분적으로 노출된 영역은 제2 도전형 반도체층(29) 및 활성층(27)을 부분적으로 제거하여 제2 도전형 반도체층(29)과 활성층(27)을 포함하는 메사를 형성할 수도 있다.
발광구조체(23)의 제1 도전형 반도체층(25) 하부에 성장 기판이 구비될 수 있다.
제1 컨택 전극(31) 및 제2 컨택 전극(33)은 각각 제1 도전형 반도체층(25) 및 제2 도전형 반도체층(29)과 오믹 컨택할 수 있다. 제2 컨택 전극(33)은 제2 도전형 반도체층(29)의 상부에 형성되고, 제2 도전형 반도체층(29)의 일부 또는 전체를 덮을 수 있다.
제1 절연층(35)은 발광구조체(23) 상면 및 제2 컨택 전극(33)을 부분적으로 덮도록 형성될 수 있다. 또한, 제1 절연층(35)은 홀(h)의 측면을 덮도록 형성될 수 있고, 홀(h)의 저면에 제1 도전형 반도체층(25)이 부분적으로 노출되도록 형성될 수 있다. 그리고 제2 컨택 전극(33)의 일부가 노출되도록 제1 절연층(35)에 하나 이상의 개구부가 형성될 수 있다.
제1 컨택 전극(31)은 제2 컨택 전극(33)의 일부를 노출시키는 개구부가 형성된 부분을 제외한 제1 절연층(35) 전체를 덮도록 형성될 수 있다. 그에 따라 제1 절연층(35)의 일부는 제1 컨택 전극(31)과 제2 컨택 전극(33) 사이에 개재될 수 있다.
한편, 제1 절연층(35)은 발광구조체(23)의 측면의 일부를 포함하여 덮을 수 있도록 형성될 수 있다.
제1 컨택 전극(31)은 발광구조체(23)를 부분적으로 덮도록 형성된다. 제1 컨택 전극(31)은 홀(h)을 메꾸도록 형성되어 홀(h)에 대응하는 부분에 위치하는 제1 절연층(35)이 덮지 않은 제1 도전형 반도체층(25)과 오믹 컨택된다. 본 발명의 제1 실시예에서 제1 컨택 전극(31)은 제1 절연층(35)의 일부를 제외한 제1 절연층(35) 전체를 덮도록 형성될 수 있다. 그에 따라 제1 컨택 전극(31)에 의해 발광구조체(23)에서 발광된 빛이 반사될 수 있으며, 제1 컨택층과 제2 컨택층이 제1 절연층(35)에 의해 서로 전기적으로 절연될 수 있다.
제2 절연층(37)은 제1 컨택 전극(31)을 일부를 제외한 전체적으로 덮도록 형성된다. 제2 절연층(37)에는 제1 컨택 전극(31)을 부분적으로 노출시키는 제1 개구부 및 제2 컨택 전극(33)을 부분적으로 노출시키는 제2 개구부(op2)가 형성될 수 있다. 이때, 제1 개구부 및 제2 개구부(op2)는 각각 하나 이상 형성될 수 있다.
제1 전극 패드(39) 및 제2 전극 패드(41)는 발광구조체(23) 상에 위치할 수 있고, 각각 제1 컨택 전극(31) 및 제2 컨택 전극(33)과 전기적으로 연결될 수 있다. 제1 전극 패드(39)는 제1 개구부를 통해 제1 컨택 전극(31)과 직접 접촉되어 전기적으로 연결되고, 제2 전극 패드(41)는 제2 개구부(op2)를 통해 제2 컨택 전극(33)과 직접 접촉되어 전기적으로 연결된다.
이때, 본 발명의 제5 실시예에서 제1 전극 패드(39)는 제4 발광셀(C4)과 전기적으로 연결되므로, 제1 개구부는 제4 발광셀(C4)에 형성될 수 있다. 그에 따라 도 9에 도시된 바와 같이, 제1 전극 패드(39)는 제2 발광셀(C2)과 전기적으로 연결되지 않고, 제2 절연층(37) 상부에 배치된다.
또한, 제1 발광셀(C1)과 제2 발광셀(C2)이 직렬 연결되기 위해 제1 발광셀(C1)의 제1 컨택 전극(31)이 제2 발광셀(C2)의 제2 컨택 전극(33)과 전기적으로 접촉된다. 이때, 제1 발광셀(C1)의 제1 컨택 전극(31)은 제1 발광셀(C1)과 제2 발광셀(C2) 사이에 이격된 공간을 메울 수 있다.
그리고 제1 전극 패드(39) 및 제2 전극 패드(41)가 수십 ㎛ 이상의 두께를 가지도록 형성되어 발광소자(10)는 그 자체로 칩 스케일 패키지로 이용될 수 있다.
또한, 제1 전극 패드(39) 및 제2 전극 패드(41)는 단일층 또는 다중층으로 형성될 수 있고, 전기적 도전성을 갖는 물질을 포함할 수 있다.
도 10은 본 발명의 제5 실시예에 따른 발광소자와 돔형 렌즈를 적용한 발광 다이오드를 도시한 도면이다. 그리고 도 11은 본 발명의 제5 실시예에 따른 발광소자와 전반사 렌즈를 적용한 발광 다이오드를 도시한 도면이다.
본 발명의 제5 실시예에 따른 발광소자(10)를 이용하여 발광 다이오드를 구성하면, 발광소자(10)를 인쇄회로기판(1200)에 실장하고, 발광소자(10)의 상부에 돔형 렌즈(1310)를 결합할 수 있다. 돔형 렌즈(1310)는 발광소자(10)에서 발광된 빛이 입사되는 입광면(1312), 상부면에 위치한 출광면(1314)이 형성된다. 입광면(1312)은 평면 평상으로 형성될 수 있고, 필요에 따라 다양하게 변형될 수 있다. 그리고 출광면(1314)은 단면이 원형 또는 변형된 원형의 곡률을 가지는 면으로 형성될 수 있다.
그리고 인쇄회로기판(1200)은 발광소자(10)가 실장되고, 발광소자(10)의 제1 전극 패드(39) 및 제2 전극 패드(41)를 통해 외부에서 인가된 전원을 공급할 수 있다. 또한, 인쇄회로기판(1200)의 하부에 발광소자(10)에서 전달된 열을 방열하기 위한 방열부가 형성될 수 있다.
이렇게 구성한 본 발명의 제5 실시예에 따른 발광소자(10)가 적용된 발광 다이오드와 동일한 구성의 종래의 발광 다이오드의 광효율을 비교하여 측정한 결과, 종래의 발광 다이오드의 광효율이 100%로 나타날 때, 본 발명의 제5 실시예에 따른 발광 다이오든 100.7%의 광효율을 갖는 것을 확인할 수 있다.
이때, 상기와 같이 종래의 발광 다이오드와 본 발명의 제5 실시예에 따른 발광 다이오드의 비교는 색좌표 CIEx가 0.330인 동일한 단일 형광체를 적용하였다.
그리고 도 11에 도시된 바와 같은 전반사 렌즈(1320)가 돔형 렌즈를 대신하여 적용되는 경우에도 본 발명의 제5 실시예에 따른 발광 다이오드에서 발광된 빛이 중앙에서의 휘도를 높일 수 있어, 발광 다이오드의 광효율을 높일 수 있다.
전반사 렌즈(1320)는 상부면에서 전반사 기능을 갖는 TIR 렌즈일 수 있다. 즉, 전반사 렌즈(1320)는 발광소자(10)에서 발광된 빛이 입사되는 입광면(1322)과 상부면에 위치한 반사부(1324) 및 측면에 위치한 출광면(1326)이 형성된다. 그에 따라 발광소자(10)에서 발광된 빛이 전반사 렌즈(1310)에 입사되어 전반사 렌즈(1310)의 측면으로 빛이 반사되어 출광된다. 이때, 본 실시예에서 입광면(1322)이 평면 형상으로 형성된 것으로 도시하였지만, 필요에 따라 오목한 형상으로 형성될 수 있다.
도 12는 본 발명의 제6 실시예에 따른 발광소자의 하부면을 도시한 저면도이고, 도 13의 (a), 도 13의 (b) 및 도 13의 (c)는 각각 도 12의 절취선 AA', BB' 및 CC'를 따라 취해진 단면도이다.
도 12 및 도 13을 참조하면, 본 발명의 제6 실시예에 따른 발광소자(10)는, 제1 내지 제4 발광셀(C1, C2, C3, C4), 제1 전극 패드(39), 제2 전극 패드(41) 및 방열패드(43)를 포함한다.
도 12에 도시된 바와 같이, 본 발명의 제6 실시예에서, 네 개의 발광셀(C1, C2, C3, C4)이 이용된 것에 대해 설명하되, 발광셀의 개수는 필요에 따라 더 적거나 더 많을 수 있다.
제1 내지 제4 발광셀(C1, C2, C3, C4)은 서로 직렬로 연결되며, 제1 내지 제4 발광셀(C1, C2, C3, C4) 중 제3 발광셀(C3)은 발광소자(10)의 중앙에 배치되고, 나머지 발광셀(C1, C2, C4)은 제3 발광셀(C3)을 둘러싸도록 배치된다. 그리고 제1 및 제2 전극 패드(39, 41)를 통해 인가되는 전류가 제1 발광셀(C1)에서 제4 발광셀(C4)까지 차례로 흐르도록 제1 내지 제4 발광셀(C1, C2, C3, C4)은 직렬 연결된다.
이때, 발광소자(10)의 평면 형상이 사각형 형상이고, 제3 발광셀(C3)의 평면 형상이 원형인 것을 일례로 들어 설명하되, 발광소자(10)의 형상 및 제3 발광셀(C3)의 형상은 필요에 따라 삼각형 형상, 사각형 형상, 육각형 형상 및 팔각형 형상 등 다양하게 변형될 수 있다.
원형의 제3 발광셀(C3)이 발광소자(10)의 사각형 형상의 중앙에 배치된 상태에서 제1 발광셀(C1), 제2 발광셀(C2) 및 제4 발광셀(C4)은 사각 형상의 발광소자(10) 형상이 되도록 각각 다른 형상으로 형성된다.
본 발명의 제6 실시예에서 제1 내지 제4 발광셀의 배치에 대해 도 12에 도시된 도면과 같이, 동일 평면상에 배치된 것에 설명한다. 이때, 설명의 편의상 도 12에 도시된 도면을 기준으로 상하좌우를 정의하여 설명한다.
제1 발광셀(C1)은 제3 발광셀(C3)의 우상부측에 배치되고, 제2 발광셀(C2)은 제3 발광셀(C3)의 좌상부측에 배치된다. 그리고 제4 발광셀(C4)은 제3 발광셀(C3)의 하부 측에 배치된다. 그에 따라 제1 발광셀(C1)과 제2 발광셀(C2)은 서로 선대칭 된 형상으로 형성될 수 있다.
그리고 제2 발광셀(C2)은 제1 발광셀(C1)과 전기적으로 연결되는데, 제3 발광셀(C3)의 상부에서 전기적으로 연결되고, 제3 발광셀(C3)과 제3 발광셀(C3)의 좌상부 위치에서 전기적으로 연결된다. 제2 발광셀(C2)은 제4 발광셀(C4)과 전기적으로 절연되도록 일정 거리 이상 이격된다.
제4 발광셀(C4)은 제3 발광셀(C3)과 전기적으로 연결되고, 제1 및 제2 발광셀(C1, C2)과 전기적으로 절연되도록 일정 거리 이상 이격된다.
또한, 본 발명의 제6 실시예에서 제1 내지 제4 발광셀(C1, C2, C3, C4)이 직렬 연결된 것에 대해 설명하였지만, 필요에 따라 병렬연결이나 직병렬 연결될 수 있다.
상기와 같이 제1 내지 제4 발광셀(C1, C2, C3, C4)이 배치된 상태에서 제1 및 제2 전극 패드(39, 41)가 각각 제4 발광셀(C4) 및 제1 발광셀(C1) 상부에 배치된다. 그리고 제1 전극 패드(39)는 제4 발광셀(C4)과 전기적으로 연결되고, 제2 전극 패드(41)는 제1 발광셀(C1)과 전기적으로 연결된다.
그리고 본 실시예에서 제1 및 제2 전극 패드(39, 41)는 다수의 발광셀(C1, C2, C3, C4) 상부의 모서리 측에 삼각형 형상으로 각각 형성되고, 제1 전극 패드(39)와 제2 전극 패드(41) 사이에 방열패드(43)가 육각형 형상으로 형성될 수 있다. 이때, 제1 및 제2 전극 패드(39, 41)의 형상 및 방열패드(43)의 형상은 도시된 것에 한정되지 않고, 필요에 따라 다양하게 변형할 수 있다. 또한, 제1 전극 패드(39), 제2 전극 패드(41) 및 방열패드(43)는 서로 일정거리 이상 이격되어 배치될 수 있다.
상기와 같이, 제3 발광셀(C3)이 발광소자(10)의 중앙에 배치되고, 제1 발광셀, 제2 발광셀 및 제4 발광셀(C1, C2, C4)이 제3 발광셀(C3)을 둘러싸도록 배치된 상태에서 중앙에 배치된 제3 발광셀(C3)의 전류 밀도를 높여 발광소자(10)의 중앙의 광효율을 높일 수 있다. 제3 발광셀(C3)의 전류 밀도는, 일례로, 제3 발광셀(C3)의 면적을 나머지 발광셀(C1, C2, C4)보다 상대적으로 작은 면적을 가지도록 형성하여 높일 수 있다.
이렇게 제3 발광셀(C3)의 전류 밀도를 높이면 그에 따라 제3 발광셀(C3)에서 열이 집중적으로 발생할 수 있다. 그에 따라 제3 발광셀(C3)에서 발생된 열을 방열하기 위해 방열패드(43)가 구비되며, 본 발명의 제6 실시예에서, 도 12에 도시된 바와 같이, 방열패드(43)는 제3 발광셀(C3) 전체를 덮을 수 있도록 배치될 수 있다.
도 13을 참조하여, 본 발명의 제6 실시예에 따른 발광소자(10)의 세부 구성에 대해 설명하면, 발광소자(10)는 기판(21), 발광구조체(23), 제1 컨택 전극(31), 제2 컨택 전극(33), 제1 절연층(35) 및 제2 절연층(37)을 더 포함한다.
기판(21)은 발광구조체(23)를 성장시킬 수 있는 기판이면 한정되지 않고, 일례로, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알루미늄 기판 등일 수 있다. 이러한 기판(21)은 공지의 기술을 이용하여 발광구조체(23)에서 분리되어 제거될 수 있다. 또한, 도면에 표시하지 않았으나, 발광구조체(23)의 하면에 거칠기가 증가된 면을 가질 수 있다.
발광구조체(23)는 제1 도전형 반도체층(25), 제1 도전형 반도체층(25) 상에 위치하는 활성층(27) 및 활성층(27) 상에 위치하는 제2 도전형 반도체층(29)을 포함한다.
그리고 발광구조체(23)는 제2 도전형 반도체층(29) 및 활성층(27)이 부분적으로 제거되어 제1 도전형 반도체층(25)이 부분적으로 노출된 영역을 포함할 수 있다. 즉, 도 13에 도시된 바와 같이, 제2 도전형 반도체층(29) 및 활성층(27)을 관통하여 제1 도전형 반도체층(25)을 노출시키는 다수의 홀(h)이 형성될 수 있다. 이때, 홀(h)의 형상 및 배치는 다양하게 변형될 수 있다.
제1 컨택 전극(31) 및 제2 컨택 전극(33)은 각각 제1 도전형 반도체층(25) 및 제2 도전형 반도체층(29)과 오믹 컨택될 수 있다. 제2 컨택 전극(33)에 대해 먼저 설명하면, 제2 컨택 전극(33)은 제2 도전형 반도체층(29)의 상부에 형성되고, 제2 도전형 반도체층(29)의 일부 또는 전체를 덮을 수 있다.
제2 컨택 전극(33)은 제2 도전형 반도체층(29)에 오믹 컨택할 수 있는 물질이면 되고, 일례로, 금속성 물질 및 도전성 산화물 중 하나 이상이 포함된 물질일 수 있다.
제1 절연층(35)은 발광구조체(23) 상면에 형성되며, 제2 컨택 전극(33)을 노출시키기 위한 일부를 제외한 전체를 덮도록 형성될 수 있다. 또한, 제1 절연층(35)은 발광구조체(23)에 형성된 홀(h)에 의해 노출된 제2 도전형 반도체층(29)과 활성층(28)을 덮도록 형성된다. 그리고 제1 절연층은 제1 도전형 반도체층(25)과 제1 컨택 전극(31)의 오믹 컨택을 위해 홀(h)의 저면에 제1 도전형 반도체층(25)이 부분적으로 노출되도록 홀(h)의 저면에 형성될 수 있다. 그리고 제1 절연층(35)은 제2 컨택 전극(33)의 부분적으로 노출되도록 제2 컨택 전극(33) 상부에 형성될 수 있다.
제1 절연층(35)은 절연성 물질을 포함할 수 있는데, 일례로, SiO2, SiNx, MgF2 등을 포함할 수 있다. 그리고 제1 절연층(35)은 다중층으로 형성될 수 있으며, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다.
한편, 제1 절연층(35)은 도 14에 도시하지 않았지만, 기판(21)의 일부를 포함하여 덮을 수 있도록 형성될 수 있다. 제1 절연층(35)은 발광소자(10)의 제조 과정에서 칩 단위 개별화(isolation)의 여부에 따라 달라질 수 있다. 발광소자(10)의 제조 과정에서 웨이퍼를 칩 단위로 개별화한 후에 제1 절연층(35)을 형성하는 경우, 기판(21)의 일부를 제1 절연층(35)에 의해 덮일 수 있다.
제1 컨택 전극(31)은 발광구조체(23)의 상부에 형성되는데, 제1 절연층(35)의 일부를 제외한 제1 절연층(35) 전체를 덮도록 형성될 수 있다. 이때, 제1 컨택 전극(31)은 발광구조체(23)에 형성된 홀(h)을 채우도록 형성됨에 따라 홀(h)의 저면에 노출된 제1 도전형 반도체층(25)과 오미 컨택된다. 상기와 같이, 제1 컨택 전극(31)이 제1 절연층(35)의 대부분을 덮도록 형성됨에 따라 발광구조체(23)에서 발광된 빛이 제1 컨택 전극(31)에서 반사될 수 있다.
그리고 제1 컨택 전극(31)과 제2 컨택 전극(33)은 제1 절연층(35)에 의해 서로 전기적으로 절연될 수 있다.
제2 절연층(37)은 제1 컨택 전극(31)의 일부를 제외한 전체적으로 덮도록 형성된다. 제2 절연층(37)에는 도 13의 (c)에 도시된 바와 같이, 제1 컨택 전극(31)을 부분적으로 노출시키는 제1 개구부(op1)가 형성될 수 있고, 도 13의 (a)에 도시된 바와 같이, 제2 컨택 전극(33)을 부분적으로 노출시키는 제2 개구부(op2)가 형성될 수 있다. 이때, 제2 개구부(op2)는 제1 절연층(35), 제1 컨택 전극(31) 및 제2 절연층(37)에 걸쳐 형성될 수 있다. 그리고 제1 개구부(op1) 및 제2 개구부(op2)는 각각 하나 이상 형성될 수 있다.
제1 전극 패드(39) 및 제2 전극 패드(41)는 제2 절연층(37) 상에 위치하며, 각각 제1 컨택 전극(31) 및 제2 컨택 전극(33)과 전기적으로 연결될 수 있다. 제1 전극 패드(39)는 제1 개구부(op1)를 통해 제1 컨택 전극(31)과 접촉되어 전기적으로 연결되고, 제2 전극 패드(41)는 제2 개구부(op2)를 통해 제2 컨택 전극(33)과 접촉되어 전기적으로 연결된다.
이때, 본 발명의 제6 실시예에서 제1 전극 패드(39)는 도 13의 (c)에 도시된 바와 같이, 제4 발광셀(C4)과 전기적으로 연결되므로, 제1 개구부(op1)는 제4 발광셀(C4)에 형성될 수 있다.
또한, 도 13의 (b)에 도시된 바와 같이, 제1 발광셀(C1)과 제2 발광셀(C2)은 동일한 기판(21) 상에 형성될 수 있고, 제1 발광셀(C1)과 제2 발광셀(C2) 사이는 이격된 공간이 형성된다. 이때, 제1 발광셀(C1)과 제2 발광셀(C2) 사이의 이격된 공간의 측면 및 저면은 제1 발광셀(C1)의 제1 절연층(35)에 의해 덮일 수 있다.
제1 발광셀(C1)과 제2 발광셀(C2)이 직렬 연결되기 위해 제1 발광셀(C1)의 제1 컨택 전극(31)이 제2 발광셀(C2)의 제2 컨택 전극(33)과 전기적으로 접촉된다. 이때, 제1 발광셀(C1)의 제1 컨택 전극(31)은 제1 발광셀(C1)과 제2 발광셀(C2) 사이에 이격된 공간을 메울 수 있다.
그리고 제1 전극 패드(39) 및 제2 전극 패드(41)는 수십 ㎛ 이상의 두께를 가지도록 형성됨에 따라 발광소자(10)는 그 자체로 칩 스케일 패키지로 이용될 수 있다.
방열패드(43)는 제2 절연층(37)의 평면상에 형성될 수 있고, 제2 절연층(37)과 접촉되어 형성될 수 있다. 방열패드(43)의 두께는 제1 및 제2 전극 패드(39, 41)와 동일한 두께로 형성되거나 제1 및 제2 전극 패드(39, 41)보다 작은 두께를 가지도록 형성될 수도 있다. 그리고 방열패드(43)의 면적은 제1 및 제2 전극 패드(39, 41)의 평면상의 면적보다 넓은 면적을 가지도록 형성될 수 있어 도 12에 도시된 바와 같이, 적어도 세면 이상이 외면으로 노출될 수 있다. 일례로, 방열패드의 면적은 발광소자의 평면 형상의 50% 이상이 되도록 형성할 수 있으며, 방열패드의 면적이 커질수록 보다 방열 효율을 높일 수 있다.
본 발명의 제6 실시예에서 제1 전극 패드(39) 및 제2 전극 패드(41)가 발광구조체(23)의 모서리 측에 일정 면적 이하를 가지도록 형성됨에 따라 제1 및 제2 전극 패드(39, 41)가 형성되지 않은 부분 전체에 형성될 수 있다. 이때, 제1 및 제2 전극 패드(39, 41)와 방열패드(43)는 서로 전기적으로 절연되도록 일정 거리 이상 이격되도록 형성될 수 있다. 즉, 방열패드(43)는 제1 및 제2 전극 패드(39, 41)와 동일한 물질로 형성될 수 있으며, 방열패드(43)가 제1 및 제2 전극 패드(39, 41)와 이격되도록 형성하여 방열패드(43)에는 전류가 흐르지 않도록 형성할 수 있다. 여기서, 제1 및 제2 전극 패드(39, 41)의 형상 및 방열패드(43)의 형상은 도시된 것에 한정되지 않고, 필요에 따라 다양하게 변형할 수 있다.
도 14의 (a)는 본 발명의 제6 실시예에 따른 발광소자와 인쇄회로기판의 결합의 일례를 도시한 단면도이다.
본 발명의 일례에 따른 발광 다이오드는 발광소자(10)와 인쇄회로기판(1200)을 포함한다. 발광소자(10)는 상기에서 설명한 바와 같으며, 인쇄회로기판(1200)은 기판 본체(1201), 절연부(1203) 및 리드부(1205)를 포함한다.
본 발명의 일례에서 기판 본체(1201)는 금속으로 형성되고, 발광소자(10)에서 발생된 열이 방열패드(43)를 통해 기판 본체(1201)로 전달되도록 방열패드(43)와 직접 접촉된다. 리드부(1205)는 도시된 바와 같이, 둘 이상 형성되고, 발광소자(10)가 인쇄회로기판(1200)에 실장될 때, 제1 및 제2 전극 패드(39, 41)와 접촉되어 전기적으로 연결된다. 절연부(1203)는 기판 본체(1201)와 리드부(1205) 사이에 개재되어, 리드부(1205)와 기판 본체(1201)를 절연시킨다.
이때, 기판 본체(1201)는 방열패드(43)와 접촉되도록 리드부(1205)가 형성되지 않은 위치가 돌출 형성되는데, 돌출 형성된 부분의 높이는 리드부(1205)의 높이와 동일하게 돌출된다. 그리고 기판 본체(1201)와 리드부(1205)가 전기적으로 절연되도록 기판 본체(1201)의 돌출 형성된 부분과 리드부(1205)는 서로 일정 거리 이상 이격되도록 형성될 수 있다.
도 14의 (b)는 본 발명의 제6 실시예에 따른 발광소자와 인쇄회로기판의 결합의 다른 예를 도시한 단면도이다.
본 발명의 다른 예에 따른 발광 다이오드는 발광소자(10)와 인쇄회로기판(1200)을 포함하고, 본 발명의 다른 예에 대해 설명하면서, 본 발명의 일례에서와 동일한 구성에 대한 설명은 생략한다.
본 발명의 다른 예에서 기판 본체(1201)는 리드부(1205)가 형성되지 않은 위치가 돌출 형성되는데, 돌출 형성된 위치의 높이는 절연부(1203)의 높이만큼 돌출된다. 그리고 기판 본체(1201)와 리드부(1205)가 전기적으로 절연되도록 기판 본체(1201)의 돌출 형성된 부분과 리드부(1205)는 서로 일정 거리 이상 이격되도록 형성될 수 있다.
그리고 기판 본체(1201)의 돌출 형성된 부분의 상부에 방열부(1207)가 형성된다. 방열부(1207)는 도시된 바와 같이, 리드부(1205)와 일정 거리 이상 이격되어 형성되고, 리드부(1205)와 동일한 높이를 갖는다. 그에 따라 발광소자(10)가 인쇄회로기판(1200)에 실장될 때, 방열부(1207)는 방열패드(43)와 접촉된다. 또한, 방열부(1207)는 리드부(1205)와 동일한 금속으로 형성될 수 있지만, 이에 한정되지 않는다.
도 14의 (c)는 본 발명의 제6 실시예에 따른 발광소자와 인쇄회로기판의 결합의 또 다른 예를 도시한 단면도이다.
본 발명의 또 다른 예에 따른 발광 다이오드는 발광소자(10)와 인쇄회로기판(1200)을 포함하고, 본 발명의 또 다른 예에 대해 설명하면서, 본 발명의 일례에서와 동일한 구성에 대한 설명은 생략한다.
본 발명의 또 다른 예에서 기판 본체(1201)는 실리콘 또는 세라믹 등의 절연 물질로 형성되고, 리드부(1205)는 기판 본체(1201)의 일면에서 반대면이 타면으로 관통하여 형성될 수 있다. 그리고 방열부(1207)가 일면 및 타면에 각각 형성될 수 있다. 그에 따라 발광소자(10)가 인쇄회로기판(1200)에 실장될 때, 제1 및 제2 전극 패드(39, 41)는 리드부(1205)와 직접 접촉되고, 방열패드(43)는 방열부(1207)에 직접 접촉될 수 있다. 이때, 리드부(1205)와 방열부(1207)는 서로 이격되도록 형성될 수 있다.
도 15는 본 발명의 제6 실시예에 따른 발광소자와 돔형 렌즈를 적용한 발광 다이오드를 도시한 도면이다.
본 발명의 제6 실시예에 따른 발광소자(10)를 이용하여 발광 다이오드를 구성하면, 발광소자(10)를 인쇄회로기판(1200)에 실장하고, 발광소자(10)의 상부에 돔형 렌즈(1310)를 결합할 수 있다. 돔형 렌즈(1310)는 발광소자(10)에서 발광된 빛이 입사되는 입광면(1312), 상부면에 위치한 출광면(1314)이 형성된다. 입광면(1312)은 평면 평상으로 형성될 수 있고, 필요에 따라 다양하게 변형될 수 있다. 그리고 출광면(1314)은 단면이 원형 또는 변형된 원형의 곡률을 가지는 면으로 형성될 수 있다.
그리고 인쇄회로기판(1200)은 발광소자(10)가 실장되고, 발광소자(10)의 제1 전극 패드(39) 및 제2 전극 패드(41)를 통해 외부에서 인가된 전원을 공급할 수 있다. 또한, 인쇄회로기판(1200)의 하부에 발광소자(10)에서 전달된 열을 방열하기 위한 방열부가 형성될 수 있다.
이렇게 구성한 본 발명의 제6 실시예에 따른 발광소자(10)가 적용된 발광 다이오드와 동일한 구성의 종래의 발광 다이오드의 광효율을 비교하여 측정한 결과, 종래의 발광 다이오드의 광효율이 100%로 나타날 때, 본 발명의 제6 실시예에 따른 발광 다이오든 100.7%의 광효율을 갖는 것을 확인할 수 있다.
이때, 상기와 같이 종래의 발광 다이오드와 본 발명의 제6 실시예에 따른 발광 다이오드의 비교는 색좌표 CIEx가 0.330인 동일한 단일 형광체를 적용하였다.
도 16은 본 발명의 제6 실시예에 따른 발광소자와 오목형 렌즈를 적용한 발광 다이오드를 도시한 도면이다.
도 16에 도시된 바와 같은 오목형 렌즈(1320)가 돔형 렌즈를 대신하여 적용되는 경우에도 본 발명의 제6 실시예에 따른 발광 다이오드에서 발광된 빛이 중앙에서의 휘도를 높일 수 있어, 발광 다이오드의 광효율을 높일 수 있다.
오목형 렌즈(1320)는 TIR 렌즈일 수 있다. 즉, 오목형 렌즈(1320)는 발광소자(10)에서 발광된 빛이 입사되는 입광면(1322)과 상부면에 위치한 반사부(1324) 및 측면에 위치한 출광면(1326)이 형성된다. 그에 따라 발광소자(10)에서 발광된 빛이 오목형 렌즈(1320)에 입사되어 오목형 렌즈(1320)의 측면으로 빛이 반사되어 출광된다. 이때, 본 발명의 제6 실시예에서 입광면(1322)이 평면 형상으로 형성된 것으로 도시하였지만, 필요에 따라 볼록한 형상으로 형성될 수 있다.
도 17은 본 발명의 제6 실시예에 따른 발광소자, 인쇄회로기판 및 렌즈를 적용한 발광 다이오드를 도시한 도면이다.
도 17의 (a) 내지 (c)는 본 발명의 제6 실시예에 따른 발광소자(10)가 도 14에 도시된 인쇄회로기판(1200)에 실장된 상태에서 발광소자(10) 상부에 돔형 렌즈(1310)가 형성된 것을 도시한 것이다. 도 17의 (a) 내지 (c)에 도시된 바와 같이, 발광소자(10)가 실장된 인쇄회로기판(1200)의 전체를 덮도록 형성될 수 있고, 발광소자(10)의 제1 및 제2 전극 패드(39, 41)는 리드부(1205)에 직접 접촉하여 전기적으로 연결될 수 있다. 그리고 방열패드(43)는 인쇄회로기판(1200)의 방열부(1207)에 직접 접촉되거나 인쇄회로기판(1200)이 금속으로 형성된 경우에는 인쇄회로기판(1200)에 직접 접촉될 수 있다.
이때, 본 발명의 제6 실시예에서 설명한 돔형 렌즈(1310) 또는 오목형 렌즈(1320)에는 발광소자(10)에서 방출된 빛을 파장변환시키는 형광체가 포함될 수 있다. 형광체는 발광소자(10)에서 발광된 빛을 다양한 색상으로 구현할 수 있으며, 특히 백색광과 같은 혼합광을 구현할 수도 있다.
도 18은 본 발명의 제7 실시예에 따른 발광소자를 구체적으로 도시한 평면도이고, 도 19는 본 발명의 제7 실시예에 따른 발광소자를 간략히 도시한 평면도이다. 도 20a는 도 18의 절취선 AA'를 따라 취해진 단면도이고, 도 20b는 도 18의 BB'를 따라 취해진 단면도이며, 도 20c는 도 18의 절취선 CC'를 따라 취해진 단면도이다. 도 21은 본 발명의 제7 실시예에 따른 발광소자의 제1 컨택 전극과 제1 도전형 반도체층이 오믹 컨택되는 위치를 촬영한 분석사진이고, 도 22는 본 발명의 제7 실시예에 따른 발광소자의 가장자리 단면을 촬영한 분석사진이다. 도 23은 본 발명의 제7 실시예에 따른 발광소자의 제1 컨택 전극과 제2 컨택 전극이 오믹 컨택되는 위치를 촬영한 분석사진이다.
본 발명의 제7 실시예에 따른 발광소자(10)는 도 18 내지 도 20에 도시된 바와 같이, 제1 내지 제3 발광셀(C1, C2, C3), 제1 전극 연결부(D1), 제2 전극 연결부(D2), 제1 전극 패드(39) 및 제2 전극 패드(41)를 포함한다.
도 18 및 도 19에 도시된 바와 같이, 본 발명의 제7 실시예에서 발광소자(10)는 제1 내지 제3 발광셀(C1, C2, C3)이 전기적으로 직렬로 연결되고, 제1 내지 제3 발광셀(C1, C2, C3)은 대체로 동일한 면적을 갖도록 형성된다. 그에 따라 제1 내지 제3 발광셀(C1, C2, C3)은 나란하게 서로 인접한 상태로 배치된다.
그리고 제1 발광셀(C1)은 제2 발광셀(C2)과 제1 전극 연결부(D1)에 의해 전기적으로 연결되고, 제2 발광셀(C2)은 제3 발광셀(C3)과 제2 전극 연결부(D2)에 의해 전기적으로 연결된다. 즉, 제1 내지 제3 발광셀(C1, C2, C3)은 제1 및 제2 전극 연결부(D1, D2)에 의해 전기적으로 직렬 연결된다.
그리고 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 제1 내지 제3 발광셀(C1, C2, C3)의 일부를 덮도록 형성되며, 서로 일정 거리 이상 이격된 상태로 배치된다. 제1 및 제2 전극 패드(41)는 외부 전원과 연결되어, 발광소자(10)에 전원이 인가된다.
그리고 제2 전극 패드(41)는 제1 발광셀(C1)과 전기적으로 연결되고, 제2 전극 패드(41)는 제3 발광셀(C3)과 전기적으로 연결된다. 즉, 도 19에 도시된 바와 같이, 외부 전원으로부터 전류가 제2 전극 패드(41)를 통해 제1 발광셀(C1), 제2 발광셀(C2) 및 제3 발광셀(C3)을 통해 제1 전극 패드(39)로 흐른다. 이때, 제2 전극 패드(41)에서 인가된 전류가 제1 내지 제3 발광셀(C1, C2, C3) 전역에 고르게 분산되도록 하기 위해 제1 전극 연결부(D1) 및 제2 전극 연결부(D2)가 최대한 이격된 위치에 배치시킬 수 있다.
즉, 제1 전극 연결부(D1)는 제2 발광셀(C2)의 상부에 형성되고, 제2 전극 연결부(D2)는 제3 발광셀(C3)의 상부에 형성되어, 제1 전극 연결부(D1)는 제1 및 제2 발광셀(C1, C2)을 전기적으로 연결하고, 제2 전극 연결부(D2)는 제2 및 제3 발광셀(C2, C3)을 전기적으로 연결한다. 이때, 제1 전극 연결부(D1)와 제2 전극 연결부(D2)가 서로 최대한 이격되도록 배치하기 위해 제2 발광셀을 기준으로 설명하면 다음과 같다. 제2 발광셀(C2)을 기준으로 제1 전극 연결부(D1)는 제2 발광셀(C2)의 일 측에 형성되고, 제2 전극 연결부(D2)는 제2 발광셀(C2)의 일 측에 반대 측인 타 측에 형성된다. 또한, 제1 전극 연결부(D1)와 제2 전극 연결부(D2)가 제2 발광셀(C2)을 기준으로 최대한 이격되도록 제2 발광셀(C2)을 기준으로 대각 방향에 배치되도록 한다.
도 18에 도시된 바와 같이, 본 발명의 제7 실시예에 따른 발광소자(10)는 세 개의 발광셀(C1, C2, C3)이 일렬로 나란하게 배치된다. 그리고 제1 발광셀(C1)의 일부는 제2 전극 패드(41)와 전기적으로 연결되므로 제2 전극 패드(41)와 전기적으로 연결되지 않는 위치에 제1 전극 연결부(D1)가 형성되도록 할 수 있다. 그리고 제2 전극 연결부(D2)는 제1 전극 연결부(D1)와 최대한 거리가 이격되도록 제2 발광셀(C2)을 기준으로 제1 전극 연결부(D1)의 대각 방향에 배치되도록 할 수 있다. 그에 따라 제3 발광셀(C3)의 일부에 제2 전극 연결부(D2)가 형성되고, 제2 전극 연결부(D2)가 형성되지 않는 위치에서 제3 발광셀(C3)은 제1 전극 패드(39)와 전기적으로 연결될 수 있다.
그에 따라 도 19에 도시된 바와 같이, 전류는 제1 내지 제3 발광셀(C1, C2, C3)의 전역을 거쳐 흐를 수 있다.
여기서, 제1 전극 패드(39) 및 제2 전극 패드(41)가 각각 제1 내지 제3 발광셀(C1, C2, C3)에 걸쳐 배치됨으로써, 제1 내지 제3 발광셀(C1, C2, C3)에서 인가된 전류에 의해 발생된 열을 보다 효과적으로 외부로 방출할 수 있다.
도 20을 참조하여, 제1 내지 제3 발광셀(C1, C2, C3)의 세부구성에 대해 설명한다.
도 20a에 도시된 바와 같이, 제1 내지 제3 발광셀(C1, C2, C3)은 각각 기판(21), 발광구조체(23), 제1 컨택 전극(31), 제2 컨택 전극(33), 제1 절연층(35), 제2 절연층(37), 제3 절연층, 제1 전극 패드(39) 및 제2 전극 패드(41)를 포함한다.
기판(21)은 발광구조체(23)를 성장시킬 수 있는 기판이면 한정되지 않고, 일례로, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알미늄 기판 등일 수 있다. 그리고 본 발명의 제7 실시예에서 기판(21)의 상면에 다수의 패턴(21a)이 형성될 수 있다. 기판(21) 상면에 형성된 다수의 패턴(21a)은 도 20a에 도시된 바와 같이, 기판(21) 상면에 다수의 돌기 형상으로 형성될 수 있고, 각 패턴(21a) 형상의 상면은 피크(peak)가 형성될 수 있으며, 평평한 면으로 형성될 수도 있다. 여기서, 도 20a 및 도 22에 도시된 바와 같이, 기판(21)의 상면에 형성된 다수의 패턴(21a)은 상면에 발광구조체(23)가 형성되지 않은 위치에서 작은 크기를 가질 수 있다.
또한, 기판(21)은 공지의 기술을 이용하여 발광구조체(23)에서 분리될 수 있으며, 그에 따라 발광구조체(23)의 하면에 거칠기가 증가된 면을 가질 수 있다.
발광구조체(23)는 제1 도전형 반도체층(25), 제1 도전형 반도체층(25) 상에 위치하는 활성층(27) 및 활성층(27) 상에 위치하는 제2 도전형 반도체층(29)을 포함한다.
그리고 발광구조체(23)는 제2 도전형 반도체층(29) 및 활성층(27)이 부분적으로 제거되어 제1 도전형 반도체층(25)이 부분적으로 노출된 영역을 포함할 수 있다. 즉, 도 20a에 도시된 바와 같이, 제2 도전형 반도체층(29) 및 활성층(27)을 관통하여 제1 도전형 반도체층(25)을 노출시키는 제1 홀(h1)이 형성될 수 있다. 이때, 제1 홀(h1)의 형상 및 배치는 다양하게 변형될 수 있다.
또한, 발광구조체(23)는 활성층(27)과 제2 도전형 반도체층(29)을 포함하는 메사를 포함할 수 있고, 메사는 제1 도전형 반도체층(25)의 일부를 더 포함할 수 있다. 그리고 제1 홀(h1)은 메사에 형성되어 제1 도전형 반도체층(25)을 노출시킬 수 있으며, 제1 홀(h1)을 다수 개가 형성될 수 있다.
제1 컨택 전극(31) 및 제2 컨택 전극(33)은 각각 제1 도전형 반도체층(25) 및 제2 도전형 반도체층(29)과 오믹 컨택될 수 있다. 먼저 제2 컨택 전극(33)에 대해 설명하면, 제2 컨택 전극(33)은 제2 도전형 반도체층(29) 상부를 덮도록 형성되는데, 제2 컨택 전극(33)은 메사의 상부에 형성될 수 있다.
제2 컨택 전극(33)은 제2 도전형 반도체층(29)에 오믹 컨택할 수 있는 물질로 구성되며, 일례로, 금속성 물질이나 도전성 산화물이 포함된 물질일 수 있다. 제2 컨택 전극(33)이 금속성 물질을 포함하는 경우, 제2 컨택 전극(33)은 제2 도전형 반도체층(29)과 오믹 컨택하는 반사층(미도시)과 반사층을 보호하기 위해 반사층을 덮는 커버층(미도시)을 포함할 수 있다. 여기서, 반사층은 금속을 포함할 수 있고, 단일층이나 다중층으로 형성될 수 있다. 제2 컨택 전극(33)이 다중층으로 형성될 때, 제2 컨택 전극(33)은 Ti, Ni 및 Au를 포함할 수 있으며, Ti 및 Ni가 교대로 적층된 구조상에 Au 및 Ti가 차례로 적층된 구조일 수 있다.
제1 절연층(35)은 발광구조체(23) 상면에 형성되되, 제2 컨택 전극(33)을 덮도록 형성될 수 있다. 제1 절연층(35)은 메사에 형성된 제1 홀(h1)의 측면을 덮도록 형성될 수 있다. 또한, 도 20b 및 도 20c에 도시된 바와 같이, 제1 절연층(35)에는 제2 컨택 전극(33)을 일부 노출시키기 위한 제2 홀(h2)이 형성될 수 있다. 그에 따라 제2 홀(h2)을 통해 제2 컨택 전극(33)에 인접한 발광셀의 제1 컨택 전극(31)이 오믹 컨택할 수 있다.
제1 절연층(35)은 절연성 물질을 포함하며, 일례로, SiO2, SiNx, MgF2 등을 포함할 수 있고, 다중층으로 형성될 수 있으며, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다.
또한, 도 20a 내지 도 20c에 도시된 바와 같이, 제1 절연층(35)은 기판(21)의 일부를 덮도록 형성될 수 있다. 이는 발광소자(10)의 제조 과정에서 칩 단위 개별화(isolation)의 여부에 따라 달라질 수 있는데, 발광소자(10)의 제조 과정에서 웨이퍼를 칩 단위로 개별화한 다음, 제1 절연층(35)을 형성함으로써, 제1 절연층(35)이 기판(21)의 일부를 덮도록 형성될 수 있다. 그에 따라 제1 절연층(35)은 기판(21)의 측면으로 노출된 발광구조체(23)의 측면을 덮도록 형성될 수 있고, 발광소자(10)의 양측 끝단까지 기판(21)을 덮도록 형성될 수 있다.
이때, 제1 절연층(35)이 기판(21)의 일부를 덮도록 형성될 때, 기판(21)에 형성된 다수의 패턴(21a)을 완전히 덮지 않고, 일부만 덮도록 형성될 수 있다. 그에 따라 해당 위치에서 제1 절연층(35)의 상부로 기판(21)의 다수의 패턴(21a)이 노출될 수 있다.
그리고 도 20c에 도시된 바와 같이, 발광셀과 발광셀 사이에 이격된 공간에서도 기판(21)의 일부를 덮도록 형성될 수 있다.
한편, 제1 절연층(35)은 예비절연층(pre-insulation layer, 35a) 및 주절연층(main-insulation layer, 35b)을 포함할 수 있다. 예비절연층(35a)은 주절연층(35b)에 앞서 형성될 수 있고, 그에 따라 예비절연층(35a)은 주절연층(35b) 하부에 위치할 수 있다.
예비절연층(35a)은 발광구조체(23)의 일부를 덮을 수 있으며, 제2 컨택 전극(33)의 상면 일부나 제2 컨택 전극(33)의 측면을 덮도록 형성될 수 있다. 예비절연층(35a)은 발광구조체(23) 상면을 덮도록 형성된 다음, 식각을 통해 제2 도전형 반도체층(29) 일부가 노출될 수 있다. 이렇게 노출된 제2 도전형 반도체층(29) 상에 제2 컨택 전극(33)이 형성될 수 있다. 그에 따라 예비절연층(35a)은 제2 컨택 전극(33)과 접속할 수 있다.
또한, 예비절연층(35a)은 제2 컨택 전극(33)의 형성 과정 중에 형성될 수 있다. 일례로, 제2 컨택 전극(33)이 도전형 산화물층(미도시)과 반사전극층(미도시)을 포함할 때, 제2 도전형 반도체층(29) 상에 도전성 산화물층을 형성하고, 반사전극층을 형성하기 전에 예비절연층(35a)을 형성할 수 있다. 반사전극층이 형성된 다음, 반사전극층을 덮는 주절연층(35b)을 형성하여 제1 절연층(35)이 형성될 수 있다. 본 실시예에서 예비절연층(35a)의 두께는 약 1000Å일 수 있으며, 제2 컨택 전극(33)의 두께는 약 11kÅ일 수 있다.
본 발명의 제7 실시예에서 예비절연층(35a)은 주절연층(35b)과 서로 동일한 물질로 형성될 수 있으며, 예컨대 SiO2를 포함할 수 있다.
여기서, 주절연층(35b)을 형성하기 전에 발광소자(10)의 칩 단위 개별화(isolation)를 위해 발광소자(10)의 가장자리를 에칭(etching)할 수 있는데, 이 과정에서 기판(21)의 가장자리 측에 노출된 다수의 패턴(21a)이 같이 에칭될 수 있다. 그에 따라 도 20a에 도시된 바와 같이, 노출된 다수의 패턴(21a)은 발광구조체(23)에 의해 덮인 다수의 패턴(21a)보다 작은 크기로 형성될 수 있다.
제1 컨택 전극(31)은 제1 절연층(35) 상부에 형성되고, 제1 절연층(35)의 일부를 제외한 전체를 덮도록 형성된다. 그에 따라 메사에 형성된 제1 홀(h1) 및 제1 절연층(35)에 형성된 제2 홀(h2)을 채울 수 있다. 제1 컨택 전극(31)은 도 20a에 도시된 바와 같이, 메사에 형성된 제1 홀(h1)을 통해 제1 도전형 반도체층(25)과 오믹 컨택된다. 그리고 도 20b 및 도 20c에 도시된 바와 같이, 제1 컨택 전극(31)은 제1 절연층(35)에 형성된 제2 홀(h2)을 인접한 다른 발광셀의 제2 컨택 전극(33)과 오믹 컨택될 수 있다.
여기서, 제1 홀(h1) 및 제2 홀(h2)을 형성하기 위해 제1 절연층(35)을 식각하는데, 이 과정에서 제1 홀(h1)에 의해 노출되는 제1 도전형 반도체층(25)의 표면 일부가 같이 식각될 수 있으며, 제2 홀(h2)에 의해 노출되는 제2 컨택 전극(33)의 일부가 같이 식각될 수 있다.
이렇게 제1 홀(h1)을 형성하기 위해 제1 절연층(35)을 식각하는 과정에서 제1 도전형 반도체층(25)의 표면 일부가 제1 절연층(35)과 같이 식각될 수 있다. 그에 따라 도 21에 도시된 바와 같이, 제1 홀(h1)이 형성된 위치에서 제1 도전형 반도체층(25)은 제1 홀(h1)이 형성된 위치에 단차가 형성될 수 있다.
그리고 상기에서 설명한 바와 같이, 제2 컨택 전극(33)이 Ti 및 Ni가 교대로 적층된 구조상에 Au 및 Ti가 차례로 적층된 구조이면, 제1 절연층(35)이 식각되는 과정에서 제2 컨택 전극(33)의 최상층에 적층된 Ti도 같이 식각될 수 있다. 그에 따라 제1 절연층(35)과 제2 컨택 전극(33)이 접하는 위치의 제2 컨택 전극(33)의 최상층은 Ti이고, 제2 홀(h2)에 의해 노출되는 제2 컨택 전극(33)의 최상층은 Au가 될 수 있다. 그러므로 제2 홀(h2)을 통해 제1 컨택 전극(31)은 최상층이 Au인 제2 컨택 전극(33)과 오믹 컨택될 수 있다. 여기서, 제1 컨택 전극(31)이 식각되면서 기존 최상층의 Ti는 식각되고, 그 다음 층인 Au의 일부도 같이 식각될 수 있다. 그에 따라 도 23에 도시된 바와 같이, 제2 홀(h2)이 형성된 위치에서 제1 컨택 전극(31)은 단차가 형성될 수 있다. 이때, 제1 절연층(35)은 건식 식각(dry etching) 방식으로 식각될 수 있다.
또한, 제1 컨택 전극(31)은 제1 절연층(35)의 일부를 제외한 전체를 덮도록 형성되는데, 그에 따라 발광구조체(23)에서 발광된 빛이 제1 컨택 전극(31)에서 반사될 수 있다. 도 20a 내지 도 20c에 도시된 바와 같이, 제1 컨택 전극(31)은 기판(21)의 측면을 덮도록 형성되고, 발광셀들의 사이에 이격된 공간의 측면도 덮도록 형성됨에 따라 발광구조체(23)에서 발광된 빛은 제1 컨택 전극(31)에서 반사되어 외부로 방출될 수 있다. 그에 따라 발광소자(10)의 광효율을 극대화할 수 있다.
여기서, 제1 컨택 전극(31)은 도 18 및 도 19에서의 제1 및 제2 전극 연결부(D1, D2)의 역할을 한다. 즉, 도 20c를 참조하면, 제1 발광셀(C1)의 제1 컨택 전극(31)은 제1 발광셀(C1)과 제2 발광셀(C2)의 이격된 공간을 거쳐 제2 발광셀(C2)의 제2 컨택 전극(33) 상부까지 연장 형성된다. 제1 발광셀(C1)의 제1 컨택 전극(31)은 제2 발광셀(C2)의 메사, 제1 절연층(35) 및 제2 컨택 전극(33)의 일부를 덮도록 형성되며, 제2 발광셀(C2)의 제1 절연층(35)에 형성된 제2 홀(h2)을 통해 제2 발광셀(C2)의 제2 컨택 전극(33)과 오믹 컨택된다. 그리고 제2 발광셀(C2)의 제1 컨택 전극(31)은 제1 발광셀(C1)의 제1 컨택 전극(31)과 일정 거리 이격된 상태로 제2 발광셀(C2)의 제1 절연층(35)을 덮도록 형성된다.
그에 따라 제1 컨택 전극(31)은 도 20c에 도시된 바와 같이, 인접한 발광셀의 측면을 덮도록 형성될 수 있다. 즉, 제1 발광셀(C1)의 제1 컨택 전극(31)은 제1 발광셀(C1)의 상부에서 연장되어 제2 발광셀(C2)의 측면과 함께 제2 발광셀(C2)의 상부 일부를 덮도록 형성될 수 있다.
또한, 상기에서 설명한 바와 같이, 제1 컨택 전극(31)은 다수의 제1 홀(h1)을 통해 제1 도전형 반도체층(25)과 오믹 컨택할 수 있는데, 이때, 도 19 및 도 20b에 도시된 바와 같이, 다수의 제1 홀(h1) 사이에 제1 전극 연결부(D1) 또는 제2 전극 연결부(D2)가 위치할 수 있다. 즉, 도 20b를 이용하여 설명하면, 제3 발광셀(C3)에서 제1 컨택 전극(31)이 다수의 메사를 덮도록 형성되면서 제1 홀(h1)들을 통해 제1 도전형 반도체층(25)과 오믹 컨택하도록 형성된다. 이때, 제2 발광셀(C2)의 제1 컨택 전극(31)이 연장되어 제1 홀(h1)들 사이에 배치된 제2 홀(h2)을 통해 제2 도전형 반도체층(29)과 오믹 컨택하여 제2 전극 연결부(D2)가 형성될 수 있다. 다시 말해, 제2 전극 연결부(D2)는 제1 홀(h1)들 사이에 배치될 수 있다.
제1 컨택 전극(31)은 상기에서 설명한 바와 같이, 제1 도전형 반도체층(25)과 오믹 컨택되고 빛을 반사시키는 역할을 한다. 그에 따라 제1 컨택 전극(31)은 Al층과 같은 고반사성 금속층을 포함할 수 있고, 단일층로 형성되거나 다중층으로 형성될 수 있다. 이때, 고반사성 금속층은, Ti, Cr 또는 Ni 등의 접촉층 상에 형성될 수 있으며, 제1 컨택 전극(31)은 Ni, Pt, Pd, Rh, W, Ti, Al, Mg, Ag 및 Au 중 하나 이상을 포함할 수 있다.
제2 절연층(37)은 제1 컨택 전극(31)의 일부를 제외한 전체를 덮도록 형성될 수 있다. 제2 절연층(37)은 제1 컨택 전극(31)을 부분적으로 노출시키기 위한 제1 개구부(op1)가 형성될 수 있고, 제2 컨택 전극(33)을 부분적으로 노출시키기 위한 제2 개구부(op2)가 형성될 수 있다. 이때, 제2 개구부(op2)는 제1 절연층(35), 제1 컨택 전극(31) 및 제2 절연층(37)에 걸쳐 형성될 수 있으며, 제1 개구부(op1) 및 제2 개구부(op2)는 각각 하나 이상 형성될 수 있다.
제2 절연층(37)에 형성된 제1 개구부(op1)를 통해 제1 전극 패드(39)가 제1 컨택 전극(31)과 오믹 컨택 할 수 있고, 제2 개구부(op2)를 통해 제2 전극 패드(41)가 제2 컨택 전극(33)과 오믹 컨택할 수 있다.
제2 절연층(37)은 절연성 물질을 포함할 수 있고, 일례로, SiO2, SiNx, MgF2 등을 포함할 수 있으며, 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다. 제2 절연층(37)이 다중층으로 이루어진 경우, 제2 절연층(37)의 최상부층은 SiNx로 형성될 수 있다. 이렇게 제2 절연층(37)의 최상부층이 SiNx로 형성되면 발광구조체(23)로 습기가 침투하는 것을 효과적으로 방지할 수 있다.
제1 전극 패드(39) 및 제2 전극 패드(41)는 제2 절연층(37) 상에 위치하며, 제1 전극 패드(39)는 제1 컨택 전극(31)과 전기적으로 연결되고, 제2 전극 패드(41)는 제2 컨택 전극(33)과 전기적으로 연결될 수 있다. 도 20a에 도시된 바와 같이, 제1 전극 패드(39)는 제1 개구부(op1)를 통해 제1 컨택 전극(31)과 오믹 컨택될 수 있다. 그리고 제2 전극 패드(41)는 제2 개구부(op2)를 통해 제2 컨택 전극(33)과 오믹 컨택될 수 있다.
제1 전극 패드(39)는 제1 내지 제3 발광셀(C1, C2, C3)에 걸쳐 형성되고, 제1 개구부(op1)는 제3 발광셀(C3)에 형성된다. 그에 따라 제1 전극 패드(39)는 제3 발광셀(C3)의 제1 컨택 전극(31)과 오믹 컨택된다. 그리고 제2 전극 패드(41)는 제1 전극 패드(39)와 일정 거리 이상 이격된 상태로 제1 내지 제3 발광셀(C1, C2, C3)에 걸쳐 형성되고, 제2 개구부(op2)는 제1 발광셀(C1)에 형성된다. 그에 따라 제2 전극 패드(41)는 제1 발광셀(C1)의 제2 컨택 전극(33)과 오믹 컨택된다.
이때, 제1 개구부(op1) 및 제2 개구부(op2)는 제2 절연층(37)의 식각을 통해 형성될 수 있다. 제2 절연층(37)이 식각되는 과정에서 제1 및 제2 개구부(op1, op2)를 통해 노출되는 제1 컨택 전극(31) 및 제2 컨택 전극(33)의 일부가 식각될 수 있다. 즉, 제1 및 제2 컨택 전극(31, 33)은 Ti, Ni 및 Au를 포함하는 다중층으로 형성된 경우, Ti 및 Ni가 교대로 적층된 구조상에 Au 와 Ti가 차례로 적층되어 형성될 수 있다. 이때, 제1 및 제2 컨택 전극(31, 33)은 각각 제1 및 제2 개구부(op1, op2)가 형성되는 과정에서 최상층에 적층된 Ti가 제2 절연층(37)과 같이 식각되어 제1 및 제2 개구부(op1, op2)에 의해 노출된 제1 및 제2 컨택 전극(31, 33)의 최상층은 Au가 될 수 있다. 그에 따라 제1 및 제2 전극 패드(39, 41)는 제1 및 제2 개구부(op1, op2)를 통해 최상층이 Au인 제1 및 제2 컨택 전극(31, 33)과 오믹 컨택될 수 있다. 이때, 제2 절연층(37)은 건식 식각(dry etching) 방식으로 식각될 수 있다.
또한, 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 제1 내지 제3 발광셀(C1, C2, C3) 사이의 이격된 공간을 메우도록 형성될 수 있으며, 수십 ㎛ 이상 두께를 가지도록 형성되어 발광소자(10)가 그 자체로 칩 스케일 패키지로 이용될 수 있다.
그리고 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 단일층 또는 다중층으로 형성될 수 있고, 전기적 도전성을 갖는 물질을 포함할 수 있다. 일례로, 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 Cu, Pt, Au, Ti, Cr, Ni, Al 및 Ag 중 하나 이상을 포함할 수 있으며, 또는 소결된 형태의 금속 입자들 및 금속 입자들 사이에 개재된 비금속성 물질을 포함할 수도 있다. 여기서, 제1 전극 패드(39) 및 제2 전극 패드(41)는 도금, 증착, 도팅 또는 스크린 프린팅 방법 등을 이용하여 형성될 수 있다.
도면에는 도시하지 않았으나, 본 발명의 제7 실시예에서 방열 패드를 더 포함할 수 있다. 방열 패드는 발광소자(10)의 평면 형상에서 제1 전극 패드(39) 및 제2 전극 패드(41) 사이에 제1 및 제2 전극 패드(39, 41)와 이격되어 배치될 수 있다. 방열 패드는 제2 절연층(37) 상에 배치되어 다른 구성들과 절연된 상태로 배치된다. 그에 따라 발광구조체(23)에서 발생된 열은 제2 절연층(37)을 통해 방열 패드로 전달될 수 있다.
방열 패드는 제1 및 제2 전극 패드(39, 41)와 동일한 재질을 포함할 수 있으며, 동일한 방법에 의해 형성될 수 있다. 그리로 본 발명의 제7 실시예에서 제1 및 제2 전극 패드(39, 41)와 방열 패드 전체는 발광소자(10)의 대부분을 덮도록 형성될 수 있고, 예컨대, 발광소자(10) 평면 형상의 50% 이상을 덮도록 형성될 수 있다.
상기에서 설명한 발광소자(10)는 다음과 같은 방법에 따라 제조될 수 있다. 기판(21) 상부에 발광구조체(23)를 성장시키고, 성장된 발광구조체(23)의 일부를 식각하여 메사를 형성한다. 그에 따라 발광구조체(23)는 하나 이상의 메사를 포함할 수 있으며, 메사의 측면에 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)이 노출될 수 있다. 상기와 같이, 발광구조체(23)에 메사가 형성되면, 메사의 상부 및 측면을 덮도록 예비절연층(35a)이 형성된다.
다음으로, 형성된 예비절연층(35a) 중 메사 상부의 일부를 식각하고, 식각을 통해 노출된 제2 도전형 반도체층(29) 상부에 제2 컨택 전극(33)이 형성된다. 이렇게 제2 컨택 전극(33)이 형성된 상태에서 발광소자(10)의 칩 단위 개별화 공정을 통해 발광소자(10)를 칩 단위로 형성하고, 이 과정을 통해 발광소자(10)를 다수의 발광셀로 분리한다.
여기서, 칩 단위 개별화 공정에 의해 발광소자(10)의 가장자리 위치의 기판(21) 일부와 함께 발광셀들 사이에 기판(21) 일부가 노출될 수 있으며, 기판(21) 상부의 형성된 다수의 패턴(21a) 일부의 크기가 식각에 의해 작아질 수 있다.
상기와 같이, 다수의 발광셀로 분리된 발광소자(10)의 상부 전체와 메사 측면으로 노출된 발광구조체(23)를 덮도록 제1 절연층(35, 이때, 제1 절연층은 주절연층(35b)임)을 형성한다. 이때, 제1 절연층(35)은 메사에서 제1 도전형 반도체층(25)이 노출되도록 형성된 개구부까지 덮도록 형성되는데, 해당 개구부에 형성된 제1 절연층(35)을 식각하여 제1 도전형 반도체층(25)이 노출되도록 제1 홀(h1)을 형성한다. 또한, 발광셀과 인접한 발광셀을 전기적으로 연결하기 위해 제2 컨택 전극(33)의 상부를 덮는 제1 절연층(35)의 일부도 같이 식각하여, 제2 컨택 전극(33)의 일부가 노출되도록 제2 홀(h2)을 형성한다.
상기와 같이, 제1 홀(h1) 및 제2 홀(h2)이 형성된 제1 절연층(35) 상부를 덮도록 제1 컨택 전극(31)을 형성한다. 제1 컨택 전극(31)은 발광소자(10)의 전 영역에 걸쳐 형성될 수 있으며, 발광셀들 사이의 공간에도 형성되어 발광구조체(23)에서 발광된 빛이 제1 컨택 전극(31)에 의해 반사될 수 있도록 할 수 있다. 그리고 다수의 발광셀 중 하나의 제1 컨택 전극(31)은 인접한 발광셀이 전기적으로 연결될 수 있게 인접한 발광셀의 상부 일부까지 덮도록 형성될 수 있다. 여기서, 다수의 발광셀 각각에 형성된 제1 컨택 전극(31)들은 서로 절연되도록 형성된다.
이렇게 제1 컨택 전극(31)이 형성된 상부를 덮도록 제2 절연층(37)이 형성될 수 있다. 제2 절연층(37)은 제1 컨택 전극(31)을 포함한 발광소자(10) 전체를 덮도록 형성될 수 있다. 제2 절연층(37)이 형성된 상태에서 발광소자(10)에 제1 전극 패드(39) 및 제2 전극 패드(41)를 형성하기 위해 발광소자(10)에 포함된 다수의 발광셀 중 하나의 제2 절연층(37)에 제1 컨택 전극(31)이 노출되도록 식각하여 제1 개구부(op1)를 형성한다. 그리고 다수의 발광셀 중 다른 하나에 제2 컨택 전극(33)이 노출되도록 식각하여 제2 개구부(op1)를 형성한다. 여기서, 제1 개구부(op1) 및 제2 개구부(op2)는 다수 개가 형성될 수 있다.
이렇게 형성된 제1 개구부(op1)를 채우면서 노출된 제1 컨택 전극(31)과 오믹 컨택하도록 제2 절연층(37) 상부에 제1 전극 패드(39)가 형성되고, 제2 개구부(op2)를 채우면서 노출된 제2 컨택 전극(33)과 오믹 컨택 하도록 제2 절연층(33) 상부에 제2 전극 패드(41)가 형성된다.
그리고 필요에 따라 제2 절연층(37) 상부의 제1 및 제2 전극 패드(39, 41) 사이에 방열 패드를 형성할 수 있다.
도 24는 본 발명의 제8 실시예에 따른 발광소자를 도시한 평면도이다.
도 24를 참조하면, 본 발명의 제8 실시예에 따른 발광소자(10)는 제1 내지 제7 발광셀(C1, C2, C3, C4, C5, C6, C7), 제1 내지 제6 전극 연결부(D1, D2, D3, D4, D5, D6), 제1 전극 패드(39) 및 제2 전극 패드(41)를 포함한다.
도시된 바와 같이, 제1 내지 제7 발광셀(C1, C2, C3, C4, C5, C6, C7)은 동일 평면상에 배치되어 전기적으로 직렬 연결되고, 제1 내지 제7 발광셀(C1, C2, C3, C4, C5, C6, C7)은 대체로 동일한 면적을 갖도록 형성된다. 그리고 제1 내지 제7 발광셀(C1, C2, C3, C4, C5, C6, C7)을 직렬로 연결하도록 각 발광셀은 제1 내지 제6 전극 연결부(D1, D2, D3, D4, D5, D6)에 의해 전기적으로 연결된다.
그에 따라 제1 발광셀(C1)과 제2 발광셀(C2)은 제1 전극 연결부(D1)에 의해 전기적으로 연결되는데, 제2 발광셀(C2)은 제1 발광셀(C1)의 아래쪽에 배치되어 제1 전극 연결부(D1)가 제2 발광셀(C2)의 위쪽 오른편에 배치된다. 제2 발광셀(C2)과 제3 발광셀(C3)은 제2 전극 연결부(D2)에 의해 전기적으로 연결되고, 제3 발광셀(C3)은 제2 발광셀(C2)의 오른쪽에 배치되어 제2 전극 연결부(D2)가 제3 발광셀(C3)의 아래쪽 왼편에 배치된다.
그리고 제3 발광셀(C3)과 제4 발광셀(C4)은 제3 전극 연결부(D3)에 의해 전기적으로 연결되며, 제4 발광셀(C4)은 제3 발광셀(C3)의 위쪽에 배치되어 제3 전극 연결부(D3)가 제4 발광셀(C4)의 아래쪽 오른편에 배치된다. 상기와 같이, 제4 발광셀(C4)이 배치됨에 따라 제4 발광셀(C4)은 제1 발광셀(C1)의 오른쪽에 배치된 상태가 된다.
제4 발광셀(C4)과 제5 발광셀(C5)은 제4 전극 연결부(D4)에 의해 전기적으로 연결되고, 제5 발광셀(C5)은 제4 발광셀(C4)의 오른쪽에 배치되어 제4 전극 연결부(D4)가 제5 발광셀(C5)의 위쪽 왼편 배치된다. 제5 발광셀(C5)은 제4 발광셀(C4)보다 폭이 좁고 길이가 길게 형성될 수 있다.
제5 발광셀(C5)과 제6 발광셀(C6)은 제5 전극 연결부(D5)에 의해 전기적으로 연결되며, 제6 발광셀(C6)은 제5 발광셀(C5)의 오른쪽에 배치되어 제5 전극 연결부(D5)가 제6 발광셀(C6)의 아래쪽 왼편에 배치된다.
제6 발광셀(C6)과 제7 발광셀(C7)은 제6 전극 연결부(D6)에 의해 전기적으로 연결되며, 제7 발광셀(C7)은 제5 및 제6 발광셀(C6)의 아래쪽에 배치되어 제6 전극 연결부(D6)가 제7 발광셀(C7)의 위쪽 오른편에 배치된다. 제7 발광셀(C7)은 제5 및 제6 발광셀(C5, C6)의 너비를 합친 너비로 형성되고, 길이는 다른 발광셀들보다 가장 짧은 길이로 형성된다.
상기와 같이, 제1 내지 제7 발광셀(C1, C2, C3, C4, C5, C6, C7)이 형성됨에 따라 각 발광셀들은 서로 직렬로 전기적으로 연결된 상태로 하나의 발광소자(10)를 구성할 수 있다.
또한, 제1 내지 제6 전극 연결부(D1, D2, D3, D4, D5, D6)는 각각 제2 내지 제7 발광셀(C2, C3, C4, C5, C6, C7) 상에 배치되며, 이를 위해 제1 컨택 전극(31)이 인접한 발광셀의 상부까지 연장되어 형성됨으로써, 발광셀들 사이에 이격된 공간이 형성되더라도 발광소자(10) 내부에서 소멸되는 빛을 최소화할 수 있다.
그리고 제1 내지 제6 전극 연결부(D1, D2, D3, D4, D5, D6)는 인접한 전극 연결부간의 거리가 최대한 이격될 수 있도록 배치된다. 일례로, 제2 발광셀(C2)을 기준으로 설명하면, 제1 전극 연결부(D1)는 제2 발광셀(C2)의 위쪽 오른편에 배치되고, 제2 전극 연결부(D2)는 제2 발광셀(C2)의 아래쪽 오른편 측에 배치된다. 그에 따라 제1 전극 연결부(D1)를 통해 제2 발광셀(C2)에 인가된 전류는 제2 전극 연결부(D2)로 제2 발광셀(C2) 전체를 거쳐 흐를 수 있다. 즉, 제1 전극 연결부(D1)는 제2 발광셀(C2)의 일면의 모서리 측에 배치되고, 제2 전극 연결부(D2)는 제1 전극 연결부(D1)가 배치된 면과 인접한 다른 면의 모서리 측에 배치된다.
또한, 제3 발광셀(C3)을 기준으로 보면, 제2 전극 연결부(D2)는 제3 발광셀(C3)의 아래쪽 왼편에 배치되고, 제3 전극 연결부(D3)는 제3 발광셀(C3)의 위쪽 오른편에 배치된다. 그에 따라 제3 발광셀(C3)을 기준으로 제2 전극 연결부(D2)와 제3 전극 연결부(D3)는 대각선 방향이 배치되어 제2 전극 연결부(D2)를 통해 제3 발광셀(C3)에 인가된 전류는 제3 발광셀(C3) 전체를 거쳐 제3 전극 연결부(D3)로 흐를 수 있다.
도 25는 본 발명의 제9 실시예에 따른 발광소자를 구체적으로 도시한 평면도이고, 도 26은 본 발명의 제9 실시예에 따른 발광소자를 간략히 도시한 평면도이다. 도 27a는 도 1의 절취선 AA'를 따라 취해진 단면도이고, 도 27b는 도 1의 BB'를 따라 취해진 단면도이며, 도 27c는 도 1의 절취선 CC'를 따라 취해진 단면도이다.
본 발명의 제9 실시예에 따른 발광소자(10)는 도 25 내지 도 27에 도시된 바와 같이, 제1 내지 제4 발광셀(C1, C2, C3, C4), 제1 내지 제3 전극 연결부(D1, D2, D2), 제1 전극 패드(39), 제2 전극 패드(41) 및 방열 패드(43)를 포함한다.
도 25 및 도 26에 도시된 바와 같이, 본 발명의 제9 실시예에서 발광소자(10)는 제1 내지 제4 발광셀(C1, C2, C3, C4)이 전기적으로 직렬로 연결되고, 제1 내지 제4 발광셀(C1, C2, C3, C4)은 대체로 동일한 면적을 갖도록 형성된다. 그에 따라 본 발명의 제9 실시예에서, 네 개의 발광셀(C1, C2, C3, C4)이 서로 인접하게 배치되어 정사각형과 유사한 형상으로 배치된다.
여기서, 네 개의 발광셀(C1, C2, C3, C4)은 제1 발광셀(C1)이 도 25 및 도 26에 도시된 평면 형상에서 오른쪽 위 측에 배치되고, 제2 발광셀(C2)은 오른쪽 아래 측에 배치된다. 그리고 제3 발광셀(C3)은 왼쪽 위 측에 배치되며, 제4 발광셀(C4)은 왼쪽 아래 측에 배치될 수 있다.
그리고 제1 발광셀(C1)은 제2 발광셀(C2)과 제1 전극 연결부(D1)에 의해 전기적으로 연결되고, 제2 발광셀(C2)은 제3 발광셀(C3)과 제2 전극 연결부(D2)에 의해 전기적으로 연결되며, 제3 발광셀(C3)은 제4 발광셀(C4)과 제3 전극 연결부(D3)에 의해 전기적으로 연결된다. 즉, 제1 내지 제4 발광셀(C1, C2, C3, C4)은 제1 내지 제3 전극 연결부(D1, D2, D3)에 의해 전기적으로 직렬 연결된다.
이때, 상기에서 설명한 바와 같이, 제1 내지 제4 발광셀(C1, C2, C3, C4)의 배치에 따라 제1 발광셀(C1)과 제2 발광셀(C2)은 한 변이 대응되도록 배치되고, 제3 발광셀(C3)과 제4 발광셀(C4)도 한 변이 대응되도록 배치된다. 하지만, 제2 발광셀(C2)과 제3 발광셀(C3)은 서로 한 변이 대응되게 배치되지 않는다. 그에 따라 제1 발광셀(C1)과 제2 발광셀(C2)을 전기적으로 연결하는 제1 전극 연결부(D1)는 제2 발광셀(C2) 상부에 배치되고, 제1 발광셀(C1)의 한 변에서 제2 발광셀(C2) 측으로 연장된 상태로 형성된다. 제3 발광셀(C3)과 제4 발광셀(C4)을 전기적으로 연결하는 제3 전극 연결부(D3)는 제4 발광셀(C4) 상부에 배치된 상태로 연결된다.
하지만, 제2 발광셀(C2)과 제3 발광셀(C3)은 한 변이 대응되도록 인접하게 배치되지 않는다. 제2 전극 연결부(D2)는 제3 발광셀(C3) 상부에 배치되는데, 제2 전극 연결부(D2)가 제3 발광셀(C3) 상부에 형성되도록 제2 발광셀(C2)의 제1 컨택 전극(31)은 제2 발광셀(C2)에서 제3 발광셀(C3)에 배치된 제2 전극 연결부(D2)까지 연장되어 형성된다.
도 25 및 도 26을 참조하면, 제2 전극 연결부(D2)는 제3 발광셀(C3)의 오른쪽의 한 변 측에 형성되는데, 제2 발광셀(C2)의 제1 컨택 전극(31)이 연장된 연장부(31a)는 제1 발광셀(C1)의 제1 컨택 전극(31)과 제3 발광셀(C3)의 제1 컨택 전극(31) 사이로 연장되어 제2 전극 연결부(D2)와 전기적으로 연결된다. 물론, 연장부(31a)는 제1 발광셀(C1)의 제1 컨택 전극(31) 및 제3 발광셀(C3)의 제1 컨택 전극(31)과 각각 서로 이격되며, 절연된다. 이때, 각 발광셀들(C1, C2, C3, C4)의 제1 컨택 전극(31)은 하기에서 자세히 설명한다.
상기와 같이, 제1 내지 제3 전극 연결부(D1, D2, D3)가 각각 제2 내지 제4 발광셀(C2, C3, C4)의 상부에 형성되되, 제1 내지 제3 발광셀(C1, C2, C3)과 인접한 각각 제2 내지 제4 발광셀(C2, C3, C4)의 한 변에 형성될 수 있다. 또한, 제1 내지 제3 전극 연결부(D1, D2, D3) 각각이 다수 개가 이면, 제2 내지 제4 발광셀(C2, C3, C4)의 한 변을 따라 서로 이격된 상태로 배치될 수 있다.
그리고 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 제4 발광셀(C4) 및 제1 발광셀(C1)의 일부를 덮도록 형성된다. 그리고 제1 전극 패드(39)는 제4 발광셀(C4)의 모서리 측에 배치되어 제4 발광셀(C4)과 전기적으로 연결되고, 제2 전극 패드(41)는 제1 발광셀(C1)의 모서리 측에 배치되어 제1 발광셀(C1)과 전기적으로 연결된다.
본 발명의 제9 실시예에서 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 삼각 형상으로 형성되며, 제1 전극 패드(39)와 제2 전극 패드(41)의 배치 위치는 발광소자(10)의 평면 형상에서 최대로 이격된 상태로 배치된다. 그리고 제1 전극 패드(39)와 제2 전극 패드(41) 사이에 방열 패드(43)가 육각 형상으로 형성될 수 있다. 이때, 제1 전극 패드(39), 제2 전극 패드(41) 및 방열 패드(43)의 형상은 도시된 것에 한정되지 않고, 필요에 따라 다양하게 변형될 수 있으나, 각각 서로 일정거리 이상 이격되어 배치될 수 있다.
본 발명의 제9 실시예에서 방열 패드(43)는 제1 내지 제4 발광셀(C1, C2, C3, C4)의 대부분을 덮도록 형성되는데, 제1 전극 패드(39) 및 제2 전극 패드(41)가 설치되지 않는 제2 발광셀(C2) 및 제3 발광셀(C3)은 방열 패드(43)가 전체를 덮도록 형성된다. 그에 따라 방열 패드(43)는 발광소자(10)의 평면 형상에서 적어도 세 면 이상이 외부로 노출되게 형성되며, 그 일례가 육각 형상인 것이다. 상기와 같이, 방열 패드(43)가 제1 내지 제4 발광셀(C1, C2, C3, C4)의 전역에 걸쳐 형성됨에 따라 제1 내지 제 4 발광셀(C1, C2, C3, C4)에 인가된 전류에 의해 발생된 열을 보다 효과적으로 방출할 수 있다.
도 27을 참조하여 제1 내지 제4 발광셀(C1, C2, C3, C4)의 세부구성에 대해 설명한다.
도 27a에 도시된 바와 같이, 제1 내지 제4 발광셀(C1, C2, C3, C4)은 각각 기판(21), 발광구조체(23), 제1 컨택 전극(31), 제2 컨택 전극(33), 제1 절연층(35), 제2 절연층(37), 제1 전극 패드(39), 제2 전극 패드(41) 및 방열 패드(43)를 포함한다. 제1 내지 제4 발광셀(C1, C2, C3, C4)의 세부구성에 대해 설명하면서, 상기의 실시예들에서와 동일한 설명은 생략한다.
기판(21)은 발광구조체(23)를 성장시킬 수 있는 기판이면 한정되지 않고, 일례로, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알미늄 기판 등일 수 있다. 그리고 본 발명의 제9 실시예에서 기판(21)의 상면에 다수의 패턴(21a)이 형성될 수 있다. 기판(21) 상면에 형성된 다수의 패턴(21a)은 도 27a에 도시된 바와 같이, 기판(21) 상면에 다수의 돌기 형상으로 형성될 수 있고, 각 패턴(21a) 형상의 상면은 피크(peak)가 형성될 수 있으며, 평평한 면으로 형성될 수도 있다. 여기서, 기판(21)의 상면에 형성된 다수의 패턴(21a)은 상면에 발광구조체(23)가 형성되지 않은 위치에서 작은 크기를 가질 수 있다.
또한, 기판(21)은 공지의 기술을 이용하여 발광구조체(23)에서 분리될 수 있으며, 그에 따라 발광구조체(23)의 하면에 거칠기가 증가된 면을 가질 수 있다.
발광구조체(23)는 제1 도전형 반도체층(25), 제1 도전형 반도체층(25) 상에 위치하는 활성층(27) 및 활성층(27) 상에 위치하는 제2 도전형 반도체층(29)을 포함한다.
그리고 발광구조체(23)는 제2 도전형 반도체층(29) 및 활성층(27)이 부분적으로 제거되어 제1 도전형 반도체층(25)이 부분적으로 노출된 영역을 포함할 수 있다. 즉, 도 27a에 도시된 바와 같이, 제2 도전형 반도체층(29) 및 활성층(27)을 관통하여 제1 도전형 반도체층(25)을 노출시키는 제1 홀(h1)이 형성될 수 있다. 이때, 제1 홀(h1)의 형상 및 배치는 다양하게 변형될 수 있다.
또한, 발광구조체(23)는 활성층(27)과 제2 도전형 반도체층(29)을 포함하는 메사를 포함할 수 있고, 메사는 제1 도전형 반도체층(25)의 일부를 더 포함할 수 있다. 그리고 제1 홀(h1)은 메사에 형성되어 제1 도전형 반도체층(25)을 노출시킬 수 있으며, 제1 홀(h1)을 다수 개가 형성될 수 있다.
제1 컨택 전극(31) 및 제2 컨택 전극(33)은 각각 제1 도전형 반도체층(25) 및 제2 도전형 반도체층(29)과 오믹 컨택될 수 있다. 먼저 제2 컨택 전극(33)에 대해 설명하면, 제2 컨택 전극(33)은 제2 도전형 반도체층(29) 상부를 덮도록 형성되는데, 제2 컨택 전극(33)은 메사의 상부에 형성될 수 있다.
제2 컨택 전극(33)은 제2 도전형 반도체층(29)에 오믹 컨택할 수 있는 물질로 구성되며, 일례로, 금속성 물질이나 도전성 산화물이 포함된 물질일 수 있다.
제1 절연층(35)은 발광구조체(23) 상면에 형성되되, 제2 컨택 전극(33)을 덮도록 형성될 수 있다. 제1 절연층(35)은 메사에 형성된 제1 홀(h1)의 측면을 덮도록 형성될 수 있다. 또한, 도 27b 및 도 27c에 도시된 바와 같이, 제1 절연층(35)에는 제2 컨택 전극(33)을 일부 노출시키기 위한 제2 홀(h2)이 형성될 수 있다. 그에 따라 제2 홀(h2)을 통해 제2 컨택 전극(33)에 인접한 발광셀의 제1 컨택 전극(31)이 오믹 컨택할 수 있다.
제1 절연층(35)은 절연성 물질을 포함하며, 일례로, SiO2, SiNx, MgF2 등을 포함할 수 있고, 다중층으로 형성될 수 있으며, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다.
또한, 도 27a 내지 도 27c에 도시된 바와 같이, 제1 절연층(35)은 기판(21)의 일부를 덮도록 형성될 수 있다. 이는 발광소자(10)의 제조 과정에서 칩 단위 개별화(isolation)의 여부에 따라 달라질 수 있는데, 발광소자(10)의 제조 과정에서 웨이퍼를 칩 단위로 개별화한 다음, 제1 절연층(35)을 형성함으로써, 제1 절연층(35)이 기판(21)의 일부를 덮도록 형성될 수 있다. 그에 따라 제1 절연층(35)은 기판(21)의 측면으로 노출된 발광구조체(23)의 측면을 덮도록 형성될 수 있고, 발광소자(10)의 양측 끝단까지 기판(21)을 덮도록 형성될 수 있고, 발광소자(10)의 양측 끝단까지 기판(21)을 덮도록 형성될 수 있다.
이때, 제1 절연층(35)이 기판(21)의 일부를 덮도록 형성될 수 있는데, 필요에 따라 기판(21)에 형성된 다수의 패턴(21a)을 완전히 덮지 않고, 일부만 덮도록 형성될 수 있다. 그에 따라 해당 위치에서 제1 절연층(35)의 상부로 기판(21)의 다수의 패턴(21a)이 노출될 수 있다.
그리고 도 27c에 도시된 바와 같이, 제1 절연층(35)은 발광셀과 발광셀 사이에 이격된 공간에서도 기판(21)의 일부 또는 전체를 덮도록 형성될 수 있다.
한편, 제1 절연층(35)은 예비절연층(pre-insulation layer, 35a) 및 주절연층(main-insulation layer, 35b)을 포함할 수 있다. 예비절연층(35a)은 주절연층(35b)에 앞서 형성될 수 있고, 그에 따라 예비절연층(35a)은 주절연층(35b) 하부에 위치할 수 있다.
예비절연층(35a)은 발광구조체(23)의 일부를 덮을 수 있으며, 제2 컨택 전극(33)의 상면 일부나 제2 컨택 전극(33)의 측면을 덮도록 형성될 수 있다. 예비절연층(35a)은 발광구조체(23) 상면을 덮도록 형성된 다음, 식각을 통해 제2 도전형 반도체층(29) 일부가 노출될 수 있다. 이렇게 노출된 제2 도전형 반도체층(29) 상에 제2 컨택 전극(33)이 형성될 수 있다. 그에 따라 예비절연층(35a)은 제2 컨택 전극(33)과 접속할 수 있다.
또한, 예비절연층(35a)은 제2 컨택 전극(33)의 형성 과정 중에 형성될 수 있다. 일례로, 제2 컨택 전극(33)이 도전형 산화물층(미도시)과 반사전극층(미도시)을 포함할 때, 제2 도전형 반도체층(29) 상에 도전성 산화물층을 형성하고, 반사전극층을 형성하기 전에 예비절연층(35a)을 형성할 수 있다. 반사전극층이 형성된 다음, 반사전극층을 덮는 주절연층(35b)을 형성하여 제1 절연층(35)이 형성될 수 있다.
본 발명의 제9 실시예에서 예비절연층(35a)은 주절연층(35b)과 서로 동일한 물질로 형성될 수 있으며, 예컨대, SiO2를 포함할 수 있다.
여기서, 주절연층(35b)을 형성하기 전에 발광소자(10)의 칩 단위 개별화(isolation)를 위해 발광소자(10)의 가장자리를 에칭(etching)할 수 있는데, 이 과정에서 기판(21)의 가장자리 측에 노출된 다수의 패턴(21a)이 같이 에칭될 수 있다. 그에 따라 도 27a에 도시된 바와 같이, 노출된 다수의 패턴(21a)은 발광구조체(23)에 의해 덮인 다수의 패턴(21a)보다 작은 크기로 형성될 수 있다.
제1 컨택 전극(31)은 제1 절연층(35) 상부에 형성되고, 제1 절연층(35)의 일부를 제외한 전체를 덮도록 형성된다. 그에 따라 메사에 형성된 제1 홀(h1) 및 제1 절연층(35)에 형성된 제2 홀(h2)을 채울 수 있다. 제1 컨택 전극(31)은 도 27a에 도시된 바와 같이, 메사에 형성된 제1 홀(h1)을 통해 제1 도전형 반도체층(25)과 오믹 컨택된다. 그리고 도 27b 및 도 27c에 도시된 바와 같이, 제1 컨택 전극(31)은 제1 절연층(35)에 형성된 제2 홀(h2)을 인접한 다른 발광셀의 제2 컨택 전극(33)과 오믹 컨택될 수 있다.
또한, 제1 컨택 전극(31)은 제1 절연층(35)의 일부를 제외한 전체를 덮도록 형성되는데, 그에 따라 발광구조체(23)에서 발광된 빛이 제1 컨택 전극(31)에서 반사될 수 있다. 도 27a 내지 도 27c에 도시된 바와 같이, 제1 컨택 전극(31)은 기판(21)의 측면을 덮도록 형성되고, 발광셀들의 사이에 이격된 공간의 측면도 덮도록 형성됨에 따라 발광구조체(23)에서 발광된 빛은 제1 컨택 전극(31)에서 반사되어 외부로 방출될 수 있다. 그에 따라 발광소자(10)의 광효율을 극대화할 수 있다.
여기서, 제1 컨택 전극(31)은 도 25 및 도 26에 도시된 바와 같이, 제1 내지 제3 발광셀(C1, C2, C3)에서 각각 연장된 제1 내지 제3 전극 연결부(D1, D2, D3)의 역할을 한다. 즉, 제1 전극 연결부(D1)는 도 27b에서 제1 발광셀(C1)의 제1 컨택 전극(31)이 제2 발광셀(C2)의 상부로 연장됨에 따라 제2 발광셀(C2) 상부에 형성된다. 그리고 제1 발광셀(C1)에서 연장된 제1 컨택 전극(31)은 제2 발광셀(C2) 상부에서 제2 컨택 전극(33)과 오믹 컨택된다.
또한, 도 27c를 참조하면, 제1 발광셀(C1)의 제1 컨택 전극(31)은 제1 발광셀(C1) 상부에 형성되고, 제2 발광셀(C2)에서 연장된 제1 컨택 전극(31)의 연장부(31a)는 제1 발광셀(C1)과 제3 발광셀(C3) 사이의 이격된 공간을 메우며 연장되어 제3 발광셀(C3)의 상부까지 연장 형성된다. 그에 따라 제2 발광셀(C2)의 연장부(31a)는 제3 발광셀(C3)의 상부에서 제2 홀(h2)을 통해 제3 발광셀(C3)의 제2 컨택 전극(33)과 오믹 컨택되며, 제3 발광셀(C3) 상부에 제2 전극 연결부(D2)가 형성될 수 있다. 이때, 제2 발광셀(C2)의 연장부(31a)는 제3 발광셀(C3)의 제1 컨택 전극(31)과 이격되어 절연될 수 있으며, 또한, 제1 발광셀(C1) 상부로 연장될 수 있으나 제1 발광셀(C1)의 제1 컨택 전극(31)과는 이격되어 절연될 수 있다.
제1 컨택 전극(31)은 상기에서 설명한 바와 같이, 제1 도전형 반도체층(25)과 오믹 컨택되고 빛을 반사시키는 역할을 한다. 그에 따라 제1 내지 제3 발광셀(C1, C2, C3)의 제1 컨택 전극은 전기적으로 연결을 위한 제2 내지 제4 발광셀(C2, C3, C4)로 연장 형성됨에 따라 발광소자의 대부분을 덮어 발광소자(10)의 발광 효율을 높일 수 있다.
제1 컨택 전극(31)은 Al층과 같은 고반사성 금속층을 포함할 수 있고, 단일층로 형성되거나 다중층으로 형성될 수 있다. 이때, 고반사성 금속층은, Ti, Cr 또는 Ni 등의 접촉층 상에 형성될 수 있으며, 제1 컨택 전극(31)은 Ni, Pt, Pd, Rh, W, Ti, Al, Mg, Ag 및 Au 중 하나 이상을 포함할 수 있다.
제2 절연층(37)은 제1 컨택 전극(31)의 일부를 제외한 전체를 덮도록 형성될 수 있다. 제2 절연층(37)은 제1 컨택 전극(31)을 부분적으로 노출시키기 위한 제1 개구부(op1)가 형성될 수 있고, 제2 컨택 전극(33)을 부분적으로 노출시키기 위한 제2 개구부(op2)가 형성될 수 있다. 이때, 제2 개구부(op2)는 제1 절연층(35), 제1 컨택 전극(31) 및 제2 절연층(37)에 걸쳐 형성될 수 있으며, 제1 개구부(op1) 및 제2 개구부(op2)는 각각 하나 이상 형성될 수 있다.
제2 절연층(37)에 형성된 제1 개구부(op1)를 통해 제1 전극 패드(39)가 제1 컨택 전극(31)과 오믹 컨택 할 수 있고, 제2 개구부(op2)를 통해 제2 전극 패드(41)가 제2 컨택 전극(33)과 오믹 컨택할 수 있다.
제1 전극 패드(39), 제2 전극 패드(41) 및 방열 패드(43)는 제2 절연층(37) 상에 위치하며, 제1 전극 패드(39)는 제4 발광셀(C4)의 제1 컨택 전극(31)과 전기적으로 연결되고, 제2 전극 패드(41)는 제1 발광셀(C1)의 제2 컨택 전극(33)과 전기적으로 연결될 수 있다. 도 27a에 도시된 바와 같이, 제1 전극 패드(39)는 제1 개구부(op1)를 통해 제1 컨택 전극(31)과 오믹 컨택될 수 있다. 그리고 제2 전극 패드(41)는 제2 개구부(op2)를 통해 제2 컨택 전극(33)과 오믹 컨택될 수 있다. 방열 패드(43)는 제2 절연층 상부에서 제1 전극 패드(39) 및 제2 전극 패드(41)와 절연된 상태로 배치될 수 있다.
제1 전극 패드(39)는 제4 발광셀(C4) 상에 형성되고, 제1 개구부(op1)는 제4 발광셀(C4)에 형성된다. 그에 따라 제1 전극 패드(39)는 제4 발광셀(C4)의 제1 컨택 전극(31)과 오믹 컨택된다. 그리고 제2 전극 패드(41)는 방열 패드(43)와 일정 거리 이상 이격된 상태로 제1 발광셀(C1) 상에 형성되고, 제2 개구부(op2)는 제1 발광셀(C1)에 형성된다. 그에 따라 제2 전극 패드(41)는 제1 발광셀(C1)의 제2 컨택 전극(33)과 오믹 컨택된다.
또한, 방열 패드(43)는 제1 내지 제4 발광셀(C1, C2, C3, C4) 사이의 공간을 각각 메우도록 형성될 수 있고, 수십 ㎛ 이상 두께를 가지도록 형성될 수 있다. 또한, 제1 전극 패드(39) 및 제2 전극 패드(41)도 방열 패드(43)와 마찬가지로 동일한 두께로 형성되어 발광소자(10)가 그 자체로 칩 스케일 패키지로 이용될 수 있다.
그리고 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 단일층 또는 다중층으로 형성될 수 있고, 전기적 도전성을 갖는 물질을 포함할 수 있다. 일례로, 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 Cu, Pt, Au, Ti, Cr, Ni, Al 및 Ag 중 하나 이상을 포함할 수 있으며, 또는 소결된 형태의 금속 입자들 및 금속 입자들 사이에 개재된 비금속성 물질을 포함할 수도 있다. 여기서, 제1 전극 패드(39) 및 제2 전극 패드(41)는 도금, 증착, 도팅 또는 스크린 프린팅 방법 등을 이용하여 형성될 수 있다. 또한, 방열 패드(43)는 제1 및 제2 전극 패드(39, 41)와 동일한 소재를 포함할 수 있다.
상기에서 설명한 발광소자(10)는 제7 실시예에서와 동일한 방법에 따라 제조될 수 있다.
도 28은 본 발명의 제10 실시예에 따른 발광소자를 도시한 평면도이다.
도 28을 참조하면, 본 발명의 제10 실시예에 따른 발광소자(10)는 제1 내지 제4 발광셀(C1, C2, C3, C4), 제1 내지 제3 전극 연결부(D1, D2, D3), 제1 전극 패드(39) 및 제2 전극 패드(41)를 포함한다. 본 발명의 제10 실시예에 대해 설명하면서 본 발명의 제9 실시예에서와 동일한 구성에 대해서는 그 설명을 생략한다.
도시된 바와 같이, 제1 내지 제4 발광셀(C1, C2, C3, C4)은 동일 평면상에 배치되어 전기적으로 직렬 연결되고, 제1 내지 제4 발광셀(C1, C2, C3, C4)은 대체로 동일한 면적을 갖도록 형성된다. 그리고 제1 내지 제4 발광셀(C1, C2, C3, C4)을 직렬로 연결하도록 각 발광셀(C1, C2, C3, C4)은 제1 내지 제3 전극 연결부(D1, D2, D3)에 의해 전기적으로 연결된다.
본 발명의 제10 실시예에서 제1 내지 제4 발광셀(C1, C2, C3, C4)은 일 방향으로 나란하게 배치된 상태로 형성될 수 있다.
그에 따라 도 28의 평면 형상에서 제2 발광셀(C2)은 제1 발광셀(C1)의 오른쪽에 배치되고, 제1 발광셀(C1)과 제1 전극 연결부(D1)에 의해 전기적으로 연결된다. 그리고 제3 발광셀(C3)은 제2 발광셀(C2)의 오른쪽에 배치되며, 제2 발광셀(C2)과 제2 전극 연결부(D2)에 의해 전기적으로 연결된다. 제4 발광셀(C4)은 제3 발광셀(C3)의 오른쪽에 배치되고, 제3 발광셀(C3)과 제3 전극 연결부(D3)에 의해 전기적으로 연결된다.
상기와 같이, 제1 내지 제4 발광셀(C1, C2, C3, C4)이 형성됨에 따라 각 발광셀들(C1, C2, C3, C4)은 서로 직렬로 전기적으로 연결된 상태로 하나의 발광소자(10)를 구성할 수 있다.
또한, 제1 내지 제3 전극 연결부(D1, D2, D3)는 각각 제2 내지 제4 발광셀(C2, C3, C4) 상에 배치되며, 이를 위해 제1 컨택 전극(31)이 인접한 발광셀의 상부까지 연장되어 형성됨으로써, 발광셀들 사이에 이격된 공간이 형성되더라도 발광소자(10) 내부에서 소멸되는 빛을 최소화할 수 있다.
그리고 본 발명의 제10 실시예에서 제1 내지 제4 발광셀(C1, C2, C3, C4)이 일 방향으로 방향성을 갖도록 형성됨에 따라 제1 내지 제3 전극 연결부(D1, D2, D3)는 인접한 발광셀의 일 측 전체에 형성될 수 있다. 일례로, 제1 전극 연결부(D1)는 제2 발광셀(C2)의 상부에 형성되되, 제1 발광셀(C1)과 인접한 한 변 측 상부에 형성되며, 다수 개의 제1 전극 연결부(D1)가 제2 발광셀(C2)의 한 변 측을 따라 이격되어 배치될 수 있다. 그에 따라 제1 발광셀(C1)과 제2 발광셀(C2) 사이에 한 변 전체를 통해 전류가 흐를 수 있다.
제1 전극 패드(39)는 제3 발광셀(C3) 및 제4 발광셀(C4)의 상부 전체 또는 일부를 덮도록 형성되고, 제2 전극 패드(41)는 제1 발광셀(C1) 및 제2 발광셀(C2)의 상부 전체 또는 일부를 덮도록 형성될 수 있다. 그리고 제1 전극 패드(39)는 제4 발광셀(C4)과 전기적으로 연결되고 제2 전극 패드(41)는 제1 발광셀(C1)과 전기적으로 연결될 수 있다. 이때, 제1 전극 패드(39) 및 제2 전극 패드(41)는 서로 일정 거리 이상 이격된 상태로 배치될 수 있다.
또는, 도 28에 도시하지 않았으나, 필요에 따라 제1 전극 패드(39) 및 제2 전극 패드(41) 사이에 방열 패드가 구비될 수 있으며, 이때, 제1 전극 패드(39), 제2 전극 패드(41) 및 방열 패드는 서로 이격된 상태로 배치될 수 있다.
도 29는 본 발명의 제11 실시예에 따른 발광소자를 도시한 평면도이다.
도 29를 참조하면, 본 발명의 제11 실시예에 따른 발광소자는 제1 내지 제11 발광셀(C1 ~ C11), 제1 내지 제10 전극 연결부(D1 ~ D10), 제1 전극 패드(39), 제2 전극 패드(41) 및 방열 패드(43)를 포함한다. 본 발명의 제11 실시예에 대해 설명하면서 본 발명의 제9 실시예에서와 동일한 구성에 대해서는 그 설명을 생략한다.
본 발명의 제11 실시예는 11개의 발광셀(C1 ~ C11)이 이용되며, 각 발광셀(C1 ~ C11)은 서로 직렬로 연결된다. 도 29에 도시된 바와 같이, 제1 내지 제11 발광셀(C1 ~ C11)은 서로 유사한 면적으로 형성될 수 있는데, 배치를 고려하여 제1 내지 제5 발광셀(C1 ~ C5)은 동일한 형상의 직사각 형상으로 형성되며, 제6 내지 제11 발광셀(C6 ~ C11)은 제1 내지 제5 발광셀(C1 ~ C5)과 다른 직사각 형상으로 동일하게 형성될 수 있다.
제1 내지 제11 발광셀(C1 ~ C11)의 배치를 살펴보면, 도 29에 도시된 도면의 평면 형상에서 제1 발광셀(C1)이 오른쪽 맨 위 측에 배치되고, 제1 발광셀(C1)의 아래 측으로 제2 내지 제5 발광셀(C2 ~ C5)이 차례로 나열되어 배치된다. 그리고 제6 발광셀(C6)은 제5 발광셀(C5)의 왼쪽에 배치되며, 제7 및 제8 발광셀(C7, C8)이 제6 발광셀(C6)의 위 측으로 차례로 나열되어 배치된다. 제9 발광셀(C9)은 제8 발광셀(C8)의 왼쪽에 배치되고, 제10 및 제11 발광셀(C10, C11)이 제9 발광셀(C9)의 아래 측으로 차례로 나열되어 배치된다.
상기와 같이, 제1 내지 제11 발광셀(C1 ~ C11)이 차례로 배치된 상태에서 제1 내지 제10 전극 연결부(D1 ~ D10)는 각 발광셀들(C1 ~ C11)을 서로 전기적으로 연결한다. 그에 따라 제1 내지 제11 발광셀(C1 ~ C11)은 서로 전기적으로 연결되며, 본 발명의 또 다른 실시예에서 직렬로 연결될 수 있다.
또한, 본 발명의 제11 실시예에서 제1 내지 제10 전극 연결부(D1 ~ D10)는 각각 제2 내지 제11 발광셀(C2 ~ C11) 상부에 형성되며, 각각 다수 개가 형성될 수 있다. 즉, 본 발명의 제11 실시예에서 제1 내지 제11 발광셀(C1 ~ C11)은 서로 한 변이 대응되게 인접하여 배치됨에 따라 제1 내지 제10 전극 연결부(D1 ~ D10) 각각은 각각 제2 내지 제11 발광셀(C2 ~ C11)에 한 변을 따라 배치될 수 있다.
이때, 제5 발광셀(C5)과 제6 발광셀(C6)의 배치를 보면, 제5 발광셀(C5)의 한 변과 제6 발광셀(C6)의 한 변의 일부가 대응되게 배치됨에 따라 제5 전극 연결부(D5)는 제6 발광셀(C6)의 한 변 측 전체에 걸쳐 형성되지 않고, 제5 발광셀(C5)에 대응되는 제6 발광셀(C6)의 한 변 일부에 형성된다.
제1 전극 패드(39)는 제11 발광셀(C11)의 상부에 형성되며, 제11 발광셀(C11)의 제1 컨택 전극(31)과 전기적으로 연결된다. 그리고 제2 전극 패드(41)는 제1 발광셀(C1)의 상부에 형성되고, 제1 발광셀(C1)의 제1 컨택 전극(31)과 전기적으로 연결된다. 제1 전극 패드(39) 및 제2 전극 패드(41)와 제11 발광셀(C11) 및 제1 발광셀(C1) 각각의 전기적인 연결은 본 발명의 제9 실시예에서와 동일하여 자세한 설명은 생략한다.
방열 패드(43)는 제1 전극 패드(39) 및 제2 전극 패드(41)와 이격된 상태로 제1 및 제2 전극 패드(39, 41) 사이에 배치된다. 그에 따라 방열 패드(43)는 제1 발광셀(C1) 및 제11 발광셀(C11)의 일부 및 제2 내지 제10 발광셀(C2 ~ C10)의 일부 또는 전체를 덮도록 형성될 수 있다.
도 30 및 도 31은 본 발명의 제12 실시예에 따른 발광소자를 설명하기 위한 평면도이다.
도 30을 참조하면, 발광소자는 제1 내지 제4 발광셀(100, 200, 300. 400)을 포함하고, 상기 제1 내지 제4 발광셀(100, 200, 300. 400)은 제1 방향(1)을 따라 인접하여 배치될 수 있다. 또한, 상기 발광소자는 상기 제1 발광셀(100)과 상기 제2 발광셀(200)을 전기적으로 연결하는 제1 전극연결부(150), 상기 제2 발광셀(200)과 상기 제3 발광셀(300)을 전기적으로 연결하는 제2 전극연결부(250), 상기 제3 발광셀(300)과 상기 제4 발광셀(400)을 전기적으로 연결하는 제3 전극연결부(350)를 포함한다. 또한, 발광소자는 기판(110), 제1 전극패드(500), 및 제2 전극패드(600)를 포함할 수 있다.
기판(110)은 제1 도전형 반도체층(111), 활성층(112), 및 제2 도전형 반도체층(113)을 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 질화갈륨 기판, 질화알루미늄 기판, 실리콘 기판 등일 수 있다.
본 실시예에 있어서, 기판(110)은 패터닝된 사파이어 기판(PSS)일 수 있다. 기판(110)의 상면은 요철 패턴(R1, R2)을 포함할 수 있다. 요철 패턴(R1, R2)은 반도체층에서 생성된 광을 효과적으로 반사시켜, 발광 다이오드의 광 추출 효율을 개선시킬 수 있다. 요철 패턴(R1, R2)은 삼각뿔, 사각뿔, 사다리꼴 또는 반구형을 가질 수 있으나, 이에 한정되는 것은 아니다. 제1 요철 패턴(R1)은 제1 도전형 반도체층(111,211,311,411)들과 접하며, 발광셀들 하부에 위치할 수 있으며, 구체적으로 제1 도전형 반도체층(111,211,311,411) 하부에 위치할 수 있다. 제2 요철 패턴(R2)은 제1 도전형 반도체층(111,211,311,411)과 접하지 않으며, 발광셀들 사이의 영역에 위치할 수 있다.
제1 요철 패턴(R1)의 높이와 제2 요철 패턴(R2)의 높이는 다를 수 있다. 제2 요철 패턴(R2)의 높이는 제1 요철 패턴(R1)의 높이보다 작을 수 있다. 예를 들어, 제1 요철 패턴(R1)의 높이는 1.5㎛ 내지 2㎛이며, 제2 요철 패턴(R2)의 높이는 그 보다 작을 수 있다. 또한, 제1 요철 패턴(R1)의 높이는 크게 유지되기 때문에, 발광셀들에서 생성된 광을 더욱 효과적으로 반사시킬 수 있다.
상기 제1 전극 연결부(150)는 상기 제1 발광셀 상에 위치하는 제1-1 전극 연결부(140), 상기 제2 발광셀 상에 위치하는 제1-2 전극 연결부(160) 및 상기 제1 발광셀(100)과 제2 발광셀(200) 사이에서 상기 제1-1 전극 연결부(140)와 제1-2 전극 연결부(160)를 연결하는 제1 중간 연결부(106)를 포함한다. 상기 제1-1 전극 연결부(140)는 제1-1 가장자리부(102) 및 제1-1 가지부(103)를 포함할 수 있다. 또한, 상기 제1-2 전극 연결부(160)는 제2-1 가장자리부(201) 및 제2-1 가지부(202)를 포함할 수 있다.
상기 제2 전극 연결부(250)는 상기 제2 발광셀 상에 위치하는 제2-1 전극 연결부(240), 상기 제3 발광셀 상에 위치하는 제3-2 전극 연결부(260) 및 상기 제2 발광셀(200)과 제3 발광셀(300) 사이에서 상기 제2-1 전극 연결부(240)와 제2-2 전극 연결부(260)를 연결하는 제2 중간 연결부(205)를 포함하며, 상기 제2-1 전극 연결부는 제2-1 가장자리부(203) 및 제2-1 가지부(204)를 포함할 수 있다. 또한, 상기 제2-2 전극 연결부(10)는 제2-1 가장자리부(201) 및 제2-1 가지부(202)를 포함할 수 있다.
상기 제3 전극 연결부(350)는 상기 제3 발광셀 상에 위치하는 제3-1 전극 연결부(340), 상기 제4 발광셀 상에 위치하는 제3-2 전극 연결부(401) 및 상기 제3 발광셀(300)과 제4 발광셀(400) 사이에서 상기 제3-1 전극 연결부(340)와 제3-2 전극 연결부(401)를 연결하는 제3 중간 연결부(305)를 포함하며, 상기 제3-1 전극 연결부는 제3-1 가장자리부(303) 및 제3-1 가지부(304)를 포함할 수 있다.
상기 제1 발광셀(100)은 상기 제2 발광셀(200)과 인접한 제1 측면, 상기 제1 측면에 대향하는 제2 측면, 상기 제1 측면과 상기 제2 측면의 사이에 배치되고, 서로 대향하는 제3 측면 및 제4 측면을 포함한다. 상기 제2 발광셀(200)은 제1 발광셀(100)과 인접한 제1 측면, 상기 제1 측면에 대향하는 제2 측면, 상기 제1 측면과 상기 제2 측면의 사이에 배치되고, 상기 제1 발광셀(100)의 제3 측면과 이웃한 제3 측면 및 제3 측면에 대향하는 제4 측면을 포함한다. 상기 제3 발광셀(300)은 상기 제2 발광셀(200)과 인접한 제1 측면, 상기 제1 측면에 대향하는 제2 측면, 상기 제1 측면과 상기 제2 측면의 사이에 배치되고, 상기 제2 발광셀(200)의 제3 측면과 이웃한 제3 측면 및 제3 측면에 대향하는 제4 측면을 포함한다.
도 30, 도32, 도33을 참조하면, 제1 발광셀(100)은 제1 도전형 반도체층(111), 제1 도전형 반도체층(111) 상에 위치하는 활성층(112), 및 활성층(112) 상에 위치하는 제2 도전형 반도체층(113)을 포함한다. 또한, 제1 발광셀(100)은 후술하는 예비 절연층(114), 컨택 전극(115), 제1 절연층(116), 및 제2 절연층(117)을 포함한다.
상기 제1 도전형 반도체층(111), 활성층(112) 및 제2 도전형 반도체층(113)은 -Ⅴ 계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(111)은 n형 불순물(예를 들어, Si)을 포함할 수 있고, 제2 도전형 반도체층(113)은 p형 불순물(예를 들어, Mg)을 포함할 수 있다. 또한, 그 반대일 수도 있다. 활성층(112)은 다중양자우물 구조(MQW)를 포함할 수 있고, 원하는 피크 파장의 광을 방출하도록 그 조성비가 결정될 수 있다.
또한, 제1 발광셀(100)은 제2 도전형 반도체층(113) 및 활성층(112)이 부분적으로 제거되어 제1 도전형 반도체층(111)이 부분적으로 노출된 영역을 포함한다. 예를 들어, 도 30 및 도 32에 도시된 바와 같이, 제1 발광셀(100)은 제2 도전형 반도체층(113) 및 활성층(112)을 관통하여 제1 도전형 반도체층(111)을 노출시키는 복수개의 컨택홀(104)들을 포함할 수 있다. 도 30에 도시된 바와 같이, 컨택홀(104)은 제1 도전형 반도체층(111)을 원형으로 노출시킬 수 있으며, 컨택홀(104)들은 제1-1 가지부들과 나란하게 일렬로 배열될 수 있으나, 컨택홀들의 형태 및 배치는 도시된 바에 한정되는 것은 아니다. 또한, 제1 도전형 반도체층(111)이 부분적으로 노출된 영역은, 제2 도전형 반도체층(113) 및 활성층(112)을 부분적으로 제거하여 제2 도전형 반도체층(113) 및 활성층(112)을 포함하는 메사를 형성함으로써 제공될 수도 있다. 컨택홀(104) 주변에 배치된 제2 도전형 반도체층(113)의 측면 및 활성층(112)의 측면은 경사진 측면을 포함할 수 있다. 컨택홀(104)의 경사진 측면은 활성층(112)에서 생성된 광의 추출 효율을 향상시킨다. 도시하지는 않았지만, 제1 도전형 반도체층(111)과 기판(100) 사이에는 버퍼층이 형성될 수 있으며, 버퍼층은 질화물 등으로 이루어진 언도프 반도체층일 수 있어서, 제1 도전형 반도체층(111) 및 제2 도전형 반도체층(113) 격자 결함을 완화시킬 수 있다. 상기 복수개의 컨택홀(104)들로 인하여 컨택홀 연결부(101)와 제1 도전형 반도체층(111)이 접하는 영역의 면적과 수가 증가하므로 전류 분산이 효과적으로 이루어질 수 있다.
도 32 및 도 33을 참조하면, 예비 절연층(114)은 컨택홀(104) 주변에 배치된 제2 도전형 반도체층(113)의 일부와 컨택홀(104)에 의해 노출된 제1 도전형 반도체층(111)의 일부를 덮을 수 있다. 예비 절연층(114)은 개구부를 포함할 수 있으며, 상기 개구부에 의해 후술할 제1 내지 제3 전극 연결부(150, 250, 350)가 배치될 영역이 정의될 수 있다. 예비 절연층(114)은 제1 내지 제3 전극 연결부(150, 250, 350) 형성 시, BOE(Buffered Oxide Etchant) 등의 식각 용매에 의해 제2 도전형 반도체층(113)이 손상되는 것을 방지할 수 있다.
예비 절연층(114)은 절연성의 물질을 포함할 수 있으며, 예를 들어, SiO2, SiNx, MgF2 등을 포함할 수 있다. 예비 절연층(114)은 예비 절연층(114) 상에 형성되는 다른 층들에 대한 기반층(basal layer) 역할을 할 수도 있다. 예컨대, 후술할 제1 절연층(116)이 분포 브래그 반사기를 포함하는 경우, 예비 절연층(114)은 상기 분포 브래그 반사기가 안정적으로 형성될 수 있도록 하는 기반층 역할을 할 수 있으므로, 분포 브래그 반사기의 크랙을 최소화할 수 있고, ESD(Electrostatic discharge)에 대한 내성이 개선될 수 있다. 상기 분포 브래그 반사기가 교대로 적층된 TiO2층/SiO2층의 구조를 갖는 경우, 예비 절연층(114)은 소정 두께 이상의 두께를 갖는 SiO2층으로 형성될 수 있다. 예를 들어, 상기 소정 두께는 약 0.2㎛ 내지 1.0㎛일 수 있다. 우수한 품질의 분포 브래그 반사기를 형성하려면, 분포 브래그 반사기가 증착되는 기반층의 막질 및 표면 특성이 우수한 것이 좋다. 따라서 소정 두께 이상의 두께로 예비 절연층(114)을 형성함으로써 예비 절연층(114) 상에 상기 분포 브래그 반사기를 안정적으로 제조할 수 있다.
도 32 및 도 33을 참조하면, 컨택 전극(115)은 제2 도전형 반도체층(113) 상에 인접하여 위치하며, 컨택홀(104) 주변에서 예비 절연층(114)이 제2 도전형 반도체층(113)을 덮는 영역을 제외한 제2 도전형 반도체층(113)의 대부분의 영역을 덮을 수 있다. 컨택 전극(115)은 제2 도전형 반도체층(113)과 오믹 컨택되는 것과 더불어, 광을 반사시키는 기능을 할 수 있다. 따라서 컨택 전극(115)은 높은 반사도를 가지면서 제2 도전형 반도체층(113)과 오믹 접촉을 형성할 수 있는 금속을 포함할 수 있다. 예를 들어, Ni, Pt, Pd, Rh, W, Ti, Al, Ag, Au 및 ITO/ZnO 산화물 중 적어도 하나를 포함할 수 있다. 또한, 단일층 또는 다중층을 포함할 수 있다.
제1 절연층(116)은 컨택 전극(115) 및 컨택홀(104) 영역의 제1 도전형 반도체층(111), 활성층(112), 및 제2 도전형 반도체층(113)의 상면에 배치될 수 있다. 발광소자가 예비 절연층(114)을 포함하는 경우, 제1 절연층(116)은 예비 절연층(114) 상에 배치되며, 컨택 전극(115)의 적어도 일부를 덮을 수 있다. 제1 절연층(116)은 컨택 전극(115)을 컨택홀 연결부(101)로부터 절연시키며, 습기 등의 외부 오염물질로부터 제1 및 제2 도전형 반도체층(111, 113)을 보호하는 역할을 한다. 또한, 도 30의 확대한 부분을 참조하면, 제1 절연층(116)은 제1-1 전극 연결부(140) 영역에서 제1-1 전극 연결부(140)와 컨택 전극(115)이 전기적으로 연결되도록 하는 개구부(116a)를 포함한다. 상기 개구부(116a)는 제1-1 가지부(103)들 보다 폭이 좁게 형성될 수 있다. 나아가, 제2 발광셀(200)의 제2-1 전극 연결부(240)의 하면 및 제3 발광셀(300)의 제3-1 전극 연결부(340)의 하면에도 상기 개구부(116a)와 대응되는 제1 절연층(216, 316)의 개구부가 형성되어 있다. 제1 절연층(116)은 SiO2 등의 산화막, SiNx 등의 질화막, 또는 MgF2의 절연막을 포함할 수 있다. 나아가 제1 절연층(116)은 저굴절 물질층과 고굴절 물질층이 교대로 적층된 분포 브래그 반사기(DBR)를 포함할 수 있다. 예컨대, SiO2/TiO2 나 SiO2/Nb2O5 등의 층을 적층함으로써 반사율이 높은 절연 반사층을 형성할 수 있다.
도 30에서 도시한 바와 같이, 컨택홀 연결부(101)는 제1 발광셀(100)의 제3 측면의 일부, 제2 측면, 제4 측면의 일부의 가장자리부 상에 위치하는 컨택홀 연결가장자리부(130)들과 상기 컨택홀 연결 가장자리부(130)들에서부터 컨택홀(104)들을 연결하도록 가지 형태로 연장하는 컨택홀 연결 가지부(131)들을 포함한다. 도 30을 참조하면, 컨택홀 연결가지부(131)들은 제1 발광셀(100)의 제2 측면측에 배치된 컨택홀 연결가장자리부(130)에서 제1 측면측으로 연장하는 가지부들, 제2 측면측에 배치된 컨택홀 연결가장자리부(130)에서 제3 측면측으로 연장하는 가지부들, 제4 측면측에 배치된 컨택홀 연결가장자리부(130)에서 제1 측면측으로 연장하는 가지부들을 포함한다. 상기 컨택홀 연결가지부(131)들은 서로 평행할 수 있다.
컨택홀 연결부(101)는 제1 절연층(116) 상 및 제1 도전형 반도체층(111) 상에 배치될 수 있으며, 제1 발광셀(100)에 배치된 컨택홀(104)들을 통하여 제1 도전형 반도체층(111)과 전기적으로 접속한다. 또한, 컨택홀 연결부(101)는 후술하는 제2 절연층(117)의 제1 개구부(105)를 통하여 제1 전극패드(500)와 접할 수 있다. 즉, 컨택홀 연결부(101)는 제1 전극패드(500)와 제1 도전형 반도체층(111)이 전기적으로 접속되도록 형성될 수 있다. 또한, 상기 제1 개구부(105)들은 컨택홀(104)들 사이에 교대로 배열되어 있고, 제1 발광셀(100) 전 영역에 개구부(105)들, 컨택홀(104)들 및 컨택홀 연결부(101)가 배치되어 있으므로, 제1 전극패드(500)와 제1 도전형 반도체층(111)이 전기적으로 연결되는데 있어서 전류분산이 효과적으로 이루어지는 역할을 할 수 있다.
컨택홀 연결부(101)와 후술하는 제1 내지 제3 전극 연결부(150, 250, 350)는 Al층과 같은 고반사 금속층을 포함할 수 있으며, 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 고반사 금속층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 컨택홀 연결부(101)는 예컨대, Ti/Al/Ti/Ni/Au 의 다층 구조를 가질 수 있다. 컨택홀 연결부(101)는 금속 물질을 증착하고, 이를 패터닝하여 형성될 수 있다. 그러나 반드시 이에 한정되는 것은 아니다. 또한, 제1 내지 제3 전극 연결부와 동일 공정에서 형성될 수 있다.
도 32 및 도 33서 도시한 바와 같이 제2 절연층(117)은 컨택홀 연결부(101), 제1 절연층(116), 제1-1 전극 연결부(140) 상에 배치될 수 있다. 제2 절연층(117)은 제 1 전극패드(500)로부터 컨택 전극(115), 컨택홀 연결부(101), 제1-1 전극 연결부(140)의 단락을 방지하며, 외부 오염 물질이나 충격으로부터 발광구조체를 보호하는 역할을 할 수 있다. 제2 절연층(117)은 SiO2 등의 산화막, SiNx 등의 질화막, MgF2의 절연막, 폴리이미드, 테플론, 파릴렌 등의 폴리머를 포함할 수 있다. 나아가 제1 절연층(116)은 저굴절 물질층과 고굴절 물질층이 교대로 적층된 분포 브래그 반사기(DBR)를 포함할 수 있다. 예컨대, SiO2/TiO2 나 SiO2/Nb2O5 등의 층을 적층함으로써 반사율이 높은 제2 절연층(117)을 형성할 수 있다.
제2 절연층(117)은 각각 제 1 전극패드 및 제 2 전극패드에서 제1 도전형 반도체층(111)에 전기적 접속을 허용하기 위한 개구부(105)들 및 제2 도전형 반도체층(113)에 전기적 접속을 허용하기 위한 개구부(402)들을 포함할 수 있다. 상기 개구부(105)는 제1 발광셀(100)의 컨택홀(104)들 사이의 영역 상에 형성될 수 있으며, 상기 개구부(402)는 제4 발광셀의 컨택홀들 사이의 영역 상에 형성될 수 있다.
도 30에서 도시한 바와 같이, 제1-1 전극 연결부(140)는 제1-1 가장자리부(102)들과 제1-1 가지부(103)들을 포함한다. 제1-1 전극 연결부(140)는 제1 중간 연결부(106)와 제1 발광셀(100)의 제2 도전형 반도체층(113)을 전기적으로 연결하는 역할을 한다. 제1-1 가장자리부(102)들은 제1 발광셀(100)의 제3 측면의 일부에 위치하는 가장자리부와 제1 측면측의 가장자리에 위치하는 가장자리부를 포함할 수 있다.가질 수 있다. 제1-1 가지부(103)들은 상기 제3 측면측에 배치된 제1-1 가장자리부(102)에서 제2 측면측으로 연장하는 가지부들, 상기 제1 측면측에 배치된 제1-1 가장자리부(102)에서 제2 측면측으로 연장하는 가지부들 및 상기 제1 측면측에 배치된 제1-1 가장자리부(102)에서 상기 제4 측면측으로 연장하는 가지부들을 포함한다. 이로 인하여 제1-1 전극 연결부(140)는 제1 발광셀의 컨택 전극(115)과 접하는 면적이 넓어지고 접하는 영역이 제1 발광셀(100)에 전체적으로 분산되게 된다. 그 결과, 제1 발광셀(100)과 제2 발광셀(200), 후술하는 제3 및 제4 발광셀(300, 400)을 직렬 연결함에 있어서 직렬 연결된 발광소자들이 서로 일정한 순방향 전압 특성을 갖게 되고 발광소자의 신뢰성이 향상된다.
상기 복수의 제1-1 가지부(103)들은 서로 평행하게 배치될 수 있고, 제1 발광셀(100)의 컨택홀(104)들 사이에 배치될 수 있다. 상기 컨택홀 연결부(101)와 상기 제1-1 전극 연결부(140)는 서로 접하지 않으나, 각각의 가지부들은 서로 교대로 이웃하여 배치될 수 있다.
제1 중간 연결부(106)는 제1 발광셀(100)과 제2 발광셀(200)사이의 영역에 위치하는 제1 전극 연결부(150)의 일부로, 제1-1 전극 연결부(140)와 제1-2 전극 연결부(160)를 연결하는 역할을 한다.
도 30 및 도 34에 도시한 바와 같이, 제1-2 전극 연결부(160)는 제2 발광셀(200)의 제1 절연층(216) 상 및 제1 도전형 반도체(211) 상에 배치될 수 있으며, 제1-2 가장자리부(201)들 및 제1-2 가지부(202)들을 포함한다. 제1-2 가장자리부(201)들은 제2 발광셀(200)의 제1 측면의 일부와 제4 측면측의 가장자리들 상에 위치한다. 제1-2 가지부(202)들은 제1 측면측에 배치된 제1-2 가장자리부(201)에서 제3 측면측으로 연장하는 가지부들, 제1 측면측에 배치된 제1-2 가장자리부(201)에서 제2 측면측으로 연장하는 가지부들 및 제4 측면측에 배치된 제1-2 가장자리부(201)에서 제2 측면측으로 연장하는 제1-2 가지부(202)들을 포함한다.
상기 복수의 제1-2 가지부(202)들은 서로 평행하게 배치될 수 있고, 제2 발광셀(200)의 컨택홀(104)들을 연결한다. 또한, 상기 제1-2 가지부(202)들과 상기 제2-1 가지부(204)들은 서로 접하지 않으나, 각각의 가지부들은 서로 교대로 이웃하여 배치될 수 있다.
상기 복수의 제1-2 가지부(202)들은 상기 복수의 제1-1 가지부(103)들과 평행하게 배치될 수 있고, 복수의 제1-2 가지부(202)들과 상기 복수의 제1-1 가지부(103)들은 상기 제1 방향(1) 및 상기 제1 방향(1)에 수직한 방향에 대해 경사질 수 있다.
제1-2 전극 연결부(160)는 제2 발광셀(200)의 제1 도전형 반도체층(211)과 제1 중간 연결부(106)를 연결하는 역할을 한다. 즉, 제1 전극 연결부(150)를 구성하는 제1-1 전극 연결부(140), 제1 중간 연결부(106), 제1-2 전극 연결부(160)들은 제2 발광셀(200)의 제1 도전형 반도체층(211)과 제1 발광셀(100)의 제2 도전형 반도체층(113)을 전기적으로 연결하는 역할을 하며, 가지부들이 서로의 셀 영역으로 깊숙이 연장되는 형태를 갖고 있으므로 전류 분산이 향상된다.
한편, 제2 발광셀(200)과 제3 발광셀(300)의 각각의 컨택홀(104)들, 제1 도전형 반도체층(211, 311), 활성층(212,312), 제2 도전형 반도체층(213,313), 컨택 전극(215, 315), 제1 절연층(216, 316) 및 제2 절연층(217, 317)들은, 제2 절연층들(217, 317)이 개구부(105)를 갖지 않는다는 점에서 제1 발광셀(100)과 차이가 있을 뿐, 제1 발광셀(100)의 각각의 구성과 동일한 구성 및 역할을 갖는다. 또한, 제2 발광셀(200)과 제3 발광셀(300)을 전기적으로 연결하는 제2 전극 연결부(250)도 제1 전극 연결부(150)와 대응되도록 제2-1 전극 연결부(240), 제2 중간 연결부(205) 및 제2-2 전극 연결부(260)를 포함하며, 각각의 구성 및 역할은 제1-1 전극 연결부(140), 제1 중간 연결부(105) 및 제1-2 전극 연결부(160)와 동일하다.
도 30, 도 36 및 도 37에서 도시한 바와 같이, 제3 전극 연결부(350)는 제3 발광셀(300)과 제4 발광셀(400)을 전기적으로 연결한다. 제3-1 전극 연결부(340) 및 제3 중간 연결부(305)의 구성 및 역할은 제1-1 전극 연결부(140) 및 제1 중간 연결부(105)와 동일하다. 그러나 제3-2 전극 연결부(401)는 제4 발광셀(400) 영역에 전체적으로 형성되어 있는 점에서 제1-2 및 제2-2 전극 연결부(160, 260)들과는 구성에서 차이가 있다.
도 36 및 도 37을 참조하면, 제4 발광셀(400)은 제1 도전형 반도체층(411), 제1 도전형 반도체층(411) 상에 위치하는 활성층(412), 및 활성층(412) 상에 위치하는 제2 도전형 반도체층(413)을 포함한다. 또한, 제4 발광셀(400)은 예비 절연층(414), 컨택 전극(415), 제1 절연층(416), 제2 절연층(417)을 포함하며, 제3-2 전극 연결부(401)와 연결될 수 있도록 제1 도전형 반도체층(411)이 부분적으로 노출된 복수개의 컨택홀(104)들을 포함한다. 제4 발광셀(400)의 컨택홀(104)들의 구성은 제1 내지 3 발광셀(100,200,300)의 컨택홀(104)들과 동일하다.
또한, 제4 발광셀(400)은 제1 절연층(416), 제3-2 전극 연결부(401) 및 제2 절연층(417)이 부분적으로 제거되어 컨택 전극(415)이 부분적으로 노출된 영역을 포함한다. 예를 들어, 도 30 및 도 37에 도시된 바와 같이, 제4 발광셀(400) 상부에 제2 전극 패드(600)와 컨택 전극(415)이 전기적으로 연결되도록 컨택 전극(415)을 노출시키는 복수개의 개구부(402)들이 배치될 수 있다. 제2 전극 패드(600)는 컨택 전극(415)을 통해 제2 도전형 반도체층(413)에 전기적으로 연결될 수 있다. 도 30에 도시된 바와 같이, 개구부(402)는 컨택 전극(415)을 원형으로 노출시킬 수 있으며, 제4 발광셀(400)에 형성된 컨택홀(104)들 사이에 배열되어 형성될 수 있으나, 개구부들의 형태 및 배치는 도시된 바에 한정되는 것은 아니다.
도 31에서 도시한 바와 같이, 제1 전극 패드(500)는 제1 및 제2 발광셀(100,200)상에 위치하며 제2 전극 패드(600)는 제3 및 제4 발광셀(300,400) 상에 위치한다. 제1 전극 패드(500)는 제1 발광셀(100) 상부의 개구부(105)들을 통하여 컨택홀 연결부(101)와 전기적으로 연결될 수 있고, 컨택홀 연결부(101)를 통하여 제1 도전형 반도체층(111)과 전기적으로 연결될 수 있다. 제2 전극 패드(600)는 제4 발광셀(400) 상부의 개구부(402)들을 통하여 컨택 전극(415)과 전기적으로 연결될 수 있고, 컨택 전극(415)을 통하여 제2 도전형 반도체층(413)과 전기적으로 연결될 수 있다.
그리고 제1 전극 패드(500) 및 제2 전극 패드(600)는 각각 단일층 또는 다중층으로 형성될 수 있고, 전기적 도전성을 갖는 물질을 포함할 수 있다. 일례로, 제1 전극 패드(500) 및 제2 전극 패드(600)는 각각 Cu, Pt, Au, Ti, Cr, Ni, Al 및 Ag 중 하나 이상을 포함할 수 있으며, 또는 소결된 형태의 금속 입자들 및 금속 입자들 사이에 개재된 비금속성 물질을 포함할 수도 있다. 여기서, 제1 전극 패드(500) 및 제2 전극 패드(600)는 도금, 증착, 도팅 또는 스크린 프린팅 방법 등을 이용하여 형성될 수 있다.
제1 전극 패드(500) 및 제2 전극 패드(600)의 간격은 80㎛ 이하일 수 있다. 제1 전극 패드(500) 및 제2 전극 패드(600)가 각각 제1 및 2 발광셀(100,200), 제3 및 4 발광셀(300,400)의 대부분의 영역을 덮고 있는 경우, 접착력이 향상되고 방열 특성이 좋아지는 효과를 기대할 수 있다.
도 38 및 도 39는 본 발명의 제12 실시예에 따른 발광소자를 이용한 모듈의 단면도 및 평면도이다. 상기 모듈은 자동차 헤드램프에 사용될 수 있다. 상기 모듈은 전술한 발광소자(1000), 제1 및 제2 전극패드(500, 600), 하부의 제1 및 제2 도전성 패턴(1001a, 1001b), 제1 및 제2 히트싱크(1002a, 1002b), 하부 베이스(1003), 상부 베이스(1004), 공동(1006), 본딩와이어(1005a, 1005b, 1005c, 1005d)들을 포함할 수 있다.
제1 도전성 패턴(1001a) 및 제2 도전성 패턴(1001b)은 하부 베이스(1003) 상에 서로 이격되어 배치된다. 제1 도전성 패턴(1001a) 및 제2 도전성 패턴(1001b)의 일부는 상부 베이스(1004)에 의해 정의되는 공동(1006) 바깥편에 노출되어 외부와 자유롭게 연결될 수 있다. 상부 베이스(1004)는 하부 베이스(1003) 상에 배치되며, 제1 및 제2 도전성 패턴(1001a, 1001b)의 일부가 외부에 노출되도록 제1 및 제2 도전성 패턴(1001a, 1001b)상에 형성될 수 있다. 상부 베이스(1004)의 내벽, 즉 공동(1006)쪽 벽이 경사지게 형성될 수 있다. 이에 따라, 발광소자(1000)에서 발광된 빛을 상부 베이스(1004)의 내벽에서 반사시켜 모듈의 발광 효율을 향상시킬 수 있다.
한편, 상기 공동(1004)의 하부에 제1 및 제2 히트싱크(1002a, 1002b)가 배치된다. 제1 및 제2 히트싱크(1002a, 1002b)는 하부 베이스(1003)를 관통하여 하부 베이스(1003) 아래로 노출된다. 제1 및 제2 전극패드(500,600)는 각각 상기 제1 및 제2 히트싱크(1002a, 1002b)에 접속된다.
본딩와이어(1005a, 1005b)는 각각 제1 및 제2 히트싱크(1002a, 1002b) 와 제1 및 제2 도전성 패턴(1001a,1001b)을 연결한다. 따라서 제1 및 제2 전극패드(500, 600)는 제1 및 제2 히트싱크(1002a, 1002b) 및 본딩와이어(1005a, 1005b)를 통해 제1 및 제2 도전성 패턴(1001a, 1001b)에 전기적으로 연결된다. 히트싱크(1002a, 1002b)들은 금속 또는 금속 합금을 포함할 수 있고, 특히 열 전도성이 높은 금속 또는 금속 합금을 포함할 수 있다. 예를 들어, Cu, Al 및 Cu 와 Al의 합금을 포함할 수 있다. 외부 전압은 본딩와이어(1005c, 1005d)들을 통해 제1 및 제2 도전성 패턴(1001a, 1001b)으로 인가되고, 이어서 본딩와이어(1005a, 1005b)들을 통해 제1 및 제2 히트싱크(1002a, 1002b)로 인가된다.
공동(1006)은 예를 들어 실리콘과 같은 포팅 재료로 채워질 수 있고, 외부의 영향으로부터 발광소자(1000)를 보호할 수 있다. 나아가, 형광체가 공동(1006) 내에 배치되거나 발광소자 상부에 일정 형태로 배치될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광소자는 본 실시예와 같은 모듈, 특히, 차량용 헤드램프에 적용될 수 있고, 이로 인해 헤드램프의 신뢰성을 향상시킬 수 있다.
도 40은 본 발명의 일 실시예에 따른 발광소자를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 40을 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광소자 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광소자 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광소자 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.
바디부(1030)는 발광소자 모듈(1020)을 수용 및 지지하여, 발광소자 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다.
전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광소자 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광소자 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(115)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.
발광소자 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광소자(1021)를 포함한다. 발광소자 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.
기판(1023)은 발광소자(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광소자(1021)는 상술한 본 발명의 실시예들에 따른 발광소자들 중 적어도 하나를 포함할 수 있다.
확산 커버(1010)는 발광소자(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광소자(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.
도 41은 본 발명의 일 실시예에 따른 발광소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛(BLU1) 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드(2100)를 포함한다.
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB(2112, 2113)는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
백라이트 유닛(BLU1)은 적어도 하나의 기판(2150) 및 복수의 발광소자(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛(BLU1)은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.
바텀커버(2180)는 상부로 개구되어, 기판(2150), 발광소자(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드(2100)와 결합될 수 있다. 기판(2150)은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판(2150)은 복수로 형성되어, 복수의 기판(2150)들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판(2150)으로 형성될 수도 있다.
발광소자(2160)는 상술한 본 발명의 실시예들에 따른 발광소자들 중 적어도 하나를 포함할 수 있다. 발광소자(2160)들은 기판(2150) 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광소자(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광소자(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.
확산 플레이트(2131) 및 광학 시트들(2130)은 발광소자(2160) 상에 위치한다. 발광소자(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광소자는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
도 42는 일 실시예에 따른 발광소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛(BLU2)을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛(BLU2)이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛(BLU2)과 결속될 수 있다.
표시패널(3210)에 광을 제공하는 백라이트 유닛(BLU2)은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛(BLU2)은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광소자(3110)를 포함한다. 기판(3220)은 발광소자(3110)를 지지하고 발광소자(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광소자(3110)는 상술한 본 발명의 실시예들에 따른 발광소자를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광소자(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광소자는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
도 43은 본 발명의 일 실시예에 따른 발광소자를 헤드램프에 적용한 예를 설명하기 위한 단면도이다.
도 43을 참조하면, 상기 헤드램프는, 램프 바디(4070), 기판(4020), 발광소자(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광소자(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광소자(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광소자(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광소자(4010)는 상술한 본 발명의 실시예들에 따른 발광소자를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광소자(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광소자(4010)로부터 이격되어 배치될 수 있고, 발광소자(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광소자(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광소자(4010) 구동 시 발생하는 열을 외부로 방출시킨다.
이와 같이, 본 발명의 실시예들에 따른 발광소자는 본 실시예와 같은 헤드램프, 특히, 차량용 헤드램프에 적용될 수 있다.
위에서 설명한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이므로, 본 발명이 상기 실시예에만 국한되는 것으로 이해돼서는 안 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어야 할 것이다.
* 부호의 설명
100: 발광소자
21: 기판 21a: 패턴
23: 발광구조체 25: 제1 도전형 반도체층
27: 활성층 29: 제2 도전형 반도체층
31: 제1 컨택 전극 33: 제2 컨택 전극
35: 제1 절연층 35a: 예비절연층
35b: 주절연층 37: 제2 절연층
39: 제1 전극 패드 41: 제2 전극 패드
43: 방열패드
h1: 제1 홀 h2: 제2 홀
op1: 제1 개구부 op2: 제2 개구부
C1 ~ C11: 제1 내지 제11 발광셀
D1 ~ D10: 제1 내지 제10 전극 연결부

Claims (97)

  1. 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체;
    상기 발광구조체 상에 위치하고, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1 컨택 전극 및 제2 컨택 전극;
    상기 제1 컨택 전극 및 제2 컨택 전극의 절연을 위해 상기 제1 컨택 전극 및 제2 컨택 전극의 일부를 덮는 절연층;
    상기 제1 컨택 전극과 제2 컨택 전극 각각에 전기적으로 연결된 제1 전극 패드 및 제2 전극 패드; 및
    상기 절연층 상에 형성되고, 상기 발광구조체에서 발생된 열을 방열하는 방열패드를 포함하고,
    상기 방열패드는 평면 형상의 적어도 세 면이 외면으로 노출된 발광소자.
  2. 청구항 1에 있어서,
    상기 제1 전극 패드 및 제2 전극 패드 중 하나 이상은 상기 절연층 상에 형성되고, 상기 절연층의 평면상에서 일 측에 배치된 발광소자.
  3. 청구항 2에 있어서,
    상기 제1 전극 패드 및 제2 전극 패드는 상기 절연층 상에 이격되어 형성되고,
    상기 방열패드는 상기 절연층 상에 형성되고, 상기 제1 및 제2 전극 패드 사이에 배치된 발광소자.
  4. 청구항 1에 있어서,
    상기 제1 전극 패드 및 제2 전극 패드는 각각 둘 이상 형성되고,
    상기 둘 이상의 제1 전극 패드 및 제2 전극 패드는 각각 상기 절연층 상에 형성되며, 상기 절연층의 평면상에서 이격되어 배치된 발광소자.
  5. 청구항 4에 있어서,
    상기 방열패드는 상기 절연층 상에 형성되고, 상기 제1 전극 패드 및 제2 전극 패드들 사이에 배치된 발광소자.
  6. 청구항 1에 있어서,
    상기 방열패드는 둘 이상 형성되고,
    상기 둘 이상의 방열패드의 면들 중 외면으로 노출되는 면의 수가 셋 이상인 발광소자.
  7. 청구항 6에 있어서,
    상기 둘 이상의 방열패드는 서로 이격되어 배치된 발광소자.
  8. 청구항 1에 있어서, 상기 절연층은,
    상기 제1 및 제2 컨택 전극 사이에 형성되어 상기 제2 컨택 전극의 일부를 덮도록 형성되고, 상기 제1 도전형 반도체층 및 제2 컨택 전극을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부가 형성된 제1 절연층; 및
    상기 제1 절연층을 부분적으로 덮는 제1 컨택 전극의 일부를 덮도록 형성되고, 상기 제1 컨택 전극과 제2 컨택 전극을 부분적으로 노출시키는 제3 개구부 및 제4 개구부가 형성된 제2 절연층을 포함하는 발광소자.
  9. 청구항 8에 있어서,
    상기 제1 전극 패드는 상기 제3 개구부를 통해 상기 제1 컨택 전극과 전기적으로 연결되고,
    상기 제2 전극 패드는 상기 제4 개구부를 통해 상기 제2 컨택 전극과 전기적으로 연결된 발광소자.
  10. 청구항 1에 있어서,
    상기 발광구조체는 상기 제1 도전형 반도체층을 부분적으로 노출시키는 다수의 홀이 형성되고,
    상기 제1 컨택 전극은 상기 복수의 홀을 통해 상기 제1 도전형 반도체층과 전기적으로 연결된 발광소자.
  11. 청구항 1에 있어서,
    상기 제1 전극 패드 및 제2 전극 패드는 각각 Cu, Pt, Au, Ti, Ni, Al 및 Ag 중 하나 이상을 포함하는 발광소자.
  12. 청구항 1에 있어서,
    상기 방열패드는 Cu, Pt, Au, Ti, Ni, Al 및 Ag 중 하나 이상을 포함하는 발광소자.
  13. 서로 전기적으로 연결된 다수의 발광구조체;
    상기 다수의 발광구조체 중 하나에 전기적으로 연결된 제1 전극 패드;
    상기 다수의 발광구조체 중 다른 하나에 전기적으로 연결된 제2 전극 패드; 및
    상기 다수의 발광구조체 상에 형성되고, 상기 다수의 발광구조체에서 발생된 열을 방열하는 방열패드를 포함하고,
    상기 방열패드는 평면 형상의 적어도 세면이 외면으로 노출된 발광소자.
  14. 청구항 13에 있어서, 상기 발광구조체는,
    제1 도전형 반도체층;
    제2 도전형 반도체층;
    상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층;
    상기 제2 도전형 반도체층 상에 위치하고, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1 컨택 전극 및 제2 컨택 전극; 및
    상기 제1 컨택 전극 및 제2 컨택 전극의 절연을 위해 상기 제1 컨택 전극 및 제2 컨택 전극의 일부를 덮는 절연층을 포함하는 발광소자.
  15. 청구항 14에 있어서,
    상기 제1 전극 패드 및 제2 전극 패드는 각각 상기 제1 컨택 전극 및 제2 컨택 전극에 전기적으로 연결된 발광소자.
  16. 청구항 14에 있어서,
    상기 제1 및 제2 전극 패드와 방열패드는 상기 절연층 상에 형성된 발광소자.
  17. 청구항 13에 있어서,
    상기 다수의 발광구조체는 서로 직렬로 연결된 발광소자.
  18. 청구항 1 또는 청구항 13에 있어서,
    상기 방열패드의 평면 형상 면적은 상기 발광소자의 평면 형상 면적의 50% 이상인 발광소자.
  19. 제1 발광셀;
    상기 제1 발광셀과 동일한 평면상에 배치된 하나 이상의 제2 발광셀;
    상기 제1 발광셀 또는 하나 이상의 제2 발광셀 상에 형성되고, 상기 제1 발광셀 및 하나 이상의 제2 발광셀 중 하나와 전기적으로 연결된 제1 전극 패드; 및
    상기 제1 발광셀 또는 하나 이상의 제2 발광셀 상에 형성되며, 상기 제1 발광셀 및 하나 이상의 제2 발광셀 중 다른 하나와 전기적으로 연결된 제2 전극 패드를 포함하고,
    상기 제1 발광셀은 중앙에 배치되고, 상기 하나 이상의 제2 발광셀은 상기 제1 발광셀을 둘러싸도록 배치된 발광소자.
  20. 청구항 19에 있어서,
    상기 제1 발광셀 및 하나 이상의 제2 발광셀은 서로 전기적으로 연결된 발광소자.
  21. 청구항 20에 있어서,
    상기 제1 발광셀 및 하나 이상의 제2 발광셀은 서로 직렬 연결된 발광소자.
  22. 청구항 19에 있어서, 상기 제1 발광셀 및 하나 이상의 제2 발광셀 각각은,
    제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체;
    상기 발광구조체 상에 위치하고, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1 컨택 전극 및 제2 컨택 전극; 및
    상기 제1 컨택 전극 및 제2 컨택 전극의 절연을 위해 상기 제1 컨택 전극 및 제2 컨택 전극의 일부를 덮는 절연층을 포함하고,
    상기 제1 전극 패드 및 제2 전극 패드는 각각 상기 제1 컨택 전극과 제2 컨택 전극에 전기적으로 연결된 발광소자.
  23. 청구항 22에 있어서,
    상기 제1 전극 패드 및 제2 전극 패드 중 하나 이상은 상기 절연층 상에 형성된 발광소자.
  24. 청구항 22에 있어서, 상기 절연층은,
    상기 제1 및 제2 컨택 전극 사이에 형성되어 상기 제2 컨택 전극의 일부를 덮도록 형성되고, 상기 제1 도전형 반도체층 및 제2 컨택 전극을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부가 형성된 제1 절연층; 및
    상기 제1 절연층을 부분적으로 덮는 제1 컨택 전극의 일부를 덮도록 형성되고, 상기 제1 컨택 전극과 제2 컨택 전극을 부분적으로 노출시키는 제3 개구부 및 제4 개구부가 형성된 제2 절연층을 포함하는 발광소자.
  25. 청구항 24에 있어서,
    상기 제1 전극 패드는 상기 제3 개구부를 통해 상기 제1 컨택 전극과 전기적으로 연결되고,
    상기 제2 전극 패드는 상기 제4 개구부를 통해 상기 제2 컨택 전극과 전기적으로 연결된 발광소자.
  26. 청구항 22에 있어서,
    상기 발광구조체는 상기 제1 도전형 반도체층을 부분적으로 노출시키는 다수의 홀이 형성되고,
    상기 제1 컨택 전극은 상기 다수의 홀을 통해 상기 제1 도전형 반도체층과 전기적으로 연결된 발광소자.
  27. 청구항 19에 있어서,
    상기 제1 전극 패드 및 제2 전극 패드는 각각 Cu, Pt, Au, Ti, Ni, Al 및 Ag 중 하나 이상을 포함하는 발광소자.
  28. 청구항 19에 있어서,
    상기 제1 발광셀은 원형 또는 네 개의 각 이상을 가지는 다각형인 발광소자.
  29. 제1 발광셀, 상기 제1 발광셀과 동일한 평면상에 배치된 하나 이상의 제2 발광셀, 상기 제1 발광셀 및 하나 이상의 제2 발광셀 중 하나 및 다른 하나와 각각 전기적으로 연결된 제1 및 제2 전극 패드를 포함하는 발광소자; 및
    상기 발광소자에서 방출된 빛을 분산시키는 렌즈를 포함하고,
    상기 제1 발광셀은 중앙에 배치되고, 상기 하나 이상의 제2 발광셀은 상기 제1 발광셀을 둘러싸도록 배치된 발광 다이오드.
  30. 청구항 29에 있어서, 상기 렌즈는,
    빛이 입사되는 입광면을 정의하는 하부면; 및
    단면이 원형 또는 변형된 원형의 곡률을 가지고, 빛이 출사되는 상부면을 포함하는 발광 다이오드.
  31. 청구항 29에 있어서, 상기 렌즈는,
    상기 빛이 입사되는 입광면을 정의하는 하부면;
    입사된 빛을 반사시키는 상부면; 및
    상기 하부면 및 상부면 사이에 형성되고, 상기 상부면에서 반사된 빛이 출광되는 측면을 포함하는 발광 다이오드.
  32. 청구항 29에 있어서,
    상기 제1 발광셀 및 하나 이상의 제2 발광셀은 서로 전기적으로 연결된 발광 다이오드.
  33. 청구항 29에 있어서,
    상기 제1 발광셀은 원형 또는 네 개의 각 이상을 가지는 다각형인 발광 다이오드.
  34. 제1 발광셀;
    상기 제1 발광셀과 동일한 평면상에 배치되고, 상기 제1 발광셀과 전기적으로 연결된 하나 이상의 제2 발광셀;
    상기 제1 발광셀 또는 하나 이상의 제2 발광셀 상에 형성되고, 상기 제1 발광셀 및 하나 이상의 제2 발광셀 중 하나와 전기적으로 연결된 제1 전극 패드;
    상기 제1 발광셀 또는 하나 이상의 제2 발광셀 상에 형성되며, 상기 제1 발광셀 및 하나 이상의 제2 발광셀 중 다른 하나와 전기적으로 연결된 제2 전극 패드; 및
    상기 제1 발광셀 및 하나 이상의 제2 발광셀 상에 형성되고, 상기 제1 발광셀 및 하나 이상의 제2 발광셀에서 발생된 열을 방열하는 방열패드를 포함하고,
    상기 제1 발광셀은 중앙에 배치되고, 상기 하나 이상의 제2 발광셀은 상기 제1 발광셀을 둘러싸도록 배치된 발광소자.
  35. 청구항 34에 있어서,
    상기 방열패드는 평면 형상의 적어도 세 면이 외면으로 노출된 발광소자.
  36. 청구항 34에 있어서, 상기 제1 발광셀 및 하나 이상의 제2 발광셀 각각은,
    제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체;
    상기 발광구조체 상에 위치하고, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1 컨택 전극 및 제2 컨택 전극; 및
    상기 제1 컨택 전극 및 제2 컨택 전극의 절연을 위해 상기 제1 컨택 전극 및 제2 컨택 전극의 일부를 덮는 절연층을 포함하고,
    상기 제1 전극 패드 및 제2 전극 패드는 각각 상기 제1 컨택 전극과 제2 컨택 전극에 전기적으로 연결된 발광소자.
  37. 청구항 36에 있어서,
    상기 제1 및 제2 컨택 전극 사이에 형성되어 상기 제2 컨택 전극의 일부를 덮도록 형성되고, 상기 제1 도전형 반도체층 및 제2 컨택 전극을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부가 형성된 제1 절연층; 및
    상기 제1 절연층을 부분적으로 덮는 제1 컨택 전극의 일부를 덮도록 형성되고, 상기 제1 컨택 전극과 제2 컨택 전극을 부분적으로 노출시키는 제3 개구부 및 제4 개구부가 형성된 제2 절연층을 포함하는 발광소자.
  38. 청구항 37에 있어서,
    상기 제1 전극 패드, 제2 전극 패드 및 방열패드 중 하나 이상은 상기 제2 절연층 상에 형성된 발광소자.
  39. 청구항 37에 있어서,
    상기 제1 전극 패드는 상기 제3 개구부를 통해 상기 제1 컨택 전극과 전기적으로 연결되고,
    상기 제2 전극 패드는 상기 제4 개구부를 통해 상기 제2 컨택 전극과 전기적으로 연결된 발광소자.
  40. 청구항 34에 있어서,
    상기 제1 전극 패드, 제2 전극 패드 및 방열패드는 각각 Cu, Pt, Au, Ti, Ni, Al 및 Ag 중 하나 이상을 포함하는 발광소자.
  41. 청구항 34에 있어서,
    상기 제1 전극 패드, 제2 전극 패드 및 방열패드는 서로 이격되어 배치된 발광소자.
  42. 청구항 34에 있어서,
    상기 제1 발광셀은 원형 또는 네 개의 각 이상을 가지는 다각형인 발광소자.
  43. 제1 발광셀, 상기 제1 발광셀과 동일한 평면상에 배치된 하나 이상의 제2 발광셀, 상기 제1 발광셀 및 하나 이상의 제2 발광셀 중 하나 및 다른 하나와 각각 전기적으로 연결된 제1 및 제2 전극 패드, 상기 하나 이상의 발광셀에서 발생된 열을 방열하도록 상기 제1 발광셀 및 하나 이상의 제2 발광셀 상에 형성된 방열패드를 포함하는 발광소자; 및
    상기 발광소자가 실장되는 인쇄회로기판을 포함하고,
    상기 인쇄회로기판은,
    상기 방열패드를 통해 전달된 열을 분산시키는 기판 몸체; 및
    상기 기판 몸체 상에 형성되고, 상기 제1 및 제2 전극 패드와 전기적으로 연결되는 리드부를 포함하는 발광 다이오드.
  44. 청구항 43에 있어서,
    상기 기판 몸체는 상기 방열패드와 접촉되는 발광 다이오드.
  45. 청구항 43에 있어서, 상기 인쇄회로기판은,
    상기 기판 몸체 상에 형성되고, 상기 방열패드와 접촉되는 방열부를 더 포함하는 발광 다이오드.
  46. 청구항 45에 있어서,
    상기 리드부와 방열부는 서로 절연된 발광 다이오드.
  47. 청구항 43에 있어서, 상기 인쇄회로기판은,
    상기 기판 몸체와 리드부 사이에 개재된 절연부를 더 포함하는 발광 다이오드.
  48. 청구항 43에 있어서,
    상기 발광소자의 상부에 위치하고, 상기 발광소자에서 방출된 빛을 분사시키는 렌즈를 더 포함하는 발광 다이오드.
  49. 청구항 48에 있어서,
    상기 렌즈는 상기 발광소자에서 방출된 빛을 파장변환시키는 형광체를 포함하는 발광 다이오드.
  50. 제1 발광셀;
    상기 제1 발광셀과 동일 평면상에 배치되고, 상기 제1 발광셀과 전기적으로 연결된 제2 발광셀;
    상기 제1 및 제2 발광셀과 동일 평면상에 배치되며, 상기 제2 발광셀과 전기적으로 연결된 제3 발광셀;
    상기 제1 발광셀과 제2 발광셀을 전기적으로 연결하는 제1 전극 연결부; 및
    상기 제2 발광셀과 제3 발광셀을 전기적으로 연결하는 제2 전극 연결부를 포함하고,
    상기 제1 전극 연결부 및 상기 제2 전극 연결부는 각각 상기 제2 발광셀을 기준으로 대각 방향에 배치되며,
    상기 제1 전극 연결부 및 제2 전극 연결부는 각각 상기 제2 발광셀 및 제3 발광셀의 상부에 위치하고 상기 제2 및 제3 발광셀의 측면을 덮는 발광소자.
  51. 청구항 50에 있어서,
    상기 제1 전극 연결부 및 상기 제2 전극 연결부는 각각 상기 제2 발광셀을 기준으로 서로 다른 면 측에 배치된 발광소자.
  52. 청구항 50에 있어서,
    상기 제1 전극 연결부는 상기 제2 발광셀의 일면 모서리 측에 위치하고,
    상기 제2 전극 연결부는 상기 제2 발광셀의 일면에 인접한 면의 모서리 측에 위치하는 발광소자.
  53. 청구항 50에 있어서,
    상기 제1 전극 연결부는 상기 제2 발광셀 상에 배치되고,
    상기 제2 전극 연결부는 상기 제3 발광셀 상에 배치된 발광소자.
  54. 청구항 50에 있어서, 상기 제1 내지 제3 발광셀 각각은,
    제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체;
    상기 발광구조체 상에 위치하고, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1 컨택 전극 및 제2 컨택 전극; 및
    상기 제1 컨택 전극 및 제2 컨택 전극의 절연을 위해 제1 컨택 전극 및 제2 컨택 전극의 일부를 덮는 절연층을 포함하는 발광소자.
  55. 청구항 54에 있어서, 상기 절연층은,
    상기 제2 컨택 전극을 덮도록 형성되고, 상기 제1 도전형 반도체층 및 제2 컨택을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부를 포함하는 제1 절연층; 및
    상기 제1 절연층을 덮는 제1 컨택 전극을 덮도록 형성되고, 상기 제1 컨택 전극과 제2 컨택 전극을 각각 부분적으로 노출시키는 제3 개구부 및 제4 개구부를 포함하는 제2 절연층을 포함하는 발광소자.
  56. 청구항 55에 있어서,
    상기 제1 개구부에 의해 상기 제1 컨택 전극이 상기 제1 도전형 반도체층과 오믹 컨택되도록 상기 제1 개구부는 다수 개가 구비되고,
    상기 제1 및 제2 전극 연결부는 각각 상기 제2 및 제3 발광셀의 다수의 제1 개구부 사이에 형성된 발광소자.
  57. 청구항 55에 있어서, 상기 제1 절연층은,
    상기 발광구조체의 상면 또는 측면의 일부를 덮는 예비절연층; 및
    상기 예비절연층 및 제2 컨택 전극을 덮도록 형성된 주절연층을 포함하는 발광소자.
  58. 청구항 54에 있어서,
    상기 제1 발광셀의 제1 컨택 전극은 상기 제2 발광셀의 발광구조체 상부로 연장되어 상기 제2 컨택 전극과 오믹 컨택하는 발광소자.
  59. 청구항 54에 있어서,
    상기 제2 도전형 반도체층 및 활성층을 포함하는 메사; 및
    상기 메사의 상부 일부를 덮는 제3 절연층을 더 포함하는 발광소자.
  60. 청구항 59에 있어서,
    상기 제2 컨택 전극은 상기 메사 상부에서 상기 제2 도전형 반도체층과 오믹 컨택하는 발광소자.
  61. 청구항 54에 있어서,
    상기 발광구조체의 하부에 위치하는 기판을 더 포함하고,
    상기 기판은 상면에 다수의 패턴이 형성된 발광소자.
  62. 청구항 54에 있어서,
    상기 제1 발광셀의 제1 컨택 전극은 상기 제2 발광셀의 일 측을 덮도록 상부까지 연장되고,
    상기 제2 발광셀의 제1 컨택 전극은 상기 제3 발광셀의 일 측을 덮도록 상부까지 연장된 발광소자.
  63. 제1 발광셀;
    상기 제1 발광셀과 동일 평면상에 배치되고, 상기 제1 발광셀과 전기적으로 연결된 제2 발광셀; 및
    상기 제1 발광셀과 제2 발광셀을 전기적으로 연결하는 다수의 전극 연결부를 포함하고,
    상기 다수의 전극 연결부는 상기 제1 발광셀에서 연장되어 상기 제2 발광셀 상부 일부를 덮도록 상기 제2 발광셀 상부에 배치되고, 상기 제2 발광셀의 평면 형상의 한 변을 따라 일 측에 배치된 발광소자.
  64. 청구항 63에 있어서,
    상기 제1 발광셀과 제2 발광셀은 평면 형상의 서로 한 변이 인접하게 배치된 발광소자.
  65. 청구항 64에 있어서,
    상기 다수의 전극 연결부는 상기 제1 발광셀의 한 변에 대응되는 상기 제2 발광셀의 한 변 측에 배치된 발광소자.
  66. 청구항 63에 있어서,
    상기 제1 발광셀 및 제2 발광셀은 평면 형상의 서로 한 모서리가 인접하게 배치되고,
    상기 다수의 전극 연결부는 상기 제1 발광셀에서 상기 제2 발광셀의 한 변에 걸쳐 연장된 발광소자.
  67. 청구항 63에 있어서, 상기 제1 및 제2 발광셀 각각은,
    제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체;
    상기 발광구조체 상에 위치하고, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1 컨택 전극 및 제2 컨택 전극; 및
    상기 제1 컨택 전극 및 제2 컨택 전극의 절연을 위해 제1 컨택 전극 및 제2 컨택 전극의 일부를 덮는 절연층을 포함하는 발광소자.
  68. 청구항 67에 있어서, 상기 절연층은,
    상기 제2 컨택 전극을 덮도록 형성되고, 상기 제1 도전형 반도체층 및 제2 컨택을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부를 포함하는 제1 절연층; 및
    상기 제1 절연층을 덮는 제1 컨택 전극을 덮도록 형성되고, 상기 제1 컨택 전극과 제2 컨택 전극을 각각 부분적으로 노출시키는 제3 개구부 및 제4 개구부를 포함하는 제2 절연층을 포함하는 발광소자.
  69. 청구항 68에 있어서, 상기 제1 절연층은,
    상기 발광구조체의 상면 또는 측면의 일부를 덮는 예비절연층; 및
    상기 예비절연층 및 제2 컨택 전극을 덮도록 형성된 주절연층을 포함하는 발광소자.
  70. 청구항 67에 있어서,
    상기 제1 발광셀의 제1 컨택 전극은 상기 제2 발광셀의 발광구조체 상부로 연장되어 상기 제2 컨택 전극과 오믹 컨택하는 발광소자.
  71. 청구항 67에 있어서,
    상기 제2 도전형 반도체층 및 활성층을 포함하는 메사를 포함하고,
    상기 제1 절연층은 상기 메사의 상부 일부를 덮는 예비절연층을 포함하는 발광소자.
  72. 청구항 71에 있어서,
    상기 제2 컨택 전극은 상기 메사 상부에서 상기 제2 도전형 반도체층과 오믹 컨택하는 발광소자.
  73. 청구항 67에 있어서,
    상기 발광구조체의 하부에 위치하는 기판을 더 포함하고,
    상기 기판은 상면에 다수의 패턴이 형성된 발광소자.
  74. 청구항 73에 있어서,
    상기 기판에 형성된 다수의 패턴 중 상기 발광구조체에 의해 덮이지 않고 노출된 일부는 상기 발광구조체에 의해 덮인 나머지보다 작은 크기로 형성된 발광소자.
  75. 제1 발광셀;
    상기 제1 발광셀과 동일 평면상에서 제1 방향을 따라 인접하여 배치된 제2 발광셀;
    상기 제1 발광셀 및 제2 발광셀 상에 서로 이격되어 배치된 복수개의 컨택홀들; 및
    상기 제1 발광셀과 상기 제2 발광셀을 전기적으로 연결하는 제1 전극 연결부를 포함하고,
    상기 제1 전극 연결부는
    상기 제1 발광셀 상에 위치하는 제1-1 전극 연결부;
    상기 제2 발광셀 상에 위치하는 제1-2 전극 연결부; 및
    상기 제1 발광셀과 제2 발광셀 사이에서 상기 제1-1 전극 연결부와 제1-2 전극 연결부를 연결하는 제1 중간 연결부를 포함하고,
    상기 제1-1 전극 연결부는 상기 제2 발광셀에 인접하는 제1 발광셀의 제1 측면측의 가장자리와 상기 제1 측면에 이웃한 상기 제1 발광셀의 다른 하나의 측면측의 가장자리상에 위치하는 제1-1 가장자리부를 포함하는 발광소자.
  76. 청구항 75에 있어서,
    상기 제1 발광셀은 상기 제2 발광셀과 인접한 제1 측면, 상기 제1 측면에 대향하는 제2 측면, 상기 제1 측면과 상기 제2 측면의 사이에 배치되고, 서로 대향하는 제3 측면 및 제4 측면을 포함하고, 상기 제1-1 가장자리부들은 상기 제1 측면측 및 제3 측면측 가장자리들 상에 한정되어 위치하는 발광소자.
  77. 청구항 76에 있어서,
    상기 제1-1 전극 연결부는 상기 제1-1 가장자리부들로부터 연장되는 복수의 제1-1 가지부들을 포함하고,
    상기 복수의 제1-1 가지부들은 상기 제3 측면측에 배치된 제1-1 가장자리부에서 제2 측면측으로 연장하는 가지부들, 상기 제1 측면측에 배치된 제1-1 가장자리부에서 제2 측면측으로 연장하는 가지부들 및 상기 제1 측면측에 배치된 제1-1 가장자리부에서 상기 제4 측면측으로 연장하는 제1-1 가지부들을 포함하는 발광소자.
  78. 청구항 77에 있어서,
    상기 복수의 제1-1 가지부들은 서로 평행하게 배치된 발광소자.
  79. 청구항 78에 있어서,
    상기 복수의 제1-1 가지부들은 상기 제1 발광셀 상의 콘택홀들 사이에 배치된 발광소자.
  80. 청구항 79에 있어서,
    상기 제1 발광셀들에 배치된 컨택홀들을 연결하는 컨택홀 연결부를 더 포함하는 발광소자.
  81. 청구항 80에 있어서,
    상기 컨택홀 연결부는 상기 제1-1 가지부들 사이에 위치하고, 상기 제1-1 가지부들과 평행한 가지부들을 포함하는 발광소자.
  82. 청구항 81에 있어서,
    상기 제2 발광셀은 상기 제1 발광셀과 인접한 제1 측면, 상기 제1 측면에 대향하는 제2 측면, 상기 제1 측면과 상기 제2 측면의 사이에 배치되고, 상기 제1 발광셀의 제3 측면과 이웃한 제3 측면 및 제3측면에 대향하는 제4 측면을 포함하고, 상기 제1-2 전극 연결부는 상기 제1 발광셀에 인접하는 제2 발광셀의 제1 측면측과 제4 측면측의 가장자리들 상에 위치하는 제1-2 가장자리부들을 포함하는 발광소자.
  83. 청구항 82에 있어서,
    상기 제1-2 전극 연결부는 상기 제1-2 가장자리부들로부터 연장되는 복수의 제1-2 가지부들을 포함하고, 상기 복수의 제1-2 가지부들은 상기 복수의 제1-1 가지부들과 평행한 발광소자.
  84. 청구항 83에 있어서,
    상기 제1-2 가지부들은 각각 상기 제2 발광셀 상의 컨택홀들을 연결하는 발광소자.
  85. 청구항 84에 있어서,
    상기 제2 발광셀과 동일 평면상에서 제1 방향을 따라 인접하여 배치된 제3 발광셀;
    상기 제3 발광셀 상에 서로 이격되어 배치된 복수개의 컨택홀들; 및
    상기 제2 발광셀과 상기 제3 발광셀을 전기적으로 연결하는 제2 전극 연결부를 더 포함하고,
    상기 제2 전극 연결부는,
    상기 제2 발광셀 상에 위치하는 제2-1 전극 연결부;
    상기 제3 발광셀 상에 위치하는 제2-2 전극 연결부; 및
    상기 제2 발광셀과 제3 발광셀 사이에서 상기 제2-1 전극 연결부와 제2-2 전극 연결부를 연결하는 제2 중간 연결부를 포함하고,
    상기 제2-1 전극 연결부는 상기 제3 발광셀에 인접하는 상기 제2 발광셀의 제2 측면측과 상기 제2 발광셀의 제3 측면측의 가장자리 상에 위치하는 제2-1 가장자리부들을 포함하는 발광소자.
  86. 청구항 85에 있어서,
    상기 제2-1 전극 연결부는 상기 제2-1 가장자리부들로부터 연장되는 복수의 제2-1 가지부들을 포함하고,
    상기 제2-1 가지부들은 각각 상기 제1-2 가지부들과 평행하게 배치된 발광소자.
  87. 청구항 86에 있어서,
    상기 제3 발광셀은 상기 제2 발광셀과 인접한 제1 측면, 상기 제1 측면에 대향하는 제2 측면, 상기 제1 측면과 상기 제2 측면의 사이에 배치되고, 상기 제2 발광셀의 제3 측면과 이웃한 제3 측면 및 제3측면에 대향하는 제4 측면을 포함하고, 상기 제2-2 전극 연결부는 상기 제2 발광셀에 인접하는 제3 발광셀의 제1 측면측과 제4 측면측의 가장자리들 상에 위치하는 제2-2 가장자리부들을 포함하는 발광소자
  88. 청구항 87에 있어서,
    상기 제2-2 전극 연결부는 상기 제2-2 가장자리부들로부터 연장되는 복수의 제2-2 가지부들을 포함하고, 상기 복수의 제2-2 가지부들은 상기 복수의 제2-1 가지부들과 평행한 발광소자.
  89. 청구항 88에 있어서,
    상기 제2-2 가지부들은 각각 상기 제3 발광셀 상의 컨택홀들을 연결하는 발광소자.
  90. 청구항 89에 있어서,
    하부 반도체층 및 상부 반도체층을 포함하며, 상기 제3 발광셀과 동일 평면상에서 제1 방향을 따라 인접하여 배치된 제4 발광셀;
    상기 제4 발광셀 상에 서로 이격되어 배치된 복수개의 컨택홀들; 및
    상기 제3 발광셀과 상기 제4 발광셀을 전기적으로 연결하는 제3 전극 연결부를 더 포함하고,
    상기 제3 전극 연결부는,
    상기 제3 발광셀 상에 위치하는 제3-1 전극 연결부;
    상기 제4 발광셀 상에 위치하는 제3-2 전극 연결부; 및
    상기 제3 발광셀과 제4 발광셀 사이에서 상기 제3-1 전극 연결부와 제3-2 전극 연결부를 연결하는 제3 중간 연결부를 포함하고,
    상기 제3-1 전극 연결부는 상기 제4 발광셀에 인접하는 상기 제3 발광셀의 제2 측면측과 상기 제3 발광셀의 제3 측면측의 가장자리 상에 위치하는 제3-1 가장자리부들을 포함하는 발광소자.
  91. 청구항 90에 있어서,
    상기 제3-1 전극 연결부는 상기 제3-1 가장자리부들로부터 연장되는 복수의 제3-1 가지부들을 포함하고,
    상기 제3-1 가지부들은 각각 상기 제2-2 가지부들과 평행하게 배치된 발광소자.
  92. 청구항 91에 있어서,
    상기 제3-2 전극 연결부는 상기 제4 발광셀 상의 컨택홀들을 연결하되, 상기 개구부들을 노출시키는 발광소자.
  93. 청구항 92에 있어서,
    제1 전극 패드 및 제2 전극 패드를 더 포함하되,
    상기 제1 전극 패드는 상기 제1 발광셀의 제1 도전형 반도체층에 전기적으로 연결되고,
    상기 제2 전극 패드는 상기 제4 발광셀의 제2 도전형 반도체층에 전기적으로 연결되며,
    상기 제1 전극 패드는 상기 제1 및 제2 발광셀들 상에 걸쳐서 배치되고, 상기 제2 전극 패드는 상기 제3 발광셀 및 제4 발광셀 상에 걸쳐서 배치된 발광소자.
  94. 제1 발광셀;
    상기 제1 발광셀과 동일 평면상에서 제1 방향을 따라 인접하여 배치된 제2 발광셀, 상기 제1 발광셀 및 제2 발광셀 상에 서로 이격되어 배치된 복수개의 컨택홀들; 및
    상기 제1 발광셀과 상기 제2 발광셀을 전기적으로 연결하는 제1 전극 연결부를 포함하고,
    상기 제1 전극 연결부는
    상기 제1 발광셀 상에 위치하는 제1-1 전극 연결부;
    상기 제2 발광셀 상에 위치하는 제1-2 전극 연결부; 및
    상기 제1 발광셀과 제2 발광셀 사이에서 상기 제1-1 전극 연결부와 제1-2 전극 연결부를 연결하는 제1 중간 연결부를 포함하고,
    상기 제1-1 전극 연결부는 서로 평행한 복수의 제1-1 가지부들을 가지고,
    상기 제1-2 전극 연결부는 서로 평행한 복수의 제1-2 가지부들을 가지며,
    상기 제1-1 가지부들은 상기 제1-2 가지부들과 서로 평행하고,
    상기 제1-1 가지부들 및 상기 제1-2 가지부들은 상기 제1 방향 및 상기 제1 방향에 수직한 방향에 대해 경사진 발광소자.
  95. 청구항 94에 있어서,
    상기 제2 발광셀과 동일 평면상에서 제1 방향을 따라 인접하여 배치된 제3 발광셀, 상기 제3 발광셀 상에 서로 이격되어 배치된 복수개의 컨택홀들; 및
    상기 제2 발광셀과 상기 제3 발광셀을 전기적으로 연결하는 제2 전극 연결부를 포함하고,
    상기 제2 전극 연결부는
    상기 제2 발광셀 상에 위치하는 제2-1 전극 연결부;
    상기 제3 발광셀 상에 위치하는 제2-2 전극 연결부; 및
    상기 제2 발광셀과 제3 발광셀 사이에서 상기 제2-1 전극 연결부와 제2-2 전극 연결부를 연결하는 제2 중간 연결부를 포함하고,
    상기 제2-1 전극 연결부는 서로 평행한 복수의 제2-1 가지부들을 가지고,
    상기 제2-2 전극 연결부는 서로 평행한 복수의 제2-2 가지부들을 가지며,
    상기 제2-1 가지부들은 상기 제2-2 가지부들과 서로 평행하고,
    상기 제2-1 가지부들 및 상기 제2-2 가지부들은 상기 제1-1 가지부들 및 상기 제1-2 가지부들과 평행한 발광소자.
  96. 청구항 95에 있어서,
    상기 제3 발광셀과 동일 평면상에서 제1 방향을 따라 인접하여 배치된 제4 발광셀, 상기 제4 발광셀 상에 서로 이격되어 배치된 복수개의 컨택홀들; 및
    상기 제3 발광셀과 상기 제4 발광셀을 전기적으로 연결하는 제3 전극 연결부를 포함하고,
    상기 제3 전극 연결부는
    상기 제3 발광셀 상에 위치하는 제3-1 전극 연결부;
    상기 제4 발광셀 상에 위치하는 제3-2 전극 연결부; 및
    상기 제3 발광셀과 제4 발광셀 사이에서 상기 제3-1 전극 연결부와 제3-2 전극 연결부를 연결하는 제3 중간 연결부를 포함하고,
    상기 제3-1 전극 연결부는 서로 평행한 복수의 제3-1 가지부들을 가지고,
    상기 제3-1 가지부들은 상기 제2-1 가지부들 및 상기 제2-2 가지부들과 평행한 발광소자.
  97. 청구항 95에 있어서,
    제1 전극 패드 및 제2 전극 패드를 더 포함하되,
    상기 제1 전극 패드는 상기 제1 및 제2 발광셀들 상에 걸쳐서 배치되고, 상기 제2 전극 패드는 상기 제3 발광셀 및 제4 발광셀 상에 걸쳐서 배치된 발광소자.
PCT/KR2016/001255 2015-02-13 2016-02-04 발광소자 및 발광 다이오드 WO2016129873A2 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
CN201910175807.1A CN110061027B (zh) 2015-02-13 2016-02-04 发光元件
CN201910953376.7A CN110690242B (zh) 2015-02-13 2016-02-04 发光元件
CN201911037711.5A CN110676286B (zh) 2015-02-13 2016-02-04 发光元件以及发光二极管
EP16749413.7A EP3258507A2 (en) 2015-02-13 2016-02-04 Light-emitting element and light-emitting diode
CN201680010257.2A CN107223285B (zh) 2015-02-13 2016-02-04 发光元件以及发光二极管
DE112016000731.0T DE112016000731T5 (de) 2015-02-13 2016-02-04 Lichtaussendeelement und leuchtdiode
CN201911073767.6A CN110690249B (zh) 2015-02-13 2016-02-04 发光元件
US15/409,306 US10438992B2 (en) 2015-02-13 2017-01-18 Light-emitting element and light-emitting diode
US16/594,239 US11282892B2 (en) 2015-02-13 2019-10-07 Light-emitting element including intermediate connection and branches
US17/697,410 US20220208851A1 (en) 2015-02-13 2022-03-17 Light-emitting element and light-emitting diode

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
KR1020150022603A KR102320797B1 (ko) 2015-02-13 2015-02-13 발광 소자
KR10-2015-0022603 2015-02-13
KR10-2015-0023752 2015-02-17
KR1020150023752A KR20160101348A (ko) 2015-02-17 2015-02-17 발광 소자 및 발광 다이오드
KR1020150037560A KR20160112244A (ko) 2015-03-18 2015-03-18 발광 소자 및 발광 다이오드
KR10-2015-0037560 2015-03-18
KR1020150073596A KR102424364B1 (ko) 2015-05-27 2015-05-27 발광소자
KR1020150073598A KR20160139182A (ko) 2015-05-27 2015-05-27 발광소자
KR10-2015-0073596 2015-05-27
KR10-2015-0073598 2015-05-27
KR1020150167920A KR101769077B1 (ko) 2015-11-27 2015-11-27 고효율 발광 소자
KR10-2015-0167920 2015-11-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/409,306 Continuation-In-Part US10438992B2 (en) 2015-02-13 2017-01-18 Light-emitting element and light-emitting diode

Publications (3)

Publication Number Publication Date
WO2016129873A2 WO2016129873A2 (ko) 2016-08-18
WO2016129873A3 WO2016129873A3 (ko) 2016-10-06
WO2016129873A4 true WO2016129873A4 (ko) 2016-12-08

Family

ID=56614901

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/001255 WO2016129873A2 (ko) 2015-02-13 2016-02-04 발광소자 및 발광 다이오드

Country Status (5)

Country Link
US (3) US10438992B2 (ko)
EP (1) EP3258507A2 (ko)
CN (7) CN110690242B (ko)
DE (1) DE112016000731T5 (ko)
WO (1) WO2016129873A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690242B (zh) 2015-02-13 2023-06-30 首尔伟傲世有限公司 发光元件
KR102577879B1 (ko) * 2016-11-09 2023-09-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지
CN109923682B (zh) * 2016-11-03 2022-05-03 苏州乐琻半导体有限公司 半导体器件和包括该半导体器件的半导体器件封装
KR102607885B1 (ko) * 2016-11-03 2023-11-29 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20180052256A (ko) * 2016-11-10 2018-05-18 엘지이노텍 주식회사 반도체 소자
JP7094694B2 (ja) * 2017-12-01 2022-07-04 キヤノン株式会社 発光素子アレイ及びこれを用いた露光ヘッドと画像形成装置
DE102018112255A1 (de) * 2018-05-22 2019-11-28 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
CN108807612A (zh) * 2018-06-26 2018-11-13 山东浪潮华光光电子股份有限公司 一种发光二极管制备方法
JP6909983B2 (ja) * 2018-11-29 2021-07-28 日亜化学工業株式会社 発光素子
EP4160679B1 (en) 2020-04-28 2024-01-31 Nichia Corporation Light-emitting device
DE102020116871A1 (de) 2020-06-26 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip
KR20220081455A (ko) * 2020-12-08 2022-06-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US20220336427A1 (en) * 2021-04-14 2022-10-20 Seoul Viosys Co., Ltd. Unit pixel for led display and led display apparatus having the same

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4432275B2 (ja) * 2000-07-13 2010-03-17 パナソニック電工株式会社 光源装置
US8405107B2 (en) * 2002-07-15 2013-03-26 Epistar Corporation Light-emitting element
EP2149907A3 (en) * 2002-08-29 2014-05-07 Seoul Semiconductor Co., Ltd. Light-emitting device having light-emitting diodes
JP4572604B2 (ja) * 2003-06-30 2010-11-04 日亜化学工業株式会社 半導体発光素子及びそれを用いた発光装置
KR100652864B1 (ko) * 2005-12-16 2006-12-04 서울옵토디바이스주식회사 개선된 투명전극 구조체를 갖는 교류용 발광 다이오드
US9086085B2 (en) * 2006-07-26 2015-07-21 The Boeing Company Removeable fastener recess insert and method for making same
JP5564162B2 (ja) * 2006-09-29 2014-07-30 フューチャー ライト リミテッド ライアビリティ カンパニー 発光ダイオード装置
CN101051634B (zh) * 2007-02-02 2010-07-14 广州南科集成电子有限公司 硅衬底平面led集成芯片及制造方法
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP2009302314A (ja) * 2008-06-13 2009-12-24 Rohm Co Ltd ＧａＮ系半導体装置
KR101025972B1 (ko) * 2008-06-30 2011-03-30 삼성엘이디 주식회사 교류 구동 발광 장치
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
KR101007130B1 (ko) * 2009-02-18 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
US7982409B2 (en) * 2009-02-26 2011-07-19 Bridgelux, Inc. Light sources utilizing segmented LEDs to compensate for manufacturing variations in the light output of individual segmented LEDs
US8390021B2 (en) * 2009-06-15 2013-03-05 Panasonic Corporation Semiconductor light-emitting device, light-emitting module, and illumination device
TWI527261B (zh) * 2009-09-11 2016-03-21 晶元光電股份有限公司 發光元件
US8084775B2 (en) * 2010-03-16 2011-12-27 Bridgelux, Inc. Light sources with serially connected LED segments including current blocking diodes
TWI466284B (zh) * 2010-07-02 2014-12-21 Epistar Corp 光電元件
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
WO2012026695A2 (en) * 2010-08-27 2012-03-01 Seoul Opto Device Co., Ltd. Light emitting diode with improved luminous efficiency
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
TWI451555B (zh) * 2010-10-25 2014-09-01 Epistar Corp 整流單元、發光二極體元件及其組合
CN102479896A (zh) * 2010-11-26 2012-05-30 大连美明外延片科技有限公司 一种发光二极管芯片
CN102623480A (zh) * 2011-02-01 2012-08-01 绿种子能源科技股份有限公司 发光二极管阵列及其制造方法
CN103650178A (zh) * 2011-07-29 2014-03-19 三星电子株式会社 半导体发光元件
US20130050653A1 (en) * 2011-08-23 2013-02-28 Stanley Electric Co., Ltd. Led array capable of reducing uneven brightness distribution
KR20130025831A (ko) * 2011-09-02 2013-03-12 스탄레 덴끼 가부시키가이샤 반도체 발광소자 어레이 및 차량용 등구
KR20130049896A (ko) * 2011-11-07 2013-05-15 삼성전자주식회사 발광장치 제조방법 및 이에 이용되는 리드 프레임 기재
TWI509786B (zh) * 2012-02-17 2015-11-21 Epistar Corp 發光二極體元件
TWI453948B (zh) * 2012-03-12 2014-09-21 Univ Chang Gung The structure of the press - fit type flip - chip light emitting element and its making method
CN103367384B (zh) * 2012-03-30 2018-04-03 晶元光电股份有限公司 发光二极管元件
DE102012102847A1 (de) * 2012-04-02 2013-10-02 Osram Opto Semiconductors Gmbh Licht emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements
KR101403639B1 (ko) * 2012-09-05 2014-06-05 주식회사 세미콘라이트 반도체 발광소자
TW201405889A (zh) * 2012-07-31 2014-02-01 Epistar Corp 發光二極體元件
KR101892213B1 (ko) * 2012-08-07 2018-08-28 서울바이오시스 주식회사 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
CN104521012B (zh) * 2012-08-07 2018-04-24 首尔伟傲世有限公司 晶圆级发光二极管阵列及其制造方法
US10388690B2 (en) * 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
DE112013003887T5 (de) * 2012-09-07 2015-05-07 Seoul Viosys Co., Ltd. Leuchtdiodenarray auf Wafer-Ebene
KR20140059985A (ko) * 2012-11-09 2014-05-19 엘지이노텍 주식회사 발광소자
KR20140066397A (ko) 2012-11-23 2014-06-02 서울바이오시스 주식회사 복수개의 단위 발광소자들을 갖는 발광다이오드
KR20140073351A (ko) * 2012-12-06 2014-06-16 엘지이노텍 주식회사 발광 소자
KR101992366B1 (ko) * 2012-12-27 2019-06-24 엘지이노텍 주식회사 발광 소자
KR102087935B1 (ko) * 2012-12-27 2020-03-11 엘지이노텍 주식회사 발광 소자
KR101423717B1 (ko) 2013-02-08 2014-08-01 서울바이오시스 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 패키지 및 그것을 제조하는 방법
TWI646702B (zh) * 2013-03-18 2019-01-01 晶元光電股份有限公司 發光元件
KR20140146354A (ko) * 2013-06-17 2014-12-26 삼성전자주식회사 반도체 발광 장치 및 반도체 발광소자 패키지
US9673254B2 (en) * 2013-07-22 2017-06-06 Lg Innotek Co., Ltd. Light emitting device
KR20150016830A (ko) 2013-08-05 2015-02-13 주식회사 엘지화학 리간드 화합물 및 전이금속 화합물의 제조방법
CN103400850B (zh) * 2013-08-14 2016-01-20 中国科学院长春光学精密机械与物理研究所 用于微显示与照明的柔性led阵列器件及制作方法
JP6496574B2 (ja) 2014-03-11 2019-04-03 株式会社ダイセル フィルタトウベールが梱包材で非密封状態に梱包された梱包体とその製造方法
US10157960B2 (en) * 2014-12-16 2018-12-18 Episky Corporation (Xiamem) Ltd Light-emitting device with electrode extending layer
CN110690242B (zh) 2015-02-13 2023-06-30 首尔伟傲世有限公司 发光元件
US9601674B2 (en) * 2015-08-13 2017-03-21 Epistar Corporation Light-emitting device

Also Published As

Publication number Publication date
DE112016000731T5 (de) 2017-12-21
EP3258507A2 (en) 2017-12-20
CN110690249B (zh) 2024-01-19
CN110690242B (zh) 2023-06-30
CN110061027A (zh) 2019-07-26
US11282892B2 (en) 2022-03-22
US20220208851A1 (en) 2022-06-30
CN110690249A (zh) 2020-01-14
WO2016129873A3 (ko) 2016-10-06
CN110676286A (zh) 2020-01-10
CN110690250A (zh) 2020-01-14
CN107223285B (zh) 2020-01-03
CN110690242A (zh) 2020-01-14
US20170365638A9 (en) 2017-12-21
CN107223285A (zh) 2017-09-29
US20170154921A1 (en) 2017-06-01
CN110061027B (zh) 2024-01-19
US10438992B2 (en) 2019-10-08
US20200035751A1 (en) 2020-01-30
CN110854250A (zh) 2020-02-28
WO2016129873A2 (ko) 2016-08-18
CN110676286B (zh) 2024-01-19

Similar Documents

Publication Publication Date Title
WO2016129873A4 (ko) 발광소자 및 발광 다이오드
WO2019103566A1 (en) Led unit for display and display apparatus having the same
WO2017191923A1 (ko) 발광 다이오드
WO2019117656A1 (en) Light emitting stacked structure and display device having the same
WO2019135589A1 (en) Display device having light emitting stacked structure
WO2019103567A1 (en) Light emitting diode for display and display apparatus having the same
WO2019112304A1 (en) Light emitting device with led stack for display and display apparatus having the same
WO2019135606A1 (en) Light emitting device with led stack for display and display apparatus having the same
WO2019240538A1 (ko) 인쇄회로기판 및 이를 포함하는 카메라 장치
WO2016076637A1 (en) Light emitting device
WO2011083923A2 (en) Light emitting diode having electrode pads
WO2016099061A1 (en) Semiconductor light emitting device and method of manufacturing the same
WO2015190817A1 (ko) 반도체 발광소자
WO2019004518A1 (ko) 발광소자 패키지 및 광원 장치
WO2020159068A1 (ko) 발광 다이오드
WO2018164371A1 (ko) 반도체 소자 및 반도체 소자 패키지
WO2018139877A1 (ko) 반도체 소자
WO2019045166A1 (ko) 발광소자 패키지
WO2019045513A1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
WO2019054548A1 (ko) 발광소자 패키지
WO2016144103A1 (ko) 발광 모듈 및 이를 구비한 조명 장치
WO2018110981A1 (ko) 광 전송 모듈
WO2016209025A2 (ko) 멀티셀 발광 다이오드를 이용한 백라이트 유닛
WO2019216596A1 (ko) 표면발광레이저 패키지
WO2018212630A1 (ko) 레이저 다이오드

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16749413

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 112016000731

Country of ref document: DE

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2016749413

Country of ref document: EP