KR20130025831A - 반도체 발광소자 어레이 및 차량용 등구 - Google Patents

반도체 발광소자 어레이 및 차량용 등구 Download PDF

Info

Publication number
KR20130025831A
KR20130025831A KR1020120095923A KR20120095923A KR20130025831A KR 20130025831 A KR20130025831 A KR 20130025831A KR 1020120095923 A KR1020120095923 A KR 1020120095923A KR 20120095923 A KR20120095923 A KR 20120095923A KR 20130025831 A KR20130025831 A KR 20130025831A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
semiconductor light
electrode
led
Prior art date
Application number
KR1020120095923A
Other languages
English (en)
Inventor
마모루 미야찌
타쯔마 사이또
미쯔노리 하라다
Original Assignee
스탄레 덴끼 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011191647A external-priority patent/JP2013055187A/ja
Priority claimed from JP2011197999A external-priority patent/JP5781409B2/ja
Application filed by 스탄레 덴끼 가부시키가이샤 filed Critical 스탄레 덴끼 가부시키가이샤
Publication of KR20130025831A publication Critical patent/KR20130025831A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Abstract

본 발명에 따르면 제1의 방향으로 기다란 기판 상에 복수의 반도체 발광소자가 형성된 반도체 발광소자 어레이(array)로서, 상기 복수의 반도체 발광소자의 각각이,상기 기판 상에 형성된 전극층과, 상기 전극층상에 형성되고, 상기 전극층에 전기적으로 접속된 p형 반도체층과, 상기 p형 반도체층상에 형성된 활성층과, 상기 활성층상에 형성된 n형 반도체층을 가지는 반도체발광층과, 상기 반도체발광층의 한 변에 따라서, 그 한 변과 평행하게 형성된 제1배선층과, 상기 제1배선층으로부터 상기 반도체발광층에 걸쳐서 뻗어있고, 상기 반도체발광층의 표면에 있고, 상기 n형 반도체층과 전기적으로 접속되는 복수의 제2배선층을 가지고, 상기 반도체발광층의 평면 형상이, 상기 제1의 방향으로 평행한 상변 및 하변과, 그 상변 및 하변에 수직인 선에 대해서 경사하는 부분을 포함한 2개의 단변을 가지는 형상이며, 상기 사변의 정점으로부터 수직으로 끌어당긴 직선이 인접하는 반도체 발광소자의 하변과 교차하는 형상인 반도체 발광소자 어레이가 제공된다.

Description

반도체 발광소자 어레이 및 차량용 등구{LED ARRAY CAPABLE OF REDUCING UNEVEN BRIGHTNESS DISTRIBUTION}
본 발명은, 반도체 발광소자 어레이(array) 및 반도체 발광소 어레이를 이용한 차량용 등구(燈具)에 관한 것이다.
차량의 헤드램프나 조명에 이용하기 위한 LED 소자에는 큰 출력이 요구되고 있지만, 단순하게 소자 면적을 크게 한다면 구동 전류가 커져 버리거나, 균일하게 전류를 흐르게 하는 것이 어려워져 버리기 때문에, 복수의 LED 소자로 분할하여, 직렬 접속한 LED 어레이로 하는 것이 알려져 있다(예를 들면, 특허 문헌 1 참조).
차량의 헤드램프 등의 애플리케이션에서는, 횡장(橫長) 형상의 LED 소자가 요구되고 있지만, LED 소자의 분할수를 많이 하면, 소자간의 비발광부가 차지하는 비율이 증가해 바람직하지 않다. 따라서 LED 소자의 분할수를 줄이기 위해서, 각 LED 소자의 형상은 가로로 길게 되어 버린다.
도 10a는, 종래의 LED 어레이(600)를 나타내는 개략 평면도이며, 도 10b는, 도 10a에 나타내는 LED 어레이(600)의 간략화한 단면도이다.
종래 LED 어레이(600)로서는, 절연성 지지기판 위에, 4개의 질화물 반도체 발광소자(LED 소자)(601)를 기판 상에 배치하고 직렬 접속한 것이 일반적이다. GaN계 백색 LED소자를 예를 들면, 사파이어 기판 상에 LED 구조를 형성 한 후, 지지기판을 붙이고 사파이어 기판을 박리하고, 전극을 형성하는 것이 행해진다.
개개의 LED 소자(601)는, n형 GaN층(621), 활성층(622), p형 GaN층(623)으로부터 되는 GaN계 발광부(602)와, 발광부(602)의 이면에 형성된 p측 전극(612)과, 발광부(602)의 우측 단변(短邊)에 일정 간격을 두고 평행하게 배치되는 인출전극(제1배선층)(611), 그리고 발광부(602)의 표면에 발광부(602)의 장변(長邊)과 평행하게 배치되어 n형 GaN층(621)으로 인출전극(611)을 접속하는 인출전극(제2배선층)(608)을 가지고 있다. 좌우에 인접하는 LED 소자(601)는, 우측 소자의 p측 전극(612)상에 좌측 소자의 인출전극(611)이 형성되는 것에 의해, 좌측 소자의 n형 GaN층(621)과 우측 소자의 p형 GaN층(623)이 접속되어 있다.
형광체층(631)은, 기판(630)상에 실장(實裝)된 복수의 발광소자(601)를 봉지한다. 예를 들면, 발광소자, 즉 LED 소자(601)가 청색 LED 소자일 때, 형광체로서 황색 형광체를 조합하는 것으로, 백색 발광시키는 LED 어레이(600)를 작성할 수 있다. 이 경우, 투광성 수지에 미리 황색 형광체를 함유시키고, 형광체를 함유시킨 투광성 수지(형광체 함유 수지)로 LED 소자(601)를 봉지한다.
그리고 도 10a의 발광부(602)에 표시한 햇칭은 발광 휘도 분포를 나타내며, 햇칭의 밀도가 높아짐에 따라 휘도가 높아지는 것을 나타내고 있다.
일본 특개2001-156331호 공보
도 10a, 10b, 10c, 10d에 나타낸 바와 같이, 인출전극(611)을 LED 소자(601)의 단변에 평행하게 배치하고, n형 GaN층(621)상의 인출전극(608)을 LED 소자(601)의 장변에 평행하게 배치하면, 예를 들면, 폭 10μm정도의 인출전극(608)의 길이가 길어 배선저항이 크게 되며, 우측의 급전측(給電側)으로부터 좌측을 향해 주입 전류가 감소하고, 큰 발광 휘도 분포가 형성되어 버린다.
또, LED 소자(601) 사이에 폭 40μm정도의 인출전극(611)이 배치되므로, LED 소자(601)의 간격이 넓게 되고, 휘도가 저하하고, 소자 사이 근방과 소자 중앙부 근방에서 발광휘도분포가 형성되어 버린다. 이러한 LED 소자(601)로 되는 LED 어레이(600)를 이용하여 헤드램프 등을 구성하면, 조사상(照射像)에 큰 휘도 얼룩(uneveness)이 생긴다.
도 10c 및 10d는, 도 10a에 나타난 LED 어레이(600)의 직선 ef 에서의 휘도 분포를 개략적으로 나타내는 도면이다. 도 10c는, LED 어레이(600)가 형광체층(631)을 갖추지 않는 경우의, 청색 발광소자로서의 직선 ef 에서의 휘도 분포를 나타내며, 도 10d는, LED 어레이(600)가 형광체층(631)을 갖추었을 경우의, 백색 발광소자로서의 직선 ef 에서의 휘도 분포를 나타낸다.
도 10c에 나타낸 바와 같이, 형광체층(631)이 없는 청색 발광 상태에서는, 종래, 휘도 분포가 소자면내에 있어서, 한결같고 플랫한 것이 되어 있다. 그러나 이러한 플랫한 휘도 분포를 가지는 청색 발광소자에 형광체층(631)을 형성해 백색화하면, 소자면내에서 세로 방향(도면 중 H방향)의 중심부의 휘도(최대 휘도)가 단부의 휘도(기준 휘도)에 비해 약 1.2~1.67배가 되고, 도 10d에 나타내는 세로 방향의 중심부가 밝고, 단부로 감에 따라 서서히 어두워지는 휘도 분포(람바시안 배광)가 형성되어 버린다. 이러한 LED 어레이(600)를 이용해 헤드램프 등을 구성하면, 조사상(照射像)에 큰 휘도 얼룩이 생긴다.
본 발명의 목적은, 발광휘도분포의 형성을 억제한 반도체 발광소자 어레이를 제공하는 것이다.
또, 본 발명의 다른 목적은, 조사상의 휘도 얼룩을 억제한 차량용 등구를 제공하는 것이다.
본 발명의 1 관점에 의하면, 제1의 방향으로 기다란 기판 상에 복수의 반도체 발광소자가 형성된 반도체 발광소자 어레이로서, 상기 복수의 반도체 발광소자의 각각이, 상기 기판 상에 형성된 전극층과, 상기 전극층상에 형성되고, 상기 전극층에 전기적으로 접속된 p형 반도체층과, 상기 p형 반도체층상에 형성된 활성층과, 상기 활성층상에 형성된 n형 반도체층을 가지는 반도체발광층과, 상기 반도체발광층의 한 변에 따라서, 그 한 변과 평행하게 형성된 제1배선층과, 상기 제1배선층으로부터 상기 반도체발광층에 걸쳐서 뻗고, 상기 반도체발광층의 표면에서, 상기 n형 반도체층과 전기적으로 접속되는 복수의 제2배선층을 가지고, 상기 반도체발광층의 평면 형상이, 상기 제1의 방향으로 평행한 상변(上邊) 및 하변(下邊)과 그 상변 및 하변에 수직인 선에 대해서 경사하는 부분을 포함한 2개의 단변(短邊)을 가지는 형상이며, 상기 사변(斜邊)의 정점으로부터 수직으로 끌어당긴 직선이 인접하는 반도체 발광소자의 하변과 교차하는 형상인 반도체 발광소자 어레이가 제공된다.
또, 본 발명의 다른 관점에 의하면, 제1의 방향으로 긴 기판 상에 복수의 반도체 발광소자가 형성된 반도체 발광소자 어레이는, 상기 복수의 반도체 발광소자의 각각이, 상기 기판 상에 형성된 전극층과, 상기 전극층상에 형성되고, 상기 전극층에 전기적으로 접속된 p형 반도체층과, 상기 p형 반도체층상에 형성된 활성층과, 상기 활성층상에 형성된 n형 반도체층을 가지는 반도체발광층과, 상기 반도체발광층의 한 변을 따라서, 그 한 변과 평행하게 형성된 제1배선층과, 상기 제1배선층으로부터 상기 반도체발광층에 걸쳐서 뻗고, 상기 반도체발광층의 표면에서, 상기 n형 반도체층과 전기적으로 접속되는 복수의 제2배선층과, 상기 반도체발광층의 상방(上方)으로 형성되는 형광체층을 가지고, 상기 반도체발광층의 평면 형상이, 상기 제1의 방향으로 평행한 저변과 그 저변에 수직인 선에 대해서 경사하는 부분을 포함하는 적어도 1개의 변(邊)을 가지고, 상기 반도체발광층의 상기 제1의 방향의 폭이 상기 저변으로부터 멀어짐에 따라 감소하는 형상인 반도체 발광소자 어레이가 제공된다.
본 발명에 의하면, 발광 분포의 형성을 억제한 반도체 발광소자 어레이를 제공할 수 있다.
또, 본 발명에 의하면, 조사상의 휘도 얼룩(uneveness)을 억제한 차량용 등구를 제공할 수 있다.
도 1a는　본 발명의 제1의 실시예에 의한 LED 어레이(100) 및 LED 소자(101a)(101b)의 개략 평면도, 도1b는 LED 어레이(100)의 등가회로도, 도 1c는 LED 어레이(100)를 구성하는 LED 소자(101a)(101b)의 개략 평면도, 도 1d는 도 1a의 직선ab로 절단한 LED 어레이(100)의 간략화한 단면도이다.
도 2a, 도 2b는 본 발명의 실시예에 의한 LED 어레이(100)를 조립한 차량용 등구(헤드램프)(50)의 구성을 나타내는 개념도이다.
도 3a 내지 도3f는 본 발명의 실시예에 의한 LED 어레이(100)의 제조방법을 설명하기 위한 개략 단면도이다.
도 4a 내지 도 4d는 본 발명의 실시예에 의한 LED 어레이(100)의 제조방법을 설명하기 위한 개략 단면도이다.
도 5는　본 발명의 실시예에 의한 LED 어레이(100)의 다른 제조 방법을 설명하기 위한 개략 단면도이다.
도 6a, 도 6b는 본 발명의 제2의 실시예에 의한 LED 어레이(200) 및 LED 소자(201a)(201b)의 개략 평면도이다.
도 7a, 도 7b는　본 발명의 제3의 실시예에 의한 LED 어레이(300) 및 LED 소자(301a)(301b)의 개략 평면도이다.
도 8a는 본 발명의 제4의 실시예에 의한 LED 어레이(400) 및 LED 소자(401a)(401b)의 개략 평면도, 도 8b는 LED 어레이(400)의 등가회로도, 도 8c는 도 8a의 직선ab으로 절단한 LED 어레이(400)의 간략화한 단면도이다.
도 9a 내지 도 9c는 본 발명의 제4의 실시예에 의한 LED 어레이(400)의 발광 휘도 분포를 개략적으로 나타내는 도면이다.
도 10a는　종래 예에 의한 LED 어레이(600)의 개략 평면도이고, 도 10b는 도 10a의 직선cd에서 절단한 LED 어레이(600)의 간략화한 단면도이며, 도10c 및 도 10d는 LED 어레이(600)의 발광 휘도 분포를 나타내는 도면이다.
도 1a는, 본 발명의 제1의 실시예에 의한 LED 어레이(100)의 개략 평면도이며, 도 1b는, LED 어레이(100)의 등가 회로도이다. 도 1c는, LED 어레이(100)를 구성하는 LED 소자(101a)(101b)의 개략 평면도이다. 도 1d는, 도 1a의 직선 ab로 절단한 LED 어레이(100)의 간략화한 단면도이다. 그리고 도 1a 중 발광부(2)에 표시한 햇칭은 발광 휘도 분포를 나타내고, 햇칭의 밀도가 높아짐에 따라 휘도가 높아지는 것을 나타내고 있다.
본 발명의 제1의 실시예에 의한 LED 어레이(100)는, 절연층(7)이 형성된 도면 중 W방향으로 기다란 지지기판(30)상에, 그 W방향을 따라서 4개의 질화물 반도체 발광소자(LED 소자)(101a)(101b)를 배치하고, 직렬 접속한 것이다. 개개의 LED 소자(101a)(101b)는, 상기 W방향으로 기다란 장방형이며, n형 GaN층(21), 활성층(22), p형 GaN층(23)으로 되는 GaN계 발광부(디바이스 구조층)(2)와, 발광부(2)의 이면에 형성되어 그 발광부의 상하 어느 장변 측에 노출하는 p측 전극(12)과, p측 전극이 노출하는 장변과 반대 측의 장변과 일정 간격을 두고 평행하게 배치되는 인출전극(제1배선층)(11), 그리고 발광부(2)의 표면상에 그 발광부(2)의 단변에 평행하게 배치되고 n형 GaN층(21)에 인출전극(11)을 접속하는 인출전극(제2배선층)(8)을 가지고 있다.
개개의 LED 소자(101a)(101b)는, 각각 좌우에 인접하는 LED 소자(101a)(101b)에 직렬로 접속 되고 있고, LED 소자(101a)의 인출전극(11)은, 좌측에 위치하는 LED 소자(101b)의 p측 전극(12)에 전기적으로 접속되고, LED 소자(101a)의 p측 전극(12)은 우측에 위치하는 LED 소자(101b)의 인출전극(11)에 전기적으로 접속되어 있다. LED 어레이(100)의 단부(端部)에 위치하는 LED 소자(101a)의 p측 전극(12) 및 LED 소자(101b)의 인출전극(11)은 각각 급전패드(13)에 접속되어 있다.
LED 소자(101a)는, 발광부(2)의 위 장변(長邊) 측에 그 장변에 평행하게 급전측인 인출전극(11)이 배치되고 거기로부터 n형 GaN층(21)상에 인출전극(8)이 발광부(2)의 단변에 평행하게 배치되기 때문에, 도면 중 위에서 아래로 서서히 주입 전류가 감소한다. 그 때문에, 위쪽이 밝고, 아래쪽이 어두워지는 발광 휘도 분포를 가진다. 그러나 인출전극(8)이 발광부(2)의 단변에 평행하게 배치되기 때문에, 인출전극(8)의 길이가 도 10a 및 도 10b에 나타내는 종래 예에 비해 짧아지므로, 주입 전류의 감소를 낮게 억제할 수 있고, 발광 휘도 분포를 작게 할 수 있다.
LED 소자(101b)는, LED 소자(101a)와는 반대로, 발광부(2)의 아래 장변 측에 그 장변에 평행하게 급전측인 인출전극(11)이 배치되고, 거기로부터 n형 GaN층(21)상에 인출전극(8)이 발광부(2)의 단변에 평행하게 배치되기 때문에, 도면 중 아래에서 위로 서서히 주입 전류가 감소한다. 그 때문에, 아래쪽이 밝고, 위쪽이 어두워지는 발광 휘도 분포를 가진다. 그러나 LED 소자(101b)에 있어서도, 인출전극(8)이 발광부(2)의 단변에 평행하게 배치되기 때문에, 인출전극(8)의 길이가 도 10a 및 도 10b에 나타내는 종래 예에 비해 짧아지므로, 주입 전류의 감소를 낮게 억제할 수 있고, 발광 휘도 분포를 작게 할 수 있다.
즉, LED 소자(101a)의 발광면에는, 인출전극(11) 측에 피크(최대 휘도부)를 가지고, 도면 중 아래방향(H방향)으로 인출전극(11)으로부터 멀어짐에 따라 서서히 감소하는 휘도 분포가 형성된다. LED 소자(101b)의 발광면에도 LED 소자(101a)와 같은 휘도 분포가 형성되지만, LED 소자(101b)에서는 인출전극(11)이 아래쪽의 장변에 따라서 형성되기 때문에, LED 소자(101a)의 발광면과는 반대로, 아래쪽 장변에 피크를 가지고, 위 방향으로 서서히 감소하는 휘도 분포가 형성된다.
그리고 LED 소자(101a)와 LED 소자(101b)는, p측 전극(12), 인출전극(11), 인출전극(8)의 배치 등의 전극패턴이 다르고, 그 외의 구조는 동일하며, LED 소자(101a)의 전극패턴을 상하로 반전(180도 회전)한 것이 LED 소자(101b)이다.
차량의 헤드램프나 조명에 이용하기 위한 LED 소자에는 큰 출력이 요구되고 있으나, 단순하게 소자 면적을 크게 한다면 구동전류가 커져버리거나, 균일하게 전류를 흐르게 하는 것이 어려워져 버리므로, 제1의 실시예에서는, 복수의 LED 소자(101a)(101b)를 어레이화(array化)하여, LED 어레이(100)로 하고 있다. 또 각각의 LED 소자(101a)(101b)에 같은 전류 값을 흐르게 하려면, 직렬접속이 바람직하다.
또, 차량의 헤드램프에 이용하는 경우에는, 지표면 근방을 조명하는 것이 요구되어, LED 어레이(100)는 횡방향으로 긴(도면 중 W방향으로 길다) 형상인 것이 바람직하다. LED 어레이(100)의 치수는, 예를 들면, 폭 5mm이상, 높이 1mm이하로 설정된다. 4개의 LED 소자(101a)(101b)를 어레이화하는 경우, 개개의 LED 소자(101a)(10b)의 형상도 횡방향으로 길고, 세로 방향으로 짧은(도면 중 W방향으로 길고, H방향으로 짧다) 형상으로 하는 것이 효율적이다.
또, 이러한, 횡장(橫長)의 LED 소자(101a)(101b)에 대해서, 도 10a 및 도 10b에 나타낸 바와 같이, 발광면상의 선폭이 좁은, 예를 들면, 폭 10μm정도의 인출전극(608)을 장변에 평행하게 배치하면, 반도체 적층의 저항에 대한, 선폭이 좁은 인출전극(608)(예를 들면, 10μm정도)의 배선 저항의 비가 커져, 인출전극(408)의 길이 방향에 따르는 반도체 적층, 즉 발광부(602)내의 전류분포가 커져, 큰 발광 휘도분포가 형성되어 버린다.
따라서 본 발명의 실시예에서는, 도 1a 및 도1c에 나타낸 바와 같이, 선폭 20μm이상 200μm이하(바람직하기로는 40μm정도)의 폭이 넓은 인출전극(제1배선층)(11)을 각 LED 소자(101a)(101b)의 장변에 평행하게 배치하고, 선폭이 좁은 인출전극(제2배선층)(8)을 단변에 평행하게 배치하여, 전극장의 감소에 의해서 전류 분포를 저감 하는 전극구성(전극패턴)을 채용했다. 이러한 전극패턴을 채용하는 것으로써, 인출전극(8)의 길이를 짧게 하여 배선저항을 줄이고, 각 LED 소자(101a)(101b)의 발광 휘도 분포를 큰 폭으로 감소시키는 것이 가능해진다.
그리고 본 전극 패턴을 채용하는 것에 의해, 개개의 LED 소자(101a)(101b)에 있어서의 휘도 분포 및 LED 소자(101a)(101b)사이 근방의 휘도저하에 의한 휘도 분포는 큰 폭으로 감소하지만, 이것을 단지 복수개 조합해 LED 어레이(100)로 하고, 헤드램프 등에 조립하면, 해당 헤드램프 등에 의한 조사상에도 분포가 생겨버려 휘도 얼룩이 발생한다. 이 휘도 얼룩(uneveness)을 저감하기 위해서, 제1의 실시예에서는, 도 1a에 나타난 바와 같이, 인접하는 LED 소자(101a)(101b)에서 발광 휘도 분포를 다르게 하도록(예를 들면, 도면에 나타난 봐와 같이, 발광 휘도 분포를 180도 회전시키도록) 한다.
즉, 발광부(2)의 한쪽의 장변(도 1a 및 도1c에서는 아래쪽의 장변) 측에 인출전극(제1배선층)(11)을 배치하고, 그 한쪽의 장변으로부터 다른 쪽의 장변 근방을 향해 뻗은 인출전극(제2배선층)(8)을 가지는 LED 소자(101a)와, 다른 쪽의 장변(도 1a 및 도 1c에서는 위쪽의 장변)측에 인출전극(제1배선층)(11)을 배치하고, 그 다른 쪽의 장변으로부터 상기 한쪽의 장변 근방을 향해 뻗은 인출전극(제2배선층)(8)을 가지는 LED 소자(101b)를 LED 어레이(100)의 장변 방향으로 교대로 배열한다.
이와 같이 LED 소자(101a)와 LED 소자((101b)를 교대로 배열하는 것으로써, 인접하는 LED 소자(101a)와LED 소자(101b)로, 상하 방향의 발광휘도분포를 반전(180도 회전)시켜, LED 어레이(100)로서의 발광 휘도 분포(휘도 얼룩)를 저감하고 있다.
또, 인출전극(11)을 LED 소자(101a)(101b)의 장변을 따라서 배치하기 때문에, 단변을 따라서 배치하는 종래 기술에 비해, LED 소자(101a)(101b) 사이의 간격(g)을, 예를 들면, 30μm전후로 하는 등, 좁게 할 수 있다. 따라서 LED 소자(101a)(101b)사이 영역의 휘도 저하를 한층 더 억제할 수 있다.
도 2a, 도 2b는, 본 발명의 제1의 실시예에 의한 LED 어레이(100)를 조립한 차량용 등구(헤드램프)(50)의 구성을 나타내는 개념도이다. 제1의 실시예에 의한 LED 어레이(100)대신에, 후술의 제2및 제3의 실시예에 의한 LED 어레이(200)(300)를 이용하는 것도 가능하다.
도 2a는, 조사용 광학계(51)로서 2개의 LED 어레이(100)의 각각 붙어 조사렌즈(105)를 준비한 예이다. 조사렌즈(105)는, 각각의 전극패턴이 좌우 반전한 적어도 2개의 LED 어레이(100)의 광원상(光源像)(106)이, 차량 전단부에 정면으로 맞선 가상연직스크린(조사면)(107)상에 겹쳐지도록 설정되어 있다. 이것에 의해, 한쪽의 LED 어레이(100)가, 도 1a에 나타난 바와 같이 LED 소자(101b, 101a, 101b, 101a)로 배열된 것이고, 다른 한 쪽이 도 1a에 나타내는 것을 반전시켜 왼쪽에서 LED 소자(101a, 101b, 101a, 101b)로 배열한 것인 경우, 위에서 아래로 서서히 어두워지는 휘도 분포를 가지는 LED 소자(101a)의 조사상(照射像)과 반대로 위에서 아래로 서서히 밝아지는 휘도 분포를 가지는 LED 소자(101b)의 조사상이 조사면(107)에서 겹치게 된다. 따라서 한층 더 휘도 얼룩을 저감하는 것이 가능해진다.
그리고 조사 광학계(51)는, 도 2b에 나타낸 바와 같이 멀티리플렉터(반사면)(103)를 이용하는 것에 의해, 조사렌즈(105)를 복수의 LED 어레이(100)에서 공용하도록 해도 좋다.
도 2b에 나타내는 헤드램프(50)는, 각각의 전극패턴이 좌우 반전한 적어도 2개의 LED 어레이(100)와 그 2개의 LED 어레이(100)의 각각 발광면을 가리도록 배치된 형광체층(파장변환층)(100a)으로 구성되는 광원(102)과 복수의 소반사영역으로 구획된 멀티리플렉터인 반사면(103), 쉐이드(104) 및 조사렌즈(105)를 포함한 조사 광학계(51)를 포함하여 구성된다.
도 2b에 나타난 바와 같이, 광원(102)은, 조사방향(발광면)이 위방향이 되도록 배치되고, 반사면(103)은, 제1초점이 광원(102) 근방으로 설정되며, 제2초점이 쉐이드(104)의 상단 가장자리근방으로 설정된 회전타원형의 반사면이며, 광원(102)으로부터의 빛이 입사 하도록, 광원(102)의 측방으로부터 전방에 걸친 범위를 가리도록 배치되어 있다.
반사면(103)은, 도 2b에 나타난 바와 같이, 광원(102)의 복수의 LED 어레이(100)의 광원상(106)을 차량전방으로 조사하고, 차량 전단부에 정면으로 맞선 가상연직스크린(조사면)(107)상에, 각각의 전극패턴이 좌우 반전된 두 개의 LED 어레이(100)의 광원상(106)이 동일 위치에 조사되어 서로 겹치도록 구성되어 있다.
쉐이드(104)는, 반사면(103)으로부터의 반사광의 일부를 차광하여 헤드램프에 적절한 컷오프라인을 형성하기 위한 차광부재이며, 상단가장자리를 조사렌즈(105)의 초점근방에 위치시킨 상태에서 조사 렌즈(105)와 광원(102)의 사이에 배치되어 있다.
조사렌즈(105)는, 차량 전방측에 배치되어 반사면(103)으로부터의 반사광을 조사면(107)상에 조사한다.
이상과 같이, 전극패턴(휘도분포)이 좌우 반전한(180도 회전 대상인) 2개의 LED 어레이(100)를 이용하고, 그들의 조사상이 조사면(107)에서 겹치도록 헤드램프(50)를 구성하는 것으로, 한층 더 휘도 얼룩을 저감하는 것이 가능해진다.
도 3a 내지 도 3f 및 도 4a 내지 도 4d를 참조하여, 본 발명의 제1의 실시예에 의한 LED 어레이(100)의 제조 방법을 설명한다. 도 3a 내지 도 3f 및 도 4a 내지 도 4d, 도 1a의 직선 ab에서 절단한 개략 단면도이므로, 도면 중 1개의 질화물 반도체 발광소자(LED 소자)(101a)만이 나타내고 있지만, 실제로는, 적어도 합계 4개의 LED 소자(101a)(101b)가 교대로 배열되어 동일 기판 상에 동시에 형성된다. 이하의 제조방법은, 어디까지나 일례이며, 이것에 한정되는 것은 아니다. 또, 후술의 제2 및 제3의 실시예에 의한 LED 어레이(200)(300)도 같은 수법으로 제조 가능하다.
우선 도 3a에 나타난 바와 같이, 사파이어로부터 되는 투명기판(1)을 준비하고, 유기금속화학 기상 성장(MOCVD) 법을 이용하여 질화물계 반도체로부터 되는 디바이스 구조층(GaN계 발광부)(2)을 형성한다. 구체적으로는, 예를 들면, 사파이어 기판(1)을 MOCVD 장치에 투입한 후, 서멀 클리닝을 실시하고, GaN 버퍼층(20)을 성장한 후에, Si 등을 도프한 막두께 5μm정도의 n형 GaN층(21), InGaN 양자우물층을 포함한 다중 양자우물 발광층(활성층)(22), Mg 등을 도프한 막두께 0.5μm정도의 p형 GaN층(23)을 포함한 GaN계 발광부(2)를 차례차례 성장시킨다. 그리고 도면에 나타내는 단면도는, 설명의 편의상, 축척을 변경하고 있다. 투명기판(1)은, GaN의 에피택셜 성장이 가능한 격자 정수를 가지는 단결정 기판이며, 나중에 레이저 리프트 오프에 의한 기판 박리를 가능하게 하도록, GaN의 흡수단 파장인 362nm의 빛에 대해서 투명한 것으로부터 선택된다. 사파이어 이외에, 스피넬, SiC, ZnO 등을 이용해도 좋다.
다음에 도 3b에 나타난 바와 같이, 디바이스 구조층(2) 표면{p형 GaN층(23) 표면}에, 전자빔 증착법에 의해 막두께 200nm의 Ag층을 형성하고, 포토리소그래피(photolithography)에 의해서 패터닝 된 p전극층(제1전극층)(3)을 형성한다. 그 후, p전극층(3)의 주변의 디바이스 구조층(2)상{p형 GaN층(23)상}에, 스팩터법을 이용하여 p전극층(3)으로 같은 막두께의 SiO2로부터 되는 에칭 스톱층(4)을 형성한다. 에칭 스톱층(4)은, 도 4b를 참조하여 후술하는 에칭 공정에서 에이치 스톱퍼로서 기능한다.
다음에, p전극층(3) 및 에칭 스톱층(4)을 포함한 영역에, 스팩터법을 이용하여 막두께 300nm의 TiW로부터 되는 확산방지층(5)을 형성한다. 확산방지층(5)은 p전극층(3)에 이용한 재질의 확산을 방지하기 위한 것으로, p전극층(3)에 Ag를 포함한 경우에는, Ti, W, Pt, Pd, Mo, Ru, Ir 및 이들의 합금을 확산방지층(5)으로서 이용할 수 있다. 계속하여, 확산방지층(5)상에, 스팩터법 등에 의해 SiO2로부터 되는 절연층(7a)을 형성하고, 그 위에, 전자빔 증착법을 이용하여 막두께 200nm의 Au로부터 되는 제1접착층(6)을 형성한다.
다음에, 도 3c에 나타난 바와 같이, 레지스터 마스크 및 염소가스를 이용한 드라이 에칭법을 이용하는 것에 의해, 디바이스 구조층(2)을 복수의 장방형 형상의 소자로 분할한다. 분할된 디바이스 구조층(2)의 측면은, 위쪽을 향하여 단면적이 감소하는 형상이 된다. 이 때, 각 소자간의 간격(g)(도 1c)은, 150μm이하, 바람직하기로는 30μm 정도로 설정한다.
다음에, 도 3d에 나타낸 바와 같이, Si로부터 되는 지지기판(10)을 준비하고, 그 위에 저항 가열 증착법을 이용해 막두께 1μm의 AuSn(Sn：20wt%)로부터 되는 제2접착층(9)을 형성한다. 지지기판(10)은 열팽창 계수가 사파이어(7.5×10-6/K)나 GaN(5.6×10-6/K)에 가깝고, 열전도율이 높은 재료가 바람직하다. 예를 들면, Si, AlN, Mo, W, CuW 등을 이용할 수 있다. 제1접착층(6)의 재질과 제2접착층(9)의 재질은, 융착 접합이 가능한, Au-Sn, Au-In, Pd-In, Cu-In, Cu-Sn, Ag-Sn, Ag-In, Ni-Sn 등을 포함한 금속이나, 확산 접합이 가능한 Au를 포함한 금속을 이용할 수 있다.
다음에, 도 3e에 나타난 바와 같이, 제1접착층(6)과 제2접착층(9)을 접촉시키고, 압력 3MPa로 가압한 상태에서 300℃로 가열하고, 10분간 보관 유지한 후, 실온까지 냉각하는 것으로써 융착 접합을 실시한다.
그 후, UV엑시머 레이저의 빛을 사파이어 투명기판(1)의 이면측에서 조사하고, 버퍼층(20)을 가열 분해하는 것에 의해, 도 3f에 나타난 바와 같이, 레이저 리프트 오프에 의한 사파이어 투명기판(1)의 박리를 실시한다. 투명기판(1)의 박리 또는 제거는, 에칭 등의 다른 수법을 이용하여도 무방하다.
다음에, 도 4a에 나타난 바와 같이, 디바이스 구조층(2)의 단부가 노출하도록 포토레지스트(photoresist, PR)를 형성한다. 그 후, 염소가스를 이용한 드라이 에칭법에 의해, 포토레지스트(PR)로부터 노출한 디바이스 구조층(2)의 단부를 에칭 스톱층(4)이 노출할 때까지 에칭한다. 이것에 의해 도 4b에 나타난 바와 같이, 디바이스 구조층(2)의 측벽은, 지지기판(10)을 아래로 했을 경우에 위쪽을 향해 단면적이 감소하는 테이퍼 형상이 된다.
다음에, 도 4c에 나타난 바와 같이, 상술한 공정으로 형성한 소자의 표면전체에, 스팩터법 등에 의해 SiO2로부터 되는 보호막(절연막)(7b)을 형성하고, 그 후, 디바이스 구조층(2)상에 형성된 보호막(7b)의 일부를 완충 불화수소산을 이용하여 에칭하고, 투명기판(1)의 박리에 의해서 노출한 디바이스 구조층(2)의 표면{n형 GaN층(21)의 표면}의 일부를 노출시킨다.
다음에, 도 4d에 나타난 바와 같이, 전자빔 증착법에 의해, 막두께 10nm의 Ti층, 막두께 300nm의 Al층, 막두께 2μm의 Au층을 이 순서로 적층하고, 리프트 오프에 의해서 패터닝하는 것으로써, 디바이스 구조층(2)의 장변에 근접한 위치에, 그 장변에 평행한, 예를 들면, 폭 40μm정도의 인출전극(제1배선층)(11)과, 이것과 전기적으로 접속된, 단변에 평행한, 예를 들면, 폭 10μm정도의 인출전극(제2배선층)(8)을 동시에 형성한다. 인출전극(11)의 선폭은 20μm이상 200μm이하인 것이 바람직하다. 또한, 인출전극(8)의 선폭은 20μm이하 3μm이상인 것이 바람직하다. 또한, 인출전극(11)의 선폭은, 인출전극(8)의 선폭보다 넓은 것이 바람직하다. 그리고 인출전극(8)은 LED 소자(101a)(101b)의 단변에 평행하고 장변에 수직으로 형성되지만, 예를 들면, 후술하는 제3의 실시예에 의한 전극패턴(도 7a 및 도 7b)과 같이 장변에 평행이 아니면 반드시 단변에 평행이 아니어도 좋다.
인출전극(11)은, 인접한 소자에서는 서로 다른 장변에 근접하여 형성된다. 인출전극(8)은, 상술의 공정으로 노출된 디바이스 구조층(2)의 표면{n형 GaN층(21)의 표면}의 일부와 전기적으로 접속되어 있다. n측{n형 GaN층(21)}에 접속하는 인출전극(8)은, n형 GaN층(21)의 표면상에 형성되므로, 휘도를 해치지 않도록, 도 1a 및 도 1c에 나타내는 인출전극(11)을 기초부로 하고, 인출전극(8)을 빗살로 하는 빗 형상의 평면 형상이 되어 있다.
인출전극(11)을 형성하는 위치는, 디바이스 구조층(2)으로부터 발사되는 빛의 취득을 방해하지 않게 하기 위해서, 디바이스 구조층(2)이외의 영역이 바람직하다. 그러나 디바이스 구조층(2)으로부터 너무 멀어지면, 인출전극(8)으로의 배선 저항이 커지기 때문에, 디바이스 구조층(2)의 장변과 인출전극(11)의 간격은 50μm이내인 것이 보다 바람직하다. 인출전극(11)은 인접한 소자의 p전극층(3)과 전기적으로 접속되고, 복수의 소자가 직렬로 접속된 발광소자 어레이(100)가 형성된다. 그리고 한 장의 기판으로부터 복수의 LED 어레이(100)를 제조하는 경우는, 스크라이브 후 브레이킹 하여 소자 분리를 실시한다.
그리고 디바이스 구조층(2)은, 도 5에 나타난 바와 같이 장변의 한 변만이 하부를 향하여 외측으로 퍼지는 경사면이 되도록 가공되어 있어도 좋다. 이 경우, 도 4a에 나타내는 포토레지스트(photoresist) 형성 공정에 있어서, 디바이스 구조층의 장변의 한 변에게만 노출되도록 포토레지스트를 형성하고, 도 4b에 나타내는 에칭 공정에서는, 그 디바이스 구조층(2)의 장변의 한 변만을 염소가스를 이용한 드라이 에칭법을 이용하는 것에 의해, 장변의 한 변만이 하부를 향하여 외측으로 퍼지는 경사면이 되는 형상으로 가공한다. 또, 인출전극(8)은, 장변의 한 변에 형성된 경사면을 따라서 형성된다. 이 때 인접하는 LED 소자(101a)(101b)에서는, 상하에 다른 측의 장변이 하부를 향하여 외측으로 퍼지는 경사면으로 가공되어 있도록 한다.
상술의 제1의 실시예에 의한 LED 어레이(100)에서는, 종래 예에 의한 LED 어레이(600)에 비해 개선되어 있지만, 투영상에 LED 소자(101a)(101b)간의 틈새에 의한 다크 라인(그림자)이 형성된다. 이 다크 라인의 영향을 억제하기 위해서, 본 발명의 제2 및 제3의 실시예에서는, LED 소자 사이의 틈새를 투영면(LED 어레이의 장변 또는 수평면)에 대해서 비스듬하게 되도록, 각 LED 소자의 형상을 평행사변형 또는 사다리꼴로 한다.
그리고 후술의 제2 및 제3의 실시예에 의한 LED 어레이(200)(300)을 제조하는 경우는, 상술한 도 3c에 나타내는 에칭 공정에서, 디바이스 구조층(2)을 복수의 평행사변형 형상 또는 사다리꼴 형상의 소자로 분할한다.
도 6a는 본 발명의 제2의 실시예에 의한 LED 어레이(200)의 개략 평면도이며, 도 6b는 LED 어레이(200)에서의 발광면의 평면 형상을 설명하기 위한 LED 소자(201a)(201b)의 개략 평면도이다. 제2의 실시예에 의한 LED 어레이(200)와 제1의 실시예에 의한 LED 어레이(100)는, 각 LED 소자(201a)(201b)의 평면 형상과 인출전극(8)의 전극 패턴이 다르고, 그 외의 구조나 제조 방법은 동일하므로, 그것들에 대한 설명은 생략하고, 제2의 실시예에 의한 LED 소자(201a)(201b)의 평면 형상과 인출전극(8)의 전극패턴에 대해 설명한다.
제2의 실시예에서는, 디바이스 구조층(2)의 발광면의 평면 형상을 평행사변형으로 하는 것에 의해, 각 LED 소자(201a)(201b)의 틈새(7g)를 투영면에 대해서 경사지게 하고 있다. LED 소자(201a)와 LED 소자(201b)는, 180도 회전 대칭인 형상이며, 제1의 실시예와 마찬가지로, LED 소자(201a)의 발광면에는, 인출전극(11) 측에 피크(최대 휘도부)를 가지고, 도면 중 아래방향(H방향)으로 인출전극(11)으로부터 멀어짐에 따라 서서히 감소하는 휘도 분포가 형성되고, LED 소자(201b)의 발광면에도 LED 소자(201a)와 같은 휘도 분포가 형성되지만, LED 소자(201b)에서는 인출전극(11)이 아래쪽의 장변을 따라서 형성되기 때문에, LED 소자(201a)의 발광면과는 반대로, 아래 쪽 장변에 피크를 가져, 위 방향으로 서서히 감소하는 휘도분포가 형성된다.
각 LED 소자(201a)(201b)사이의 간격(g), 즉 틈새(7g)의 폭은, 제1의 실시예와 마찬가지로, 150μm이하, 바람직하기로는, 30μm정도로 설정된다.
인출전극(8)은, 평행사변형의 LED 소자(201)의 사변(2R)(2L)에 평행하게 형성되고, 상변(2U) 및 하변(2B)에 대해서는 수직은 아니다.
각 LED 소자(201a)(201b)의 평행사변형 형상의 예각의 각도θ는, 인접하는 LED 소자와의 관계에 의해 설정된다. 예를 들면, LED 소자(201a)의 LED 소자(201b)에 인접하는 예각{상변(2U)측의 예각}의 정점(2S)으로부터 수직으로 끌어당긴 투영선(L)과 LED 소자(201b)의 하변(2B)이 교차하도록, 예각θ이 설정된다. 이와 같이 하는 것에 의해, 인접하는 LED 소자의 발광이 수평방향에서 중복하기 때문에, 소자의 틈새(7g)에 의해서 일어나는 그림자의 영향을 약하게 하는 효과가 높아진다. 즉, 소자의 틈새(7g)에 의한 그림자는, 인접하는 LED 소자(201a)(201b)의 발광에 의해서 지워지는 경향을 가진다. 따라서 다크 라인의 영향을 억제하는 것이 가능하게 된다.
그리고 정점(2S)으로부터 수직으로 끌어당긴 투영선(L)과 LED 소자(201b)의 하변(2B)이 교차하지 않고, 소자간의 틈새(7g)를 통과하는 경우는, 수평 방향에서의 발광면의 중복이 생기지 않고, 실질적으로 제1의 실시 예의 같은 장방형과 동등하게 되어 버려, 소자간의 틈새(7g)에 의한 그림자의 영향을 약하게 하는 효과는 낮아진다. 이 경우, 소자간의 틈새(7g)에 의한 그림자는 수직 방향 성분을 가진다고 말할 수 있다.
이상과 같이, LED 소자(201a)(201b)의 발광면의 평면 형상을, LED 소자(201a)(201b)의 상변(上邊)(2U)측의 예각의 정점(2S)으로부터 수직으로 끌어당긴 투영선(L)이, 인접하는 LED 소자(201a)(201b)의 하변(2B)과 교차하는 각도 θ의 예각을 가지는 평행사변형으로 하는 것으로써, 소자간의 틈새(7g)에 의한 그림자의 영향을 약하게 하는 것이 가능해져, LED 어레이(200) 전체적으로, 다크 라인의 영향을 억제한 균일한 발광면을 얻는 것이 가능해진다.
그리고 제2의 실시예에 있어서, 평행사변형이라 함은, 완전한 평행사변형에 한정하지 않고, 설계 및 제조상의 오차를 포함하는 것은 물론, 각각의 모퉁이가 라운딩처리 된 것이나 모 따기 된 것 등, 평행사변형에 근사하는 형상을 포함한다.
도 7a는, 본 발명의 제3의 실시예에 의한 LED 어레이(300)의 개략 평면도이며, 도 7b는, LED 어레이(300)에서의 발광면의 평면 형상을 설명하기 위한 LED 소자(301a)(301b)의 개략 평면도이다. 제3의 실시예에 의한 LED 어레이(300)와 제1 및 제2의 실시예에 의한 LED 어레이(100)(200)는, 각 LED 소자의 평면 형상과 인출전극(8)의 전극 패턴이 다르고, 그 외의 구조나 제조 방법은 동일하므로, 그것들에 대한 설명은 생략하고, 제3의 실시예에 의한 LED 소자(301a)(301b)의 평면 형상과 인출전극(8)의 전극패턴에 대해 설명한다.
제3의 실시예에서는, 디바이스 구조층(2)의 발광면의 평면 형상을 사다리꼴로 하는 것에 의해, 각 LED 소자(301a)(301b)의 틈새(7g)를 투영면에 대해서 경사지게 하고 있다. LED 소자(301a)와 LED 소자(301b)는, 180도 회전 대칭인 형상이다.
사다리꼴의 평행한 2변 중 장변{LED 소자(301a)에서는 상변(2U), LED 소자(301b)에서는 하변(2B)}에 폭이 넓은 인출전극(11)이 배치되고, 폭이 좁은 인출전극(8)이 폭이 넓은 인출전극(11)으로부터 점차 간격을 좁히도록 배치되어 있다. 따라서 인출전극(11) 근방에 있어서의 인출전극(8)의 전극 간격과 인출전극(11)으로부터 가장 멀어진 장소에 있어서의 인출전극(8)의 전극 간격을 조정하는 것으로써, 전류 주입량을 조정하고, 제1의 실시예에서 보여지는 것과 같은 인출전극(11)으로부터 멀어짐에 따라 서서히 감소하는 휘도 분포를 억제하는 것이 가능하다고 생각할 수 있다.
각 LED 소자(301) 사이의 간격, 즉 틈새(7g)의 폭은, 제1의 실시예와 마찬가지로, 150μm이하, 바람직하기로는, 30μm 정도로 설정된다.
인출전극(8)은, 중심부에서 상하변에 대해서 수직으로 설계되고, 좌우의 사변에 가까워짐에 따라 해당 사변과 평행이 되도록 설계되어 있다. 즉, 인출전극(8)은, 한쪽의 사변에 따라서 배치되고, 연속적으로 각도를 변화시키면서, 또 다른 한쪽의 사변에 따라서 배치된다. 이 형상을, 본 명세서에서는, 단변(短邊) 또는 사변(斜邊)에 따라서 배치된다고 한다.
각 LED 소자(301a)(301b)의 사다리꼴 형상의 예각의 각도θ는, 인접하는 LED 소자와의 관계에 의해 설정된다. 예를 들면, LED 소자(301a)의 LED 소자(301b)에 인접하는 예각{상변(2U)우측의 예각}의 정점(2S)으로부터 수직으로 끌어당긴 투영선(L)과 LED 소자(301b)의 하변(2B)이 교차하도록, 예각θ이 설정된다. 이와 같이 하는 것으로, 인접하는 LED 소자의 발광이 수평방향에서 중복하기 때문에, 소자의 틈새(7g)에 의해서 일어나는 그림자의 영향을 약하게 하는 효과가 높아진다. 즉, 소자의 틈새(7g)에 의한 그림자는, 인접하는 LED 소자(301a)(301b)의 발광에 의해서 지워지는 경향을 가진다. 따라서 다크 라인의 영향을 억제하는 것이 가능해진다.
그리고 정점(2S)으로부터 수직으로 끌어당긴 투영선(L)과 LED 소자(301b)의 하변(2B)이 교차하지 않고, 소자간의 틈새(7g)를 통과하는 경우는, 수평방향에서의 발광면의 중복이 생기지 않고, 실질적으로 제1의 실시예의 같은 장방형과 동등하게 되어버려, 소자간의 틈새(7g)에 의한 그림자의 영향을 약하게 하는 효과는 낮아진다. 이 경우, 소자간의 틈새(7g)에 의한 그림자는 수직방향성분을 가진다고 말할 수 있다.
이상과 같이, LED 소자(301a)(301b)의 발광면의 평면 형상을, LED 소자(301a)(301b)의 상변(2U)측의 예각의 정점(2S)으로부터 수직으로 끌어당긴 투영선(L)이, 인접하는 LED 소자(301a)(301b)의 하변(2B)과 교차하는 각도θ의 예각을 가지는 사다리꼴로 하는 것으로써, 소자간의 틈새(7g)에 의한 그림자의 영향을 약하게 하는 것이 가능해져, LED 어레이(300) 전체적으로, 다크 라인의 영향을 억제한 균일한 발광면을 얻는 것이 가능해진다.
제3의 실시예에 있어서, 사다리꼴이라 함은 완전한 사다리꼴에 한정하지 않고, 설계 및 제조상의 오차를 포함하는 것은 물론, 각각의 모퉁이를 라운딩한 것이나 모따기 된 것 등, 사다리꼴에 근사하는 형상을 포함한다. 또, 등변사다리꼴에 한정하는 것도 아니다.
이상, 본 발명의 제1~제3의 실시예에 의하면, 폭이 넓은 인출전극(11)을 각 LED 소자(101a)(101b)의 장변에 평행하게 배치하여 장변 방향으로 전류를 확산하고, 선폭이 좁은 인출전극(8)을 단변에 평행하게 또는 단변에 따라서 배치하여, 발광부(2)에 대해서 단변 방향으로 전류를 주입하는 전극패턴을 채용했으므로, 인출전극(8)의 길이를 짧게 해 배선 저항을 줄여, 각 LED 소자(101a)(101b)의 발광 휘도 분포를 큰 폭으로 감소시킬 수 있다.
또, 인접하는 LED 소자로, 다른 장변 측에 인출전극(제1배선층)을 배치하기 때문에, 상하 방향의 발광 휘도 분포가 교대로 반전하게 되어, LED 어레이로서의 발광 휘도 분포를 저감할 수 있다.
또, 인출전극(11)을 LED 소자(101a)(101b)의 장변에 따라서 배치하기 때문에, LED 소자간의 간격(g)을 좁게 하고, LED 소자(101a)(101b)간의 휘도 저하를 억제할 수 있다.
또한 전극 패턴(휘도 분포)이 상하 반전한(180도 회전 대칭인) 2개의 LED 어레이(100)를 이용해 그들의 조사상이 조사면(107)에서 동일 위치에 조사되어 겹치도록 헤드램프(50)를 구성하는 것으로, 조사상에서의 휘도 얼룩을 저감 하는 것이 가능해진다.
또, 본 발명의 제2 및 제3의 실시예에 의하면, 각 LED 소자의 상변측의 예각의 정점으로부터 수직으로 끌어당긴 투영선과 인접하는 LED 소자의 하변이 교차하도록, 예각을 설정하는 것에 의해, LED 소자간의 발광이 서로의 소자 사이를 중복하여, 소자의 틈새에 의해서 나타나는 그림자의 영향을 약하게 하는 효과를 높이고, 소자의 틈새에 의한 그림자를 인접하는 LED 소자에 의한 상호작용에 의해 지우는 것이 가능하게 된다. 따라서 다크 라인의 영향을 억제하는 것이 가능해진다.
그리고 상술의 제2 및 제3의 실시예에서는, 발광면의 평면 형상을 평행사변형 또는 사다리꼴로 했지만, 발광면의 평면 형상은, 이것에 한정하지 않고, 적어도 2변이 장방형의 LED 어레이의 장변에 평행하고, 그 LED의 장변에 대해서 수직이 아닌 사변을 가져, 180도 회전한 것과 교대로 배열했을 경우에, 그들의 틈새가 투사면에 대해서 경사지게 되는 형상이면 된다.
또한, 발광면의 장방형의 LED 어레이의 장변에 평행이 아닌 쪽의 변은, 직선에 한정하지 않고 곡선으로 구성되어 있어도 좋다. 또, 직선과 곡선의 조합하여도 좋고, 다른 경사각의 직선과 조합하여도 좋다. 적어도, LED 어레이의 장변에 대해서 경사를 가지는 부분을 가지는 변(邊)이면 된다.
도 8a는, 본 발명의 제4의 실시예에 의한 LED 어레이(400)의 개략 평면도이며, 도 8b는, LED 어레이(400)의 등가 회로도이다. 도 8c는, 도 8a의 직선 ab으로 절단한 LED 어레이(400)의 간략화한 단면도이다. 도 8a 중 발광부(2)에 표시한 햇칭은 발광 휘도분포를 나타내고, 햇칭의 밀도가 높아짐에 따라 휘도가 높아지는 것을 나타내고 있다.
본 발명의 제4의 실시예에 의한 LED 어레이(400)는, 절연층(7)이 형성된 도면 중 W방향으로 긴 지지기판(30)상에, 그 W방향에 따라서 8개의 질화물 반도체 발광소자(LED 소자)(401a)(401b)를 배치하여, 직렬 접속한 것이다.
개개의 LED 소자(401a)(401b)는, 지지기판(30)의 상기 W방향에 따른 변에 평행한 저변을 가지는 삼각형상이며, n형 GaN층(21), 활성층(22), p형 GaN층(23)으로부터 되는 GaN계 발광부(디바이스 구조층)(2)와, 발광부(2)의 이면에 형성되어 그발광부의 상하 어느 상기 삼각형상의 정점으로부터 노출하는 p측 전극(12)과, p측 전극이 노출하는 정점과는 반대측의 상기 삼각형상의 저변과 일정 간격을 두고 평행하게 배치되는 인출전극(제1배선층)(11), 및 발광부(2)의 표면상에 LED 어레이(400)의 단변과 평행하게 배치되고 n형 GaN층(21)과 인출전극(11)을 접속하는 인출전극(제2배선층)(8)을 가지고 있다.
형광체층(31)은, 기판(30)상에 실장(實裝)된 복수의 발광소자(401a)(401b)를 봉지한다. 예를 들면, 발광소자가 청색 LED 소자일 때, 형광체로서 황색 형광체를 조합하는 것에 의해, 백색 발광시키는 LED 어레이(400)를 작성할 수 있다. 이 경우, 투광성 수지에 미리 황색 형광체를 함유시키고, 형광체를 함유시킨 투광성 수지(형광체 함유 수지)로 발광소자를 봉지한다.
개개의 LED 소자(401a)(401b)는, 각각 좌우에 인접하는 LED 소자(401a)(401b)와 직렬로 접속 되고 있고, LED 소자(401a)의 인출전극(11)은, 좌측에 위치하는 LED 소자(401b)의 p측 전극(12)과 전기적으로 접속되고, LED 소자(401a)의 p측 전극(12)은 우측에 위치하는 LED 소자(401b)의 인출전극(11)과 전기적으로 접속되어 있다. LED 어레이(400)의 단부에 위치하는 LED 소자(401a)의 p측 전극(12) 및 LED 소자(401b)의 인출전극(11)은 각각 급전패드(13)에 접속되어 있다.
LED 소자(401a)는, LED 어레이(400)의 위 장변 측에 그 장변에 평행하게 급전측인 인출전극(11)이 배치되고, 거기로부터 n형 GaN층(21)상에 인출전극(8)이 LED 어레이(400)의 단변에 평행하게 배치되기 때문에, 도면 중 위에서 아래로 서서히 주입전류가 감소한다. 발광부(2)의 평면 형상이 삼각형상이기 때문에, 아래방향에 진행됨에 따라, 발광부의 W방향의 폭이 감소하여, 발광부(2)의 삼각형상의 정점 부근에서는, 휘도가 저하한다. 그 때문에, 위쪽이 밝고, 아래쪽이 어두워지는 발광 휘도 분포를 가진다.
LED 소자(401b)는, LED 소자(401a)와는 반대로, LED 어레이(400)의 아래 장변측에 그 장변과 평행하게 급전측인 인출전극(11)이 배치되고, 거기서 n형 GaN층(21)상에 인출전극(8)이 LED 어레이(400)의 단변과 평행하게 배치되기 때문에, 도면 중 아래에서 위로 서서히 주입전류가 감소한다. 발광부(2)의 평면 형상이 삼각형상이기 때문에, 위 방향으로 진행됨에 따라, 발광부의 W방향의 폭이 감소하고, 발광부(2)의 삼각형상의 정점 부근에서는, 휘도가 저하한다. 그 때문에, 아래쪽이 밝고, 위쪽이 어두워지는 발광 휘도 분포를 가진다.
즉, LED 소자(401a)의 발광면에는, 인출전극(11) 측에 피크(최대 휘도부)를 가지고, 도면 중 아래방향(H방향)으로 인출전극(11)으로부터 멀어짐에 따라 서서히 감소하는 휘도분포가 형성된다. LED 소자(401b)의 발광면에도 LED 소자(401a)와 같은 휘도 분포가 형성되지만, LED 소자(401b)에서는 인출전극(11)이 아래쪽의 장변에 따라서 형성되기 때문에, LED 소자(401a)의 발광면과는 반대로, 아래쪽 장변에 피크를 가지고, 위 방향으로 서서히 감소하는 휘도분포가 형성된다.
그리고 LED 소자(401a)와 LED 소자(401b)는, p측 전극(12), 인출전극(11), 인출전극(8)의 배치 등의 전극패턴이 다르고, 그 외의 구조는 동일하며, LED 소자(401a)의 전극패턴을 상하로 반전(180도 회전)한 것이 LED 소자(401b)이다.
본 제4의 실시예에서는, 발광부(2)의 한쪽의 장변(도 8a에서는 아래쪽의 장변)측에 인출전극(제1배선층)(11)을 배치하고, 그 한쪽의 장변으로부터 다른 쪽의 장변 근방을 향해 뻗은 인출전극(제2배선층)(8)을 가지는 LED 소자(401a)와, 다른 한쪽의 장변(도 8a에서는 위쪽의 장변)측에 인출전극(제1배선층)(11)을 배치하고, 그 다른 쪽의 장변으로부터 상기 한쪽의 장변 근방을 향해 뻗은 인출전극(제2배선층)(8)을 가지는 LED 소자(401b)를, LED 어레이(400)의 장변 방향으로 교대로 배열한다.
도 9a는, 본 발명의 제4의 실시예에 의한 LED 어레이(400)에 있어서, 형광체층(31)이 형성되어 있지 않은 경우의 청색발광 휘도분포를 나타내는 평면도이다. 도 9b는, 도 9a의 직선 cd에 있어서의 형광체층(31)이 형성되어 있지 않은 경우의 LED 어레이(400)의 발광 휘도 분포를 개략적으로 나타내는 도면이다. 도 9a에 표시한 햇칭은 발광 휘도분포를 나타내고, 햇칭의 밀도가 높아짐에 따라 휘도가 높아지는 것을 나타내고 있다.
도 8a에 나타낸 바와 같이 LED 소자(401a)(401b)를 배열하는 것에 의해, 발광부(2)의 정점 부근의 매우 휘도가 낮은 영역은 양측에 인접하는 다른 LED 소자(401a)(401b)의 휘도가 높은 저변근방 영역에 끼워지게 된다. 정점 부근은, 휘도가 매우 낮아져 있지만, W방향의 폭이 매우 좁게 되어 있으므로, 양측에 인접하는 LED 소자(401a)(401b)의 저변근방의 발광이 확산 등을 하는 것에 의해, LED 어레이(400) 전체적으로는, 해당 부분의 휘도는 저하하지 않는다. 이것에 대하여, H방향의 중심부에서는, 인접하는 LED 소자(401a)(401b)의 어느 저변 근방과 비교하여 낮은 휘도를 가지고 있으므로, 도 9a에 나타낸 바와 같이, 형광체층(31)이 없는 상태의 청색 발광 LED 어레이(400) 전체적으로는, H방향의 중심부 근방 영역에서는, 저변 근방 영역과 비교해 낮은 휘도 부분을 가지게 된다.
도 9b에 나타낸 바와 같이, 본 발명의 제4의 실시예에서는, H방향의 중심부 근방 영역의 휘도(기준 휘도)가, 저변 근방 영역(최대 휘도)의 약 0.6~0.83배(제4의 실시예에서는, 0.67배로 한다)가 되도록 설정된다. 즉, 도 10d에 나타낸 것 같은, 형광체층에 의한 람바시안 배광(중심부가 밝고 주위에 갈수록 완만하게 어두워지는 휘도 분포)과는, 반대의 M형의 휘도 분포를 의도적으로 형성한다.
형광체층(31)을 형성하면, 도 10d에 나타낸 것처럼, H방향의 중심부 근방 영역에 있어서의 휘도가, 단부 근방 영역에 있어서의 휘도와 비교하여 약 1.2~1.67배(제4의 실시예에서는, 1.5배 정도로 한다)가 되어 버리므로, 제4의 실시예와 같이, 형광체층(31)이 없는 상태의 청색 발광에 있어서, W방향의 중심부 근방 영역의 휘도(기준 휘도)가, 저변 근방 영역(최대 휘도)의 약 0.67배 정도가 되도록, 일부러 발광 휘도 분포를 갖게 하는 것에 의하여, 도 9c에 나타낸 바와 같이, 형광체층(31)이 형성되어 백색 발광이 되었을 경우에 있어서의 발광 휘도 분포를 평탄화하는 것이 가능해진다.
본 명세서에 있어서, 삼각형상이란, 완전한 삼각형에 한정하지 않고, 설계 및 제조상의 오차를 포함하는 것은 물론, 각각의 모퉁이를 라운딩한 것이나 모따기 된 것 등, 삼각형에 근사하는 형상을 포함한다. 또한, 삼각형은, 도면에 나타내는 정삼각형에 한정하지 않고, 이등변 삼각형이나, 직각삼각형 등이라도 좋다. 요컨데, 저변이 LED 어레이(400)의 긴 방향의 변에 평행하게 배치되고, 정점이 긴 방향의 다른 변측에 배치되는 삼각형상이면 좋다.
제4의 실시예에서는, 인출전극(11)을 LED 소자(401a)(401b)의 장변에 따라서 배치하기 때문에, 단변에 따라서 배치하는 종래 기술에 비해, LED 소자(401a)(401b)간의 간격을 좁게 할 수 있다. 따라서 LED 소자(401a)(401b) 사이의 영역의 휘도 저하를 한층 더 억제할 수 있다.
본 발명의 제4의 실시예에 의한 LED 어레이(400)는, 상술한 제1로부터 제3의 실시예와 같이, 도 2b에 나타내는 차량용 등구(헤드램프)(50)에 조립하여 이용할 수 있다. 이 경우, 제4의 실시예에 의한 LED 어레이(400)의 하나를 도 2b에 나타내는 광원(102)으로서 조립한다.
또한, 본 발명의 제4의 실시예에 의한 LED 어레이(400)는, 상술한 제1로부터 제3의 실시예와 마찬가지로, 도 3a 내지 도 3f 및 도 4a 내지 도 4d에 나타내는 공정으로 제작하는 것이 가능하다. 제4의 실시예에 의한 LED 어레이(400)의 경우는, 도 3c에 나타내는 공정에 있어서, 레지스터 마스크 및 염소가스를 이용한 드라이 에칭법을 이용하는 것에 의해, 디바이스 구조층(2)을 복수의 평면 형상이 삼각형상의 소자로 분할한다. 또한, 도 4d에 나타내는 공정 후, 형광체층(형광체함유 수지층)(31)으로, 지지기판(30)상에 실장된 복수의 LED 소자(401a)(401b)를 봉지한다. LED 소자(401a)(401b)를 형광체층(31)에 의해 봉지한 후에, 고온으로 수지 경화시키는 것으로, LED 어레이(400)를 완성시킬 수 있다.
형광체층(31)의 두께는, 예를 들면, 20~200μm로 설정되는데, 바람직하기로는, 50~100μm정도이다. 또한 형광체 함유 수지는, 투광성 수지 재료에 대해서 요구하는 색온도가 되도록 형광체를 측량하고, 교반에 의해서 혼합하는 것에 의해서 제작한다. 투광성 수지 재료로서는, 실리콘, 엑폭시 및 실리콘과 엑폭시가 혼합된 하이브리드 타입의 수지를 이용하는 것이 바람직하다. 황색 형광체로서는, YAG(이트륨·알루미늄·가닛) 계 형광체를 이용하는 것이 바람직하다. 그리고 형광체 함유 수지에는, 이 외에, 확산재(擴散材)나 증점재(增粘材) 등을 혼합하는 것도 가능하다. LED 소자(401a)(401b)를 봉지하는 수법으로서는, 인쇄, 디스펜스 등을 생각할 수 있지만, 치수 정밀도의 관점에서 인쇄에 의한 봉지가 바람직하다. 형광체층(31)의 재료나 두께 등의 제조 조건을 변화시켜도, 중심부의 휘도가 주변부와 비교해 1.5배 정도가 되는 것에 변화는 없다.
상술의 제1~제3의 실시예와 같이, 디바이스 구조층(2)은, 도 5에 나타낸 바와 같이 장변의 한 변만이 하부를 향하여 외측에 퍼지는 경사면이 되도록 가공되어 있어도 좋다.
이상, 본 발명의 제4의 실시예에 의하면, 발광부(2)의 평면 형상을 저변이 장방형의 LED 어레이(400)의 한쪽의 장변에 따라서 평행하게 형성되고, 정점이 다른 한쪽의 장변 측에 배치되는 형상(예를 들면, 삼각형상)으로 하는 것에 의해서, 형광체층(31)을 형성하여 백색화 하기 전의 청색 LED 소자(401a)(401b)를 복수 가지는 장방형의 LED 어레이(400)의 휘도분포를, 세로방향(단변 방향)의 중심부를 기준휘도로 했을 경우에, 장방형의 LED 어레이(400)의 장변에 가까운 측에, 기준휘도의 1.2~1.67배의 휘도를 가지는 최대휘도영역이 형성되도록 한다. 이와같이 하는 것으로써, 형광체층(31)을 형성하여 백색화 했을 경우에, 면내에 플랫한 백색 휘도 분포를 얻는 것이 가능해진다.
또한, 인출전극(11)을 LED 소자(401a)(401b)의 장변에 따라서 배치하기 때문에, LED 소자(401a)(401b)간의 간격을 좁게 하여, LED 소자(401a)(401b) 사이의 휘도 저하를 억제할 수 있다.
또, 발광면의 사변은, 직선에 한정하지 않고 곡선으로 구성되어 있어도 좋다. 또, 직선과 곡선의 조합이어도 좋고, 다른 경사각의 직선의 조합이어도 좋다. 적어도, LED 어레이의 장변에 대해서 경사를 가지는 부분을 가지는 변이면 좋다. 즉, 발광부(2)의 평면 형상은 삼각형상이나 삼각형에 근사하는 형상에 한정하지 않고, 홈베이스 형상과 같은 5각형이나 하나의 정점을 예각으로 한 사각형, 사다리꼴 등, LED 어레이(400)의 장변에 평행한 저변과, 그 저변에 수직인 선에 대해서 경사하는 부분을 포함한 적어도 1개의 변을 가지는 형상이며, 저변으로부터 멀어짐에 따라 발광부(2)의 횡방향의 폭이 서서히 감소하는 형상이면 좋다.
이상, 실시예 및 변형예에 따라서 본 발명을 설명했지만, 본 발명은 이것들로 한정되는 것은 아니다. 여러 가지의 변경, 개량, 조합 등이 가능한 것은 당업자에게는 자명할 것이다.
1: 투명기판 2: 발광부(디바이스 구조층)
3: p 전극층(제1전극층) 4: 에칭 스톱층
5: 확산 방지층 6: 제1접착층
7, 7a: 절연층 7b: 절연막
8: 인출전극(제2배선층) 9: 제2접착층
10: 지지기판 11: 인출전극(제1배선층)
12: p측 전극 13: 급전패드
20: GaN 버퍼층 21: n형 GaN층
22: 활성층 23: p형 GaN층
30: 지지기판 31: 형광체층
50: 차량용 등구(헤드램프) 51: 조사용 광학계
100: LED 어레이 100a: 형광체층(파장 변환층)
101a, 101b: LED 소자 102: 광원
103: 멀티 리프렉터(반사면) 104: 쉐이드
105: 조사렌즈 106: 광원상(光源像)
107: 가상 연직 스크린(조사면)
200, 300, 400: LED 어레이
201a, 201b, 301a, 301b, 401a, 401b: LED 소자(발광소자)
600: LED 어레이 601: LED 소자
602: 발광부 608: 인출전극(제2배선층)
611: 인출전극(제1배선층) 612: p측 전극
621: n형 GaN층 622: 활성층
623: p형 GaN층 630: 기판
631: 형광체층

Claims (11)

  1. 제1의 방향으로 기다란 기판 상에 복수의 반도체 발광소자가 형성된 반도체 발광소자 어레이(array)로서,
    상기 복수의 반도체 발광소자의 각각이,
    상기 기판 상에 형성된 전극층과,
    상기 전극층상에 형성되고, 상기 전극층에 전기적으로 접속된 p형 반도체층과, 상기 p형 반도체층상에 형성된 활성층과, 상기 활성층상에 형성된 n형 반도체층을 가지는 반도체발광층과,
    상기 반도체발광층의 한 변에 따라서, 그 한 변과 평행하게 형성된 제1배선층과,
    상기 제1배선층으로부터 상기 반도체발광층에 걸쳐서 뻗어있고 , 상기 반도체발광층의 표면에 있고, 상기 n형 반도체층과 전기적으로 접속되는 복수의 제2배선층을 가지고,
    상기 반도체발광층의 평면 형상이, 상기 제1의 방향으로 평행한 상변 및 하변과, 그 상변 및 하변에 수직인 선에 대해서 경사하는 부분을 포함한 2개의 단변을 가지는 형상이며, 상기 사변의 정점으로부터 수직으로 끌어당긴 직선이 인접하는 반도체 발광소자의 하변과 교차하는 형상인 반도체 발광소자 어레이.
  2. 상기 형상은 평행사변형인 청구항 1 기재의 반도체 발광소자 어레이.
  3. 상기 형상은 사다리꼴인 청구항 1 기재의 반도체 발광소자 어레이.
  4. 상기 복수의 반도체 발광소자는 상기 제1의 방향에 따라서 형성되고,
    상기 제1배선층은, 상기 반도체발광층의 상변 및 하변의 어느 한쪽을 따라서, 그 한쪽과 평행하게 형성되며,
    상기 제2배선층은, 상기 제1배선층으로부터 상기 반도체발광층 내로 뻗으며,
    인접하는 반도체 발광소자 사이에 있어서는, 상기 제1배선층이 교대로 상하에 배치되는 것을 특징으로 하는 청구항 1~3 중 어느 1항에 기재의 반도체 발광소자 어레이.
  5. 상기 제1배선층은, 한쪽에 인접하는 반도체 발광소자의 상기 전극층과 전기적으로 접속되고, 상기 복수의 반도체 발광소자가 직렬로 접속 된 청구항 1~4중 어느 1항에 기재의 반도체 발광소자 어레이.
  6. 제1의 방향으로 기다란 기판 상에 복수의 반도체 발광소자가 형성된 적어도 두 개의 반도체 발광소자 어레이로서, 상기 복수의 반도체 발광소자의 각각이, 상기 기판 상에 형성된 전극층과, 상기 전극층상에 형성되고 상기 전극층에 전기적으로 접속된 p형 반도체층과, 상기 p형 반도체층상에 형성된 활성층과, 상기 활성층상에 형성된 n형 반도체층을 가지는 반도체발광층과, 상기 반도체발광층의 한 변에 따라서, 그 한 변과 평행하게 형성된 제1배선층과, 상기 제1배선층으로부터 상기 반도체발광층에 걸쳐서 뻗고, 상기 반도체발광층의 표면에 있고, 상기 n형 반도체층과 전기적으로 접속되는 복수의 제2배선층을 가지고, 상기 반도체발광층의 평면 형상이, 상기 제1의 방향으로 평행한 상변 및 하변과, 그 상변 및 하변에 수직인 선에 대해서 경사하는 부분을 포함하는 2개의 단변을 가지는 형상이며, 상기 사변의 정점으로부터 수직으로 끌어당긴 직선이 인접하는 반도체 발광소자의 하변과 교차하는 형상인 적어도 2개의 반도체 발광소자 어레이와,
    상기 적어도 2개의 반도체 발광소자 어레이의 조사상이 조사면에 있어 겹치도록 조사하는 광학계를 가지고,
    상기 적어도 2개의 반도체 발광소자 어레이의 각각의 조사상의 휘도 분포가 180도 회전 대칭으로 배치된 차량용 등구.
  7. 제1의 방향으로 기다란 기판 상에 복수의 반도체 발광소자가 형성된 반도체 발광소자 어레이로서,
    상기 복수의 반도체 발광소자의 각각이,
    상기 기판 상에 형성된 전극층과,
    상기 전극층상에 형성되고, 상기 전극층에 전기적으로 접속된 p형 반도체층과, 상기 p형 반도체층상에 형성된 활성층과, 상기 활성층상에 형성된 n형 반도체층을 가지는 반도체발광층과,
    상기 반도체발광층의 한 변에 따라서, 그 한 변과 평행하게 형성된 제1배선층과,
    상기 제1배선층으로부터 상기 반도체발광층에 걸쳐서 뻗으며, 상기 반도체발광층의 표면에서, 상기 n형 반도체층과 전기적으로 접속되는 복수의 제2배선층과,
    상기 반도체발광층의 상방으로 형성되는 형광체층을 가지며,
    상기 반도체발광층의 평면 형상이, 상기 제1의 방향으로 평행한 저변과 그 저변에 수직인 선에 대해서 경사하는 부분을 포함하는 적어도 1개의 변을 가지고, 상기 반도체발광층의 상기 제1의 방향의 폭이 상기 저변으로부터 멀어짐에 따라 감소하는 형상인 반도체 발광소자 어레이.
  8. 상기 형상은 삼각형인 청구항 7 기재의 반도체 발광소자 어레이.
  9. 인접하는 반도체 발광소자 사이에 있어서는, 상기 제1배선층이 교대로 상하에 배치되는 것을 특징으로 하는 청구항 7 또는 8 기재의 반도체 발광소자 어레이.
  10. 상기 제1배선층은, 한쪽에 인접하는 반도체 발광소자의 상기 전극층과 전기적으로 접속되고, 상기 복수의 반도체 발광소자가 직렬로 접속 된 청구항 7~9 중 어느 1항에 기재의 반도체 발광소자 어레이.
  11. 제1의 방향으로 기다란 기판 상에 복수의 반도체 발광소자가 형성된 반도체 발광소자 어레이로서, 상기 복수의 반도체 발광소자의 각각이, 상기 기판 상에 형성된 전극층과, 상기 전극층상에 형성되고, 상기 전극층에 전기적으로 접속된 p형 반도체층과, 상기 p형 반도체층상에 형성된 활성층과, 상기 활성층상에 형성된 n형 반도체층을 가지는 반도체발광층과, 상기 반도체발광층의 한 변에 따라서, 그 한 변과 평행하게 형성된 제1배선층과, 상기 제1배선층으로부터 상기 반도체발광층에 걸쳐서 뻗으며, 상기 반도체발광층의 표면에서 상기 n형 반도체층과 전기적으로 접속되는 복수의 제2배선층과, 상기 반도체발광층의 상방으로 형성되는 형광체층을 가지고, 상기 반도체발광층의 평면 형상이, 상기 제1의 방향으로 평행한 저변과 그 저변에 수직인 선에 대해서 경사하는 부분을 포함하는 적어도 1개의 변을 가지고, 상기 반도체발광층의 상기 제1의 방향의 폭이 상기 저변으로부터 멀어짐에 따라 감소하는 형상인 반도체 발광소자 어레이와,
    상기 반도체 발광소자 어레이의 조사상을 조사면에 조사하는 광학계를 가지는 차량용 등구.
KR1020120095923A 2011-09-02 2012-08-30 반도체 발광소자 어레이 및 차량용 등구 KR20130025831A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2011-191647 2011-09-02
JP2011191647A JP2013055187A (ja) 2011-09-02 2011-09-02 半導体発光素子アレイ及び車両用灯具
JP2011197999A JP5781409B2 (ja) 2011-09-12 2011-09-12 半導体発光素子アレイ及び車両用灯具
JPJP-P-2011-197999 2011-09-12

Publications (1)

Publication Number Publication Date
KR20130025831A true KR20130025831A (ko) 2013-03-12

Family

ID=47071044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120095923A KR20130025831A (ko) 2011-09-02 2012-08-30 반도체 발광소자 어레이 및 차량용 등구

Country Status (4)

Country Link
US (1) US8937323B2 (ko)
EP (1) EP2565927A3 (ko)
KR (1) KR20130025831A (ko)
CN (1) CN102983146B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2812928B1 (en) * 2012-02-10 2019-04-17 Facebook Technologies, LLC Light emitting diode chip
TWI549278B (zh) * 2012-03-12 2016-09-11 晶元光電股份有限公司 發光二極體元件
JP2014056984A (ja) * 2012-09-13 2014-03-27 Stanley Electric Co Ltd 半導体発光素子、車両用灯具及び半導体発光素子の製造方法
JP6068073B2 (ja) * 2012-09-18 2017-01-25 スタンレー電気株式会社 Ｌｅｄアレイ
JP6040007B2 (ja) 2012-11-14 2016-12-07 スタンレー電気株式会社 発光装置及びその製造方法
CN103000780B (zh) * 2012-12-14 2015-08-05 京东方科技集团股份有限公司 一种led芯片封装结构及制作方法、显示装置
DE102013104132A1 (de) * 2013-04-24 2014-10-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Halbleiterbauteil
CN104183673B (zh) * 2013-05-21 2017-05-24 上海蓝光科技有限公司 一种发光二极管及其制造方法
TWI478128B (zh) * 2013-05-23 2015-03-21 Au Optronics Corp 發光二極體顯示面板
US9746604B2 (en) * 2014-01-06 2017-08-29 Agira, Inc. Light guide apparatus and fabrication method thereof
JP2015146359A (ja) * 2014-01-31 2015-08-13 東芝ライテック株式会社 発光モジュールおよび照明装置
DE112016000731T5 (de) * 2015-02-13 2017-12-21 Seoul Viosys Co., Ltd. Lichtaussendeelement und leuchtdiode
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
JP6874288B2 (ja) * 2016-06-30 2021-05-19 日亜化学工業株式会社 発光装置及びバックライト光源
KR102577090B1 (ko) 2018-01-26 2023-09-12 엘지전자 주식회사 반도체 발광 소자를 이용한 램프
US11054695B2 (en) * 2018-07-11 2021-07-06 Sharp Kabushiki Kaisha Chip-mounted board, display device, and method for producing chip-mounted board
DE102020114772A1 (de) 2020-06-03 2021-12-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip
TWI748856B (zh) * 2021-01-29 2021-12-01 錼創顯示科技股份有限公司 微型發光二極體及顯示面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4589745A (en) * 1985-01-25 1986-05-20 Polaroid Corporation Geometric LED layout for line exposure
JPS6344777A (ja) * 1986-08-11 1988-02-25 Nec Corp Ｌｅｄアレイチツプ
JPH0752451A (ja) * 1993-08-10 1995-02-28 Oki Electric Ind Co Ltd Ｌｅｄアレイ
US6163036A (en) * 1997-09-15 2000-12-19 Oki Data Corporation Light emitting element module with a parallelogram-shaped chip and a staggered chip array
US6307218B1 (en) * 1998-11-20 2001-10-23 Lumileds Lighting, U.S., Llc Electrode structures for light emitting devices
JP3659098B2 (ja) 1999-11-30 2005-06-15 日亜化学工業株式会社 窒化物半導体発光素子
US6903376B2 (en) * 1999-12-22 2005-06-07 Lumileds Lighting U.S., Llc Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
JP4949211B2 (ja) * 2002-04-12 2012-06-06 ソウル セミコンダクター カンパニー リミテッド 発光装置
WO2004013916A1 (ja) * 2002-08-01 2004-02-12 Nichia Corporation 半導体発光素子及びその製造方法並びにそれを用いた発光装置
JP5009031B2 (ja) * 2007-04-10 2012-08-22 株式会社小糸製作所 車両用灯具ユニット
US7939839B2 (en) * 2008-09-11 2011-05-10 Bridgelux, Inc. Series connected segmented LED
US8860077B2 (en) * 2010-02-12 2014-10-14 Lg Innotek Co., Ltd. Light emitting device and light emitting device package including the same
JP5545848B2 (ja) * 2010-06-24 2014-07-09 シチズン電子株式会社 半導体発光装置

Also Published As

Publication number Publication date
US8937323B2 (en) 2015-01-20
US20130056757A1 (en) 2013-03-07
EP2565927A3 (en) 2016-05-25
CN102983146B (zh) 2017-06-06
EP2565927A2 (en) 2013-03-06
CN102983146A (zh) 2013-03-20

Similar Documents

Publication Publication Date Title
KR20130025831A (ko) 반도체 발광소자 어레이 및 차량용 등구
US11776938B2 (en) High density pixelated LED and devices and methods thereof
US9246067B2 (en) Semiconductor light emitting device and vehicle lamp
JP4143732B2 (ja) 車載用波長変換素子
US8076690B2 (en) Semiconductor light emitting apparatus having a non-light emitting corner area
KR101893199B1 (ko) 발광소자, 발광소자 모듈 및 차량용 등기구
CN102956785B (zh) 能够减小不均匀亮度分布的led阵列
JP2004221529A (ja) 発光ダイオード
JP2013055186A (ja) 半導体発光素子アレイ及び車両用灯具
JP2013055187A (ja) 半導体発光素子アレイ及び車両用灯具
JP5781409B2 (ja) 半導体発光素子アレイ及び車両用灯具
JP2006310893A (ja) 発光ダイオード
US8643033B2 (en) Light emitting device array
JP2012059523A (ja) 車両用灯具
KR20190010988A (ko) 자동차 헤드램프용 발광 다이오드
CN215896385U (zh) 单元像素制造用晶圆
US11817526B2 (en) Texturing for high density pixelated-LED chips and chip array devices
US20220199589A1 (en) Led chips and devices with textured light-extracting portions, and fabrication methods
CN216719979U (zh) 单元像素、子像素及显示装置
JP5751983B2 (ja) 半導体発光素子アレイ及び車両用灯具
JP6924642B2 (ja) 半導体発光素子アレイ、及び、半導体発光装置
JP2023542100A (ja) 発光素子を有するユニットピクセル及びディスプレイ装置
JP2023542538A (ja) 高効率発光素子、それを有するユニットピクセル、およびそれを有するディスプレイ装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid