JP2023542538A - 高効率発光素子、それを有するユニットピクセル、およびそれを有するディスプレイ装置 - Google Patents

高効率発光素子、それを有するユニットピクセル、およびそれを有するディスプレイ装置 Download PDF

Info

Publication number
JP2023542538A
JP2023542538A JP2023518846A JP2023518846A JP2023542538A JP 2023542538 A JP2023542538 A JP 2023542538A JP 2023518846 A JP2023518846 A JP 2023518846A JP 2023518846 A JP2023518846 A JP 2023518846A JP 2023542538 A JP2023542538 A JP 2023542538A
Authority
JP
Japan
Prior art keywords
layer
light emitting
type semiconductor
metal reflective
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023518846A
Other languages
English (en)
Inventor
ナムグ・チャ
ヨンキュ・パク
サン・ミン・キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2023542538A publication Critical patent/JP2023542538A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

一実施形態にかかる発光素子は、マイクロスケールの発光素子として、第１導電型半導体層、第２導電型半導体層、および第１導電型半導体層と第２導電型半導体層との間に配置された活性層を含む半導体積層；前記半導体積層の上面および側面を覆う絶縁層；および前記絶縁層上に配置され、前記半導体積層の側面の少なくとも一部を覆う金属反射層を含み、前記絶縁層は分布ブラッグ反射器を含む。

Description

例示的な実施形態は、マイクロＬＥＤディスプレイ装置に関するものであり、特に、高効率発光素子、それを有するユニットピクセル、およびそれを有するディスプレイ装置に関するものである。
発光素子は、無機光源である発光ダイオード（ＬＥＤ）を用いた半導体素子として、ディスプレイ装置、車両用ランプ、一般照明のような様々な分野に多様に用いられている。発光ダイオードは、寿命が長く、且つ消費電力が低く、応答速度が速いという長所があるため、既存の光源を速い速度で置き換えている。
一方、従来の発光ダイオードは、ディスプレイ装置においてバックライト光源として主に使用されていたが、近年、発光ダイオードを用いて直接イメージを具現するディスプレイ装置が開発されている。このようなディスプレイは、マイクロＬＥＤディスプレイともよばれている。
ディスプレイ装置は、一般に、青色、緑色および赤色の混合色を用いて多様な色を具現する。ディスプレイ装置は、多様なイメージを具現するために複数のピクセルを含み、各ピクセルは、青色、緑色および赤色のサブピクセルを備える。これらサブピクセルの色を通じて特定ピクセルの色が決められ、これらピクセルの組合せによってイメージが具現される。
マイクロＬＥＤディスプレイの場合、各サブピクセルに対応してマイクロＬＥＤが二次元平面上に配列され、これにより一つの基板上に非常に多くの個数のマイクロＬＥＤが配置される必要がある。ところが、マイクロＬＥＤは、そのサイズが、例えば２００マイクロメートル以下、さらには１００マイクロメートル以下と非常に小さく、サイズが小さいことにより様々な問題点が生じる。特に、サイズが小さい発光ダイオードをハンドリングすることは難しいため、ディスプレイ基板上に発光ダイオードを直接実装することが容易ではない。
一方、マイクロＬＥＤで生成された光のうち、相当な部分が外部に放出できずに損失され、これにより、マイクロＬＥＤの光効率が一般のＬＥＤに比べて相対的に低くなる。よって、マイクロＬＥＤの光効率を改善する必要がある。
例示的な実施形態では、光効率が改善されたマイクロスケールの発光素子を提供する。
例示的な実施形態では、高効率発光素子を採択したユニットピクセル、およびまたは透明モールディング部を容易に具現することができ、大量生産に適した発光モジュールの製造方法を提供する。
例示的な実施形態では、マイクロスケールの発光素子を提供するが、この発光素子は、第１導電型半導体層、第２導電型半導体層、および第１導電型半導体層と第２導電型半導体層との間に配置された活性層を含む半導体積層；前記半導体積層の上面および側面を覆う絶縁層；および前記絶縁層上に配置され、前記半導体積層の側面の少なくとも一部を覆う金属反射層を含み、前記絶縁層は分布ブラッグ反射器を含む。
例示的な実施形態では、マイクロスケールの発光素子を提供するが、この発光素子は、第１導電型半導体層、第２導電型半導体層、および第１導電型半導体層と第２導電型半導体層との間に配置された活性層を含む半導体積層；前記半導体積層の上面および側面を覆う絶縁層；および前記絶縁層上に配置され、前記半導体積層の側面の少なくとも一部を覆う金属反射層を含み、前記半導体積層の上面に配置された絶縁層の厚みは、前記半導体積層の側面に配置された絶縁層の厚みと比べてより厚い。
例示的な実施形態では、ユニットピクセルを提供するが、このユニットピクセルは、透明基板；前記透明基板上に配置され、光を透過させる窓を有する光遮断層；および前記窓に整列するように前記光遮断層上に配置された複数の発光素子を含むが、前記発光素子は、それぞれ、第１導電型半導体層、第２導電型半導体層、および第１導電型半導体層と第２導電型半導体層との間に配置された活性層を含む半導体積層；前記半導体積層の上面および側面を覆う絶縁層；および前記絶縁層上に配置され、前記半導体積層の側面の少なくとも一部を覆う金属反射層を含み、前記絶縁層は分布ブラッグ反射器を含む。
例示的な実施形態では、ディスプレイ装置を提供するが、このディスプレイ装置は、回路基板；前記回路基板上に実装されたユニットピクセル；および前記ユニットピクセルを覆うモールディング部を含み、前記ユニットピクセルは透明基板および前記透明基板上に配置された複数の発光素子を含み、前記発光素子は、それぞれ、第１導電型半導体層、第２導電型半導体層、および第１導電型半導体層と第２導電型半導体層との間に配置された活性層を含む半導体積層；前記半導体積層の上面および側面を覆う絶縁層；および前記絶縁層上に配置され、前記半導体積層の側面の少なくとも一部を覆う金属反射層を含み、前記絶縁層は分布ブラッグ反射器を含む。
一実施形態にかかるディスプレイ装置を説明するための概略的な平面図である。 図１Ａの切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。 一実施形態にかかる発光モジュールを説明するための概略的な平面図である。 図２Ａの切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。 一実施形態にかかるユニットピクセルを説明するための概略的な平面図である。 図３Ａの切り取り線Ｃ－Ｃ’に沿って切り取った概略的な断面図である。 一実施形態にかかる発光素子を説明するための概略的な平面図である。 図４Ａの切り取り線Ｄ－Ｄ’に沿って切り取った概略的な断面図である。 また別の実施形態にかかる発光素子を説明するための概略的な平面図である。 また別の実施形態にかかる発光素子を説明するための概略的な平面図である。 一実施形態にかかる金属反射層を形成する方法を説明するための概略的な平面図である。 一実施形態にかかる金属反射層を形成する方法を説明するための概略的な平面図である。
以下、添付の図面を参照して本開示の実施形態を詳しく説明する。以下で紹介する実施形態は、本開示の属する技術分野の通常の技術者に本開示の思想が十分に伝わるようにするために例として提供するものである。よって、本開示は以下で説明する実施形態に限定されるのではなく、他の形態に具体化することもできる。そして、図面において、構成要素の幅、長さ、厚さ等は便宜のために誇張して表現する場合もある。また、一つの構成要素が他の構成要素の「上部に」又は「上に」あると記載されている場合は、各部分が他の部分の「真上部」又は「真上に」ある場合だけでなく、各構成要素と他の構成要素との間にまた別の構成要素が介在する場合も含む。明細書全体に亘って、同じ参照番号は同じ構成要素を表す。
例示的な実施形態にかかる発光素子は、マイクロスケールの発光素子として、第１導電型半導体層、第２導電型半導体層、および第１導電型半導体層と第２導電型半導体層との間に配置された活性層を含む半導体積層；前記半導体積層の上面および側面を覆う絶縁層；および前記絶縁層上に配置され、前記半導体積層の側面の少なくとも一部を覆う金属反射層を含み、前記絶縁層は分布ブラッグ反射器を含む。
本明細書において、マイクロスケールの発光素子は、一般にマイクロＬＥＤディスプレイに使用される大きさを有する。マイクロスケールの発光素子は、例えば、長軸の長さが２００μｍ以下の大きさになり得、さらに、１００μｍ以下の大きさになり得る。
前記半導体積層の上面を覆う前記絶縁層の厚みが、前記半導体積層の側面を覆う前記絶縁層の厚みよりも大きくなり得る。
前記半導体積層の上面を覆う前記絶縁層は、前記半導体積層の側面を覆う絶縁層に比べてより高い反射率を有し得る。
前記金属反射層は、互いに離隔された第１金属反射層および第２金属反射層を含み得、前記の第１金属反射層および第２金属反射層は、それぞれ前記半導体積層の側面を部分的に覆うことができる。
前記発光素子は、前記絶縁層上に配置され、それぞれ第１導電型半導体層および第２導電型半導体層に電気的に接続された第１電極パッドおよび第２電極パッドをさらに含むことができ、前記第１金属反射層は前記第１電極パッドを覆うことができ、前記第２金属反射層は前記第２電極パッドを覆うことができる。
前記発光素子は、前記絶縁層上に配置され、それぞれ第１導電型半導体層および第２導電型半導体層に電気的に接続された第１電極パッドおよび第２電極パッドをさらに含むことができる。
一実施形態において、前記金属反射層は、前記第１電極パッドおよび第２電極パッドから離隔され得る。
前記金属反射層は、前記発光素子の側面に沿って環状に配置することができる。
前記金属反射層は、前記第１電極パッドを覆うことができ、前記第２電極パッドから離隔することができる。
前記半導体積層は、前記第１導電型半導体層上に配置されたメサをさらに含むことができ、前記メサは、前記活性層および前記第２導電型半導体層を含み、前記第１電極パッドの一部は前記メサ上に位置し得、前記第２電極パッドは前記メサ上に位置し得る。
前記発光素子は、前記メサに隣接して前記第１導電型半導体層上に配置された第１コンタクトパッドをさらに含むことができ、前記第１電極パッドは、前記絶縁層の開口部を通じて前記第１コンタクトパッドに電気的に接続され得る。
前記発光素子は、前記第２導電型半導体層上に配置されたオーミック接触層；および前記オーミック接触層上に配置された第２コンタクトパッドをさらに含むことができ、前記第２電極パッドは、前記絶縁層の開口部を通じて前記第２コンタクトパッドに電気的に接続され得る。
例示的な実施形態にかかる発光素子は、マイクロスケールの発光素子として、第１導電型半導体層、第２導電型半導体層、および第１導電型半導体層と第２導電型半導体層との間に配置された活性層を含む半導体積層；前記半導体積層の上面および側面を覆う絶縁層；および前記絶縁層上に配置され、前記半導体積層の側面の少なくとも一部を覆う金属反射層を含み、前記半導体積層の上面に配置された絶縁層は前記半導体積層の側面に配置された絶縁層と比べてより厚い。
前記半導体積層の上面に配置された絶縁層は、前記半導体積層の側面に配置された絶縁層に比べて高い反射率を有し得る。
前記金属反射層は、互いに離隔された第１金属反射層および第２金属反射層を含み得る。
前記発光素子は、前記第１導電型半導体層に電気的に接続された第１電極パッド；および前記第２導電型半導体層に電気的に接続された第２電極パッドをさらに含むことができ、前記第１金属反射層は前記第１電極パッドを覆うことができ、前記第２金属反射層は前記第２電極パッドを覆うことができる。
前記金属反射層は、前記発光素子の側面に沿って側面全体を覆うことができる。
例示的な実施形態にかかるユニットピクセルは、透明基板；前記透明基板上に配置され、光を透過させる窓を有する光遮断層；および前記窓に整列されるように前記光遮断層上に配置された複数の発光素子を含むが、前記発光素子は、それぞれ、第１導電型半導体層、第２導電型半導体層、および第１導電型半導体層と第２導電型半導体層との間に配置された活性層を含む半導体積層；前記半導体積層の上面および側面を覆う絶縁層；および前記絶縁層上に配置され、前記半導体積層の側面の少なくとも一部を覆う金属反射層を含み、前記絶縁層は分布ブラッグ反射器を含む。
前記金属反射層は、互いに離隔された第１金属反射層および第２金属反射層を含み得る。
例示的な実施形態にかかるディスプレイ装置は、回路基板；前記回路基板上に実装されたユニットピクセル；および前記ユニットピクセルを覆うモールディング部を含み、前記ユニットピクセルは、透明基板および前記透明基板上に配置された複数の発光素子を含み、前記発光素子は、それぞれ、第１導電型半導体層、第２導電型半導体層、および第１導電型半導体層と第２導電型半導体層との間に配置された活性層を含む半導体積層；前記半導体積層の上面および側面を覆う絶縁層；および前記絶縁層上に配置され、前記半導体積層の側面の少なくとも一部を覆う金属反射層を含み、前記絶縁層は分布ブラッグ反射器を含む。
以下、添付の図面を参照して本開示の実施形態をより詳しく説明する。
図１Ａは本開示の一実施形態にかかるディスプレイ装置を説明するための概略的な平面図で、図１Ｂは図１Ａの切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。
図１Ａおよび図１Ｂを参照すると、ディスプレイ装置１００００は、パネル基板２１００および複数の発光モジュール１０００を含み得る。
ディスプレイ装置１００００は、特に限定されるのではないが、マイクロＬＥＤ ＴＶ、スマートウォッチ、ＶＲヘッドセットのようなＶＲディスプレイ装置、又は拡張現実眼鏡のようなＡＲディスプレイ装置を含むことができる。
パネル基板２１００は、受動マトリックス駆動または能動マトリックス駆動のための回路を含み得る。一実施形態において、パネル基板２１００は、内部に配線および抵抗を含むことができ、別の実施形態において、パネル基板２１００は、配線、トランジスタおよびキャパシタを含むことができる。パネル基板２１００はまた、配置された回路に電気的に接続できるパッドを上面に有することができる。
一実施形態において、複数の発光モジュール１０００がパネル基板２１００上に整列される。各発光モジュール１０００は、図２Ａに示したように、回路基板１００１および回路基板１００１上に配置された複数のユニットピクセル１００を含み得る。各ユニットピクセル１００は、複数の発光素子を含む。発光素子は、互いに異なる色の光を放出することができる。
以下、ディスプレイ装置１００００内に配置された発光モジュール１０００、発光モジュール１０００内に整列されたユニットピクセル１００、および発光素子の順にディスプレイ装置１００００の各構成要素を詳しく説明する。
図２Ａは本開示の一実施形態にかかる発光モジュール１０００を説明するための概略的な平面図で、図２Ｂは図２Ａの切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。
図２Ａおよび図２Ｂを参照すると、発光モジュール１０００は、回路基板１００１および回路基板１００１上に配列されたユニットピクセル１００、ユニットピクセル１００を覆うモールディング部１００３、およびアンチグレア層１００５をさらに含むことができる。
回路基板１００１は、パネル基板２１００とユニットピクセル１００を電気的に連結するための回路を有することができる。回路基板１００１内の回路は、多層構造で形成することができる。回路基板１００１はまた、ユニットピクセル１００を受動マトリックス駆動方式で駆動するための受動回路、または能動マトリックス駆動方式で駆動するための能動回路を含んでもよい。回路基板１００１は、表面に露出したパッドを有することができ、ユニットピクセル１００はボンディング材によって回路基板１００１のパッドにボンディングすることができる。
ユニットピクセル１００は、回路基板１００１上に整列され得る。ユニットピクセル１００は、図２Ａに示したように、４×４の行列で配列できるが、これに限定されるのではなく、２×２、３×３、５×５等の多様な行列で配列することができる。
ユニットピクセル１００は、ボンディング材によって回路基板１００１にボンディングされる。例えば、ボンディング材は、例えばソルダーになり得、ソルダーペーストを回路基板１００１上のパッド上にスクリーンプリント等の技術を用いて配置した後、リフロー工程によりユニットピクセル１００と回路基板１００１をボンディングすることができる。ユニットピクセル１００の具体的な構成は、図３Ａおよび図３Ｂを参照して後で詳しく説明する。
モールディング部１００３は、ユニットピクセル１００を覆う。モールディング部１００３は、回路基板１００１の表面に接し、且つ、ユニットピクセル１００の上面を覆うことができる。また、モールディング部１００３は、平坦な上面を有し得る。特に、従来技術とは異なり、ユニットピクセル１００同士の間の領域上に凹部が形成されない。
モールディング部１００３は、紫外線硬化樹脂を用いて形成することができる。紫外線硬化樹脂を用いることにより、熱硬化樹脂に比べてモールディング部１００３の硬度を増加させることができる。モールディング部１００３は、例えば、ＤＦＳＲ（ｄｒｙ‐Ｆｉｌｍ ｔｙｐｅ ｓｏｌｄｅｒ ｒｅｓｉｓｔ、ドライフィルム型ソルダーレジスト）、ＰＳＲ（ｐｈｏｔｏｉｍａｇｅａｂｌｅ ｓｏｌｄｅｒ ｒｅｓｉｓｔ、現像型ソルダーレジスト）、またはＢＭ（ｂｌａｃｋ ｍａｔｅｒｉａｌ、ブラックマテリアル）等で形成することができる。モールディング部１００３は、ユニットピクセル１００同士の間の光の干渉を防いでディスプレイ装置１００００のコントラストを向上させることができる。
アンチグレア層１００５は、モールディング部１００３を覆うことができる。アンチグレア層１００５は、光の反射を防いで使用者の目を疲れにくくする。アンチグレア層１００５は、例えば、シリカ、メラミン、アクリル等の微粒子を硬化樹脂と混合してインク化し、モールディング部１００３の表面にコーティングして形成することができ、紫外線を用いて硬化することができる。
本実施形態において、ユニットピクセル１００は発光モジュール１０００で形成され、複数の発光モジュール１０００がパネル基板２１００上に実装されることにより、ディスプレイ装置１００００が提供され得、これにより、ディスプレイ装置１００００の工程収率が向上し得る。
図３Ａは本開示の一実施形態にかかるユニットピクセル１００を説明するための概略的な平面図であり、図３Ｂは図３Ａの切り取り線Ｃ－Ｃ’に沿って切り取った概略的な断面図である。
図３Ａおよび図３Ｂを参照すると、ユニットピクセル１００は、透明基板１２１、第１発光素子１０ａ，第２発光素子１０ｂ，第３発光素子１０ｃ、表面層１２２、光遮断層１２３、接着層１２５、段差調節層１２７、接続層１２９ａ，１２９ｂ，１２９ｃ，１２９ｄ、および絶縁物質層１３１を含み得る。
ユニットピクセル１００は、第１発光素子１０ａ，第２発光素子１０ｂ，第３発光素子１０ｃを含んで一つのピクセルを提供する。第１発光素子１０ａ，第２発光素子１０ｂ，第３発光素子１０ｃは、互いに異なる色の光を放出し、これらはそれぞれサブピクセルに対応する。
透明基板１２１は、ＰＥＴ（ポリエチレンテレフタレート）、ガラス基板、クォーツ、サファイア基板等の光透過性基板である。透明基板１２１は、発光モジュール１０００の光の放出面に配置され、発光素子１０ａ，１０ｂ，１０ｃから放出された光は、透明基板１２１を通じて外部に放出される。透明基板１２１は、上面および下面を有することができる。透明基板１２１は、発光素子１０ａ，１０ｂ，１０ｃに対面する面、つまり、上面に凹凸パターン１２１ｐを含むことができる。凹凸パターン１２１ｐは、発光素子１０ａ，１０ｂ，１０ｃから放出された光を散乱させて指向角を増加させる。また、互いに異なる指向角特性を有する発光素子１０ａ，１０ｂ，１０ｃから放出された光が、前記凹凸パターン１２１ｐによって均一な指向角で放出されるようにすることができる。これにより、見る角度によって色差が生じることを防ぐことができる。
凹凸パターン１２１ｐは、規則的でもよく、不規則的でもよい。凹凸パターン１２１ｐは、例えば、３μｍのピッチ、２.８μｍの直径、および１．８μｍの高さを有することができる。凹凸パターン１２１ｐは、一般的にパターニングされたサファイア基板に適用されるパターンになり得るが、これに限定されるのではない。
透明基板１２１はまた、反射防止コーティングを含むことができ、或いはアンチグレア層を含んだり、グレア防止処理されたりすることができる。透明基板１２１は、例えば、５０μｍ～３００μｍの厚みを有することができる。
透明基板１２１が光放出面に配置されるため、透明基板１２１は回路を含まない。しかし、本開示がこれに限定されるのではなく、回路を含んでもよい。
一方、一つの透明基板１２１に一つのユニットピクセル１００が形成されたことを図示するが、一つの透明基板１２１に複数のユニットピクセル１００が形成されてもよい。
表面層１２２は、透明基板１２１の凹凸パターン１２１ｐを覆う。表面層１２２は、凹凸パターン１２１ｐの形状に沿って形成することができる。表面層１２２は、その上に形成される光遮断層１２３、および接着層１２５の接着力を向上させることができる。例えば、表面層１２２は、シリコン酸化膜で形成することができる。表面層１２２は、透明基板１２１の種類によって省略されてもよい。
光遮断層１２３は、透明基板１２１の上面上に形成される。光遮断層１２３は、表面層１２２に接することができる。光遮断層１２３は、カーボンブラックのように光を吸収する吸収物質を含むことができる。光吸収物質は、発光素子１０ａ，１０ｂ，１０ｃで生成された光が透明基板１２１と発光素子１０ａ，１０ｂ，１０ｃとの間の領域で側面側に漏れることを防ぎ、ディスプレイ装置のコントラストを向上させる。
光遮断層１２３は、発光素子１０ａ，１０ｂ，１０ｃで生成された光が透明基板１２１に入射するように光の進行経路のための窓１２３ａ，１２３ｂ，１２３ｃを有することができ、そのために透明基板１２１上で透明基板１２１を露出するようにパターニングすることができる。窓１２３ａ，１２３ｂ，１２３ｃの幅は、発光素子の幅よりも小さくなり得るが、これに限定されるのではなく、発光素子の幅よりも大きかったり同じになったりしてもよい。
光遮断層１２３の窓１２３ａはまた、発光素子１０ａ，１０ｂ，１０ｃの整列位置を定義する。よって、発光素子１０ａ，１０ｂ，１０ｃの整列位置を定義するための別途の整列マーカーを省略することができる。しかし、本開示がこれに限定されるのではなく、発光素子１０ａ，１０ｂ，１０ｃを整列するための位置を提供するために、整列マーカーが透明基板１２１上に、または光遮断層１２３や接着層１２５上に提供されてもよい。
接着層１２５は、透明基板１２１上に付着される。接着層１２５は、光遮断層１２３を覆うことができる。接着層１２５は、透明基板１２１の前面上に付着することができるが、これに限定されるのではなく、透明基板１２１の端部付近の領域を露出するように一部の領域に付着してもよい。接着層１２５は、発光素子１０a，１０ｂ，１０ｃを透明基板１２１に付着するために使用される。接着層１２５は、光遮断層１２３に形成された窓１２３ａ，１２３ｂ，１２３ｃを埋めることができる。
接着層１２５は、光透過性層で形成することができ、発光素子１０ａ，１０ｂ，１０ｃから放出された光を透過させる。接着層１２５は、有機接着剤を用いて形成することができる。例えば、接着層１２５は、透明エポキシを用いて形成することができる。また、接着層１２５は光を拡散させるために、ＳｉＯ２，ＴｉＯ２，ＺｎＯ等の拡散物質（ｄｉｆｆｕｓｅｒ）を含むことができる。光拡散物質は、発光素子１０ａ，１０ｂ，１０ｃが光放出面から観察されることを防止する。
一方、第１発光素子１０ａ，第２発光素子１０ｂ，第３発光素子１０ｃが透明基板１２１上に配置される。第１発光素子１０ａ，第２発光素子１０ｂ，第３発光素子１０ｃは、接着層１２５によって透明基板１２１に付着され得る。第１発光素子１０ａ，第２発光素子１０ｂ，第３発光素子１０ｃは、光遮断層１２３の窓１２３ａ，１２３ｂ，１２３ｃに対応して配置することができる。光遮断層１２３が省略された場合、整列マーカーが発光素子１０ａ，１０ｂ，１０ｃの整列位置を提供するために追加されてもよい。
第１発光素子１０ａ，第２発光素子１０ｂ，第３発光素子１０ｃは、例えば、赤色発光素子、緑色発光素子、青色発光素子になり得る。発光素子１０ａ，１０ｂ，１０ｃは、それぞれ長軸の長さが２００μｍ以下、さらに１００μｍ以下の大きさを有することができる。第１発光素子１０ａ，第２発光素子１０ｂ，第３発光素子１０ｃのそれぞれの具体的な構成は、図４Ａおよび図４Ｂを参照して後で詳しく説明する。
第１発光素子１０ａ，第２発光素子１０ｂ，第３発光素子１０ｃは、図３Ａに示したように、一列に配列することができる。特に、透明基板１２１がサファイア基板の場合、サファイア基板は、切断方向に沿って結晶面によってきれいな切断面（例えば、ｍ面）と、そうでない切断面（例えば、ａ面）を含むことができる。例えば、四角形状に切断される場合、両側二つの切断面（例えば、ｍ面）は結晶面に沿ってきれいに切断することができ、これら切断面に垂直に配置された別の二つの切断面（例えば、ａ面）はそうでない場合がある。この場合、サファイア基板１２１のきれいな切断面は発光素子１０ａ，１０ｂ，１０ｃの整列方向に並べることができる。例えば、図３Ａでは、きれいな切断面（例えば、ｍ面）が上下に配置され、別の二つの切断面（例えば、ａ面）を左右に配置することができる。
段差調節層１２７は、第１発光素子１０ａ，第２発光素子１０ｂ，第３発光素子１０ｃを覆う。段差調節層１２７は、発光素子１０ａ，１０ｂ，１０ｃの電極パッドを露出させる開口部１２７ａを有する。段差調節層１２７は、接続層１２９ａ，１２９ｂ，１２９ｃ，１２９ｄが形成される面の高さを一定に調節して接続層を安全に形成することを助ける。段差調節層１２７は、例えば、感光性ポリイミドで形成することができる。
段差調節層１２７は、接着層１２５の端部で囲まれた領域内に配置することができるが、これに限定されるのではない。例えば、段差調節層１２７は、接着層１２５の端部を部分的に露出させるように形成することもできる。
第１接続層１２９ａ，第２接続層１２９ｂ，第３接続層１２９ｃ，第４接続層１２９ｄは、段差調節層１２７上に形成される。接続層１２９ａ，１２９ｂ，１２９ｃ，１２９ｄは、段差調節層１２７の開口部１２７ａを通じて第１発光素子１０ａ，第２発光素子１０ｂ，第３発光素子１０ｃの電極パッドに接続することができる。
一実施形態において、図３Ａおよび図３Ｂに示したように、第１接続層１２９ａは第１発光素子１０ａの第２導電型半導体層に電気的に接続し、第２接続層１２９ｂは第２発光素子１０ｂの第２導電型半導体層に電気的に接続し、第３接続層１２９ｃは第３発光素子１０ｃの第２導電型半導体層に電気的に接続することができ、第４接続層１２９ｄは第１発光素子１０ａ，第２発光素子１０ｂ，第３発光素子１０ｃの第１導電型半導体層に電気的に共通接続することができる。第１接続層１２９ａ，第２接続層１２９ｂ，第３接続層１２９ｃ，第４接続層１２９ｄは、段差調節層１２７上に一緒に形成することができ、単一層あるいは多重層を有することができる。例えば、Ｃｒ，Ｔｉ，Ｎｉ，Ｃｕ，Ａｌ，Ｐｔ，Ａｕの少なくとも一つを含むことができる。
別の実施形態において、第１接続層１２９ａは第１発光素子１０ａの第１導電型半導体層に電気的に接続し、第２接続層１２９ｂは第２発光素子１０ｂの第１導電型半導体層に電気的に接続し、第３接続層１２９ｃは第３発光素子１０ｃの第１導電型半導体層に電気的に接続することができ、第４接続層１２９ｄは第１発光素子１０ａ，第２発光素子１０ｂ，第３発光素子１０ｃの第２導電型半導体層に電気的に共通接続することができる。第１接続層１２９ａ，第２接続層１２９ｂ，第３接続層１２９ｃ，第４接続層１２９ｄは、段差調節層１２７上に一緒に形成することができる。
絶縁物質層１３１は、段差調節層１２７よりも薄く形成することができる。絶縁物質層１３１と段差調節層１２７の厚みの合計は１μｍ以上５０μｍ以下になり得るが、これに限定されるのではない。
絶縁物質層１３１は、段差調節層１２７の側面および接続層１２９ａ，１２９ｂ，１２９ｃ，１２９ｄを覆う。また、絶縁物質層１３１は接着層１２５の一部を覆うことができる。絶縁物質層１３１は、接続層１２９ａ，１２９ｂ，１２９ｃ，１２９ｄを露出させる開口部１３１ａ，１３１ｂ，１３１ｃ，１３１ｄを有し、これによりユニットピクセル１００のパッド領域が定義され得る。
一実施形態において、絶縁物質層１３１は半透明物質でもよく、有機または無機物質で形成することができる。絶縁物質層１３１は、例えば、ポリイミドで形成することができる。段差調節層１２７と一緒に絶縁物質層１３１がポリイミドで形成された場合、接続層１２９ａ，１２９ｂ，１２９ｃ，１２９ｄは、パッド領域を除いて、下部面、側面、および上部面を全てポリイミドで囲むことができる。
一方、ユニットピクセル１００は、ソルダー等のボンディング材を用いて回路基板に実装され得、ボンディング材は、絶縁物質層１３１の開口部１３１ａ，１３１ｂ，１３１ｃ，１３１ｄに露出された接続層１２９ａ，１２９ｂ，１２９ｃ，１２９ｄと回路基板上のパッドをボンディングすることができる。
本実施形態によると、ユニットピクセル１００は別途のバンプを含まず、接続層１２９ａ，１２９ｂ，１２９ｃ，１２９ｄがボンディングパッドとして使用される。しかし、本発明がこれに限定されるのではなく、絶縁物質層１３１の開口部１３１ａ，１３１ｂ，１３１ｃ，１３１ｄを覆うボンディングパッドが形成されてもよい。一実施形態において、第１接続層１２９ａ，第２接続層１２９ｂ，第３接続層１２９ｃ，第４接続層１２９ｄの上部領域から外れて発光素子１０ａ，１０ｂ，１０ｃを部分的に覆うように形成することができる。
本実施形態において、発光素子１０ａ，１０ｂ，１０ｃが接着層１２５によって透明基板１２１に付着することを説明するが、接着層１２５の代わりに他の結合器（ｃｏｕｐｌｅｒ）を用いて発光素子１０ａ，１０ｂ，１０ｃが透明基板１２１に結合されてもよい。例えば、発光素子１０ａ，１０ｂ，１０ｃを、スペーサーを用いて透明基板１２１に結合させることができ、よって、発光素子１０ａ，１０ｂ，１０ｃと透明基板１２１との間の領域に気体または液体を満たすことができる。これら気体または液体によって、発光素子１０ａ，１０ｂ，１０ｃから放出された光を透過させる光学層が形成され得る。上で説明した接着層１２５も光学層の一例である。ここで、光学層は発光素子１０ａ，１０ｂ，１０ｃとは異なる材料、例えば、気体、液体、または固体で形成され、よって、発光素子１０ａ，１０ｂ，１０ｃ内の半導体層の材料と区別される。
本実施形態によると、発光素子１０ａ，１０ｂ，１０ｃを同一平面上に配列したユニットピクセル１００が提供される。ユニットピクセル１００は、発光素子１０ａ，１０ｂ，１０ｃを用いて多様な色の光を具現することができる。以下では、一実施形態にかかる発光素子１０ａ，１０ｂ，１０ｃについて詳しく説明する。
図４Ａは本開示の一実施形態にかかる発光素子１０ａを説明するための概略的な平面図で、図４Ｂは図４Ａの切り取り線Ｄ－Ｄ’に沿って切り取った概略的な断面図である。ここで、発光素子１０ａを例に挙げて説明するが、発光素子１０ｂ，１０ｃも大体類似する構造を有するため、互いに重複する説明は省略する。
図４Ａおよび図４Ｂを参照すると、発光素子１０ａは、第１導電型半導体層２１、活性層２３、および第２導電型半導体層２５を含む発光構造体、オーミック接触層２７、第１コンタクトパッド５３、第２コンタクトパッド５５、絶縁層５９、第１電極パッド６１、第２電極パッド６３、第１金属反射層６５ａ、および第２金属反射層６５ｂを含むことができる。
発光構造体、つまり、第１導電型半導体層２１、活性層２３および第２導電型半導体層２５は、基板上に成長させることができる。前記基板は、窒化ガリウム基板、ＧａＡｓ基板、Ｓｉ基板、サファイア基板、特に、パターニングされたサファイア基板等の半導体成長用として使用できる多様な基板になり得る。成長基板は、半導体層から機械的研磨、レーザーリフトオフ、ケミカルリフトオフ等の技術を用いて分離することができる。但し、本発明がこれに限定されるのではなく、基板の一部が残留して第１導電型半導体層２１の少なくとも一部を構成することもできる。
一実施形態において、赤色光を放出する発光素子１０ａの場合、半導体層は、ヒ化アルミニウムガリウム（ａｌｕｍｉｎｕｍ ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ，ＡｌＧａＡｓ）、ガリウムヒ素リン化物（ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ ｐｈｏｓｐｈｉｄｅ，ＧａＡｓＰ）、アルミニウムガリウムインジウムリン化物（ａｌｕｍｉｎｕｍ ｇａｌｌｉｕｍ ｉｎｄｉｕｍ ｐｈｏｓｐｈｉｄｅ，ＡｌＧａＩｎＰ）、またはガリウムリン化物（ｇａｌｌｉｕｍ ｐｈｏｓｐｈｉｄｅ，ＧａＰ）を含むことができる。
緑色光を放出する発光素子１０ｂの場合、半導体層は、インジウムガリウム窒化物（ＩｎＧａＮ）、ガリウム窒化物（ＧａＮ）、ガリウムリン化物（ＧａＰ）、アルミニウムガリウムインジウムリン化物（ＡｌＧａＩｎＰ）、またはアルミニウムガリウムリン化物（ＡｌＧａＰ）を含むことができる。
一実施形態において、青色光を放出する発光素子１０ｃの場合、半導体層は、ガリウム窒化物（ＧａＮ）、インジウムガリウム窒化物（ＩｎＧａＮ）、または亜鉛セレン化物（Ｚｉｎｃ ｓｅｌｅｎｉｄｅ，ＺｎＳｅ）を含むことができる。
第１導電型と第２導電型は互いに反対の極性であって、第１導電型がｎ型の場合、第２導電型はｐ型になり、第１導電型がｐ型の場合、第２導電型はｎ型になる。
第１導電型半導体層２１、活性層２３および第２導電型半導体層２５は、有機金属化学気相成長法（ＭＯＣＶＤ）のような公知の方法を用いてチャンバー内で基板上に成長させることができる。また、第１導電型半導体層２１はｎ型不純物（例えば、Ｓｉ，Ｇｅ，Ｓｎ）を含み、第２導電型半導体層２５はｐ型不純物（例えば、Ｍｇ，Ｓｒ，Ｂａ）を含む。一実施形態において、第１導電型半導体層２１は、ドーパントとしてＳｉを含むＧａＮまたはＡｌＧａＮを含むことができ、第２導電型半導体層２５は、ドーパントとしてＭｇを含むＧａＮまたはＡｌＧａＮを含むことができる。
図面において、第１導電型半導体層２１および第２導電型半導体層２５がそれぞれ単一層であることを図示したが、これらの層は多重層でもよく、また、超格子層を含んでもよい。活性層２３は、単一量子井戸構造または多重量子井戸構造を含むことができ、目的とする波長を放出するために窒化物系半導体の組成比が調節される。例えば、活性層２３は、青色光、緑色光、赤色光または紫外線を放出することができる。
第２導電型半導体層２５および活性層２３は、メサＭ構造を有し、第１導電型半導体層２１上に配置され得る。メサＭは、第２導電型半導体層２５および活性層２３を含み、図４Ｂに示したように、第１導電型半導体層２１の一部を含むこともできる。メサＭは、第１導電型半導体層２１の一部領域上に位置し、メサＭ周囲に第１導電型半導体層２１の上面が露出され得る。
本実施形態において、メサＭはその周辺に第１導電型半導体層２１を露出させるように形成される。別の実施形態において、メサＭを貫通して第１導電型半導体層２１を露出させる貫通ホールが形成されてもよい。
一方、前記第１導電型半導体層２１は、表面テクスチャリングによる凹凸パターン２１ｐを有することができる。凹凸パターン２１ｐは、第１導電型半導体層２１の光放出面側に形成することができる。表面テクスチャリングは、例えば、乾式または湿式エッチング工程を用いたパターニングによって行うことができる。
一実施形態において、コーン形状の突出部が形成され得、コーンの高さは２μｍ～３μｍ、コーンの間隔は１．５μｍ～２μｍ、コーンの底の直径は約３μｍ～５μｍになり得る。コーンはまた、截頭型でもよく、この場合、コーンの上面の直径は約２μｍ～３μｍになり得る。
別の実施形態において、凹凸パターン２１ｐは、第１凹凸パターンと第１凹凸パターン上にさらに形成された第２凹凸パターンを含むことができる。第２凹凸パターンは、第１凹凸パターンに比べて微細な大きさに形成することができる。
第１導電型半導体層２１の表面に凹凸パターン２１ｐを形成することにより、内部の全反射を減らして光抽出効率を増加させることができる。第１発光素子１０ａ，第２発光素子１０ｂ，第３発光素子１０ｃ全ての第１導電型半導体層に表面テクスチャリングが行われ得、これにより、第１発光素子１０ａ，第２発光素子１０ｂ，第３発光素子１０ｃから放出される光の指向角を均一化することができる。しかし、本発明がこれに限定されるのではなく、一部の発光素子は凹凸パターン２１ｐを含まず、平坦な面を有してもよい。
発光素子１０ａ，１０ｂ，１０ｃの第１導電型半導体層２１の少なくとも一つは、図４Ｂに示したように、傾斜した側面を有することができる。第１導電型半導体層２１の傾斜した側面は、素子分離工程によって形成することができる。第１導電型半導体層２１の側面の傾斜角は、第１導電型半導体層２１の底面に対して約４０度～約８０度の範囲内になり得る。メサＭはまた、傾斜した側面を有することができ、メサＭの底面に対して約４０度～約８０度の範囲内になり得る。第１導電型半導体層２１およびメサＭが傾斜した側面を有することにより、後述する金属反射層６５ａ，６５ｂを容易に形成することができる。
オーミック接触層２７は、第２導電型半導体層２５上に配置されて第２導電型半導体層２５にオーミック接触する。オーミック接触層２７は、単一層、または多重層に形成することができ、透明導電性酸化膜または金属膜で形成することができる。透明導電性酸化膜は、例えばＩＴＯまたはＺｎＯ等を例として挙げることができ、金属膜としては、Ａｌ，Ｔｉ，Ｃｒ，Ｎｉ，Ａｕ等の金属およびこれらの合金を例として挙げることができる。
第１コンタクトパッド５３は、露出された第１導電型半導体層２１上に配置される。第１コンタクトパッド５３は、第１導電型半導体層２１にオーミック接触することができる。例えば、第１コンタクトパッド５３は、第１導電型半導体層２１にオーミック接触するオーミック金属層で形成することができる。第１コンタクトパッド５３のオーミック金属層は、第１導電型半導体層２１の半導体材料によって適切に選定することができる。第１コンタクトパッド５３は省略してもよい。
第２コンタクトパッド５５は、オーミック接触層２７上に配置することができる。第２コンタクトパッド５５は、オーミック接触層２７に電気的に接続する。第２コンタクトパッド５５は、省略してもよい。
絶縁層５９は、メサＭ、オーミック接触層２７、第１コンタクトパッド５３、および第２コンタクトパッド５５を覆う。絶縁層５９は、第１コンタクトパッド５３および第２コンタクトパッド５５を露出させる開口部５９ａ，５９ｂを有する。絶縁層５９は、屈折率が互いに異なる絶縁層を積層した分布ブラッグ反射器を含むことができる。例えば、分布ブラッグ反射器は、ＳｉＯ２，Ｓｉ３Ｎ４，ＳｉＯＮ，ＴｉＯ２，Ｔａ２Ｏ５，Ｎｂ２Ｏ５，ＭｇＦ２等から選択された少なくとも２種類の絶縁層を含むことができる。
分布ブラッグ反射器は、例えば、低屈折率層と高屈折率層の対を複数個含むことができる。例えば、分布ブラッグ反射器は、例えば、１０対以上の低屈折率層と高屈折率層の対を含むことができる。
分布ブラッグ反射器は、活性層２３から放出される光を反射する。分布ブラッグ反射器は、活性層２３から放出される光のピーク波長を含んで相対的に広い波長範囲に亘って高い反射率を表すことができ、光の入射角を考慮して設計することができる。一実施形態において、分布ブラッグ反射器は、異なる入射角で入射する光に比べて入射角０度で入射する光に対してより高い反射率を有することができる。別の実施形態において、分布ブラッグ反射器は入射角０度で入射する光に比べて、別の特定入射角で入射する光に対してより高い反射率を有することができる。例えば、分布ブラッグ反射器は、入射角０度で入射する光に比べて、入射角１０度で入射する光に対してより高い反射率を有することができる。
一方、青色発光素子１０ｃの発光構造体は、赤色発光素子１０ａおよび緑色発光素子１０ｂの発光構造体に比べて高い内部量子効率を有する。これにより、青色発光素子１０ｃは、赤色発光素子１０ａ，および緑色発光素子１０ｂに比べて高い光抽出効率を表すことができる。これにより、赤色光、緑色光、および青色光の色の混合割合を適正に保つことが困難となり得る。
赤色光、緑色光、および青色光の色の混合割合を調節するために、発光素子１０ａ，１０ｂ，１０ｃに適用される分布ブラッグ反射器が、互いに異なる反射率を有するように形成することができる。例えば、青色発光素子１０ｃは、赤色発光素子１０ａ，および緑色発光素子１０ｂに比べて、相対的に低い反射率を有する分布ブラッグ反射器を有することができる。例えば、青色発光素子１０ｃに形成される分布ブラッグ反射器は、活性層２３で生成される青色光に対して、入射角０度で約９５％未満、さらには９０％未満の反射率を有することができ、緑色発光素子１０ｂは緑色光に対して入射角０度で約９５％以上９９％以下の反射率を有することができ、赤色発光素子１０ａは赤色光に対して入射角０度で９９％以上の反射率を有することができる。
一実施形態において、赤色発光素子１０ａ，緑色発光素子１０ｂ，および青色発光素子１０ｃに適用される分布ブラッグ反射器は、大体類似する厚みを有することができる。例えば、これら発光素子１０ａ，１０ｂ，１０ｃに適用された分布ブラッグ反射器同士の間の厚みの差は、最も厚い分布ブラッグ反射器の厚みの１０％未満になり得る。分布ブラッグ反射器の厚みの差を小さくすることにより、赤色発光素子１０ａ，緑色発光素子１０ｂ，および青色発光素子１０ｃに適用される工程条件、例えば、絶縁層５９をパターニングする工程を似たように設定することができ、さらに、ユニットピクセルの製造工程が複雑になることを防ぐことができる。さらに、赤色発光素子１０ａ，緑色発光素子１０ｂ，および青色発光素子１０ｃに適用される分布ブラッグ反射器は、大体類似する積層数を有してもよい。しかし、本発明がこれに限定されるのではない。
第１電極パッド６１および第２電極パッド６３は、絶縁層５９上に配置される。第１電極パッド６１は第１コンタクトパッド５３の上部からメサＭの上部に延ばすことができ、第２電極パッド６３はメサＭ上部領域内に配置することができる。第１電極パッド６１は開口部５９ａを通じて第１コンタクトパッド５３に接続することができ、第２電極パッド６３は第２コンタクトパッド５５に電気的に接続することができる。第１電極パッド６１が直接第１導電型半導体層２１にオーミック接触してもよく、この場合、第１コンタクトパッド５３は省略することができる。また、第２コンタクトパッド５５が省略された場合、第２電極パッド６３はオーミック接触層２７に直接接続することができる。
第１電極パッド６１および／または第２電極パッド６３は、単一層、または多重層金属で形成することができる。第１電極パッド６１および／または第２電極パッド６３の材料としては、Ａｌ，Ｔｉ，Ｃｒ，Ｎｉ，Ａｕ等の金属およびこれらの合金等を使用することができる。
一方、低屈折率層と高屈折率層を交互に形成する場合、メサＭの側面および第１導電型半導体層２１の側面に形成された絶縁層５９の厚みが、第２導電型半導体層２５上部に形成された絶縁層５９の厚みよりも小さくなる。つまり、発光素子１０ａの側面に形成された絶縁層５９は、上面に形成された絶縁層５９に比べて相対的に薄い。特に、絶縁層５９が分布ブラッグ反射器を含む場合、発光素子１０ａ上面に光学厚みがうまく制御された分布ブラッグ反射器を形成することができるが、発光素子１０ａの側面には光学厚みがうまく制御された分布ブラッグ反射器が形成され難い。これにより、発光素子１０ａの側面に形成された絶縁層５９とその上面に形成された絶縁層５９は、互いに異なる反射率を表し、発光素子１０ａの側面を通じて光漏れ（ｌｉｇｈｔ ｌｅａｋａｇｅ）が生じ得る。
発光素子１０ａの側面において、絶縁層５９による光漏れは、第１金属反射層６５ａおよび第２金属反射層６５ｂを用いて防止することができる。第１金属反射層６５ａおよび第２金属反射層６５ｂは、前記絶縁層５９と一緒に全方向（ｏｍｎｉ‐ｄｉｒｅｃｔｉｏｎａｌ）反射器を形成することができるため、光漏れを防止するだけでなく、発光方向への光効率を高めることができる。第１金属反射層６５ａは、第１電極パッド６１を覆うことができ、第１電極パッド６１の周囲において発光素子１０ａの側面を覆うことができる。図４Ａに示したように、第１金属反射層６５ａは、第１電極パッド６１を覆うことができ、さらに、第１導電型半導体層２１、活性層２３、および第２導電型半導体層２５の側面を覆うことができる。また、第２金属反射層６５ｂは、第２電極パッド６３を覆うことができ、第２電極パッド６３の周囲において発光素子１０ａの側面を覆うことができる。さらに、第１電極パッド６１は、メサＭの一部側面、特に、第１電極パッド６１とメサＭとの間に位置するメサＭの側面を覆うことができる。図４Ａに示したように、第２金属反射層６５ｂは第２電極パッド６３を覆うことができ、第１導電型半導体層２１、活性層２３、および第２導電型半導体層２５の側面を覆うことができる。
第１金属反射層６５ａと第２金属反射層６５ｂは、電気的短絡を防止するために相互離隔される。第１金属反射層６５ａと第２金属反射層６５ｂとの間の離隔距離は、第１電極パッド６１と第２電極パッド６３との間の離隔距離よりも近くなり得るが、これに限定されるのではない。第１金属反射層６５ａおよび第２金属反射層６５ｂは、Ｃｒ，Ｎｉ，Ａｌ，Ｐｔ，Ａｇ、またはＡｕを含むことができる。
本開示の一実施形態にかかる発光素子１０ａを図面と一緒に簡略に説明したが、発光素子１０ａは上述の層以外にも付加的な機能を有する層をさらに含むことができる。例えば、特定の構成要素を絶縁するための追加絶縁層、ソルダーの拡散を防止するソルダー防止層等の多様な層がさらに含まれ得る。
また、フリップチップタイプの発光素子の形成において、多様な形態にメサを形成することができ、第１電極パッド６１および第２電極パッド６３の位置や形状もまた、多様に変更することができる。また、オーミック接触層２７は省略してもよく、第２コンタクトパッド５５または第２電極パッド６３が第２導電型半導体層２５に直接接触してもよい。
本実施形態において、第１発光素子１０ａ，第２発光素子１０ｂ，第３発光素子１０ｃがフリップチップ構造であることを例に挙げて説明するが、本発明はこれに限定されるのではなく、水平型構造の発光素子を含んでもよい。
図５Ａは、また別の実施形態にかかる発光素子を説明するための概略的な平面図である。
図５Ａを参照すると、本実施形態にかかる発光素子は、上で説明した発光素子１０ａと大体類似するが、金属反射層１６５の形状に違いがある。
本実施形態において、金属反射層１６５は、発光素子の側面に沿って環状に配置され、第１電極パッド６１および第２電極パッド６３から離隔される。金属反射層１６５は、第１導電型半導体層２１、活性層２３、および第２導電型半導体層２５の側面を覆う。
本実施形態によると、金属反射層１６５は、発光素子の側面全体を覆うことができるため、発光素子の側面による光漏れをより防ぐことができる。さらに、金属反射層１６５が第１電極パッド６１および第２電極パッド６３から離隔されるため、電気的に安定したマイクロＬＥＤを提供することができる。
図５Ｂは、また別の実施形態にかかる発光素子を説明するための概略的な平面図である。
図５Ｂを参照すると、本実施形態にかかる発光素子は、図５Ａを参照して説明した発光素子と大体類似するが、金属反射層２６５が第１電極パッド６１を覆うことに違いがある。
図５Ｂに示したように、第２電極パッド６３は、第２電極パッド６３と金属反射層２６５を分離させる白色空間で囲まれている。第２電極パッド６３は、金属反射層２６５と金属反射層２６５で覆われた第１電極パッド６１から離隔されている。
金属反射層２６５は、発光素子の側面に沿って第１導電型半導体層２１、活性層２３、および第２導電型半導体層２５の側面を覆うことができ、さらに、第１電極パッド６１を少なくとも部分的に覆うことができる。また、金属反射層２６５は、第１電極パッド６１とメサＭとの間に位置するメサＭの側面を覆うことができる。これにより、発光素子の光漏れをより防ぐことができる。
金属反射層２６５は、第１電極パッド６１の代わりに第２電極パッド６３を覆ってもよい。但し、第１導電型半導体層２１の厚みが活性層２３および第２導電型半導体層２５の厚みに比べてより厚いため、絶縁層５９にピンホールのような欠陥が生じる場合、金属反射層２６５が発光素子の側面において第１導電型半導体層２１に短絡し得る。よって、金属反射層２６５が第１電極パッド６１に電気的に連結するようにすることで、電気的に安全な発光素子を提供することができる。
図６Ａおよび図６Ｂは、第１金属反射層６５ａおよび第２金属反射層６５ｂを形成する方法を説明するための概略的な平面図である。
先ず、第１電極パッド６１および第２電極パッド６３が形成された発光素子が基板１１上に配列される。基板１１は、第１導電型半導体層２１、活性層２３、および第２導電型半導体層２５を成長させるための成長基板でもよく、第１電極パッド６１および第２電極パッド６３が形成された発光素子が成長基板から分離されて付着した一時基板でもよい。
次いで、発光素子を覆う金属反射層６５が形成される。金属反射層６５をリフトオフ技術を用いて互いに平行に形成することができる。
金属反射層６５は、光を反射させる金属物質、例えば、Ｎｉ，Ｃｒ，Ｐｔ，Ａｌ，Ａｇ，Ａｕ等の単一層または多重層に形成することができ、例えば、約１００ｎｍの厚みに形成することができる。
図６Ｂを参照すると、続いて、発光素子周囲の金属反射層６５を、写真およびエッチング技術を用いて取り除くことにより、各発光素子上に第１金属反射層６５ａおよび第２金属反射層６５ｂを形成することができる。
本実施形態によると、狭い間隔で配列された発光素子上に第１金属反射層６５ａおよび第２金属反射層６５ｂを安全に形成することができる。
前述の実施形態において、金属反射層６５ａ，６５ｂがリフトオフ技術およびエッチング技術を一緒に用いて２段階工程で形成されることを説明したが、金属反射層６５ａ，６５ｂはリフトオフ技術、または写真およびエッチング技術を用いて一度の工程で形成されてもよい。
以上で、本開示の多様な実施形態について説明したが、本開示これら実施形態に限定されるのではない。また、一つの実施形態について説明した事項や構成要素は、本開示の技術的思想から外れない限り、別の実施形態にも適用できる。

Claims (20)

  1. マイクロスケールの発光素子であって、
    第１導電型半導体層、第２導電型半導体層、および前記第１導電型半導体層と前記第２導電型半導体層との間に配置された活性層を含む半導体積層と、
    前記半導体積層の上面および側面を覆う絶縁層と、
    前記絶縁層上に配置され、前記半導体積層の側面の少なくとも一部を覆う金属反射層と、を含み、
    前記絶縁層は分布ブラッグ反射器を含む、発光素子。
  2. 前記半導体積層の上面を覆う前記絶縁層の厚みが、前記半導体積層の側面を覆う前記絶縁層の厚みよりも厚い、請求項１に記載の発光素子。
  3. 前記半導体積層の上面を覆う前記絶縁層は、前記半導体積層の側面を覆う前記絶縁層よりも高い反射率を有する、請求項２に記載の発光素子。
  4. 前記金属反射層は、互いに離隔された第１金属反射層および第２金属反射層を含み、
    前記第１金属反射層および前記第２金属反射層は、それぞれ前記半導体積層の側面を部分的に覆う、請求項１に記載の発光素子。
  5. 前記絶縁層上に配置され、それぞれ前記第１導電型半導体層および前記第２導電型半導体層に電気的に接続された第１電極パッドおよび第２電極パッドをさらに含み、
    前記第１金属反射層は、前記第１電極パッドを覆い、
    前記第２金属反射層は、前記第２電極パッドを覆う、請求項４に記載の発光素子。
  6. 前記絶縁層上に配置され、それぞれ前記第１導電型半導体層および前記第２導電型半導体層に電気的に接続された第１電極パッドおよび第２電極パッドをさらに含む、請求項１に記載の発光素子。
  7. 前記金属反射層は、前記第１電極パッドおよび前記第２電極パッドから離隔されている、請求項６に記載の発光素子。
  8. 前記金属反射層は、前記発光素子の側面に沿って環状に配置されている、請求項７に記載の発光素子。
  9. 前記金属反射層は、前記第１電極パッドを覆い、前記第２電極パッドから離隔されている、請求項６に記載の発光素子。
  10. 前記半導体積層は、前記第１導電型半導体層上に配置されたメサをさらに含み、
    前記メサは、前記活性層および前記第２導電型半導体層を含み、
    前記第１電極パッドの一部は、前記メサ上に位置し、
    前記第２電極パッドは、前記メサ上に位置する、請求項６に記載の発光素子。
  11. 前記メサに隣接して前記第１導電型半導体層上に配置された第１コンタクトパッドをさらに含み、
    前記第１電極パッドは、前記絶縁層の開口部を通じて前記第１コンタクトパッドに電気的に接続されている、請求項１０に記載の発光素子。
  12. 前記第２導電型半導体層上に配置されたオーミック接触層、および
    前記オーミック接触層上に配置された第２コンタクトパッドをさらに含み、
    前記第２電極パッドは、前記絶縁層の開口部を通じて前記第２コンタクトパッドに電気的に接続されている、請求項６に記載の発光素子。
  13. マイクロスケールの発光素子であって、
    第１導電型半導体層、第２導電型半導体層、および前記第１導電型半導体層と前記第２導電型半導体層との間に配置された活性層を含む半導体積層と、
    前記半導体積層の上面および側面を覆う絶縁層と、
    前記絶縁層上に配置され、前記半導体積層の側面の少なくとも一部を覆う金属反射層と、を含み、
    前記半導体積層の上面を覆う前記絶縁層の厚みは、前記半導体積層の側面を覆う前記絶縁層の厚みよりも厚い、発光素子。
  14. 前記半導体積層の上面を覆う前記絶縁層は、前記半導体積層の側面を覆う前記絶縁層よりも高い反射率を有する、請求項１３に記載の発光素子。
  15. 前記金属反射層は、互いに離隔された第１金属反射層および第２金属反射層を含む、請求項１３に記載の発光素子。
  16. 前記第１導電型半導体層に電気的に接続された第１電極パッド；および
    前記第２導電型半導体層に電気的に接続された第２電極パッドをさらに含み、
    前記第１金属反射層は前記第１電極パッドを覆い、前記第２金属反射層は前記第２電極パッドを覆う、請求項１５に記載の発光素子。
  17. 前記金属反射層は、前記発光素子の側面に沿って側面全体を覆う、請求項１３に記載の発光素子。
  18. 透明基板と、
    前記透明基板上に配置され、光を透過させる窓を有する光遮断層と、
    前記窓に整列するように前記光遮断層上に配置された複数の発光素子と、を含み、
    前記複数の発光素子は、それぞれ、
    第１導電型半導体層、第２導電型半導体層、および第１導電型半導体層と第２導電型 半導体層との間に配置された活性層を含む半導体積層と、
    前記半導体積層の上面および側面を覆う絶縁層と、
    前記絶縁層上に配置され、前記半導体積層の側面の少なくとも一部を覆う金属反射層と、を含み、
    前記絶縁層は分布ブラッグ反射器を含む、ユニットピクセル。
  19. 前記金属反射層は、互いに離隔された第１金属反射層および第２金属反射層を含む、請求項１８に記載のユニットピクセル。
  20. 回路基板と、
    前記回路基板上に実装されたユニットピクセルと、
    前記ユニットピクセルを覆うモールディング部と、を含み、
    前記ユニットピクセルは透明基板および前記透明基板上に配置された複数の発光素子を含み、
    前記複数の発光素子は、それぞれ、
    第１導電型半導体層、第２導電型半導体層、および第１導電型半導体層と第２導電型 半導体層との間に配置された活性層を含む半導体積層と、
    前記半導体積層の上面および側面を覆う絶縁層と、
    前記絶縁層上に配置され、前記半導体積層の側面の少なくとも一部を覆う金属反射層と、を含み、
    前記絶縁層は分布ブラッグ反射器を含む、ディスプレイ装置。
JP2023518846A 2020-09-24 2021-09-23 高効率発光素子、それを有するユニットピクセル、およびそれを有するディスプレイ装置 Pending JP2023542538A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063082562P 2020-09-24 2020-09-24
US63/082,562 2020-09-24
US17/473,548 2021-09-13
US17/473,548 US20220093825A1 (en) 2020-09-24 2021-09-13 High efficiency light emitting device, unit pixel having the same, and displaying apparatus having the same
PCT/KR2021/012934 WO2022065865A1 (ko) 2020-09-24 2021-09-23 고효율 발광 소자, 그것을 갖는 유닛 픽셀, 및 그것을 갖는 디스플레이 장치

Publications (1)

Publication Number Publication Date
JP2023542538A true JP2023542538A (ja) 2023-10-10

Family

ID=80255928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023518846A Pending JP2023542538A (ja) 2020-09-24 2021-09-23 高効率発光素子、それを有するユニットピクセル、およびそれを有するディスプレイ装置

Country Status (5)

Country Link
US (1) US20220093825A1 (ja)
EP (1) EP4207320A1 (ja)
JP (1) JP2023542538A (ja)
CN (2) CN215869440U (ja)
WO (1) WO2022065865A1 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323723B2 (en) * 2001-12-28 2008-01-29 Sanken Electric Co., Ltd. Semiconductor light-emitting device using phosphors for performing wavelength conversion
JP2013021175A (ja) * 2011-07-12 2013-01-31 Toshiba Corp 半導体発光素子
US8933433B2 (en) * 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
JP2015028984A (ja) * 2013-07-30 2015-02-12 日亜化学工業株式会社 半導体発光素子
KR20150138977A (ko) * 2014-05-30 2015-12-11 한국전자통신연구원 발광 소자 및 그의 제조방법
CN107438899B (zh) * 2015-03-31 2021-04-30 科锐Led公司 具有包封的发光二极管和方法
KR101881066B1 (ko) * 2015-05-27 2018-07-25 삼성전자주식회사 반도체 발광 소자
KR102641239B1 (ko) * 2015-07-10 2024-02-29 서울바이오시스 주식회사 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
KR102422246B1 (ko) * 2015-07-30 2022-07-19 삼성전자주식회사 발광 소자 패키지
US9851056B2 (en) * 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
KR20180081378A (ko) * 2017-01-06 2018-07-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
EP4340049A3 (en) * 2017-09-28 2024-05-15 Seoul Viosys Co., Ltd. Light emitting diode chip
CN112259668B (zh) * 2019-07-22 2023-09-05 群创光电股份有限公司 发光装置
CN113169259A (zh) * 2019-11-04 2021-07-23 厦门三安光电有限公司 发光二极管及其制作方法

Also Published As

Publication number Publication date
EP4207320A1 (en) 2023-07-05
CN215869440U (zh) 2022-02-18
CN116210094A (zh) 2023-06-02
WO2022065865A1 (ko) 2022-03-31
US20220093825A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
CN212136471U (zh) 单元像素、像素模组及显示装置
CN214848634U (zh) 发光模块及显示装置
CN214203723U (zh) 具有发光元件的单元像素、像素模块及显示装置
CN214848667U (zh) 单元像素及显示装置
US20210384388A1 (en) Unit pixel having light emitting device and displaying apparatus
US11949055B2 (en) Unit pixel having light emitting device and displaying apparatus
JP2023542538A (ja) 高効率発光素子、それを有するユニットピクセル、およびそれを有するディスプレイ装置
CN215933632U (zh) 单元像素及显示装置
CN215896431U (zh) 单元像素及显示器装置
CN215896385U (zh) 单元像素制造用晶圆
CN216250774U (zh) 单元像素及显示装置
US20220199857A1 (en) Unit pixel and displaying apparatus including the unit pixel
CN217641390U (zh) 像素模块及显示装置
US20230352619A1 (en) Light emitting device and light emitting module having the same
CN217336009U (zh) 电路板、显示装置及像素模块
US20240113150A1 (en) Light emitting device and light emitting module having the same
CN217562594U (zh) 发光模块及具有该发光模块的显示装置
US20220328719A1 (en) Light emitting device and light emitting module having the same
CN116918465A (zh) 具有多层阻焊剂的电路板及具有该电路板的显示装置