JP2023502208A - ディスプレイ用発光素子およびそれを有するディスプレイ装置 - Google Patents

ディスプレイ用発光素子およびそれを有するディスプレイ装置 Download PDF

Info

Publication number
JP2023502208A
JP2023502208A JP2022526512A JP2022526512A JP2023502208A JP 2023502208 A JP2023502208 A JP 2023502208A JP 2022526512 A JP2022526512 A JP 2022526512A JP 2022526512 A JP2022526512 A JP 2022526512A JP 2023502208 A JP2023502208 A JP 2023502208A
Authority
JP
Japan
Prior art keywords
led stack
layer
light emitting
type semiconductor
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022526512A
Other languages
English (en)
Other versions
JPWO2021096272A5 (ja
Inventor
グン イ，ソム
ギュ ジャン，ソン
ウ リュ，ヨン
ヒョン チェ，ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/096,289 external-priority patent/US11437353B2/en
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2023502208A publication Critical patent/JP2023502208A/ja
Publication of JPWO2021096272A5 publication Critical patent/JPWO2021096272A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29188—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

第１のＬＥＤ積層；前記第１のＬＥＤ積層の下に位置する第２のＬＥＤ積層；前記第２のＬＥＤ積層の下に位置する第３のＬＥＤ積層；前記第２のＬＥＤ積層と前記第３のＬＥＤ積層間に介在する第１のボンディング層；前記第１のＬＥＤ積層と前記第２のＬＥＤ積層間に介在する第２のボンディング層；前記第２のボンディング層と前記第２のＬＥＤ積層間に介在する第１の平坦化層；前記第１のＬＥＤ積層上に配置された第２の平坦化層；前記第１の平坦化層、前記第２のＬＥＤ積層及び第１のボンディング層を貫通し前記第３のＬＥＤ積層の第１の導電型半導体層および第２の導電型半導体層にそれぞれ電気的に接続された第１の下部埋め込みビア；および前記第２の平坦化層および前記第１のＬＥＤ積層を貫通する上部埋め込みビアを含み、前記第１の下部埋め込みビアおよび上部埋め込みビアは上段の幅が対応する貫通ホールの幅より大きい、ディスプレイ用発光素子。【選択図】４Ａ

Description

本開示は、ディスプレイ用発光素子およびディスプレイ装置に関するものであり、特に、ＬＥＤの積層構造を有するディスプレイ用発光素子およびそれを有するディスプレイ装置に関する。
発光ダイオードは、無機光源として、ディスプレイ装置、車両用ランプ、一般照明のような様々な分野に多様に用いられている。発光ダイオードは、寿命が長く、且つ消費電力が低く、応答速度が速いという長所があるため、既存の光源を速い速度で置き換えている。
一方、従来の発光ダイオードは、ディスプレイ装置においてバックライト光源として主に使用されて来た。しかし、近年、発光ダイオードを用いて直接イメージを具現するＬＥＤディスプレイが開発されている。
ディスプレイ装置は、一般に、青色、緑色および赤色の混合色を用いて多様な色を具現する。ディスプレイ装置は、多様なイメージを具現するために複数のピクセルを含み、各ピクセルは、青色、緑色および赤色のサブピクセルを備え、これらサブピクセルの色を通じて特定ピクセルの色が決められ、これらピクセルの組合せによってイメージが具現される。
ＬＥＤは、その材料によって多様な色の光を放出することができ、青色、緑色および赤色を放出する個別ＬＥＤチップを二次元平面上に配列してディスプレイ装置を提供できる。しかし、各サブピクセルに一つのＬＥＤチップを配列する場合、ＬＥＤチップの個数が多くなるため実装工程に多くの時間がかかる。
また、サブピクセルを二次元平面上に配列するため、青色、緑色および赤色サブピクセルを含む一つのピクセルが占有する面積が相対的に広くなる。よって、制限された面積内にサブピクセルを配列するためには、各ＬＥＤチップの面積を減らす必要がある。しかし、ＬＥＤチップの大きさを減少させることは、ＬＥＤチップの実装を困難にし得、さらに、発光面積の減少を招く。
本開示が解決しようとする課題は、制限されたピクセル面積内で各サブピクセルの面積を増やすことのできるディスプレイ用発光素子およびディスプレイ装置を提供することである。
本開示が解決しようとする別の課題は、実装工程時間を短縮できるディスプレイ用発光素子およびディスプレイ装置を提供することである。
本開示が解決しようとする別の課題は、工程収率を増大させることのできるディスプレイ用発光素子およびディスプレイ装置を提供することである。
本開示の一実施例にかかるディスプレイ用発光素子は、第１のＬＥＤ積層；前記第１のＬＥＤ積層の下に位置する第２のＬＥＤ積層；前記第２のＬＥＤ積層の下に位置する第３のＬＥＤ積層；前記第２のＬＥＤ積層と前記第３のＬＥＤ積層間に介在する第１のボンディング層；前記第１のＬＥＤ積層と前記第２のＬＥＤ積層間に介在する第２のボンディング層；前記第２のボンディング層と前記第２のＬＥＤ積層間に介在する第１の平坦化層；前記第１のＬＥＤ積層上に配置された第２の平坦化層；前記第１の平坦化層、前記第２のＬＥＤ積層および第１のボンディング層を貫通して前記第３のＬＥＤ積層の第１の導電型半導体層および第２の導電型半導体層にそれぞれ電気的に接続された第１の下部埋め込みビア；および前記第２の平坦化層および前記第１のＬＥＤ積層を貫通する上部埋め込みビアを含むが、前記第１の下部埋め込みビアおよび上部埋め込みビアは、上段の幅が対応する貫通ホールの幅よりも大きい。
本開示の一実施例にかかるディスプレイ装置は、回路基板;および前記回路基板上に整列された複数の発光素子を含むが、前記発光素子は、それぞれ上で説明した発光素子である。
本開示の実施例にかかるディスプレイ装置を説明するための概略的な斜視図である。 本開示の一実施例にかかるディスプレイパネルを説明するための概略的な平面図である。 本開示の一実施例にかかる発光素子を説明するための概略的な平面図である。 図３の切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。 図３の切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。 本開示の一実施例に従って成長基板上に成長した第１のＬＥＤ積層を説明するための概略的な断面図である。 本開示の一実施例に従って成長基板上に成長した第２のＬＥＤ積層を説明するための概略的な断面図である。 本開示の一実施例に従って成長基板上に成長した第３のＬＥＤ積層を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の実施例にかかる埋め込みビアの形成工程を説明するための概略的な断面図である。 本開示の実施例にかかる埋め込みビアの形成工程を説明するための概略的な断面図である。 本開示の実施例にかかる埋め込みビアの形成工程を説明するための概略的な断面図である。 本開示の実施例にかかる埋め込みビアの形成工程を説明するための概略的な断面図である。 コンタクトホールに埋め込まれたビアを説明するためのＳＥＭイメージである。 埋め込まれたビアを説明するためのＳＥＭイメージである。 本開示の別の実施例にかかる発光素子を説明するための概略的な平面図である。 図２０の切り取り線Ｃ－Ｃ’に沿って切り取った概略的な断面図である。 図２０の切り取り線Ｄ－Ｄ’に沿って切り取った概略的な断面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な断面図である。 回路基板上に実装された発光素子を説明するための概略的な断面図である。 本開示の一実施例にかかる発光素子を回路基板に転写する方法を説明するための概略的な断面図である。 本開示の一実施例にかかる発光素子を回路基板に転写する方法を説明するための概略的な断面図である。 本開示の一実施例にかかる発光素子を回路基板に転写する方法を説明するための概略的な断面図である。 本開示の別の実施例にかかる発光素子を回路基板に転写する方法を説明するための概略的な断面図である。
以下、添付の図面を参照して本開示の実施例を詳しく説明する。次に紹介する実施例は、本開示の属する技術分野の通常の技術者に本開示の思想が十分に伝わるようにするために例として提供するものである。よって、本開示は以下で説明する実施例に限定されるのではなく、他の形態に具現化することもできる。そして、図面において、構成要素の幅、長さ、厚さ等は便宜のために誇張して表現する場合もある。また、一つの構成要素が他の構成要素の「上部に」又は「上に」あると記載されている場合は、各部分が他の部分の「真上部」又は「真上に」ある場合だけでなく、各構成要素と他の構成要素間に別の構成要素が介在する場合も含む。明細書全体に亘って、同じ参照番号は同じ構成要素を表す。
本開示の一実施例にかかるディスプレイ用発光素子は、第１のＬＥＤ積層；前記第１のＬＥＤ積層の下に位置する第２のＬＥＤ積層；前記第２のＬＥＤ積層の下に位置する第３のＬＥＤ積層；前記第２のＬＥＤ積層と前記第３のＬＥＤ積層間に介在する第１のボンディング層；前記第１のＬＥＤ積層と前記第２のＬＥＤ積層間に介在する第２のボンディング層；前記第２のボンディング層と前記第２のＬＥＤ積層間に介在する第１の平坦化層；前記第１のＬＥＤ積層上に配置された第２の平坦化層；前記第１の平坦化層、前記第２のＬＥＤ積層および第１のボンディング層を貫通して前記第３のＬＥＤ積層の第１の導電型半導体層および第２の導電型半導体層にそれぞれ電気的に接続された第１の下部埋め込みビア；および前記第２の平坦化層および前記第１のＬＥＤ積層を貫通する上部埋め込みビアを含むが、前記第１の下部埋め込みビアおよび上部埋め込みビアは、上段の幅が対応する貫通ホールの幅よりも大きい。
本明細書では、説明の便宜のために第１のＬＥＤ積層の下に第２のＬＥＤ積層が配置され、第２のＬＥＤ積層の下に第３のＬＥＤ積層が配置されていると説明しているが、発光素子はフリップボンディングすることができ、よって、これら第１～第３のＬＥＤ積層の上下位置が逆になり得るということに留意する必要がある。
第１～第３のＬＥＤ積層を相互積層することにより、ピクセル面積を増やさないと共に、各サブピクセルの発光面積を増やすことができる。さらに、埋め込みビアの上段の幅を大きくすることにより、埋め込みビアの電気的接続を助けることができる。
一実施例において、前記第１のＬＥＤ積層は前記第２のＬＥＤ積層よりも長波長の光を放出し、前記第２のＬＥＤ積層は前記第３のＬＥＤ積層よりも長波長の光を放出することができる。例えば、前記第１、第２及び第３のＬＥＤ積層は、それぞれ赤色光、緑色光および青色光を発することができる。
別の実施例において、前記第１、第２および第３のＬＥＤ積層は、それぞれ赤色光、青色光および緑色光を発することができる。第２のＬＥＤ積層が青色光を発し、第３のＬＥＤ積層が緑色光を発するようにすることにより、第２のＬＥＤ積層で生成された光の光度を減らして色混合比を調節することができる。
一方、前記発光素子は、前記第１の下部埋め込みビアを覆う下部コネクタをさらに含むことができ、前記上部埋め込みビアの一部は前記下部コネクタに接続できる。前記下部コネクタを採択することにより、上部埋め込みビアの電気的連結を強化することができ、さらに、上部埋め込みビアを形成する工程の信頼性を向上させることができる。
一実施例において、前記第１の下部埋め込みビアは２つ、前記上部埋め込みビアは４つで、前記上部埋め込みビアのうち２つが前記第１の下部埋め込みビアに重なるように配置することができる。第１の下部埋め込みビアと上部埋め込みビアを重ねることにより、埋め込みビアによる光の損失を減らすことができる。
一方、前記発光素子は、前記第１の下部埋め込みビアから離隔され、前記第２のＬＥＤ積層の第２の導電型半導体層に電気的に接続された第３の下部コネクタをさらに含むことができ、前記上部埋め込みビアの一つは、前記第３の下部コネクタに電気的に接続され得る。
さらに、前記第１の平坦化層は、複数の領域に分けることができ、前記第１の平坦化層の一領域は、前記第２のＬＥＤ積層と前記第３の下部コネクタ間に介在し得、前記第３の下部コネクタは、前記第１の平坦化層の一領域の周囲で前記第２のＬＥＤ積層に電気的に接続することができる。
一実施例において、前記発光素子は、前記第１の平坦化層および前記第２のＬＥＤ積層の第２の導電型半導体層を貫通して前記第２のＬＥＤ積層の第１の導電型半導体層に電気的に接続する第２の下部埋め込みビアをさらに含むことができ、前記第２の下部埋め込みビアは、前記下部コネクタの一つに電気的に接続され得る。本実施例において、前記第１の平坦化層は連続し得る。
一方、前記第１の下部埋め込みビアおよび前記上部埋め込みビアは、それぞれ対応する貫通ホール内で側壁絶縁層に囲まれてもよい。さらに、前記側壁絶縁層は、貫通ホールの底に近くなるほど薄くなり得る。
前記発光素子は、前記第１のＬＥＤ積層の第２の導電型半導体層にオーミック接触する第１の透明電極；前記第２のＬＥＤ積層の第２の導電型半導体層にオーミック接触する第２の透明電極;および前記第３のＬＥＤ積層の第２の導電型半導体層にオーミック接触する第３の透明電極をさらに含んでもよく、前記第２の透明電極は、前記第２のＬＥＤ積層の第２の導電型半導体層を露出させる開口部を有することができ、前記第１の下部埋め込みビアは前記第２の透明電極の開口部の内部領域を通過することができる。
前記発光素子は、前記第１のＬＥＤ積層上に配置された複数の上部コネクタを含むことができ、前記上部コネクタは、前記上部埋め込みビアを覆って前記上部埋め込みビアにそれぞれ電気的に接続され得る。
さらに、前記発光素子は、前記上部コネクタ上にそれぞれ配置されたバンプパッドをさらに含むことができる。
前記バンプパッドは、前記第１～第３のＬＥＤ積層の第１の導電型半導体層に共通して電気的に接続された第１のバンプパッド；前記第１～第３のＬＥＤ積層の第２の導電型半導体層にそれぞれ電気的に接続された第２～第４のバンプパッドを含むことができる。
一方、前記発光素子は、前記第１のＬＥＤ積層の第１の導電型半導体層上に配置された第１のｎ電極パッドをさらに含むことができ、前記上部コネクタの一つは、前記上部埋め込みビアと前記第１のｎ電極パッドを電気的に連結できる。
一実施例において、前記上部コネクタは、前記第１のＬＥＤ積層で生成された光を反射する反射金属層を含むことができ、前記反射金属層は、例えばＡｕ又はＡｕ合金を含んでもよい。
一方、前記第１の下部埋め込みビアの上面は、前記第１の平坦化層の上面と並んでもよく、前記上部埋め込みビアの上面は、前記第２の平坦化層の上面と並んでもよい。
また、前記第１～第３のＬＥＤ積層は、成長基板から分離されたものでもよい。さらに、前記発光素子は、成長基板を保有しなくてもよい。
前記発光素子は、前記第３のＬＥＤ積層と前記第１のボンディング層間に介在し、前記第１のボンディング層に接する下部絶縁層；および前記第２のＬＥＤ積層と前記第２のボンディング層間に介在して前記第２のボンディング層に接する中間絶縁層をさらに含むことができる。前記下部絶縁層および中間絶縁層は、それぞれ第１のボンディング層および第２のボンディング層に対する接合力を増大させることができる。
本開示の一実施例にかかるディスプレイ装置は、回路基板；および前記回路基板上に整列された複数の発光素子を含むが、前記発光素子はそれぞれ上で説明した発光素子である。
以下、図面を参照して本開示の実施例について具体的に説明する。
図１は、本開示の実施例にかかるディスプレイ装置を説明するための概略的な斜視図である。
本開示の発光素子は、特別限定されるのではないが、特に、スマートウォッチ１０００ａ、ＶＲヘッドセット１０００ｂのようなＶＲディスプレイ装置、又は拡張現実眼鏡１０００ｃのようなＡＲディスプレイ装置内に使用される。
ディスプレイ装置内には、イメージを具現するためのディスプレイパネルが実装される。図２は、本開示の一実施例にかかるディスプレイパネルを説明するための概略的な平面図である。
図２を参照すると、ディスプレイパネルは回路基板１０１及び発光素子１００を含む。
回路基板１０１は、手動マトリックス駆動または能動マトリックス駆動のための回路を含み得る。一実施例において、回路基板１０１は内部に配線および抵抗を含むことができる。他の実施例において、回路基板１０１は配線、トランジスタ及びキャパシタを含むことができる。回路基板１０１はまた、内部に配置された回路に電気的接続を許容するためのパッドを上面に有し得る。
複数の発光素子１００は、回路基板１０１上に整列される。それぞれの発光素子１００は一つのピクセルを構成する。発光素子１００は、バンプパッド７３を有し、バンプパッド７３が回路基板１０１に電気的に接続される。例えば、バンプパッド７３は回路基板１０１上に露出されたパッドにボンディングされ得る。
発光素子１００間の間隔は、少なくとも発光素子の幅よりも広くなり得る。
発光素子１００の具体的な構成に対して、図３、図４Ａおよび図４Ｂを参照して説明する。図３は、本開示の一実施例にかかる発光素子１００を説明するための概略的な平面図であり、図４Ａおよび図４Ｂは、それぞれ本開示の一実施例にかかる発光素子１００を説明するために図３の切り取り線Ａ－Ａ’およびＢ－Ｂ’に沿って切り取った概略的な断面図である。
説明の便宜のために、バンプパッド７３ａ，７３ｂ，７３ｃ，７３ｄが上側に配置されたものを図示および説明するが、発光素子１００は図２に示したように、回路基板１０１上にフリップボンディングされ、この場合、バンプパッド７３ａ，７３ｂ，７３ｃ，７３ｄが下側に配置される。さらに、特定実施例において、バンプパッド７３ａ，７３ｂ，７３ｃ，７３ｄは省略することもできる。また、基板４１を一緒に図示するが、基板４１は省略することもできる。
図３、図４Ａおよび図４Ｂを参照すると、発光素子１００は、第１のＬＥＤ積層２３、第２のＬＥＤ積層３３、第３のＬＥＤ積層４３、第１の透明電極２５、第２の透明電極３５、第３の透明電極４５、第１のｎ電極パッド２７ａ、第２のｎ電極パッド３７ａ、第３のｎ電極パッド４７ａ、下部ｐ電極パッド４７ｂ、第１～第３の下部コネクタ３９ａ，３９ｂ，３９ｃ、下部埋め込みビア５５ａ，５５ｂ、上部埋め込みビア６５ａ，６５ｂ，６５ｃ，６５ｄ、第１の側壁絶縁層５３、第１～第４の上部コネクタ６７ａ，６７ｂ，６７ｃ，６７ｄ、第１のボンディング層４９、第２のボンディング層５９、下部絶縁層４８、中間絶縁層５８、上部絶縁層７１、下部平坦化層５１、上部平坦化層６１およびバンプパッド７３ａ，７３ｂ，７３ｃ，７３ｄを含むことができる。さらに、発光素子１００は、第１のＬＥＤ積層２３を貫通する貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４、第２のＬＥＤ積層３３を貫通する貫通ホール３３ｈ１，３３ｈ２を含むことができる。
図４Ａおよび図４Ｂに示したように、本開示の実施例は第１～第３のＬＥＤ積層２３，３３，４３が垂直方向に積層される。一方、各ＬＥＤ積層２３，３３，４３は、互いに異なる成長基板上で成長したものだが、本開示の実施例において成長基板は最終発光素子１００に残留せず全て取り除かれる。よって、発光素子１００は成長基板を含まない。しかし、本開示が必ずしもこれに限定されるのではなく、少なくとも一つの成長基板が含まれてもよい。
第１のＬＥＤ積層２３、第２のＬＥＤ積層３３および第３のＬＥＤ積層４３は、それぞれ第１の導電型半導体層２３ａ，３３ａ、又は４３ａ、第２の導電型半導体層２３ｂ，３３ｂ，又は４３ｂ、及びこれらの間に介在する活性層（図示せず）を含む。活性層は、特に多重量子井戸構造を有し得る。
第１のＬＥＤ積層２３の下に第２のＬＥＤ積層３３が配置され、第２のＬＥＤ積層３３の下に第３のＬＥＤ積層４３が配置される。第１～第３のＬＥＤ積層２３，３３，４３で生成された光は、最終的に第３のＬＥＤ積層４３を通じて外部に放出される。
一実施例において、第１のＬＥＤ積層２３は第２および第３のＬＥＤ積層３３，４３に比べて長波長の光を放出し、第２のＬＥＤ積層３３は第３のＬＥＤ積層４３に比べて長波長の光を放出し得る。例えば、第１のＬＥＤ積層２３は赤色光を発する無機発光ダイオードで、第２のＬＥＤ積層３３は緑色光を発する無機発光ダイオードで、第３のＬＥＤ積層４３は青色光を発する無機発光ダイオードになり得る。
別の実施例において、第１、第２および第３のＬＥＤ積層２３，３３，４３から放出される光の色混合比率を調節するために、第２のＬＥＤ積層３３が第３のＬＥＤ積層４３よりも短波長の光を放出し得る。これにより、第２のＬＥＤ積層３３から放出される光の光度を減らし、第３のＬＥＤ積層４３から放出される光の光度を増加させることができる。これにより、第１、第２および第３のＬＥＤ積層２３，３３，４３から放出される光の光度比率を劇的に変更することができる。例えば、第１のＬＥＤ積層２３は赤色光を放出し、第２のＬＥＤ積層３３は青色光を放出し、第３のＬＥＤ積層４３は緑色光を放出するように構成することができる。
以下では、第２のＬＥＤ積層３３が第３のＬＥＤ積層４３よりも短波長の光、例えば、青色光を放出することを例に挙げて説明するが、第２のＬＥＤ積層３３が第３のＬＥＤ積層４３よりも長波長の光、例えば緑色光を放出できることに留意しなければならない。
第１のＬＥＤ積層２３はＡｌＧａＩｎＰ系列の井戸層を含むことができ、第２のＬＥＤ積層３３はＡｌＧａＩｎＮ系列の井戸層を含むことができ、第３のＬＥＤ積層４３はＡｌＧａＩｎＰ系列またはＡｌＧａＩｎＮ系列の井戸層を含むことができる。
第１のＬＥＤ積層２３は、第２および第３のＬＥＤ積層３３，４３に比べて長波長の光を放出するため、第１のＬＥＤ積層２３で生成された光は第２および第３のＬＥＤ積層３３，４３を透過して外部に放出され得る。また、第２のＬＥＤ積層３３は第３のＬＥＤ積層４３に比べて短波長の光放出するため、第２のＬＥＤ積層３３で生成された光の一部は第３のＬＥＤ積層４３に吸収されて損失され得、よって、第２のＬＥＤ積層３３で生成された光の光度を減らすことができる。一方、第３のＬＥＤ積層４３で生成された光は、第１および第２のＬＥＤ積層２３，３３を経ず外部に放出されるため、その光度が増加し得る。
一方、各ＬＥＤ積層２３，３３又は４３の第１の導電型半導体層２３ａ，３３ａ，４３ａはそれぞれｎ型半導体層で、第２の導電型半導体層２３ｂ，３３ｂ，４３ｂはｐ型半導体層である。また、本実施例において、第１のＬＥＤ積層２３の上面はｎ型半導体層２３ａで、第２のＬＥＤ積層３３の上面はｐ型半導体層３３ｂで、第３のＬＥＤ積層４３の上面はｐ型半導体層４３ｂである。つまり、第１のＬＥＤ積層２３の積層順序が、第２のＬＥＤ積層３３および第３のＬＥＤ積層４３の積層順序と反対になっている。第２のＬＥＤ積層３３の半導体層を第３のＬＥＤ積層４３の半導体層と同じ順序で配置することにより、工程安定性を確保することができ、これについては製造方法を説明しながら下記で詳しく説明する。
第２のＬＥＤ積層３３は、第２の導電型半導体層３３ｂが取り除かれて第１の導電型半導体層３３ａの上面を露出させるメサエッチング領域を含む。図３および図４Ｂに示したように、メサエッチング領域に露出した第１の導電型半導体層３３ａ上に第２のｎ電極パッド３７ａが配置され得る。第３のＬＥＤ積層４３もまた、第２の導電型半導体層４３ｂが取り除かれて第１の導電型半導体層４３ａの上面を露出させるメサエッチング領域を含み得、露出された第１の導電型半導体層４３ａ上に第３のｎ電極パッド４７が配置され得る。それとは逆に、第１のＬＥＤ積層２３はメサエッチング領域を含まなくてもよい。
一方、第３のＬＥＤ積層４３は平坦な下部面を有し得るが、これに限定されない。例えば、第１の導電型半導体層４３ａの表面に凹凸を含むことができ、この凹凸によって光抽出効率を向上させることができる。第１の導電型半導体層４３ａの表面凹凸は、パターニングされたサファイア基板を分離することによって形成されたものでもよいが、必ずしもこれに限定されるのではなく、成長基板を分離した後にテクスチャリングを通じて追加形成されたものでもよい。第２のＬＥＤ積層３３もまた、表面がテクスチャリングされた第１の導電型半導体層３３ａを有し得る。
本実施例において、第１のＬＥＤ積層２３、第２のＬＥＤ積層３３及び第３のＬＥＤ積層４３は、互いに重なり合って、大体似た大きさの発光面積を有し得る。但し、メサエッチング領域、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４、及び貫通ホール３３ｈ１，３３ｈ２によって第１～第３のＬＥＤ積層２３，３３，４３の発光面積を調節することができる。例えば、第１および第３のＬＥＤ積層２３，４３の発光面積は、第２のＬＥＤ積層３３の発光面積よりも大きくなり得、よって、第１のＬＥＤ積層２３または第３のＬＥＤ積層４３で生成される光の光度を第２のＬＥＤ積層３３で生成される光に比べてさらに増加させることができる。
第１の透明電極２５は、第１のＬＥＤ積層２３と第２のＬＥＤ積層３３の間に配置される。第１の透明電極２５は、第１のＬＥＤ積層２３の第２の導電型半導体層２３ｂにオーミック接触し、第１のＬＥＤ積層２３で生成された光を透過させる。第１の透明電極２５は、インジウムスズ酸化物（ＩＴＯ）等の透明酸化物層や金属層を利用して形成できる。第１の透明電極２５は、第１のＬＥＤ積層２３の第２の導電型半導体層２３ｂの前面を覆うことができ、その側面は第１のＬＥＤ積層２３の側面と並んで配置できる。つまり、第１の透明電極２５の側面は、第２のボンディング層５９で覆われない場合がある。さらに、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３は、第２の透明電極２５を貫通し得、よって、これら貫通ホールの側壁に第２の透明電極２５が露出し得る。一方、貫通ホール２３ｈ４は、第１の透明電極２５の上面を露出させることができる。しかし、本開示がこれに限定されるのではなく、第１のＬＥＤ積層２３の縁に沿って第１の透明電極２５が部分的に取り除かれることにより、第１の透明電極２５の側面が第２のボンディング層５９で覆われてもよい。また、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３が形成される領域において第１の透明電極２５を予めパターニングして取り除くことにより、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３の側壁に第１の透明電極２５が露出することを防止できる。
一方、第２の透明電極３５は、第２のＬＥＤ積層３３の第２の導電型半導体層３３ｂにオーミック接触する。図示したように、第２の透明電極３５は第１のＬＥＤ積層２３と第２のＬＥＤ積層３３の間で第２のＬＥＤ積層３３の上面に接触する。第２の透明電極３５は、赤色光に透明な金属層または導電性酸化物層で形成できる。導電性酸化物層の例としては、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯ等を挙げることができる。特に、第２の透明電極３５はＺｎＯで形成できるが、ＺｎＯは第２のＬＥＤ積層３３上に単結晶で形成することができるため金属層や他の導電性酸化物層に比べて、電気的および光学的特性に優れる。さらに、ＺｎＯは第２のＬＥＤ積層３３に対する接合力が強く発光素子の信頼性を向上させることができる。
一方、第２の透明電極３５は、第２のＬＥＤ積層３３の縁に沿って部分的に取り除くことができ、これにより、第２の透明電極３５の外側の側面は、外部に露出せず、中間絶縁層５８で覆われ得る。つまり、第２の透明電極３５の側面は、第２のＬＥＤ積層３３の側面よりも内側にリセスされ、第２の透明電極３５がリセスされた領域は中間絶縁層５８および／または第２のボンディング層５９で埋められる。一方、第２のＬＥＤ積層３３のメサエッチング領域近くでも第２の透明電極３５がリセスされ、リセスされた領域は中間絶縁層５８または第２のボンディング層５９で埋められる。
第３の透明電極４５は、第３のＬＥＤ積層３３の第２の導電型半導体層４３ｂにオーミック接触する。第３の透明電極４５は、第２のＬＥＤ積層３３と第３のＬＥＤ積層４３の間に位置し得、第３のＬＥＤ積層４３の上面に接触する。第３の透明電極４５は、赤色光および緑色光に透明な金属層または導電性酸化物層で形成することができる。導電性酸化物層の例としては、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯ等を挙げることができる。特に、第３の透明電極４５はＺｎＯで形成できるが、ＺｎＯは第３のＬＥＤ積層４３上に単結晶で形成され得るため、金属層や他の導電性酸化物層に比べて電気的および光学的特性に優れる。特に、ＺｎＯは第３のＬＥＤ積層４３に対する接合力が強く発光素子の信頼性を向上させることができる。
第３の透明電極４５は、第３のＬＥＤ積層４３の縁に沿って部分的に取り除くことができ、これにより、第３の透明電極４５の外側の側面は、外部に露出せず、下部絶縁層４８または第１のボンディング層４９で覆われ得る。つまり、第３の透明電極４５の側面は、第３のＬＥＤ積層４３の側面よりも内側にリセスされ、第３の透明電極４５がリセスされた領域は、下部絶縁層４８および／または第１のボンディング層４９で埋められる。一方、第３のＬＥＤ積層４３のメサエッチング領域近くでも第３の透明電極４５がリセスされ、リセスされた領域は下部絶縁層４８または第１のボンディング層４９で埋められる。
第２の透明電極３５及び第３の透明電極４５を上のようにリセスすることにより、これらの側面がエッチングガスに露出することを防ぐため、発光素子１００の工程収率を向上させることができる。
一方、本実施例において、第２の透明電極３５及び第３の透明電極４５は、同種の導電性酸化物層、例えばＺｎＯで形成することができ、第１の透明電極２５は第２および第３の透明電極３５，４５と異なる種類の導電性酸化物層、例えばＩＴＯで形成することができる。しかし、本開示がこれに限定されるのではなく、これら第１～第３の透明電極２５，３５，４５は全て同種でもよく、少なくとも一つが別の種類でもよい。
第１の電極パッド２７ａは、第１のＬＥＤ積層２３の第１の導電型半導体層２３ａにオーミック接触する。第１の電極パッド２７ａは、例えばＡｕＧｅ又はＡｕＴｅを含むことができる。
第２の電極パッド３７ａは、第２のＬＥＤ積層３３の第１の導電型半導体層３３ａにオーミック接触する。第２の電極パッド３７ａは、メサエッチングによって露出された第１の導電型半導体層３３ａ上に配置され得る。第２の電極パッド３７ａは、例えばＣｒ／Ａｕ／Ｔｉに形成できる。
第３のｎ電極パッド４７ａは、第３のＬＥＤ積層４３の第１の導電型半導体層４３ａにオーミック接触する。第３のｎ電極パッド４７ａは、第２の導電型半導体層４３ｂを通じて露出された第１の導電型半導体層４３ａ上に、つまり、メサエッチング領域に配置することができる。第３のｎ電極パッド４７ａは、例えばＣｒ／Ａｕ／Ｔｉに形成することができる。第３のｎ電極パッド４７ａの上面は、第２の導電型半導体層４３ｂの上面、さらに、第３の透明電極４５の上面よりも高くなり得る。例えば、第３のｎ電極パッド４７ａの厚さは、約２ｕｍ以上になり得る。第３のｎ電極パッド４７ａは円錐台形状になり得るが、これに限定されるのではなく、四角錐台、円筒形、四角筒形等の多様な形状を有することができる。
下部ｐ電極パッド４７ｂは、第３のｎ電極パッド４７ａと同じ材料で形成することができる。但し、下部ｐ電極パッド４７ｂの上面は、第３のｎ電極パッド４７ａと大体同じ高さに位置することができ、よって、下部ｐ電極パッド４７ｂの厚さは第３のｎ電極パッド４７ａよりも小さくなり得る。つまり、下部ｐ電極パッド４７ｂの厚さは、第２の透明電極４５上に突出した第３のｎ電極パッド４７ａ部分の厚さと大体同じになり得る。例えば、下部ｐ電極パッド４７ｂの厚さは、約１．２ｕｍ以下になり得る。下部ｐ電極パッド４７ｂの上面が第３のｎ電極パッド４７ａの上面と同じ高さになるように位置させることにより、貫通ホール３３ｈ１，３３ｈ２を形成する際、下部ｐ電極パッド４７ｂと第３のｎ電極パッド４７ａが同時に露出するようにできる。第３のｎ電極パッド４７ａと下部ｐ電極パッド４７ｂの高さが異なる場合、いずれかの電極パッドがエッチング工程で大きく損傷し得る。よって、第３のｎ電極パッド４７ａと下部ｐ電極パッド４７ｂの高さを大体同じに合わせることにより、いずれかの電極パッドが大きく損傷することを防ぐことができる。
下部絶縁層４８は、第３のＬＥＤ積層４３の上面を覆う。下部絶縁層４８はまた、第３の透明電極４５を覆うことができ、第３のｎ電極パッド４７ａおよび下部ｐ電極パッド４７ｂを覆うことができる。下部絶縁層４８は、第３のｎ電極パッド４７ａおよび下部ｐ電極パッド４７ｂを露出させる開口部を有することができる。下部絶縁層４８は、第３のＬＥＤ積層４３および第３の透明電極４５を保護することができる。さらに、下部絶縁層４８は第１のボンディング層４９に対する接着力を向上させることができるのは勿論、例えばＳｉＯ２を含み得る。幾つかの実施例において、下部絶縁層４８は省略することもできる。
第１のボンディング層４９は、第２のＬＥＤ積層３３を第３のＬＥＤ積層４３に結合する。第１のボンディング層４９は、第１の導電型半導体層３３ａと第３の透明電極３５の間でこれらを結合させることができる。第１のボンディング層４９は、下部絶縁層４８に接してもよく、第３のｎ電極パッド４７ａおよび下部ｐ電極パッド４７ｂに部分的に接してもよい。下部絶縁層４８が省略された場合、第１のボンディング層４９は第３の透明電極４５およびメサエッチング領域に露出した第１の導電型半導体層４３ａに部分的に接してもよい。
第１のボンディング層４９は、透明有機物層で形成されたり、透明無機物層で形成されてもよい。有機物層は、ＳＵ８、ポリメチルメタアクリレート（ｐｏｌｙ（ｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）：ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ：ＢＣＢ）等を例として挙げることができ、無機物層は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘ等を例として挙げることができる。また、第１のボンディング層４９はスピン－オン－ガラス（ＳＯＧ）で形成することもできる。
第１の平坦化層５１は、第２のＬＥＤ積層３３上に配置できる。特に、第１の平坦化層５１は第２の導電型半導体層３３ｂ上部領域に配置され、メサエッチング領域から離隔される。第１の平坦化層５１は、パターニングによって複数のアイランド型に分けることができる。本実施例において、第１の平坦化層５１は三つの領域に分けて配置されている。
貫通ホール３３ｈ１，３３ｈ２は、第１の平坦化層５１、第２のＬＥＤ積層３３および第１のボンディング層４９を貫通し、第３のｎ電極パッド４７ａおよび下部ｐ電極パッド４７ｂを露出させることができる。
第１の側壁絶縁層５３は、貫通ホール３３ｈ１，３３ｈ２の側壁を覆い、貫通ホールの底を露出させる開口部を有する。第１の側壁絶縁層５３は、例えば、化学気相蒸着技術または原子層蒸着技術を用いて形成することができ、例えばＡｌ２Ｏ３，ＳｉＯ２，Ｓｉ３Ｎ４等で形成できる。
下部埋め込みビア５５ａ，５５ｂは、それぞれ貫通ホール３３ｈ１，３３ｈ２を埋めることができる。下部埋め込みビア５５ａ，５５ｂは、第１の側壁絶縁層５３によって第２のＬＥＤ積層３３から絶縁される。下部埋め込みビア５５ａは、第３のｎ電極パッド４７ａに電気的に接続され、下部埋め込みビア５５ｂは下部ｐ電極パッド４７ｂに電気的に接続できる。
下部埋め込みビア５５ａ，５５ｂは、化学機械研磨技術を用いて形成できる。例えば、シード層を形成し、めっき技術を用いて貫通ホール３３ｈ１，３３ｈ２をＣｕ等の導電材料で埋めた後、化学機械研磨技術を用いて第１の平坦化層５１上の金属層を取り除くことにより、下部埋め込みビア５５ａ，５５ｂが形成できる。図４Ａおよび図４Ｂに示したように、下部埋め込みビア５５ａ，５５ｂは、貫通ホール３３ｈ１，３３ｈ２の入り口において相対的により広い幅を有することができ、これにより、電気的な接続を強化することができる。
下部埋め込みビア５５ａ，５５ｂは、同一工程によって一緒に形成できる。これにより、下部埋め込みビア５５ａ，５５ｂは上面が第１の平坦化層５１と大体並び得る。下部埋め込みビアを形成する具体的な工程については、下記でより詳しく説明する。しかし、本開示が本実施例に限定されるのではなく、互いに別の工程により形成することもできる。
中間絶縁層５８は、第２のＬＥＤ積層３３上に形成され、第２の透明電極３５、第１の平坦化層５１および第２のｎ電極パッド３７ａを覆う。中間絶縁層５８はまた、第２のＬＥＤ積層３３のメサエッチング領域を覆うことができる。中間絶縁層５８は、下部埋め込みビアおよび第２のｎ電極パッド３７ａを露出させる開口部を有することができる。中間絶縁層５８は、例えばＳｉＯ２で形成することができる。中間絶縁層５８は、第２のＬＥＤ積層３３および第２の透明電極３５を保護することができ、さらに、第２のボンディング層５９の接着力を向上させることができる。
第１の平坦化層５１の各領域上に下部コネクタ３９ａ，３９ｂ，３９ｃが配置される。第１の下部コネクタ３９ａは、下部埋め込みビア５５ａに電気的に接続し、また、横方向に延びて第２のｎ電極パッド３７ａに電気的に接続できる。これにより、第３のＬＥＤ積層４３の第１の導電型半導体層４３ａと第２のＬＥＤ積層３３の第１の導電型半導体層３３ａが電気的に共通して連結され得る。第１の下部コネクタ３９ａは下部埋め込みビア５５ａを覆うことができる。
第２の下部コネクタ３９ｂは、下部埋め込みビア５５ｂに電気的に接続される。第２の下部コネクタ３９ｂは、下部埋め込みビア５５ｂを覆うことができる。
第３の下部コネクタ３９ｃは、第２の透明電極３５に電気的に接続する。第３の下部コネクタ３９ｃは、図４Ａに示したように、第１の平坦化層５１を包むように形成され得、第１の平坦化層５１の周りに沿って第２の透明電極３５に接続できる。第３の下部コネクタ３９ｃが第１の平坦化層５１上に配置されるため、第３の下部コネクタ３９ｃの上段の高さを第１の下部コネクタ３９ａや第２の下部コネクタ３９ｂの上段高さと大体同じにさせることができる。
第２のボンディング層５９は、第１のＬＥＤ積層２３を第２のＬＥＤ積層３３に結合する。図示したように、第２のボンディング層５９は第１の透明電極２５と中間絶縁層５８間に配置できる。第２のボンディング層５９はまた、第１～第３の下部コネクタ３９ａ，３９ｂ，３９ｃを覆うことができる。第２のボンディング層５９は、前述の第１のボンディング層４９に対して説明した材料と同じ材料で形成することができ、重複を防ぐために、詳細な説明は省略する。
第２の平坦化層６１は、第１のＬＥＤ積層２３を覆う。第２の平坦化層６１は、第１の平坦化層５１とは異なり連続的に形成できる。第２の平坦化層６１は、アルミニウム酸化膜、シリコン酸化膜またはシリコン窒化膜で形成できる。第２の平坦化層６１は、第１のｎ電極パッド２７ａを露出させる開口部を有することができる。
一方、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４は、第２の平坦化層６１および第１のＬＥＤ積層２３を貫通する。さらに、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３は、第１の透明電極２５および第２のボンディング層５９を貫通して下部コネクタ３９ａ，３９ｂ，３９ｃを露出させ、貫通ホール２３ｈ４は第１の透明電極２５を露出させることができる。例えば、貫通ホール２３ｈ１は、下部埋め込みビア５５ａに電気的接続を許容するための通路を提供するために形成され、貫通ホール２３ｈ２は下部埋め込みビア５５ｂに電気的接続を許容するための通路を提供するために形成され、貫通ホール２３ｈ３は第２の透明電極３５に電気的接続を許容するための通路を提供するために形成される。
一方、貫通ホール２３ｈ４は、第１の透明電極２５に電気的接続を許容するための通路を提供するために形成される。貫通ホール２３ｈ４は、第１の透明電極２５を貫通しない。しかし、本開示がこれに限定されるのではなく、貫通ホール２３ｈ４が第１の透明電極２５への電気的接続のための通路を提供する限り、第１の透明電極２５を貫通することもできる。
第２の側壁絶縁層６３は、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４の側壁を覆い、貫通ホールの底を露出させる開口部を有する。本実施例において、第２の側壁絶縁層６３が第２の平坦化層６１の開口部６１ａの側壁に形成されないことに留意する必要がある。しかし、本開示がこれに限定されるのではなく、第２の側壁絶縁層６３が第２の平坦化層６１の開口部６１ａの側壁に形成することもできる。第２の側壁絶縁層６３は、例えば、化学気相蒸着技術または原子層蒸着技術を用いて形成することができ、例えば、Ａｌ２Ｏ３，ＳｉＯ２，Ｓｉ３Ｎ４等で形成できる。
上部埋め込みビア６５ａ，６５ｂ，６５ｃ，６５ｄは、それぞれ貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４を埋めることができる。上部埋め込みビア６５ａ，６５ｂ，６５ｃ，６５ｄは、第２の側壁絶縁層６３によって第１のＬＥＤ積層２３から電気的に絶縁される。
一方、上部埋め込みビア６５ａは、第１の下部コネクタ３９ａを通じて下部埋め込みビア５５ａに電気的に接続され、上部埋め込みビア６５ｂは第２の下部コネクタ３９ｂを通じて下部埋め込みビア５５ｂに電気的に接続され、上部埋め込みビア６５ｃは第３の下部コネクタ３９ｃを通じて第２の透明電極３５に電気的に接続できる。また、上部埋め込みビア６５ｄは第１の透明電極２５に電気的に接続できる。
上部埋め込みビア６５ａ，６５ｂ，６５ｃ，６５ｄは、化学機械研磨技術を用いて形成できる。例えば、シード層を形成し、めっき技術を用いて貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４を埋めた後、化学機械研磨技術を用いて第２の平坦化層６１上の金属層を取り除くことにより、上部埋め込みビア６５ａ，６５ｂ，６５ｃ，６５ｄが形成できる。さらに、シード層を形成する前に金属バリア層が形成されてもよい。
上部埋め込みビア６５ａ，６５ｂ，６５ｃ，６５ｄは、同一工程によって一緒に形成される第２の平坦化層６１と大体並び得る。しかし、本開示が本実施例に限定されるのではなく、互いに異なる工程により形成されてもよい。
第１の上部コネクタ６７ａ、第２の上部コネクタ６７ｂ、第３の上部コネクタ６７ｃおよび第４の上部コネクタ６７ｄは、第２の平坦化層６１上に配置される。第１の上部コネクタ６７ａは上部埋め込みビア６５ａに電気的に接続され、第２の上部コネクタ６７ｂは上部埋め込みビア６５ｂに電気的に接続され、第３の上部コネクタ６７ｃは上部埋め込みビア６５ｃに電気的に接続され、第４の上部コネクタ６７ｄは上部埋め込みビア６５ｄに電気的に接続できる。図示したように、第１～第４の上部コネクタ６７ａ，６７ｂ，６７ｃ，６７ｄは、それぞれ上部埋め込みビア６５ａ，６５ｂ，６５ｃ，６５ｄを覆うことができる。一方、第１の上部コネクタ６７ａは、第２の平坦化層６１の開口部６１ａを通じて第１のｎ電極パッド２７ａに電気的に接続できる。これにより、第１～第３のＬＥＤ積層２３，３３，４３の第１の導電型半導体層２３ａ，３３ａ，４３ａが互いに電気的に共通接続される。
第１の上部コネクタ６７ａ、第２の上部コネクタ６７ｂ、第３の上部コネクタ６７ｃおよび第４の上部コネクタ６７ｄは、同一工程で同一材料により形成でき、例えば、Ｎｉ／Ａｕ／Ｔｉに形成できる。
上部絶縁層７１は、第１のＬＥＤ積層２３、第２の平坦化層６１を覆い、第１～第４の上部コネクタ６７ａ，６７ｂ，６７ｃ，６７ｄを覆うことができる。上部絶縁層７１はまた、第１の透明電極２５の側面を覆うことができる。上部絶縁層７１は、第１の上部コネクタ６７ａ、第２の上部コネクタ６７ｂ、第３の上部コネクタ６７ｃおよび第４の上部コネクタ６７ｄを露出させる開口部７１ａを有することができる。上部絶縁層７１の開口部７１ａは、大体第１の上部コネクタ６７ａ、第２の上部コネクタ６７ｂ、第３の上部コネクタ６７ｃおよび第４の上部コネクタ６７ｄの平らな面上に配置できる。上部絶縁層７１は、シリコン酸化膜またはシリコン窒化膜で形成でき、第２の平坦化層６１よりも薄く、例えば、約４００ｎｍの厚さに形成できる。
バンプパッド７３ａ，７３ｂ，７３ｃ，７３ｄは、それぞれ上部絶縁層７１の開口部７１ａ内で第１の上部コネクタ６７ａ、第２の上部コネクタ６７ｂ、第３の上部コネクタ６７ｃおよび第４の上部コネクタ６７ｄ上に配置されてこれらに電気的に接続できる。
第１のバンプパッド７３ａは、第１の上部コネクタ６７ａを通じて上部埋め込みビア６５ａおよび第１のｎ電極パッド２７ａに電気的に接続され、これにより、第１～第３のＬＥＤ積層２３，３３，４３の第１の導電型半導体層２３ａ，３３ａ，４３ａに共通して電気的に接続される。
第２のバンプパッド７３ｂは、第２の上部コネクタ６７ｂ、上部埋め込みビア６５ｂ、第２の下部コネクタ３９ｂ、下部埋め込みビア５５ｂ、下部ｐ電極パッド４７ｂおよび第３の透明電極４５を通じて第３のＬＥＤ積層４３の第２の導電型半導体層４３ｂに電気的に接続できる。
第３のバンプパッド７３ｃは、第３の上部コネクタ６７ｃ、上部埋め込みビア６５ｃ、第３の下部コネクタ３９ｃおよび第２の透明電極３５を通じて第２のＬＥＤ積層３３の第２の導電型半導体層３３ｂに電気的に接続できる。
第４のバンプパッド７３ｄは、第４の上部コネクタ６７ｄおよび第１の透明電極２５を通じて第１のＬＥＤ積層２３の第２の導電型半導体層２３ｂに電気的に接続できる。
つまり、第２～第４のバンプパッド７３ｂ，７３ｃ，７３ｄは、それぞれ第１～第３のＬＥＤ積層２３，３３，４３の第２の導電型半導体層２３ｂ，３３ｂ，４３ｂに電気的に接続され、第１のバンプパッド７３ａは、第１～第３のＬＥＤ積層２３，３３，４３の第１の導電型半導体層２３ａ，３３ａ，４３ａに共通して電気的に接続される。
バンプパッド７３ａ，７３ｂ，７３ｃ，７３ｄは、上部絶縁層７１の開口部７１ａを覆うことができ、一部が上部絶縁層７１上に配置できる。これと異なり、バンプパッド７３ａ，７３ｂ，７３ｃ，７３ｄが開口部７１ａ内に配置されてもよく、これにより、バンプパッドの上面は平坦な面になり得る。
バンプパッド７３ａ，７３ｂ，７３ｃ，７３ｄは、Ａｕ／Ｉｎに形成でき、例えばＡｕは３ｕｍの厚さに形成され、Ｉｎは約１ｕｍの厚さに形成できる。発光素子１００は、Ｉｎを用いて回路基板１０１上のパッドにボンディングされ得る。本実施例において、Ｉｎを用いてバンプパッドをボンディングすることについて説明するが、Ｉｎに限定されるのではなく、Ｐｂ又はＡｕＳｎを用いてボンディングしてもよい。
本実施例によると、第１のＬＥＤ積層２３はバンプパッド７３ａ，７３ｄに電気的に連結され、第２のＬＥＤ積層３３はバンプパッド７３ａ，７３ｃに電気的に連結され、第３のＬＥＤ積層４３はバンプパッド７３ａ，７３ｂに電気的に連結される。これにより、第１のＬＥＤ積層２３、第２のＬＥＤ積層３３および第３のＬＥＤ積層４３のカソードが第１のバンプパッド７３ａに共通して電気的に接続され、アノードが第２～第４のバンプパッド７３ｂ，７３ｃ，７３ｄにそれぞれ電気的に接続する。よって、第１～第３のＬＥＤ積層２３，３３，４３は独立的に駆動できる。
本実施例において、バンプパッド７３ａ，７３ｂ，７３ｃ，７３ｄが形成されたことを例に挙げて説明するが、バンプパッドは省略することもある。特に、異方性導電性フィルムや異方性導電性ペースト等を用いて回路基板にボンディングする場合は、バンプパッドが省略され、上部コネクタ６７ａ，６７ｂ，６７ｃ，６７ｄが直接ボンディングされてもよい。これにより、ボンディング面積を増加させることができる。
以下で、発光素子１００の製造方法を具体的に説明する。下記で説明する製造方法により、発光素子１００の構造についてもより詳しく理解できると考える。図５Ａ、図５Ｂおよび図５Ｃは、本開示の一実施例に従って成長基板上に成長した第１～第３のＬＥＤ積層２３，３３，４３を説明するための概略的な断面図である。
先ず、図５Ａを参照すると、第１の基板２１上に第１の導電型半導体層２３ａおよび第２の導電型半導体層２３ｂを含む第１のＬＥＤ積層２３が成長する。第１の導電型半導体層２３ａと第２の導電型半導体層２３ｂ間に活性層（図示せず）が介在し得る。
第１の基板２１は、第１のＬＥＤ積層２３を成長させるために使用できる基板、例えばＧａＡｓ基板でもよい。第１の導電型半導体層２３ａおよび第２の導電型半導体層２３ｂは、ＡｌＧａＩｎＡｓ系列またはＡｌＧａＩｎＰ系列の半導体層で形成でき、活性層は、例えばＡｌＧａＩｎＰ系列の井戸層を含んでもよい。第１のＬＥＤ積層２３は、例えば赤色光を発するように、ＡｌＧａＩｎＰの組成比を定めることができる。
第２の導電型半導体層２３ｂ上に第１の透明電極２５が形成できる。第１の透明電極２５は、前述の説明のように、第１のＬＥＤ積層２３で生成された光、例えば赤色光を透過する金属層または導電性酸化物層で形成できる。例えば、第１の透明電極２５はＩＴＯ（ｉｎｄｉｕｍ－ｔｉｎ ｏｘｉｄｅ）で形成できる。
図５Ｂを参照すると、第２の基板３１上に第１の導電型半導体層３３ａおよび第２の導電型半導体層３３ｂを含む第２のＬＥＤ積層３３が成長する。第１の導電型半導体層３３ａと第２の導電型半導体層３３ｂ間に活性層（図示せず）が介在し得る。
第２の基板３１は、第２のＬＥＤ積層３３を成長させるために使用できる基板、例えば、サファイア基板、ＳｉＣ基板またはＧａＮ基板になり得る。一実施例において、第２の基板３１は平らなサファイア基板になり得るが、パターニングされたサファイア基板でもよい。第１の導電型半導体層３３ａおよび第２の導電型半導体層３３ｂは、ＡｌＧａＩｎＮ系列の半導体層で形成することができ、活性層は、例えばＡｌＧａＩｎＮ系列の井戸層を含むことができる。第２のＬＥＤ積層３３は、例えば青色光を発するように、ＡｌＧａＩｎＮの組成比を定めることができる。
第２の導電型半導体層３３ｂ上に第２の透明電極３５を形成することができる。第２の透明電極３５は、前述の説明のように、第１のＬＥＤ積層２３で生成された光、例えば赤色光を透過する金属層または導電性酸化物層で形成することができる。特に、第２の透明電極３５はＺｎＯで形成できる。
図５Ｃを参照すると、第３の基板４１上に、第１の導電型半導体層４３ａおよび第２の導電型半導体層４３ｂを含む第３のＬＥＤ積層４３が成長する。第１の導電型半導体層４３ａと第２の導電型半導体層４３ｂ間に活性層（図示せず）が介在し得る。
第３の基板４１は、第３のＬＥＤ積層４３を成長させるために使用できる基板、例えばサファイア基板、ＧａＮ基板またはＧａＡｓ基板でもよい。第１の導電型半導体層４３ａおよび第２の導電型半導体層４３ｂは、ＡｌＧａＩｎＡｓ系列またはＡｌＧａＩｎＰ系列の半導体層、ＡｌＧａＩｎＮ系列の半導体層で形成でき、活性層は、例えば、ＡｌＧａＩｎＰ系列の井戸層またはＡｌＧａＩｎＮ系列の井戸層を含むことができる。第３のＬＥＤ積層４３は、例えば緑色光を発するように、ＡｌＧａＩｎＰまたはＡｌＧａＩｎＮの組成比を定めることができる。
第２の導電型半導体層４３ｂ上に第３の透明電極４５を形成することができる。第３の透明電極４５は、前述の説明のように、第１のＬＥＤ積層２３および第２のＬＥＤ積層３３で生成された光、例えば赤色光および青色光を透過する金属層または導電性酸化物層で形成することができる。特に、第３の透明電極４５はＺｎＯで形成することができる。
第１～第３のＬＥＤ積層２３，３３，４３は、それぞれ互いに異なる成長基板２１，３１，４１上で成長し、よって、その製造工程順序は制限されない。
以下では、成長基板２１，３１，４１上に成長した第１～第３のＬＥＤ積層２３，３３，４３を用いて発光素子１００を製造する方法を説明する。以下では、主に一つの発光素子１００領域に対して図示および説明するが、当業者であれば成長基板２１，３１，４１上に成長したＬＥＤ積層２３，３３，４３を用いて、同じ製造工程で複数の発光素子１００を一括して製造できることを理解できると考える。
図６Ａ、６Ｂ、６Ｃ、７Ａ、７Ｂ、７Ｃ、８Ａ、８Ｂ、８Ｃ、９Ａ、９Ｂ、９Ｃ、１０Ａ、１０Ｂ、１０Ｃ、１１Ａ、１１Ｂ、１１Ｃ、１２Ａ、１２Ｂ、１２Ｃ、１３Ａ、１３Ｂ、１３Ｃ、１４Ａ、１４Ｂ、１４Ｃ、１５Ａ、１５Ｂ、１５Ｃ、１６Ａ、１６Ｂ、および１６Ｃは、本開示の一実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図および断面図である。ここで、断面図は図３の切り取り線Ａ－Ａ’またはＢ－Ｂ’に対応する。
先ず、図６Ａ、図６Ｂおよび図６Ｃを参照すると、写真およびエッチング技術を用いて第３の透明電極４５及び第２の導電型半導体層４３ｂをパターニングして、第１の導電型半導体層４３ａを露出させる。この工程は、例えば、メサエッチング工程に該当する。フォトレジストパターンをエッチングマスクとして使用して行うことができる。例えば、エッチングマスクを形成した後、湿式エッチング技術で第３の透明電極４５を先にエッチングし、次いで、同一エッチングマスクを用いて乾式エッチング技術で第２の導電型半導体層４３ｂをエッチングできる。これにより、第３の透明電極４５はメサエッチング領域からリセスできる。図６Ａには図面を簡略して表すために、メサの縁を図示し、第３の透明電極４５の縁は図示していない。しかし、同じエッチングマスクを使用して第３の透明電極４５を湿式エッチングするため、第３の透明電極４５の縁がメサの縁からメサ内側にリセスされることを容易に理解することができる。同じエッチングマスクを用いるため、写真工程数が増加しないことから、工程コストを節約することができる。しかし、本開示がこれに限定されるのではなく、メサエッチング工程のためのエッチングマスクと第３の透明電極４５をエッチングするためのエッチングマスクをそれぞれ使用することもできる。
続いて、第３のｎ電極パッド４７ａ及び下部ｐ電極パッド４７ｂがそれぞれ第１の導電型半導体層４３ａ及び第３の透明電極４５上に形成される。第３のｎ電極パッド４７ａと下部ｐ電極パッド４７ｂは互いに異なる厚さに形成できる。特に、第３のｎ電極パッド４７ａと下部ｐ電極パッド４７ｂの上面が大体同じ高さに位置し得る。
一方、発光素子領域を限定するための分離領域を形成することができる。例えば、分離領域に沿って第１の導電型半導体層４３ａが取り除かれ、基板４１の上面が露出し得る。
さらに、第３のＬＥＤ積層４３上に下部絶縁層４８が形成され得る。下部絶縁層４８は、露出した基板４１上面を覆い、第３の透明電極４５および第３のＬＥＤ積層４３の上面および側面を覆うことができる。さらには、下部絶縁層４８に第３のｎ電極パッド４７ａおよび下部ｐ電極パッド４７ｂを露出させる開口部を形成することができる。
図７Ａ、図７Ｂおよび図７Ｃを参照すると、図６Ａ、図６Ｂおよび図６Ｃを参照して説明した第３のＬＥＤ積層４３上に、図５Ｂを参照して説明した第２のＬＥＤ積層３３がボンディングされる。ＴＢＤＢ（ｔｅｍｐｏｒａｒｙ ｂｏｎｄｉｎｇ／ｄｅｂｏｎｄｉｎｇ）技術を用いて一時基板に第２のＬＥＤ積層３３をボンディングし、第２の基板３１が第２のＬＥＤ積層３３から先に取り除かれる。第２の基板３１は、例えば、レーザーリフトオフ技術を用いて取り除かれ得る。第２の基板３１が取り除かれた後、第１の導電型半導体層３３ａの表面に粗い面が形成され得る。その後、一時基板にボンディングされた第２のＬＥＤ積層３３の第１の導電型半導体層３３ａが、第３のＬＥＤ積層４３に向くように配置されて第３のＬＥＤ積層４３にボンディングされ得る。第２のＬＥＤ積層３３と第３のＬＥＤ積層４３は、第１のボンディング層４９によって互いにボンディングされる。第２のＬＥＤ積層３３をボンディングした後、一時基板もレーザーリフトオフ技術を用いて取り除くことができる。これにより、第２の透明電極３５が上面に配置された形態で第２のＬＥＤ積層３３が第３のＬＥＤ積層４３に配置され得る。
続いて、第２の透明電極３５をパターニングして開口部３５ａ，３５ｂを形成することができる。開口部３５ａは、第３のｎ電極パッド４７ａの上部に配置され、開口部３５ｂは下部ｐ電極パッド４７ｂの上部に配置される。開口部３５ａ，３５ｂを予め形成することにより、後で貫通ホール３３ｈ１，３３ｈ２を形成するときに、第２の透明電極３５が貫通ホールに露出することを防止することができる。
図８Ａ、図８Ｂおよび図８Ｃを参照すると、第１の平坦化層５１が第２の透明電極３５上に形成される。第１の平坦化層５１は、大体平坦な上面を有し得、絶縁層で形成することができる。
次いで、第１の平坦化層５１、第２のＬＥＤ積層３３および第１のボンディング層４９を貫通する貫通ホール３３ｈ１，３３ｈ２が形成される。貫通ホール３３ｈ１，３３ｈ２は、第２の透明電極３５の開口部３５ａ，３５ｂ内部を貫通し、よって、第２の透明電極３５は貫通ホール３３ｈ１，３３ｈ２の側壁に露出しない。貫通ホール３３ｈ１，３３ｈ２は、それぞれ第３のｎ電極パッド４７ａおよび下部ｐ電極パッド４７ｂを露出させる。
一方、第１の側壁絶縁層５３が形成される。第１の側壁絶縁層５３は、先ず第１の平坦化層５１の上部および貫通ホール３３ｈ１，３３ｈ２の側壁および底面を覆うように形成できる。例えば、第１の側壁絶縁層５３は、化学気相蒸着技術や原子層蒸着技術を用いて形成できる。
次いで、乾式エッチング技術を用いて第１の側壁絶縁層５３をブランケットエッチングする。これにより、貫通ホール３３ｈ１，３３ｈ２の底に形成された第１の側壁絶縁層５３が取り除かれ、第３のｎ電極パッド４７ａおよび下部ｐ電極パッド４７ｂが露出する。第１の平坦化層５１上に成形された第１の側壁絶縁層５３は、ブランケットエッチングの間に全て取り除くことができ、貫通ホール３３ｈ１，３３ｈ２の入り口近くで第１の平坦化層５１の一部もまた取り除くことができる。これにより、貫通ホール３３ｈ１，３３ｈ２の入り口が底に比べてより広い幅を有し得る。これについては、図１７Ａ～図１７Ｄを参照して下記で詳しく説明する。
その後、シード層およびめっき技術を用いて貫通ホール３３ｈ１，３３ｈ２を埋め込む下部埋め込みビア５５ａ，５５ｂが形成できる。第１の平坦化層５１上に形成されたシード層およびめっき層は、化学機械研磨技術を用いて取り除くことができる。
図９Ａ、図９Ｂおよび図９Ｃを参照すると、第１の平坦化層５１をパターニングして一部を取り除くことにより、複数の領域に第１の平坦化層５１をアイランド形態で残すことができる。下部埋め込みビア５５ａ，５５ｂが形成された領域で第１の平坦化層５１が残り、また、第２の透明電極層３５に接続する下部コネクタ３９ｃが形成される領域に第１の平坦化層５１の一部が残り得る。一方、第１の平坦化層５１がパターニングされることにより、第２の透明電極３５の上面が露出される。
図１０Ａ、図１０Ｂおよび図１０Ｃを参照すると、メサエッチングによって第２の透明電極および第２の導電型半導体層３３ｂが部分的に取り除かれて第１の導電型半導体層３３ａが露出される。第２の透明電極３５および第２の導電型半導体層３３ｂは、写真およびエッチング技術を用いてパターニングされ得る。この工程は、前述の第３の透明電極４５および第２の導電型半導体層４３ｂをエッチングしたメサエッチング工程と同じ方法で湿式エッチングおよび乾式エッチング技術を用いて行うことができる。
例えば、エッチングマスクを形成した後、湿式エッチング技術で第２の透明電極３５を先にエッチングし、次いで同じエッチングマスクを用いて乾式エッチング技術で第２の導電型半導体層３３ｂをエッチングできる。これにより、第２の透明電極３５は、メサエッチング領域からリセスされ得る。図１１Ａには図面を簡略に表すためにメサの縁を示し、第２の透明電極３５の縁は図示していない。しかし、同じエッチングマスクを使用して第２の透明電極３５を湿式エッチングするため、第２の透明電極３５の縁がメサの縁からメサの内側にリセスされるものであることを容易に理解できる。同じエッチングマスクを用いるため、写真工程数が増えないことから、工程コストを節約することができる。しかし、本開示がこれに限定されるのではなく、メサエッチング工程のためのエッチングマスクと第２の透明電極３５をエッチングするためのエッチングマスクをそれぞれ使用することもできる。
第２のＬＥＤ積層３３のメサエッチング領域は、第３のＬＥＤ積層４３のメサエッチング領域と一部重なり得るが、大体互いに分離する。特に、第２のＬＥＤ積層３３のメサエッチング領域の一部は、第３のｎ電極パッド４７ａおよび下部ｐ電極パッド４７ｂから横方向に離隔できる。メサエッチングによって露出した第１の導電型半導体層３３ａ上に第２のｎ電極パッド３７ａが形成され得る。
一方、第２のＬＥＤ積層３３上に中間絶縁層５８が形成され得る。中間絶縁層５８は、メサエッチングによって露出した第１の導電型半導体層３３ａの一部の領域を覆い、さらに、第２の導電型半導体層３３ｂおよび第２の透明電極３５を覆い、また、第１の平坦化層５１および第２のｎ電極パッド３７ａを覆うことができる。中間絶縁層５８は、下部埋め込みビア５５ａ，５５ｂを露出させる開口部５８ａ，５８ｂを有することができ、また、第２のｎ電極パッド３７ａを露出させる開口部５８ｄを有することができる。また、中間絶縁層５８は、下部埋め込みビア５５ａ，５５ｂから離隔されて配置された第１の平坦化層５１およびその周囲の領域を露出させる開口部５８ｃを有することができる。
図１２Ａ、図１２Ｂおよび図１２Ｃを参照すると、下部コネクタ３９ａ，３９ｂ，３９ｃが第１の平坦化層５１上に形成される。第１の下部コネクタ３９ａは、下部埋め込みビア５５ａに電気的に接続すると共に、横方向に延びて第２のｎ電極パッド３７ａに電気的に接続できる。第１の下部コネクタ３９ａは、中間絶縁層５８によって第２の透明電極３５および第２の導電型半導体層３３ｂから絶縁できる。
その後、発光素子領域を限定するための分離領域が形成できる。例えば、分離領域に沿って第１の導電型半導体層３３ａが取り除かれ、第１のボンディング層４９の上面が露出し得る。一方、図示してはいないが、第１の導電型半導体層３３ａの側面および中間絶縁層５８を覆う絶縁層が追加されてもよい。この絶縁層は、下部コネクタ３９ａ，３９ｂ，３９ｃを露出させる開口部を有するように形成され得る。
図１３Ａ、図１３Ｂおよび図１３Ｃを参照すると、図５Ａで説明した第１のＬＥＤ積層２３が第２のＬＥＤ積層３３にボンディングされる。第２のボンディング層５９を用いて第１の透明電極２５が第２のＬＥＤ積層３３に向くように第１のＬＥＤ積層２３と第２のＬＥＤ積層３３がボンディングできる。これにより、第２のボンディング層５９は第１の透明電極２５に接すると共に、中間絶縁層５８および下部コネクタ３９ａ，３９ｂ，３９ｃに接することができる。
一方、第１の基板２１は、第１のＬＥＤ積層２３から取り除かれる。第１の基板２１は、例えば、エッチング技術を用いて取り除くことができる。第１の基板２１が取り除かれた後、第１の導電型半導体層２３ａの一部領域上に第１のｎ電極パッド２７ａが形成できる。第１のｎ電極パッド２７ａは、第１の導電型半導体層２３ａにオーミック接触するように形成できる。
図１４Ａ、図１４Ｂおよび図１４Ｃを参照すると、第１のＬＥＤ積層２３および第１のｎ電極パッド２７ａを覆う第２の平坦化層６１が形成される。第２の平坦化層６１は、大体平坦な上面を有するように形成される。
次いで、第２の平坦化層６１および第１のＬＥＤ積層２３を貫通する貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４が形成される。貫通ホール２３ｈ１，２３ｈ２，２３ｈ３は、第１の透明電極２５および第２のボンディング層５９を貫通してそれぞれ下部コネクタ３９ａ，３９ｂ，３９ｃを露出させることができる。一方、貫通ホール２３ｈ４は、第１の透明電極２５を露出させることができる。
貫通ホール２３ｈ１，２３ｈ２，２３ｈ３は、同一工程によって一緒に形成することができ、貫通ホール２３ｈ４は貫通ホール２３ｈ１，２３ｈ２，２３ｈ３と別の工程によって形成できる。
続いて、第２の側壁絶縁層６３および上部埋め込みビア６５ａ，６５ｂ，６５ｃ，６５ｄが形成される。第２の側壁絶縁層６３および上部埋め込みビア６５ａ，６５ｂ，６５ｃ，６５ｄを形成する工程は、前述の第１の側壁絶縁層５３および下部埋め込みビア５５ａ，５５ｂを形成する工程と大体同じため、ここでの詳細な説明は省略する。
図１５Ａ、図１５Ｂおよび図１５Ｃを参照すると、第２の平坦化層６１をパターニングして第１のｎ電極パッド２７ａを露出させる開口部６１ａが形成される。第２の平坦化層６１は、写真およびエッチング技術を用いてパターニングされ得る。
次いで、上部コネクタ６７ａ，６７ｂ，６７ｃ，６７ｄが形成される。上部コネクタ６７ａ，６７ｂ，６７ｃ，６７ｄは、反射金属層を含むことができ、よって、第１のＬＥＤ積層２３で生成された光を反射させて光の抽出効率を改善できる。例えば、上部コネクタ６７ａ，６７ｂ，６７ｃ，６７ｄは、ＡｕまたはＡｕ合金を含み得る。
上部コネクタ６７ａは、上部埋め込みビア６５ａを第１のｎ電極パッド２７ａに電気的に連結できる。上部コネクタ６７ｂ，６７ｃ，６７ｄは、それぞれ上部埋め込みビア６５ｂ，６５ｃ，６５ｄに接続できる。
一方、分離領域に沿って第２の平坦化層６１、第１のＬＥＤ積層２３および第１の透明電極２５がエッチングされ得る。例えば、第２の平坦化層６１を予めパターニングし、次いで、第１のＬＥＤ積層２３、および第１の透明電極２５をパターニングして発光素子領域を区画できる。第２の平坦化層６１は、開口部６１ａを形成する際に、分離領域に沿って予めパターニングしてもよい。これにより、第２のボンディング層５９の上面が露出され得る。
続いて、上部絶縁層７１が形成される。上部絶縁層７１は、第１の透明電極２５、第１のＬＥＤ積層２３、第２の平坦化層６１を覆い、さらに、上部コネクタ６７ａ，６７ｂ，６７ｃ，６７ｄを覆うことができる。さらに、上部絶縁層７１は上部コネクタ６７ａ，６７ｂ，６７ｃ，６７ｄを露出させる開口部７１ａを有するようにパターニングされ得る。
次いで、前記開口部７１ａを覆うバンプパッド７３ａ，７３ｂ，７３ｃ，７３ｄが形成できる。第１のバンプパッド７３ａは、第１の上部コネクタ６７ａ上に配置され、第２のバンプパッド７３ｂは第２の上部コネクタ６７ｂ上に配置され、第３のバンプパッド７３ｃは第３の上部コネクタ６７ｃ上に配置される。第４のバンプパッド７３ｄは第４の上部コネクタ６７ｄ上に配置される。
次いで、分離領域に沿って第１および第２のボンディング層４９，５９を取り除くことにより、基板４１上に多数の互いに分離された発光素子１００が形成され、発光素子１００を回路基板１０１上にボンディングし、基板４１を分離することにより、基板４１から分離された発光素子１００が完成する。回路基板１０１にボンディングされた発光素子１００の概略的な断面図は図２８に示しており、これにつては後で詳しく説明する。
本開示の実施例は、埋め込みビア５５ａ，５５ｂ，６５ａ，６５ｂ，６５ｃ，６５ｄを用いて電気的接続を達成する。以下では、埋め込みビアを形成する工程を詳しく説明する。
図１７Ａ、図１７Ｂ、図１７Ｃおよび図１７Ｄは、本開示の実施例にかかる埋め込みビアの形成工程を説明するための概略的な断面図である。
先ず、図１７Ａを参照すると、下地層Ｓ上に平坦化層５１または６１が形成される。下地層Ｓは、第１のＬＥＤ積層２３または第２のＬＥＤ積層３３を含むことができる。平坦化層５１または６１をパターニングしてエッチング領域を定義するハードマスクが形成され、このハードマスクをエッチングマスクとして使用して貫通ホールＨが形成できる。貫通ホールＨは、電気的連結のための要素、例えば、第３のｎ電極パッド４７ａや下部ｐ電極パッド４７ｂまたは下部コネクタ３９ａ，３９ｂ，３９ｃを露出させることができる。
図１７Ｂを参照すると、続いて、側壁絶縁層５３または６３が形成される。側壁絶縁層５３または６３は、平坦化層５１または６１の上面に形成でき、さらに、貫通ホールＨの側壁および底に形成できる。層を覆う特性によって、貫通ホールＨの底よりも入り口において側壁絶縁層５３または６３がより厚く形成され得る。
図１７Ｃを参照すると、乾式エッチング技術を用いて側壁絶縁層５３または６３をブランケットエッチングする。ブランケットエッチングによって貫通ホールＨが底に蒸着した側壁絶縁層が取り除かれ、また、平坦化層５１または６１上面に配置された側壁絶縁層が取り除かれる。さらに、貫通ホールＨの入り口付近の平坦化層５１または６１の一部も取り除かれる。これにより、貫通ホールＨの幅Ｗ１よりも入り口の幅Ｗ２がより大きくなり得る。入り口の幅Ｗ２が大きくなることにより、後にめっき技術を用いた埋め込みビアの形成が容易になり得る。
図１７Ｄを参照すると、平坦化層５１または６１、および貫通ホールＨ内にシード層を形成し、めっき技術を用いて貫通ホールＨを埋めるめっき層を形成することができる。次いで、平坦化層５１または６１上のめっき層およびシード層を、化学エッチング技術を用いて取り除くことにより、図１７Ｄに示したような埋め込みビア５５または６５が形成できる。
図１８は、コンタクトホールに埋め込まれたビアを説明するためのＳＥＭイメージである。図１７Ａ～図１７Ｄを参照して説明したように、貫通ホールＨを形成して、埋め込みビアを形成し、化学機械研磨技術を用いて平坦化層上面のめっき層を取り除く前の形状を示している。
図１８を参照すると、めっき層によって貫通ホールが埋められていることを確認することができる。さらに、貫通ホールの入り口の幅Ｗ２が貫通ホールの幅Ｗ１よりも大きいことが確認でき、また、側壁絶縁層の厚さが貫通ホールの底に近いほど薄くなることが確認できる。
図１９は、化学機械研磨技術を用いて形成された埋め込みビアを説明するためのＳＥＭイメージである。図１９は、化学機械研磨シリコン基板にホールを形成し、側壁絶縁層を蒸着した後、シード層およびめっき層を形成し、化学機械研磨技術を用いてシード層およびめっき層を取り除いた後の埋め込みビア形状を示している。ここでは、側壁絶縁層をブランケットエッチングせずに、埋め込みビアを形成した。
図１９を参照すると、埋め込みビアの上面はその周辺の側壁絶縁層の上面と並んでいることを確認することができ、よって、化学機械研磨技術を用いて埋め込みビアを貫通ホール内に形成できることが分かる。
図２０は、本開示の別の実施例にかかる発光素子２００を説明するための概略的な平面図で、図２１Ａおよび図２１Ｂは、それぞれ図２０の切り取り線Ｃ-Ｃ'およびＤ-Ｄ'に沿って切り取った概略的な断面図である。
図２０、図２１Ａおよび図２１Ｂを参照すると、本実施例にかかる発光素子２００は、上で説明した発光素子１００と大体類似しているが、前の実施例で第１の平坦化層５１はアイランド形態で複数の領域に分けられているのに対し、本実施例の第１の平坦化層１５１は連続的であることに違いがある。そのために、第２のＬＥＤ積層３３は第１の導電型半導体層３３ａを露出させるメサエッチング領域を有さず、また、第１の導電型半導体層３３ａにオーミック接触する第２の電極パッド３７ａは省略される。
一方、第１の平坦化層１５１および第２の導電型半導体層３３ｂを貫通して第１の導電型半導体層３３ａを露出させる貫通ホール３３ｈ３が形成され、この貫通ホール３３ｈ３を下部埋め込みビア５５ｃが埋める。下部コネクタ３９ａは、下部埋め込みビア５５ａと下部埋め込みビア５５ｃを電気的に連結することにより、第１の導電型半導体層３３ａ，４３ａを共通して電気的に連結する。
第２の透明電極３５は、第２の導電型半導体層３３ｂの上面を覆うが、貫通ホール３３ｈ１，３３ｈ２，３３ｈ３の側壁に露出しないように予めパターニングされ得る。例えば、第２の透明電極３５は、第１の平坦化層１５１を形成する前に貫通ホール３３ｈ１，３３ｈ２，３３ｈ３が形成される領域に開口部を有するようにパターニングできる。
一方、本実施例において、上部ｐ電極パッド３７ｂが第２の透明電極３５上に配置でき、下部コネクタ３９ｃは上部ｐ電極パッド３７ｂに電気的に接続できる。第１の平坦化層１５１は、下部コネクタ３９ｃの電気的接続を許容するために上部ｐ電極パッド３７ｂを露出させる開口部を有することができる。
一方、本実施例では中間絶縁層５８は省略するが、本開示がこれに限定されるのではない。例えば、第２のＬＥＤ積層３３、第２の平坦化層１５１および下部コネクタ３９ａ，３９ｂ，３９ｃを覆う中間絶縁層が追加されてもよい。中間絶縁層は、上部埋め込みビア６５ａ，６５ｂ，６５ｃの電気的接続を許容するために下部コネクタ３９ａ，３９ｂ，３９ｃを露出させる開口部を有するように形成される。
本実施例によると、第１の平坦化層１５１を連続して形成し、下部埋め込みビア５５ｃを形成することにより下部コネクタ３９ａを第１の平坦化層１５１の平坦な面上に形成できる。
図２２Ａ、図２２Ｂ、図２２Ｃ、図２３Ａ、図２３Ｂ、図２３Ｃ、図２４Ａ、図２４Ｂ、図２４Ｃ、図２５Ａ、図２５Ｂ、図２５Ｃ、図２６Ａ、図２６Ｂ、図２６Ｃ、図２７Ａ、図２７Ｂおよび図２７Ｃは、本開示の別の実施例にかかるディスプレイ用発光素子を製造する方法を説明するための概略的な平面図および断面図である。ここで、断面図は図２０の切り取り線Ｃ-Ｃ'またはＤ-Ｄ'に対応する。
先ず、上で図５Ａ、図５Ｂおよび図５Ｃを参照して説明したように、第１のＬＥＤ積層２３、第２のＬＥＤ積層３３および第３のＬＥＤ積層４３がそれぞれ基板２１，３１，４１上に成長し、透明電極２５，３５，４５が形成される。
続いて、図２２Ａ、図２２Ｂおよび図２２Ｃを参照すると、上で図６Ａ、図６Ｂおよび図６Ｃを参照して説明したように、メサエッチング工程により第１の導電型半導体層４３ａが露出され、第３のｎ電極パッド４７ａおよび下部ｐ電極パッド４７ｂがそれぞれ第１の導電型半導体層４３ａおよび第３の透明電極４５上に形成される。また、発光素子領域を限定するための分離領域が形成され得、下部絶縁層４８が形成され得る。
図２３Ａ、図２３Ｂおよび図２３Ｃを参照すると、先ず、図６Ａ、図６Ｂおよび図６Ｃを参照して説明したように、第３のＬＥＤ積層４３上に図５Ｂを参照して説明した第２のＬＥＤ積層３３がボンディングされる。
次いで、第２の透明電極３５をパターニングして第２の導電型半導体層３３ｂを露出させる開口部３５ａ，３５ｂ，３５ｃが形成され得る。開口部３５ａは、第３のｎ電極パッド４７ａ上部に配置され、開口部３５ｂは下部ｐ電極パッド４７ｂ上部に配置される。本実施例において、第１の導電型半導体層３３ａを露出させるためのメサエッチング工程は省略する。但し、上で説明した実施例で第２のｎ電極パッド３７ａが形成されていた領域上部に開口部３５Ｃが追加される。また、第２の透明電極３５は分離領域に沿って予め取り除かれて発光素子２００領域単位に分離できる。
また、第２の透明電極３５上に上部ｐ電極パッド３７ｂが形成される。上部ｐ電極パッド３７ｂは、第２の透明電極３５にオーミック接触できる。別の実施例において、上部ｐ電極パッド３７ｂは省略することもできる。
図２４Ａ、図２４Ｂおよび図２４Ｃを参照すると、第２の透明電極３５を覆う第１の平坦化層１５１が形成される。第１の平坦化層１５１は、上部ｐ電極パッド２７ｂを覆い、開口部３５ａ，３５ｂ，３５ｃを覆う。
次いで、第１の平坦化層１５１、第２のＬＥＤ積層３３および第１のボンディング層４９を貫通する貫通ホール３３ｈ１，３３ｈ２，３３ｈ３および第１の平坦化層１５１と第２の導電型半導体層３３ｂを貫通して第１の導電型半導体層３３ａを露出させる貫通ホール３３ｈ３が形成される。貫通ホール３３ｈ１，３３ｈ２は、第２の透明電極３５の開口部３５ａ，３５ｂの内部領域を通過して、貫通ホール３３ｈ３は第２の透明電極３５の開口部３５ｃの内部領域を通過する。
その後、第１の側壁絶縁層５３および下部埋め込みビア５５ａ，５５ｂ，５５ｃを形成することができる。下部埋め込みビア５５ａ，５５ｂは、図８Ａ、図８Ｂおよび図８Ｃを参照して説明した通りのため、詳細な説明は省略する。一方、下部埋め込みビア５５ｃは第１の導電型半導体層３３ａに電気的に接続する。
図２５Ａ、図２５Ｂおよび図２５Ｃを参照すると、下部コネクタ３９ａ，３９ｂ，３９ｃが第１の平坦化層１５１上に形成される。第１の下部コネクタ３９ａは、下部埋め込みビア５５ａに電気的に接続すると共に横方向に延びて下部埋め込みビア５５ｃに電気的に接続することができる。第１の下部コネクタ３９ａは、第１の平坦化層１５１によって第２の透明電極３５および第２の導電型半導体層３３ｂから絶縁することができる。
一方、本実施例において、第３の下部コネクタ３９ｃは、第１の平坦化層１５１の開口部から露出した上部ｐ電極パッド３７ｂに電気的に接続することができる。第１の平坦化層１５１は、上部ｐ電極パッド３７ｂを露出させるように予めパターニングすることができる。上部ｐ電極パッド３７ｂが省略された場合、第３の下部コネクタ３９ｃは、直接第２の透明電極３５に接続することができる。
第１の平坦化層１５１はまた、分離領域に沿って取り除くことができ、これにより、図２５Ｂおよび図２５Ｃに示したように、第２の導電型半導体層３３ｂが露出し得る。
図２６Ａ、図２６Ｂおよび図２６Ｃを参照すると、発光素子領域を限定するための分離領域を形成することができる。例えば、分離領域に沿って第２の導電型半導体層３３ｂおよび第１の導電型半導体層３３ａが取り除かれ、第１のボンディング層４９の上面が露出し得る。一方、図示してはいないが、第２のＬＥＤ積層３３、第１の平坦化層１５１および下部コネクタ３９ａ，３９ｂ，３９ｃを覆う絶縁層が追加されてもよい。この絶縁層は、下部コネクタ３９ａ，３９ｂ，３９ｃを露出させる開口部を有するように形成できる。
図２７Ａ、図２７Ｂおよび図２７Ｃを参照すると、図５Ａで説明した第１のＬＥＤ積層２３が第２のＬＥＤ積層３３にボンディングされ、図１３Ａ、図１３Ｂ、図１３Ｃ、図１４Ａ、１４Ｂ、１４Ｃ、１５Ａ、１５Ｂ、１５Ｃ、１６Ａ、１６Ｂおよび１６Ｃを参考して説明したような工程を経て、第１のｎ電極パッド２７ａ、第２の平坦化層６１、上部埋め込みビア６５ａ，６５ｂ，６５ｃ，６５ｄ、上部コネクタ６７ａ，６７ｂ，６７ｃ，６７ｄ、上部絶縁層７１およびバンプパッド７３ａ，７３ｂ，７３ｃ，７３ｄが形成される。これに対する詳細な説明は、上で説明したものと同じため省略する。
次いで、分離領域に沿って第１および第２のボンディング層４９，５９を取り除くことにより、基板４１上に多数の互いに分離した発光素子２００が形成され、発光素子２００を回路基板１０１上にボンディングし、基板４１を分離することにより、基板４１から分離された発光素子２００が完成する。
図２８は、単一の発光素子１００が回路基板１０１上に配置されたものを図示したが、回路基板１０１上には複数の発光素子１００が実装される。それぞれの発光素子１００は、青色光、緑色光および赤色光を放出できる一つのピクセルを構成し、回路基板１０１上に複数のピクセルが整列してディスプレイパネルが提供される。ここでは、発光素子１００を例に挙げて説明するが、発光素子２００が配置されてもよい。
一方、基板４１上には複数の発光素子１００が形成され得、これら発光素子１００は一つずつ回路基板１０１に転写されるのではなく、集団で回路基板１０１上に転写することができる。図２９Ａ、図２９Ｂ、および図２９Ｃは、一実施例にかかる発光素子を回路基板に転写する方法を説明するための概略的な断面図である。ここでは、基板４１上に形成された発光素子１００または２００を集団で回路基板１０１に転写する方法を説明する。
図２９Ａを参照すると、図１６Ａ、図１６Ｂおよび図１６Ｃで説明したように、基板４１上に発光素子１００の製造工程が完了したら、基板４１上に複数の発光素子１００が分離溝によって分離されて整列される。
一方、上面にパッドを有する回路基板１０１が提供される。パッドは、ディスプレイのためのピクセルの整列位置に対応するように回路基板１０１上に配列される。一般に、基板４１上に整列された発光素子１００の間隔は、回路基板１０１内のピクセルの間隔に比べてより稠密になる。
図２９Ｂを参照すると、発光素子１００のバンプパッドが回路基板１０１上のパッドにボンディングされる。バンプパッドとパッドは、半田ボンディングまたはＩｎボンディングを用いてボンディングされ得る。一方、ピクセル領域間に位置する発光素子１００は、ボンディングされるパッドがないため、回路基板１０１から離れた状態を保つ。
次いで、基板４１上にレーザーを照射する。レーザーは、パッドにボンディングされた発光素子１００に選択的に照射される。このために、基板４１上に発光素子１００を選択的に露出させる開口部を有するマスクが形成されてもよい。
その後、レーザーが照射された発光素子１００を基板４１から分離することにより、発光素子１００が回路基板１０１に転写される。これにより、図２９Ｃに示したように、回路基板１０１上に発光素子１００が整列されたディスプレイパネルが提供される。ディスプレイパネルは、図１を参照して説明したような多様なディスプレイ装置に実装され得る。
本実施例では、発光素子１００を例に挙げて説明するが、発光素子２００が転写されてもよい。
図３０は、別の実施例にかかる発光素子の転写方法を説明するための概略的な断面図である。
図３０を参照すると、本実施例にかかる発光素子の転写方法は、異方性導電性接着フィルムまたは異方性導電性接着ペーストを用いて発光素子をパッドにボンディングすることに違いがある。つまり、異方性導電性接着フィルムまたは接着ペースト１２１がパッド上に提供され、発光素子１００が異方性導電性接着フィルムや接着ペースト１２１によりパッドに接着され得る。発光素子１００は、異方性導電性接着フィルムや接着ペースト１２１内の導電物質によってパッドに電気的に接続される。
本実施例において、バンプパッド７３ａ，７３ｂ，７３ｃ，７３ｄは省略することができ、上部コネクタ６７ａ，６７ｂ，６７ｃ，６７ｄが導電物質によりパッドに電気的に連結され得る。
以上で、本開示の多様な実施例について説明したが、本開示はこれら実施例に限定されるのではない。また、一つの実施例について説明した事項や構成要素は、本開示の技術的思想から外れない限り、別の実施例にも適用できる。

Claims (20)

  1. 第１のＬＥＤ積層；
    前記第１のＬＥＤ積層の下に位置する第２のＬＥＤ積層；
    前記第２のＬＥＤ積層の下に位置する第３のＬＥＤ積層；
    前記第２のＬＥＤ積層と前記第３のＬＥＤ積層間に介在する第１のボンディング層；
    前記第１のＬＥＤ積層と前記第２のＬＥＤ積層間に介在する第２のボンディング層；
    前記第２のボンディング層と前記第２のＬＥＤ積層間に介在する第１の平坦化層；
    前記第１のＬＥＤ積層上に配置された第２の平坦化層；
    前記第１の平坦化層、前記第２のＬＥＤ積層および第１のボンディング層を貫通して前記第３のＬＥＤ積層の第１の導電型半導体層および第２の導電型半導体層にそれぞれ電気的に接続された第１の下部埋め込みビア；および
    前記第２の平坦化層および前記第１のＬＥＤ積層を貫通する上部埋め込みビアを含み、
    前記第１の下部埋め込みビアおよび上部埋め込みビアは、上段の幅が対応する貫通ホールの幅よりも大きい、ディスプレイ用発光素子。
  2. 前記第１、第２のおよび第３のＬＥＤ積層は、それぞれ赤色光、青色光および緑色光を発する、請求項１に記載のディスプレイ用発光素子。
  3. 前記第１の下部埋め込みビアを覆う下部コネクタをさらに含み、
    前記上部埋め込みビアの一部は前記下部コネクタに接続される、請求項１に記載のディスプレイ用発光素子。
  4. 前記第１の下部埋め込みビアは２つで、前記上部埋め込みビアは４つで、前記上部埋め込みビアのうち２つが前記第１の下部埋め込みビアに重なるように配置される、請求項３に記載のディスプレイ用発光素子。
  5. 前記第１の下部埋め込みビアから離隔され、前記第２のＬＥＤ積層の第２の導電型半導体層に電気的に接続された第３の下部コネクタをさらに含み、
    前記上部埋め込みビアの一つは、前記第３の下部コネクタに電気的に接続される、請求項３に記載のディスプレイ用発光素子。
  6. 前記第１の平坦化層は複数の領域に分けられ、
    前記第１の平坦化層の一領域は、前記第２のＬＥＤ積層と前記第３の下部コネクタ間に介在し、
    前記第３の下部コネクタは、前記第１の平坦化層の一領域の周囲で前記第２のＬＥＤ積層に電気的に接続する、請求項５に記載のディスプレイ用発光素子。
  7. 前記第１の平坦化層および前記第２のＬＥＤ積層の第２の導電型半導体層を貫通して、前記第２のＬＥＤ積層の第１の導電型半導体層に電気的に接続する第２の下部埋め込みビアをさらに含み、
    前記第２の下部埋め込みビアは、前記下部コネクタの一つに電気的に接続される、請求項３に記載のディスプレイ用発光素子。
  8. 前記第１の平坦化層は連続している、請求項７に記載のディスプレイ用発光素子。
  9. 前記第１の下部埋め込みビアおよび前記上部埋め込みビアは、それぞれ対応する貫通ホール内で側壁絶縁層に囲まれている、請求項１に記載のディスプレイ用発光素子。
  10. 前記側壁絶縁層は、貫通ホールの底に近いほど薄い、請求項９に記載のディスプレイ用発光素子。
  11. 前記第１のＬＥＤ積層の第２の導電型半導体層にオーミック接触する第１の透明電極；
    前記第２のＬＥＤ積層の第２の導電型半導体層にオーミック接触する第２の透明電極；及び
    前記第３のＬＥＤ積層の第２の導電型半導体層にオーミック接触する第３の透明電極をさらに含み、
    前記第２の透明電極は、前記第２のＬＥＤ積層の第２の導電型半導体層を露出させる開口部を有し、前記第１の下部埋め込みビアは、前記第２の透明電極の開口部の内部領域を通過する、請求項１に記載のディスプレイ用発光素子。
  12. 前記第１のＬＥＤ積層上に配置された複数の上部コネクタを含み、
    前記上部コネクタは、前記上部埋め込みビアを覆って前記上部埋め込みビアにそれぞれ電気的に接続する、請求項１に記載のディスプレイ用発光素子。
  13. 前記上部コネクタ上にそれぞれ配置されたバンプパッドをさらに含む、請求項１２に記載のディスプレイ用発光素子。
  14. 前記バンプパッドは、前記第１～第３のＬＥＤ積層の第１の導電型半導体層に共通して電気的に接続された第１のバンプパッド、前記第１～第３のＬＥＤ積層の第２の導電型半導体層にそれぞれ電気的に接続された第２～第４のバンプパッドを含む、請求項１３に記載のディスプレイ用発光素子。
  15. 前記第１のＬＥＤ積層の第１の導電型半導体層上に配置された第１のｎ電極パッドをさらに含み、
    前記上部コネクタの一つは、前記上部埋め込みビアと前記第１のｎ電極パッドを電気的に連結する、請求項１３に記載のディスプレイ用発光素子。
  16. 前記上部コネクタは、ＡｕまたはＡｕ合金を含む、請求項１２に記載のディスプレイ用発光素子。
  17. 前記第１の下部埋め込みビアの上面は、前記第１の平坦化層の上面と並び、
    前記上部埋め込みビアの上面は、前記第２の平坦化層の上面と並ぶ、請求項１に記載のディスプレイ用発光素子。
  18. 前記第１～第３のＬＥＤ積層は成長基板から分離された、請求項１に記載のディスプレイ用発光素子。
  19. 前記第３のＬＥＤ積層と前記第１のボンディング層間に介在して前記第１のボンディング層に接する下部絶縁層；及び
    前記第２のＬＥＤ積層と前記第２のボンディング層間に介在して前記第２のボンディング層に接する中間絶縁層をさらに含む、請求項１に記載のディスプレイ用発光素子。
  20. 回路基板；及び
    前記回路基板上に整列した複数の発光素子を含み、
    前記発光素子は、それぞれ、
    第１のＬＥＤ積層；
    前記第１のＬＥＤ積層の下に位置する第２のＬＥＤ積層；
    前記第２のＬＥＤ積層の下に位置する第３のＬＥＤ積層；
    前記第２のＬＥＤ積層と前記第３のＬＥＤ積層間に介在する第１のボンディング層；
    前記第１のＬＥＤ積層と前記第２のＬＥＤ積層間に介在する第２のボンディング層；
    前記第２のボンディング層と前記第２のＬＥＤ積層間に介在する第１の平坦化層；
    前記第１のＬＥＤ積層上に配置された第２の平坦化層；
    前記第１の平坦化層、前記第２のＬＥＤ積層および第１のボンディング層を貫通して前記第３のＬＥＤ積層の第１の導電型半導体層、および第２の導電型半導体層にそれぞれ電気的に接続した下部埋め込みビア；及び
    前記第２の平坦化層および前記第１のＬＥＤ積層を貫通する上部埋め込みビアを含み、
    前記下部埋め込みビアおよび上部埋め込みビアは、上段の幅が対応する貫通ホールの幅よりも大きい、ディスプレイ装置。
JP2022526512A 2019-11-15 2020-11-13 ディスプレイ用発光素子およびそれを有するディスプレイ装置 Pending JP2023502208A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962935741P 2019-11-15 2019-11-15
US62/935,741 2019-11-15
US17/096,289 US11437353B2 (en) 2019-11-15 2020-11-12 Light emitting device for display and display apparatus having the same
US17/096,289 2020-11-12
PCT/KR2020/015940 WO2021096272A1 (ko) 2019-11-15 2020-11-13 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치

Publications (2)

Publication Number Publication Date
JP2023502208A true JP2023502208A (ja) 2023-01-23
JPWO2021096272A5 JPWO2021096272A5 (ja) 2023-11-17

Family

ID=75564071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022526512A Pending JP2023502208A (ja) 2019-11-15 2020-11-13 ディスプレイ用発光素子およびそれを有するディスプレイ装置

Country Status (5)

Country Link
US (2) US11756940B2 (ja)
EP (1) EP4060753A4 (ja)
JP (1) JP2023502208A (ja)
KR (1) KR20220100870A (ja)
CN (2) CN213071133U (ja)

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263127A (ja) * 2007-04-13 2008-10-30 Toshiba Corp Ｌｅｄ装置
KR20130104612A (ko) * 2012-03-14 2013-09-25 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법
JP2014175427A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法
JP6537883B2 (ja) 2015-05-14 2019-07-03 スタンレー電気株式会社 半導体発光素子および半導体発光素子アレイ
KR102513080B1 (ko) 2016-04-04 2023-03-24 삼성전자주식회사 Led 광원 모듈 및 디스플레이 장치
WO2018064805A1 (en) 2016-10-08 2018-04-12 Goertek. Inc Display device and electronics apparatus
JP6760141B2 (ja) 2017-03-07 2020-09-23 信越半導体株式会社 発光素子及びその製造方法
KR20190001050A (ko) * 2017-06-26 2019-01-04 주식회사 루멘스 칩 적층 구조를 갖는 led 픽셀 소자
US10892296B2 (en) * 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US11527519B2 (en) * 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10748881B2 (en) * 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11552057B2 (en) * 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11552061B2 (en) * 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11430929B2 (en) * 2018-09-14 2022-08-30 Seoul Viosys Co., Ltd. Light emitting device having a stacked structure
US11502230B2 (en) * 2018-11-02 2022-11-15 Seoul Viosys Co., Ltd. Light emitting device
US11158665B2 (en) * 2018-11-05 2021-10-26 Seoul Viosys Co., Ltd. Light emitting device
US11362073B2 (en) * 2019-02-08 2022-06-14 Seoul Viosys Co., Ltd. Light emitting device including multiple transparent electrodes for display and display apparatus having the same
US11387383B2 (en) * 2019-02-14 2022-07-12 Seoul Viosys Co., Ltd. Method of transferring light emitting device for display and display apparatus
US11211528B2 (en) * 2019-03-13 2021-12-28 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US11508778B2 (en) * 2019-05-21 2022-11-22 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US20210043678A1 (en) * 2019-08-07 2021-02-11 Seoul Viosys Co., Ltd. Led display panel and led display apparatus having the same
US11482566B2 (en) * 2019-08-20 2022-10-25 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US11817435B2 (en) * 2019-10-28 2023-11-14 Seoul Viosys Co., Ltd. Light emitting device for display and LED display apparatus having the same
US11489002B2 (en) * 2019-10-29 2022-11-01 Seoul Viosys Co., Ltd. LED display apparatus
US20210175280A1 (en) * 2019-12-09 2021-06-10 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US11631714B2 (en) * 2019-12-29 2023-04-18 Seoul Viosys Co., Ltd. Light emitting device for display and unit pixel having the same
US11862616B2 (en) * 2020-02-26 2024-01-02 Seoul Viosys Co., Ltd. Multi wavelength light emitting device and method of fabricating the same
US11961873B2 (en) * 2020-05-11 2024-04-16 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same

Also Published As

Publication number Publication date
CN213071133U (zh) 2021-04-27
US20230369301A1 (en) 2023-11-16
US11756940B2 (en) 2023-09-12
EP4060753A1 (en) 2022-09-21
US20230005892A1 (en) 2023-01-05
EP4060753A4 (en) 2024-01-17
CN114747024A (zh) 2022-07-12
KR20220100870A (ko) 2022-07-18

Similar Documents

Publication Publication Date Title
WO2019053923A1 (ja) Ｌｅｄユニット、画像表示素子およびその製造方法
CN113424314B (zh) 显示器用发光元件以及具有该发光元件的显示装置
CN213845268U (zh) 显示器用发光元件
CN213845301U (zh) 显示用发光元件以及具有该显示用发光元件的单元像素
KR20210116456A (ko) 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치
EP4024451A1 (en) Light-emitting device for display, and display apparatus comprising same
JP7460650B2 (ja) ディスプレイ用発光素子及びそれを有するディスプレイ装置
US20240088107A1 (en) Multi wavelength light emitting device and method of fabricating the same
US11508778B2 (en) Light emitting device for display and display apparatus having the same
CN215118931U (zh) 显示器用发光元件以及具有该发光元件的显示装置
JP2022543804A (ja) 発光ダイオードディスプレイパネル及びそれを有するディスプレイ装置
CN212412081U (zh) 显示用发光元件以及具有其的显示装置
JP2023502208A (ja) ディスプレイ用発光素子およびそれを有するディスプレイ装置
WO2021109094A1 (zh) 一种全彩显示芯片及半导体芯片的制造工艺
CN211654819U (zh) 显示器用发光元件以及具有该发光元件的显示装置
US11437353B2 (en) Light emitting device for display and display apparatus having the same
CN211088273U (zh) 显示器用发光元件以及具有该发光元件的显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231109