JP5109363B2 - 半導体発光素子の製造方法、半導体発光素子及び発光装置 - Google Patents

Description

本発明は、半導体発光素子の製造方法、半導体発光素子及び発光装置に関し、より詳細には、基板上に半導体の発光素子構造を有し、基板裏面に反射層などの積層構造体を有する発光素子の製造方法及びその発光素子、発光装置に関する。

従来の半導体発光素子は、素子の発光を効率的に素子外部に取り出すために、光取り出し面と、光取り出し面とは反対側に形成され、光取り出し面に光を集めるための光反射面とが備えられた半導体発光素子が提案されている（例えば、特許文献１）。

このような構造の半導体発光素子を作製する場合には、通常、ウェハ上に半導体発光素子の構造体及び電極等を形成した後、各チップに分割し（例えば、特許文献２及び３）、その後、各チップに対して光反射面を構成する反射膜等が形成される。また、この際、反射膜のみならず、バリア層、半田材料等による接着層も一緒に形成される。

しかし、個々に、チップ状の素子裏面に反射膜等を形成することは煩雑である。また、形成面積が小さいために、チップ側面に、バリア層、接着層等が回りこみ、その結果、発光素子からの光がこれらの材料に吸収され、光反射面の機能を十分に果たすことができず、光出力の低下をもたらすという問題があった。

そこで、発光素子構造体が形成され、かつ分割される前のウェハの裏面に、反射膜等を形成し、その後、反射膜側からレーザ光の照射によるスクライブを行い、各チップに分割する方法が提案されている。

しかし、図５に示すように、基板１０に対して反射層１６側からレーザ光２１を照射してスクライブする場合、基板１０及び／又は半導体層からなる発光素子構造体１５が、レーザ光を透過させるものであると、そのスクライブ溝の加工深さの制御が困難となる。つまり、反射層１６等を構成する金属など、遮光する性質の膜と、レーザ光を透過させるものとを同時に加工する場合、レーザ光２１の照射中に反射層１６が溶融するため、レーザ光２１の一部が基板１０に照射されこととなり、基板１０及び／又は半導体層がレーザ光によって損傷を受けたり（図５中、２５参照）、半導体層間等で剥がれが生じる結果を招く。特に、半導体層の損傷は、発光素子の特性に深刻な影響を及ぼすという課題がある。さらに、レーザ光により溶融した反射層１６が酸化等により変質し、スクライブで形成された溝の内側端面、すなわちチップ端面に付着すると、この付着物がチップ端面から出る光を吸収し、光出力を低下させるという問題がある。

一方、基板裏面に、規則的かつ部分的に反射膜等を形成する方法が提案されている（例えば、特許文献４）。この方法は、基板表面側に積層された半導体層のチップパターンを基板裏面側から認識して、半導体層のチップへの分割を容易にするものであるが、この方法を利用することにより、上述したスクライブにおいて、反射膜の溶融、基板及び／又は半導体層の損傷を防止することができると考えられる。
また、特許文献４では、反射膜を成膜した後エッチングにより一部の反射膜を除去することで基板裏面に部分的に反射膜を形成している。この場合、工程が煩雑になるという問題がある。
特開２００５−０６４４２６号公報 特開２００３−３３８４６８号公報 特開２００４−３１５２６号公報 特開平１０−１９００５４号公報

しかし、部分的な反射層等の形成では、上記と同様に、反射層等が形成されていない領域において、光反射面の機能を十分に果たすことができず、光出力の低下を招くのみならず、反射層等が連続して形成されていないため、その部分での放熱性が低下するという新たな課題が生じる。

本発明は、上記課題に鑑みなされたものであり、基板裏面に光反射面が形成された半導体発光素子を裏面側からスクライブする際、反射層等の溶融、基板及び／又は半導体層の損傷を防止することができ、高性能の半導体発光素子を、製造コストの増大を招くことなく簡便かつ容易に製造することができる半導体発光素子の製造方法を提供することを目的とする。

また、光を吸収する材料がチップ側面へ回り込むことを回避するとともに、光反射面の反射特性を最大限に発揮させることができる半導体発光素子及び発光装置を提供することを目的とする。

本発明の半導体発光素子の製造方法は、
基板の第１主面上に半導体層を形成して、発光素子構造を設ける工程と、
前記基板の第２主面上に、少なくとも反射層を含む下層と、上層とを含む金属積層体を設ける工程と、
前記金属積層体の上層の一部を除去することにより、該上層を所定形状に画定し、かつ前記反射層を露出させる工程と、
前記露出させた反射層を、前記上層の除去幅よりも幅狭で除去することにより、基板を露出させる工程とを備えることを特徴とする。

この半導体発光素子の製造方法では、前記金属積層体の上層の一部を除去する際、反射層を露出させるか、前記金属積層体の上層を、レーザ光照射により除去する又は機械的に切削除去するか、前記金属積層体の下層を、レーザ光照射又は化学エッチングにより除去することが好ましい。
また、前記金属積層体の上層を、下層よりも幅狭に画定することが好ましい。

本発明の別の半導体発光素子の製造方法では、基板の第１主面上に半導体を形成して、発光素子構造を設ける工程と、
前記基板の第２主面上に反射層を含む金属積層体を設ける工程と、
前記金属積層体を機械的に切削加工して、一部を除去することにより、基板を露出させる工程とを備えることを特徴とする。
これらの半導体発光素子の製造方法では、露出した基板に、割溝を形成し、該割溝に沿って基板を分割する工程をさらに備えることが好ましい。
また、割溝を、レーザ加工により形成することが好ましい。

さらに、本発明の半導体発光素子は、基板と、
該基板の第１主面上に形成された発光素子構造と、
前記基板の第２主面上に形成された反射層を含む下層と、上層とを含む金属積層体とを備え、
該金属積層体は、前記上層が前記下層よりも幅狭な断面形状を有し、かつ前記下層の端面と、前記上層の端面との距離は５〜５０μｍであることを特徴とする。

この半導体発光素子は、基板の第２主面の周縁部に、基板が露出した露出領域を有するか、前記金属積層体は、反射層と、少なくとも、その上に形成された接着層とを有するか、接着層は、断面において反射層よりも幅の狭いことが好ましい。また、本発明の発光装置は、上述した半導体発光素子が、接着層を介して第２の主面側が実装基体に載置されてなることを特徴とする。

本発明の半導体発光素子の製造方法によれば、基板裏面に光反射面が形成された半導体発光素子を裏面側からスクライブする際、積層構造体を構成する反射層等の溶融、基板及び／又は半導体層の損傷を防止することができる。

また、基板裏面側に形成された反射層を含む積層構造体に対して、上層及び下層を別個にパターニングする２段階でのパターニング方法を採用することにより、積層構造体の性質によって、最適な除去方法を選択して組み合わせることができるため、積層構造体の膜厚方向の全てを同時にパターニングする場合などと違い、基板及び半導体層の材料及び特性にかかわらず、半導体層に損傷を与えることなく、パターニングすることができるとともに、単に、通常行われる化学エッチングを利用する方法、これを２段階で行う方法等と比較して、加工精度を向上させ、加工時間を短縮させ、かつ、加工工程を簡便化することができ、製造コストの増大を防止することができる。

通常、レーザ加工装置を利用して、比較的厚膜の金属層からなる積層構造体と、それとは光透過性において異質の材料、硬質な酸化物などの基板材料とを、同時に加工すると、光透過性の基板をレーザ光が伝搬して表面側の半導体層に到達し、その半導体層に損傷を与える場合がある。本発明では、上層を最初に除去し、所定形状のパターンとして、その上層パターンを介して又はマスクとして利用して、積層構造体の下層を除去することにより、量産性に優れ、かつ高精度の半導体発光素子を製造することができる。

特に、積層構造体の上層の一部を除去する際、反射層を露出させることにより、反射層の上に配置する上層及びそれ以下の下層を、反射率において異なる性質に対応して、加工することができるため、より最適な除去方法を選択しやすく、加工精度を一層向上させることができる。

また、積層構造体の上層を、レーザ光照射により除去するか、機械的に切削除去するか、及び／又は、積層構造体の下層を、レーザ光照射により除去するか、化学エッチングにより除去する場合には、フォトリソグラフィ及びエッチング工程などの工程数の多い方法を用いずに、好適な積層構造体のパターニングを行うことができる。

さらに、積層構造体の上層を、下層よりも幅狭に画定する場合には、積層構造体の上層材料が加工中及びその後に、基板等の側面に付着することを防止することができ、上述したように、光出力の向上をより一層図ることができる。

また、積層構造体を機械的に切削加工して基板を露出させる工程を備えることにより、切削可能な治具を積層構造体に当接し、罫書きをして、基板を露出させるという簡便な方法を採用することが可能となり、これにより、フォトリソグラフィ及びエッチング工程などの工程数が多い、煩雑な加工方法を用いず、簡易な方法により、積層構造体のパターニングを実現することができる。しかも、積層構造体を腐食させたり、溶解したりすることがないため、積層構造体を構成する材料が基板等の側面に付着することを防止することができ、上述したように、光出力の向上を図ることができる。

露出した基板に割溝を形成し、該割溝に沿って基板を分割する工程をさらに備える場合には、好適な基板分割が可能となり、歩留まりを向上させることができる。
特に、割溝を、レーザ加工により形成する場合には、容易かつ簡便に好適な割溝の形成が可能となる。
また、本発明の半導体発光素子及び発光装置によれば、積層構造体の上層が下層よりも幅狭な断面形状を有するように形成されているため、良好な放熱性を確保することが可能となる。

基板の第２主面の周縁部に、基板が露出した露出領域を有する場合には、積層構造体の上層材料がチップ側面へ回り込むことが有効に回避されるため、その上層材料の光吸収に起因する光出力の低下を防止するとともに、光の反射特性を最大限に発揮させることができ、高性能の半導体発光素子及び発光装置を提供することができる。
特に、積層構造体が、反射層と、少なくとも、その上に形成され、かつ該反射層よりも幅狭な断面形状の接着層とを有する場合には、基板裏面側において、最大限の面積で反射層が形成されることとなり、光出力をより向上させることができる。

本発明の半導体発光素子の製造方法は、主として、発光素子構造を設け、積層構造体を設け、積層構造体上層の一部を除去し、積層構造体下層の一部を除去する工程を含む。

（発光素子構造の形成）
まず、基板の第１主面上に半導体層を形成し、発光素子構造を設ける。
ここで、基板としては、例えば、サファイア、スピネル、ＳｉＣ、ＮＧＯ（ＮｄＧａＯ₃）基板、ＬｉＡｌＯ₂基板、ＬｉＧａＯ₃基板、ＧａＮ、ＧａＡｓ等の公知の絶縁性基板及び導電性基板を用いることができる。なかでも、サファイア基板が好ましい。絶縁性基板は、最終的に取り除いてもよいし、取り除かなくてもよい。なお、基板は、その表面（第１の主面）又は裏面（第２の主面）が凹凸形状に加工されて、光取り出し効率を高める構造を有していてもよい。また、基板の第１主面上にマスク層、バッファ層、中間層等を介して半導体層が形成されていてもよい。

発光素子構造体を構成する半導体層としては、特に限定されるものではなく、例えば、ＧａＡｓ系半導体、ＡｌＩｎＧａＰ系半導体等を用いてもよいが、Ｉｎ_XＡｌ_YＧａ_1-X-YＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）等の窒化ガリウム系化合物半導体が好適に用いられる。半導体層は、単層構造でもよいが、ＭＩＳ接合、ＰＩＮ接合又はＰＮ接合を有したホモ構造、ヘテロ構造又はダブルへテロ構造等の積層構造であってもよく、超格子構造や、量子効果が生ずる薄膜を積層した単一量子井戸構造又は多重量子井戸構造であってもよい。通常、基板上から、ｎ型半導体層、発光層、ｐ型半導体層がこの順に積層される。この半導体層は、例えば、有機金属気相成長法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、分子線エピタキシャル成長法（ＭＢＥ）、スパッタ法、イオンプレーティング法、電子シャワー法等の公知の技術により形成することができる。半導体層の膜厚は特に限定されるものではなく、種々の膜厚のものを適用することができる。このような半導体層の一部を除去してｎ型半導体層を露出させ、基板の同一面側に各導電型層の電極（ｎ電極、ｐ電極）をそれぞれ設けることにより、第１主面側を光取り出し側とする発光素子構造を形成することができる。

（積層構造体の形成）
次いで、基板の第２主面上に反射層を含む積層構造体を設ける。
積層構造体は、少なくとも基板の第２主面上に形成される反射層を含む。反射層は、半導体素子によって発光した光を、効率的に反射させて、最大限の光を外部に取り出すための層である。なお、反射層は、基板に接触して形成されていることが好ましいが、必ずしも、全ての領域において接触していなくてもよく、部分的に他の層を介在していてもよい。これにより、光を効率的に反射させることができるとともに、放熱性の良好な半導体素子を得ることができる。そのため、大電流を流したときの発熱を緩和することができ、素子を高出力化することが可能となる。また、後述するような保護層や接着層等、種々の機能をもつ層を積層することも可能である。好ましくは、基板に接触して反射層を設け、その上に保護層及び接着層が形成されたものが挙げられる。

反射層は、発光素子の発光波長の光を高反射率で反射することのできる材料を用いることが好ましい。具体的には、銀、アルミニウム、ロジウム等の材料からなるもの又はこれらの材料の合金等の単層又は積層構造で形成されることが好ましい。さらに銀又は銀合金により形成されることがより好ましい。反射層は、銀からなる単層であってもよいし、銀合金からなる単層であってもよいし、銀層又は銀合金層を含む積層構造、銀層と銀合金層とからなる積層構造であってもよい。

銀合金としては、銀と、Ｐｔ、Ｃｏ、Ａｕ、Ｐｄ、Ｔｉ、Ｍｎ、Ｖ、Ｃｒ、Ｚｒ、Ｒｈ、Ｃｕ、Ａｌ、Ｍｇ、Ｂｉ、Ｓｎ、Ｉｒ、Ｇａ、Ｎｄ及びＲｅからなる群から選択される１種又は２種以上の合金が挙げられる。この場合、銀の割合としては、９０質量％程度以上、好ましくは９４質量％程度以上、さらに９５質量％程度以上、９６質量％程度以上含有されていることが好ましい。反射層は、例えば、２０ｎｍ〜１μｍ程度が適当であり、５０ｎｍ〜３００ｎｍ程度が好ましい。

積層構造体を構成する層として、反射層上に保護層（バリア層）を設けてもよい。これにより、反射層の膜質を補い、異原子の拡散を防止するなど、反射層を保護して、後述する接着層等及び実装基板への接着を良好なものとする。

保護層としては、特に限定されるものではなく、例えば、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、金（Ａｕ）等の金属又はこれらの合金等が挙げられる。なかでも、白金族元素（Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ）及びその同族元素である鉄族元素（Ｆｅ、Ｃｏ、Ｎｉ）等が適している。このように、化学的・熱的に比較的安定な元素を用いることで、上述した反射層である銀・銀合金の不安定な膜を保護することができ、その層の機能を好適に引き出すことができる。保護層は、単一膜又は積層膜のいずれでもよいが、例えば、反射層及び後述する接着層等の材料を考慮して、互いに異なる性質を有する材料による２以上の積層構造とすることにより、反射層に対する好適に保護機能を与えながら、後述する接着層との密着性を確保して、より強固な保護作用を得ることが可能となる。保護層の膜厚は、用いる材料によって適宜調整することができ、例えば、１００〜１０００ｎｍ程度が挙げられる。

さらに、積層構造体を構成する別の層として、反射層及び／又は保護層上に、接着層を設けてもよい。接着層は、特に限定されないが、実装用基板と半導体素子との間に介在してダイボンド材料として機能し得る材料であればよい。このような材料としては、例えば、Ａｕ、Ｉｎ；Ａｕ−Ｇａ系、Ａｕ−Ｇｅ系、Ａｕ−Ｓｉ系、Ａｕ−Ｉｎ系、Ａｕ−Ｚｎ系、Ａｕ−Ｓｎ系、Ａｌ−Ｚｎ系、Ａｌ−Ｇｅ系、Ａｌ−Ｍｇ系、Ａｌ−Ｃｕ系、Ａｌ−Ｓｉ系、Ａｌ−Ｓｉ−Ｍｇ系、Ａｌ−Ｓｉ−Ｚｎ系、Ａｌ−Ｐｄ系、Ａｌ−Ｉｎ系、Ｐｂ−Ｐｄ系、Ｐｂ−Ｓｎ系、Ｃｕ−Ｇｅ系、Ｃｕ−Ｉｎ系、Ａｇ−Ｇｅ系、Ａｇ−Ｍｇ系の共晶合金；ダイボンドに耐えられる、つまり、機械的強度、応力性、耐熱性、耐湿性、熱伝導性等の性質を有する樹脂（例えばシリコーン樹脂、エポキシ樹脂等）；銀等からなるペースト；等であってもよい。これらは、超音波接合及び／又は熱処理を利用して、実装用基板等と接続することができる。

なかでも、融点５００℃以下の金属材料、特に融点４００℃以下の金属材料が好ましい。このような金属としては、共晶合金、例えば、ＡｕとＳｎとを主成分とする合金、ＡｕとＳｉとを主成分とする合金、ＡｕとＧｅとを主成分とする合金などが挙げられる。これらの中でも特にＡｕ−Ｓｎの共晶合金が好ましい。Ａｕ−Ｓｎの共晶合金膜を用いると、熱圧着による銀又は銀合金層の劣化、実装時の失敗が少なく、強度も強いという利点がある。

これらの積層構造体を構成する各層は、当該分野で公知の方法、例えば、蒸着法、スパッタ法、イオンビームアシスト蒸着法、めっき法等によって形成することができる。この場合、反射層は、その機能から、基板の第２主面の全面に形成されていることが好ましく、他の層も、製造方法の簡便、容易の理由から、基板の第２主面の全面に形成されていることが好ましい。

（積層構造体の除去）
反射層を含む積層構造体を一部除去する。通常、レーザ加工装置を利用して、金属層からなる積層構造体と、それとは光透過性において異質の材料、例えば硬質な酸化物材料などからなる基板材料とを、同時に加工すると、光透過性の基板をレーザ光が透過して表面側の半導体層に到達し、その半導体層に損傷を与える場合がある。特に、積層構造体を一度に広範囲に除去するために焦点スポット径を大きくして加工すると、この傾向はより顕著となる。本発明の一形態では、上層を最初に除去し、所定形状のパターンとして、その上層パターンを介して又はマスクとして利用して、積層構造体の下層を除去することにより、量産性に優れ、かつ高精度の半導体発光素子を製造することができる。

積層構造体の一部を除去するために、まず、積層構造体の上層の一部を除去する。ここでの積層構造体の上層の一部とは、膜厚方向の一部（最も基板と離れている層側、上層のみ）及び面内方向の一部を意味する。通常、上述したように、積層構造体として、反射層と、少なくとも保護層及び／又は接着層とが、基板の第２主面にこの順に形成されているため、上層として、反射層以外の層、つまり反射層よりも上に形成されている層、好ましくは、保護層及び／又は接着層を除去する。これにより、積層構造体の上層を所定の形状に画定することができる。したがって、この工程により、上層を除去することができる。このとき、反射層を露出させることもできる。ただし、反射層を露出させるとは、必ずしも反射層以外の層を厳密に完全に除去する場合に限るのではなく、若干の反射層上の各層の膜残り又は若干の反射層の部分的除去、若干の部分的な基板露出があってもよい。

この上層の除去は、後の工程において、発光素子構造体を各チップに分割する際に、割溝を適所に効果的に入れるためのものであることから、通常、基板の第２主面であって、発光素子をチップ化する際の素子領域（つまり、発光素子として機能する発光素子構造体）に対応する領域の周縁部付近の上方に存在する上層部分を除去することが好ましい。例えば、発光素子の各チップの形状が四角形であれば、ウェハ（基板）の第２主面の積層構造体の上層を、格子状に除去することが適している。この場合の格子の幅（例えば、図３（ｅ’）中のＭ）は、上層を除去する手段、後述する下層を除去する手段等を考慮して、例えば、２０〜１５０μｍ程度が適しており、６０〜１００μｍ程度が好ましい。また、別の観点から、最終的に個々に分割されたチップ状の発光素子において、その発光素子の周縁部に、最小限で、基板の第２主面が露出した露出領域を形成することができるように、さらにこの露出領域が、発光素子の基板表面の５〜３０％程度までとすることができるように、上層の一部を除去することが適している。

上層を除去する方法は、上述した保護層、接着層を有効かつ効率的に除去することができる方法を選択することが必要であり、例えば、レーザ光の照射、機械的な切削等が好ましい。レーザ光を用いる場合には、反射層によって反射され、加工されないエネルギー密度以上、基板表面又は内、あるいは基板と発光素子構造体との界面又は発光素子構造体内にとどくエネルギー密度以下のエネルギー密度で、言い換え得ると、デフォーカス状態で、積層構造体にレーザ光を照射する方法が利用できる。用いるレーザ光は、どのような波長のものでもよい。具体的には、波長３５５ｎｍ、平均出力２．５Ｗ、繰り返し周波数１００ｋＨｚのレーザ光を焦点スポット径φ１００μｍ程度となるように集光し、１５ｍｍ／ｓｅｃ程度の走査速度にて１回走査し、除去を行うことができる。

機械的な切削を利用する場合には、適当な工具を用いることが好ましく、用いる基板（例えば、サファイア）よりも軟らかいものを利用してもよい。例えば、超硬（タングステン−カーバイド焼結合金）、高速度工具鋼、ダイス鋼、ピアノ線製等の工具が挙げられる。また、形状は、例えば、先端幅が鋭利でなくてもよく、比較的広いもの、例えば、先端平面部直径がφ５０〜φ１５０μｍ程度のものを用いてもよい。具体的には、超硬先端平面ピンで、１０〜１５０ｇｆ程度の荷重にて、積層構造体の表面を軽く数回こすることにより、積層構造体の上層の一部を除去することができる。これにより、バリ、チッピング等を発生させずに、簡便に上層のみを効果的に除去することができる。

続いて、露出した積層構造体の下層の一部を除去する。ここでの積層構造体の下層の一部とは、同様に、膜厚方向の一部（下層のみ）及び面内方向の一部の双方を意味する。通常、上述したように、下層は、反射層のみ又は反射層と任意にそれよりも下層側に形成される層を除去する。この除去は、後の工程において、発光素子構造体を各チップに分割する際に、割溝を適所に効果的に入れるためのものであることから、上述したように、基板の第２主面であって、発光素子をチップ化する際の素子の位置に対応する領域の周縁部付近に存在する下層を除去することが好ましい。

この下層の除去は、上層が除去された領域のみが対象となり、この除去された領域内において行われ、特に、下層が上層よりも幅広な形状を有するように行うことが好ましい。例えば、上述したように、積層構造体の上層を格子状に除去する場合には、下層の除去も同様に格子状に行うことが適している。この場合の格子の幅は、下層を除去する手段等を考慮して、例えば、１０μｍ〜１００μｍ程度が適しており、２０μｍ〜５０μｍ程度が好ましい。これにより、格子状に、基板の第２主面を露出させることができる。また、別の観点から、下層の端面は、上層の端面から、上層の膜厚程度以上内側に入った状態で、上層の外周に存在していることが好ましい（例えば、図１（ｂ）中、Ｔ≦Ｗ）、具体的には、両端面の距離（図１（ｂ）中、Ｗ参照）は、５μｍ〜５０μｍ程度であることが適している。これにより、積層構造体の加工時に、反射層以外の積層構造体材料が、基板及び／又は発光素子構造体の側面又は端面に付着することを有効に防止することができ、ひいてはこれに起因する出力の低下を回避することができる。

下層を除去する方法は、反射層を有効かつ効率的に除去することができる方法を選択することが必要であり、例えば、レーザ光の照射、化学エッチング等が好ましい。レーザ光を用いる場合には、反射層によって反射され、加工されないエネルギー密度以上、基板表面又は内、あるいは基板と発光素子構造体との界面又は発光素子構造体内にとどくエネルギー密度以下のエネルギー密度で、ジャストフォーカス状態で、下層にレーザ光を照射する方法が利用できる。用いるレーザ光は、どのような波長のものでもよい。具体的には、波長３５５ｎｍ、平均出力１．５Ｗ、繰り返し周波数１５０ｋＨｚのレーザ光を焦点スポット径φ２０μｍ程度となるように集光し、１５ｍｍ／ｓｅｃ程度の走査速度にて、１回走査を行うことにより除去することができる。

化学エッチングを利用する場合には、適当な溶媒を用いたウェットエッチング、ＲＩＥ等のドライエッチングのいずれをも使用することができるが、この際、基板に積層された発光素子構造体にダメージを与えないような条件等を選択して利用することが好ましい。反射層と基板との選択比が大きいエッチャント及び方法を用いることが好ましく、例えば、反射層の材料及び膜厚等を考慮して、塩素ガス等を用いた、ＲＩＥ法により反射層を除去する方法が挙げられる。

なお、化学エッチングを利用する場合には、エッチャント、エッチング方法、エッチング条件等を選択することにより、下層を再度エッチングし、結果的に、下層の端面が上層の端面よりも内側に配置するような形状、つまり、図７Ａの断面図に示すように、積層構造体の下層（この場合、反射層１６）を、上層（この場合、接着層１７）よりも幅狭に画定することもできる。この場合には、上層、すなわち実装時に実装基板と接合される面積を大きく取ることができ、接合強度および放熱性を向上させることができる。この時のオーバエッチング量は、実装時に下層から突出した上層の突出部が折損しない程度、具体的には、上層膜厚の１．５倍以下程度であることが望ましい。なお、任意に、積層構造体の全周で、この上層の突出部が設けられてもよいし、一部に設けられてもよい。

また、本発明の製造方法では、積層構造体の一部を除去して基板表面を露出させる方法として、積層構造体を機械的に切削加工する方法を利用してもよい。つまり、上述したように、基板の第２主面であって、発光素子をチップ化する際の素子の位置に対応する領域の周縁部付近に存在する、積層構造体の膜厚方向の全てについて同時に又は連続的に除去する。これにより、製造工程の簡略化を図ることができるとともに、チップ端面への積層構造体の付着等を有効に防止することができる。

ここで用いる機械的な切削加工は、上述したように、適当な工具を用いて行うことができる。具体的には、先端幅が２０〜５０μｍ程度の超硬先端平面ピンで、５０〜２００ｇｆ程度の若干大きな荷重にて、積層構造体の表面を軽く数回こする方法が挙げられる。

なお、本発明の半導体発光素子の製造方法では、積層構造体をパターニングして、基板の第２主面を露出させた後、この基板の第２主面に対して、割溝を形成し、この割溝に沿って基板を分割することにより、半導体発光素子のチップを得ることができる。
割溝の形成方法は、特に限定されず、レーザ加工、機械的加工等、当該分野で公知の方法を利用することができる。なかでも、レーザ加工により形成することが好ましい。条件を調整することにより、所望の深さ、幅等、基板材料等に最適な割溝を、簡便かつ確実に形成することができるからである。

（発光素子）
本発明の発光素子は、図１（ａ）及び（ｂ）に示したように、基板１０の第１主面に、ｎ型半導体層１１、発光層１２及びｐ型半導体層１３がこの順に積層された発光素子構造体１５が形成され、さらに基板１０の第２主面に、下層として反射層１６と、上層として任意に接着層１７とからなる積層構造体１８とを備えて構成される。ｐ型半導体層１３の一部の領域では、その表面から、ｎ型半導体層１１の膜厚方向の一部が除去されて、ｎ型半導体層１１表面が露出している。ｐ型半導体層１３の表面にはｐ電極１４が形成され、ｎ型半導体層１１の露出表面にはｎ電極１９が形成されている。
また、基板１０の第２主面の周縁部には、基板が露出した露出領域が形成されている。露出領域は、例えば、基板の第２主面の面積の５〜３０％程度が好ましい。また、積層構造体１８の下層（反射層１６）は、積層構造体１８の上層（接着層１７）よりも幅広であり、例えば、上層の上面の面積は、下層の上面の面積の７０〜９５％程度が好ましい。

（発光装置）
本発明の発光装置は、例えば、図７Ｂに示したように、上述した発光素子が、積層構造体を介して、実装基板２５にダイボンディングされて構成される。
実装基板２５としては、例えば、発光素子用、受光素子用のステム、平面実装用セラミック基板、プラスチック基板等が挙げられる。
このような実装基板２５は、例えば、図８に示す発光装置３０に搭載することができる。つまり、積層構造体（接着層１７）を介して、発光素子３１を、熱圧着などで実装し、各電極にワイヤ３４などで、発光装置のリード電極３３とそれぞれ接続し、発光素子を封止部材３２で封止し、任意に被覆部材３５を被覆するなどすることにより、発光装置３０が構成される。

また、下層（この場合、反射層１６）及び上層（この場合、接着層１７）を同じ幅で形成した場合（例えば、図４、５）や、上層の幅を広く形成した場合（例えば、図７Ａ）には、熱圧着等の実装時の条件を調整することにより、例えば、図７Ｂに示したように、下層の幅を広くし、下層を上層側面に回り込ませることもできる。これにより、発光素子端部からの突出量を小さくでき、好ましくは端部より内側に上層（保護、接着層）が設けられ、発光素子の端部からの出射光を遮らず、好適な光取り出しを実現することができる。

以下に、本発明の半導体発光素子及びその製造方法の具体例を図面に基づいて詳細に説明する。

実施例１
この実施例の半導体発光素子は、図１（ａ）及び（ｂ）に示すように、サファイア基板１０と、その表面上に、ｎ型半導体層１１、発光層１２及びｐ型半導体層１３が積層された半導体層からなる発光素子構造体１５と、ｎ型半導体層１１の一部の領域において、その上に積層された発光層１２及びｐ型半導体層１３が除去され、さらにｎ型半導体層１１自体の厚さ方向の一部が除去されて露出したｎ型半導体層１１上に形成されたｎ電極１９と、ｐ型半導体層１３上に形成されたｐ電極１４とから構成される。

このサファイア基板１０は、研磨により薄膜化され、その裏面に、スパッタ法により、下層として、反射層１６がＡｇ膜（１２０ｎｍ）により形成されており、上層として、Ｎｉ膜（２００ｎｍ）及びＲｈ膜（３００ｎｍ）がこの順に形成されたバリア層（図示せず）と、さらにその上に形成された接着層１７がＡｕ−Ｓｎ（２５００ｎｍ）により形成されて、積層構造体１８を構成している。なお、上層の総膜厚Ｔは２８００ｎｍであり、上層の端面は、下層の端面から距離Ｗ（３０μｍ）内側に入るように配置されている。

このような半導体発光素子は、以下の製造方法により形成することができる。
＜半導体層の形成＞
図２（ａ）に示すように、２インチφのサファイア基板１０の上に、ＭＯＶＰＥ反応装置を用い、ＡｌＧａＮよりなるバッファ層（図示せず）（１００Å）、ノンドープＧａＮ層（図示せず）（１．５μｍ）、ｎ型半導体層１１として、ＳｉドープＧａＮよりなるｎ型コンタクト層（２．１６５μｍ）、ＧａＮ層（４０Å）とＩｎＧａＮ層（２０Å）とを交互に１０回積層させた超格子ｎ型クラッド層（６４０Å）、ＧａＮ層（２５０Å）とＩｎＧａＮ層（３０Å）とを交互に３〜６回積層させた多重量子井戸構造の発光層１２、ｐ型半導体層１３として、ＭｇドープＡｌ_0.1Ｇａ_0.9Ｎ層（４０Å）とＭｇドープＩｎＧａＮ層（２０Å）とを交互に１０回積層させた超格子ｐ型クラッド層（０．２μｍ）、ＭｇドープＧａＮよりなるｐ型コンタクト層（０．５μｍ）をこの順に成長させ、ウェハを作製する。
得られたウェハを反応容器内で、窒素雰囲気中、６００℃にてアニールし、ｐ型クラッド層及びｐ型コンタクト層をさらに低抵抗化した。

＜エッチング＞
アニール後、ウェハを反応容器から取り出し、発光素子構造体１５の最上層の表面に所定の形状のマスクを形成し、発光素子構造体１５に対して、ｎ型半導体層１１が露出する深さで、フォトリソグラフィ及びエッチング工程により部分的にエッチング（例えば、ＲＩＥ）して、ｎ型半導体層１１を露出させる。

＜電極の形成＞
図２（ｂ）に示すように、ｐ型半導体層１３表面と、露出したｎ型半導体層１１表面に、それぞれ透光性のｐ電極１４（例：ＩＴＯ）、ｎ電極１９を設ける。これにより、図２（ｃ）及び（ｃ’）に示すように、発光素子構造体のうち、発光素子として機能する素子領域ＥＲが画定されるとともに、その外周において、各チップに分割するための素子分離領域Ｓが画定される。

＜積層構造体の形成＞
続いて、図２（ｃ）及び（ｃ’）に示すように、基板１０の裏面全面に、Ａｌからなる反射層１６、その上にバリア層（図示せず）を介して、Ａｕ−Ｓｎからなる接着層１７を積層し、積層構造体１８を形成する。

＜積層構造体の除去＞
次に、図３（ｄ）および（ｄ’）に示すように、基板１０の裏面側から、レーザ光２１を、積層構造体における上層、つまり接着層１７に照射して、接着層１７とバリア層(図示せず）とを部分的に除去する。これにより、反射層１６が露出する。
この際の上層の除去は、基板１０表面側の素子領域ＥＲに対応させて、その端部が素子領域ＥＲの内側に配置されるように行う。例えば、上層の除去の幅Ｍを、素子領域ＥＲの幅の１０％程度に設定する。この際のレーザ光２１は、波長３５５ｎｍ、フォーカス幅１００μｍ、平均出力２．５Ｗ、繰り返し周波数１００ｋＨｚで、１回のみ走査した。

次いで、図３（ｅ）及び（ｅ’）に示すように、露出した下層、つまり、反射層１６内の領域において、反射層１６にレーザ光を照射して、反射層１６の一部を除去し、基板１０を露出させる。
この際の下層の除去は、基板１０表面側の素子領域ＥＲに対応させて、その端部が素子領域ＥＲの内側であって、かつ上層の端部の外側に配置されるように行う。例えば、下層の除去の幅を、素子分離領域Ｓと同程度に、素子領域ＥＲの幅の１．５％程度に設定する。この際のレーザ光２１は、波長３５５ｎｍ、フォーカス幅２０μｍ、平均出力１．５Ｗ、繰り返し周波数１５０ｋＨｚで、１回のみ走査した。
これにより、素子領域ＥＲの周縁部付近に存在する積層構造体１８を除去することができ、下層、つまり、反射層１６の周縁部の全端面は、上層、つまり、接着層１７よりも幅広となり、接着層１７の外周に配置する。

＜発光素子チップの形成＞
図３（ｆ）及び（ｆ’）に示すように、基板１０の露出した表面にレーザ光（波長３５５ｎｍ、フォーカス幅５μｍ、平均出力１．５Ｗ）を利用したスクライブなどにより、割溝２２を設けて、この割溝２２に沿って割断して、□３５０μｍ（発光波長：４６０ｎｍ）の発光素子を得る。
これにより、図１（ａ）及び（ｂ）に示すような、半導体発光素子が得られる。

また、図３（ｆ）及び（ｆ’）のような割断前の基板について、積層構造体１８の３次元形状をレーザ顕微鏡により観察したところ、図６に示すような形状が得られた。
さらに、比較として、ウェハに割溝を形成した後、この実施例と同様の積層構造体を形成し、素子化した半導体発光素子とこの実施例の半導体発光素子を実装用基板に共晶接合により実装し、各発光出力を２０ｍＡ印加にて測定した。
その結果、ｎ＝２５０個の平均光出力にて、上述した製造方法により作成した素子の方が約１０％の出力向上が認められた。また、両者の発光素子の実装後の観察を行ったところ、従来素子では接合層がチップ端面に回り込んでおり、チップ側面の光を一部遮るような状態が観察されたのに対し、この実施例の素子ではチップ側面への接合層回り込みは見られないことが観察された。

なお、比較のために、上述した工程（図２（ｃ）及び（ｃ’）において、積層構造体１８を形成した後、図５に示すように、レーザ光２１を照射して、積層構造体１８及び基板を同時に加工する。
その結果、ウェハの一部において、積層構造体１８の部分的な除去、基板１０の割溝形成が観られるが、その他多くにおいて、積層構造体１８の除去不良、半導体層の損傷２５が認められる。
また、基板１０の割溝形成を同時にすると、積層構造体１８の除去部分の幅が小さくなり、所望形状とすることができない。

実施例２
この実施例では、図４（ｇ）及び（ｇ’）に示したように、実施例１で積層構造体１８を形成した後、切削可能な治具を用いて、罫書きにより機械的に積層構造体１８を部分的に除去して、基板１０の表面を露出させた。ここでの治具は、例えば、先端部がφ１５０μｍの円状平面部を有する超硬製のピンを使用し、これをウェハ面に対して約７５°に傾け、約５０ｇｆの荷重を印加し、７５°傾き方向に（すなわち引き方向に）約２０mm/secの速度で４回擦ることで、上記露出状態を得た。
得られた半導体発光素子は、バリ、チッピング等がなく、安定した光出力を示した。

本発明の発光素子は、窒化物半導体だけでなく、ＧａＡｓ系（ＡｌＧａＡｓなど）、ＩｎＰ系（ＡｌＩｎＧａＰ）など他の材料系の発光素子にも適用でき、波長において可視光領域だけでなく、窒化物半導体にあっては近紫外、紫外領域の発光にも利用でき、それ以外の波長の電磁波にも利用できる。また、発光素子に限らず、種々の半導体、例えば受光素子などの光半導体の他、柱状加工構造を有するその他の電子デバイスなどにも応用できる。

本発明の半導体発光素子を示す概略平面図及び断面図である。 本発明の半導体発光素子の製造方法を説明するための要部の概略断面工程図（及び平面図）である。 本発明の半導体発光素子の製造方法を説明するための要部の概略断面工程図（及び平面図）である。 本発明の半導体発光素子の別の製造方法を説明するための要部の概略断面工程図（及び平面図）である。 従来の半導体発光素子の製造方法を説明するための要部の概略断面図である。 本発明の半導体発光素子（製造工程）をレーザ顕微鏡により観察した３次元形状を示す図である。 本発明の半導体発光素子を示す概略断面図である。 本発明の半導体発光素子の実装形態を示す概略断面図である。 本発明の発光装置を示す概略断面図である。

符号の説明

１０ 基板
１１ ｎ型半導体層
１２ 発光層
１３ ｐ型半導体層
１４ ｐ電極
１５ 発光素子構造体
１６ 反射層
１７ 接着層
１８ 積層構造体
１９ ｎ電極
２０ 治具
２１ レーザ光
２２ 割溝

Claims (12)

1. 基板の第１主面上に半導体層を形成して、発光素子構造を設ける工程と、
   前記基板の第２主面上に、少なくとも反射層を含む下層と、上層とを含む金属積層体を設ける工程と、
   前記金属積層体の上層の一部を除去することにより、該上層を所定形状に画定し、かつ前記反射層を露出させる工程と、
   前記露出させた反射層を、前記上層の除去幅よりも幅狭で除去することにより、基板を露出させる工程とを備えることを特徴とする半導体発光素子の製造方法。
2. 前記金属積層体の上層の一部を除去する際、反射層を露出させる請求項１に記載の製造方法。
3. 前記金属積層体の上層を、レーザ光照射により除去する又は機械的に切削除去する請求項１又は２に記載の製造方法。
4. 前記金属積層体の下層を、レーザ光照射又は化学エッチングにより除去する請求項１〜３のいずれか１つに記載の製造方法。
5. 前記金属積層体の上層を、下層よりも幅狭に画定する請求項１〜４のいずれか１つに記載の製造方法。
6. 露出した基板に、割溝を形成し、該割溝に沿って基板を分割する工程をさらに備える請求項１〜５のいずれか１つに記載の製造方法。
7. 割溝を、レーザ加工により形成する請求項６に記載の製造方法。
8. 基板と、
   該基板の第１主面上に形成された発光素子構造と、
   前記基板の第２主面上に形成された反射層を含む下層と、上層とを含む金属積層体とを備え、
   該金属積層体は、前記上層が前記下層よりも幅狭な断面形状を有し、かつ前記下層の端面と、前記上層の端面との距離は５〜５０μｍであることを特徴とする半導体発光素子。
9. 基板の第２主面の周縁部に、基板が露出した露出領域を有する請求項８に記載の半導体発光素子。
10. 前記金属積層体は、反射層と、少なくとも、その上に形成された接着層とを有する請求項８又は９に記載の半導体発光素子。
11. 前記接着層は、断面において反射層よりも幅の狭い請求項１０に記載の半導体発光素子。
12. 請求項８〜１１のいずれか１つに記載された半導体発光素子が、接着層を介して第２の主面側が実装基体に載置されてなることを特徴とする発光装置。

Images