CN1813347A - 半导体芯片的制造方法 - Google Patents
半导体芯片的制造方法 Download PDFInfo
- Publication number
- CN1813347A CN1813347A CNA2004800178916A CN200480017891A CN1813347A CN 1813347 A CN1813347 A CN 1813347A CN A2004800178916 A CNA2004800178916 A CN A2004800178916A CN 200480017891 A CN200480017891 A CN 200480017891A CN 1813347 A CN1813347 A CN 1813347A
- Authority
- CN
- China
- Prior art keywords
- wafer
- semiconductor layer
- auxiliary carrier
- growth substrate
- layer sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 126
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 30
- 238000000926 separation method Methods 0.000 claims abstract description 6
- 230000005855 radiation Effects 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 230000005670 electromagnetic radiation Effects 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000407 epitaxy Methods 0.000 claims 1
- 239000002131 composite material Substances 0.000 abstract 1
- 238000000151 deposition Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 81
- 239000010410 layer Substances 0.000 description 79
- 150000001875 compounds Chemical class 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 208000037656 Respiratory Sounds Diseases 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/40—Removing material taking account of the properties of the material involved
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/50—Working by transmitting the laser beam through or within the workpiece
- B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/50—Working by transmitting the laser beam through or within the workpiece
- B23K26/57—Working by transmitting the laser beam through or within the workpiece the laser beam entering a face of the workpiece from which it is transmitted through the workpiece material to work on a different workpiece face, e.g. for effecting removal, fusion splicing, modifying or reforming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/16—Composite materials, e.g. fibre reinforced
- B23K2103/166—Multilayered materials
- B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Mechanical Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Oil, Petroleum & Natural Gas (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
一种多个半导体芯片的制造方法，特别是产生辐射的半导体芯片的制造方法，其中每个半导体芯片各具有至少一个外延制造的功能半导体层堆叠，该方法包括下列工艺步骤：提供生长基底晶圆(1)，其基本上包括与那些作为功能半导体层堆叠的半导体层序列的基础的半导体材料系统具有相同或者相似晶格参数的半导体材料系统中的半导体材料；在生长基底晶圆(1)中形成平行于生长基底晶圆(1)的主面(100)的分离区(4)；将生长基底晶圆(1)与辅助载体晶圆(2)结合；沿着分离区(4)，将从所述分离区(4)看背离辅助载体晶圆(2)的生长基底晶圆(1)的部分(11)分离；在生长基底晶圆上的残留在辅助载体晶圆(2)上的部分(12)上形成生长面，用于后续的半导体层序列的外延生长；在生长面上外延生长半导体层序列(5)；在半导体层序列上安置芯片基底晶圆；分离辅助载体晶圆(2)，以及将半导体层序列和芯片基底晶圆(7)的结合体分离为相互分开的半导体芯片。
Description
本发明涉及到一种多个半导体芯片的制造方法，特别是产生辐射的半导体芯片的制造方法，其中每个半导体芯片具有至少一个外延制造的功能半导体层堆叠。
本专利申请要求德国专利申请(申请号10328543.1优先权日期：24.06.2003)的优先权，上述专利申请的公开内容以参考方式结合在本申请中。
为了提高以III/V族氮化物的化合物半导体材料为基的产生辐射的半导体结构，特别是以GaN半导体材料为基的产生辐射的半导体结构的内部效率，一个主要的前提条件是降低氮化物半导体材料中的缺陷密度。为此，一种大有前途的方法是提供与各个外延生长的产生辐射的半导体结构相同的材料系统构成的生长表面。在许多情况下，很难提供相应的基底，此外该相应的基底仅能以高的技术复杂度来制造，并且因此比通常应用的另一种替换基底，例如用于GaN基的产生辐射的半导体结构的SiC基底(或者说衬底)以及蓝宝石基底，明显昂贵。
在这点上，特别是每一个与产生辐射的半导体元件相适应的半导体结构均属于以III/V族氮化物的化合物半导体材料为基的产生辐射的半导体结构的组，这种半导体结构具有不同单一层构成的层序列，这个层序列包括至少一个单一层，而这个单一层具有III/V族氮化物的化合物半导体材料，优选来自于III/V族氮化物的化合物半导体材料系统InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)。当然也不排除化合物中可以含有In、Al和/或Ga和N之外的元素的可能性。这样的半导体结构可以例如具有常规的pn结，双异质结结构，单量子阱结构(SQW-结构)，多量子阱结构(MQW-结构)，对于本领域技术人员而言，这些结构都是熟知的，因此在此将不再进一步阐述。
本发明的目的是提供一种半导体芯片的制造方法，这种方法使在与那些从其上长出各个外延生长的半导体层序列的材料系统相同或相似的材料系统构成的生长表面上，用尽可能少的基底费用生长预期的半导体层序列成为可能。
这个目的通过具有权利要求1所述特征的方法来实现。
在从属权利要求2到16中给出了该方法的有利设计方案。
在根据本发明的方法中，生长基底晶圆与辅助载体晶圆结合。生长基底晶圆基本上包括特别是与那些作为功能半导体层堆叠的半导体层序列的基础的半导体材料系统具有相同的或者相似的晶格参数的半导体材料系统中的半导体材料。辅助载体晶圆对于高能电磁射线特别是激光射线是可穿透的。
在生长基底晶圆中形成一个平行于在生长基底晶圆与辅助载体晶圆之间的结合面的分离区。在被安置到辅助载体晶圆上之后，生长基底单元的一部分被沿着分离区分离，从而使得生长基底晶圆的一部分还保留在辅助载体晶圆上。生长基底晶圆的被分离部分可以有利地被用于制造其他的辅助载体晶圆/生长基底晶圆-结合物。
在生长基底晶圆被部分分离之后，形成了留在辅助载体晶圆上的生长基底晶圆部分的作为生长面的分离面，以用于后续使得半导体层堆叠的半导体层序列外延生长。
在外延生长面上，紧接着再次进行了用于半导体层堆叠的半导体层序列的外延生长。
在这些工艺步骤之后，芯片基底晶圆被安置到半导体层序列上，辅助载体晶圆被分离。
在将芯片基底晶圆安置到半导体层序列上之前，在一些情况下，可以涂布金属接触层和/或如薄膜发光二极管芯片的制造所必需的反射层或者层序列。
最后，在半导层序列与芯片基底晶圆的结合体被分离成单个分开的半导体芯片之前，在半导体层序列的与芯片基底晶圆背离的一侧涂布有电接触层，例如以接触金属的形式。
在一个有利的实施例中，在安置芯片基底晶圆之前，半导体层序列就已经被结构化为多个相邻的设置在辅助载体晶圆上的外延半导体层堆叠。之后至少在外延半导体层堆叠的侧面，至少部分设置有钝化材料。此外在需要的时候，在安置芯片基底晶圆之前，给外延半导体层序列设置电接触层。
分离区被优先地利用离子注入例如氢的离子注入的方法生成。
辅助载体基底与生长基底的结合体沿着分离区分开，特别是利用热分离的方法。这种方法例如US 5,374,564以及US 6,103,597中公开，其公开内容以参考形式结合在本申请中。
在涂布(叠置)半导体层序列之后，在一定的情况下在它的其它处理完成之后以及在安置芯片基底晶圆之后，辅助载体晶圆被分离。这种分离优先使用激光剥离方法实施。辅助载体晶圆将基本上完全地从半导体层序列或者说半导体层堆叠上分离。
这样来理解“基本上完全地”，即使得辅助载体晶圆被分离，使得其在半导体层序列或者说半导体层堆叠上只有这样一些残余，这些残余对于半导体层序列或者说半导体层堆叠不会导致损伤或者仅导致可以忽略不计的损伤。优选的是辅助载体晶圆被完全地分离。
辅助载体晶圆对于例如波长在360nm以下的电磁射线是可穿透的。
辅助载体晶圆在热膨胀系数方面优选与生长基底晶圆相匹配。
根据本发明的方法，辅助载体晶圆有利的必须尽可能不是单晶的，应优选为多晶的。
有利的是，利用氧化硅来形成生长基底晶圆与辅助载体晶圆之间的结合。
在半导体层序列以GaN为基的情况下，生长基底晶圆的材料优先也以GaN为基。辅助载体晶圆可以优选由蓝宝石和/或AlN构成。
用于半导体层序列的生长面优选借助于蚀刻和/或研磨被处理。
根据本发明的方法特别适合于制造缺陷减少的半导体结构，尤其适合于制造以III/V族氮化物的化合物半导体材料为基的缺陷减少的半导体结构。
在这点上，特别是每一个与产生辐射的半导体元件相适应的半导体结构均属于以III/V族氮化物的化合物半导体材料为基的产生辐射的半导体结构的组，这种半导体结构具有不同单一层构成的层序列，这个层序列包括至少一个单一层，而这个单一层具有III/V族氮化物的化合物半导体材料，优选来自于III/V族氮化物的化合物半导体材料系统InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)。以GaN为基的半导体结构例如具有至少一个半导体层，该半导体层包括InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)。
当然也不排除化合物中可以含有In、Al和/或Ga和N之外的其他元素的可能性。这样的半导体结构可以例如具有常规的pn结，双异质结结构，单量子阱结构(SQW-结构)，多量子阱结构(MQW-结构)，对于本领域技术人员而言，这些结构都是熟知的，在此将不再进一步阐述。
在生产过程中生长基底晶圆的被分离的部分被优选地应用以用于形成其他的半导体芯片并用于与其他辅助载体晶圆结合，根据前述方法从其上再一次分离一部分。有利的是，只要生长基底晶圆被用尽之前，就可以多次重复这种分离。
半导体层序列可以例如利用金属有机物化学气相外延(MOVPE)，分子束外延(MBE)和/或液相外延(LPE)或者其他常规方法制造。
通过上面详细说明的利用离子注入的分离区热分离例如GaN制成的生长基底晶圆的部分，以及通过激光剥离辅助载体以用于在热分离时的生长基底晶圆的残留部分，可以以低价格、在高价值的GaN准基底上制造尤其高功率的发光二极管。此外，通过缺陷减少的和晶格匹配的GaN准基底的应用，使得用于制造发光二极管的GaN基薄膜技术被最优化。
该方法的其他优点、实施方案以及改进方案在接下来的结合附图1a到2h所阐述的实施例中给出。
图1a到1i：根据第一实施例的方法的示意图；以及
图2a到2h：根据第二实施例的方法的示意图。
在示意图中相同的或者相同作用的部件用相同的标号表示。示意图没有根据比例进行绘制。
根据第一实施例的方法，制造了多个以III/V族氮化物的化合物半导体材料为基的发光二极管芯片。
首先，提供由氮化物基材料构成的例如由GaN制成的生长基底晶圆1。在生长基底晶圆1的内部形成一个基本平行于生长基底晶圆主面100的分离区4(参见图1a)。这个分离区被优选的利用离子注入的方法(例如氢)穿过生长基底晶圆1的主面100(通过箭头3示出)形成。分离区4位于生长基底晶圆1的注入离子的区域中。这种方法的原理例如在US 5,374,564以及US 6,103,597中公开。
接下来生长基底晶圆1与辅助载体晶圆2结合，更确切地说同时主面100朝向辅助载体晶圆2(参见图1b)。
辅助载体晶圆2对于高能量的电磁射线，特别是对于激光束是可穿透的，该激光束用于后面的激光剥离方法(如下所述)。辅助载体晶圆2优选对于360nm以下的波长范围是可透过的。优选的是，辅助载体晶圆2在热膨胀系数方面与生长基底晶圆1相匹配。
辅助载体晶圆2基本上由例如蓝宝石和/或AlN构成。辅助载体晶圆2有利的是多晶的。生长基底晶圆1与辅助载体晶圆2之间的结合例如利用氧化硅来形成。
之后，沿着分离区4，从分离区4看从辅助载体晶圆2背离的生长基底晶圆1的部分11被分开，优选是热分离(参见图1c)。这种方法的原理再一次例如在US 5,374,564以及US 6,103,597中公开。
这个经过前面所述的分离程序而露出的生长基底晶圆1的残留在辅助载体晶圆2上的部分12接下来例如利用蚀刻和/或研磨的方法处理，使得这个分离面作为生长面121，适合用于外延生长预定的半导体结构的半导体层序列5。
半导体层序列5被接下来例如利用金属有机物化学气相外延(MOVPE)的方法在外延生长面121上生长(参见图1d)。
在半导体层序列5的背离辅助载体基底2的一侧，涂布例如金属电接触层6。该接触层6可以例如由一种常规的适合于本文中的半导体材料系统的接触层材料构成。这样的接触层材料为本领域技术人员所熟知，在此就不再进一步地进行阐述。此外，如为了制造所谓的薄膜发光二极管芯片所需要的，在半导体层序列5与接触层6之间或者在接触层6上涂布反射层(图中未示出)。
接下来，半导体层序列5被例如利用掩模和蚀刻的方法结构化成多个半导体层堆叠51(Mesen)(参见图1e)。
在半导体层堆叠51的侧面接着涂布有钝化层9。该钝化层可以由常规的适合于本文中的半导体材料系统的钝化材料构成。这些钝化材料对于本领域人员是非常熟悉的，在此就不再进一步地进行阐述。
在这些工艺步骤之后，半导体层堆叠51在其背离辅助载体基底2的一侧例如通过粘合与机械性能相对稳定的芯片基底晶圆7相结合(图1f)，这个芯片基底晶圆7例如由Ge组成，也可以由其他适合的具有导电能力的芯片载体材料构成，例如GaAs。同样金属比如Mo或者Au在原则上也适合。
接下来利用激光束(在图1g中通过箭头10示出)贯穿辅助载体晶圆2并将辅助载体晶圆2从半导体层堆叠51上剥离下来。为此或者辅助载体晶圆与生长基底晶圆的残留部分之间的结合层，例如氧化硅粘合层，或者在结合层附近或者相对该结合层附近的界面处的半导体层可以有选择地进行热分解。可选择的是，在辅助载体晶圆2与生长基底晶圆1结合之前在辅助载体晶圆2上涂布一个牺牲层，这个牺牲层在剥离步骤中利用激光束分解。
借助于激光束在辐射期间结构中的热应力使在粘合面的裂纹扩展变得容易。
本发明方法所涉及的适合的激光剥离方法(也可以称为激光Lift-off方法)例如在WO 98/14986中公开，其公开内容以参考方式结合在本申请中。
在辅助载体晶圆2被剥离之后，半导体层堆叠51的显露侧完成处理，并可以在其上涂布例如电接触结构8，产生粗糙化和/或涂布钝化层(参见图1h)。
最后半导体层堆叠51与芯片载体晶圆7的结合体利用锯和/或断开半导体层堆叠51之间的芯片载体基底晶圆7的方法，分成单个的发光二极管20。(参见图1i)
在第二个实施例中直到涂布外延电子半导体层序列5之前的工艺步骤(参见图2a到2d)与第一个实施例(参见图1a到1d)的相应工艺步骤是相同的。
与第一个实施例不同的是，半导体层序列5可能在需要的情况下包括接触层6并且在安置芯片载体基底晶圆7之前不被结构化为半导体层堆叠51，而是先安置芯片载体基底晶圆7之后(参见图2e)再分离辅助载体晶圆2(参见图2f)。接触层6在图2d中只是用虚线表示而在图2e到2h中省略，因为在具体的例子中是不需要的。
芯片载体基底晶圆7的安置与辅助载体晶圆2的分离与上面所述的第一实施例中相应的工艺步骤是相似的。
辅助载体晶圆2被分离之后，外延的半导体层序列5被结构化为单个的半导体层堆叠51，并在半导体层堆叠51上涂布电接触层81、82(参见图2g)。其可以通过常规的掩模和蚀刻技术或者金属喷涂技术实现。
最后，半导体层堆叠51与芯片载体晶圆7的结合体例如利用锯和/或断开半导体层堆叠51之间的芯片载体基底晶圆7的方法分离为单一的发光二极管芯片20。(参见图2h)
本发明显然不会根据实施例通过例示性的描述而局限于该实施例。本发明更确切地说包括每一个新的特征和每一个特征的组合，其尤其包括不同权利要求中或者不同实施例的单个特点的每一个组合，甚至包括那些在权利要求中或在实施例中未显示地说明的相关特征或者相关组合。
Claims (16)
1.一种多个半导体芯片(20)的制造方法，特别是多个产生辐射的半导体芯片的制造方法，每个半导体芯片各具有至少一个外延方法制造的功能半导体层堆叠(51)，所述方法包括下列工艺步骤：
提供生长基底晶圆(1)，其基本上包括与那些作为功能半导体层堆叠(51)的半导体层序列(5)的基础的半导体材料系统具有相同或者相似晶格参数的半导体材料系统中的半导体材料；
在生长基底晶圆(1)中形成平行于生长基底晶圆(1)的主面(100)的分离区(4)；
将所述生长基底晶圆(1)与所述辅助载体晶圆(2)结合；
沿着分离区(4)，将从所述分离区(4)看背离辅助载体晶圆(2)的生长基底晶圆(1)的部分(11)分离；
在生长基底晶圆上的残留在辅助载体晶圆(2)上的部分(12)上形成生长面(121)，用于后续的半导体层序列(5)的外延生长；
在生长面(121)上外延生长半导体层序列(5)；
在半导体层序列(5)上安置芯片基底晶圆(7)；
分离辅助载体晶圆(2)，以及
将半导体层序列(5)和芯片基底晶圆(7)的结合体分离为相互分开的半导体芯片(20)。
2.根据权利要求1所述的方法，其中，在安置所述芯片基底晶圆(7)之前，所述半导体层序列(5)被结构化为多个相邻的设置在辅助载体晶圆(2)上的外延半导体层堆叠(51)。
3.根据权利要求2所述的方法，其中，至少在所述外延半导体层堆叠(51)的侧面至少部分设置有钝化材料(9)。
4.根据权利要求1到3中至少一项所述的方法，其中，在安置芯片基底晶圆(7)之前，所述外延半导体层序列(5)设置有电接触层(6)。
5.根据权利要求1到4中至少一项所述的方法，其中，借助于离子注入的方法形成分离区(4)。
6.根据权利要求5所述的方法，其中，将氢注入。
7.根据权利要求1到6中至少一项所述的方法，其中，从分离区(4)看生长基底晶圆(1)的从辅助载体晶圆(2)背离的部分(11)沿着分离区(4)被热分离。
8.根据权利要求1到7中至少一项所述的方法，其中，所述辅助载体晶圆(2)对于波长在360nm以下的电磁辐射是可穿透的。
9.根据权利要求1到8中至少一项所述的方法，其中，所述辅助载体晶圆对于高能量电磁辐射尤其是激光束是可穿透的。
10.根据权利要求9所述的方法，其中，所述辅助载体晶圆(2)可以利用激光剥离方法从半导体层序列(5)或者是从半导体层堆叠(51)上分离。
11.根据权利要求1到10中至少一项所述的方法，其中，所述辅助载体晶圆(2)在其热膨胀系数方面与生长基底晶圆(1)相匹配。
12.根据权利要求1到11中至少一项所述的方法，其中，所述辅助载体晶圆(2)是多晶的。
13.根据权利要求1到12中至少一项所述的方法，其中，所述生长基底晶圆(1)与所述辅助载体晶圆(2)之间的结合借助于氧化硅形成。
14.根据权利要求1到13中至少一项所述的方法，其中，所述半导体层序列(5)包括至少一种GaN基半导体层，生长基底晶圆(1)的材料也同样以GaN为基。
15.根据权利要求14所述的方法，其中，所述辅助载体晶圆(2)由蓝宝石和/或AlN构成。
16.根据权利要求1到15中至少一项所述的方法，其中，生长面(121)借助于蚀刻和/或研磨被处理，以用于半导体层序列(5)的外延生长。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10328543.1 | 2003-06-24 | ||
| DE10328543 | 2003-06-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1813347A true CN1813347A (zh) | 2006-08-02 |
| CN100492610C CN100492610C (zh) | 2009-05-27 |
Family
ID=33559742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800178916A Expired - Fee Related CN100492610C (zh) | 2003-06-24 | 2004-06-24 | 半导体芯片的制造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7329587B2 (zh) |
| EP (1) | EP1636836A1 (zh) |
| JP (1) | JP5021302B2 (zh) |
| KR (1) | KR101178361B1 (zh) |
| CN (1) | CN100492610C (zh) |
| DE (2) | DE112004001619D2 (zh) |
| TW (1) | TWI240434B (zh) |
| WO (1) | WO2005004231A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104937733A (zh) * | 2013-01-24 | 2015-09-23 | 欧司朗光电半导体有限公司 | 用于制造多个光电子器件的方法和光电子器件 |
| CN109390282A (zh) * | 2012-11-23 | 2019-02-26 | 奥斯兰姆奥普托半导体有限责任公司 | 用于将复合体分割成半导体芯片的方法和半导体芯片 |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7083993B2 (en) | 2003-04-15 | 2006-08-01 | Luminus Devices, Inc. | Methods of making multi-layer light emitting devices |
| US7667238B2 (en) | 2003-04-15 | 2010-02-23 | Luminus Devices, Inc. | Light emitting devices for liquid crystal displays |
| US7166871B2 (en) | 2003-04-15 | 2007-01-23 | Luminus Devices, Inc. | Light emitting systems |
| US7098589B2 (en) | 2003-04-15 | 2006-08-29 | Luminus Devices, Inc. | Light emitting devices with high light collimation |
| US7211831B2 (en) | 2003-04-15 | 2007-05-01 | Luminus Devices, Inc. | Light emitting device with patterned surfaces |
| US7417266B1 (en) | 2004-06-10 | 2008-08-26 | Qspeed Semiconductor Inc. | MOSFET having a JFET embedded as a body diode |
| DE102004062290A1 (de) | 2004-12-23 | 2006-07-06 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterchips |
| EP1681712A1 (en) | 2005-01-13 | 2006-07-19 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Method of producing substrates for optoelectronic applications |
| US20070045640A1 (en) | 2005-08-23 | 2007-03-01 | Erchak Alexei A | Light emitting devices for liquid crystal displays |
| KR101166922B1 (ko) * | 2005-05-27 | 2012-07-19 | 엘지이노텍 주식회사 | 발광 다이오드의 제조 방법 |
| US7608471B2 (en) * | 2005-08-09 | 2009-10-27 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and apparatus for integrating III-V semiconductor devices into silicon processes |
| DE102005061346A1 (de) | 2005-09-30 | 2007-04-05 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| CN101385145B (zh) * | 2006-01-05 | 2011-06-08 | 伊鲁米特克斯公司 | 用于引导来自led的光的分立光学装置 |
| DE102006007293B4 (de) * | 2006-01-31 | 2023-04-06 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper |
| KR101259991B1 (ko) | 2006-03-24 | 2013-05-06 | 서울옵토디바이스주식회사 | 화합물 반도체 소자 제조 방법 |
| DE102006061167A1 (de) * | 2006-04-25 | 2007-12-20 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement |
| US7885306B2 (en) * | 2006-06-30 | 2011-02-08 | Osram Opto Semiconductors Gmbh | Edge-emitting semiconductor laser chip |
| JP5003033B2 (ja) * | 2006-06-30 | 2012-08-15 | 住友電気工業株式会社 | ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法 |
| DE102006060410A1 (de) * | 2006-06-30 | 2008-01-03 | Osram Opto Semiconductors Gmbh | Kantenemittierender Halbleiterlaserchip |
| DE102006032488B4 (de) * | 2006-07-13 | 2008-09-25 | Infineon Technologies Ag | Verfahren zur Bearbeitung von Wafern |
| US20090275266A1 (en) * | 2006-10-02 | 2009-11-05 | Illumitex, Inc. | Optical device polishing |
| US8087960B2 (en) * | 2006-10-02 | 2012-01-03 | Illumitex, Inc. | LED system and method |
| DE102007030129A1 (de) | 2007-06-29 | 2009-01-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement |
| KR20100122485A (ko) * | 2008-02-08 | 2010-11-22 | 일루미텍스, 인크. | 발광체층 쉐이핑을 위한 시스템 및 방법 |
| DE102008009108A1 (de) * | 2008-02-14 | 2009-08-20 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterlasers sowie Halbleiterlaser |
| CN102106001B (zh) * | 2008-04-02 | 2014-02-12 | 宋俊午 | 发光器件及其制造方法 |
| US8182633B2 (en) | 2008-04-29 | 2012-05-22 | Samsung Electronics Co., Ltd. | Method of fabricating a flexible display device |
| KR101458901B1 (ko) | 2008-04-29 | 2014-11-10 | 삼성디스플레이 주식회사 | 가요성 표시 장치의 제조 방법 |
| KR100969159B1 (ko) * | 2008-07-09 | 2010-07-08 | 주식회사 실트론 | 질화물 반도체 기판의 제조 방법 |
| TW201034256A (en) * | 2008-12-11 | 2010-09-16 | Illumitex Inc | Systems and methods for packaging light-emitting diode devices |
| JP2010165927A (ja) * | 2009-01-16 | 2010-07-29 | Sumitomo Electric Ind Ltd | 発光素子用基板 |
| TWI396307B (zh) * | 2009-02-05 | 2013-05-11 | Huga Optotech Inc | 發光二極體 |
| US8198172B2 (en) * | 2009-02-25 | 2012-06-12 | Micron Technology, Inc. | Methods of forming integrated circuits using donor and acceptor substrates |
| US8449128B2 (en) * | 2009-08-20 | 2013-05-28 | Illumitex, Inc. | System and method for a lens and phosphor layer |
| US8585253B2 (en) | 2009-08-20 | 2013-11-19 | Illumitex, Inc. | System and method for color mixing lens array |
| WO2011069242A1 (en) * | 2009-12-09 | 2011-06-16 | Cooledge Lighting Inc. | Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus |
| US20110151588A1 (en) * | 2009-12-17 | 2011-06-23 | Cooledge Lighting, Inc. | Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques |
| US8334152B2 (en) * | 2009-12-18 | 2012-12-18 | Cooledge Lighting, Inc. | Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate |
| FR2967813B1 (fr) | 2010-11-18 | 2013-10-04 | Soitec Silicon On Insulator | Procédé de réalisation d'une structure a couche métallique enterrée |
| US8466046B2 (en) * | 2011-03-01 | 2013-06-18 | Infineon Technologies Ag | Method for fabricating a porous semiconductor body region |
| DE102011015725B4 (de) * | 2011-03-31 | 2022-10-06 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Vereinzeln eines Bauelementverbunds |
| JP2012230969A (ja) * | 2011-04-25 | 2012-11-22 | Sumitomo Electric Ind Ltd | ＧａＮ系半導体デバイスの製造方法 |
| DE102011113775B9 (de) | 2011-09-19 | 2021-10-21 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines optoelektronischen Bauelements |
| US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
| US8940620B2 (en) * | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
| KR101847941B1 (ko) | 2012-02-08 | 2018-04-11 | 삼성전자주식회사 | 반도체 발광소자 및 그 제조방법 |
| JP6024239B2 (ja) * | 2012-06-29 | 2016-11-09 | 株式会社豊田自動織機 | 半導体装置の製造方法 |
| US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
| DE102014116276A1 (de) * | 2014-11-07 | 2016-05-12 | Osram Opto Semiconductors Gmbh | Epitaxie-Wafer, Bauelement und Verfahren zur Herstellung eines Epitaxie-Wafers und eines Bauelements |
| DE102015100686A1 (de) * | 2015-01-19 | 2016-07-21 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip |
| DE102015107590A1 (de) * | 2015-05-13 | 2016-11-17 | Osram Opto Semiconductors Gmbh | Verfahren zur Verspiegelung von Mantelflächen von optischen Bauelementen für die Verwendung in optoelektronischen Halbleiterkörpern und oberflächenmontierbarer optoelektronischer Halbleiterkörper |
| US10014271B2 (en) * | 2015-11-20 | 2018-07-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of manufacturing the same |
| DE102015121056A1 (de) | 2015-12-03 | 2017-06-08 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl von Bauelementen und Bauelement |
| DE102017205635A1 (de) | 2017-04-03 | 2018-10-04 | 3D-Micromac Ag | Verfahren und Fertigungssystem zur Herstellung mikroelektronischer Komponenten mit Schichtaufbau |
| DE102018104785A1 (de) | 2018-03-02 | 2019-09-05 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl von transferierbaren Bauteilen und Bauteilverbund aus Bauteilen |
| US11342479B2 (en) | 2018-09-11 | 2022-05-24 | Facebook Technologies, Llc | Reducing bowing of materials before wafer-to-wafer bonding for LED manufacturing |
| US11056611B2 (en) | 2018-09-11 | 2021-07-06 | Facebook Technologies, Llc | Mesa formation for wafer-to-wafer bonding |
| US11145786B2 (en) | 2018-09-11 | 2021-10-12 | Facebook Technologies, Llc | Methods for wafer-to-wafer bonding |
| WO2024096487A1 (ko) * | 2022-10-31 | 2024-05-10 | 웨이브로드 주식회사 | 반도체 성장용 템플릿을 이용한 반도체 소자 제조 방법 |
| KR102601702B1 (ko) * | 2022-10-31 | 2023-11-13 | 웨이브로드 주식회사 | 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법 |
| KR102649711B1 (ko) * | 2022-12-02 | 2024-03-20 | 웨이브로드 주식회사 | 초박형 반도체 다이의 제조 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JP3409958B2 (ja) | 1995-12-15 | 2003-05-26 | 株式会社東芝 | 半導体発光素子 |
| FR2747506B1 (fr) | 1996-04-11 | 1998-05-15 | Commissariat Energie Atomique | Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques |
| DE19640594B4 (de) | 1996-10-01 | 2016-08-04 | Osram Gmbh | Bauelement |
| US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| DE19959182A1 (de) | 1999-12-08 | 2001-06-28 | Max Planck Gesellschaft | Verfahren zum Herstellen eines optoelektronischen Bauelements |
| DE10051465A1 (de) | 2000-10-17 | 2002-05-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis |
| JP3910010B2 (ja) | 2000-09-12 | 2007-04-25 | エス ケー シー 株式會社 | 有機電界発光素子 |
| FR2816445B1 (fr) | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
| FR2817394B1 (fr) | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| US6589857B2 (en) | 2001-03-23 | 2003-07-08 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method of semiconductor film |
| US7932111B2 (en) * | 2005-02-23 | 2011-04-26 | Cree, Inc. | Substrate removal process for high light extraction LEDs |
| US7341878B2 (en) * | 2005-03-14 | 2008-03-11 | Philips Lumileds Lighting Company, Llc | Wavelength-converted semiconductor light emitting device |
-
2004
- 2004-06-16 TW TW093117312A patent/TWI240434B/zh not_active IP Right Cessation
- 2004-06-24 EP EP04738778A patent/EP1636836A1/de not_active Ceased
- 2004-06-24 DE DE112004001619T patent/DE112004001619D2/de not_active Expired - Fee Related
- 2004-06-24 WO PCT/DE2004/001329 patent/WO2005004231A1/de active Application Filing
- 2004-06-24 DE DE102004030603A patent/DE102004030603A1/de not_active Ceased
- 2004-06-24 KR KR1020057024742A patent/KR101178361B1/ko active IP Right Grant
- 2004-06-24 CN CNB2004800178916A patent/CN100492610C/zh not_active Expired - Fee Related
- 2004-06-24 US US10/561,255 patent/US7329587B2/en not_active Expired - Fee Related
- 2004-06-24 JP JP2006515689A patent/JP5021302B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109390282A (zh) * | 2012-11-23 | 2019-02-26 | 奥斯兰姆奥普托半导体有限责任公司 | 用于将复合体分割成半导体芯片的方法和半导体芯片 |
| CN104937733A (zh) * | 2013-01-24 | 2015-09-23 | 欧司朗光电半导体有限公司 | 用于制造多个光电子器件的方法和光电子器件 |
| CN104937733B (zh) * | 2013-01-24 | 2017-09-01 | 欧司朗光电半导体有限公司 | 用于制造多个光电子器件的方法和光电子器件 |
| US9755114B2 (en) | 2013-01-24 | 2017-09-05 | Osram Opto Semiconductors Gmbh | Method for producing a plurality of optoelectronic components and optoelectronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1636836A1 (de) | 2006-03-22 |
| KR101178361B1 (ko) | 2012-08-29 |
| US20060211159A1 (en) | 2006-09-21 |
| CN100492610C (zh) | 2009-05-27 |
| JP5021302B2 (ja) | 2012-09-05 |
| WO2005004231A1 (de) | 2005-01-13 |
| JP2007524224A (ja) | 2007-08-23 |
| DE102004030603A1 (de) | 2005-02-10 |
| TWI240434B (en) | 2005-09-21 |
| DE112004001619D2 (de) | 2006-08-10 |
| US7329587B2 (en) | 2008-02-12 |
| TW200501462A (en) | 2005-01-01 |
| KR20060061305A (ko) | 2006-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100492610C (zh) | 半导体芯片的制造方法 | |
| KR101629984B1 (ko) | 광전 소자 제조 방법 및 광전 소자 | |
| CN1249820C (zh) | 氮化物半导体器件及其制造方法 | |
| KR101066760B1 (ko) | 양자 우물과 초격자를 가진 ⅲ족 나이트라이드계 발광 다이오드 구조 | |
| JP2809692B2 (ja) | 半導体発光素子およびその製造方法 | |
| US8188495B2 (en) | Gallium nitride-based compound semiconductor light emitting device | |
| CN100423300C (zh) | 辐射发射的半导体芯片及其制造方法 | |
| KR101963755B1 (ko) | 광전자 질화물-화합물 반도체 컴포넌트를 제조하기 위한 방법 | |
| CN1471733A (zh) | GaN基的半导体元件的制造方法 | |
| JPH10321911A (ja) | 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード | |
| CN1471735A (zh) | 在ⅲ-v族氮化物半导体基板上制作产生辐射的半导体芯片的方法以及产生辐射的半导体芯片 | |
| CN1802757A (zh) | 氮化物半导体发光器件 | |
| JP2013009013A (ja) | オプトエレクトロニクス半導体チップ、オプトエレクトロニクスモジュールおよびオプトエレクトロニクス半導体チップの製造方法 | |
| CN104810442A (zh) | 一种发光二极管外延片及其生长方法 | |
| CN101728462A (zh) | 多波长发光二极管及其制造方法 | |
| WO2019100064A1 (en) | Semipolar and nonpolar light-emitting devices | |
| KR102147587B1 (ko) | 완화 층 상에 성장된 ⅲ-질화물 발광 디바이스 | |
| CN1745458A (zh) | 薄膜半导体元器件和其制造方法 | |
| CN102403427A (zh) | 半导体发光器件及其制造方法 | |
| CN115579437A (zh) | 一种外延芯片结构 | |
| JP3792041B2 (ja) | 半導体素子及びその製造方法 | |
| CN103180971A (zh) | 生长于衬底上的iii族氮化物层 | |
| KR100793443B1 (ko) | 질화물계 화합물 반도체용 기판 구조체 및 그 제조방법 | |
| KR20090003384A (ko) | 질화물계 발광 소자 | |
| CN218215342U (zh) | 发光器件的结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090527 Termination date: 20190624 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |