CN102403427A - 半导体发光器件及其制造方法 - Google Patents

半导体发光器件及其制造方法 Download PDF

Info

Publication number
CN102403427A
CN102403427A CN2011102739758A CN201110273975A CN102403427A CN 102403427 A CN102403427 A CN 102403427A CN 2011102739758 A CN2011102739758 A CN 2011102739758A CN 201110273975 A CN201110273975 A CN 201110273975A CN 102403427 A CN102403427 A CN 102403427A
Authority
CN
China
Prior art keywords
cavity
layer
layer structure
threading dislocation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102739758A
Other languages
English (en)
Inventor
蒂姆·迈克尔·斯密顿
马修·泽维尔·先尼
陈伟新
瓦莱里·贝里曼-博斯奎特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102403427A publication Critical patent/CN102403427A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H01S5/04253—Electrodes, e.g. characterised by the structure characterised by the material having specific optical properties, e.g. transparent electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一种半导体发光器件包括设置在衬底上的半导体层结构。层结构包括置于第一层和第二层之间的有源区。一个或更多个空腔存在于层结构中，每个空腔与穿透位错相对应，并从层结构的上表面至少延伸穿过第二层和有源区。去除穿透位错所在处的材料提供了对穿透位错用作非辐射中心的趋势的有效抑制，由此改善了器件的光输出效率。该器件可以通过在一个或更多个穿透位错的部位处选择性蚀刻层结构以在所述部位或每个部位处形成引导空腔的第一步骤来制造。应用第二蚀刻步骤，以增加每个引导空腔的深度。

Description

半导体发光器件及其制造方法
技术领域
本发明涉及缺陷密度减小的半导体发光器件领域，更具体地，涉及一种半导体发光器件，例如发光二极管，其中从p-n结和有源区去除缺陷，于是导致高的光输出效率。本发明还涉及一种制造这种半导体发光器件的方法。
背景技术
发光二极管(LED)及其它半导体发光器件，例如激光二极管，是众多应用的关键部件，这些应用包括液晶显示器用的背光单元、汽车用的前照灯或普通照明。例如，基于氮化物半导体的蓝光和绿光LED(即，LED发射波长在蓝光或绿光的光谱区内)广泛应用于这些应用中。然而，这种LED的性能可能会由于存在穿透位错(threadingdislocation)而严重下降，因为穿透位错可以成为非辐射中心。这些穿透位错是LED晶体中一直穿过器件结构的线性缺陷。沉积在非同质(nonnative)衬底(例如蓝宝石、硅、碳化硅...)上的基于氮化物的LED通常表现出每单位面积的高密度穿透位错，典型地大约108-109cm-2。因此，期望降低LED结构中穿透位错的密度，或将它们的影响最小化以提高光输出效率。
用于降低LED中缺陷密度的已有方法是使用具有低位错密度的衬底例如自支撑(free-standing)GaN(参见X.A.Cao et al.，Appl.Phys.Lett.84，4313，2004)，或使用外延层过生长(ELOG)方法生长的衬底(参见US专利公布2002/0022290)。ELOG衬底或自支撑GaN衬底中的缺陷密度可以减小到105-106cm-2。然而，这种衬底当前是非常昂贵的，且无法在大晶片尺寸上应用。这些方法因此不适于大规模使用。
美国专利7,399,684中描述了用于制备低缺陷密度衬底的第二种方法，其中使用优先蚀刻(preferential etching)方法去除了缺陷。该方法包括：在衬底上生长外延层，然后对衬底的整个表面进行在非原位(ex-situ)蚀刻，以使得优先蚀刻该层的缺陷，最后在经过蚀刻的外延层和衬底上生长后续的外延材料层，以在衬底上形成LED结构。然而，该方法需要使用者停止LED的外延生长，从生长室取出LED晶片并执行蚀刻步骤。经过蚀刻的晶片之后送回生长室，并重新开始生长过程。这是耗费时间的，且不希望停止LED的生长，因为其可能在后续层的生长过程中引入新的缺陷。
T.Y.Park et al.在Electrochemical and Solid-state Letters，12(1)D3-D6(2009)中描述了用于抑制穿透位错的影响的第三种方法，该方法使用LED的上表面(例如，p-GaN表面)的化学蚀刻来对表面区附近的深施主-受体对的效应进行中和。作者报道，在正向偏压和反向偏压下缺陷导致的漏电流减小，且由于注入效率的增强而提高了光输出功率。然而，缺陷仅仅在LED的表面处被去除，且之后仍旧存在于LED的内部，尤其是量子阱有源区中。因此，辐射复合效率仍旧受到缺陷存在的显著影响。
Z.Fang et al.在Journal of Applied Physics 106，023517(2009)中描述另一种方法，该方法包括在外延生长过程中使用原位选择性蚀刻步骤以在InGaN量子阱中位错周围蚀刻出坑。该方法的优点是增加了发光效率，如由作者所报道的那样。然而，该原位蚀刻技术并未减小有源区上方外延层中的位错密度，并在LED的外延生长中增加了复杂的步骤。
最后，最后一种方法包括防止载流子到达包含穿透位错缺陷的区域，而不是减小LED结构的缺陷密度。例如，M.Y.Hsieh et al.在IEEEjournal of quantum electronics vol.44，no.5，May 2008中所描述的一种方法是在LED中制造InGaN-GaN多量子阱纳米棒结构。该方法包括：在LED顶部上沉积纳米颗粒掩膜，然后使用干法蚀刻工艺蚀刻样品穿过有源区来形成纳米棒。纳米棒的尺寸约为600nm高、直径100nm。该发明的优点在于由纳米棒提供对量子阱有源区中载流子的额外约束，于是，载流子不太可能移动至包含缺陷的有源区区域中且之后进行非辐射性复合。然而，制作纳米棒需要去除很大部分的LED区域，导致有源区的面积减小，并因此导致总的光输出强度减小。穿透位错仍然可以存在于纳米棒的一部分中，因为纳米棒的位置与LED顶部处的位错位置并非是对齐的。
US 2009/0029493涉及在发光器件中存在位错缺陷，并涉及与位错相关联的“坑”。其提出通过提供合适的“坑开放层”来开放(open)坑。所述器件的有源区于是生长在“坑开放层”上，使得有源区的层可以延伸到开放坑中。
US 2006/019209提出在衬底上生长层结构，之后在该结构中衬底具有高平均位错密度的区域中形成“槽”，使得器件仅仅存在于衬底中具有低平均位错密度的区域处。
US 6,329,667提出在层结构的生长过程中去除缺陷部位处的材料。所述结构在有源层生长之后从生长反应器中取出，使得有源层能够被蚀刻以形成凹陷或坑。在蚀刻过程之后，衬底送回至生长反应器以进行后续层的生长。该方法具有以上结合美国专利7,399,684列出的缺点。
EP 1,267,422提出一种方法，其总体上类似于在US 6,329,667中提出的方法，这也需要打断生长过程以允许在位错部位处蚀刻部分生长的结构。与US 6,329,667相比，EP 1,267,422还提出在有源层上生长低温AlGaN阻挡层71，然后再取出部分生长的结构以进行蚀刻，以防止当器件结构在蚀刻之后送回至反应器时InGaN层劣化。该方法也具有以上结合美国专利7,399,684列出的缺点。
发明内容
本发明的第一方面提供了一种半导体发光器件，包括：衬底；置于衬底上的半导体层结构，包括置于衬底上的第一层、第二层以及置于第一层和第二层之间用于光发射的有源区；和层结构中的一个或更多个空腔，所述空腔或每个空腔与总体延伸穿过层结构的至少第一类型的相应穿透位错相对应，且所述空腔或每个空腔从层结构的上表面延伸穿过至少第二层和有源区。
由于空腔延伸穿过有源区，并因此延伸穿过层结构中在有源区上方的层(其中位于有源区“上方”的层位于有源区与衬底相反的一侧)，本发明与比现有技术相比对穿透位错用作非辐射中心的趋势提供了有效得多的抑制(在现有技术中仅仅在器件表面处或仅仅在有源区处去除缺陷)，由此得到表现出改进光发射效率的发光器件。
在层结构中不存在穿透位错的部位处，可以不形成空腔。
在层结构中存在第二类型的穿透位错的部位处，可以不有意地形成空腔。在层结构中可能存在多于一种类型的位错(例如，氮化物材料中存在三种不同类型的穿透位错，即螺旋式、混合式和边缘式穿透位错)，且在本发明应用于这种层结构的情况下，本发明可以去除层结构中存在的所有类型位错，或者替代地，本发明可以去除仅仅一种或更多种选定类型的位错而使至少一种其他类型的位错不受影响或基本上不受影响。例如，在本发明应用于氮化物层结构的情况下，可以设置成去除仅仅一种类型的穿透位错、仅仅两种类型的穿透位错或所有三种类型的穿透位错。如果仅仅需要从层结构去除某种类型的穿透位错，这可能是有利的。例如，在本发明应用于氮化物层结构的情况下，可能期望仅仅去除纯螺旋式穿透位错，因为它们被认为是LED中反向偏置泄漏的主要来源(X.A.Cao et al.，Journal of Crystal Growth 264(2004)172-177)并且也可能是有源区中非辐射性复合的原因(U.Jahn et al.，Phys.Rev.B81，125314(2010))——于是，仅仅去除纯螺旋式穿透位错应当明显地改善器件性能，而同时使从层结构中去除的材料量最小化。
所述空腔或每个空腔可以延伸至第一层中。事实上，所述空腔或每个空腔可以完全地延伸穿过第一层并到达器件衬底中。
器件可以包括设置在所述空腔或每个空腔中的非导电材料。
器件可以包括发光二极管。替代地，器件可以包括激光二极管。
本发明的第二方面提供了一种制造半导体发光器件的方法，半导体发光器件具有置于衬底上的半导体层结构，层结构包括置于衬底上的第一层、第二层以及置于第一层和第二层之间用于光发射的有源区，该方法包括：
在层结构至少第一类型的相应穿透位错所在的一个或更多个部位，从层结构选择性地去除材料，以在层结构中形成空腔，空腔至少延伸穿过第二层和有源区。
如上所述，通过形成延伸穿过有源区并因此穿过层结构中有源区上方的层的空腔(其中位于有源区“上方”的层位于有源区与衬底相反的一侧)，本发明与比现有技术相比对穿透位错用作非辐射中心的趋势提供了有效得多的抑制(在现有技术中仅仅在器件表面处或仅仅在有源区处去除缺陷)，由此得到表现出改进光发射效率的发光器件。
根据本发明，在半导体层结构的生长完成之后，从半导体层结构去除材料。因此不需要如US 7,399,684中所提出的或由Fang等提出的方法(见前文)中那样中断和重新开始外延生长过程。原理上，在层结构中形成空腔之后仅仅需要的处理步骤是沉积电极和将晶片切成独立的器件(在下文描述的某些优选实施例中，电极层的沉积可以与在层结构中形成空腔相结合)。
在层结构中没有穿透位错的部位处，可以不形成空腔。不像由Hsieh等提出的方法那样(见前文)，仅仅从层结构中存在位错的部位处有意地去除材料。
在层结构中存在第二类型的穿透位错的部位处，可以不有意地形成空腔。
该方法可以包括在衬底上形成层结构，然后从层结构去除材料以形成空腔。
从层结构去除材料可以包括蚀刻层结构。
该方法可以包括第一蚀刻步骤：在相应穿透位错所在的所述一个或更多个部位处，选择性地蚀刻层结构，以在所述部位或每个部位处形成引导空腔。例如，使用在所述部位处优先作用于层结构的上层的蚀刻处理，是仅仅在穿透位错所在的部位处选择性地蚀刻层结构的一种方便方式。
该方法可以包括第二蚀刻步骤：增加所述引导空腔或每个引导空腔的深度，使得所述空腔或每个空腔至少延伸穿过第二层和有源区。期望使用从层结构去除材料的两步骤处理可以导致更少的材料从层结构去除，并在期望提供具有高输出功率的发光器件(例如，高亮度LED)的应用中是有优势的。
第二蚀刻步骤可以包括：通过置于层结构的表面上的掩模，蚀刻层结构。
该方法可以包括：在层结构的表面上设置掩模层，并在第一蚀刻步骤中形成引导空腔的所述部位或每个部位处选择性地去除掩模层，以形成掩模。
该方法可以包括：在层结构的表面上沉积抗蚀剂层；对抗蚀剂层进行平坦化，使得仅仅沉积在所述引导空腔或每个引导空腔中的抗蚀剂材料保留；在层结构的表面上沉积掩模层；和执行剥离步骤，以去除沉积在所述引导空腔或每个引导空腔中的抗蚀剂材料，从而形成掩模。
替代地，该方法可以包括在层结构的表面上选择性地设置掩模层，掩模层没有设置在第一蚀刻步骤中形成引导空腔的所述部位或每个部位处。
掩模可以是电极层。
第二蚀刻步骤可以是干法蚀刻步骤。
该方法可以包括在所述空腔或每个空腔中设置非导电材料。
本发明的第三方面提供了一种由第二方面的方法形成的半导体发光器件。第三方面的器件例如可以包括发光二极管或激光二极管。
本发明描述了半导体发光器件，其中从p-n结和有源区去除穿透位错，并因此表现出高的光输出效率。因此，本发明通过提供已经去除大部分缺陷的高效率LED，解决了上述问题，。
根据本发明的一个方面，穿透位错通过湿法蚀刻和干法蚀刻的组合来去除。
根据本发明的另一方面，发光器件以(Al，In，Ga)N材料系制造。
结合附图，考虑以下对本发明的详细描述，将更容易理解本发明的前述和其它的目的、特征和优势将。
附图说明
在此仅以示例的方式参照附图来描述本发明的优选实施例，在附图中：
图1是示出根据本发明第一实施例的氮化物发光二极管的剖视图，其中从有源区和p-n结去除了穿透位错。
图2是根据本发明第一实施例的发光二极管的俯视图。穿透位错已经去除的区域在顶部p电极上是可见的并表现出六角形状。
图3是用在本发明优选实施例中的处理步骤的流程图。
图4(a)-4(f)进一步示出在图3的每个处理步骤之后的LED结构示意图。
图5(a)-5(c)示出根据本发明另一实施例的制造方法的主要步骤。
具体实施方式
本发明涉及LED制造的优选实施例仅仅是示例性的。然而，本发明不限于用于LED，也可以用于其它半导体发光器件，例如激光二极管。
本发明的器件可以通过任何合适的方式以及在任何合适的衬底上来生长，衬底包括但不限于任何取向的蓝宝石、GaN或SiC。优选的生长方法可以是MOVPE(金属有机气相外延)，但是可以使用任何其它合适的生长方法，例如HVPE(混合气相外延)或MBE(分子束外延)。
根据本发明第一实施例的发光器件参照图1进行描述。图1示出穿过以(Al，In，Ga)N材料系制造的发光二极管的示意性剖视图，其中根据本发明，已经从器件的p-n结和有源区去除了穿透位错。图1的发光二极管包含衬底101，例如可以是蓝宝石衬底101。由多个半导体层形成的半导体层结构设置在衬底101上。在图1的示例中，该层结构包括置于衬底101上的第一层102、具有一个或更多个层且置于第一层102上的有源区104以及置于有源区104上的第二层105。第一层和第二层通常具有相反的导电类型，从而在器件结构中建立p-n结。
更详细地，在图1的器件中，第一层102是以(Al，Ga，In)N材料系制成的n型层102，并置于衬底101的顶部上。有源区104置于层102的顶部上。第二层105是置于有源区104部分上的p型(Al，Ga，In)N层105。在层105的顶面上是p电极106，其可以包括多层。在p电极106顶部上是p型焊盘电极107a，n型焊盘电极107b设置在层102中不存在有源区104的一部分表面上。(“(Al，Ga，In)N层”或“(Al，Ga，In)N材料系的层”意味着具有通式AlxGayInzN的层，其中0≤x≤1，0≤y≤1，0≤z≤1且x+y+z＝1。)
N型层102、有源区104和p型层105的厚度和成分可以是常规的，将不再详细描述。而且本发明不限于用于恰好具有图1中示出结构的器件，且该器件结构可以包括其它的层，例如但不限于置于衬底101与第一层102之间的缓冲层和/或第二层105之上的覆盖层。
发光二极管结构可能包含高密度的穿透位错103。例如，在生长于蓝宝石衬底上的发光二极管中穿透位错的密度通常在约108-109cm-2。另外，可以区分三种不同类型的位错：纯螺旋式位错(screw dislocation)，占总位错的约10-20％；混合式位错，占总位错的约30％；以及纯边缘位错(edge dislocation)，占总位错的约50％(参见U.Jahn等在PhysicalReview B 81，125314，2010中发表的文章)。然而，之前给出的不同类型位错的百分比可以变化，在此仅以示例的方式给出。
然而，本发明不要求器件结构包含任何特定密度的位错。例如，在本发明的另一实施例中，发光二极管结构可以包含小于108cm-2的穿透位错密度。
根据本发明，在有源区104中以及在包含p型层105和n型层102一部分的p-n结中存在的穿透位错103(或者，如下文更详细所述，至少第一类型的穿透位错103)通过优先蚀刻而被去除，以给出各个蚀刻区域108(或“空腔”)，蚀刻区域108(或“空腔”)从器件结构的上表面至少延伸穿过有源区104且优选地穿过作为该器件的p-n结的下层的n型层102的一部分。这在图1中示出。尽管图1中未示出，但是事实上蚀刻区域或空腔108中的一些或全部可以延伸穿过n型层102的整个厚度并进入衬底中。(在此使用的术语“上”和“下”针对如图1所示取向的器件，从而器件的“上”表面是器件离衬底最远的表面；然而，使用术语“上”和“下”并不意味着本发明需要器件如图1所示取向。)
图2是图1的发光器件的俯视图，其中表示出蚀刻区域108。蚀刻区域可以是任何尺寸，但是蚀刻区域108的优选直径在100nm和2000nm之间。蚀刻区域的深度通常在约300-700nm或任何其它合适的尺寸，以使得蚀刻区域的底部延伸到n型层102中。
图1示例性地示出器件结构中的两个穿透位错103，这两个穿透位错103被去除以给出延伸穿过器件结构并到达n型层102中的刻蚀区域108。实际器件中存在的穿透位错的典型密度意味着可能不能以这种方式去除器件结构中的每个穿透位错。于是，在第二实施例中，有源区和p-n结中存在的穿透位错中超过1％被去除，因此发光器件表现出改进的发光效率。优选地，所有穿透位错中超过10％被去除，尤其优选地，所有穿透位错或基本上所有穿透位错被去除。
接下来描述本发明制造所用处理步骤中的可能选择之一。
图3是示出根据本发明一个实施例的制造方法中所使用的处理步骤的流程图。
方框301表示出图1中的器件结构的p型层105的表面处的缺陷的选择性蚀刻步骤(如下文所述，电极106或电极焊盘107a尚未形成)。方框301的蚀刻在缺陷处优先作用于图1中的外延层105，从而在每个穿透位错的位置处形成引导(pilot)空腔。“引导”空腔形成在期望提供蚀刻区域或空腔108的部位(即，形成于位错所在的位置处)。其被称为“引导”空腔，这是因为其深度远小于蚀刻区域或空腔108的期望深度(例如，在图4(a)的示例中，“引导”空腔没有延伸到有源区104中，而是整个地包含在p型层105内)。根据下面的描述将清楚，在引导空腔形成之后，增加其深度以形成至少延伸穿过有源区104的刻蚀区域或空腔108。
在本实施例中，优先蚀刻通过浸没在熔融KOH中、或王水(由盐酸和硝酸构成的溶液)中、或KOH/NaOH的混合物中、或H3PO3中或任何其它合适的湿法蚀刻溶液中来实现。可选地，优先蚀刻可以通过以下方式进行：通过RIE(反应离子蚀刻)、或ICP(感应耦合等离子体蚀刻)、或化学辅助离子束蚀刻或其它任何合适的干法蚀刻工艺，对p型层105的表面进行干法蚀刻。
方框302表示在样品顶部上沉积抗蚀剂层的步骤。抗蚀剂可以但不限于PMMA或适用于剥离工艺的任何其它材料。
方框303表示抗蚀剂层的平坦化步骤。该步骤包括从图1中的顶部p型层105的表面去除抗蚀剂。抗蚀剂可以通过使用RIE或ICP的干法蚀刻或通过任何其他合适的方法来去除。于是，在对抗蚀剂层进行平坦化之后，仅仅是方框301中详细描述的优先蚀刻处理步骤形成的引导空腔填充有抗蚀剂。
方框304表示沉积图1的p电极106的步骤。p电极106可以是但不限于透明的电流扩散层(如氧化铟锡)或不透明金属接触件(如镍-金或钛-金)。
方框305表示进行剥离处理的步骤。剥离处理可以通过在超声浴器中使用丙酮或通过任何其它合适的方法来实现。由于方框305，位于包含剥离抗蚀剂的空腔上方的p电极部分被去除。
方框306表示进行进一步蚀刻(例如干法蚀刻)的步骤，该步骤使得由方框301的蚀刻形成的每个引导空腔的深度增加以便形成延伸穿过p型层105、穿过有源区并进入n型层2中的空腔108。该步骤因此包括在一个或更多个的穿透位错所在部位处(因为在方框301中在穿透位错的位置处形成引导空腔)从器件结构选择性地去除材料。在本实施例中，干法蚀刻通过ICP或RIE或其它合适的干法蚀刻工艺对表面进行干法蚀刻来实现。另外，在本实施例中，p电极106在进行干法蚀刻处理时用作掩模。
图4(a)-4(f)还示出根据图3的方法的发光器件(在该示例中是LED)的制造步骤。具体地，图4(a)示出了在方框301所表示的在p型层105的表面处优先蚀刻缺陷以形成引导空腔的步骤之后的LED结构。图4(b)示出在方框302所表示的沉积抗蚀剂之后的结构。图4(c)示出在方框303所表示的平坦化处理之后的结果，其中抗蚀剂109仅留在由优先蚀刻处理形成的引导空腔中。图4(d)示出在方框304所表示的沉积p电极层106之后的结构。图4(e)示出在方框305所表示的剥离处理之后的结果。图4(f)示出在方框306所表示的用于增加引导空腔的深度以形成至少延伸穿过有源区104的蚀刻区域或空腔108的干法蚀刻步骤之后的结构。
应当理解，本发明不限于如图3和图4(a)-4(f)所示的确切方法。例如，在器件结构中在p型层105之上存在覆盖层的情况下，假定所述覆盖层易于蚀刻，则覆盖层和p型层105可以通过第一蚀刻步骤来蚀刻。例如，在p型层105之上存在半导体材料的覆盖层的情况下，则刻蚀可以如下方式进行：覆盖层和p型层105都在第一蚀刻步骤301中被蚀刻，以使得引导空腔延伸穿过覆盖层并延伸到p型层105中。可选地，第一蚀刻步骤可以仅仅蚀刻覆盖层或覆盖层的一部分，以使得引导空腔仅仅延伸到覆盖层中，从而p型层105直到第二蚀刻步骤才被蚀刻。
在另一实施例中，也可以沉积与p电极不同的另一种材料作为用于干法蚀刻处理的硬掩模。在这种情况下，如图4(b)-4(e)所示的序列重复，但是在p电极顶部上沉积有另一种材料(如SiO2)。例如，图4(b)-4(e)的步骤可以重复，以使得存在两个剥离处理(第一剥离处理用于将p电极图案化，第二剥离处理用于对SiO2进行图案化以形成用于图4(f)的第二蚀刻步骤的掩模)。可选地，即使当不同于p电极的另一种材料被沉积作为用于干法蚀刻处理的硬掩模时，也可以只使用一个剥离步骤——在该情况下，附加的掩模和p电极将在该剥离步骤过程中被去除(总而言之，方法步骤将是沉积抗蚀剂、平坦化抗蚀剂、沉积p电极材料、沉积掩模材料、进行剥离、然后进行第二蚀刻)。另一种选择可以是沉积p电极材料、沉积抗蚀剂、平坦化、沉积掩模材料、进行剥离以对掩模材料进行图案化、然后进行第二蚀刻——以使得经过图案化的掩模用于蚀刻p电极和层结构两者。
在本发明的另一实施例中，如图4(b)、图4(c)和图4(d)所示的制造步骤可以通过将p电极直接沉积在LED上以使得没有(或非常少的)电极材料沉积在蚀刻区域108中来避免。这例如可以通过如下方式来实现：将LED结构安装在热蒸发器中，以使得将要沉积p电极的结构表面基本上平行于p电极材料沉积所沿的方向。根据该实施例的制造工艺的主要步骤如图5(a)-5(c)所示。图5(a)示出在优先蚀刻p型层105表面处的缺陷之后的LED结构，并因此总体上对应于图4(a)。图5(b)示出安装在热蒸发器中以使得生长表面与从源110的材料沉积的总体方向成一倾角或基本上平行的LED结构(LED结构可以取向成与用于在图5(a)中优先蚀刻缺陷的取向成90度(或任何其他合适的角度))。因此，当蒸发用于制作p电极层106的材料时，则材料沉积在LED结构的表面上，而没有沉积到在图5(a)中的LED结构的表面中形成的蚀刻孔中。可以看出，图5(b)的结构总体上对应于图4(e)的结构，其中p电极材料在p层105在图4(a)或图5(a)中蚀刻所在的位置处不存在——但是图5(a)-5(c)的方法使用电极材料的选择性沉积，而图5(a)-5(c)的方法将电极材料沉积在器件结构的整个上表面上，之后将电极材料从所选择的区域中去除。
最后，图5(c)示出在穿过有源区104的干法蚀刻之后的结构，可以看出其对应于图4(f)的结构。
在本发明的另一实施例中，LED台(mesa)可以使用光刻和ICP蚀刻或任何其它合适的方法来形成，以便将n型焊盘电极107b沉积在n型层102上，如图1或图2所示。
另外，在本发明的另一实施例中，样品可能需要另外的处理步骤以便降低由于存在表面态和等离子体所导致缺陷而造成的结泄漏和非辐射性复合(关于表面态和等离子体所导致缺陷的更详细内容，参见H.S.Yang等在Applied Physics Letters 86，102104，2005上的文章以及H.M.Kim等在Electrochemical Solid State Letters 7，G241，2004上的文章)。所述另外的处理步骤例如可以包括样品在氮条件下热退火或任何其它合适的方法(例如，参见Y.Yang等发表在Applied Physics Letters 95，011109，2009的文章，可以得到关于抑制表面泄漏电流的方法的一些示例)。
在本发明的另一实施例中，图1的空腔108可以填充有非导电材料，或填充有非导电层的组合。非导电层可以是但不限于电介质材料例如硅石或旋涂玻璃，或由例如铈掺杂的钇铝石榴石、SiAlON、硒化镉、硫化镉、(In，Ga)N或磷化铟制成的荧光或纳米荧光材料。
尽管已经参照特定的优选实施例描述了本发明，但是显然本领域技术人员将能够通过阅读和理解本说明书得出等价物和修改方案。本发明包括所有这些等价物和修改方案，并仅由所附的权利要求的范围来限定。
例如，尽管本发明已经参照以(Al，In，Ga)N材料系制造发光器件进行了描述，但是本发明不限于此并可以用于其它材料系。
作为另一示例，本发明不限于参照图3进行描述的两步式蚀刻处理。在原理上，空腔108可以使用“一步式”方法形成，该“一步式”方法仅仅具有一个从层结构去除材料的步骤，在该一个步骤中，从层结构中去除足够的材料以形成从层结构的表面至少延伸穿过有源区的空腔。(这例如可以通过以下方式来实现：持续进行由图3中的方框301所表示的穿透缺陷的选择性蚀刻，直至所得到的空腔延伸穿过层105且穿过有源区。)使用“一步式”方法可以使得本发明更易于实施。然而，同使用诸如图3的处理这样的两步式处理来形成空腔108相比，预期使用“一步式”方法形成空腔108将需要从层结构去除更多的材料——这可能在期望提供高输出功率的发光器件(例如，高亮度LED)的应用中是不利的。因此，在期望所获得的发光器件具有高光学输出功率的情况下，使用两步式处理如图3的处理优于使用一步式处理。
作为另一示例，上述实施例涉及通过试图形成去除所有穿透位错(或在实践中尽可能多地去除穿透位错)的空腔，来去除器件结构中的所有或基本上所有的穿透位错。然而，本发明不限于此。如上所述，氮化物材料中存在三种不同类型的穿透位错，即螺旋式、混合式和边缘式。在本发明的另一实施例中，空腔可以与至少第一类型的穿透位错对应地形成，而没有空腔形成在第二类型的穿透位错所在的部位处。例如，空腔或每一空腔108可以与第一类型的穿透位错相对应，即可以形成空腔以去除所有第一类型的穿透位错(例如，螺旋式、混合式和边缘式穿透位错中的一种)(或在实际中尽可能多地去除该一种类型的穿透位错)，而使另两种类型的位错不受影响或基本上不受影响。如果仅仅需要从LED去除一种类型的穿透位错，即例如仅仅期望从LED结构去除具有螺旋分量的穿透位错，这可以是有利的。为了实现该实施例，图3的方框301中表示的优先蚀刻步骤可以设置为：通过蚀刻参数的仔细选择，来仅仅在一种类型的穿透位错的部位处形成引导空腔(或至少优先在一种类型的穿透位错的部位处形成引导空腔)。
在本发明的另一实施例中，空腔108可以与两种类型的穿透位错相对应，即可以形成空腔以去除所有两种类型的穿透位错(或在实际中尽可能多地去除两种所选类型的穿透位错)，而使第三种类型的位错不受影响或基本上不受影响。这可以通过如下方式来实现：设置图3的方框301所表示的蚀刻步骤，以仅仅在两种类型的穿透位错的部位处(或优先在两种类型的穿透位错的部位处)形成引导空腔。可选地，步骤301可以以不同的蚀刻参数重复两次，第一次用于在一种类型的穿透位错的部位处形成引导空腔，第二次用于在另一种类型的穿透位错的部位处形成引导空腔。
另外，在原理上，本发明不限于使用蚀刻从层结构去除材料，可以使用从层结构去除材料的其它方法。
另外，尽管由本发明所解决的问题具体参照每单位面积穿透位错密度为约108-109cm-2的器件进行了描述，但是本发明不限于用于具有该特定的每单位面积位错密度的器件，并可以应用于具有任何每单位面积位错密度的器件。
如此描述了本发明，显然本发明可以以多种方式变化。这种变化不应被认为是脱离了本发明的精神和范围，且对于本领域技术人员显而易见的所有这种修改方案应包括在所附权利要求的范围内。

Claims (22)

1.一种半导体发光器件，包括：
衬底；
置于衬底上的半导体层结构，所述半导体层结构包括置于衬底上的第一层、第二层以及置于第一层和第二层之间用于光发射的有源区；和
层结构中的一个或多个空腔，所述空腔或每个空腔与总体延伸穿过层结构的至少第一类型的相应穿透位错相对应，且所述空腔或每个空腔从层结构的上表面延伸穿过至少第二层和有源区。
2.根据权利要求1所述的器件，其中在层结构中不存在穿透位错的部位处，不形成空腔。
3.根据权利要求1所述的器件，其中在层结构中存在第二类型的穿透位错的部位处，不形成空腔。
4.根据权利要求1所述的器件，其中所述空腔或每个空腔延伸至第一层中。
5.根据权利要求1所述的器件，包括设置在所述空腔或每个空腔中的非导电材料。
6.根据权利要求1至5中任一项所述的器件，其中所述器件包括发光二极管。
7.根据权利要求1至5中任一项所述的器件，其中所述器件包括激光二极管。
8.一种制造半导体发光器件的方法，所述半导体发光器件具有置于衬底上的半导体层结构，所述层结构包括置于衬底之上的第一层、第二层以及置于第一层和第二层之间用于光发射的有源区，所述方法包括：
在层结构中至少第一类型的相应穿透位错所在的一个或更多个部位，从层结构选择性地去除材料，以在层结构中形成空腔，所述空腔至少延伸穿过第二层和有源区。
9.根据权利要求8所述的方法，其中在层结构中不存在穿透位错的部位处，不形成空腔。
10.根据权利要求8所述的方法，其中在层结构中存在第二类型的穿透位错的部位处，不形成空腔。
11.根据权利要求8所述的方法，包括在衬底上形成层结构。
12.根据权利要求8所述的方法，其中从层结构去除材料包括蚀刻层结构。
13.根据权利要求12所述的方法，包括第一蚀刻步骤：在相应穿透位错所在的所述一个或更多个部位处，选择性地蚀刻层结构，以在所述部位或每个部位处形成引导空腔。
14.根据权利要求13所述的方法，包括第二蚀刻步骤：增加所述引导空腔或每个引导空腔的深度，使得所述空腔或每个空腔至少延伸穿过第二层和有源区。
15.根据权利要求14所述的方法，其中第二蚀刻步骤包括：通过置于层结构的表面上的掩模，蚀刻层结构。
16.根据权利要求15所述的方法，包括：在层结构的表面上设置掩模层，并在第一蚀刻步骤中形成引导空腔的所述部位或每个部位处选择性地去除掩模层，以形成掩模。
17.根据权利要求15所述的方法，包括：
在层结构的表面上沉积抗蚀剂层；
对抗蚀剂层进行平坦化，使得仅仅沉积在所述引导空腔或每个引导空腔中的抗蚀剂材料保留；
在层结构的表面上沉积掩模层；
执行剥离步骤，以去除沉积在所述引导空腔或每个引导空腔中的抗蚀剂材料，从而形成掩模。
18.根据权利要求15所述的方法，包括在层结构的表面上选择性地设置掩模层，所述掩模层没有设置在第一蚀刻步骤中形成引导空腔的所述部位或每个部位处。
19.根据权利要求15所述的方法，其中掩模是电极层。
20.根据权利要求14所述的方法，其中第二蚀刻步骤是干法蚀刻步骤。
21.根据权利要求8所述的方法，包括在所述空腔或每个空腔中设置非导电材料。
22.一种由根据权利要求8至21中任一项所述的方法形成的半导体发光器件。
CN2011102739758A 2010-09-16 2011-09-15 半导体发光器件及其制造方法 Pending CN102403427A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1015518.2A GB2483689A (en) 2010-09-16 2010-09-16 A method of reducing the density of threading dislocations in light emitting devices, by the selective creation of cavities
GB1015518.2 2010-09-16

Publications (1)

Publication Number Publication Date
CN102403427A true CN102403427A (zh) 2012-04-04

Family

ID=43065346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102739758A Pending CN102403427A (zh) 2010-09-16 2011-09-15 半导体发光器件及其制造方法

Country Status (3)

Country Link
US (1) US20120068196A1 (zh)
CN (1) CN102403427A (zh)
GB (1) GB2483689A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950752B2 (en) 2016-02-25 2021-03-16 Osram Oled Gmbh Method of producing a radiation-emitting semiconductor chip and radiation-emitting semiconductor chip
CN112635628A (zh) * 2020-12-21 2021-04-09 河北工业大学 一种深紫外半导体发光二极管外延结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184342B1 (en) * 2014-08-28 2015-11-10 Mikro Mesa Technology Co., Ltd. Light-emitting diode
DE102022104563A1 (de) 2022-02-25 2023-08-31 Ams-Osram International Gmbh Verfahren zur herstellung einer halbleiterstruktur und halbleiterstruktur

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329667B1 (en) * 1999-02-09 2001-12-11 Pioneer Corporation Nitride semiconductor light emitting device and manufacturing method thereof
EP1267422A2 (en) * 2001-06-12 2002-12-18 Pioneer Corporation Nitride semiconductor device and method for manufacturing the same
US20040232436A1 (en) * 2003-03-28 2004-11-25 Tzong-Liang Tasi Compound semiconductor optoelectronic device
US20040245540A1 (en) * 2003-02-07 2004-12-09 Masayuki Hata Semiconductor device and method of fabricating the same
US20050116243A1 (en) * 2003-12-01 2005-06-02 Atsunori Mochida Semiconductor laser device and its manufacturing method
US20060192209A1 (en) * 2005-02-03 2006-08-31 Osamu Maeda Optical integrated semiconductor light emitting device
US20090267098A1 (en) * 2008-04-24 2009-10-29 Sung Min Choi Semiconductor light emitting device
US7611917B2 (en) * 2005-04-29 2009-11-03 Cree, Inc. Methods of forming light emitting devices with active layers that extend into opened pits

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329667B1 (en) * 1999-02-09 2001-12-11 Pioneer Corporation Nitride semiconductor light emitting device and manufacturing method thereof
EP1267422A2 (en) * 2001-06-12 2002-12-18 Pioneer Corporation Nitride semiconductor device and method for manufacturing the same
US20040245540A1 (en) * 2003-02-07 2004-12-09 Masayuki Hata Semiconductor device and method of fabricating the same
US20040232436A1 (en) * 2003-03-28 2004-11-25 Tzong-Liang Tasi Compound semiconductor optoelectronic device
US20050116243A1 (en) * 2003-12-01 2005-06-02 Atsunori Mochida Semiconductor laser device and its manufacturing method
US20060192209A1 (en) * 2005-02-03 2006-08-31 Osamu Maeda Optical integrated semiconductor light emitting device
US7611917B2 (en) * 2005-04-29 2009-11-03 Cree, Inc. Methods of forming light emitting devices with active layers that extend into opened pits
US20090267098A1 (en) * 2008-04-24 2009-10-29 Sung Min Choi Semiconductor light emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950752B2 (en) 2016-02-25 2021-03-16 Osram Oled Gmbh Method of producing a radiation-emitting semiconductor chip and radiation-emitting semiconductor chip
CN112635628A (zh) * 2020-12-21 2021-04-09 河北工业大学 一种深紫外半导体发光二极管外延结构

Also Published As

Publication number Publication date
US20120068196A1 (en) 2012-03-22
GB201015518D0 (en) 2010-10-27
GB2483689A (en) 2012-03-21

Similar Documents

Publication Publication Date Title
JP4989978B2 (ja) 窒化物系発光素子及びその製造方法
US8709845B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
EP2023411A1 (en) Integrated semiconductor light-emitting device and its manufacturing method
EP2023410A1 (en) Integrated semiconductor light emitting device and method for manufacturing same
US20180076354A1 (en) Ultraviolet light emitting diodes with tunnel junction
CN102208508B (zh) 一种发光二极管结构及其制造方法
JP2003110136A (ja) 発光素子
WO2006035212A1 (en) Textured light emitting diodes
JP2007266577A (ja) 窒化物半導体装置及びその製造方法
WO2008069482A1 (en) Manufacturing method of light emitting diode including current spreading layer
CN102064471B (zh) 一种氮化镓基半导体激光器及其制作方法
CN1943044A (zh) 用于制造辐射发射的半导体芯片的方法
CN101673800A (zh) 发光二极管元件的制造方法
Takeuchi et al. GaN-based tunnel junctions and optoelectronic devices grown by metal-organic vapor-phase epitaxy
CN102403427A (zh) 半导体发光器件及其制造方法
KR101368687B1 (ko) 초격자 구조를 이용한 질화물계 반도체 발광 소자의 제조 방법
KR100608930B1 (ko) 마스크 없는 선택적 습식식각을 이용하는 ⅲ-질화물계반도체 발광소자의 제조방법
JP2007208047A (ja) 半導体発光素子
KR100830643B1 (ko) 발광 소자의 제조 방법
Kim Improvement of GaN-based light-emitting diode by indium-tin-oxide transparent electrode and vertical electrode
JP2009123836A (ja) 窒化物半導体発光素子
JP2007214558A (ja) Ｉｉｉ−ｖ族化合物半導体発光ダイオード
JP4548117B2 (ja) 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120404