JP2009231632A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009231632A
JP2009231632A JP2008076684A JP2008076684A JP2009231632A JP 2009231632 A JP2009231632 A JP 2009231632A JP 2008076684 A JP2008076684 A JP 2008076684A JP 2008076684 A JP2008076684 A JP 2008076684A JP 2009231632 A JP2009231632 A JP 2009231632A
Authority
JP
Japan
Prior art keywords
manufacturing
semiconductor device
semiconductor substrate
substrate
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008076684A
Other languages
English (en)
Inventor
Hironori Fukaya
浩則 深谷
Yuzo Shimobeppu
祐三 下別府
Kazuhiro Yoshimoto
和浩 吉本
Yoshiaki Shinjo
嘉昭 新城
Kazuo Teshirogi
和雄 手代木
Mika Sakamoto
美加 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008076684A priority Critical patent/JP2009231632A/ja
Priority to US12/273,009 priority patent/US8440545B2/en
Publication of JP2009231632A publication Critical patent/JP2009231632A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

【課題】表面保護層のレーザービームによる溝形成工程およびダイシング工程を含む半導体装置の製造方法において、製造歩留まりを向上させる。
【解決手段】半導体基板を含む被処理基板の表面に流体を吹き付ける工程と、前記流体を吹き付ける工程の後、前記被処理基板の表面に保護層を形成する工程と、前記保護層をエネルギービームにより選択的に除去する工程と、前記被処理基板における、前記保護膜が選択的に除去された領域に対して、除去加工を行う工程と、を具備する。
【選択図】図8G

Description

本発明は半導体装置の製造方法に関し、特に半導体基板に対してレーザービーム等のエネルギービームによる溝形成工程を含む半導体装置の製造方法に関する。
半導体装置の製造工程にあっては、一枚の半導体基板の一方の主面に、所謂ウエハープロセス工程を適用して多数の半導体素子を形成し、当該半導体基板をダイシングブレード等により分割して、個々の半導体素子を得ることが行われる。
当該半導体素子にあっては、半導体基板に形成された複数個の機能素子(トランジスタなどの能動素子、ならびに容量素子或いは抵抗素子などの受動素子)を相互に接続して電子回路を形成する為に、複数の配線パターンが層間絶縁層を介して積層された多層配線構造が適用されている。
そして、当該半導体素子のより高速動作化を図る為、即ち多層配線構造中における配線遅延による動作速度の低下を防止するために、所謂low−K膜と称される低誘電率絶縁膜が層間絶縁層として用いられ、低抵抗銅(Cu)配線と組み合わせられて適用されている。
このような低誘電率絶縁膜には、オルガノシロキサン系材料や水素化シロキサン系材料、有機ポリマ、あるいはこれらの多孔質膜など、様々な材料が含まれるが、これらの材料は一般に柔らかく、直接にダイシングブレードが当てられると変形・剥離などを生じ、これにより銅(Cu)配線パターンに損傷が生じる恐れがある。また、当該多層配線構造内部、更には機能素子部への水分の浸透を招き、当該半導体装置の信頼生が低下してしまう。
この為、このような低誘電率層間絶縁膜を有する多層配線構造を備えた半導体装置の製造においては、ダイシング工程の際に、予めスクライブ領域における低誘電率層間絶縁膜に対し、レーザービーム等のエネルギービームを照射して、スクライブ領域における低誘電率絶縁膜を選択的に除去して半導体基板表面を露出し、しかる後ダイシングブレードを用いてのダイシング処理を行うことがなされている。尚、かかるレーザービームにより溝形成を行なう加工を「レーザービームによるグルービング加工」とする。
ところが、スクライブ領域には、前記ウエハープロセス工程に於いて、様々なマークパターンが形成されており、レーザービームによるグルービング加工工程を行うと、レーザー光のエネルギーによりスクライブ領域から昇華した物質(昇華物)が半導体素子上に飛着・堆積し、当該半導体素子上に分散して異物を形成することがある。
このような昇華物は、半導体素子上に付着してしまうと、その後の洗浄では除去が困難である。例えば昇華物がアルミニウム電極パッド上に付着すれば、ワイヤボンディングの際に、ワイヤの断線や剥離を誘起し、またポリイミド膜などのパッシベーション膜上に付着すれば、封止用樹脂との密着性の低下を招来する。
従って、従来、レーザービームによるグルービング加工工程に先だって、半導体基板上の半導体素子領域を水溶性のポリビニルアルコール(PVA)膜により被覆し、異物が回路基板に直接に接して堆積するのを抑制することが提案されている。
かかるPVA膜は、レーザービームによるグルービング加工の後、洗浄により除去され、しかる後、露出されたスクライブ領域に対してダイシングブレードを用いてのダイシング処理が行われる。
図1A〜図1Lは、特許文献1に記載された、従来の半導体装置の製造方法の概要を示す。
ここでは、一方の主面に、半導体集積回路などの半導体素子(図示せず)が複数個形成されたシリコン(Si)半導体基板11を示す。
当該半導体基板11の一方の主面(半導体素子形成面)上には、層間絶縁層として低誘電率絶縁膜が適用された多層配線構造部12が配設されている。(図1A参照)
かかる半導体基板11に対して、ダイシング処理を施すあたり、先ず当該半導体基板11上の多層配線構造部12を覆って、表面保護テープ13を被覆する。(図1B参照)
次いで、前記半導体基板11を、その裏面を上(露出面)として研削装置101に装着し、当該半導体基板11の裏面を研削する。(図1C参照)
研削装置101にあっては、軸101Cの回りで回転する研削ヘッド101Aに研削砥石101Bが配設されており、当該砥石101Bにより半導体基板11の裏面は研削される。
当該研削処理は所定の量なされ、半導体基板11の厚さは所定の厚さまで減少される。(図1D参照)
しかる後、前記保護テープ13を除去する。
当該保護テープ13が除去され半導体基板11を、図1E,図1Fに示す。なお、図1Fは、図1Eの多層配線構造部12の一部を拡大して示す。
次いで、前記半導体基板11は、その半導体素子形成面を上にして、且つダイシングテープ102Aを介して、スピンコーティング装置102の回転テーブル102B上に装着される。(図1G参照)
そして、当該半導体基板11の表面に、純水により任意の濃度に希釈されたポリビニルアルコール液14Aを滴下する。(図1H参照)
しかる後、回転テーブル102Bを回転させて、半導体基板11の表面に在るポリビニルアルコール液14Aを遠心力により拡げ、図2A,図2Bに示すように半導体基板11上を一様な厚さをもって覆うポリビニルアルコール(PVA)膜14を形成する。(図1I参照)
なお、図2Aは、当該PVA膜14で覆われた半導体基板11の平面を、図2Bは図2A中、線A−A'に沿った断面を示す。
しかる後、前記半導体基板11をレーザー照射装置に装着し、レーザービーム103をスクライブ領域11Sに対応して照射し、当該スクライブ領域を覆うPVA膜14を昇華・除去して、半導体基板11の表面を選択的に表出させる。(図1J参照)
この工程では、スクライブ領域11Sにおいて生じるPVA膜14の昇華により、異物が堆積するが、かかる異物は半導体素子上のPVA膜14上に被着し、前記多層配線構造部12に直接に接することはない。
次いで、回転テーブル102Bを回転させながら、前記半導体基板11の表面を水ジェット104により水洗し、PVA膜14を、その表面に付着した異物ともども除去する。(図1J参照)
しかる後、前記半導体基板11に対し、そのスクライブ領域11Sに沿って、ダイシングブレード105によりダイシング処理を施す。(図1K参照)
これにより、前記半導体基板11は、個々の半導体素子(半導体チップ)に分割される。
前記図1Jおよび図1Kに示す工程における、レーザービームによるグルービング加工の詳細を、図3A〜図3Eに示す。なお、図3A〜図3E中における部位に対しては、図1において対応する部位と同一の参照符号を付している。
即ち、半導体基板11上の多層配線構造部12上には、ポリイミドなどのパッシベーション膜12Aが選択的に配設されており、前記PVA膜14は、当該パッシベーション膜12A上、ならびにスクライブ領域11S上も含めて被覆して形成される。(図3A参照)
かかる構造に対し、前記レーザービーム103がスクライブ領域11Sに照射される。(図3B参照)
かかるレーザーの照射により、スクライブ領域11Sにおける多層配線構造部12は、その上を覆うPVA膜14共々除去される。この時、レーザー照射により、昇華物11Xが発生する。(図3C参照)
かかる昇華物11Xが再凝集して、異物11Yを生じることがあるが、かかる異物11Yは、PVA膜14上に付着し、多層配線構造部12に接することはない。(図3D参照)
しかる後、前記PVA層14を水洗により除去することにより、異物11Yも当該PVA層14と共に除去される。(図3E参照)
特開2006−140311号公報
前述の如きポリビニルアルコール(PVA)膜14の形成工程において、半導体基板11の多層配線構造部12上にポリビニルアルコール液を滴下し、当該半導体基板11を回転させて、遠心力によりポリビニルアルコール液を拡げ、ポリビニルアルコール(PVA)膜14を形成する際、当該多層配線構造部12上に異物が存在していると、ポリビニルアルコール液の拡張が当該異物11Yにより妨害・阻止される。
これにより、当該異物11Yに隣接するPVA膜14の膜厚が極薄となり、更には当該PVA膜14が形成されない領域が形成されてしまう。
即ち、図4Aに示されるように、当該半導体基板版11上に配設された多層配線構造部12上に異物11Yが付着していた場合には、当該半導体基板11の略中央部に滴下されたポリビニルアルコール液が、当該半導体基板11の回転に伴って当該半導体基板11の円周部へ流動して拡張される際、異物11Yの外側に位置する半導体基板11の円周部方向にはポリビニルアルコール液が被覆されない領域あるいは極薄の被覆に止まる領域、即ち欠陥領域14Xが生じてしまう。
当該ポリビニルアルコール液の被覆における肉薄部である欠陥領域14Xを含む半導体基板11の形態を、図4Bに示す。これは、図4Aにおける線A−A’ に沿う断面である。当該線A−A’は、半導体基板11におけるスクライブラインに対応している。
このようにポリビニルアルコール液の被覆における肉薄部、即ちPVA膜の肉薄部である欠陥領域11Yを含む半導体基板11に対してレーザーを照射し、スクライブ領域上にあるPVA膜を選択的に除去しようとすると、次のような問題を生ずる。
即ち、半導体基板11上の多層配線構造部12上には、ポリイミドなどのパッシベーション膜12Aが選択的に配設されており、前記PVA膜14は、当該パッシベーション膜12A上、ならびにスクライブ領域11S上も含めて被覆して形成される。(図5A参照)
かかる図5Aは、前記図4Aにおける線B−B’ に沿う断面を示す。
即ち、PVA膜の肉薄部である欠陥領域11Yにあっては、半導体基板11のスクライブ領域11S上を覆う当該PVA膜14の厚さは極めて薄い。
従って、かかる欠陥領域11Yに対してレーザービーム103を照射すると、当該レーザービーム103は多層配線構造部12に容易に到達する。(図5B参照)
この為、当該多層配線構造部12は選択的に除去され、更に当該多層配線構造部12の下に位置する半導体基板11の表面部が除去される。(図5C参照)
かかる多層配線構造部12、半導体基板11の除去に伴い発生した昇華物11Xは、再凝集して、半導体素子領域上を覆うPVA膜14上に、異物11Yとして付着する。この時、当該異物11Yは、薄いPVA膜14を貫通してパッシベーション膜12Aに付着してしまう場合もある。(図5D参照)
このように、多層配線構造部12に付着した異物11Yは、PVA膜14を水洗により除去しても、パッシベーション膜12Aに付着したまま残ってしまう。
また半導体基板11を用いて形成される半導体装置では、多層配線構造部12において、高さ数μm程度の凹凸12Pが数100μmピッチで形成される場合がある。(図6参照)
なお、図6Aは半導体基板11の平面を、図6Bは図6A中、線C−C’に沿った断面を示す。
このように、多層配線構造部12に凹凸構造が存在する場合も、ポリビニルアルコール液の塗布膜厚に不均一を生じることがある。
即ち、ポリビニルアルコール液は、その回転塗布工程において、半導体基板11の中心部からその外周方向に流動するが、この時、多層配線構造部12の凸部12P側部、あるいは凸部12Pと凸部12Pとの間において、ポリビニルアルコール液の被覆膜厚が減少する。
即ち、かかる領域におけるPVA膜14は、その膜厚が所定値より減少した状態をもって形成されてしまう。(図6B参照)
従って、かかる領域に対して前述の如き異物11Yが付着した場合には、当該異物11YがPVA膜14を突き破ってポリイミド層などの下層に付着し、PVA膜14を除去しても異物11Yが残ってしまう状態を生じる。
さらに、半導体基板11上に段差部12Pが存在する場合、その表面に被覆される表面保護テープ13の接着剤13Xがかかる段差部に入り込み、当該表面保護テープ13を除去しても、接着剤13Xが段差部に残留することがある。(図6C参照)
このように接着剤13Xの一部が段差部12Pに残留すると、その後のポリビニルアルコール液の回転塗布工程において、ポリビニルアルコール液が濡れない不具合が生じ、生成されるPVA膜14の膜厚が減少してしまう。
かかる場合にも、PVA膜14を突き破って異物が付着すると、当該PVA膜14の除去の際に当該異物を除去することができない。
また、シリコン半導体基板など半導体基板11の表面は一般的に乾燥状態では撥水性であり、水溶性ポリビニルアルコール膜14を形成してもはじかれ、PVA膜14の形成が不均一になる場合がある。
本発明は、半導体基板を含む被処理基板の表面に流体を吹き付ける工程と、前記流体を吹き付ける工程の後、前記被処理基板の表面に保護層を形成する工程と、前記保護層をエネルギービームにより選択的に除去する工程と、前記被処理基板における、前記保護膜が選択的に除去された領域に対して、除去加工を行う工程と、を具備する半導体装置の製造方法が提供される。
本発明によれば、半導体基板上の回路層に、前記表面保護層の形成に先立って流体を吹き付けることにより、前記回路層上に存在して前記表面保護層の一様な膜厚での形成を阻害する異物を、その物理的および/または化学的作用により除去することができ、これに引き続く表面保護層形成工程において、一様な膜厚の表面保護層を形成することが可能となる。
その結果、表面保護層形成工程の後で回路層を部分的に除去するレーザービームによるグルービング加工工程を行っても、加工に伴う異物が表面保護層を突破してその下の回路層に到達することがなく、半導体装置の製造歩留まりを向上させることが可能となる。
また本発明では、このような流体の吹き付けにより、基板上の段差部から異物を除去することができるため、例えば半導体装置のコンタクトパッド周辺から異物を確実に除去することが可能となり、後でなされるワイヤボンディングなどの電気配線工程において、安定な電気接続を実現することができる。
以下、本発明を、詳細な実施態様をもって説明する。
(発明の実施形態)
本発明の実施形態における、被処理半導体基板21を図7Aに示す。
当該半導体基板21は、直径300mmのシリコン(Si)基板であって、複数個の半導体素子21Cが、スクライブライン21Sにより画成されて行列状に配列されている。
当該半導体素子21Cの各々は、MIS型トラジスタを含む半導体素子であって、図7Bに示す断面構造を有している。
即ち、当該半導体素子領域にあっては、シャロートレンチ絶縁分離(STI)構造の素子分離領域21Iにより素子領域21A,21Bなどが画成され、素子領域21Aにおいては、半導体基板21上にゲート絶縁膜を介してゲート電極21Gが配置され、当該ゲート電極21Gの両側に、LDD領域21a,21bが形成され、更に当該LDD領域の外側に、ソース領域21eおよびドレイン領域21fが形成され、MIS型トランジスタが形成されている。
他の素子領域21Bにおいても、同様の構成をもって、MIS型トランジスタが形成されている。
また、前記半導体基板21上には、例えば商品名SiLK(ダウケミカル社登録商標)あるいはFlare(ハネウェル社登録商標)などの芳香族系有機ポリマ膜、あるいはその多孔質膜からなる層間絶縁膜22A,22B,22Cが積層されて配設されている。
層間絶縁膜22Aには、ダマシン構造あるいはデュアルダマシン構造をもって、銅(Cu)配線よりなる配線層22aが配設され、当該配線層は前記ソース領域21e,21g,あるいはドレイン領域21f、21hにビアプラグにて接続されている。
同様に層間絶縁膜21Bには、ダマシン構造あるいはデュアルダマシン構造をもって、銅配線よりなる配線層22bが配設され、前記配線層22Aにビアプラグを介して接続されており、更に層間絶縁膜21Cには、ダマシン構造あるいはデュアルダマシン構造をもって、銅配線よりなる配線層22cが配設され、配線層22Bにビアプラグにて接続されている。
これらの配線層は、前記MIS型トランジスタなどの能動素子、ならびに図示されない容量素子、抵抗素子などの受動素子の相互間を接続し、当該半導体素子にあっては、所定の電子回路が形成されている。
一方、当該多層配線構造22における層間絶縁膜22C上には、酸化シリコン(SiO2)あるいは窒化シリコン(SiN)よりなる第1のパッシベーション膜23が配設され、当該パッシベーション膜23上には、前記配線層23cに接続されたアルミニューム(Al)などからなるコンタクトパッド23Pが配設されている。
また、当該パッシベーション膜23上には、窒化シリコンからなる第2のパッシベーション膜24が前記コンタクトパッド23Pを覆うように配設され、さらに当該パッシベーション膜24上にはポリイミドよりなる第3のパッシベーション膜25が配設されている。
当該パッシベーション膜24,25は、前記コンタクトパッド23Pを露出するように、またスクライブ領域21Sにおいて第1のパッシベーション膜23を露出するようにパターニングされている。
なお、以下の説明では、半導体素子を、それぞれの素子領域を表す符号「21A」.「21B」で表示する。
かかる構成を有する半導体素子においては、図7B中、楕円にて囲繞した部位においては、電極パッド23Pの周囲、およびスクライブ領域21Sに沿って、段差部が形成されている。
従って、当該半導体基板21においては、前記図6Cにおいて示したところの、接着剤の残渣の発生を生じる可能性がある。
この様な半導体基板21に対して適用される、本発明による半導体装置の製造方法について、図8A〜図8Mを用いて説明する。
前述の如く、当該半導体基板21上には、半導体素子21A,21Bが形成されており、さらに前記多層配線構造22およびパッシベーション膜23〜25および電極パッド23Pを含む多層配線構造部26が形成されている。
図8Aにおいては、これらの機能素子、多層配線構造、パッシベーション膜についての詳細な表示を省略し、半導体基板21とその上に配設された多層配線構造部26を表示している。
先ず、半導体基板21に対して、ダイシング処理を施すあたり、先ず当該半導体基板11上の多層配線構造部26を覆って、表面保護テープ27が配設される。(図8B参照)
当該表面保護テープ27としては、例えば、ToyoADEC社より商品名F−90MWとして販売されているテープを適用することができる。
次に、前記半導体基板21を、その裏面を上(露出面)として研削装置131に装着し、当該半導体基板11の裏面を研削する。(図8B参照)
当該研削装置131にあっては、軸131Cの回りで回転する研削ヘッド131Aに研削砥石131Bが装着されており、当該砥石131Bにより半導体基板21の裏面は研削される。
当該研削処理は所定の量なされ、半導体基板21の厚さは所定の厚さまで減少される。(図8C参照)
かかる背面研削は、被処理半導体基板21の厚さが、所定の値、例えば600μmの厚さに至るまで実行される。(図8D参照)
そして、当該半導体基板21の厚さが所定の値に達すると当該研削処理は終了し、前記表面保護テープ27は除去される。(図8E参照)
次いで、前記半導体基板21は、その半導体素子形成面を上にして、且つダイシングテープ132Tを介して、スピンコーティング装置132の回転テーブル132S上に装着される。
(図8F参照)
本発明にあっては、かかる状態において、回転テーブル132Sを100〜2000rpm、好ましくは500rpmで回転させつつ、ノズル32Aから、前記半導体基板21に対して
純水、または純水と空気の混合流体、あるいは純水で希釈したポリビニルアルコールを、0.01〜0.5MPa、好ましくは0.05MPaの圧力をもって、10〜3000ml/分、好ましくは300ml/分の流量により、ジェット32Bの形態をもって噴射し、当該半導体基板21上を洗浄する。(図8G参照)
かかる噴射により、これまでの工程において半導体基板11上の多層配線構造部26に付着していた異物、接着剤の残渣は洗浄除去される。この時、当該半導体基板21は回転していることから、かかる回転によって生ずる遠心力によっても、当該異物、接着剤の残渣の除去が助長される。
このように、かかる洗浄処理により、コンタクトパッド26Pの表面からは異物・不純物が除去され、後の工程においてワイヤボンディング処理を行っても、安定したボンディングワイヤ接続が得られる。そして、ボンディングワイヤの剥離を回避することができる。
前記ジェット32Bの吹きつけは、ノズル32Aが半導体基板21表面を一通り走査する(ワンパス)程度の時間、例えば5秒間程度で十分である。またこの時、当該ノズル32Aを適宜揺動させてもよい。
かかる洗浄処理の後、回転テーブル132Sを引き続き回転駆動することにより、半導体基板21を5〜30秒間程回転し、当該半導体基板21に付着している水分を除去する。(図8H参照)
次いで、当該スピンコーティング装置32の回転テーブル132Sの回転を停止し、かかる状態において、前記ノズル32Aまたは他のノズル32Cから、半導体基板21のほぼ中央部に対し、濃度10〜500g/cm3のポリビニルアルコール水溶液28Aを滴下する。(図8I参照)
しかる後、前記回転テーブル132Sを、半導体基板21ともども、100〜2000rpm、好ましくは500rpmで回転させ、前記ポリビニルアルコール液28Aを半導体基板21の外周方向に拡張する。
この時、前述の如きジェット32Bの吹きつけにより、多層配線構造部26上の異物が除去されているため、ポリビニルアルコール水溶液28Aは、半導体基板21の外周方向に一様な厚さをもって拡張される。
また、当該ポリビニルアルコール水溶液28Aは、半導体基板21の表面に在る段差部も被覆して拡張される。
当該ポリビニルアルコール液28Aは、乾燥後、当該半導体基板21上に厚さ0.3μm程のポリビニルアルコール(PVA)膜28を形成する。(図8J参照)
次いで、スクライブ領域21S上におけるPVA膜28に対し、レーザービーム133を選択的に照射し、当該スクライブ領域21Sにおける当該PVA膜28ならびにその下に位置する多層配線構造部26を選択的に除去する。(図8K参照)
レーザーとして、例えばYVO4レーザーを適用することができ、レーザーパワーは、例えば0.3〜4.0Wの範囲に設定される。
次いで、前記回転テーブル132Sを、半導体基板21ともども、100〜2000rpm、好ましくは500rpmの回転数で回転させつつ、当該半導体基板21上に、ノズル32Aから、純水、または純水と空気の混合体、あるいは純水で希釈したPVAを、0.01〜0.5MPa、好ましくは0.5MPaの圧力、10〜3000ml/分、好ましくは300ml/分の流量をもって、ジェット32B’の形態をもって、120秒間程、ノズル32Aを前記基板21上で繰り返し走査させながら吹きつけて、当該半導体基板21表面を洗浄する。(図8L参照)
しかる後、前記半導体基板21を、ダイシング装置134のテーブル134Sに、ダイシングテープ134Tを介して装着し、ダイシングブレード134Aを用い、当該半導体基板21をスクライブ領域21Sにおいて、スクライブ線に沿って切断し、個々の半導体素子に分離・個片化する。(図8M参照)
このような工程を有する本発明の実施の態様にあっては、半導体基板21上への表面保護層28の形成に先立って、当該半導体基板21上へ流体32Bを吹き付けることにより、多層配線構造部26上に存在して表面保護層28の一様な膜厚での形成を阻害する異物を、吹き飛ばすことにより、あるいは流体32Bにより前記異物を部分的に溶解することにより、除去する。
例えば、図9に示されるように、半導体基板21上の段差部に接着剤残渣13Xなどの異物が残留している場合にも、かかる洗浄処理により当該異物は除去される。
これにより、当該半導体基板21上において、表面保護層28を略均一な膜厚もって形成A−A’ に沿う断面である。することができる。(図10A,図10B参照)
なお、図10Bは、図10AにおけるA−A’ に沿う断面である。当該線A−A’は、半導体基板21におけるスクライブラインに対応している。
図11A〜図11Eは、このように略均一な膜厚もって形成された表面保護層28を具備する半導体基板21に対するレーザービームによるグルービング加工工程を示す。
半導体基板21の表面における多層配線構造部26上には、スクライブ領域21Sを残してポリイミドなどのパッシベーション膜24,25よりなるパッシベーション構造26Pが形成されており、表面保護層を構成するPVA膜28は、当該パッシベーション構造26Pならびにスクライブ領域21Sを被覆して配設されている。(図11A参照)
そして、前記スクライブ領域21Sに対しレーザービーム133が選択的に照射される。(図11B参照)
かかるレーザービーム133の照射により、スクライブ領域21Sにおける多層配線構造部26がPVA膜28と共に除去される。(図11C参照)
この時、レーザー照射により、昇華物21Xが発生し、かかる昇華物21Xが再凝集して、少なくともスクライブ領域21Sの周囲におけるPVA膜28上に異物21Yを生じる場合がある。(図11D参照)
しかしながら、当該スクライブ領域21Sの周囲を含むPVA膜28は、前述の如く、略均一の厚さをもって被着されている。
この為、当該異物21Yが、当該PVA膜28を貫通してパッシベーション構造26Pに至ることは無い。
従って、当該PVA層28を水洗により除去する工程において、異物21YもPVA膜28と共に除去され、異物を含まない清浄な表面を有する構造が得られる。(図11E参照)
この様な製造工程を採ることにより、従来の製造方法に比して、製造歩留りを大きく改善することができる。
前述の如く、表面保護層28としてPVA膜が適用され、その形成の際にはポリビニルアルコール液のスピンコーティング法が用いられる。
当該ポリビニルアルコールは、スピンコーティングの際に、多層配線構造部26の表面に一様な厚さをもって被覆され、連続的に、あるいは部分的に連続的に、例えば島状に残留する純水膜を伝って速やかに拡大し、多層配線構造部26の表面に凹凸が存在する場合でも、一様に、所望の厚さをもって被覆することが可能である。
また、当該ポリビニルアルコールは安価な水溶性膜であり、スピンコーティング法による成膜に適しており、また洗浄で容易に除去できるため、レーザービームによるグルービング加工の際生じた異物を除去するのに好適である。
そして、PVA膜からなる表面保護層28は、0.2〜0.4μmの範囲の膜厚に形成されるのが好ましい。当該表面保護層28をこのような膜厚をもって形成することにより、レーザーザービームによるグルービング加工において生じた異物が飛散しても、その下にある多層配線構造部26に至ることが回避される。
一方、かかるポリビニルアルコール液の塗布に先行してなされる半導体基板21表面の洗浄は、多層配線構造部26を含む当該半導体基板21の表面に対して、純水のジェットを当てることにより実行される。
当該水は、ポリビニルアルコールの溶媒としても使われる物質であることから、流体32Bとして純水を適用することにより、ポリビニルアルコール液のスピンコーティングの際に、当該ポリビニルアルコール液28Aは多層配線構造部26の表面に連続的に、あるいは部分的に連続的に、例えば島状に残留する純水膜を伝って速やかに拡大する。
そして、多層配線構造部26の表面に凹凸が存在する場合でも、当該多層配線構造部26の表面をPVA膜28により、一様に、所望の厚さをもって被覆することができる。
また前記流体32Bの吹きつけは、純水とガス、例えば空気の混合物のジェットを当てることにより実行することもできる。かかる純水と空気のジェットを使うことにより、洗浄を安価に実行することができる。
例えば、半導体基板21を100〜2000rpmの回転数で回転させつつ純水を100〜300ml/分、例えば200ml/分の流量で、0.1〜0.5MPa、例えば0.35MPaの圧力の空気とともに供給することにより、多層配線構造部26の表面を損傷させることなく、異物を吹き飛ばすことができる。
また、かかる流体32Bの吹き付けは、前記水(純水)に代えて、低濃度のボリビニルアルコール液を用いることもできる。即ち、当該ポリビニルアルコール液の濃度を、表面保護層28を形成するに適用されるポリビニルアルコール液よりも低濃度として適用する。
この場合、ポリビニルアルコール液は希釈されているため粘性が低く、ジェット32Bは、多層配線構造部26の表面の異物を吹き飛ばすに十分なエネルギーを有すると共に、多層配線構造部26の表面に段差部が存在しても、これを越えて拡がり、多層配線構造部26の表面を一様に清浄化することができる。
このように、流体32Bとしてポリビニルアルコール液を適用する場合、ポリビニルアルコール液の希釈は、少なくとも3倍、より好ましくは10倍以上の希釈率とされる。3倍に希釈したPVAの粘性は20cp程度、10倍に希釈したPVAの粘性は6cp程度であり、前記水(純水)と同程度の流動性を有する。
そして、表面保護層28を構成するポリビニルアルコール液の塗布は、多層配線構造部26の表面に流体32Bが残留した状態で実行されるのが好ましい。
例えばジェット32Bとして純水、あるいは純水と空気の混合物を使う場合、当該表面保護層28を構成するためのポリビニルアルコール液の塗布は、多層配線構造部26の表面が完全に乾燥する前に、即ち流体32Bの噴射が終了した後、5秒以内に実行するのが好ましい。
前述の如く、レーザービームによるグルービング加工を、スクライブ領域21Sにおける多層配線構造部26に対して行うことにより、当該スクライブ領域21Sから多層配線構造部26を除去し、半導体基板21の表面を露出する。
この時、前記半導体基板21のうち、スクライブ領域21S以外は、一様な厚さのPVA膜28により保護されているため、レーザービームによるグルービング加工で生じた破片あるいは昇華物が降下しても、多層配線構造部26に損傷を与えない。
かかるレーザービームによるグルービング加工の後、多層配線構造部26の表面から、表面保護層28が除去されるが、当該表面保護層26の除去を、前記スピンコーティング装置32において、流体32B’を吹き付けることにより実行することができる。これにより、スピンコーティング装置と共用することができ、別個の装置を設ける必要がない。
しかる、前記半導体基板21のスクライブ領域に対して、ダイシングブレードを用いてのダイシング処理を施し、当該半導体基板21を個々の半導体素子に分割する。
なお、本発明は、半導体基板のダイシング技術処理に限定されず、当該半導体基板の所定領域に対して穴開け加工を施す場合などにも適用することができる。
また、以上の説明においては、表面保護層28としてポリビニルアルコール膜を適用したが、水溶性を有するならば、当該ポリビニルアルコール膜中に各種添加剤が付加されていてもよい。
以上、本発明をシリコン半導体基板上に多層配線構造部を形成した半導体装置の製造工程を例として掲げたが、当該被処理基板はシリコン基板に限定されるものではなく、ガリウム砒素(GaAs)などの化合物半導体基板を用いた半導体素子、あるいは絶縁基板、ガラス基板などを使った場合であっても適用可能である。
さらに本発明では、表面保護層形成後の多層配線構造部の選択的除去をレーザービームによるグルービング加工により行う例を掲げたが、当該レーザービームに替えて、電子ビーム、イオンビームなど、他のエネルギービームを適用することができる。
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨の範囲において様々な変形・変更が可能である。
(付記1)
半導体基板を含む被処理基板の表面に流体を吹き付ける工程と、
前記流体を吹き付ける工程の後、前記被処理基板の表面に保護層を形成する工程と、
前記保護層をエネルギービームにより選択的に除去する工程と、
次いで、前記保護層を除去する工程と、
前記被処理基板における、前記保護膜が選択的に除去された領域に対して、除去加工を行う工程と、
を具備することを特徴とする半導体装置の製造方法。
(付記2)
前記被処理基板は、前記半導体基板の表面に形成される回路層を含み、
前記保護層を選択的に除去する工程では、前記回路層も除去することを特徴とする付記1に記載の半導体装置の製造方法。
(付記3)
前記エネルギービームによる前記保護層の選択的な除去後に、前記被処理基板の表面に残留する前記保護層を除去する工程を含むことを特徴とする付記1又は2記載の半導体装置の製造方法。
(付記4)
前記流体を吹き付ける工程は、前記被処理基板の表面に水のジェットを当てることにより実行されることを特徴とする付記1乃至3のいずれかに記載の半導体装置の製造方法。
(付記5)
前記流体を吹き付ける工程は、前記被処理基板の表面に水と空気の混合物のジェットを当てることにより実行されることを特徴とする付記1乃至3のいずれかに記載の半導体装置の製造方法。
(付記6)
前記流体を吹き付ける工程は、前記被処理基板の表面に前記保護層と同じ材料を、前記保護層を塗布する工程における濃度よりも希釈して、ジェットの形で当てることにより実行されることを特徴とする付記1乃至3のいずれかに記載の半導体装置の製造方法。
(付記7)
前記保護層を塗布する工程は、前記被処理基板の表面に前記流体が残留した状態で実行されることを特徴とする付記1乃至6のいずれかに記載の半導体装置の製造方法。
(付記8)
前記エネルギービームによる前記保護層の選択的な除去は、前記被処理基板に形成されたスクライブ領域に対して行われることを特徴とする付記1乃至7のいずれかに記載の半導体装置の製造方法。
(付記9)
前記エネルギービームによる前記保護層の選択的な除去後に、前記被処理基板を前記スクライブ領域においてダイシングする工程を含むことを特徴とする付記8に記載の半導体装置の製造方法。
(付記10)
前記保護層は、ポリビニルアルコール膜であり、
前記保護層を塗布する工程は、前記ポリビニルアルコール膜の材料をスピンコーティングすることにより実行されることを特徴とする付記1乃至9のいずれかに記載の半導体装置の製造方法。
(付記11)
前記エネルギービームは、レーザービームであることを特徴とする付記1乃至10のいずれかに記載の半導体装置の製造方法。
(付記12)
前記被処理基板の表面に残留する前記保護層を除去する工程は、前記流体を吹き付ける工程を実行する装置と同一の装置中において実行されることを特徴とする付記3に記載の半導体装置の製造方法。
(付記13)
前記被処理基板の表面に残留する前記保護膜を除去する工程は、前記保護膜に流体を吹き付けることにより実行されることを特徴とする付記3に記載の半導体装置の製造方法。
(付記14)
前記保護膜に吹き付ける流体は、前記保護膜の形成前に前記被処理基板の表面に吹き付けた流体と同一の流体であることを特徴とする付記13に記載の半導体装置の製造方法。
(付記15)
前記保護層を選択的に除去する工程では、前記半導体基板を露出させることを特徴とする付記2に記載の半導体装置の製造方法。
従来の半導体装置の製造方法を説明する図(その1)である。 従来の半導体装置の製造方法を説明する図(その2)である。 従来の半導体装置の製造方法を説明する図(その3)である。 従来の半導体装置の製造方法を説明する図(その4)である。 従来の半導体装置の製造方法を説明する図(その5)である。 従来の半導体装置の製造方法を説明する図(その6)である。 従来の半導体装置の製造方法を説明する図(その7)である。 従来の半導体装置の製造方法を説明する図(その8)である。 従来の半導体装置の製造方法を説明する図(その9)である。 従来の半導体装置の製造方法を説明する図(その10)である。 従来の半導体装置の製造方法を説明する図(その11)である。 従来の半導体装置の製造方法を説明する図(その12)である。 図1Iで説明したプロセスで得られる半導体基板の理想的状態を示す平面図である。 図1Iで説明したプロセスで得られる半導体基板の理想的状態を示す断面図である。 図1I〜図1Kに示すプロセスを詳細に説明する断面図(その1)である。 図1I〜図1Kに示すプロセスを詳細に説明する断面図(その2)である。 図1I〜図1Kに示すプロセスを詳細に説明する断面図(その3)である。 図1I〜図1Kに示すプロセスを詳細に説明する断面図(その4)である。 図1I〜図1Kに示すプロセスを詳細に説明する断面図(その5)である。 図1A〜1Lのプロセスの問題点を説明する平面図である。 図1A〜1Lのプロセスの問題点を説明する断面図である。 従来の半導体装置の製造方法の問題点を説明する断面図(その1)である。 従来の半導体装置の製造方法の問題点を説明する断面図(その2)である。 従来の半導体装置の製造方法の問題点を説明する断面図(その3)である。 従来の半導体装置の製造方法の問題点を説明する断面図(その4)である。 従来の半導体装置の製造方法の問題点を説明する断面図(その5)である。 従来の半導体装置の製造方法の問題点を説明する平面図である。 従来の半導体装置の製造方法の問題点を説明する断面図である。 従来の半導体装置の製造方法の問題点を説明する断面図である。 本発明の一実施形態で使われる基板を示す平面図である。 図7Aに示す構成中の一つの半導体素子領域に形成される半導体装置の構成を示す断面図である。 本発明の実施形態による半導体装置の製造方法を説明する図(その1)である。 本発明の実施形態による半導体装置の製造方法を説明する図(その2)である。 本発明の実施形態による半導体装置の製造方法を説明する図(その3)である。 本発明の実施形態による半導体装置の製造方法を説明する図(その4)である。 本発明の実施形態による半導体装置の製造方法を説明する図(その5)である。 本発明の実施形態による半導体装置の製造方法を説明する図(その6)である。 本発明の実施形態による半導体装置の製造方法を説明する図(その7)である。 本発明の実施形態による半導体装置の製造方法を説明する図(その8)である。 本発明の実施形態による半導体装置の製造方法を説明する図(その9)である。 本発明の実施形態による半導体装置の製造方法を説明する図(その10)である。 本発明の実施形態による半導体装置の製造方法を説明する図(その11)である。 本発明の実施形態による半導体装置の製造方法を説明する図(その12)である。 本発明の実施形態による半導体装置の製造方法を説明する図(その13)である。 本発明の実施形態で解決される問題点の一つを示す図である。 本発明の実施形態により得られた半導体基板の状態を示す平面図である。 本発明の実施形態により得られた半導体基板の状態を示す断面図である。 図8K〜図8Lで説明したプロセスを詳細に説明する断面図(その1)である。 図8K〜図8Lで説明したプロセスを詳細に説明する断面図(その2)である。 図8K〜図8Lで説明したプロセスを詳細に説明する断面図(その3)である。 図8K〜図8Lで説明したプロセスを詳細に説明する断面図(その4)である。 図8K〜図8Lで説明したプロセスを詳細に説明する断面図(その5)である。
符号の説明
11,21 半導体基板
11S,21S スクライブライン
11X,21X 昇華物
11Y,21Y,14Z 異物
12,26 多層配線構造部
12A,23,24,25 パッシベーション膜
12P 多層配線構造部が形成する段差部
13,27 保護テープ
13X 接着剤残渣
14,28 ポリビニルアルコール膜(保護層)
14A,28A ポリビニルアルコール
14X 欠陥
21A,21B 半導体素子領域
21I 素子分離領域
21a,21b,21c,21d LDD領域
21e,21g ソース拡散領域
21f,21h ドレイン拡散領域
21G,21H ゲート電極
22A〜22C 層間絶縁膜
22a〜22c 配線層
23P パッド電極
26P パッシベーション構造
32A ノズル
32B,32B’ 流体ジェット
101 研削装置
101A 研削ヘッド
101B 研削砥石
102,132 スピンコーティング装置
102A ダイシングテープ
103,133 レーザービーム
104 水ジェット
105,134A ダイシングブレード
134 ダイシング装置

Claims (10)

  1. 半導体基板を含む被処理基板の表面に流体を吹き付ける工程と、
    前記流体を吹き付ける工程の後、前記被処理基板の表面に保護層を形成する工程と、
    前記保護層をエネルギービームにより選択的に除去する工程と、
    前記被処理基板における、前記保護膜が選択的に除去された領域に対して、除去加工を行う工程と、
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記被処理基板は、前記半導体基板の表面に形成される回路層を含み、
    前記保護層を選択的に除去する工程では、前記回路層も除去することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記エネルギービームによる前記保護層の選択的な除去後に、前記被処理基板の表面から前記保護層を除去する工程を含むことを特徴とする請求項1又は2記載の半導体装置の製造方法。
  4. 前記流体を吹き付ける工程は、前記被処理基板の表面に水のジェットを当てることにより実行されることを特徴とする請求項1乃至3のいずれかに記載の半導体装置の製造方法。
  5. 前記流体を吹き付ける工程は、前記被処理基板の表面に水と空気の混合物のジェットを当てることにより実行されることを特徴とする請求項1乃至3のいずれかに記載の半導体装置の製造方法。
  6. 前記流体を吹き付ける工程は、前記被処理基板の表面に前記保護層と同じ材料を、前記保護層を塗布する工程における濃度よりも希釈して、ジェットの形で当てることにより実行されることを特徴とする請求項1乃至3のいずれかに記載の半導体装置の製造方法。
  7. 前記保護層を塗布する工程は、前記被処理基板の表面に前記流体が残留した状態で実行されることを特徴とする請求項1乃至6のいずれかに記載の半導体装置の製造方法。
  8. 前記エネルギービームによる前記保護層の選択的な除去は、前記被処理基板に形成されたスクライブ領域に対して行われることを特徴とする請求項1乃至7のいずれかに記載の半導体装置の製造方法。
  9. 前記エネルギービームによる前記保護層の選択的な除去後に、前記被処理基板を前記スクライブ領域においてダイシングする工程を含むことを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 前記保護層は、ポリビニルアルコール膜であり、
    前記保護層を塗布する工程は、前記ポリビニルアルコール膜の材料をスピンコーティングすることにより実行されることを特徴とする請求項1乃至9のいずれかに記載の半導体装置の製造方法。
JP2008076684A 2008-03-24 2008-03-24 半導体装置の製造方法 Pending JP2009231632A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008076684A JP2009231632A (ja) 2008-03-24 2008-03-24 半導体装置の製造方法
US12/273,009 US8440545B2 (en) 2008-03-24 2008-11-18 Method of manufacturing semiconductor device with spraying fluid

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008076684A JP2009231632A (ja) 2008-03-24 2008-03-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009231632A true JP2009231632A (ja) 2009-10-08

Family

ID=41089313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008076684A Pending JP2009231632A (ja) 2008-03-24 2008-03-24 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8440545B2 (ja)
JP (1) JP2009231632A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013081959A (ja) * 2011-10-06 2013-05-09 Disco Corp パシベーション膜が積層された基板のアブレーション加工方法
JP2013162096A (ja) * 2012-02-08 2013-08-19 Fujitsu Semiconductor Ltd 半導体チップの製造方法及びラミネート装置
JP2015057840A (ja) * 2010-06-22 2015-03-26 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP2016041448A (ja) * 2015-11-18 2016-03-31 株式会社ディスコ パシベーション膜が積層された基板のアブレーション加工方法
US9700961B2 (en) 2011-10-06 2017-07-11 Disco Corporation Ablation method for die attach film

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6837709B2 (ja) * 2016-10-14 2021-03-03 株式会社ディスコ デバイスウェーハのレーザ加工方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004188475A (ja) * 2002-12-13 2004-07-08 Disco Abrasive Syst Ltd レーザー加工方法
JP2005150523A (ja) * 2003-11-18 2005-06-09 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2005353935A (ja) * 2004-06-14 2005-12-22 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2007073670A (ja) * 2005-09-06 2007-03-22 Disco Abrasive Syst Ltd 水溶性樹脂被覆方法
JP2007214496A (ja) * 2006-02-13 2007-08-23 Tokyo Seimitsu Co Ltd ウェーハ処理装置
JP2007250915A (ja) * 2006-03-16 2007-09-27 Ebara Corp 基板処理方法および基板処理装置
JP2007311450A (ja) * 2006-05-17 2007-11-29 Disco Abrasive Syst Ltd 保護膜被覆装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE505143C2 (sv) * 1995-10-20 1997-06-30 Tetra Laval Holdings & Finance Laminerat förpackningsmaterial jämte sätt att framställa materialet, samt av materialet framställda förpackningsbehållare
JP2003212603A (ja) * 2002-01-18 2003-07-30 Nippon Sheet Glass Co Ltd 情報記録媒体用ガラス基板の製造方法
US7553803B2 (en) * 2004-03-01 2009-06-30 Advanced Technology Materials, Inc. Enhancement of silicon-containing particulate material removal using supercritical fluid-based compositions
JP4571850B2 (ja) 2004-11-12 2010-10-27 東京応化工業株式会社 レーザーダイシング用保護膜剤及び該保護膜剤を用いたウエーハの加工方法
US20070224811A1 (en) * 2006-03-16 2007-09-27 Xinming Wang Substrate processing method and substrate processing apparatus
JP4903523B2 (ja) * 2006-09-25 2012-03-28 株式会社ディスコ ウエーハのレーザー加工方法
FR2928492B1 (fr) * 2008-03-06 2011-10-21 Ceram Hyd Materiau pour un dispositif electrochimique.

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004188475A (ja) * 2002-12-13 2004-07-08 Disco Abrasive Syst Ltd レーザー加工方法
JP2005150523A (ja) * 2003-11-18 2005-06-09 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2005353935A (ja) * 2004-06-14 2005-12-22 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2007073670A (ja) * 2005-09-06 2007-03-22 Disco Abrasive Syst Ltd 水溶性樹脂被覆方法
JP2007214496A (ja) * 2006-02-13 2007-08-23 Tokyo Seimitsu Co Ltd ウェーハ処理装置
JP2007250915A (ja) * 2006-03-16 2007-09-27 Ebara Corp 基板処理方法および基板処理装置
JP2007311450A (ja) * 2006-05-17 2007-11-29 Disco Abrasive Syst Ltd 保護膜被覆装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102088754B1 (ko) 2010-06-22 2020-03-13 어플라이드 머티어리얼스, 인코포레이티드 펨토초-기반의 레이저를 이용한 웨이퍼 다이싱 및 플라즈마 식각
US10566238B2 (en) 2010-06-22 2020-02-18 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
JP2015057840A (ja) * 2010-06-22 2015-03-26 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
US11621194B2 (en) 2010-06-22 2023-04-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US10910271B2 (en) 2010-06-22 2021-02-02 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US10163713B2 (en) 2010-06-22 2018-12-25 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US10714390B2 (en) 2010-06-22 2020-07-14 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
KR20190005260A (ko) * 2010-06-22 2019-01-15 어플라이드 머티어리얼스, 인코포레이티드 펨토초-기반의 레이저를 이용한 웨이퍼 다이싱 및 플라즈마 식각
KR102122940B1 (ko) 2010-06-22 2020-06-15 어플라이드 머티어리얼스, 인코포레이티드 펨토초-기반의 레이저를 이용한 웨이퍼 다이싱 및 플라즈마 식각
KR20190108183A (ko) * 2010-06-22 2019-09-23 어플라이드 머티어리얼스, 인코포레이티드 펨토초-기반의 레이저를 이용한 웨이퍼 다이싱 및 플라즈마 식각
JP2013081959A (ja) * 2011-10-06 2013-05-09 Disco Corp パシベーション膜が積層された基板のアブレーション加工方法
US9700961B2 (en) 2011-10-06 2017-07-11 Disco Corporation Ablation method for die attach film
JP2013162096A (ja) * 2012-02-08 2013-08-19 Fujitsu Semiconductor Ltd 半導体チップの製造方法及びラミネート装置
JP2016041448A (ja) * 2015-11-18 2016-03-31 株式会社ディスコ パシベーション膜が積層された基板のアブレーション加工方法

Also Published As

Publication number Publication date
US20090239355A1 (en) 2009-09-24
US8440545B2 (en) 2013-05-14

Similar Documents

Publication Publication Date Title
US10923362B2 (en) Manufacturing process of element chip
JP2009231632A (ja) 半導体装置の製造方法
US8053337B2 (en) Method of manufacturing semiconductor device
JP2006253402A (ja) 半導体装置の製造方法
JP7109862B2 (ja) 半導体ウェーハの加工方法
JP2017107921A (ja) ウエーハの加工方法
JP2010192867A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
US10242914B2 (en) Element chip manufacturing method
KR101124782B1 (ko) 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법
TWI768613B (zh) 半導體晶片洗淨方法及半導體晶片洗淨裝置
US8709915B2 (en) Method of manufacturing semiconductor device
US9640451B2 (en) Wafer bonding structures and wafer processing methods
WO2023019819A1 (zh) 晶圆切割方法
TWI492289B (zh) 被處理體之處理方法
JP2001308036A (ja) 半導体装置の製造方法
US11024542B2 (en) Manufacturing method of device chip
JP7042437B2 (ja) 素子チップの製造方法
US20060289966A1 (en) Silicon wafer with non-soluble protective coating
JP7300953B2 (ja) ウエーハの加工方法
JP7207969B2 (ja) ウエーハの加工方法
JP2008218919A (ja) 半導体ウエハの表面保護方法および表面保護構造
JP2016063092A (ja) 積層体製造装置、積層体、分離装置及び積層体製造方法
US20240006239A1 (en) Device wafer processing method
CN115939040A (zh) 晶圆切割系统以及晶圆切割方法
KR20070051087A (ko) 크랙방지용 홈을 구비한 반도체 웨이퍼 및 반도체 웨이퍼절단방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507