CN115020207A - 半导体芯片、经加工晶圆以及制造半导体芯片的方法 - Google Patents

半导体芯片、经加工晶圆以及制造半导体芯片的方法 Download PDF

Info

Publication number
CN115020207A
CN115020207A CN202210202228.3A CN202210202228A CN115020207A CN 115020207 A CN115020207 A CN 115020207A CN 202210202228 A CN202210202228 A CN 202210202228A CN 115020207 A CN115020207 A CN 115020207A
Authority
CN
China
Prior art keywords
wafer
chip
mark
forming
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210202228.3A
Other languages
English (en)
Inventor
长屋正武
河口大祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Original Assignee
Hamamatsu Photonics KK
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK, Denso Corp, Toyota Motor Corp, Mirise Technologies Corp filed Critical Hamamatsu Photonics KK
Publication of CN115020207A publication Critical patent/CN115020207A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Laser Beam Processing (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

半导体芯片的制造方法，包括：制备GaN晶圆；通过在GaN晶圆的表面上形成外延膜来制造经加工晶圆以具有与经加工晶圆的第一表面相邻的多个芯片形成区域；在每个芯片形成区域中形成半导体元件的第一表面侧元件部件；通过从经加工晶圆的第二表面利用激光束照射经加工晶圆的内部，沿经加工晶圆的平面方向形成晶圆变换层；在晶圆变换层处将经加工晶圆分成芯片形成晶圆和回收晶圆；从芯片形成晶圆取出半导体芯片；以及在制备GaN晶圆后且在划分经加工晶圆前，通过利用激光束照射在氮化镓晶圆或经加工晶圆之一的内部形成标记，该标记由镓的沉积形成。

Description

半导体芯片、经加工晶圆以及制造半导体芯片的方法
技术领域
本公开涉及一种由氮化镓(后文中也称为GaN)制成的半导体芯片、经加工晶圆、以及用于制造所述半导体芯片的方法。
背景技术
使用GaN晶圆制造半导体芯片是已知的。例如，JP 2015-119087 A描述了在GaN晶圆上形成识别标记。具体而言，通过利用激光束执行在GaN晶圆的表面上形成凹部的工序以及对GaN晶圆的表面进行抛光以保留凹部的工序来形成标记。
发明内容
事实上，GaN晶圆非常脆弱。因此，当在GaN晶圆上形成凹部时，存在着在GaN晶圆中产生从该凹部作为裂纹起点的裂纹的问题。
本公开的一个目的在于提供一种半导体芯片、经加工晶圆、和制造半导体芯片的方法，它们能够在形成识别标记的同时抑制破裂。
根据本公开的一个方面，本公开的方法涉及一种用于制造形成有半导体元件的半导体芯片的方法。该方法包括：制备由氮化镓制成的氮化镓晶圆；通过在氮化镓晶圆的表面上形成外延膜来制造经加工晶圆，其中经加工晶圆具有在外延膜侧上的第一表面和在氮化镓晶圆侧上的第二表面，并且经加工晶圆包括毗邻经加工晶圆的第一表面的多个芯片形成区域；在多个芯片形成区域的每一个中形成半导体元件的第一表面侧元件部件(elementcomponent)；通过从经加工晶圆的第二表面侧利用激光束照射经加工晶圆的内部，沿着经加工晶圆的平面方向形成其中氮化物与镓分离的晶圆变换层；以所述晶圆变换层作为边界将所述经加工晶圆划分为包括经加工晶圆的第一表面的晶片形成晶圆和包括经加工晶圆的第二表面的回收晶圆；从芯片形成晶圆取出半导体芯片；以及，在氮化镓晶圆的制备之后且在经加工晶圆的划分之前，通过利用激光束照射氮化镓晶圆和经加工晶圆中的一个的内部，在氮化镓晶圆和经加工晶圆中的所述一个的内部形成标记，所述标记通过镓的沉积形成。
在这样的方法中，所述标记由沉积在所述经加工晶圆内部的镓提供，并且在经加工晶圆上不形成作为标记的凹部。因此，抑制经加工晶圆从标记开始破裂是可能的。
根据本公开的一个方面，一种经加工晶圆包括形成有半导体元件的半导体芯片。所述经加工晶圆包括氮化镓晶圆、布置在氮化镓晶圆的表面上的外延膜、以及布置在氮化镓晶圆和外延膜中的至少一个的内部的标记，所述标记通过镓沉积提供。
在这样的结构中，所述标记由沉积在所述经加工晶圆的内部的镓提供，并且在经加工晶圆上不形成作为标记的凹部。因此，抑制所述经加工晶圆从标记开始破裂是可能的。
根据本公开的一个方面，一种半导体芯片包括：由氮化镓制成的芯片构成基板，其具有第一表面和与第一表面相反的第二表面，并且包括半导体元件；以及布置在所述芯片构成基板的内部的标记，所述标记是镓沉积物。
在这样的结构中，所述标记由沉积在所述经加工晶圆内部的镓提供，并且在经加工晶圆上不形成凹部。因此，抑制所述半导体芯片从标记开始破裂是可能的。
附图说明
本公开的目的、特征和优点将从以下参照附图进行的详细描述变得更加明显，在附图中相同的部件由相同的附图标记表示并且其中：
图1A是图示根据本公开的第一实施例的半导体芯片的制造工序的剖视图；
图1B是图示在图1A之后的半导体芯片的制造工序的剖视图；
图1C是图示在图1B之后的半导体芯片的制造工序的剖视图；
图1D是图示在图1C之后的半导体芯片的制造工序的剖视图；
图1E是图示在图1D之后的半导体芯片的制造工序的剖视图；
图1F是图示在图1E之后的半导体芯片的制造工序的剖视图；
图1G是图示在图1F之后的半导体芯片的制造工序的剖视图；
图1H是图示在图1G之后的半导体器件的制造工序的剖视图；
图1I是图示在图1H之后的半导体芯片的制造工序的剖视图；
图1J是图示在图1I之后的半导体芯片的制造工序的剖视图；
图1K是图示在图1J之后的半导体芯片的制造工序的剖视图；
图1L是图示在图1K之后的半导体芯片的制造工序的剖视图；
图2A是形成晶圆变换层(wafer transformation layer)而不形成芯片变换层(chip transformation layer)的情况下的结构示意图；和
图2B是在形成芯片变换层之后形成晶圆变换层的情况下的结构示意图。
具体实施方式
在下文中，将参照附图描述本公开的实施例。在下文描述的实施例中，相同或等同的部分由相同的附图标记表示。
(第一实施例)
将参照附图描述第一实施例。在下文中，将描述用于制造半导体芯片100的方法，其中半导体元件形成在包括GaN的芯片构成基板110上。
首先，如图1A所示，制备大块晶圆形状(bulk wafer shape)的GaN晶圆1。GaN晶圆1具有第一表面1a和第二表面1b。例如，作为GaN晶圆1，使用掺杂有硅、氧、锗等并且具有5×1017cm-3至5×1019cm-3的杂质浓度的晶圆。GaN晶圆1的厚度可以是任意的。例如，制备厚度约为400μm的晶圆作为GaN晶圆1。在本实施例的GaN晶圆1中，第一表面1a为Ga面，第二表面1b为N面。进一步地，在执行下文描述的半导体芯片100的制造工序之后，通过回收图1L的回收晶圆40来制备GaN晶圆1，这将稍后描述。
GaN晶圆1的第二表面1b在需要时进行研磨或抛光，使得第二表面1b具有10nm或更小的表面粗糙度。结果，当激光束L被施加到GaN晶圆1的第二表面1b侧时，如后所述，激光束L不太可能在GaN晶圆1的第二表面1b上发生漫反射。
接下来，如图1B所示，激光束L被施加到GaN晶圆1的第二表面1b以便在GaN晶圆1的内部形成晶圆标记WM，例如用于识别晶片1的批号(lot number)。具体地，制备具有激光光源、分色镜、聚光透镜、可移动载物台等的激光装置。激光光源使激光束L振荡。分色镜被布置成改变激光束L的光轴(即光路)的方向。聚光透镜(即聚光系统)被布置成会聚激光束L。在形成晶圆标记WM时，将GaN晶圆1放置在载物台上，并调整载物台等的位置，使得激光束L的会聚点被设定到GaN晶圆1内的预定位置。
在GaN晶圆1中，镓原子和氮原子通过热能而分离。在镓沉积的同时，氮蒸发为气体。结果，通过镓的沉积形成晶圆标记WM。在本实施例中，调整形成晶圆标记WM的位置，使得在将后述的经加工晶圆10划分成芯片形成晶圆30和回收晶圆40之后，晶圆标记WM留在回收晶圆40侧上。
晶圆标记WM可以具有任何可识别的形状或图案，例如线或多边形，或数字。虽然没有特别限制，固态激光束(solid-state laser beam)例如具有波长532nm的绿色激光束用作激光束L以在本实施例中形成晶圆标记WM。发射激光束L使其具有2μJ的加工点输出(processing point output)、500ps的脉冲宽度和500mm/s的加工速度。但是，这些条件仅仅是示例，本申请的发明人已经确认即使激光束L的加工点输出减少或即使脉冲宽度变窄，也能够适当地形成晶圆标记。此外，本申请的发明人已经确认即使激光束L的加工点输出增加或脉冲宽度增加，也能够适当地形成晶圆标记WM。
在形成晶圆标记WM之后，对GaN晶圆1进行热处理，以促进镓的沉积并提高晶圆标记WM的可见度。在这种情况下，对未形成半导体元件的GaN晶圆1进行热处理。因此，热处理的温度等于或高于镓的熔点(即29.76℃)且等于或低于1000℃。
接下来，如图1C所示，通过在GaN晶圆1的第一表面1a上形成外延膜3来制备具有多个芯片形成区域RA的经加工晶圆10。外延膜3由厚度约为10μm至60μm的GaN制成。在本实施例中，晶圆标记WM已经形成在GaN晶圆1的内部。因此，经加工晶圆10配置有在内部形成的晶圆标记。
在本实施例中，通过在GaN晶圆1上依次沉积n+型外延层3a和n-型外延层3b形成外延膜3。例如，n+型外延层3a掺杂有硅、氧、锗等，并且具有约5×1017cm-3至1×1018cm-3的杂质浓度。n-型外延层3b掺杂有硅等，并且具有约1×1017cm-3至4×1017cm-3的杂质浓度。
n-型外延层3b是在其中形成后述的第一表面侧元件部件11(例如扩散层12)的部分。例如，n-型外延层3b具有约8μm到10μm的厚度。n+型外延层3a是用于确保半导体芯片100的厚度的部分，后面将对其进行描述。例如，n+型外延层3a具有约40μm到50μm的厚度。n+型外延层3a的厚度和n-型外延层3b的厚度可以是任意的。在这种情况下，例如，n+型外延层3a比n-型外延层3b厚从而确保半导体芯片100的厚度。在下文中，经加工晶圆10的在外延膜3侧上的表面称为经加工晶圆10的第一表面10a，经加工晶圆10的在GaN晶圆1侧上的表面称为经加工晶圆10的第二表面10b。芯片形成区域RA毗邻经加工晶圆10的第一表面10a形成。
接下来，如图1D所示，执行一般的半导体制造工序。在每个芯片形成区域RA中执行用于形成半导体元件的第一表面侧元件部件11例如扩散层12、栅电极13、表面电极(未图示)、布线图案(未图示)和钝化膜(未图示)的工序。在这种情况下，作为半导体元件，采用具有各种配置的器件。半导体元件的示例包括诸如高电子迁移率晶体管(HEMT)的功率器件和诸如发光二极管的光学半导体元件。此后，如果需要，在经加工晶圆10的第一表面10a上形成由抗蚀剂(resist)等制成的表面保护膜。
随后，如图1E所示，在经加工晶圆10a上毗邻经加工晶圆10的第一表面10a形成保持构件20。作为保持构件20，例如，使用具有基材21和粘合剂22的切割带等。基材21由在制造过程中不易翘曲(warp)的材料制成。例如，基材21由玻璃、硅基板、陶瓷等制成。粘合剂22由其粘合强度能够改变的材料制成。例如，粘合剂22由其粘合力根据温度或光进行改变的粘合剂制成。在这种情况下，粘合剂22由例如紫外线固化树脂(ultraviolet curableresin)、蜡、双面胶带等制成。这里，粘合剂22可以由即使当形成第二表面侧元件部件60时也能保持粘合力的材料制成，后面将参照图1J描述第二表面侧元件部件60。
接下来，如图1F所示，从经加工晶圆10的第二表面10b侧施加激光束L，以在对应于包括相邻芯片形成区域RA之间的边界的外边缘的部分处形成芯片变换层14。具体地，制备类似于图1B的工序中使用的激光装置。在形成芯片变换层14时，把经加工晶圆10放置在载物台上，调整载物台等的位置，使得激光束L的聚光点沿着各芯片形成区域RA的外边缘相对地扫描。
结果，在每个芯片形成区域RA的外边缘上，形成其中镓和氮被热能分解的芯片变换层14。更具体地，通过利用激光束L照射经加工晶圆10，形成其中氮被蒸发为气体且镓被沉积的芯片变换层14。随着氮原子被分离和蒸发，芯片变换层14处于其中具有精细孔隙的状态。此外，在相邻芯片形成区域RA之间的边界处在相邻芯片形成区域RA之间共用芯片变换层14。也就是说，在各芯片形成区域RA毗邻的部分处，沿着毗邻的芯片形成区域RA的边界形成芯片变换层14。
此外，在本实施例中，在形成芯片变换层14时，适当移动载物台等并且施加激光束L，使聚光点在每个芯片形成区域RA的外边缘处在经加工晶圆10的厚度方向上不同的两个或更多个位置处移动。在这种情况下，芯片变换层14形成在经加工晶圆10的厚度方向上的不同位置处。但是，芯片变换层14可以彼此分离或者可以彼此连接。此外，当聚光点在经加工晶圆10的厚度方向的两个或更多个不同位置处移动时，聚光点从经加工晶圆10的第一表面10a侧移动到第二表面10b侧。
芯片变换层14形成为当形成图1H所示的晶圆变换层15时，使通过形成晶圆变换层15而产生的氮穿过芯片变换层14的孔隙排出到外部。虽然没有特别地限制，但在本实施例中，在形成芯片变换层14时，固态激光束例如具有波长532nm的绿色激光束被用作激光束L。激光束L以具有2μJ的加工点输出，500ps的脉冲宽度和500mm/s的加工速度的方式被射出。这些条件仅仅是示例，本申请的发明人已经确认了即使激光束L的加工点输出减少或即使脉冲宽度变窄，也能够适当地形成芯片变换层14。此外，本申请的发明人已经确认了即使激光束L的加工点输出增加或脉冲宽度增加，也能够适当地形成芯片变换层14。
随后，如图1G所示，激光束L从经加工晶圆10的第二表面10b侧施加到经加工晶圆10，以在每个芯片形成区域RA内部形成芯片标记TM。芯片标记TM例如是用于在半导体芯片100的制造中识别半导体芯片100的批号，这将在后面描述。
具体地，制备类似于在图1B的工序中使用的激光装置。然后，在形成芯片标记TM时，把经加工晶圆10放置在载物台上，调整载物台等的位置，以使激光束L的聚光点位于各芯片形成区域RA的预定位置。芯片标记TM具有各种可识别的形状或图案，例如线或多边形，或数字。虽然没有特别地限制，但在本实施例中，用于形成芯片标记TM的激光束L的条件与用于形成晶圆标记WF的条件相同。
之后，进行热处理以促进镓的沉积并提高芯片标记TM的可见度。由于此处热处理是在其上已经形成第一表面侧元件部件11的经加工晶圆10上进行的，因此热处理的温度等于或高于镓的熔点(即29.76℃)且等于或低于200℃。
随后，如图1H所示，激光束L从经加工晶圆10的第二表面10b侧施加到经加工晶圆10，以便在距经加工晶圆10的第一表面10a预定深度D处沿着经加工晶圆10的平面方向形成晶圆变换层15。在本实施例中，晶圆变换层15是通过使用与图1B的工序中使用的激光装置相同的激光装置形成的。
在形成晶圆变换层15时，调整载物台等的位置，以使激光束L的聚光点在经加工晶圆10的平面方向相对地扫描。结果，晶圆变换层15沿着平面方向形成在经加工晶圆10中。晶圆变换层15具有其中氮被蒸发为气体和镓被沉积的配置，类似于芯片变换层14。
在本实施例中，晶圆变换层15形成为与芯片变换层14相交或在芯片变换层14的正下方延伸。结果，在形成晶圆变换层15时，不太可能有大的变形施加到每个晶片形成区域RA。
也就是说，在没有形成芯片变换层14的情况下，如图2A所示，在形成晶圆变换层15时产生的氮难以释放到外部。因此，有可能由于晶圆变换层15正在形成而使得经加工晶圆10的变形扩大。在本实施例中，另一方面，形成芯片变换层14，并且晶圆变换层15形成为与芯片变换层14相交或从芯片变换层14的正下方通过。因此，如图2B所示，在形成晶圆变换层15时产生的氮容易通过芯片变换层14的孔隙释放到外部。这样，有可能抑制由于晶圆变换层15的形成而导致经加工晶圆10的变形的扩大，并且有可能抑制施加到每个芯片形成区域RA的变形。
虽然没有特别地限制，但在本实施例中，在形成晶圆变换层15时，固态激光束例如具有波长532nm的绿色激光束被用作激光束L。发射激光束L以具有0.1μJ至0.3μJ的加工点输出，500ps的脉冲宽度和50mm/s至500mm/s的加工速度。这些条件仅仅是示例，本申请的发明人已经确认了即使激光束L的加工点输出减少或脉冲宽度变窄，也能够适当地形成晶圆变换层15。另外，本申请的发明人已经确认了即使激光束L的加工点输出增加或脉冲宽度增加，也能够适当地形成晶圆变换层15。
此外，根据半导体芯片100的操作容易程度、承受电压等设定要形成晶圆变换层15的预定深度D。例如，预定深度D是约10μm至200μm。在这种情况下，晶圆变换层15的位置根据外延膜3的厚度而改变。晶圆变换层15至少形成在外延膜3的内部、在外延膜3与GaN晶圆1之间的边界处、或者GaN晶圆1的内部。图1H显示晶圆变换层15形成在外延膜3与GaN晶圆1之间的边界处的示例。
值得注意的是，经加工晶圆10中的GaN晶圆1的至少一部分作为回收晶圆40被回收，如后面描述的。因此，晶圆变换层15可以优选地形成在外延膜3的内部或者外延膜3与GaN晶圆1之间的边界处。在晶圆变换层15形成在GaN晶圆1的内部的情况下，晶圆变换层15优选地形成在邻近GaN晶圆1的第一表面1a处。
在晶圆变换层15形成在外延膜3的内部的情况下，晶圆变换层15形成在n+型外延层3a的内部而不是构成半导体元件的n-型外延层3b的内部。在下文中，从晶圆变换层15到经加工晶圆10的在第一表面10a侧上的部分称为芯片形成晶圆30，从晶圆变换层15到经加工晶圆10的在第二表面10b侧上的部分称为回收晶圆40。
接下来，如图1I所示，在经加工晶圆10的第二表面10b侧上布置辅助构件50。例如，辅助构件50包括基材51和能够改变粘合力的粘合剂52，类似于保持构件20。在这种情况下，辅助构件50的基材51由例如玻璃、硅基板、陶瓷等构成。此外，辅助构件50的粘合剂52由例如紫外线固化树脂、蜡、双面胶带等制成。然后，握住保持构件20和辅助构件50，并在经加工晶圆10的厚度方向施加张力等，从而把经加工晶圆10以晶圆变换层15作为边界(即分开的起始点)分为芯片形成晶圆30和回收晶圆40。
如上所述，晶圆标记WM优选地形成为保留在回收晶圆40中。结果，当回收晶圆40被用作GaN晶圆1(如后面描述的)时，能够从图1C所示的工序开始执行制造工序或者在图1C所示的工序之后执行制造工序。此后，芯片形成晶圆30的其上形成第一表面侧元件部件11的表面将被称为第一表面30a，并且芯片形成晶圆30的分开表面将被称为第二表面30b。回收晶圆40的分开表面将被称为第一表面40a。此外，在图1I和随后的附图所示的每一个视图中，适当地省略了保留在芯片形成晶圆30的第二表面30b和回收晶圆40的第一表面40a上的晶圆变换层15等的图示。
如图1J所示，执行一般的半导体制造工序。将执行用于形成半导体元件的第二表面侧元件部件60(例如形成位于芯片形成晶圆30的第二表面30b上的背面电极的金属膜61)的工序。
在形成第二表面侧元件部件60的工序之前，可以根据需要执行通过化学机械抛光(CMP)技术等将芯片形成晶圆30的第二表面30b平整化的工序。图1J示出了当芯片形成晶圆30的第二表面30b被平整化时的示例。此外，在执行了形成第二表面侧元件部件60的工序之后，根据需要可以进行诸如激光退火等热处理以便使金属膜61与芯片形成晶圆30的第二表面30b之间欧姆接触。
随后，如图1K所示，保持构件20被扩张，使得芯片形成区域RA以芯片变换层14作为边界(即，分开的起点)被分开。之后，通过热处理或利用光照射来减弱粘合剂22的粘合力，并且拾取半导体芯片100。以这种方式制造了半导体芯片100。在将芯片形成晶圆30分成芯片形成区域RA之前，如果需要，可以在芯片形成区域RA之间的边界处的金属膜61中形成狭缝等，以便容易地分开用于芯片形成区域RA的金属膜61。在这种情况下，在图1J的过程中，可以制备覆盖要被分开的部分的金属掩模，使得要被分开的部分上不形成金属膜61。
如上所述制造的半导体芯片100包括芯片构成基板110，芯片构成基板110具有第一表面110a、位于第一表面110a相反侧上的第二表面110b、以及连接第一表面110a和第二表面110b的侧表面110c。芯片构成基板110具有由GaN制成的外延膜3。芯片构成基板110在第一表面110a侧上形成有第一表面侧元件部件11并且在第二表面110b侧上形成有第二表面侧元件部件60。此外，半导体芯片100设有如上所述形成的芯片标记TM。
由于本实施例的半导体芯片100是通过以芯片变换层14作为边界划分芯片形成基板30构成的，因此芯片变换层14保留在侧表面110c上。在这种情况下，芯片变换层14是其中镓和氮被分离并且镓被沉积的层，并且处于形成有微小不平整(irregularity)的状态。因此，在本实施例的制造方法中，制造了容易操作的半导体芯片100。
此外，如图1L所示，通过图1I所示的工序形成的回收晶圆40的第一表面40a通过CMP技术使用抛光装置70等进行平整。然后，被平整的回收晶圆40被用作GaN晶圆1，并且再次执行图1A之后的工序。结果，GaN晶圆1能够被多次使用形成半导体芯片100。注意，在回收晶圆40形成有晶圆标记WM的情况下，执行图1C之后的工序，而不执行图1B的工序。
根据上述实施例，镓沉积在经加工晶圆10内部以形成晶圆标记WM。因此，在经加工晶圆10的第一表面10a和第二表面10b上不形成凹部。这样，抑制经加工晶圆10从晶圆标记WM开始产生裂纹是可能的。
根据上述实施例，镓沉积在半导体芯片100的内部以形成芯片标记TM。因而，在构成半导体芯片100的芯片构成基板110的第一表面110a和第二表面110b上不形成凹部。这样，抑制半导体芯片100从芯片标记TM开始产生裂纹是可能的。
此外，由于晶圆标记WM形成在经加工晶圆WM的内部，所以能够抑制在形成晶圆标记WM时产生微小的灰尘等。类似地，由于芯片标记TM形成在半导体芯片100的内部，所以能够抑制在形成芯片标记TM时产生微小灰尘等。因此，能够在形成这些标记WM和TM时防止灰尘等附着到经加工晶圆10和半导体芯片100。
(1)在本实施例中，在形成第一表面侧元件部件11之前形成晶圆标记WM。因此，与在形成第一表面侧元件部件11之后形成晶圆标记WM的情况相比，能够扩大热处理等条件的选择。
(2)在本实施例中，晶圆标记WM形成在可以用作回收晶圆40的部分中。结果，当回收晶圆40再次用作GaN晶圆1时，不需要重新形成晶圆标记WM，因此能够简化制造过程。
(3)在本实施例中，芯片标记TM在形成晶圆变换层15之前形成。因此，与在形成晶圆变换层15之后形成芯片标记TM的情况相比，能够抑制用于形成芯片标记TM的激光束L被晶圆变换层15散射。结果，能够良好地形成芯片标记TM。
(4)在本实施例中，在形成晶圆标记WM之后和形成芯片标记TM之后进行热处理。因此，能够促进形成晶圆标记WM和芯片标记TM中的每一个的镓的沉积，并且能够提高晶圆标记WM和芯片标记TM中的每一个的可视性。
(5)在本实施例中，经加工晶圆10被分成芯片形成晶圆30和回收晶圆40，并且回收晶圆40再次用作GaN晶圆1。因此，不需要在每次制造半导体芯片100时重新制备GaN晶圆1，并且能够有效地使用GaN晶圆1。这样，能够提高半导体芯片100的生产率。
(其它实施例)
尽管已经根据实施例描述了本公开，但是应当理解，本公开不限于这样的实施例或结构。本公开包括在等同物范围内的各种修改和变型。此外，各种组合和方面，以及包括仅一种元素、多于一种元素或少于一种元素的其他组合和方面也在本公开的精神和范围内。
例如，在上述第一实施例中，外延膜3也可以仅由n-型外延层3b制成。
此外，在上述第一实施例中，在图1J所示的工序中，也可以在不抛光芯片形成晶圆30的第二表面30b的情况下形成金属膜61。例如，在光学半导体元件(opticalsemiconductor element)等形成为半导体元件时，可以在半导体芯片100的第二表面110b上形成粗糙结构。在这种情况下，可以有效地从第二表面110b侧提取光。紧接在将经加工晶圆10划分成芯片形成晶圆30和回收晶圆40之后，芯片形成晶圆30的第二表面30b处于保留晶圆变换层15的状态，并且具有微小的不平整。因此，在形成光学半导体元件时，可以不抛光芯片形成晶圆30的第二表面30b，并且可以使用晶圆变换层15的不平整。
此外，在上述第一实施例中，在图1B所示的形成外延膜3的工序中，外延膜也可以形成在GaN晶圆1的第二表面1b上。在这种情况下，例如，即使在GaN晶圆1中形成晶圆变换层15，也容易保持回收晶圆40的厚度等于或大于回收晶圆40的预定厚度，并且能够增加回收晶圆的回收次数。
在上述第一实施例中，可以仅执行形成晶圆标记WM的工序和形成芯片标记TM的工序中的一个。
在上述第一实施例中，形成晶圆标记WM的工序可以在图1C所示的形成外延膜3的工序之后和在图1D所示的形成第一表面侧元件部件11的工序之前进行。此外，晶圆标记WM可以形成在经加工晶圆10的与芯片形成晶圆30对应的部分中。
在上述第一实施例中，形成芯片标记TM的工序可以在图1H所示的形成晶圆变换层15的工序之后进行。
在上述第一实施例中，代替形成芯片变换层14，可以在对应于芯片变换层14的位置处形成凹槽。在上述第一实施例中，在形成所述芯片形成晶圆30而不形成芯片变换层14和沟槽部分之后，可以通过使用切割锯(dicing saw)、激光切割(laser dicing)等将芯片形成晶圆30划分成芯片单元作为半导体芯片100的片。

Claims (8)

1.一种用于制造形成有半导体元件的半导体芯片的方法，所述方法包括：
制备由氮化镓制成的氮化镓晶圆；
通过在所述氮化镓晶圆的表面上形成外延膜来制造经加工晶圆，所述经加工晶圆具有位于所述外延膜一侧上的第一表面和位于所述氮化镓晶圆一侧上的第二表面，所述经加工晶圆包括与所述经加工晶圆的所述第一表面毗邻的多个芯片形成区域；
在所述多个芯片形成区域的每一个中形成所述半导体元件的第一表面侧元件部件；
通过从所述经加工晶圆的所述第二表面侧利用激光束照射所述经加工晶圆的内部，沿着所述经加工晶圆的平面方向形成其中氮化物与镓分离的晶圆变换层；
以所述晶圆变换层作为边界将所述经加工晶圆划分为包括所述经加工晶圆的第一表面的芯片形成晶圆和包括所述经加工晶圆的第二表面的回收晶圆；
从所述芯片形成晶圆取出所述半导体芯片；和
在所述氮化镓晶圆的制备之后且在所述经加工晶圆的划分之前，通过利用激光束照射所述氮化镓晶圆和所述经加工晶圆中的一个的内部形成所述氮化镓晶圆和所述经加工晶圆中的所述一个的内部的标记，所述标记由镓的沉积形成。
2.根据权利要求1所述的方法，其中
形成所述标记包括在所述氮化镓晶圆的制备之后且在所述第一表面侧元件部件的形成之前形成晶圆标记作为所述标记。
3.根据权利要求2所述的方法，其中
在所述晶圆标记的形成中，所述晶圆标记形成在包括在所述回收晶圆中的部分处。
4.根据权利要求1所述的方法，其中
所述标记的形成包括在所述第一表面侧元件部件的形成之后且在所述晶圆变换层的形成之前，形成作为所述多个芯片形成区域中的每一个中的标记的芯片标记。
5.根据权利要求1所述的方法，还包括：
在所述标记的形成之后执行热处理。
6.根据权利要求1至5中任一项所述的方法，其中
所述氮化镓晶圆的制备包括将所述回收晶圆再次用作氮化镓晶圆。
7.一种包括形成有半导体元件的半导体芯片的经加工晶圆，所述经加工晶圆包括：
氮化镓晶圆；
布置在所述氮化镓晶圆的表面上的外延膜；和
布置在所述氮化镓晶圆和所述外延膜中的至少一个的内部的标记，所述标记通过镓沉积来提供。
8.一种半导体芯片，包括：
由氮化镓制成的芯片构成基板，所述芯片构成基板具有第一表面和与第一表面相反的第二表面，并且包括半导体元件；和
布置在所述芯片构成基板的内部的标记，所述标记是镓沉积物。
CN202210202228.3A 2021-03-05 2022-03-03 半导体芯片、经加工晶圆以及制造半导体芯片的方法 Pending CN115020207A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021035558A JP2022135625A (ja) 2021-03-05 2021-03-05 半導体チップ、加工ウェハ、および半導体チップの製造方法
JP2021-035558 2021-03-05

Publications (1)

Publication Number Publication Date
CN115020207A true CN115020207A (zh) 2022-09-06

Family

ID=83067829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210202228.3A Pending CN115020207A (zh) 2021-03-05 2022-03-03 半导体芯片、经加工晶圆以及制造半导体芯片的方法

Country Status (3)

Country Link
US (1) US20220285219A1 (zh)
JP (1) JP2022135625A (zh)
CN (1) CN115020207A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法

Also Published As

Publication number Publication date
JP2022135625A (ja) 2022-09-15
US20220285219A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
US8216867B2 (en) Front end scribing of light emitting diode (LED) wafers and resulting devices
CN108231658B (zh) 基板处理方法
US11551974B2 (en) Manufacturing process of element chip using laser grooving and plasma-etching
CN109309047B (zh) 处理衬底的方法
JP2009032970A (ja) 窒化物半導体素子の製造方法
US11810821B2 (en) Semiconductor chip and method for manufacturing the same
US11942327B2 (en) Singulation of silicon carbide semiconductor wafers
US20220285219A1 (en) Semiconductor chip, processed wafer, and method for manufacturing semiconductor chip
KR102590744B1 (ko) 기판을 제조하는 방법 및 기판을 제조하기 위한 시스템
US20230116302A1 (en) Semiconductor chip and method for manufacturing the same
JP2004235648A (ja) 光電子デバイス用の半導体基板及びその製造方法
JP2022179136A (ja) 半導体チップの製造方法
US20230238281A1 (en) Method of manufacturing gallium nitride substrate
US20210327702A1 (en) Method for manufacturing gallium nitride semiconductor device
JP2022128561A (ja) 窒化ガリウムウェハおよび半導体チップの製造方法
CN115274843A (zh) 半导体芯片及其制造方法
JP2022128560A (ja) 半導体チップの製造方法
US11881406B2 (en) Method of manufacturing a semiconductor device and semiconductor wafer
JP7182105B2 (ja) Ｉｉｉ族窒化物半導体デバイスの製造方法
JP2019029488A (ja) 積層型素子の製造方法
US20210384375A1 (en) Method of manufacturing light-emitting device
CN114496885A (zh) 加工晶片和芯片形成晶片的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination