CN114496885A - 加工晶片和芯片形成晶片的制造方法 - Google Patents

加工晶片和芯片形成晶片的制造方法 Download PDF

Info

Publication number
CN114496885A
CN114496885A CN202111245518.8A CN202111245518A CN114496885A CN 114496885 A CN114496885 A CN 114496885A CN 202111245518 A CN202111245518 A CN 202111245518A CN 114496885 A CN114496885 A CN 114496885A
Authority
CN
China
Prior art keywords
wafer
processed wafer
processed
silicon carbide
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111245518.8A
Other languages
English (en)
Inventor
长屋正武
熊泽辉显
南云裕司
平田和也
野本朝辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Original Assignee
Disco Corp
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp, Denso Corp, Toyota Motor Corp, Mirise Technologies Corp filed Critical Disco Corp
Publication of CN114496885A publication Critical patent/CN114496885A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2683—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using X-ray lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Abstract

一种制造芯片形成晶片的方法，包括：在碳化硅晶片(1)的第一主表面(1a)上形成外延膜(2)，以提供具有与外延膜相邻的一侧(20a)和另一侧(20b)的加工晶片(20)；将激光束(L)从加工晶片的另一侧照射到加工晶片中，以便沿加工晶片的表面方向形成变质层(23)；以及以变质层作为边界将加工晶片分离成具有加工晶片的所述一侧的芯片形成晶片(50)和具有加工晶片的所述另一侧的再循环晶片(60)。加工晶片在加工晶片的外边缘部分具有斜面部分(21)，并且在斜面部分中所述另一侧的面积大于所述一侧的面积。

Description

加工晶片和芯片形成晶片的制造方法
技术领域
本公开涉及一种由碳化硅(以下简称为SiC)制成的加工晶片以及使用该加工晶片制造芯片形成晶片的方法。
背景技术
JP2016-111143A描述了用激光束照射具有第一主表面和第二主表面的SiC锭以将SiC锭分离成SiC晶片的方法。具体地说，在该方法中，激光束沿着SiC锭的第二主表面的法线方向照射到第二主表面，以在SiC锭中形成变质层。变质层用作将SiC晶片与SiC锭分离的边界。在这种情况下，第二主表面由C平面组成。
发明内容
例如如下使用如上所述的SiC晶片形成半导体芯片。首先，在SiC晶片上形成外延膜以形成加工晶片，并且在加工晶片上形成半导体元件。之后，将加工晶片减薄至所需厚度以形成芯片形成晶片，并且将芯片形成晶片分割成芯片单元以形成半导体芯片。
在这种情况下，当将加工晶片减薄以形成芯片形成晶片时，用激光束照射加工晶片以形成变质层，从而将SiC晶片与SiC锭分离。使用变质层作为边界分离加工晶片的减薄部分。
当形成半导体芯片时，可以设想在加工晶片的外边缘部分上形成斜面部分，以便于形成半导体元件或处理加工晶片。然而，当激光束照射加工晶片以在具有斜面部分的加工晶片上形成变质层时，因为激光束和斜面部分彼此不正交，因此激光束散射。在这种情况下，变质层可能无法在加工晶片内正确形成。因此，可能难以将芯片形成晶片与具有斜面部分的加工晶片分离。
鉴于上述各点，本公开的目的是提供一种具有斜面部分的加工晶片，其中芯片形成晶片能够容易从加工晶片分离，以及一种用于制造芯片形成晶片的方法。
根据本公开的第一方面，一种制造芯片形成晶片的方法，该芯片形成晶片上形成有半导体元件，所述方法包括：
制备由碳化硅制成的碳化硅晶片，其具有第一主表面和与第一主表面相反的第二主表面；
在所述碳化硅晶片的第一主表面上形成由碳化硅制成的外延膜，以提供加工晶片，所述晶片具有与所述外延膜相邻的一侧和另一侧；
将激光束从加工晶片的另一侧照射到加工晶片中，以便沿加工晶片的表面方向形成变质层；
在作为边界的所述变质层处将所述加工晶片分离成具有所述加工晶片的一侧的芯片形成晶片和具有所述加工晶片的另一侧的再循环晶片；和
重复使用所述再循环晶片作为碳化硅晶片。
加工晶片在加工晶片的外边缘部分具有斜面部分，并且在斜面部分中另一侧的面积大于一侧的面积。
因此，当激光束照射加工晶片而在加工晶片内部形成变质层时，与加工晶片的另一侧的面积等于或小于一侧的面积的情况相比，更容易将激光束照射到加工晶片的端部的紧邻处。因此，变质层容易形成直到加工晶片的端部，并且芯片形成晶片容易与加工晶片分离。
此外，由SiC制成的加工晶片具有一侧、与一侧相反的另一侧以及在加工晶片的外边缘部分形成的斜面部分。斜面部分形成为使得另一侧具有比一侧更大的面积。
因此，当激光束照射加工晶片而在加工晶片内部形成变质层时，与加工晶片的另一侧的面积等于或小于一侧的面积的情况相比，更容易将激光束照射到加工晶片的端部的紧邻处。因此，变质层容易形成直到加工晶片的端部，并且芯片形成晶片容易与加工晶片分离。
附在部件等上的附图标记指示在部件等和下面要描述的实施例中的特定部件等之间的对应示例。
附图说明
图1A是示出根据第一实施例的半导体芯片的制造过程的横截面图。
图1B是示出图1A之后的半导体芯片的制造过程的横截面图。
图1C是示出图1B之后的半导体芯片的制造过程的横截面图。
图1D是示出图1C之后的半导体芯片的制造过程的横截面图。
图1E是示出图1D之后的半导体芯片的制造过程的横截面图。
图1F是示出图1E之后的半导体芯片的制造过程的横截面图。
图1G是示出图1F之后的半导体芯片的制造过程的横截面图。
图1H是示出图1G之后的半导体器件的制造过程的横截面图。
图1I是示出图1H之后的半导体芯片的制造过程的横截面图。
图1J是示出图1I之后的半导体芯片的制造过程的横截面图。
图1K是在图1F的过程中形成的再循环晶片上具有厚度外延膜的加工晶片的横截面图。
图2是图1A所示的SiC晶片的平面图。
图3是示出图1C所示的加工晶片的斜面部分的示意性横截面图。
图4是示出当用激光束照射图1E的加工晶片时激光束的路径的示意图。
图5是示出当用激光束照射图1E的加工晶片时变质层的示意性平面图。
图6是示出当用激光束照射图1E的加工晶片时变质层的示意性横截面图。
图7是示出当用激光束照射图1E的加工晶片时变质层与斜面部分的形状之间的关系的示意性横截面图。
具体实施方式
以下，将参考附图描述实施例。在本实施例中，为了便于描述，将相同的附图标记分配给彼此相同或等同的部分。
将参考附图描述根据实施例的用于制造半导体芯片100的方法。
首先，如图1A所示，制备具有第一主表面1a和第二主表面1b的碳化硅(SiC)晶片1。SiC晶片1具有块状晶片形状。SiC晶片1的厚度是任意的，但例如约为325至525μm。
本实施例的SiC晶片1是6英寸六角单晶晶片。如图1A和2所示，SiC晶片1整体呈基本上圆盘状。在本实施例的SiC晶片1中，第二主表面1b的面积大于第一主表面1a的面积。连接第一主表面1a和第二主表面1b的侧表面1c是曲面。在SiC晶片1中，Si平面是第一主表面1a，C平面是第二主表面1b。在稍后描述的图1E的过程中，激光束L被照射到第二主表面1b。第二主表面1b是通过镜面处理而形成的镜面，例如使用研磨机或化学机械抛光(CMP)进行抛光。
SiC晶片1具有从第一主表面1a到第二主表面1b的c轴(<0001>方向)10和与c轴10正交的c平面({0001}平面)11。在本实施例中，c轴10相对于垂直于第一主表面1a的垂线12倾斜，使得c平面11和第一主表面1a具有预定的偏离角α。例如，该偏离角约为4°。然而，偏离角α不限于此，其根据要制造的半导体元件适当地设置，并且在例如小于10°的范围内适当地设置。
如图2所示，SiC晶片1形成有指示晶体取向的取向平坦部13。本实施例的取向平坦部13形成为平行于从垂线12延伸到c轴10的偏离方向A。
还可以通过重复使用将在后面描述的在图1F的过程中形成的再循环晶片60来制备SiC晶片1。因此，如有必要，可在SiC晶片1的第二主表面1b上形成由氧化膜等制成的保护膜。
接下来，如图1B所示，在SiC晶片1的第一主表面1a上形成外延膜2，以便制备加工晶片20，该加工晶片20具有一侧20a、与一侧20a相反的另一侧20b和将一侧20a连接到另一侧20b的侧表面20c。然后，在加工晶片20的一侧20a上形成芯片形成区域RA，以形成稍后描述的半导体元件。
在该实施例中，外延膜2是n-型外延层。n-型外延层用于形成一侧元件部件22，例如扩散层，其将在后面描述，并且具有例如约10μm的厚度。在下文中，邻近外延膜2的加工晶片20表面被称为加工晶片20的一侧20a。由SiC晶片1制成的加工晶片20表面被称为加工晶片20的另一侧20b。将一侧20a和另一侧20b彼此连接的加工晶片20表面称为侧表面20c。
此外，制备加工晶片20，该加工晶片20具有形成在作为外边缘部分的侧表面20c上的斜面部分21。具体地，如图3所示，水平虚拟平面K被定义为沿加工晶片20的表面方向穿过加工晶片20的一侧20a和另一侧20b之间在厚度方向上的中心。斜面部分21形成为使得与一侧20a相邻的上部和与另一侧20b相邻的下部形成为相对于水平虚拟平面K不对称。更具体地说，斜面部分21形成为使得加工晶片20的另一侧20b的面积大于一侧20a的面积。例如，第一正交虚拟平面K1被定义为与水平虚拟平面K正交并且穿过一侧20a和斜面部分21之间的边界。第二正交虚拟平面K2被定义为与水平虚拟平面K正交，并穿过另一侧20b和斜面部分21之间的边界。在这种情况下，斜面部分21形成为使得第二正交虚拟平面K2位于加工晶片20的外边缘和第一正交虚拟平面K1之间。换句话说，斜面部分21形成为使得另一侧20b和水平虚拟平面K之间的第一部分的曲率大于一侧20a和水平虚拟平面K之间的第二部分的曲率。在本实施例中，斜面部分21形成为具有从水平虚拟平面K和侧面20c的交点到第一正交虚拟平面K1的长度d，并且长度d为100μm或更大。
这种加工晶片20的制备如下，例如，通过制备其中第一主表面1a的面积大于第二主表面1b的面积并且侧表面1c弯曲的SiC晶片1。结果，使用该形状的SiC晶片1作为基底，制备加工晶片20，其中另一侧20b的面积大于一侧20a的面积。当在SiC晶片1的第一主表面1a上形成外延膜2时，外延膜2的形状对应于SiC晶片1的形状。此外，例如，在SiC晶片1的第一主表面1a上形成外延膜2之后，可以通过适当地蚀刻等形状调整加工来形成斜面部分21，从而制备这种加工晶片20。
如图1C所示，执行常规的半导体制造工艺以在每个芯片形成区域RA中形成半导体元件的一侧元件部件22，例如栅极14、扩散层、表面电极、布线图和钝化膜(未示出)。作为半导体元件，采用具有各种构造的元件。例如，采用功率器件等作为半导体元件。之后，如有必要，在加工晶片20的一侧20a上形成由抗蚀剂等制成的表面保护膜。
随后，如图1D所示，将保持构件30设置在加工晶片20的一侧20a上。保持构件30例如是具有基材31和粘合剂32的切片带等。基材31由在制造过程中不容易翘曲的材料制成。基材31例如由玻璃、硅衬底、陶瓷等制成。粘合剂32由粘合强度可以例如根据温度或光线改变的材料制成。在这种情况下，粘合剂32例如由紫外光固化树脂、蜡、双面胶带等制成。粘合剂32可以由将在后面描述的形成图1G中所示的另一侧元件部件25时能够保持粘合力的材料制成。
接着，如图1E所示，从相对于加工晶片20的另一侧20b的法线方向照射激光束L，以便在距离加工晶片20的另一侧20b具有预定深度H的位置沿加工晶片20的表面方向形成变质层23。在本实施例中，根据后面描述的芯片形成晶片50的易操作性、后面描述的半导体芯片100的耐受电压等来设置形成变质层23的预定深度H。将预定深度H设置为约200至370μm，使得芯片形成晶片50的厚度约为100μm。深度是指沿深度方向从另一侧20b到一侧20a的长度，深度方向是另一侧20b的法线方向。
下文中，将具体描述形成变质层23的步骤。当形成变质层23时，准备激光光源、反射镜、聚光透镜和激光装置。激光光源使激光束L振荡。设置反射镜以改变激光束L的光轴(即光路)方向。(聚光光学系统的)聚光透镜聚焦激光束L。激光装置具有可移动的工作台。将加工晶片20放置在工作台上，并且调整工作台的位置，使得通过从加工晶片20的另一侧20b照射激光束L，激光束的聚焦点成为预定深度H，同时，激光束L的聚焦点沿加工晶片20的表面方向进行相对扫描。
更具体地，当形成变质层23时，执行以下操作。如图4所示，偏离方向A被设置为Y方向，并且平行于加工晶片20的一侧20a的表面方向被设置为与Y方向正交的X方向。激光束L沿X方向扫描。之后，激光束的扫描在Y方向上移位，并再次沿X方向扫描。结果，在加工晶片20内部，如图5和6所示，通过照射激光束L将SiC分离为非晶Si和非晶C。通过将激光束L有效吸收到分离的非晶C中形成改性层23a。此外，形成从改性层23a沿C平面11传播的裂纹23b。结果，在加工晶片20内形成具有改性层23a和裂纹23b的变质层23。
注意，图6是沿图4中的线VI-VI截取的示意性横截面图。此外，基于在c平面方向上传播形成的裂纹23b的宽度来设置在Y方向上移位的激光束L的分度量W。例如，在本实施例中，当在改性层23a的一侧上形成的裂纹23b具有宽度W1时，Y方向上的分度量W被设置为满足W1≤W≤2×W1。
在本实施例中，当形成变质层23时，例如，激光输出为2.0w，进给速率为785mm/s，并且加工时间约为15分钟。然而，这些条件只是示例。本发明人已经确认，当激光输出高于或低于2.0W时，通过调整条件适当地形成变质层23。
加工晶片20形成为具有斜面部分21。因此，当如上所述从加工晶片20的另一侧20b照射激光束L时，由于激光束等的散射，有可能在斜面部分21内没有适当地形成变质层23。
因此，在本实施例中，形成斜面部分21，使得加工晶片20的另一侧20b的面积大于一侧20a的面积。与斜面部分21形成为使得加工晶片20的另一侧20b的面积等于或小于一侧20a的面积的情况相比，激光束L能够容易照射到加工晶片20的外边缘部分的紧邻处。因此，变质层23能够容易形成直到加工晶片20的外边缘部分。
在本实施例中，如图7所示，调整斜面部分21和深度H，使得变质层23不与第二正交虚拟平面K2相交。换句话说，调整斜面部分21和深度H，使得从另一侧20b和斜面部分21之间的边界到侧表面20c的深度h短于深度方向上的深度H。换句话说，从另一侧20b和斜面部分21之间的边界到侧表面20c的深度h是位于加工晶片20内部的第二正交虚拟平面K2的长度。结果，由于另一侧20b定位成面对变质层23，因此激光束L可以充分聚焦在形成变质层23的区域上。
接着，如图1F所示，辅助构件40设置在加工晶片20的另一侧20b上。例如，与保持构件30类似，辅助构件40包括基材41和粘合强度可以改变的粘合剂42。在这种情况下，辅助构件40的基材例如由玻璃、硅衬底、陶瓷等制成。辅助构件40的粘合剂42例如由紫外光固化树脂、蜡、双面胶带等制成。然后，抓持保持构件30和辅助构件40，并在加工晶片20的厚度方向上施加拉力等，使得晶片在作为边界(即分支的起点)的变质层23处分为芯片形成晶片50和再循环晶片60。
在下文中，芯片形成晶片50具有一侧50a和另一侧50b，其中在一侧50a上形成有一侧元件部件22，再循环晶片60的一侧60a从另一侧50b分离。此外，在图1F之后的附图中，适当地省略留在芯片形成晶片50的另一侧50b上和再循环晶片60的一侧60a上的变质层23等。
之后，如图1G所示，执行常规的半导体制造工艺，以在芯片形成晶片50的另一侧50b上形成半导体元件的另一侧元件部件25，例如构成背面电极的金属膜24。
在形成另一侧元件部件25的步骤之前，如有必要，可通过化学机械抛光(CMP)使芯片形成晶片50的另一侧50b变得平坦。图1G示出了当芯片形成晶片50的另一侧50b变得平坦时的视图。此外，在形成另一侧元件部件25之后，如有必要，可执行诸如激光退火等热处理，以便在金属膜24和芯片形成晶片50的另一侧50b之间形成欧姆接触。
之后，如图1H所示，支撑构件70设置在芯片形成晶片50的另一侧50b上以面对金属膜24。支撑构件70例如由切片带等制成。类似于保持构件30，支撑构件70可包括基材71和粘合力可以改变的粘合剂72。当支撑构件70由基材71和粘合剂72组成时，基材71例如由玻璃、硅衬底或陶瓷制成，粘合剂72例如由紫外光固化树脂、蜡或双面胶带制成。。
接着，如图1I所示，保持构件30的粘合剂32的粘合力减弱，并且附接到芯片形成晶片50的一侧50a的保持构件30被分开。例如，当粘合剂32由紫外线固化树脂制成时，通过紫外线照射来剥离保持构件30。
随后，如图1J所示，通过切片锯、激光切片等将芯片形成晶片50分离成芯片单元来制造每个半导体芯片100。此时，在本实施例中，调整切片深度，使得支撑构件70的基材71保持连接而不被切割，同时将芯片形成晶片50分成芯片单元。
尽管后续步骤未在附图中示出，但是支撑构件70被扩展，并且半导体芯片100之间的距离在切片切割部分处被加宽。之后，通过热处理或光照射减弱粘合剂72的粘合力，并且拾取半导体芯片100。结果，制造出半导体芯片100。
此外，在图1A之后的步骤中，在图1F所示的过程中制造的再循环晶片60再次用作SiC晶片1。结果，SiC晶片1可重复使用多次以形成半导体芯片100。在这种情况下，优选使用抛光设备、干法蚀刻等对SiC晶片1进行CMP方法，以使得再循环晶片60的一侧60a成为平坦表面并且不保留变质层23。此外，当再循环晶片60(即，SiC晶片1)的厚度变薄时，如图1K所示，设置厚度外延膜3以确保SiC晶片1的厚度。可通过在SiC晶片1上形成外延膜2来形成加工晶片20。厚度外延膜3例如由n+型外延层组成。当形成厚度外延膜3时，可以在形成厚度外延膜3之后或者在形成外延膜2之后执行用于形成斜面部分21的形状调整过程。当在形成厚度外延膜3之后执行形状调整过程时，通过在形成外延膜2时由外延膜2接管厚度外延膜3的形状来形成斜面部分21。
根据本实施例，斜面部分21形成为使得加工晶片20的另一侧20b的面积大于一侧20a的面积。因此，当通过照射激光束L在加工晶片20内部形成变质层23时，与加工晶片20的另一侧20b的面积等于或小于一侧20a的面积的情况相比，激光束L容易照射到加工晶片20的外边缘部分的紧邻处。因此，变质层23容易形成直到加工晶片20的外边缘部分，并且芯片形成晶片50容易从加工晶片20分离。
当用激光束L照射加工晶片20的外边缘部分时，可以在照射激光束L之前进行边缘修整以去除斜面部分21，使得加工晶片20的侧表面20c与一侧20a正交。然而，在该方法中，加工晶片20的面积减小。在本实施例中，以变质层23为边界，将加工晶片20分离为芯片形成晶片50和再循环晶片60，并且再次将分离的再循环晶片60用作SiC晶片1。在去除斜面部分21的方法中，每次形成芯片形成晶片50时，SiC晶片1的面积变小。在这种情况下，要制造的半导体芯片100的数量逐渐减少。
相反，根据本实施例，由于只需要调整斜面部分21的形状，因此可以限制SiC晶片1的面积减小。因此，在本实施例中，在每次制造半导体芯片100时抑制SiC晶片1变小的同时，加工晶片20可以优选地分离成晶片形成晶片50和再循环晶片60(即，SiC晶片1)。
(1)在本实施例中，斜面部分21形成为使得另一侧20b和水平虚拟平面K之间的第一部分的曲率大于一侧20a和水平虚拟平面K之间的第二部分的曲率。因此，可以容易制造另一侧20b的面积大于一侧20a的面积的加工晶片20。
(2)在本实施例中，调整斜面部分21和深度H，使得从另一侧20b和斜面部分21之间的边界到侧表面20c的深度h短于深度方向上的深度H。因此，由于另一侧20b位于面对变质层23的区域内，因此激光束L可以充分聚焦在形成变质层23的区域上。因此，可以将变质层23形成直到加工晶片20的侧表面20c。
尽管已经根据实施例描述了本公开，但是应当理解，本公开不限于这些实施例或结构。本公开包括等同范围内的各种修改和变化。此外，各种组合和构造以及仅包括一个或更多或更少元件的其他组合和构造都在本公开的范围和精神内。
此外，在该实施例中，在形成图1B的外延膜2的步骤中，还可以在SiC晶片1的第二主表面1b上形成外延膜。在这种情况下，容易留下厚度等于或大于预定厚度作为再循环晶片60，从而可以增加再循环晶片的重复使用次数。

Claims (4)

1.一种制造芯片形成晶片的方法，在所述芯片形成晶片上形成有半导体元件，所述方法包括：
制备碳化硅晶片(1)，其由碳化硅制成并具有第一主表面(1a)和与所述第一主表面相反的第二主表面(1b)；
在所述碳化硅晶片的所述第一主表面上形成由碳化硅制成的外延膜(2)以提供加工晶片(20)，所述加工晶片具有与所述外延膜相邻的一侧(20a)和由所述碳化硅晶片制成的另一侧(20b)；
将激光束(L)从所述加工晶片的所述另一侧照射到所述加工晶片中，以便沿所述加工晶片的表面方向形成变质层(23)；
以所述变质层作为边界，将所述加工晶片分离成具有所述加工晶片的所述一侧的芯片形成晶片(50)和具有所述加工晶片的所述另一侧的再循环晶片(60)；和
重复使用所述再循环晶片作为碳化硅晶片，其中
所述加工晶片在所述加工晶片的外边缘部分具有斜面部分(21)，以及
在所述斜面部分中，所述另一侧的面积大于所述一侧的面积。
2.根据权利要求1所述的方法，其中
虚拟平面(K)被定义为沿着所述加工晶片的所述表面方向穿过所述一侧和所述另一侧之间的中心，
所述斜面部分具有位于所述虚拟平面和所述另一侧之间的第一部分，以及位于所述虚拟平面和所述一侧之间的第二部分，以及
在制备所述加工晶片时，所述斜面部分形成为使得所述第一部分的曲率大于所述第二部分的曲率。
3.根据权利要求1或2所述的方法，其中
在制备所述加工晶片时，在从所述另一侧到所述一侧的深度方向上，从所述另一侧和所述斜面部分之间的边界到连接所述一侧和所述另一侧的侧表面(20c)的深度(h)小于从所述另一侧到所述变质层的深度(H)。
4.一种由碳化硅制成的加工晶片，包括：
一侧(20a)；
与所述一侧相反的另一侧(20b)；和
形成在所述碳化硅的外边缘部分上的斜面部分(21)，其中
在所述斜面部分中，所述另一侧的面积大于所述一侧的面积。
CN202111245518.8A 2020-10-28 2021-10-26 加工晶片和芯片形成晶片的制造方法 Pending CN114496885A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020180823A JP2022071717A (ja) 2020-10-28 2020-10-28 加工ウェハおよびチップ構成ウェハの製造方法
JP2020-180823 2020-10-28

Publications (1)

Publication Number Publication Date
CN114496885A true CN114496885A (zh) 2022-05-13

Family

ID=81256740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111245518.8A Pending CN114496885A (zh) 2020-10-28 2021-10-26 加工晶片和芯片形成晶片的制造方法

Country Status (3)

Country Link
US (1) US11881407B2 (zh)
JP (1) JP2022071717A (zh)
CN (1) CN114496885A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5726061B2 (ja) 2011-12-21 2015-05-27 三菱電機株式会社 ウェハの製造方法および半導体装置の製造方法
WO2013126927A2 (en) * 2012-02-26 2013-08-29 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
WO2014188879A1 (ja) 2013-05-24 2014-11-27 富士電機株式会社 半導体装置の製造方法
JP6399913B2 (ja) 2014-12-04 2018-10-03 株式会社ディスコ ウエーハの生成方法
JP7125252B2 (ja) * 2017-08-30 2022-08-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
EP3567139B1 (en) 2018-05-11 2021-04-07 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
US11081393B2 (en) * 2019-12-09 2021-08-03 Infineon Technologies Ag Method for splitting semiconductor wafers

Also Published As

Publication number Publication date
JP2022071717A (ja) 2022-05-16
US20220130675A1 (en) 2022-04-28
US11881407B2 (en) 2024-01-23

Similar Documents

Publication Publication Date Title
TWI696539B (zh) 晶圓之薄化方法
US9147599B2 (en) Wafer support system and method for separating support substrate from solid-phase bonded wafer and method for manufacturing semiconductor device
US11742243B2 (en) Semiconductor device manufacturing method and wafer-attached structure
US20130312460A1 (en) Manufacturing method of single crystal substrate and manufacturing method of internal modified layer-forming single crystal member
WO2012108052A1 (ja) 単結晶基板製造方法および内部改質層形成単結晶部材
CN109309047B (zh) 处理衬底的方法
US10290545B2 (en) Laser processing method
JP2014019120A (ja) 内部加工層形成単結晶部材の製造方法
US11881407B2 (en) Processed wafer and method of manufacturing chip formation wafer
JP6202696B2 (ja) 単結晶基板製造方法
JP2011171382A (ja) 分割方法
US20230203709A1 (en) Silicon carbide wafer and method for manufacturing the same
US11810821B2 (en) Semiconductor chip and method for manufacturing the same
US20230116302A1 (en) Semiconductor chip and method for manufacturing the same
US20230238281A1 (en) Method of manufacturing gallium nitride substrate
CN115274843A (zh) 半导体芯片及其制造方法
JP2022135625A (ja) 半導体チップ、加工ウェハ、および半導体チップの製造方法
CN117334569A (zh) 芯片的制造方法
CN114823465A (zh) 一种半导体元件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination