JP2023108897A - 窒化ガリウム基板の製造方法 - Google Patents

窒化ガリウム基板の製造方法 Download PDF

Info

Publication number
JP2023108897A
JP2023108897A JP2022010196A JP2022010196A JP2023108897A JP 2023108897 A JP2023108897 A JP 2023108897A JP 2022010196 A JP2022010196 A JP 2022010196A JP 2022010196 A JP2022010196 A JP 2022010196A JP 2023108897 A JP2023108897 A JP 2023108897A
Authority
JP
Japan
Prior art keywords
wafer
gan
gallium nitride
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022010196A
Other languages
English (en)
Inventor
正武 長屋
Masatake Nagaya
正助 中林
Masasuke Nakabayashi
大祐 河口
Daisuke Kawaguchi
俊樹 油井
Toshiki Yui
千秋 笹岡
Chiaki Sasaoka
正一 恩田
Shoichi Onda
淳 小島
Atsushi Kojima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Denso Corp
Toyota Motor Corp
Tokai National Higher Education and Research System NUC
Mirise Technologies Corp
Original Assignee
Hamamatsu Photonics KK
Denso Corp
Toyota Motor Corp
Tokai National Higher Education and Research System NUC
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK, Denso Corp, Toyota Motor Corp, Tokai National Higher Education and Research System NUC, Mirise Technologies Corp filed Critical Hamamatsu Photonics KK
Priority to JP2022010196A priority Critical patent/JP2023108897A/ja
Priority to US18/153,674 priority patent/US20230238281A1/en
Priority to CN202310055335.2A priority patent/CN116504606A/zh
Publication of JP2023108897A publication Critical patent/JP2023108897A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/0869—Devices involving movement of the laser head in at least one axial direction
    • B23K26/0876—Devices involving movement of the laser head in at least one axial direction in at least two axial directions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】製造時間の短縮化を図ることができるＧａＮ基板の製造方法を提供する。【解決手段】第１主面１０ａおよび第１主面１０ａと反対側の第２主面１０ｂを有するＧａＮウェハ１０を用意することと、ＧａＮウェハ１０の第２主面１０ｂから当該ＧａＮウェハ１０の内部にレーザ光Ｌを照射することにより、ＧａＮウェハ１０の面方向に沿った変質層１１を形成することと、変質層１１を境界としてＧａＮウェハ１０を分割することにより、ＧａＮウェハ１０からＧａＮ基板を製造することとを行う。そして、ＧａＮウェハ１０を用意することでは、六方晶で構成され、第１主面１０ａおよび第２主面１０ｂが｛１－１００｝ｍ面とされたＧａＮウェハ１０を用意し、変質層１１を形成することでは、ＧａＮウェハ１０の内部に変質層を構成するための照射痕が形成されるようにレーザ光Ｌを照射して変質層１１を形成する。【選択図】図１Ｃ

Description

本発明は、窒化ガリウム（以下では、単にＧａＮともいう）ウェハを分割してＧａＮ基板を製造するＧａＮ基板の製造方法に関するものである。
従来より、ＧａＮウェハを分割してＧａＮ基板を製造する製造方法が提案されている（例えば、特許文献１参照）。具体的には、この製造方法では、第１主面および第２主面を有するＧａＮウェハを用意し、第１主面または第２主面からレーザ光を照射してＧａＮウェハの内部に、ＧａＮウェハの面方向に沿った変質層を形成する。そして、この製造方法では、変質層を境界としてＧａＮウェハを分割することでＧａＮ基板を製造する。
特開２０１７－５７１０３号公報
しかしながら、上記の製造方法では、第１主面および第２主面の面方位が特に規定されていない。そして、本発明者らの検討によれば、第１主面および第２主面を一般的に用いられる｛０００１｝ｃ面とし、このｃ面に沿って変質層を形成した場合、ＧａＮ基板を製造するための製造時間が長くなる可能性があることが確認された。
本発明は上記点に鑑み、製造時間の短縮化を図ることができるＧａＮ基板の製造方法を提供することを目的とする。
上記目的を達成するための請求項１では、ＧａＮウェハ（１０）からＧａＮ基板（１００）を製造するＧａＮ基板の製造方法であって、第１主面（１０ａ）および第１主面と反対側の第２主面（１０ｂ）を有するＧａＮウェハを用意することと、ＧａＮウェハの第２主面から当該ＧａＮウェハの内部にレーザ光（Ｌ）を照射することにより、ＧａＮウェハの面方向に沿った変質層（１１）を形成することと、変質層を境界としてＧａＮウェハを分割することにより、ＧａＮウェハからＧａＮ基板を製造することと、を行い、ＧａＮウェハを用意することでは、六方晶で構成され、第１主面および第２主面が｛１－１００｝ｍ面とされたＧａＮウェハを用意し、変質層を形成することでは、ＧａＮウェハの内部に変質層を構成するための照射痕（Ｌａ）が形成されるようにレーザ光を照射して変質層を形成する。
これによれば、第１主面および第２主面がｍ面で構成されるＧａＮウェハを用意し、レーザ光を照射してＧａＮウェハの面方向（すなわち、ｍ面）に沿った変質層を形成するため、ＧａＮ基板の製造時間の短縮化を図ることができる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態におけるＧａＮ基板の製造工程を示す断面図である。 図１Ａに続くＧａＮ基板の製造工程を示す断面図である。 図１Ｂに続くＧａＮ基板の製造工程を示す断面図である。 図１Ｃに続くＧａＮ基板の製造工程を示す断面図である。 図１Ｄに続くＧａＮ基板の製造工程を示す断面図である。 図１Ｅに続くＧａＮ基板の製造工程を示す断面図である。 ＧａＮウェハの結晶方位を説明するための図である。 レーザ光をＧａＮウェハに照射する際のレーザ光の経路を示す模式図である。 図３中の領域IVに照射されたレーザ光によって形成される照射痕およびウェハ用変質層を示す模式図である。 ａ軸方向との成す角度、レーザ光の合計出力、および照射痕の関係を示す図である。 ａ軸方向と走査方向との成す角度が０°である場合の照射痕を示す模式図である。 ａ軸方向と走査方向との成す角度が１０°である場合の照射痕を示す模式図である。 ａ軸方向と走査方向との成す角度が２０°である場合の照射痕を示す模式図である。 比較例におけるウェハ用変質層を構成するための照射痕を示す模式図である。 第１実施形態の製造方法で分割した面を示す模式図である。 比較例の製造方法で分割した面を示す模式図である。 第２実施形態におけるＧａＮ基板の製造工程を含む半導体チップの製造工程を示す断面図である。 図９Ａに続く半導体チップの製造工程を示す断面図である。 図９Ｂに続く半導体チップの製造工程を示す断面図である。 図９Ｃに続く半導体チップの製造工程を示す断面図である。 図９Ｄに続く半導体チップの製造工程を示す断面図である。 図９Ｅに続く半導体チップの製造工程を示す断面図である。 図９Ｆに続く半導体チップの製造工程を示す断面図である。 図９Ｇに続く半導体チップの製造工程を示す断面図である。 図９Ｈに続く半導体チップの製造工程を示す断面図である。 図９Ｉに続く半導体チップの製造工程を示す断面図である。 図９Ｊに続く半導体チップの製造工程を示す断面図である。 ＧａＮウェハの平面模式図である。 チップ用変質層を形成せずにウェハ用変質層を形成した場合の模式図である。 チップ用変質層を形成した後にウェハ用変質層を形成した場合の模式図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態におけるＧａＮ基板１００の製造方法について、図面を参照しつつ説明する。なお、本実施形態のＧａＮ基板１００は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するための半導体装置を構成するのに適用されると好適である。また、以下では、結晶の方位を示す場合、本来ならば所望の数字の上にバー（－）を付すべきであるが、電子出願に基づく表現上の制限が存在するため、本明細書では所望の数字の前にバーを付している。
まず、本実施形態では、図１Ａに示されるように、第１主面１０ａおよび第２主面１０ｂを有し、バルクウェハ状とされているＧａＮウェハ１０を用意する。本実施形態のＧａＮウェハ１０は、六方晶単結晶ウェハとされており、結晶方位が図２のようになる。そして、本実施形態のＧａＮウェハ１０は、第１主面１０ａおよび第２主面１０ｂが｛１－１００｝ｍ面とされると共に第１主面１０ａおよび第２主面１０ｂの面方向における一方向が〈０００１〉方向に沿ったｃ軸方向やａ軸方向に沿った方向とされている。なお、例えば、第１主面１０ａおよび第２主面１０ｂを（１－１００）ｍ面とする場合には、［０００１］ｃ軸方向や［００１０］ａ軸方向がｍ面の面方向に沿った方向となる。また、本実施形態では、後述するように、第２主面１０ｂ側からレーザ光Ｌが照射されるため、第２主面１０ｂが鏡面加工等によって鏡面とされている。鏡面加工は、例えば、グラインダーを用いた研磨や、ＣＭＰ（Chemical Mechanical Polishingの略）等の研磨によって行われる。さらに、本実施形態のｍ面とは、若干の製造誤差等を含むものであり、例えば、ｍ面に対して±３°傾いた面も含むものである。言い換えると、本実施形態の第１主面１０ａおよび第２主面１０ｂは、ｍ面となるように形成された面ともいえる。
次に、図１Ｂに示されるように、ＧａＮウェハ１０の第１主面１０ａ側に保持部材２０を配置する。保持部材２０は、例えば、基材２１と粘着剤２２とを有するダイシングテープ等が用いられる。基材２１は、製造工程中に反り難い材料で構成され、例えば、ガラス、シリコン基板、セラミックス等で構成される。粘着剤２２は、粘着力を変化させることができる材料で構成され、例えば、温度や光によって粘着力が変化するものが用いられる。この場合、粘着剤２２は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。
続いて、図１Ｃに示されるように、ＧａＮウェハ１０の第２主面１０ｂからレーザ光Ｌを照射し、ＧａＮウェハ１０の第１主面１０ａから所定深さＤとなる位置に、ＧａＮウェハ１０の面方向（すなわち、ｍ面）に沿ったウェハ用変質層１１を形成する。本実施形態では、この工程では、レーザ光Ｌを発振するレーザ光源、レーザ光源から出力されたレーザ光Ｌを変調する空間光変調器、空間光変調器によって変調されたレーザ光Ｌを集光する集光レンズ、変位可能なステージ等を有するレーザ装置を用意する。なお、空間光変調器は、例えば反射型液晶（ＬＣＯＳ：Liquid Crystal on Siliconの略）等で構成される。
そして、ウェハ用変質層１１を形成する際には、ＧａＮウェハ１０をステージに載置し、レーザ光Ｌの集光点がＧａＮウェハ１０の面方向に沿って相対的に走査されるように、ステージ等の位置を調整する。本実施形態では、図３に示されるように、ＧａＮウェハ１０の面方向における一方向をＸ軸方向とすると共にＸ軸方向と直交する方向をＹ軸方向とすると、レーザ光Ｌは、次のように走査される。すなわち、レーザ光Ｌは、Ｘ軸方向に沿って走査された後、Ｙ軸方向にずらされてから再びＸ軸方向に沿って走査される。このため、レーザ光Ｌの走査方向とは、言い換えると、Ｘ軸方向に沿った方向ともいえる。
また、本実施形態では、レーザ光Ｌは、Ｘ軸方向に沿って走査される際、図４に示されるように、複数の照射痕Ｌａがｍ面の面方向におけるＹ軸方向に沿って同時に形成されるようにＧａＮウェハ１０に照射される。なお、照射痕Ｌａとは、レーザ光が照射されることで形成される痕のことである。特に限定されるものではないが、本実施形態では、ｍ面の面方向におけるＹ軸方向に沿って６個の照射痕Ｌａが同時に形成されるように、６点分岐させたレーザ光ＬをＧａＮウェハ１０に照射する。そして、このようにｍ面の面方向に沿って複数の照射痕Ｌａが同時に形成されるようにレーザ光Ｌを照射することにより、製造時間の短縮化を図ることができる。
但し、レーザ光Ｌを照射する場合には、具体的には後述するが、図４に示されるように、レーザ光Ｌを照射した位置に照射痕Ｌａが形成される条件で行う。また、図４は、具体的には後述するが、レーザ光Ｌをａ軸方向と平行な方向に沿って走査させた場合の結果に基づく模式図である。
そして、ＧａＮウェハ１０には、レーザ光Ｌが照射されて照射痕Ｌａが形成されることにより、照射痕Ｌａが形成された部分の周囲に、熱エネルギーによってガリウムと窒素とが分解された改質層１１ａが形成される。より詳しくは、レーザ光Ｌを照射することにより、窒素がガスとして蒸発すると共にガリウムが析出された改質層１１ａが形成される。また、ＧａＮウェハ１０には、改質層１１ａからｍ面の面方向に沿って伝搬するクラック１１ｂが形成される。これにより、ＧａＮウェハ１０の内部には、改質層１１ａとクラック１１ｂとによって構成されるウェハ用変質層１１が形成される。そして、本発明者らの検討によれば、本実施形態におけるＧａＮウェハ１０のような六方晶構造である場合、クラックは、ｍ面の面方向のうちのｃ軸方向に沿って伝搬され易いことが確認されている。
なお、図４は、クラック１１ｂによってＹ軸方向に隣合う改質層１１ａが繋がるように、Ｙ軸方向に隣合う照射痕Ｌａの間隔が調整された模式図を示している。また、図４は、６点分岐させたレーザ光Ｌを照射した場合の結果に基づく模式図であり、パルスピッチ（すなわち、ａ軸方向の照射痕Ｌａの間隔）を３μｍ、送り速度を１５０ｍｍ／ｓとした結果に基づく模式図である。
ここで、照射痕Ｌａについて本発明者らがさらに詳細に検討したところ、図５に示される結果が得られた。なお、図５は、ａ軸方向との成す角度、レーザ光Ｌの合計出力、照射痕Ｌａの有無を示した結果である。図５において、ａ軸方向との成す角度とは、レーザ光Ｌの走査方向（すなわち、Ｘ軸方向）とａ軸方向との成す角度θのことであり、例えば、図６Ａ～図６Ｃに示される角度θのことである。図６Ａは、成す角度θが０°である場合の照射痕Ｌａおよび改質層１１ａの模式図であり、図６Ｂは、成す角度θが１０°である場合の照射痕Ｌａおよび改質層１１ａの模式図であり、図６Ｃは、成す角度θが２０°である場合の照射痕Ｌａおよび改質層１１ａの模式図である。但し、図６Ａ～図６Ｃでは、クラック１１ｂを省略して示している。また、図５において、レーザ光Ｌの合計出力は、複数分岐させたレーザ光Ｌの合計出力である。例えば、本実施形態のようにレーザ光Ｌを６点分岐させた場合には、６点分岐させたレーザ光Ｌの合計出力である。
図５に示されるように、本発明者らの検討によれば、明確な原理は明らかではないが、ａ軸方向と走査方向との成す角度θが６０°以上となると、合計出力が１．０μＪ以下の場合、照射痕Ｌａが形成されない場合があることが確認された。また、ａ軸方向と走査方向との成す角度θが５０°以上となると、合計出力が０．６μＪ以下の場合、照射痕Ｌａが形成されない場合があることが確認された。ａ軸方向と走査方向との成す角度θが３０°以上となると、合計出力が０．４μＪ以下の場合、照射痕Ｌａが形成されない場合があることが確認された。なお、照射痕Ｌａが形成されないとは、改質層１１ａおよびクラック１１ｂも形成されないことであり、レーザ光Ｌを照射してもウェハ用変質層１１が形成されないことである。
したがって、本実施形態では、レーザ光Ｌを照射する際、レーザ光Ｌを照射した位置に照射痕Ｌａが形成されるようにレーザ光Ｌを照射する。具体的には、上記のように、レーザ光Ｌを走査する場合、照射痕Ｌａは、ａ軸方向と走査方向との成す角度θに依存して形成されるか否かが変化する。そして、照射痕Ｌａが形成される条件は、ａ軸方向と走査方向との成す角度θが６０°以上である場合、５０°以上である場合、３０°以上である場合で必要なレーザ光Ｌの合計出力が変化する。つまり、照射痕Ｌａが形成される条件において、ａ軸方向と走査方向との成す角度θは、６０°、５０°、３０°が境界角度となる。したがって、本実施形態では、レーザ光Ｌの合計出力に応じてａ軸方向と走査方向との成す角度θを調整し、レーザ光Ｌを走査した際に照射痕Ｌａが形成されるようにする。詳しくは、レーザ光Ｌの合計出力に応じ、ａ軸方向と走査方向との成す角度θを６０°以上、６０°未満、５０°未満、３０°未満のいずれかの範囲で調整する。そして、ａ軸方向と走査方向との成す角度θを６０°未満で調整する場合には、ａ軸方向と走査方向との成す角度θを６０°以上とする場合と比較して、レーザ光Ｌの合計出力を低くしても照射痕Ｌａが形成される場合があり、この場合には、レーザ装置側の構成や調整等を簡略化できる。
次に、図１Ｄに示されるように、ＧａＮウェハ１０の第２主面１０ｂ側に補助部材３０を配置する。なお、補助部材３０は、例えば、保持部材２０と同様に、基材３１と、粘着力を変化させることのできる粘着剤３２とで構成される。この場合、補助部材３０における基材は、例えば、ガラス、シリコン基板、セラミックス等で構成され、補助部材３０における粘着剤３２は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。
そして、図１Ｅに示されるように、保持部材２０および補助部材３０を把持してＧａＮウェハ１０の厚さ方向に引張力等を印加し、ウェハ用変質層１１を境界（すなわち、分割の起点）としてＧａＮウェハ１０を分割する。そして、分割した一方をＧａＮ基板１００とする。本実施形態では、保持部材２０に支持されている部分をＧａＮ基板１００とする。以下、ＧａＮウェハ１０のうちのＧａＮ基板１００が分割された面を新たなＧａＮウェハ１０の第１主面１０ａとする。また、ＧａＮ基板１００のうちのＧａＮウェハ１０から分割された面をＧａＮ基板１００の他面１００ｂとする。
その後、図１Ｆに示されるように、ＧａＮウェハ１０の第１主面１０ａおよびＧａＮ基板１００の他面１００ｂに対して研磨装置４０等を用いたＣＭＰ（Chemical Mechanical Polishingの略）法を行うことにより、当該第１主面１０ａおよび他面１００ｂを平坦化する。本実施形態では、このようにしてＧａＮウェハ１０からＧａＮ基板１００が製造される。そして、このＧａＮ基板１００に各種の半導体素子が形成されてチップ単位に分割されることにより、ＧａＮ基板１００を用いた半導体装置が製造される。また、新たなＧａＮウェハ１０は、再び図１Ａ以降の工程が繰り返されて複数枚のＧａＮ基板１００を製造するのに利用される。
以上説明した本実施形態によれば、第１主面１０ａおよび第２主面１０ｂがｍ面で構成されるＧａＮウェハ１０を用意し、レーザ光Ｌを照射してＧａＮウェハ１０の面方向（すなわち、ｍ面）に沿ったウェハ用変質層１１を形成している。そして、ウェハ用変質層１１を起点としてＧａＮウェハ１０を分割することでＧａＮ基板１００を製造している。このため、ＧａＮ基板１００を製造する際の製造時間の短縮化を図ることができる。以下、第１主面１０ａおよび第２主面１０ｂが｛０００１｝ｃ面とされ、ｃ面に沿ってウェハ用変質層１１を形成してＧａＮウェハ１０からＧａＮ基板１００を製造する場合を比較例の製造方法とする。そして、本実施形態の効果を比較例の製造方法と対比しながら具体的に説明する。
まず、本実施形態の製造方法によれば、本発明者らの検討では、深さＤを２００μｍとし、送り速度を１５０ｍｍ／ｓとし、レーザ光Ｌの合計出力を１．０μＪとし、レーザ光Ｌを６点分岐させてウェハ用変質層１１を形成した場合、２インチのＧａＮウェハ１０からＧａＮ基板１００を分割するのに要した時間が１５分であることが確認された。
一方、比較例の製造方法のようにｃ面に沿ったウェハ用変質層１１を形成する場合には、クラック１１ｂがｍ面に沿って形成され易いと共にｃ面に沿って形成され難いため、図７に示されるようにすることが好ましい。すなわち、最初にレーザ光Ｌを照射することで形成される照射痕を主照射痕Ｌａとすると共に主照射痕Ｌａの周囲に形成される改質層を主改質層１１ａとする。この場合、比較例の製造方法では、主改質層１１ａの間を含む位置に、追加のレーザ光Ｌを照射して追加照射痕Ｌｂおよび追加改質層１１１ｂが形成されるようにすることが好ましい。なお、図７における主照射痕Ｌａは、本実施形態における照射痕Ｌａと同等のものと捉えることができる。つまり、比較例の製造方法では、本実施形態の製造方法と比較すると、追加照射痕Ｌｂを形成するためのレーザ光Ｌを照射する時間が余分に必要となる。
そして、本発明者らの検討では、比較例の製造方法でＧａＮ基板１００を製造する場合、深さＤを２００μｍとし、送り速度を１５０ｍｍ／ｓとし、主照射痕Ｌａを形成するためのレーザ光Ｌの合計出力を１．４μＪとし、追加照射痕Ｌｂを形成するためのレーザ光の合計出力を０．６μＪとすると、２インチのＧａＮウェハ１０からＧａＮ基板１００を分割するのに要した時間が３００分であることが確認された。このため、本実施形態のＧａＮ基板１００の製造方法によれば、製造時間を十分に短縮することができる。
（１）本実施形態では、ＧａＮウェハ１０の面方向（すなわち、ｍ面）に沿ったウェハ用変質層１１を形成している。そして、上記のように、ウェハ用変質層１１を構成するクラック１１ｂはｍ面に沿って延設され易い。このため、図８Ａに示されるように、本実施形態のようにｍ面に沿ってウェハ用変質層１１を形成した場合には、分割した各面１０ａ、１００ｂの平均表面粗さＲａが０．２６μｍであり、最大凹凸差が２．３μｍであることが確認された。一方、図８Ｂに示されるように、ｃ面に沿ってウェハ用変質層１１を形成した比較例では、分割した各面１０ａ、１００ｂの平均表面粗さＲａが２．９μｍであり、最大凹凸差が２２．９μｍであることが確認された。なお、最大凹凸差とは、基準面に対して最大凸部となる部分の高さと、基準面に対して最大凹部となる部分の深さとの差のことである。このため、本実施形態の製造方法によれば、比較例の製造方法と比較すると、表面粗さを１／１０程度にできる。
したがって、本実施形態の製造方法によれば、図１Ｆの工程を行う際、平坦化する際に除去するＧａＮを低減できるため、材料損失を低減することもできる。さらに、平坦化する際に除去するＧａＮを低減できるため、平坦化する際の製造時間も短縮化できる。なお、図８Ｂは、図７のように主照射痕Ｌａおよび追加照射痕Ｌｂを形成してウェハ用変質層１１を形成し、このウェハ用変質層１１を境界として分割した面の模式図である。
（２）本実施形態では、照射痕Ｌａが形成されるように、レーザ光Ｌの走査方向とａ軸方向との成す角度θを調整する。このため、適切にウェハ用変質層１１を形成することができる。この場合、例えば、走査方向とａ軸方向との成す角度θを６０°未満とした場合には、ａ軸方向と走査方向との成す角度θを６０°以上とする場合と比較して、レーザ光Ｌの合計出力を低くしても照射痕Ｌａが形成される場合があり、レーザ装置側の構成や調整等を簡略化できる。
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、ＧａＮウェハ１０の構成を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、まず、図９Ａに示されるように、一面５０ａおよび他面５０ｂを有し、バルクウェハ状とされたＧａＮで構成される基礎ウェハ５０を用意する。なお、基礎ウェハ５０は、六方晶単結晶ウェハとされており、結晶方位は、図２のようになる。そして、本実施形態の基礎ウェハ５０は、一面５０ａおよび他面５０ｂが｛１－１００｝ｍ面とされると共に第１主面１０ａおよび第２主面１０ｂの面方向における一方向が〈０００１〉方向に沿ったｃ軸方向やａ軸方向に沿った方向とされている。また、本実施形態の基礎ウェハ５０は、例えば、シリコン、酸素、ゲルマニウム等がドーパントされ、不純物濃度が５×１０１７～５×１０１９ｃｍ－３とされている。基礎ウェハ５０の厚みについては任意であるが、例えば４００μｍ程度のものを用意している。
次に、図９Ｂに示されるように、基礎ウェハ５０の一面５０ａ上に、１０～６０μｍ程度のＧａＮで構成されるエピタキシャル膜６０を形成することにより、複数のチップ形成領域ＲＡが切断ラインＳＬで区画されるＧａＮウェハ１０を用意する。本実施形態では、エピタキシャル膜６０は、ｎ＋型エピタキシャル層６１と、ｎ－型エピタキシャル層６２とがＧａＮウェハ１０側から順に成膜されて構成される。例えば、ｎ＋型エピタキシャル層６１は、シリコン、酸素、ゲルマニウム等がドーパントされ、不純物濃度が５×１０１７～１×１０１８ｃｍ－３程度とされる。ｎ－型エピタキシャル層６２は、シリコン等がドーパントされ、不純物濃度が１×１０１７～４×１０１７ｃｍ－３程度とされる。
なお、ｎ－型エピタキシャル層６２は、後述する拡散層７２等の一面側素子構成部分７１が形成される部分であり、例えば、厚さが８～１０μｍ程度とされる。ｎ＋型エピタキシャル層６１は、後述する半導体チップ１１０の厚さを確保するための部分であり、例えば、厚さが４０～５０μｍ程度とされる。ｎ＋型エピタキシャル層６１とｎ－型エピタキシャル層６２との厚みの大小については任意であるが、ここでは、後述する半導体チップ１１０の厚みを確保できるようにｎ＋型エピタキシャル層６１をｎ－型エピタキシャル層６２よりも厚くしてある。
以下では、ＧａＮウェハ１０のうちのエピタキシャル膜６０側の面をＧａＮウェハ１０の第１主面１０ａとし、ＧａＮウェハ１０のうちの基礎ウェハ５０側の面をＧａＮウェハ１０の第２主面１０ｂとする。また、上記のように、基礎ウェハ５０が六方晶で構成され、エピタキシャル膜６０が基礎ウェハ５０の第１主面１０ａ上に成膜され、ＧａＮウェハ１０の第２主面１０ｂが基礎ウェハ５０の他面５０ｂで構成されている。このため、ＧａＮウェハ１０は、六方晶で構成され、第１主面１０ａおよび第２主面１０ｂが｛１－１００｝ｍ面とされて構成される。そして、各チップ形成領域ＲＡは、ＧａＮウェハ１０の第１主面１０ａ側に構成される。
次に、図９Ｃに示されるように、一般的な半導体製造プロセスを行い、各チップ形成領域ＲＡに、拡散層７２やゲート電極７３、図示しない表面電極、配線パターン、パッシベーション膜等の半導体素子における一面側素子構成部分７１を形成する工程を行う。なお、ここでの半導体素子は、種々の構成のものが採用され、例えば、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistorの略）等のパワーデバイスや、発光ダイオード等の光半導体素子が採用される。その後、必要に応じ、ＧａＮウェハ１０の第１主面１０ａ側に、レジスト等で構成される表面保護膜を形成する。
続いて、図９Ｄに示されるように、上記図１Ｂと同様の工程を行い、ＧａＮウェハ１０の第１主面１０ａ側に保持部材２０を配置する。
次に、図９Ｅに示されるように、ＧａＮウェハ１０の第２主面１０ｂからレーザ光Ｌを照射し、切断ラインＳＬにチップ用変質層１２を形成する。本実施形態では、図１０に示されるように、切断ラインＳＬによって囲まれる各チップ形成領域ＲＡの平面形状は、矩形状とされている。
本実施形態では、この工程を行う際には、上記のウェハ用変質層１１を形成する際に用いるレーザ装置と同様のレーザ装置を用意する。そして、ＧａＮウェハ１０をステージに載置し、レーザ光Ｌの集光点が切断ラインＳＬに沿って相対的に走査されるように、ステージ等の位置を調整する。
これにより、切断ラインＳＬには、ウェハ用変質層１１と同様に、熱エネルギーによってガリウムと窒素とが分解された改質層を含むチップ用変質層１２が形成される。なお、チップ用変質層１２は、窒素が分離されることにより、微小な空孔が構成された状態となっている。
また、本実施形態では、チップ用変質層１２を形成する際には、ステージ等を適宜移動させ、ＧａＮウェハ１０の厚さ方向の異なる二箇所所以上の複数箇所に集光点が移動するようにレーザ光Ｌを照射する。この場合、ＧａＮウェハ１０の厚さ方向の異なる箇所にチップ用変質層１２が形成されるが、各チップ用変質層１２は、互いに離れていてもよいし、繋がっていてもよい。また、ＧａＮウェハ１０の厚さ方向の異なる二箇所以上の複数個所に集光点を移動させる場合には、ＧａＮウェハ１０の第１主面１０ａ側から第２主面１０ｂ側に向かって集光点が移動される。
さらに、本実施形態のチップ用変質層１２は、後述する図９Ｆのウェハ用変質層１１を形成する際、ウェハ用変質層１１を形成することによって発生する窒素がチップ用変質層１２の空孔を介して外部に放出できるように形成される。
続いて、図９Ｆに示されるように、上記図１Ｃと同様の工程を行い、ＧａＮウェハ１０の第２主面１０ｂからレーザ光Ｌを照射し、ＧａＮウェハ１０の第１主面１０ａから所定深さＤとなる位置に、ＧａＮウェハ１０の面方向に沿ったウェハ用変質層１１を形成する。
この場合、本実施形態では、チップ用変質層１２と交差する、またはチップ用変質層１２の直下を通るようにウェハ用変質層１１を形成する。これにより、本実施形態では、ウェハ用変質層１１を形成する際に各チップ形成領域ＲＡに大きな歪みが印加されることを抑制できる。
すなわち、チップ用変質層１２を形成しない場合には、図１１Ａに示されるように、ウェハ用変質層１１を形成する際に発生した窒素が外部に放出され難いため、ウェハ用変質層１１を形成したことによるＧａＮウェハ１０の歪みが大きくなり易い。一方、本実施形態では、チップ用変質層１２が形成されており、ウェハ用変質層１１は、チップ用変質層１２と交差する、またはチップ用変質層１２の直下を通るように形成されている。このため、図１１Ｂに示されるように、ウェハ用変質層１１を形成する際に発生する窒素は、チップ用変質層１２の空孔を介して外部に放出され易くなる。したがって、ウェハ用変質層１１を形成したことによるＧａＮウェハ１０の歪みが大きくなることを抑制でき、各チップ形成領域ＲＡに印加される歪みを小さくできる。
また、ウェハ用変質層１１を形成する際の所定深さＤは、後述する半導体チップ１１０のハンドリングのし易さや耐圧等に応じて設定され、１０～２００μｍ程度とされる。この場合、ウェハ用変質層１１は、エピタキシャル膜６０の厚さに応じて形成される場所が変更され、エピタキシャル膜６０の内部、エピタキシャル膜６０と基礎ウェハ５０との境界、またはＧａＮウェハ１０の内部のいずれかに形成される。なお、図９Ｆでは、エピタキシャル膜６０とＧａＮウェハ１０との境界にウェハ用変質層１１を形成する例を示している。
但し、後述するように、ＧａＮウェハ１０における基礎ウェハ５０の少なくとも一部は、リサイクルウェハ８０として再利用される。このため、ウェハ用変質層１１は、エピタキシャル膜６０の内部、またはエピタキシャル膜６０と基礎ウェハ５０との境界に形成されることが好ましい。また、ウェハ用変質層１１が基礎ウェハ５０の内部に形成される場合には、ウェハ用変質層１１は、基礎ウェハ５０の第１主面１０ａ側に形成されることが好ましい。さらに、ウェハ用変質層１１がエピタキシャル膜６０の内部に形成される場合、ウェハ用変質層１１は、半導体素子を構成するｎ－型エピタキシャル層６２ではなく、ｎ＋型エピタキシャル層６１の内部に形成される。
以下では、ＧａＮウェハ１０のうちのウェハ用変質層１１より第２主面１０ｂ側の部分をリサイクルウェハ８０とし、ＧａＮウェハ１０のうちのウェハ用変質層１１より第１主面１０ａ側の部分をＧａＮ基板１００として説明する。
次に、図９Ｇに示されるように、上記図１Ｄと同様の工程を行い、ＧａＮウェハ１０の第２主面１０ｂ側に補助部材３０を配置する。そして、図９Ｈに示されるように、保持部材２０および補助部材３０を把持してＧａＮウェハ１０の厚さ方向に引張力等を印加し、ウェハ用変質層１１を境界（すなわち、分割の起点）としてＧａＮウェハ１０をリサイクルウェハ８０とＧａＮ基板１００とに分割する。つまり、ＧａＮウェハ１０から、各チップ形成領域ＲＡに一面側素子構成部分７１が形成されたＧａＮ基板１００を製造する。
以下、ＧａＮ基板１００のうちのリサイクルウェハ８０と分割された面をＧａＮ基板１００の他面１００ｂとし、他面１００ｂと反対側の面をＧａＮ基板１００の一面１００ａとする。同様に、リサイクルウェハ８０のうちのＧａＮ基板１００と分割された面をリサイクルウェハ８０の一面８０ａとする。そして、ウェハ用変質層１１がＧａＮウェハ１０の面方向に沿って形成されているため、分割されたリサイクルウェハ８０の一面８０ａは、ｍ面となる。
その後、図９Ｉに示されるように、リサイクルウェハ８０の一面８０ａおよびＧａＮ基板１００の他面１００ｂに対して研磨装置４０等を用いたＣＭＰ法を行うことにより、当該一面８０ａおよび他面１００ｂを平坦化する。なお、図９Ｉでは、ＧａＮ基板１００に形成されている一面側素子構成部分７１等を省略して示している。
また、一面８０ａが平坦化されたリサイクルウェハ８０は、再び基礎ウェハ５０とされて上記図９Ａ以降の工程を行うのに利用される。これにより、基礎ウェハ５０は、後述する半導体チップ１１０を構成するのに複数回利用されることができる。
その後、図９Ｊに示されるように、一般的な半導体製造プロセスを行い、ＧａＮ基板１００の他面１００ｂに、裏面電極を構成する金属膜９２等の半導体素子における他面側素子構成部分９１を形成する工程を行う。なお、他面側素子構成部分９１を形成する工程を行った後、必要に応じて、金属膜９２とＧａＮウェハ１０の第２主面１０ｂとをオーミック接触とするため、レーザアニール等の加熱処理等を行うようにしてもよい。
続いて、図９Ｋに示されるように、保持部材２０をエキスパンドし、チップ用変質層１２を境界（すなわち、分岐の起点）として各チップ形成領域ＲＡを分割することにより、半導体チップ１１０が構成される。その後、加熱処理や光を照射する等して粘着剤２２の粘着力を弱まらせ、一面１００ａ側を粘着剤２２から引き剥がすように半導体チップ１１０をピックアップする。これにより、半導体チップ１１０が製造される。なお、各チップ形成領域ＲＡを分割する前には、必要に応じ、金属膜９２のうちの各チップ形成領域ＲＡの境界にスリット等を形成しておくことにより、チップ形成領域ＲＡ毎に金属膜９２を容易に分割できる。この場合、図９Ｊの工程において、分割される部分を覆うメタルマスクを用意し、分割される部分に金属膜９２が形成されないようにしてもよい。
以上説明したように、基礎ウェハ５０とエピタキシャル膜６０とを積層してＧａＮウェハ１０を構成しても、ｍ面に沿ってウェハ用変質層１１を形成することにより、上記第１実施形態と同様の効果を得ることができる。
（１）本実施形態では、基礎ウェハ５０とエピタキシャル膜６０とを積層してＧａＮウェハ１０を構成しており、エピタキシャル膜６０の不純物濃度等を適宜調整することにより、製造される半導体チップ１１０の特性を容易に変更できる。
（２）本実施形態では、リサイクルウェハ８０を再び基礎ウェハ５０として利用する。このため、半導体チップ１１０を製造する度に基礎ウェハ５０を新たに用意する必要がなく、基礎ウェハ５０を有効利用できる。したがって、半導体チップ１１０の生産性の向上を図ることができる。
（３）本実施形態では、ウェハ用変質層１１を形成する前にチップ用変質層１２を形成し、ウェハ用変質層１１を形成する際には、チップ用変質層１２を介してウェハ用変質層１１を形成する際に発生する窒素が放出されるようにしている。このため、各チップ形成領域ＲＡに発生する歪みを小さくでき、半導体チップ１１０に不具合が発生することを抑制できる。
（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
例えば、上記各実施形態において、ＧａＮウェハ１０にレーザ光Ｌを複数分岐させて照射する場合、分岐数は適宜変更可能であり、６点分岐未満であってもよいし、７点分岐以上であってもよい。また、ＧａＮウェハ１０にレーザ光Ｌを照射する場合、レーザ光を分岐させなくてもよい。
そして、上記各実施形態において、ＧａＮウェハ１０からＧａＮ基板１００を分割した後、ＧａＮ基板１００の分割された他面１００ｂを平坦化しなくてもよい。例えば、ＧａＮ基板１００に半導体素子としての光半導体素子等を形成する場合には、凹凸を残存させることにより、効果的に光を取り出すことが可能となる。
また、上記第２実施形態において、チップ用変質層１２を形成せず、ダイシングブレード等で各チップ形成領域ＲＡが分割されるようにしてもよい。この場合、ウェハ用変質層１１を形成する前に各チップ形成領域ＲＡを分割することにより、ウェハ用変質層１１を形成する際に発生する窒素を放出できる。但し、ダイシングブレード等で各チップ形成領域ＲＡを分割する場合には、図９Ｊの工程を行った後に各チップ形成領域ＲＡを分割するようにしてもよい。
１０ ＧａＮウェハ
１０ａ 第１主面
１０ｂ 第２主面
１１ ウェハ用変質層
１００ ＧａＮ基板
Ｌ レーザ光
Ｌａ 照射痕

Claims (5)

  1. 窒化ガリウムウェハ（１０）から窒化ガリウム基板（１００）を製造する窒化ガリウム基板の製造方法であって、
    第１主面（１０ａ）および前記第１主面と反対側の第２主面（１０ｂ）を有する前記窒化ガリウムウェハを用意することと、
    前記窒化ガリウムウェハの第２主面から当該窒化ガリウムウェハの内部にレーザ光（Ｌ）を照射することにより、前記窒化ガリウムウェハの面方向に沿った変質層（１１）を形成することと、
    前記変質層を境界として前記窒化ガリウムウェハを分割することにより、前記窒化ガリウムウェハから前記窒化ガリウム基板を製造することと、を行い、
    前記窒化ガリウムウェハを用意することでは、六方晶で構成され、前記第１主面および前記第２主面が｛１－１００｝ｍ面とされた前記窒化ガリウムウェハを用意し、
    前記変質層を形成することでは、前記窒化ガリウムウェハの内部に前記変質層を構成するための照射痕（Ｌａ）が形成されるように前記レーザ光を照射して前記変質層を形成する窒化ガリウム基板の製造方法。
  2. 前記窒化ガリウムウェハを分割することの後、分割された２つの面のうちの少なくとも一方の面を平坦化することを行う請求項１に記載の窒化ガリウム基板の製造方法。
  3. 前記変質層を形成することでは、前記レーザ光が前記窒化ガリウムウェハの面方向における一方向を走査方向として走査されるようにし、前記照射痕が形成されるように、前記走査方向とａ軸方向との成す角度（θ）を６０°未満とする請求項１または２に記載の窒化ガリウム基板の製造方法。
  4. 前記変質層を形成することでは、前記レーザ光が前記窒化ガリウムウェハの面方向における一方向を走査方向として走査されるようにし、前記照射痕が形成されるように、前記走査方向とａ軸方向との成す角度（θ）を５０°未満とする請求項１または２に記載の窒化ガリウム基板の製造方法。
  5. 前記変質層を形成することでは、前記レーザ光が前記窒化ガリウムウェハの面方向における一方向を走査方向として走査されるようにし、前記照射痕が形成されるように、前記走査方向とａ軸方向との成す角度（θ）を３０°未満とする請求項１または２に記載の窒化ガリウム基板の製造方法。
JP2022010196A 2022-01-26 2022-01-26 窒化ガリウム基板の製造方法 Pending JP2023108897A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022010196A JP2023108897A (ja) 2022-01-26 2022-01-26 窒化ガリウム基板の製造方法
US18/153,674 US20230238281A1 (en) 2022-01-26 2023-01-12 Method of manufacturing gallium nitride substrate
CN202310055335.2A CN116504606A (zh) 2022-01-26 2023-01-18 制造氮化镓衬底的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022010196A JP2023108897A (ja) 2022-01-26 2022-01-26 窒化ガリウム基板の製造方法

Publications (1)

Publication Number Publication Date
JP2023108897A true JP2023108897A (ja) 2023-08-07

Family

ID=87314448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022010196A Pending JP2023108897A (ja) 2022-01-26 2022-01-26 窒化ガリウム基板の製造方法

Country Status (3)

Country Link
US (1) US20230238281A1 (ja)
JP (1) JP2023108897A (ja)
CN (1) CN116504606A (ja)

Also Published As

Publication number Publication date
US20230238281A1 (en) 2023-07-27
CN116504606A (zh) 2023-07-28

Similar Documents

Publication Publication Date Title
US11551974B2 (en) Manufacturing process of element chip using laser grooving and plasma-etching
US11231647B2 (en) Pellicle and method for manufacturing pellicle
JP2004527915A (ja) 薄膜及びそのその製造方法
WO2020130109A1 (ja) レーザ加工方法、及び、半導体部材製造方法
JP3805673B2 (ja) 窒化物半導体基板の製造方法
US20220406603A1 (en) Manufacturing method of chip-attached substrate and substrate processing apparatus
JP2023108897A (ja) 窒化ガリウム基板の製造方法
US11810821B2 (en) Semiconductor chip and method for manufacturing the same
US20230116302A1 (en) Semiconductor chip and method for manufacturing the same
JP2006298752A (ja) 窒化物半導体基板の製造方法
TWI763553B (zh) 用於製造單晶襯底的方法
JP2022135625A (ja) 半導体チップ、加工ウェハ、および半導体チップの製造方法
JP7182105B2 (ja) Ｉｉｉ族窒化物半導体デバイスの製造方法
US11881407B2 (en) Processed wafer and method of manufacturing chip formation wafer
US20230203709A1 (en) Silicon carbide wafer and method for manufacturing the same
JP2022170766A (ja) 半導体チップおよびその製造方法
JP2022179136A (ja) 半導体チップの製造方法
JP2022128561A (ja) 窒化ガリウムウェハおよび半導体チップの製造方法
JP2019029488A (ja) 積層型素子の製造方法
CN117373912A (zh) 一种异质衬底的制备方法及异质衬底、半导体器件
JP2022128560A (ja) 半導体チップの製造方法
CN118335595A (zh) 复合式基板及复合式基板的制备方法
CN115706004A (zh) 芯片的制造方法