JP2023056752A - 半導体チップおよびその製造方法 - Google Patents

半導体チップおよびその製造方法 Download PDF

Info

Publication number
JP2023056752A
JP2023056752A JP2021166151A JP2021166151A JP2023056752A JP 2023056752 A JP2023056752 A JP 2023056752A JP 2021166151 A JP2021166151 A JP 2021166151A JP 2021166151 A JP2021166151 A JP 2021166151A JP 2023056752 A JP2023056752 A JP 2023056752A
Authority
JP
Japan
Prior art keywords
plane
chip
wafer
layer
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021166151A
Other languages
English (en)
Inventor
正武 長屋
Masatake Nagaya
弘紀 渡辺
Hiroki Watanabe
淳士 大原
Atsushi Ohara
大祐 河口
Daisuke Kawaguchi
佳祐 原
Keisuke Hara
千秋 笹岡
Chiaki Sasaoka
淳 小島
Atsushi Kojima
正一 恩田
Shoichi Onda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Denso Corp
Toyota Motor Corp
Tokai National Higher Education and Research System NUC
Mirise Technologies Corp
Original Assignee
Hamamatsu Photonics KK
Denso Corp
Toyota Motor Corp
Tokai National Higher Education and Research System NUC
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK, Denso Corp, Toyota Motor Corp, Tokai National Higher Education and Research System NUC, Mirise Technologies Corp filed Critical Hamamatsu Photonics KK
Priority to JP2021166151A priority Critical patent/JP2023056752A/ja
Priority to CN202211136290.3A priority patent/CN115966589A/zh
Priority to US17/948,329 priority patent/US20230116302A1/en
Publication of JP2023056752A publication Critical patent/JP2023056752A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Dicing (AREA)

Abstract

Figure 2023056752000001
【課題】側面から内部に延びる割れが発生したり、側面に過大な歪みが発生することを抑制する。
【解決手段】一面１１０ａおよび他面１１０ｂは、｛０００１｝ｃ面、｛０－１００｝ｍ面、および｛１１－２０｝ａ面のいずれか１つの面に沿った面とされ、相対する２組の側面１１０ｃのうちの一方の側面１１０ｃは、｛０００１｝ｃ面、｛０－１００｝ｍ面、および｛１１－２０｝ａ面における一面および他面と異なる残りの２面のうちの一方の面に沿った面とされ、相対する２組の側面１１０ｃのうちの他方の側面１１０ｃは、｛０００１｝ｃ面、｛０－１００｝ｍ面、および｛１１－２０｝ａ面のうちの、一面１１０ａおよび他面１１０ｂ、一方の側面１１０ｃと異なる面に沿った面とされ、側面１１０ｃに対する法線方向を深さ方向とすると、側面１１０ｃは、深さ方向の表層部に、酸化ガリウムおよびガリウム金属を含む変質層１２０を含んで構成されるようにする。
【選択図】図１Ｉ

Description

本発明は、窒化ガリウム（以下では、単にＧａＮともいう）を含んで構成されるチップ構成基板を備える半導体チップおよびその製造方法に関するものである。
従来より、加工ウェハをチップ単位に分割して半導体チップを製造する方法が提案されている（例えば、特許文献１参照）。具体的には、この製造方法では、酸化ガリウムを含んで構成され、複数のチップ形成領域がダイシングラインで区画されている加工ウェハを用意する。そして、この製造方法では、ダイシングラインにレーザ光を照射して変質層を形成した後、ダイシングラインをダイシングブレードで切断してチップ単位に分割することにより、半導体チップを製造している。
特開２０１９－１２６８３８号公報
ところで、本発明者らは、バンドギャップが広く、電子の飽和速度が大きい等の利点を有するＧａＮを含んで構成される加工ウェハを用いて半導体チップを製造することを検討している。そして、本発明者らの検討によれば、このような加工ウェハをチップ単位に分割する際には、分割された側面から内部に延びる割れが発生したり、側面に過大な歪みが発生する可能性があることが確認された。
本発明は上記点に鑑み、側面から内部に延びる割れが発生したり、側面に過大な歪みが発生することを抑制できる半導体チップおよびその製造方法を提供することを目的とする。
上記目的を達成するための請求項１は、半導体チップであって、一面（１１０ａ）、一面と反対側の他面（１１０ｂ）、および一面と他面とを繋ぐ相対する２組の側面（１１０ｃ）を有し、六方晶のＧａＮを含んで構成されるチップ構成基板（１１０）を備え、一面および他面は、｛０００１｝ｃ面、｛０－１００｝ｍ面、および｛１１－２０｝ａ面のうちのいずれか１つの面に沿った面とされ、相対する２組の側面のうちの一方の相対する側面は、｛０００１｝ｃ面、｛０－１００｝ｍ面、および｛１１－２０｝ａ面における一面および他面と異なる残りの２面のうちの一方の面に沿った面とされ、相対する２組の側面のうちの他方の相対する側面は、｛０００１｝ｃ面、｛０－１００｝ｍ面、および｛１１－２０｝ａ面のうちの、一面および他面、一方の相対する側面と異なる面に沿った面とされ、側面に対する法線方向を深さ方向とすると、側面は、深さ方向の表層部に、酸化ガリウムおよびガリウム金属を含む変質層（１２０）を含んで構成されている。
これによれば、半導体チップは、側面が劈開し易い面に沿った面で構成されている。このため、加工ウェハから半導体チップが分割される際、側面に内部に延びる割れが発生したり、側面に過大な歪みが発生することを抑制できる。また、半導体チップは、側面の表層部が酸化ガリウムを含む変質層を含んで構成されている。このため、側面の絶縁性の向上を図ることもできる。
請求項３は、請求項１に関する半導体チップの製造方法であり、一面（１０ａ）および他面（１０ｂ）を有し、六方晶のＧａＮを含んで構成され、切断ライン（ＳＬ）で区画される複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を用意することと、加工ウェハにレーザ光（Ｌ）を照射することにより、切断ラインに沿って窒素をガリウムから分離させたチップ用変質層（１４）を形成することと、チップ用変質層を境界としてチップ形成領域を分割することにより、加工ウェハから、加工ウェハの一面で構成される一面（１１０ａ）、加工ウェハの他面で構成される他面（１１０ｂ）、切断ラインに沿った面であり、一面と他面とを繋ぐ相対する２組の側面（１１０ｃ）を有するチップ構成基板を構成することと、を行い、チップ構成基板を構成することでは、一面および他面が｛０００１｝ｃ面、｛０－１００｝ｍ面、および｛１１－２０｝ａ面のうちのいずれか１つの面に沿った面とされ、相対する２組の側面のうちの一方の相対する側面が、｛０００１｝ｃ面、｛０－１００｝ｍ面、および｛１１－２０｝ａ面のうちの一面および他面と異なる残りの２面のうちの一方の面に沿った面とされ、相対する２組の側面のうちの他方の相対する側面が、｛０００１｝ｃ面、｛０－１００｝ｍ面、および｛１１－２０｝ａ面のうちの、一面および他面、一方の相対する側面と異なる面に沿った面とされ、さらに、ＧａＮ側面に対する法線方向を深さ方向とすると、ＧａＮ側面におけるＧａＮ深さ方向の表層部に、酸化ガリウムおよびガリウム金属を含む変質層（１２０）が形成されたＧａＮチップ構成基板を構成する。
これによれば、側面が劈開し易い面に沿った面とされた半導体チップを製造する。このため、加工ウェハから半導体チップが分割される際、側面に内部に延びる割れが発生したり、側面に過大な歪みが発生することを抑制できる。また、半導体チップは、側面の表層部が酸化ガリウムを含む変質層を含んで構成される。このため、側面の絶縁性の向上を図ることもできる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態における半導体チップの製造工程を示す断面図である。 図１Ａに続く半導体チップの製造工程を示す断面図である。 図１Ｂに続く半導体チップの製造工程を示す断面図である。 図１Ｃに続く半導体チップの製造工程を示す断面図である。 図１Ｄに続く半導体チップの製造工程を示す断面図である。 図１Ｅに続く半導体チップの製造工程を示す断面図である。 図１Ｆに続く半導体チップの製造工程を示す断面図である。 図１Ｇに続く半導体チップの製造工程を示す断面図である。 図１Ｈに続く半導体チップの製造工程を示す断面図である。 図１Ｉに続く半導体チップの製造工程を示す断面図である。 加工ウェハの模式図である。 チップ用変質層を形成せずにウェハ用変質層を形成した場合の模式図である。 チップ用変質層を形成した後にウェハ用変質層を形成した場合の模式図である。 チップ構成基板の模式図である。 Ｘ線光電子分光分析によって得られたスペクトルを示す図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。以下では、ＧａＮを含んで構成されるチップ構成基板１１０に半導体素子が形成された半導体チップ１００の製造方法について説明する。なお、以下では、結晶の方位を示す場合、本来ならば所望の数字の上にバー（－）を付すべきであるが、電子出願に基づく表現上の制限が存在するため、本明細書では所望の数字の前にバーを付している。
まず、図１Ａに示されるように、一面１ａおよび他面１ｂを有し、バルクウェハ状とされているＧａＮウェハ１を用意する。例えば、ＧａＮウェハ１は、シリコン、酸素、ゲルマニウム等がドーパントされ、不純物濃度が５×１０１７～５×１０１９ｃｍ－３とされたものが用いられる。ＧａＮウェハ１の厚みについては任意であるが、例えば４００μｍ程度のものを用意している。
なお、本実施形態のＧａＮウェハ１は、六方晶で構成され、一面１ａおよび他面１ｂが｛０００１｝ｃ面とされている。そして、本実施形態のＧａＮウェハ１は、一面１ａが（０００１）Ｇａ面とされ、他面１ｂが（０００－１）Ｎ面とされている。また、このＧａＮウェハ１は、下記半導体チップ１００の製造工程を行った後では、後述する図１Ｊのリサイクルウェハ４０を再利用することで用意される。そして、必要に応じ、ＧａＮウェハ１の他面１ｂ等に、酸化膜等で構成される保護膜を形成してもよい。
次に、図１Ｂに示されるように、ＧａＮウェハ１の一面１ａ上に、１０～６０μｍ程度のＧａＮで構成されるエピタキシャル膜３を形成することにより、複数のチップ形成領域ＲＡが切断ラインＳＬで区画される加工ウェハ１０を用意する。本実施形態では、エピタキシャル膜３は、ｎ＋型エピタキシャル層３ａと、ｎ－型エピタキシャル層３ｂとがＧａＮウェハ１側から順に成膜されて構成される。例えば、ｎ＋型エピタキシャル層３ａは、シリコン、酸素、ゲルマニウム等がドーパントされ、不純物濃度が５×１０１７～１×１０１８ｃｍ－３程度とされる。ｎ－型エピタキシャル層３ｂは、シリコン等がドーパントされ、不純物濃度が１×１０１７～４×１０１７ｃｍ－３程度とされる。
なお、ｎ－型エピタキシャル層３ｂは、後述する拡散層１２等の一面側素子構成部分１１が形成される部分であり、例えば、厚さが８～１０μｍ程度とされる。ｎ＋型エピタキシャル層３ａは、後述する半導体チップ１００の厚さを確保するための部分であり、例えば、厚さが４０～５０μｍ程度とされる。なお、ｎ＋型エピタキシャル層３ａとｎ－型エピタキシャル層３ｂとの厚みの大小については任意であるが、ここでは半導体チップ１００の厚みを確保できるようにｎ＋型エピタキシャル層３ａをｎ－型エピタキシャル層３ｂよりも厚くしてある。
以下では、加工ウェハ１０のうちのエピタキシャル膜３側の面を加工ウェハ１０の一面１０ａとし、加工ウェハ１０のうちのＧａＮウェハ１側の面を加工ウェハ１０の他面１０ｂとする。また、上記のように、ＧａＮウェハ１が六方晶で構成され、エピタキシャル膜３がＧａＮウェハ１の一面１ａ上に成膜され、加工ウェハ１０の他面１０ｂがＧａＮウェハ１の他面１ｂで構成されている。このため、加工ウェハ１０は、六方晶で構成され、一面１０ａおよび他面１０ｂが｛０００１｝ｃ面となる。そして、各チップ形成領域ＲＡは、加工ウェハ１０の一面１０ａ側に構成される。
次に、図１Ｃに示されるように、一般的な半導体製造プロセスを行い、各チップ形成領域ＲＡに、拡散層１２やゲート電極１３、図示しない表面電極、配線パターン、パッシベーション膜等の半導体素子における一面側素子構成部分１１を形成する工程を行う。なお、ここでの半導体素子は、種々の構成のものが採用され、例えば、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistorの略）等のパワーデバイスや、発光ダイオード等の光半導体素子が採用される。その後、必要に応じ、加工ウェハ１０の一面１０ａ側に、レジスト等で構成される表面保護膜を形成する。
続いて、図１Ｄに示されるように、加工ウェハ１０の一面１０ａ側に保持部材２０を配置する。保持部材２０は、例えば、基材２１と粘着剤２２とを有するダイシングテープ等が用いられる。基材２１は、製造工程中に反り難い材料で構成され、例えば、ガラス、シリコン基板、セラミックス等で構成される。粘着剤２２は、粘着力を変化させることができる材料で構成され、例えば、温度や光によって粘着力が変化するものが用いられる。この場合、粘着剤２２は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。但し、粘着剤２２は、後述する図１Ｈの他面側素子構成部分６０を形成する際にも粘着力を維持する材料で構成される。
次に、図１Ｅに示されるように、加工ウェハ１０の他面１０ｂからレーザ光Ｌを照射し、切断ラインＳＬにチップ用変質層１４を形成する。本実施形態では、図２に示されるように、切断ラインＳＬによって囲まれる各チップ形成領域ＲＡの平面形状は、矩形状とされている。また、本実施形態では、各チップ形成領域ＲＡは、チップ単位に分割される面が｛０－１００｝ｍ面または｛１１－２０｝ａ面となるように調整されている。つまり、切断ラインＳＬは、｛０－１００｝ｍ面または｛１１－２０｝ａ面に沿って延びるように調整されている。このため、チップ用変質層１４は、｛０－１００｝ｍ面または｛１１－２０｝ａ面に沿って延びるように形成される。言い換えると、チップ用変質層１４は、六方晶における劈開し易い面に沿って形成される。
本実施形態では、この工程では、レーザ光Ｌを発振するレーザ光源、レーザ光の光軸（すなわち、光路）の向きを変えるように配置されたダイクロイックミラー、およびレーザ光を集光するための集光用レンズ（すなわち、集光光学系）、変位可能なステージ等を有するレーザ装置を用意する。そして、チップ用変質層１４を形成する際には、加工ウェハ１０をステージに載置し、レーザ光Ｌの集光点が切断ラインＳＬに沿って相対的に走査されるように、ステージ等の位置を調整する。
これにより、切断ラインＳＬには、熱エネルギーによってガリウムと窒素とが分解されたチップ用変質層１４が形成される。より詳しくは、レーザ光Ｌを照射することにより、窒素がガスとして蒸発すると共にガリウムが析出されたチップ用変質層１４が形成される。なお、チップ用変質層１４は、窒素が分離されることにより、微小な空孔が構成された状態となっている。
また、本実施形態では、チップ用変質層１４を形成する際には、ステージ等を適宜移動させ、加工ウェハ１０の厚さ方向の異なる二箇所所以上の複数箇所に集光点が移動するようにレーザ光Ｌを照射する。この場合、加工ウェハ１０の厚さ方向の異なる箇所にチップ用変質層１４が形成されるが、各チップ用変質層１４は、互いに離れていてもよいし、繋がっていてもよい。また、加工ウェハ１０の厚さ方向の異なる二箇所以上の複数個所に集光点を移動させる場合には、加工ウェハ１０の一面１０ａ側から他面１０ｂ側に向かって集光点が移動される。
なお、本実施形態のチップ用変質層１４は、後述する図１Ｆのウェハ用変質層１５を形成する際、ウェハ用変質層１５を形成することによって発生する窒素がチップ用変質層１４の空孔を介して外部に放出できるように形成される。また、特に限定されるものではないが、本実施形態では、チップ用変質層１４を形成する際には、レーザ光Ｌとして、固体レーザ光であって、波長が５３２ｎｍのグリーンレーザが用いられる。そして、レーザ光Ｌは、加工点出力が２μＪ、パルス幅が５００ｐｓ、加工速度が５００ｍｍ／ｓとされて照射される。但し、これらの条件は１例であり、本発明者らは、レーザ光Ｌの加工点出力がさらに低い場合やパルス幅がさらに短い場合等においても、適切にチップ用変質層１４が形成されることを確認している。また、本発明者らは、レーザ光Ｌの加工点出力がさらに高い場合やパルス幅がさらに長い場合等においても、適切にチップ用変質層１４が形成されることを確認している。
続いて、図１Ｆに示されるように、加工ウェハ１０の他面１０ｂからレーザ光Ｌを照射し、加工ウェハ１０の一面１０ａから所定深さＤとなる位置に、加工ウェハ１０の面方向に沿ったウェハ用変質層１５を形成する。本実施形態では、上記のチップ用変質層１４を形成する際のレーザ装置を用いてウェハ用変質層１５を形成する。
そして、ウェハ用変質層１５を形成する場合には、レーザ光Ｌの集光点が加工ウェハ１０の面方向に沿って相対的に走査されるように、ステージ等の位置を調整する。これにより、加工ウェハ１０には、面方向に沿ったウェハ用変質層１５が形成される。なお、ウェハ用変質層１５は、上記チップ用変質層１４と同様に、窒素がガスとして蒸発すると共にガリウムが析出された構成とされる。
この場合、本実施形態では、チップ用変質層１４と交差する、またはチップ用変質層１４の直下を通るようにウェハ用変質層１５を形成する。これにより、本実施形態では、ウェハ用変質層１５を形成する際に各チップ形成領域ＲＡに大きな歪みが印加されることを抑制できる。
すなわち、チップ用変質層１４を形成しない場合には、図３Ａに示されるように、ウェハ用変質層１５を形成する際に発生した窒素が外部に放出され難いため、ウェハ用変質層１５を形成したことによる加工ウェハ１０の歪みが大きくなり易い。一方、本実施形態では、チップ用変質層１４が形成されており、ウェハ用変質層１５は、チップ用変質層１４と交差する、またはチップ用変質層１４の直下を通るように形成されている。このため、図３Ｂに示されるように、ウェハ用変質層１５を形成する際に発生する窒素は、チップ用変質層１４の空孔を介して外部に放出され易くなる。したがって、ウェハ用変質層１５を形成したことによる加工ウェハ１０の歪みが大きくなることを抑制でき、各チップ形成領域ＲＡに印加される歪みを小さくできる。
なお、特に限定されるものではないが、本実施形態では、ウェハ用変質層１５を形成する際には、レーザ光Ｌとして、固体レーザ光であって、波長が５３２ｎｍのグリーンレーザが用いられる。そして、レーザ光Ｌは、加工点出力が０．１～０．３μＪ、パルス幅が５００ｐｓ、加工速度が５０～５００ｍｍ／ｓとされて照射される。但し、これらの条件は１例であり、本発明者らは、レーザ光の加工点出力がさらに低い場合やパルス幅等がさらに短い場合等においても、適切にウェハ用変質層１５が形成されることを確認している。そして、本発明者らは、レーザ光Ｌの加工点出力がさらに高い場合やパルス幅がさらに長い場合等においても、適切にウェハ用変質層１５が形成されることを確認している。
また、ウェハ用変質層１５を形成する際の所定深さＤは、半導体チップ１００のハンドリングのし易さや耐圧等に応じて設定され、１０～２００μｍ程度とされる。この場合、ウェハ用変質層１５は、エピタキシャル膜３の厚さに応じて形成される場所が変更され、エピタキシャル膜３の内部、エピタキシャル膜３とＧａＮウェハ１との境界、またはＧａＮウェハ１の内部のいずれかに形成される。なお、図１Ｆでは、エピタキシャル膜３とＧａＮウェハ１との境界にウェハ用変質層１５を形成する例を示している。
但し、後述するように、加工ウェハ１０におけるＧａＮウェハ１の少なくとも一部は、リサイクルウェハ４０として再利用される。このため、ウェハ用変質層１５は、エピタキシャル膜３の内部、またはエピタキシャル膜３とＧａＮウェハ１との境界に形成されることが好ましい。また、ウェハ用変質層１５がＧａＮウェハ１の内部に形成される場合には、ウェハ用変質層１５は、ＧａＮウェハ１の一面１ａ側に形成されることが好ましい。
なお、ウェハ用変質層１５がエピタキシャル膜３の内部に形成される場合、ウェハ用変質層１５は、半導体素子を構成するｎ－型エピタキシャル層３ｂではなく、ｎ＋型エピタキシャル層３ａの内部に形成される。以下では、加工ウェハ１０のうちのウェハ用変質層１５より他面１０ｂ側の部分をリサイクルウェハ４０として説明する。
次に、図１Ｇに示されるように、加工ウェハ１０の他面１０ｂ側に補助部材５０を配置する。なお、補助部材５０は、保持部材２０と同様に、例えば、基材５１と粘着剤５２とを有するダイシングテープ等が用いられる。基材５１は、例えば、ガラス、シリコン基板、セラミックス等で構成される。粘着剤５２は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。そして、保持部材２０および補助部材５０を把持して加工ウェハ１０の厚さ方向に引張力等を印加し、ウェハ用変質層１５を境界（すなわち、分岐の起点）として加工ウェハ１０からリサイクルウェハ４０を分割する。
なお、以下の工程では、加工ウェハ１０のうちのリサイクルウェハ４０と分割された面を加工ウェハ１０の他面１０ｂとする。そして、ウェハ用変質層１５が加工ウェハ１０の面方向に沿って形成されているため、分割された加工ウェハ１０の他面１０ｂは、｛０００１｝ｃ面となる。また、以下では、リサイクルウェハ４０のうちの分割された面側を一面４０ａとする。そして、図１Ｇ以降の各図では、加工ウェハ１０の他面１０ｂおよびリサイクルウェハ４０の一面４０ａに残存するウェハ用変質層１５等を適宜省略して示している。
その後、図１Ｈに示されるように、一般的な半導体製造プロセスを行い、加工ウェハ１０の他面１０ｂに、裏面電極を構成する金属膜６１等の半導体素子における他面側素子構成部分６０を形成する工程を行う。
なお、この他面側素子構成部分６０を形成する工程の前に、必要に応じて、ＣＭＰ（chemical mechanical polishingの略)法等で加工ウェハ１０の他面１０ｂを平坦化する工程を行うようにしてもよい。図１Ｈは、加工ウェハ１０の他面１０ｂを平坦化した場合の図を示している。また、他面側素子構成部分６０を形成する工程を行った後、必要に応じて、金属膜６１と加工ウェハ１０の他面１０ｂとをオーミック接触とするため、レーザアニール等の加熱処理等を行うようにしてもよい。
続いて、図１Ｉに示されるように、保持部材２０をエキスパンドし、チップ用変質層１４を境界（すなわち、分岐の起点）として各チップ形成領域ＲＡを分割する。これにより、加工ウェハ１０の一面１０ａで構成される一面１１０ａ、加工ウェハ１０の他面１０ｂで構成される他面１１０ｂ、および切断ラインＳＬで構成される側面１１０ｃを有し、加工ウェハ１０で構成されるチップ構成基板１１０を備えた半導体チップ１００が構成される。つまり、一面１１０ａ、一面１１０ａと反対側の他面１１０ｂ、一面１１０ａと他面１１０ｂとを繋ぐ相対する２組の側面１１０ｃを有する直方体状のチップ構成基板１１０を備えた半導体チップ１００が構成される。
なお、上記のように、切断ラインＳＬは、｛０－１００｝ｍ面または｛１１－２０｝ａ面に沿って延びている。このため、チップ構成基板１１０（すなわち、半導体チップ１００）における相対する２組の側面１１０ｃは、一方が｛０－１００｝ｍ面に沿った面となり、他方が｛１１－２０｝ａ面に沿った面となる。つまり、図４に示されるように、チップ構成基板１１０は、一面１１０ａおよび他面１１０ｂが｛０００１｝ｃ面に沿った面で構成される。また、チップ構成基板１１０は、相対する２組の側面１１０ｃの一方が｛０－１００｝ｍ面に沿った面で構成され、相対する２組の側面１１０ｃの他方が｛１１－２０｝ａ面に沿った面で構成される。
そして、｛０－１００｝ｍ面および｛１１－２０｝ａ面は、加工ウェハ１０の一面１０ａとなる｛０００１｝ｃ面と直交する面であって、劈開し易い面となる。このため、チップ用変質層１４を境界として各チップ形成領域ＲＡを分割した際、側面１１０ｃから内部に延びる割れが発生したり、側面１１０ｃに過大な歪みが発生することを抑制できる。
その後、加熱処理や光を照射する等して粘着剤２２の粘着力を弱まらせ、半導体チップ１００をピックアップする。これにより、半導体チップ１００が製造される。なお、各チップ形成領域ＲＡを分割する前には、必要に応じ、金属膜６１のうちの各チップ形成領域ＲＡの境界にスリット等を形成しておくことにより、チップ形成領域ＲＡ毎に金属膜６１を容易に分割できる。この場合、図１Ｈの工程において、分割される部分を覆うメタルマスクを用意し、分割される部分に金属膜６１が形成されないようにしてもよい。
また、上記のように製造される半導体チップ１００は、チップ用変質層１４を境界として分割されることで構成されるため、側面１１０ｃにチップ用変質層１４で構成される変質層１２０が残存した状態となっており、微小な凹凸が形成された状態となっている。このため、本実施形態の製造方法では、ハンドリング等がし易い半導体チップ１００が製造される。
ここで、本発明者らは、側面１１０ｃの状態についてさらに検討を行い、以下の結果を得た。まず、上記のように、半導体チップ１００の側面１１０ｃは、｛０－１００｝ｍ面または｛１１－２０｝ａ面とされている。そして、本発明者らが側面１１０ｃに対してＸ線光電子分光分析（以下では、ＸＰＳともいう）を用いた深さ方向分析を行ったところ、図５に示される結果が得られた。
なお、図５は、アルゴンイオンによるスパッタエッチングを併用した深さ方向の分析結果であり、スパッタレートが２０ｎｍとされている。また、図５は、｛１１－２０｝ａ面で構成される側面１１０ｃに対し、当該側面１１０ｃに対する法線方向を深さ方向（以下では、単に深さ方向ともいう）としてＸＰＳを行った結果である。但し、本発明者らの検討によれば、｛０－１００｝ｍ面で構成される側面１１０ｃに対してＸＰＳを行っても同様の結果が得られることが確認されている。そして、図５中のｃ／ｓは、１秒当たりの電子のカウント数を示している。
図５に示されるように、スパッタ回数（図５中では、sputter cycle）が０回目の際に得られたスペクトルでは、Ｇａ２Ｏ３（すなわち、酸化ガリウム）とＧａ金属とが混載していることが確認され、ＧａＮが存在していないことが確認される。より詳しくは、図５におけるスパッタ回数が０回目の結果について定量分析を行うと、Ｇａ２Ｏ３が９０％以上で存在すると共に、Ｇａ金属が１０％未満の範囲で存在することが確認される。なお、スパッタ回数が０回目の際の分析結果とは、言い換えると、側面１１０ｃにおける最表層部の分析結果であるともいえる。
そして、スパッタ回数が１回目以上の際に得られたスペクトルでは、ＧａＮのみが確認され、Ｇａ２Ｏ３およびＧａ金属が確認されない。
以上より、各側面１１０ｃは、深さ方向に沿った表層部に、Ｇａ２Ｏ３とＧａ金属とを含む変質層１２０が形成されているといえる。また、上記のように、図５は、スパッタレートを２０ｎｍとした場合の結果である。このため、変質層１２０は、側面１１０ｃから深さ方向に沿って２０ｎｍ以下の範囲のみに存在しているといえる。言い換えると、変質層１２０は、アルゴンイオンを用いたスパッタエッチングのスパッタレート換算で側面１１０ｃから２０ｎｍ以下の範囲のみに存在しているといえる。なお、上記のように、側面１１０ｃには、微小な凹凸が形成された状態となっている。このため、ここでの深さ方向に沿って２０ｎｍ以下の範囲とは、平均深さが２０ｎｍ以下の範囲ともいえる。
また、図１Ｊに示されるように、図１Ｇで構成されたリサイクルウェハ４０には、一面４０ａに対して研磨装置７０等を用いたＣＭＰ法を行うことにより、当該一面４０ａを平坦化する。そして、平坦化したリサイクルウェハ４０をＧａＮウェハ１とし、再び上記図１Ａ以降の工程を行う。これにより、ＧａＮウェハ１は、半導体チップ１００を構成するのに複数回利用されることができる。
以上説明した本実施形態によれば、半導体チップ１００は、一面１１０ａおよび他面１１０ｂが｛０００１｝ｃ面とされ、側面１１０ｃが｛０－１００｝ｍ面または｛１１－２０｝ａ面とされている。このため、加工ウェハ１０をチップ形成領域ＲＡ毎に分割する際、側面１１０ｃに内部に延びる割れが発生したり、側面１１０ｃに過大な歪みが発生することを抑制できる。
また、側面１１０ｃの表層部は、１０％未満のＧａ金属と、９０％以上のＧａ２Ｏ３を含む変質層１２０を含んで構成されている。つまり、側面１１０ｃは、主に酸化ガリウムで構成されている。このため、側面１１０ｃの絶縁性の向上を図ることができる。
（１）本実施形態では、変質層１２０は、側面１１０ｃから深さ方向に沿って２０ｎｍ以下の範囲に形成されている。このため、半導体チップ１００の大部分を素子領域として形成することができる。
（２）本実施形態では、保持部材２０をエキスパンドすることによってチップ形成領域ＲＡを分割している。このため、例えば、各チップ形成領域ＲＡをダイシングブレード等で分割する場合と比較して、製造工程の簡略化を図ることができる。
（３）本実施形態では、チップ用変質層１４およびウェハ用変質層１５を形成する際には、これらが交差するようにしている。そして、ウェハ用変質層１５を形成する際には、チップ用変質層１４を介してウェハ用変質層１５を形成する際に発生する窒素が放出されるようにしている。このため、各チップ形成領域ＲＡに発生する歪みを小さくでき、半導体チップ１００に不具合が発生することを抑制できる。
（４）本実施形態では、加工ウェハ１０からリサイクルウェハ４０を分割し、リサイクルウェハ４０を再びＧａＮウェハ１として利用する。このため、半導体チップ１００を製造する度にＧａＮウェハ１を新たに用意する必要がなく、ＧａＮウェハ１を有効利用できる。したがって、半導体チップ１００の生産性の向上を図ることができる。
（５）本実施形態では、加工ウェハ１０を薄くする際には、レーザ光Ｌを照射してウェハ用変質層１５を形成し、ウェハ用変質層１５を境界としてリサイクルウェハ４０を分割することで加工ウェハ１０を薄くしている。このため、ＣＭＰ法等によって加工ウェハ１０の他面１０ｂから研削等して厚さを薄くする場合と比較して、製造時間の短縮化を図ることができる。
（６）本実施形態では、半導体チップ１００の側面１１０ｃは、微小な凹凸が形成された状態となっている。このため、半導体チップ１００のハンドリングをし易くできる。
（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
上記各実施形態において、チップ構成基板１１０における一面１１０ａおよび他面１１０ｂと、側面１１０ｃとは、｛０００１｝ｃ面、｛０－１００｝ｍ面、および｛１１－２０｝ａ面のいずれかで構成されるのであれば、具体的な面構成は適宜変更可能である。例えば、一面１１０ａおよび他面１１０ｂを｛０－１００｝ｍ面とし、側面１１０ｃが｛０００１｝ｃ面または｛１１－２０｝ａ面で構成されるようにしてもよい。なお、側面１１０ｃが｛０００１｝ｃ面で構成される場合においても、本発明者らの検討によれば、ＸＰＳを行うと図５と同様の結果が得られることが確認されている。
また、上記第１実施形態において、加工ウェハ１０は、単結晶基板のみで構成されていてもよい。また、加工ウェハ１０は、図１Ｆの工程を行わず、図１Ｅの工程を行う前、または図１Ｅの工程を行った後に、他面１０ｂ側から研削等されることによって厚さが調整されるようにしてもよい。
そして、上記第１実施形態において、エピタキシャル膜３は、ｎ－型エピタキシャル層３ｂのみで構成されていてもよい。
また、上記第１実施形態において、図１Ｂのエピタキシャル膜３を形成する工程では、ＧａＮウェハ１の他面１ｂ側にもエピタキシャル膜が形成されるようにしてもよい。これによれば、例えば、ウェハ用変質層１５をＧａＮウェハ１内に形成する場合においても、リサイクルウェハ４０として所定以上の厚さを残し易くなり、再利用できる回数の増加を図ることができる。
また、上記第１実施形態において、図１Ｄの保持部材２０を配置する工程の前に、図１Ｅのチップ用変質層１４を形成する工程を行うようにしてもよい。この場合、レーザ光Ｌは、加工ウェハ１０の一面１０ａ側から照射するようにしてもよい。但し、加工ウェハ１０の一面１０ａからレーザ光Ｌを照射する場合、一面１０ａ側に形成される表面電極や配線パターン等によってレーザ光Ｌの集光点の位置がばらつく可能性がある。このため、好ましくは、加工ウェハ１０の他面１０ｂからレーザ光を照射するのがよい。
１１０ａ 一面
１１０ｂ 他面
１００ｃ 側面
１００ チップ構成基板
１２０ 変質層

Claims (5)

  1. チップ構成基板（１１０）を有する半導体チップであって、
    一面（１１０ａ）、前記一面と反対側の他面（１１０ｂ）、および前記一面と他面とを繋ぐ相対する２組の側面（１１０ｃ）を有し、六方晶の窒化ガリウムを含んで構成される前記チップ構成基板を備え、
    前記一面および前記他面は、｛０００１｝ｃ面、｛０－１００｝ｍ面、および｛１１－２０｝ａ面のうちのいずれか１つの面に沿った面とされ、
    前記相対する２組の側面のうちの一方の相対する側面は、｛０００１｝ｃ面、｛０－１００｝ｍ面、および｛１１－２０｝ａ面における前記一面および前記他面と異なる残りの２面のうちの一方の面に沿った面とされ、
    前記相対する２組の側面のうちの他方の相対する側面は、｛０００１｝ｃ面、｛０－１００｝ｍ面、および｛１１－２０｝ａ面のうちの、前記一面および前記他面、前記一方の相対する側面と異なる面に沿った面とされ、
    前記側面に対する法線方向を深さ方向とすると、前記側面は、前記深さ方向の表層部に、酸化ガリウムおよびガリウム金属を含む変質層（１２０）を含んで構成されている半導体チップ。
  2. 前記変質層は、前記側面から前記深さ方向に沿って２０ｎｍ以下の範囲に形成されている請求項１に記載の半導体チップ。
  3. 前記変質層は、前記ガリウム金属が１０％未満とされている請求項１または２に記載の半導体チップ。
  4. チップ構成基板（１１０）を含んで構成される半導体チップの製造方法であって、
    一面（１０ａ）および他面（１０ｂ）を有し、六方晶の窒化ガリウムを含んで構成され、切断ライン（ＳＬ）で区画される複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を用意することと、
    前記加工ウェハにレーザ光（Ｌ）を照射することにより、前記切断ラインに沿って窒素をガリウムから分離させたチップ用変質層（１４）を形成することと、
    前記チップ用変質層を境界として前記チップ形成領域を分割することにより、前記加工ウェハから、前記加工ウェハの一面で構成される一面（１１０ａ）、前記加工ウェハの他面で構成される他面（１１０ｂ）、前記切断ラインに沿った面であり、前記一面と前記他面とを繋ぐ相対する２組の側面（１１０ｃ）を有する前記チップ構成基板を構成することと、を行い、
    前記チップ構成基板を構成することでは、前記一面および前記他面が｛０００１｝ｃ面、｛０－１００｝ｍ面、および｛１１－２０｝ａ面のうちのいずれか１つの面に沿った面とされ、前記相対する２組の側面のうちの一方の相対する側面が、｛０００１｝ｃ面、｛０－１００｝ｍ面、および｛１１－２０｝ａ面における前記一面および前記他面と異なる残りの２面のうちの一方の面に沿った面とされ、前記相対する２組の側面のうちの他方の相対する側面が、｛０００１｝ｃ面、｛０－１００｝ｍ面、および｛１１－２０｝ａ面のうちの、前記一面および前記他面、前記一方の相対する側面と異なる面に沿った面とされ、さらに、前記側面に対する法線方向を深さ方向とすると、前記側面における前記深さ方向の表層部に、酸化ガリウムおよびガリウム金属を含む変質層（１２０）が形成された前記チップ構成基板を構成する半導体チップの製造方法。
  5. 前記チップ構成基板を構成することの前に、前記加工ウェハの一面側に保持部材（２０）を配置することを行い、
    前記チップ構成基板を構成することでは、前記保持部材をエキスパンドすることにより、前記チップ用変質層を境界として前記チップ形成領域を分割する請求項４に記載の半導体チップの製造方法。
JP2021166151A 2021-10-08 2021-10-08 半導体チップおよびその製造方法 Pending JP2023056752A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021166151A JP2023056752A (ja) 2021-10-08 2021-10-08 半導体チップおよびその製造方法
CN202211136290.3A CN115966589A (zh) 2021-10-08 2022-09-19 半导体芯片及其制造方法
US17/948,329 US20230116302A1 (en) 2021-10-08 2022-09-20 Semiconductor chip and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021166151A JP2023056752A (ja) 2021-10-08 2021-10-08 半導体チップおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2023056752A true JP2023056752A (ja) 2023-04-20

Family

ID=85797265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021166151A Pending JP2023056752A (ja) 2021-10-08 2021-10-08 半導体チップおよびその製造方法

Country Status (3)

Country Link
US (1) US20230116302A1 (ja)
JP (1) JP2023056752A (ja)
CN (1) CN115966589A (ja)

Also Published As

Publication number Publication date
US20230116302A1 (en) 2023-04-13
CN115966589A (zh) 2023-04-14

Similar Documents

Publication Publication Date Title
US9236305B2 (en) Wafer dicing with etch chamber shield ring for film frame wafer applications
TWI637433B (zh) 使用雷射處理及溫度引起之應力的組合式晶圓製造方法
TWI508155B (zh) 使用混合式分裂射束雷射劃線製程及電漿蝕刻的晶圓切割
KR101925957B1 (ko) 기판 캐리어를 이용한 하이브리드 레이저 및 플라즈마 에칭 웨이퍼 다이싱
CN108701651B (zh) 使用分裂光束激光划线工艺与等离子体蚀刻工艺的混合式晶片切割方法
TWI646593B (zh) 使用混合式雷射劃線及電漿蝕刻方式切割晶圓伴隨著用以增進遮罩蝕刻抗性的遮罩電漿處理
TW201411758A (zh) 使用雙面ｕｖ可固化膠膜之雷射與電漿蝕刻晶圓切割
JP2009032970A (ja) 窒化物半導体素子の製造方法
JP7024433B2 (ja) 不純物導入装置、不純物導入方法及び炭化ケイ素半導体装置の製造方法
US10147646B2 (en) Manufacturing process of element chip
JP2015029039A (ja) 紫外線発光素子の製造方法
JP3338360B2 (ja) 窒化ガリウム系半導体ウエハの製造方法
JP7477835B2 (ja) 半導体チップの製造方法
JP2023056752A (ja) 半導体チップおよびその製造方法
US11942327B2 (en) Singulation of silicon carbide semiconductor wafers
US20220285219A1 (en) Semiconductor chip, processed wafer, and method for manufacturing semiconductor chip
US11367655B2 (en) Forming openings at intersection of cutting lines
JP2023108897A (ja) 窒化ガリウム基板の製造方法
JP2022179136A (ja) 半導体チップの製造方法
JP2022128561A (ja) 窒化ガリウムウェハおよび半導体チップの製造方法
CN115274843A (zh) 半导体芯片及其制造方法
JP2022128560A (ja) 半導体チップの製造方法
JP7182105B2 (ja) Ｉｉｉ族窒化物半導体デバイスの製造方法
JP2019029488A (ja) 積層型素子の製造方法
WO2024077749A1 (zh) 激光切割装置以及晶圆切割方法