JP7024433B2 - 不純物導入装置、不純物導入方法及び炭化ケイ素半導体装置の製造方法 - Google Patents

不純物導入装置、不純物導入方法及び炭化ケイ素半導体装置の製造方法 Download PDF

Info

Publication number
JP7024433B2
JP7024433B2 JP2018007315A JP2018007315A JP7024433B2 JP 7024433 B2 JP7024433 B2 JP 7024433B2 JP 2018007315 A JP2018007315 A JP 2018007315A JP 2018007315 A JP2018007315 A JP 2018007315A JP 7024433 B2 JP7024433 B2 JP 7024433B2
Authority
JP
Japan
Prior art keywords
impurity
film
light pulse
introduction
energy density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018007315A
Other languages
English (en)
Other versions
JP2019125761A (ja
Inventor
研一 井口
治雄 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018007315A priority Critical patent/JP7024433B2/ja
Priority to US16/201,479 priority patent/US10727060B2/en
Publication of JP2019125761A publication Critical patent/JP2019125761A/ja
Application granted granted Critical
Publication of JP7024433B2 publication Critical patent/JP7024433B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0626—Energy control of the laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化ケイ素（ＳｉＣ）からなる対象物に不純物元素を導入する不純物導入装置及び不純物導入方法並びにこの不純物導入方法を用いた炭化ケイ素半導体装置の製造方法に関する。
ＳｉＣ、特に４Ｈ－ＳｉＣ等のワイドバンドギャップ半導体や絶縁体は、不純物元素（ドーパント）の拡散係数が小さい。例えば半導体基板が４Ｈ－ＳｉＣの場合、４Ｈ－ＳｉＣの（０００１）面（（０００－１）面）に対して、１０１５／ｃｍ２程度以上の高ドーズのイオン注入を行う場合がある。この際には、不純物元素の活性化を４Ｈ－ＳｉＣの再結晶化と共に促進するため、半導体基板を事前に３００～８００℃程度に昇温させて加熱すると共に、イオン注入後、１６００～１８００℃程度の高温のアニールを行う必要がある。
このように不純物導入層の形成にイオン注入と高温アニールを用いた場合、基板全体が高温に晒されるため、材料の変質や劣化、プロセス順序に大きな制約を与えてしまうという問題がある。また公知のイオン注入技術では、加速した不純物元素イオンを基板に照射するという動作原理であるため、高濃度の注入層を基板の最表面に形成することは困難である。
こうした問題に対し、基板の表面に対してレーザー光を照射することにより、基板の表面に接触させた不純物元素を基板の内部にドーピングするレーザードーピング方法が開示されている（特許文献１参照。）。特許文献１の場合、レーザー光を複数回照射することによって基板表面のリッジを低くし、基板の表面形状を改善する。また不純物を含有する電極にレーザーを照射して、金属原子と不純物を同時に拡散させると同時に、金属原子とＳｉＣの反応層をコンタクト層として生成する技術も開示されている（特許文献２参照。）。またＳｉＣ半導体基板の表面上に対し、気体或いはアルミニウム（Ａｌ）薄膜を通じてレーザー照射することによって、ｐ型の不純物元素が導入されたＳｉＣ半導体領域を形成する技術も開示されている（特許文献３参照。）。
また特許文献４及び特許文献５では、ＳｉＣ半導体基板上に形成したＡｌ薄膜の厚みと、このＡｌ薄膜に照射するレーザーの１回あたりのエネルギー密度が所定の条件を満たすように制御して光パルスを照射し、Ａｌを半導体基板の内部に導入する技術が開示されている。特許文献４及び特許文献５では、例えば、ｎ型のＳｉＣ半導体基板の表面上にＡｌは２４０ｎｍ程度の厚みで蒸着して成膜され、光パルスは室温の大気雰囲気で、約４．０Ｊ／ｃｍ２のエネルギー密度で照射される。光パルスの光源としては波長２４８ｎｍのＫｒＦエキシマレーザーが用いられ、光パルスは照射時間５０ｎｓで照射される。この照射により不純物元素としてのＡｌは、半導体基板の最表面では４Ｈ－ＳｉＣの固溶濃度を超える、６×１０２１ｃｍ－３程度以上の不純物濃度で導入される。また同時にＡｌは、半導体基板の表面から５０ｎｍ程度の深さ位置では、４Ｈ－ＳｉＣの固溶濃度に近いレベルである、１×１０２０ｃｍ－３程度の不純物濃度で導入される。
しかし特許文献１の場合、複数回のレーザー光の照射によって、基板内部への不純物元素の導入深さを深くする技術は開示されていない。また特許文献２の場合、明細書の詳細な記載中の実施例における各種条件等に関する具体的な記載が必ずしも十分でないため、実際には再現が難しい。また金属原子と不純物の同時拡散は、それぞれの拡散係数が同等の組み合わせの場合しか成立しないため、実用上の制限が大きいという問題もある。
また特許文献３の場合、不純物元素の導入自体は可能であるが、レーザーのエネルギー密度（パワー密度）が１．５Ｊ／ｃｍ２と小さく、例えば４０００回繰り返し照射しても、導入深さは５０ｎｍにも満たない。高耐圧、大電流が求められるパワー半導体装置（パワーデバイス）においては、その１０倍程度の導入深さが必要であるため、特許文献３の技術では得られる導入深さが浅く、実用化は困難である。また特許文献４及び特許文献５の技術を用いる場合であっても実現される導入深さはいずれも１００～２００ｎｍ程度に留まることから、導入深さは決して十分とはいえず、更に有効な技術が求められていた。
特開２０１２－１４６８５８号公報 特開２０１３－２１４６５７号公報 特開平０８－２６４４６８号公報 特開２０１７－０４５９６２号公報 特開２０１６－１５７９１１号公報
本発明は上記した問題に着目して為されたものであって、不純物元素の拡散係数が極めて小さい炭化ケイ素からなる対象物に不純物元素を高濃度で深く導入可能な不純物導入装置、不純物導入方法及びこの不純物導入方法を用いた炭化ケイ素半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明に係る不純物導入装置のある態様は、（ａ）光パルスを出射する光源と、（ｂ）光源に接続され光パルスのエネルギー密度を制御する光源制御部と、（ｃ）不純物元素を含む不純物源膜を表面上に堆積した、炭化ケイ素からなる対象物に光パルスを照射するビーム調整系と、を備え、光源制御部は、対象物の表面に不純物源膜と対象物との反応生成物からなる反応生成層を形成するように不純物源膜に対して第１の光パルスを照射し、反応生成層の上の不純物源膜に対して第１の光パルスのエネルギー密度より大きなエネルギー密度の第２の光パルスを照射するように制御して、反応生成層を介して対象物の内部に不純物元素を導入することを要旨とする。
また本発明に係る不純物導入方法のある態様は、（ａ）炭化ケイ素からなる対象物の表面上に、不純物元素を含む不純物源膜を堆積するステップと、（ｂ）不純物源膜に対して第１の光パルスを照射して、対象物の表面に不純物源膜と対象物との反応生成物からなる反応生成層を形成するステップと、（ｃ）反応生成層の上の不純物源膜に対して、第１の光パルスのエネルギー密度より大きなエネルギー密度の第２の光パルスを照射して、反応生成層を介して対象物の内部に不純物元素を導入するステップと、を含むことを要旨とする。
また本発明に係る炭化ケイ素半導体装置の製造方法のある態様は、（ａ）第１導電型の炭化ケイ素の半導体領域の表面上に、第２導電型を呈する不純物元素を含む不純物源膜を堆積する工程と、（ｂ）不純物源膜に対して第１の光パルスを照射して、半導体領域の表面に不純物源膜と半導体領域との反応生成物からなる反応生成層を形成する工程と、（ｃ）反応生成層の上の不純物源膜に対して、第１の光パルスのエネルギー密度より大きなエネルギー密度の第２の光パルスを照射して、反応生成層を介して半導体領域の内部に不純物元素を導入することにより、第２導電型の不純物導入領域を設けてｐｎ接合を含む素子構造を形成する工程と、を含むことを要旨とする。
従って本発明によれば、不純物元素の拡散係数が極めて小さい炭化ケイ素からなる対象物に不純物元素を高濃度で深く導入可能な不純物導入装置、不純物導入方法及び炭化ケイ素半導体装置の製造方法を提供できる。
第１の実施の形態に係る不純物導入装置の構成の概略を模式的に説明する断面図を含むブロック図である。 第１の実施の形態に係る不純物導入方法を説明するフローチャートである。 第１の実施の形態に係る不純物導入方法を説明する工程断面図である（その１）。 第１の実施の形態に係る不純物導入方法を説明する工程断面図である（その２）。 第１の実施の形態に係る不純物導入方法を説明する工程断面図である（その３）。 第１の実施の形態に係る不純物導入方法を説明する工程断面図である（その４）。 第１の実施の形態に係る不純物導入方法を説明する工程断面図である（その５）。 第１の実施の形態に係る不純物導入方法を説明する工程断面図である（その６）。 第１の実施の形態に係る不純物導入方法を説明する工程断面図である（その７）。 第１の実施の形態に係る不純物導入方法を用いて行った実施例における複数回の光パルスの一群のエネルギー密度を示す図である。 実施例で得られた半導体基板の内部の不純物元素の濃度と侵入深さのプロファイルを示すグラフ図である。 第１の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その１）。 第１の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その２）。 第１の実施の形態に係る半導体装置の製造方法で得られた半導体装置のｐｎ接合ダイオードの電流Ｉ及び電圧Ｖを測定する測定系を説明する断面図である。 図１４の測定系を用いて得られた半導体基板の内部のｐｎ接合ダイオードのＩ－Ｖ特性を示すグラフ図である。 第２の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その１）。 第２の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その２）。 第２の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その３）。 第３の実施の形態に係る半導体装置の製造方法を説明する工程上面図である（その１）。 図１９中のＡ－Ａ方向から見た工程断面図である。 第３の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その２）。 第３の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その３）。 第３の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その４）。 第３の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その５）。 第３の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その６）。 第３の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その７）。 第３の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その８）。 第３の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その９）。
以下に本発明の第１～第３の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下の説明における「左右」や「上下」の方向は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。よって、例えば、紙面を９０度回転すれば「左右」と「上下」とは交換して読まれ、紙面を１８０度回転すれば「左」が「右」に、「右」が「左」になることは勿論である。また本明細書及び添付図面においては、ｎ又はｐを冠した領域や層では、それぞれ電子又は正孔が多数キャリアであることを意味する。またｎやｐに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。
＜第１の実施の形態＞
－不純物導入装置－
第１の実施の形態に係る不純物導入装置は、図１に示すように、成膜装置１０、光照射装置２０、並びに成膜装置１０及び光照射装置２０に接続された演算制御装置３０を備える。
成膜装置１０は、固体材料からなる対象物１の表面に不純物元素を含む不純物源膜４を成膜する。成膜装置１０は、例えばスパッタ装置、電子ビーム蒸着装置、ＣＶＤ装置等が採用可能である。第１の実施の形態に係る成膜装置１０としては、図１に示すように、真空排気可能なチャンバ１１と、チャンバ１１内に設けられ対象物１を載置する下部電極１２と、を備えるスパッタ装置の場合を例示している。チャンバ１１内では、チャンバの上板寄りの位置に、下部電極１２に対向して不純物元素を含むターゲット１４が配置される。
成膜装置１０は、更に下部電極１２とターゲット１４との間に接続された電源１５と、チャンバ１１に接続されチャンバ１１内にアルゴン（Ａｒ）ガス等の希ガスを導入するガス導入バルブ１６と、を備える。成膜装置１０は、チャンバ１１に接続されチャンバ１１内を真空状態にするロータリーポンプ、ターボ分子ポンプ或いはクライオポンプ等の真空ポンプ１７を更に備える。
電源１５、ガス導入バルブ１６及び真空ポンプ１７には、不純物源膜４の膜厚を制御する膜厚制御部３１が接続されている。また図示を省略するが、膜厚制御部３１は成膜装置１０に装備された膜厚計からの信号をインシツ（ｉｎ ｓｉｔｕ）モニタして帰還制御することができる。電源１５、ガス導入バルブ１６及び真空ポンプ１７は、膜厚制御部３１を介して演算制御装置３０に接続されている。
ＤＣスパッタ装置である図１の成膜装置１０の場合、下部電極１２とターゲット１４との間に電源１５によって直流電圧を印加して、導入した希ガスをイオン化してターゲット１４に衝突させる。そして衝突によりターゲット１４からはじき飛ばされた不純物元素の粒子を対象物１の表面に衝突、付着させて成膜する。成膜装置１０は、ＤＣスパッタ装置以外にＲＦスパッタ装置、マグネトロンスパッタ装置、イオンビームスパッタ装置等で構成してもよい。成膜される不純物源膜４の膜厚は、成膜時の処理時間を調整することで制御できる。
光照射装置２０は、不純物源膜４を介して平坦な表面を有する対象物１にレーザー光等のエネルギー密度（照射フルエンス）の大きな光パルスＬを照射して不純物元素を対象物１の内部の一部に導入する。不純物元素は、光パルスＬが不純物源膜４及び対象物１に与えたエネルギー効果によって不純物源膜４から導入される。エネルギー効果には熱エネルギーの効果も含まれる。
光照射装置２０は、対象物１を内側に格納するチャンバ２１と、チャンバ２１内に配置された対象物１の表面に不純物源膜４を介して光パルスＬを一定寸法の照射領域でスキャン照射するビーム調整系３３と、を備える。光パルスＬは、チャンバ２１の、ビーム調整系３３側に位置する天井壁に設けられた光学窓２２を介して照射される。
また光照射装置２０のチャンバ２１の内側には、支持台２４を介して対象物１を対象物１の主面に平行な面内に定義されるＸ－Ｙ方向に自在に移動させるＸ－Ｙ移動ステージ２３が配置されている。Ｘ－Ｙ移動ステージ２３と支持台２４の間には、加熱装置２５が設けられている。図示を省略するが、加熱装置２５には電源が接続され、支持台２４を介して対象物１を下側から加熱して昇温させる。
不純物導入装置の対象物１としては、例えば図３に示すような、（０００１）面（（０００－１）面）を有する４Ｈ－ＳｉＣのｎ＋型の半導体基板１ａの上に、ｎ－型の４Ｈ－ＳｉＣのエピタキシャル成長層２を設けた２層構造を採用できる。対象物１の材料としてはＳｉＣに限定されず、例えば窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンド等、他のワイドバンドギャップ半導体材料であっても本発明を適用できる。また対象物１の材料としては、ワイドバンドギャップ半導体材料に限定されず、例えば禁制帯幅が２．２ｅＶ以下の半導体材料や絶縁体材料等の他の材料であってもよい。
対象物１は、エピタキシャル成長層２側の面を表面としてビーム調整系３３側に向けて配置されている。対象物１の表面上には図示を省略するが位置合わせのための基準マークが設けられていてもよい。
不純物源膜４は、対象物１に添加する不純物元素を不純物導入源として含む膜である。第１の実施の形態では、ｐ型の不純物元素としてＡｌが選択され、不純物源膜４として、Ａｌ又はＡｌ合金を含むＡｌ薄膜が使用できる。すなわち不純物源膜４は、不純物元素そのものの単一元素膜に限定されることなく、他の元素との化合物、例えば窒化物等の化合物や混合物からなる薄膜であってもよいし、或いはこれらを積層した多層の複合膜等であってもよい。また不純物元素はＡｌに限定されるものではなく、導電型の選択、或いは母相の結晶構造や熱力学を考慮して、ボロン（Ｂ）、ベリリウム（Ｂｅ）、リン（Ｐ）、バナジウム（Ｖ）等の他の不純物元素が適宜用いられてよい。
不純物導入装置のビーム調整系３３は、図１に示すように、レーザー光等のエネルギー密度の大きな光パルスＬを出射する光源３４と、図示を省略するが、出射されたレーザー光を集光するレンズ系や所定の形状に成形する可変スリット等を備える。ビーム調整系３３には、照射されるレーザー光のエネルギー密度やパルス間隔等の照射条件を制御する光源制御部３２が接続されている。光源制御部３２は演算制御装置３０に接続され、ビーム調整系３３の光源３４は光源制御部３２を介して演算制御装置３０に制御されている。
ビーム調整系３３は、図示を省略するが、レーザー光を掃引する場合必要であれば、成形されたレーザー光を反射してレンズ等の集光装置に導く反射ミラーやプリズム等の他の光学系を備えるようにしてもよい。成形されたレーザー光等のエネルギー密度の大きな光パルスＬは、対象物１の上面と不純物源膜４との界面領域に向けて照射される。
成形されるレーザー光の形状としては、矩形状が好適に用いられるが、矩形に限定されることなく他の形状であってもよい。また図示を省略するが、対象物１に対する光パルスＬの照射位置を制御するに際し、対象物１の基準マークを撮像するＣＣＤカメラ等の撮像装置、照明光を照射する照明光照射装置、照明光を反射及び透過させるミラー及びアライメント機構等を別途設けてもよい。
エネルギー密度の大きな光パルスＬとしては、不純物源膜４を介して十分な反応エネルギーが生じるように、光エネルギーを不純物元素及び対象物１の格子振動に与えることが可能なレーザー光のパルスが好ましい。例えば、１９３ｎｍ（ＡｒＦ）、２４８ｎｍ（ＫｒＦ）、３０８ｎｍ（ＸｅＣｌ）、３５１ｎｍ（ＸｅＦ）等の発振波長を有するエキシマレーザーを採用できる。エキシマレーザーの４Ｈ－ＳｉＣへの侵入長（侵入深さ）は、２４８ｎｍ（ＫｒＦ）レーザーの場合は１００ｎｍ前後であり、３０８ｎｍ（ＸｅＣｌ）レーザーの場合は約３μｍであり、３５１ｎｍ（ＸｅＦ）レーザーの場合は約２５μｍである。
また光パルスＬとしては、２６６ｎｍ（ＹＡＧ第４高調波）、３５５ｎｍ（ＹＡＧ第３高調波）、５３２ｎｍ（ＹＡＧ第２高調波）レーザー等を採用できる。対象物１の禁制帯幅が狭い場合や、対象物１に既に含まれている不純物の状態によっては、１．０６４μｍ（ＹＡＧ基本波）、１０．６μｍ（炭酸（ＣＯ２）ガス）レーザー等を採用してもよい。また水銀（Ｈｇ）ランプやキセノン（Ｘｅ）ランプ等の高出力の連続光を分光器やフィルターで波長選択してもエネルギー密度の大きな光パルスＬを得ることが可能であるので、光パルスＬとしては必ずしもレーザーに限定されるものではない。
また紫外線領域の波長のレーザー光を用いれば、半導体の禁制帯幅を超えるエネルギーを得られるだけでなく、表面反応の化学ポテンシャルを超えるエネルギーを得られ、光触媒作用や表面マイグレーション等の表面反応を光励起させることができる。
更に、単なる表面マイグレーション等による表面における分子の移動等の素反応（素過程）の励起を超えた反応の励起も可能である。例えば不純物元素の導入対象となる固体表面から内部に向かったバルクの格子振動を励起することも可能である。これによりレーザー光の浸透深さの範囲において、不純物元素を目的とする固体材料の格子位置や置換位置等の導入位置に移動させる格子間反応を含めた表面反応等も支援することができる。ただし、ＡｒＦ（＝１９３ｎｍ）レーザー等よりも短波長、すなわち真空紫外光の範囲に含まれる短波長の光は、大気中の酸素分子に吸収され伝播が阻害される。そのため大気中でのレーザードーピングを実施する環境においては、１９０ｎｍ程度より長い波長を有するレーザー光であることが好ましい。
Ｘ－Ｙ移動ステージ２３は、支持台２４を下方から水平に支持するとともに、図示を省略する移動ステージ駆動装置に接続されている。移動ステージ駆動装置を演算制御装置３０によって制御することにより支持台２４は水平面内の方向（Ｘ－Ｙ方向）にそれぞれ自在に移動し、対象物１を光パルスＬの照射位置に対し自在に移動できる。例えば光パルスＬの照射位置に対する対象物１の相対的な位置を自在に移動することにより、不純物添加領域のパターンを直接描画する手法が可能になる。更に、支持台２４とＸ－Ｙ移動ステージ２３との間に、支持台２４をＸ－Ｙ方向に垂直なＺ方向に移動させるＺ移動ステージを設けることで、Ｘ－Ｙ方向に加えＺ方向にも移動可能に支持台２４を構成して焦点等の調整ができるようにしてもよい。
演算制御装置３０は、不純物源膜４の膜厚等の成膜条件及びレーザー光のエネルギー密度や対象物１に対する光パルスＬの相対的な照射位置等の照射条件を制御する。演算制御装置３０には入力装置４１及びデータ記憶装置４２が接続されており、演算制御装置３０は、データ記憶装置４２の内部に格納されたデータにアクセス可能に構成されている。データ記憶装置４２には、入力装置４１を介して、不純物元素の種類（物性値）、１パルス（１ショット）のパルス長（照射時間）及びレーザー光のエネルギー密度等を入力できる。また演算制御装置３０には、図示を省略するが、表示装置や出力装置等が接続されている。
膜厚制御部３１は、設定された膜厚で不純物源膜４が対象物１上に成膜されるように、成膜装置１０の電源１５の電圧、ガス導入バルブ１６及び真空ポンプ１７の動作を制御する。光源制御部３２は、設定されたエネルギー密度、パルス数及びパルス長で光パルスＬのスキャン照射が行われるようにビーム調整系３３の動作を制御する。
－不純物導入方法－
次に図１に示した不純物導入装置を用いて行う第１の実施の形態に係る不純物導入方法を説明する。まず図２のステップＳ１において図３に示すように、例えば、４Ｈ－ＳｉＣのｎ＋型の半導体基板１ａの上に、ｎ－型の４Ｈ－ＳｉＣのエピタキシャル成長層２を結晶成長した２層構造の複合構造物（１ａ，２）を対象物として用意する。対象物の表面層をなすエピタキシャル成長層２は、例えば１×１０１３～１×１０１６／ｃｍ３程度の不純物濃度で５～２０μｍ程度の厚みである。
次にステップＳ２において、図１中の成膜装置１０の内部に２点鎖線で示したように、対象物である複合構造物（１ａ，２）の上面をターゲット１４側に向けて、半導体基板１ａを下部電極１２の上に載置し固定する。そして成膜装置１０の膜厚制御部３１により、下部電極１２とターゲット１４間の電圧、ガス導入バルブ１６及び真空ポンプ１７の動作を制御して、図４に示すように、エピタキシャル成長層２の上面上にＡｌ薄膜からなる不純物源膜４を、例えば２４０ｎｍ程度の厚みで成膜する。
次に、不純物源膜４が成膜された複合構造物（１ａ，２）を成膜装置１０から取り出して光照射装置２０へ搬送し、不純物源膜４の上面をビーム調整系３３側に向けて、支持台２４上に載置し固定する。光照射装置２０のチャンバ２１の内側は、室温の大気の雰囲気状態に設定されている。
このとき加熱装置２５を用いて、複合構造物（１ａ，２）を予め加熱して昇温させてもよい。昇温したエピタキシャル成長層２の上面に向けて光パルスＬを照射することにより、室温状態の場合よりも、より深く高濃度に不純物元素をエピタキシャル成長層２に添加することが可能になる。ただし不純物源膜４がＡｌ薄膜の場合、Ａｌの融点を考慮して、加熱温度は５００℃以下であることが望ましい。
次にステップＳ３において図５に示すように、光照射装置２０の光源制御部３２は、ビーム調整系３３の動作を制御して、エピタキシャル成長層２の表面上の不純物源膜４に、エネルギー密度Ｆ（１）の第１の光パルスＬ１を照射する。第１の光パルスＬ１としては、例えば２４８ｎｍ（ＫｒＦ）エキシマレーザーを用いる。第１の光パルスＬ１は、照射領域が例えば平面パターンで約３５０μｍ角の正方形状になるように、ビームを成形して照射される。
第１の光パルスＬ１のエネルギーにより、不純物源膜４の照射領域では、Ａｌが飛躍的に活性化して溶融し、高密度プラズマ化が進行する。そして第１の光パルスＬ１のエネルギーの一部により、Ａｌの不純物源膜４とＳｉＣのエピタキシャル成長層２の表面では、Ａｌシリサイド等を含む、ＡｌとＳｉＣの反応生成物が生成される。図５中には、不純物源膜４及びエピタキシャル成長層２の界面における、第１の光パルスＬ１の照射範囲と重なる下側の位置に、反応生成物からなる反応生成層４ｘが形成された状態が例示されている。
第１の光パルスＬ１のエネルギー密度Ｆ（１）は、不純物源膜４の表面をアブレーションし、かつ照射後に照射範囲内に不純物源膜４が一定の厚みで残存する値に設定される。具体的な第１の光パルスＬ１の照射条件としては、最初に成膜される不純物源膜４の厚みが２４０ｎｍ程度の場合、例えばパルス幅は１００ｎｍ程度、エネルギー密度Ｆ（１）は２．０Ｊ／ｃｍ２程度に設定できる。
第１の光パルスＬ１は、反応生成層４ｘを形成するために照射される。よって第１の光パルスＬ１による不純物源膜４のアブレーションは、反応生成層４ｘが、後続の光パルスの照射により十分な不純物元素の導入を実現できる大きさの領域を形成可能な十分な量で行われる必要がある。そのため、第１の光パルスＬ１のエネルギー密度Ｆ（１）は、少なくとも１．０Ｊ／ｃｍ２程度以上であることが望ましい。
一方、第１の実施の形態に係る不純物導入方法では、後続する１回以上の光パルスの照射により、全体として十分な不純物元素の導入を実現できればよいので、第１の光パルスＬ１による不純物源膜４のアブレーション量を過剰に大きくする必要はない。エネルギーの使用効率の観点から、第１の光パルスＬ１のエネルギー密度Ｆ（１）は３．０Ｊ／ｃｍ２程度以下に抑えることが可能であり、かつ望ましい。
次にステップＳ４において図６に示すように、光照射装置２０の光源制御部３２は、反応生成層４ｘの上側の不純物源膜４に、エネルギー密度Ｆ（２）の第２の光パルスＬ２を照射する。第２の光パルスＬ２のエネルギーにより、不純物源膜４の照射領域ではＡｌがアブレーションし、第１の光パルスＬ１の場合と同様にＡｌが飛躍的に活性化して溶融し、高密度プラズマ化が進行する。この場合、図２中の「ｎ」の値は「２」である。
このとき先行の第１の光パルスＬ１の場合と同様に、後続の第２の光パルスＬ２のエネルギーによって、Ａｌシリサイド等を含む、ＡｌとＳｉＣの反応生成物が更に生成される。また同時に第１の光パルスＬ１の照射によって既に形成されていた反応生成層４ｘのＡｌシリサイドとＳｉＣ結晶との反応が更に促進される。このとき反応生成層４ｘが照射領域において、高温状態のＳｉＣ表面で発生するＳｉの脱離を抑制する「蓋」に類似した機能を果たす。その結果、反応生成層４ｘの全体の厚みが増大すると共に、ＳｉＣのエピタキシャル成長層２には、反応生成層４ｘを介して不純物元素としてＡｌが導入され、不純物導入領域４ａが形成される。
第２の光パルスＬ２のエネルギー密度Ｆ（２）は、不純物源膜４の表面をアブレーションし、反応生成層４ｘを介して不純物元素を導入可能な値に設定される。具体的な第２の光パルスＬ２の照射条件としては、例えばパルス幅は１００ｎｍ程度、エネルギー密度Ｆ（２）は４．０Ｊ／ｃｍ２程度と、第１の光パルスＬ１のエネルギー密度Ｆ（１）より大きく設定する。図６中に例示した第２の光パルスＬ２のエネルギー密度Ｆ（２）の場合、照射後に第３の光パルスを照射することを考慮して、照射範囲内に不純物源膜４が一定の厚みで残存するように設定されている。
次にステップＳ５において、不純物元素の導入が十分に達成でき、複数回の光パルスの照射を終了するかどうかを判定する。判定は、例えば照射範囲内に後続のレーザードーピングに使用可能な量の不純物源膜４が残存しているかどうかで行える。その際、照射領域の表面を目視して、表面の色合いが一定程度変化したことを用いて不純物源膜４がほぼ消失したと判定してもよい。或いは事前のシミュレーションや実験の結果を用いて、光パルスの全体の照射回数ｎ及び照射毎のエネルギー密度Ｆ（ｎ）を予め設定することもできる。「ｎ」は２以上の正数である。
照射を終了せず、同じ照射位置へ後続の光パルスの照射を積み重ねる場合、図２のステップＳ６に移行し、「ｎ」の値をインクリメントして１大きくする（ｎ＝ｎ＋１）。この場合、図２中の「ｎ」の値は「３」に変化する。そして再びステップＳ４に移行し、エピタキシャル成長層２の表面上で反応生成層４ｘの上側の不純物源膜４に対し、図７に示すように、更に大きなエネルギー密度Ｆ（３）の第３の光パルスＬ３を照射する。
第３の光パルスＬ３のエネルギー密度Ｆ（３）は、第２の光パルスＬ２のエネルギー密度Ｆ（２）＝４．０Ｊ／ｃｍ２より大きい、例えば６．０Ｊ／ｃｍ２程度の値で設定する。第３の光パルスＬ３のエネルギーにより、不純物源膜４の照射領域ではＡｌがアブレーションし、第１の光パルスＬ１及び第２の光パルスＬ２の場合と同様にＡｌが飛躍的に活性化して溶融し、高密度プラズマ化が進行する。
そして第３の光パルスＬ３のエネルギーによって、反応生成層４ｘのＡｌシリサイドとＳｉＣ結晶との反応は更に促進され、より多くのＡｌがＳｉＣ結晶中に導入されると共に、より深く導入される。すなわち不純物導入領域４ａも内部について考えると、反応生成層４ｘとの界面側である上側の領域には、第３の光パルスＬ３のエネルギーにより、反応生成層４ｘを介してＡｌが更に導入される。同時に、不純物導入領域４ａのエピタキシャル成長層２との界面側である下側の領域では、導入されたＡｌが下側に向かって拡散し、不純物導入領域４ａが拡大することになる。
第２の光パルスＬ２及び第３の光パルスＬ３のそれぞれのエネルギー密度の設定の場合で説明したように、第１の実施の形態に係る不純物導入方法で用いる光パルスＬｎは、特定の条件を満たすように設定される。すなわち同じ照射位置に対して複数回照射する光パルスＬｎのそれぞれのエネルギー密度Ｆ（ｎ）は、直前に行った光パルスのエネルギー密度Ｆ（ｎ－１）より大きいという条件（Ｆ（ｎ）＞Ｆ（ｎ－１））である。このように、第１の実施の形態に係る不純物導入方法では、光パルスＬｎを複数回照射する多段照射、及びそれらの複数回の照射における一群のエネルギー密度が段階的に大きくなるエネルギー逓増照射を組み合わせて行う。
ただし反応生成層４ｘを介して不純物元素を導入できる限り、後続の光パルスが直前の光パルスと同じ値であってもよい。すなわち一群の光パルスにおいて、最初の光パルスから最後の光パルスの間で、全体に段階的なエネルギー逓増照射が行われればよく、後続の光パルスが常に直前の光パルスより大きいことを厳密に求めるものではない。
尚、エネルギー密度Ｆ（ｎ）の値が大きくなると、Ａｌ及びＡｌシリサイド等を含む反応生成層４ｘからのＡｌの導入は促進されるが、同時に、反応余剰の炭素（Ｃ）の析出や、照射ダメージによる表面の荒れの程度が大きくなる。そのため複数回の照射における光パルスＬｎの一群のエネルギー密度Ｆ（ｎ）における最大値は６．０Ｊ／ｃｍ２程度以下に設定される。
ステップＳ４においてｎ回目の光パルスＬｎの照射処理を実行した後、再びステップＳ５に移行する。そしてステップＳ５において、Ａｌの導入が十分に達成でき、複数回の光パルスＬｎの照射を終了すると判定する場合、ステップＳ７において図８に示すように、複合構造物（１ａ，２）のエピタキシャル成長層２の表面上に残留した不要な不純物源膜４を除去する。除去には例えば８０℃程度に加熱した塩酸（ＨＣｌ）を使用できる。
次にステップＳ８において図９に示すように、エピタキシャル成長層２の表面上に残留した不要な反応生成層４ｘを除去すれば、第１の実施の形態に係る不純物導入方法が完了する。反応生成層４ｘの除去は、例えばテトラフルオロメタン（ＣＦ４）を用いたプラズマエッチング等で、エピタキシャル成長層２の表面を２０分間程度処理すればよい。
第１の実施の形態に係る不純物導入方法を用いて、同じ照射位置に３０８ｎｍ（ＸｅＣｌ）エキシマレーザーの光パルスを１０回照射する実施例を行った。１０回の光パルスのパルス幅はいずれも１００ｎｍ程度とし、パルス間隔は２～３秒程度とした。図１０に示すように、第１の光パルスＬ１のエネルギー密度Ｆ（１）は１．０Ｊ／ｃｍ２程度とし、第２の光パルスＬ２以降、後続の光パルスＬｎのエネルギー密度Ｆ（ｎ）を段階的に増大させ、最後の第１０の光パルスＬ１０のエネルギー密度Ｆ（１０）は６．０Ｊ／ｃｍ２程度とした。実施例におけるＡｌの導入深さを二次イオン質量分析法（ＳＩＭＳ）で測定した結果を図１１に示す。
図１１に示すように、第１の実施の形態の実施例に係る不純物導入方法の場合、エピタキシャル成長層２の最表面から約４００ｎｍ近傍の深さまで、Ａｌを１．０×１０２１ｃｍ－３程度以上の非常に高い濃度で導入できることが分かる。またエピタキシャル成長層２の最表面から約４００ｎｍ以降においても、約６００ｎｍ近傍の深さまでの間に、Ａｌを１．０×１０１８ｃｍ－３程度以上の高濃度で導入できることが分かる。更に際表面から約６００ｎｍ～約８００ｎｍ程度の深さにおいても、Ａｌを１．０×１０１７～１０１８ｃｍ－３程度レベルの高濃度で導入できる。
一方、多段照射及びエネルギー逓増照射を組み合わせず、エネルギー密度を最大限に高めた１回の光パルスＬの照射でＡｌを導入する不純物導入方法を比較例として行った。比較例では、実施例と同じ半導体基板に同じ膜厚でＡｌ薄膜を成膜して、光パルスＬの照射条件以外の他の条件は、実施例の場合と同様に設定した。比較例の場合、図１１に示すようにエピタキシャル成長層２の最表面では、Ａｌを１．０×１０２１ｃｍ－３程度の高濃度で導入できるものの、最表面から深くなるほどＡｌの導入濃度は急激に低くなり、かつ最大導入深さも表面から約２００ｎｍ程度に留まった。
第１の実施の形態に係る不純物導入方法によれば、同じ照射位置に対し、第１、第２、第３と３段に分けて光パルスＬ１～Ｌ３を多段照射する。更に、直前の光パルスのエネルギー密度より大きなエネルギー密度で後続の光パルスを直前の光パルスに連続させ、一群の光パルスのエネルギー密度を段階的に大きくするように制御して、エネルギー逓増照射を行う。多段照射における後続の光パルスＬｎのそれぞれのエネルギー密度Ｆ（ｎ）は、直前に行った光パルスのエネルギー密度Ｆ（ｎ－１）より大きくなる。そのため照射の都度、Ａｌの不純物源膜４の下に反応生成層４ｘを確実に形成し、この反応生成層４ｘを介してレーザードーピングを行うことが可能になる。よって不純物元素の拡散係数が極めて小さいＳｉＣの半導体基板の内部にＡｌを深く、高濃度で導入することができる。
特にＳｉＣは、不純物元素の拡散係数の極めて小さいワイドバンドギャップ半導体材料であり、例えばＡｌの４Ｈ－ＳｉＣの固溶濃度は、１×１０２０ｃｍ－３程度である。そのため図１１で示した比較例のように、従来の方法では、ＳｉＣの半導体基板の表面から２００ｎｍ以上の深い位置への不純物元素の導入は非常に困難であった。しかし第１の実施の形態に係る不純物導入方法によれば、半導体基板の表面から２００ｎｍ以上の深い位置にも、４Ｈ－ＳｉＣの固溶濃度レベルに相当する高濃度でＡｌを導入することができる。
また比較例のように、エネルギー密度を高めて照射し１回で不純物元素を導入する方法の場合、高エネルギーで出力可能な光照射装置が必要となり、装置サイズ及び装置コストの増大を招くという問題があった。しかし第１の実施の形態に係る不純物導入装置によれば、レーザードーピングに用いる光パルスのエネルギーを低減しても不純物元素を高濃度で深く導入可能になるので、光照射装置２０のサイズをコンパクト化し、装置コストを抑制することができる。
また比較例のように１回の照射におけるエネルギー密度を高く保持する場合、光パルスＬの１回あたりの照射範囲を広げることは難しい。そのため基板表面全体に施す照射プロセスで見ると、光パルスＬの照射に要する時間が相対的に長くかかり、全体的な生産性は低下するという問題があった。しかし第１の実施の形態に係る不純物導入装置によれば、光パルスＬのエネルギー密度を最大値とすることなく、最大値から低い値を用いても、多段照射及びエネルギー逓増照射により、不純物元素を高濃度で深く導入することが可能になる。よって１回の光パルスの照射範囲を広く確保でき、基板表面全体に対するレーザー光の照射に要する時間が短縮可能になるので、全体的な生産性を高めることができる。
また比較例のようにエネルギー密度を最大限に高めて照射する場合、Ａｌの薄膜は１回の照射で大部分がアブレーションすることになる。そのため基板表面に留まるＡｌの薄膜の量が少なくなり、２回目以降の照射のためのＡｌの供給が不十分であるため、複数回の照射を実行しても、導入濃度及び深さがすぐに飽和してしまうという問題があった。
しかし第１の実施の形態に係る不純物導入装置によれば、複数回の多段照射は、まず１回目の比較的小さなエネルギー密度Ｆ（１）の第１の光パルスＬ１の照射により反応生成層４ｘを形成することから始まる。第１の光パルスＬ１の照射時には不純物源膜４の表面はほぼ平坦であるため、不純物源膜４は１回目の照射の際に最も飛散し易いが、第１の光パルスＬ１のエネルギー密度は低レベルに抑えられているため、Ａｌの不必要なアブレーションは大きく抑制される。そして後続の光パルスにより、反応生成層４ｘを介してＳｉＣの半導体基板に不純物元素を導入しつつ、更に反応生成層４ｘを拡大しながら不純物導入領域４ａを拡大させる。よって２回目以降の光パルスＬｎの照射においても、Ａｌの使用効率が高く、過剰なアブレーションを抑えることが可能になる。
このように多段照射及びエネルギー逓増照射を組み合わせた第１の実施の形態に係る不純物導入方法によれば、Ａｌの損失を大幅に低減して材料コストを抑えたレーザードーピングを行い、Ａｌの導入濃度及び深さを従来より著しく拡大することができる。
－半導体装置の製造方法－
第１の実施の形態に係る半導体装置の製造方法ではまず、図３で示したようなｎ＋型のＳｉＣの半導体基板１ａ上にｎ－型のエピタキシャル成長層２が結晶成長された複合構造物（１ａ，２）を対象物として用意する。すなわち対象物はＳｉＣの半導体層が２層積層された構造である。そして－不純物導入方法－で説明したような光パルスＬｎの多段照射及びエネルギー逓増照射を行って、図９に示したような不純物導入領域４ａが選択的に形成された試料を作製する。
次に図１２に示すように、半導体基板１ａの裏面をなす下面の全面に、例えばニッケル（Ｎｉ）等の金属薄膜を、スパッタリング、真空蒸着又はＣＶＤ法等により、コンタクトシード層５として厚さ５０ｎｍ程度成膜する。次にコンタクトシード層５を少なくとも１０００℃程度に加熱し、ＳｉＣとＮｉでシリサイド反応を生じさせることにより図１３に示すように、半導体基板１ａの裏面にオーミックコンタクト層５ａとしてＮｉシリサイド層を形成する。その結果、半導体基板１ａ及びエピタキシャル成長層２からなるｎ型の半導体層と、不純物導入領域４ａからなるｐ型の半導体層とを備えるｐｎ接合ダイオードが実現される。
図１３に示したｐｎ接合ダイオードを、図１４に示すように、金属性のステージ６上に載置すると共に、不純物導入領域４ａの上面にプローブ針を接触させ、半導体基板１ａの上面側とステージ６との間に流れる電流を測定した。図１５に示すように、半導体基板１ａの上面側に正の電圧を印加すると電流が流れたが、負の電圧を印加しても電流は流れなかった。正の電圧が１Ｖ程度では、ほとんど電流が流れないことから、流れる電流は、不純物導入領域４ａとプローブ針とのショットキーコンタクトによるものではないことが分かる。一方、図１５に示すように、電流は２Ｖを超えたところで急激に流れ始める。約２．４ＶのＳｉＣのビルトイン電圧を考慮すると、ｎ型の半導体基板１ａの上面側にｐ層が選択的に形成され、ｐｎ接合が形成されていることが分かる。
尚、第１の実施の形態に係る不純物導入方法によれば、不純物導入領域４ａが高濃度に形成されているため、不純物導入領域４ａの上部にオーミックコンタクトが実現されている。しかし不純物導入領域４ａの上に、例えばＮｉやチタン（Ｔｉ）やＡｌの積層膜等のオーム性接触をするアノード電極膜を形成して接合することもできる。
第１の実施の形態に係る不純物導入方法を用いた半導体装置の製造方法によれば、不純物元素の拡散係数が極めて小さいＳｉＣの半導体基板にＡｌを高濃度で導入して、より高品質な半導体装置を製造することができる。またＡｌの過剰なアブレーションを抑制して不純物源膜４を効率的に使用することにより、半導体装置の製造コストを抑制することができる。
＜第２の実施の形態＞
－半導体装置の製造方法－
第２の実施の形態に係る半導体装置の製造方法は、図１６に示すように、最初に用意される対象物が、ＳｉＣの半導体層が３層積層された複合構造物（１ａ，２，７）である点が異なる。複合構造物（１ａ，２，７）は、ｎ＋型のＳｉＣの半導体基板１ａ上にｎ－型のエピタキシャル成長層２が結晶成長され、このエピタキシャル成長層２の上にｐ型のベース層７が設けられて作製されている。第２の実施の形態に係る不純物導入方法及び不純物導入方法に用いる不純物導入装置については、第１の実施の形態の場合と等価であるため、重複説明を省略する。
次に図１７に示すように、ベース層７の上に図４で説明した場合と同様に不純物源膜４を成膜する。以下、図５～図９で説明した場合と同様に不純物導入方法を実行し、複数回の光パルスＬｎの多段照射及びエネルギー逓増照射を行って、不純物導入領域４ａをベースコンタクト領域として形成する。次に半導体基板１ａの裏面をなす下面に、第１の実施の形態に係る半導体装置の製造方法の場合と同様に、例えばＮｉ等の金属薄膜を、スパッタリング、真空蒸着又はＣＶＤ法等により、コンタクトシード層５として成膜する。次に対象物である複合構造物（１ａ，２，７）を１０００℃程度に加熱することにより、図１８に示すように、半導体基板１ａの裏面にＮｉシリサイド層をオーミックコンタクト層５ａとして形成する。
第２の実施の形態に係る半導体装置の製造方法によれば、ベース層７の内部で半導体基板１ａの上面側に形成した、ベース層７より高濃度のベースコンタクト領域を備える半導体装置を実現できる。第２の実施の形態に係る半導体装置の製造方法の他の効果については、第１の実施の形態の場合と同様である。
＜第３の実施の形態＞
－半導体装置の製造方法－
第３の実施の形態に係る半導体装置の製造方法は、図１９に示すように、ＳｉＣの半導体基板の上面上に選択導入マスク（３ａ～３ｄ）を設けて半導体装置を製造する点が第１及び第２の実施の形態と異なる。第３の実施の形態に係る半導体装置の製造方法では、選択導入マスク（３ａ～３ｄ）の上にＡｌの不純物源膜４を成膜して不純物導入方法を行う。第３の実施の形態に係る不純物導入方法及び不純物導入方法に用いる不純物導入装置のそれぞれについては、第１の実施の形態の場合と等価であるため、重複説明を省略する。
第３の実施の形態に係る半導体装置の製造方法ではまず、図３で示したようなｎ＋型のＳｉＣの半導体基板１ａ上にｎ－型のエピタキシャル成長層２が結晶成長された複合構造物（１ａ，２）を対象物として用意する。その後、エピタキシャル成長層２の上面に、例えばプラズマＣＶＤ（ＰＥＣＶＤ）等により、シリコン酸化膜（ＳｉＯ２）等の不純物元素の導入阻止能の高い材料からなる導入阻止膜を、例えば１μｍ程度の厚さで成膜する。
そして導入阻止膜の上にフォトレジスト膜を塗布し、塗布したフォトレジスト膜をフォトリソグラフィ技術でパターニングする。このパターニングされたフォトレジスト膜をエッチングマスクとして導入阻止膜をエッチングし、図１９に示した平面形状を有する選択導入マスク（３ａ～３ｄ）のパターンを形成する。尚、図１９中では、説明の便宜のため、選択導入マスク（３ａ～３ｄ）を、斜線を付した領域で示している。
導入阻止膜がＳｉＯ２膜の場合、例えばフッ化アンモニウム（ＮＨ４Ｆ）及びフッ化水素酸（ＨＦ）を含む水溶液である緩衝フッ酸（ＢＨＦ）を用いて、導入阻止膜を選択エッチングして不純物の選択的導入用の窓部（開口部）を形成することができる。この結果、選択導入マスク（３ａ～３ｄ）として、リング状の第１導入阻止パターン３ａ、リング状の第２導入阻止パターン３ｂ、リング状の第３導入阻止パターン３ｃ及び、第３導入阻止パターン３ｃを囲む第４導入阻止パターン３ｄが残存する。
第１導入阻止パターン３ａは主面の中央の円形の窓部を囲むように配置されている。第２導入阻止パターン３ｂは、第１導入阻止パターン３ａと窓部となる隙間を空けて第１導入阻止パターン３ａと同心で配置されている。第３導入阻止パターン３ｃは、第２導入阻止パターン３ｂと窓部となる隙間を空けて第１導入阻止パターン３ａ及び第２導入阻止パターン３ｂと同心で配置されている。第４導入阻止パターン３ｄの内縁側の側壁は、第１導入阻止パターン３ａ～第３導入阻止パターン３ｃと同心円状に表れる。
第１導入阻止パターン３ａ～第４導入阻止パターン３ｄは、不純物元素の導入を選択的に阻止する導入障壁層をなし、窓部を定義する。窓部では、図２０に示すように、エピタキシャル成長層２の上面の一部がそれぞれの隙間に露出している。窓部となる第１導入阻止パターン３ａと第２導入阻止パターン３ｂの隙間、第２導入阻止パターン３ｂと第３導入阻止パターン３ｃの隙間及び第３導入阻止パターン３ｃと第４導入阻止パターン３ｄの隙間はいずれも所定の幅を有する。
図１９及び図２０中に例示した窓部をなす隙間の幅は、第１導入阻止パターン３ａの内側を除き、略等幅である。これらの隙間の幅は、ｎ型のエピタキシャル成長層２とＡｌが導入されたｐ型の半導体領域のｐｎ接合から生じる空乏層の延伸状態を考慮して設定される。そのため隙間の幅は実際には例示したものに限定されず、適宜変更され得る。また選択導入マスクとしては、図１９に例示したトポロジーに限定されず、他のトポロジーが適宜採用され得る。
次に、図２１に示すように、エピタキシャル成長層２の上に、ｐ型を呈する不純物元素を含む不純物源膜４を、設定された膜厚で、選択導入マスク（３ａ～３ｄ）を介して成膜する。不純物元素がＡｌの場合、膜厚は例えば２４０ｎｍ程度である。尚、図２１中では説明の便宜のため、エピタキシャル成長層２の厚み及び不純物源膜４の厚みは実際とは異なる縮尺で描かれている。
次に大気雰囲気中で、不純物源膜４を介してＫｒＦエキシマレーザーの光パルスを、図４～図９で説明したように、複数回の多段照射及びエネルギー逓増照射で行う。図２２中には、第１の光パルスＬ１、第２の光パルスＬ２及び第３の光パルスＬ３による３段階の照射が１枚の図の中に重ね合わせて模式的に例示されている。
第１の光パルスＬ１～第３の光パルスＬ３の照射はいずれも、１回の照射範囲に、少なくとも第４導入阻止パターン３ｄの枠の内側で、Ａｌが導入される予定の領域が漏れなく含まれるようにビームを成形して行う。図２２中では、第１導入阻止パターン３ａ～第４導入阻止パターン３ｄのすべての表面に対して多段の光パルスＬ１～Ｌ３が照射されている。
第１の光パルスＬ１～第３の光パルスＬ３の照射により、第１導入阻止パターン３ａのリングの内側の隙間に露出したエピタキシャル成長層２の表面上に、反応生成層４ｘ１が形成される。この反応生成層４ｘ１を介して、エピタキシャル成長層２の上部の一部にＡｌが高濃度に選択的に導入されたｐ＋＋型の半導体領域４ａ１のパターンが形成される。
第１導入阻止パターン３ａと第２導入阻止パターン３ｂの隙間、第２導入阻止パターン３ｂと第３導入阻止パターン３ｃの隙間、及び第３導入阻止パターン３ｃと第４導入阻止パターン３ｄの隙間にも、同様に反応生成層４ｘ２～４ｘ４がそれぞれ形成される。またそれぞれの反応生成層４ｘ２～４ｘ４を介して、エピタキシャル成長層２の上部の一部にＡｌが高濃度に選択的に導入されたｐ＋＋型の半導体領域４ａ２～４ａ４のパターンがそれぞれ形成される。半導体基板１ａの表面に沿って測ったｐ＋＋型の半導体領域４ａ１～４ａ４の幅及びｐ＋＋型の半導体領域４ａ１～４ａ４間の隙間の幅は、適宜変更できる。
そのためエピタキシャル成長層２の上部には、Ａｌが導入された半導体領域４ａ１～４ａ４の上面と、Ａｌが導入されないエピタキシャル成長層２の上面とが、平面パターンで、等間隔で交互に同心円状のパターンをなして表れる。図２３に示すように、主面に平行な面内に、ｎ－型のエピタキシャル成長層２と、エピタキシャル成長層２中に局所的に繰り返し形成されたｐ＋＋型の半導体領域４ａ１～４ａ４との間で、複数のｐｎ接合が形成される。
次に図２４に示すように、選択導入マスク（３ａ～３ｄ）の表面上に残渣として残留した不純物源膜４の一部を所定のエッチング液で除去する。不純物源膜４がＡｌの場合、例えば８０℃程度に加熱したＨＣｌ等をエッチング液として使用可能である。またリン酸（Ｈ３ＰＯ４）／硝酸（ＨＮＯ３）／酢酸（ＣＨ３ＣＯＯＨ）混合液や王水等の種々の酸も使用可能である。
次に半導体基板１ａの裏面に、例えばＮｉ等の金属薄膜を、スパッタリング、真空蒸着又はＣＶＤ法等により、コンタクトシード層として成膜する。その後、図２５に示すように、半導体基板１ａを１０００℃程度にアニールしてコンタクトシード層からオーミックコンタクト層５ａをカソード電極膜として形成する。
次に図示を省略するが、フォトリソグラフィ技術で、選択導入マスク（３ａ～３ｄ）のうち第３導入阻止パターン３ｃ及び第４導入阻止パターン３ｄを被覆するフォトレジスト膜をパターニングして形成する。このフォトレジスト膜をエッチングマスクとし、エピタキシャル成長層２の上面の第１導入阻止パターン３ａ及び第２導入阻止パターン３ｂのみをＢＨＦ等で選択的にエッチングして除去する。
次にエピタキシャル成長層２の表面を、ＣＦ４等を用いたプラズマエッチングで２０分間程度処理することにより、図２６に示すように、半導体基板１ａの表面上に残留した不要な反応生成層４ｘ及びフォトレジスト膜を除去する。半導体基板１ａの表面上には、第３導入阻止パターン３ｃ及び第４導入阻止パターン３ｄのみが残留したパターンが形成され、中央には平面パターンで円形状の窓部が形成される。この窓部には、エピタキシャル成長層２の上部に形成されたｐ＋＋型の半導体領域４ａ１～４ａ３の上面が露出する。
次に半導体基板１ａの表面上の窓部を覆うように、Ｔｉ等の金属膜をスパッタリング、真空蒸着又はＣＶＤ法等で、例えば３００ｎｍ程度の厚さで成膜する。そしてフォトリソグラフィ技術によりエッチングマスクを形成し、金属膜を選択エッチングして、図２７に示すようにアノード電極膜８をパターニングする。選択エッチングは、Ｈ３ＰＯ４／ＨＮＯ３系等のＡｌエッチング液を用いたウェットエッチングでも、塩素系等のガスを用いたドライエッチングでも構わない。図２７中では、第３導入阻止パターン３ｃの上面上の内縁側の一部の領域にも、金属膜がアノード電極膜８の周縁部をなすように積層されている。
その後、対象物である複合構造物（１ａ，２）に所定の温度で所定時間アニールを施す。アニールにより、エピタキシャル成長層２とアノード電極膜８との界面がショットキー接合をなし、半導体基板１ａの上面上の所望の領域に接合障壁ショットキー（ＪＢＳ）構造が形成される。またアニールにより、ｐ＋＋型の半導体領域４ａ１～４ａ３とアノード電極膜８との界面がオーミック接合をなす。
次にアノード電極膜８を含む複合構造物（１ａ，２）の上面の全面にポリイミド膜等を堆積させてパッシベーション膜３ｅを形成する。第３導入阻止パターン３ｃ及び第４導入阻止パターン３ｄの上に、ＣＶＤ法等により別途ＳｉＯ２膜を追加して積層させることにより、層間絶縁膜として必要な厚みを適宜形成した後、パッシベーション膜３ｅを形成してもよい。
次に、電極パッド９上のパッシベーション膜３ｅの一部を、フォトリソグラフィ技術及びエッチング技術によりパターニングしてコンタクトホールを開口する。尚、感光性ポリイミド膜を用いれば、フォトレジスト膜の塗布の工程を省略してコンタクトホールを開口できる。次にパッシベーション膜３ｅの上面に、Ａｌ又はＡｌ合金等の金属膜をスパッタリング、真空蒸着又はＣＶＤ法等により、例えば１μｍ程度の厚さで成膜する。この金属膜の上にフォトレジスト膜を塗布して、フォトリソグラフィ技術及びエッチング技術によりフォトレジスト膜をパターニングする。
パターニングされたフォトレジスト膜をエッチングマスクとして選択エッチングすることにより、図２８に示すように、Ａｌの電極パッド９を形成すれば、縦型のＪＢＳ素子を得ることができる。その後、半導体基板１ａを複数のチップ状にダイシングして半導体チップを得る。そして半導体チップをパッケージに搭載（マウント）し、半導体チップ上の電極パッド９に配線ワイヤー等をワイヤーボンディング等の手法で接続すれば、第３の実施の形態に係る半導体装置の製造工程が終了する。尚、先にカソード電極膜を形成することなく、図２８に示したような電極パッド９を形成した後で、Ｎｉ等の金属膜を用いてカソード電極膜を形成してもよい。
第３の実施の形態に係る半導体装置の製造方法によれば、ショットキー接合とオーミック接合の両方を備える高品質のｐｎ接合半導体装置を実現できる。また第３の実施の形態に係る半導体装置の製造方法によれば、カソード電極膜、アノード電極膜８の順に形成することで、アノード電極膜８の堆積後のアニール温度をカソード電極膜より低くすることができる。例えばカソード電極膜のアニール温度を９００℃とし、アノード電極膜８のアニール温度を５００℃とする。アノード電極膜８の堆積後のアニール温度をカソード電極膜より低くすることにより、エピタキシャル成長層２とアノード電極膜８とのショットキー接合の特性及び半導体基板１ａとカソード電極膜とのオーミックコンタクト特性をそれぞれ改善できる。第３の実施の形態に係る半導体装置の製造方法の他の効果については、第１及び第２の実施の形態の場合と同様である。
（その他の実施の形態）
本発明は上記の開示した実施の形態によって説明したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになると考えられるべきである。
例えば、第１～第３の実施の形態では、不純物元素をｐ型とし、半導体基板をｎ型として説明したが、これに限定されず導電型を逆にしてもよい。すなわち任意の導電型の不純物導入領域を、任意の導電型の半導体基板に形成できる。また図１に示した不純物導入装置は成膜装置１０及び光照射装置２０を備えた形で説明したが、これに限定されず、本発明の不純物導入装置としては、一定の厚みを有する不純物源膜４を用意できる限り、成膜装置１０を必須としない。
また第１～第３の実施の形態に係る半導体装置の製造方法では、ｐｎ接合ダイオードを半導体装置の代表例として説明したが、半導体装置としてはｐｎ接合ダイオードに限定されるものではない。例えばｐｉｎ型ダイオード、ｐｎｐ型ダイオード、ｐｉｐ型ダイオード、ｎｐｎ型ダイオード、ｎｉｎ型ダイオード等でも構わない。また例えば、対象物１としてｎ－型の半導体基板を用意し、上面と下面に本発明の不純物導入方法でｐ型不純物を導入すれば、ｐｎ－ｐ型ダイオードやｐｎｐ型ダイオードが実現できる。
また本発明はＦＥＴ、ＢＪＴ，ＩＧＢＴ、ＳＩＴ、ＧＴＯ、ＳＩサイリスタ等のディスクリートデバイス（個別半導体装置）等でも構わない。例えば、上記したように対象物としてｎ－型の半導体基板を用意し、上面及び下面に本発明に係る不純物導入方法でｐ型の不純物元素を導入すれば、ｐｎ－ｐ型ダイオードの構造が実現できる。そして上面のｐ型半導体領域をｐベース領域として、この中にエミッタ領域を構成し、下面のｐ型半導体領域をコレクタ領域とすれば、ＢＪＴ，ＩＧＢＴ等の基本構造が完成する。
また本発明は、これらのディスクリートデバイスをモノリシックに集積化した半導体集積回路や光半導体装置等の各種の半導体装置に適用することができる。更に、パワー半導体ジュールやハイブリッド集積回路の要素となる半導体装置に適用することができる。以上のとおり本発明は、上記に記載していない様々な実施の形態等を含むとともに、本発明の技術的範囲は、上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１ 対象物
１ａ 半導体基板
２ エピタキシャル成長層
３ａ～３ｄ 第１導入阻止パターン～第４導入阻止パターン
３ｅ パッシベーション膜
４ 不純物源膜
４ａ 不純物導入領域
４ａ１～４ａ４ 半導体領域
４ｘ 反応生成層
４ｘ１～４ｘ４ 反応生成層
５ コンタクトシード層
５ａ オーミックコンタクト層
６ ステージ
７ ベース層
８ アノード電極膜
９ 電極パッド
１０ 成膜装置
１１ チャンバ
１２ 下部電極
１４ ターゲット
１５ 電源
１６ ガス導入バルブ
１７ 真空ポンプ
２０ 光照射装置
２１ チャンバ
２２ 光学窓
２３ Ｘ－Ｙ移動ステージ
２４ 支持台
２５ 加熱装置
３０ 演算制御装置
３１ 膜厚制御部
３２ 光源制御部
３３ ビーム調整系
３４ 光源
４１ 入力装置
４２ データ記憶装置
Ｌ，Ｌｎ 光パルス

Claims (9)

  1. 炭化ケイ素からなる対象物の表面上に、不純物元素を含む不純物源膜を堆積するステップと、
    前記不純物源膜に対して第１の光パルスを照射して、前記対象物の表面に前記不純物源膜と前記対象物との反応生成物からなる反応生成層を形成するステップと、
    前記反応生成層の上の前記不純物源膜に対して、前記第１の光パルスのエネルギー密度より大きなエネルギー密度の第２の光パルスを照射して、前記反応生成層を介して前記対象物の内部に前記不純物元素を導入するステップと、
    を含むことを特徴とする不純物導入方法。
  2. 前記不純物元素は、アルミニウムであることを特徴とする請求項１に記載の不純物導入方法。
  3. 前記第１の光パルスのエネルギー密度は、１．０Ｊ／ｃｍ２以上、３．０Ｊ／ｃｍ２以下であることを特徴とする請求項１又は２に記載の不純物導入方法。
  4. 前記第２の光パルスのエネルギー密度は、６．０Ｊ／ｃｍ２以下であることを特徴とする請求項１～３のいずれか一項に記載の不純物導入方法。
  5. 前記第１の光パルス及び前記第２の光パルスのそれぞれの波長は、１９０ｎｍより長波長であることを特徴とする請求項１～４のいずれか一項に記載の不純物導入方法。
  6. 前記第１の光パルス及び前記第２の光パルスを照射する処理は、前記対象物を室温以上、５００℃以下の状態として行われることを特徴とする請求項１～５のいずれか一項に記載の不純物導入方法。
  7. 第１導電型の炭化ケイ素の半導体領域の表面上に、第２導電型を呈する不純物元素を含む不純物源膜を堆積する工程と、
    前記不純物源膜に対して第１の光パルスを照射して、前記半導体領域の表面に前記不純物源膜と前記半導体領域との反応生成物からなる反応生成層を形成する工程と、
    前記反応生成層の上の前記不純物源膜に対して、前記第１の光パルスのエネルギー密度より大きなエネルギー密度の第２の光パルスを照射して、前記反応生成層を介して前記半導体領域の内部に前記不純物元素を導入することにより、第２導電型の不純物導入領域を設けてｐｎ接合を含む素子構造を形成する工程と、
    を含むことを特徴とする炭化ケイ素半導体装置の製造方法。
  8. 光パルスを出射する光源と、
    前記光源に接続され前記光パルスのエネルギー密度を制御する光源制御部と、
    不純物元素を含む不純物源膜を表面上に堆積した、炭化ケイ素からなる対象物に前記光パルスを照射するビーム調整系と、
    を備え、
    前記光源制御部は、前記対象物の表面に前記不純物源膜と前記対象物との反応生成物からなる反応生成層を形成するように前記不純物源膜に対して第１の光パルスを照射し、前記反応生成層の上の前記不純物源膜に対して前記第１の光パルスのエネルギー密度より大きなエネルギー密度の第２の光パルスを照射するように制御して、前記反応生成層を介して前記対象物の内部に前記不純物元素を導入することを特徴とする不純物導入装置。
  9. 前記対象物の表面上に、前記不純物源膜を堆積する成膜装置を更に備えることを特徴とする請求項８に記載の不純物導入装置。
JP2018007315A 2018-01-19 2018-01-19 不純物導入装置、不純物導入方法及び炭化ケイ素半導体装置の製造方法 Active JP7024433B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018007315A JP7024433B2 (ja) 2018-01-19 2018-01-19 不純物導入装置、不純物導入方法及び炭化ケイ素半導体装置の製造方法
US16/201,479 US10727060B2 (en) 2018-01-19 2018-11-27 Doping system, doping method and method for manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018007315A JP7024433B2 (ja) 2018-01-19 2018-01-19 不純物導入装置、不純物導入方法及び炭化ケイ素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019125761A JP2019125761A (ja) 2019-07-25
JP7024433B2 true JP7024433B2 (ja) 2022-02-24

Family

ID=67300170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018007315A Active JP7024433B2 (ja) 2018-01-19 2018-01-19 不純物導入装置、不純物導入方法及び炭化ケイ素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10727060B2 (ja)
JP (1) JP7024433B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7279587B2 (ja) * 2018-09-25 2023-05-23 豊田合成株式会社 半導体装置の製造方法
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
WO2021019888A1 (ja) * 2019-07-29 2021-02-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR102226206B1 (ko) * 2020-02-06 2021-03-11 포항공과대학교 산학협력단 이중 pn 접합을 포함하는 메모리 소자 및 그 구동방법
CN114866064B (zh) * 2022-07-06 2022-09-30 深圳新声半导体有限公司 一种多层级Sc浓度不同的薄膜滤波器及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256879A (ja) 2011-06-07 2012-12-27 Ultratech Inc 集積回路の製造における、パターン密度効果を低減させた超高速レーザーアニーリング
JP2013258288A (ja) 2012-06-13 2013-12-26 Sumitomo Heavy Ind Ltd 半導体装置の製造方法及びレーザアニール装置
WO2014136237A1 (ja) 2013-03-07 2014-09-12 三菱電機株式会社 レーザアニール装置、半導体装置の製造方法
JP2014192277A (ja) 2013-03-27 2014-10-06 Sumitomo Heavy Ind Ltd 半導体アニール装置及び温度測定方法
JP2016157911A (ja) 2015-02-25 2016-09-01 国立大学法人九州大学 不純物導入装置、不純物導入方法及び半導体素子の製造方法
JP2016184670A (ja) 2015-03-26 2016-10-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法、および熱処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264468A (ja) * 1994-09-12 1996-10-11 Ion Kogaku Kenkyusho:Kk 炭化ケイ素への不純物ドーピング方法および電極形成方法
US8669169B2 (en) * 2010-09-01 2014-03-11 Piquant Research Llc Diffusion sources from liquid precursors
JP2012146858A (ja) 2011-01-13 2012-08-02 Sharp Corp レーザドーピング方法および該方法に基づいて製造された半導体基板
JP5708550B2 (ja) 2012-04-03 2015-04-30 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US9658775B2 (en) 2014-10-06 2017-05-23 Vmware, Inc. Adjusting page sharing scan rates based on estimation of page sharing opportunities within large pages
US9659775B2 (en) * 2015-02-25 2017-05-23 Fuji Electric Co., Ltd. Method for doping impurities, method for manufacturing semiconductor device
JP6573163B2 (ja) 2015-08-28 2019-09-11 国立大学法人九州大学 不純物導入装置、不純物導入方法及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256879A (ja) 2011-06-07 2012-12-27 Ultratech Inc 集積回路の製造における、パターン密度効果を低減させた超高速レーザーアニーリング
JP2013258288A (ja) 2012-06-13 2013-12-26 Sumitomo Heavy Ind Ltd 半導体装置の製造方法及びレーザアニール装置
WO2014136237A1 (ja) 2013-03-07 2014-09-12 三菱電機株式会社 レーザアニール装置、半導体装置の製造方法
JP2014192277A (ja) 2013-03-27 2014-10-06 Sumitomo Heavy Ind Ltd 半導体アニール装置及び温度測定方法
JP2016157911A (ja) 2015-02-25 2016-09-01 国立大学法人九州大学 不純物導入装置、不純物導入方法及び半導体素子の製造方法
JP2016184670A (ja) 2015-03-26 2016-10-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法、および熱処理装置

Also Published As

Publication number Publication date
US20190228971A1 (en) 2019-07-25
JP2019125761A (ja) 2019-07-25
US10727060B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
JP7024433B2 (ja) 不純物導入装置、不純物導入方法及び炭化ケイ素半導体装置の製造方法
US9608166B2 (en) Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
TWI424588B (zh) Semiconductor light emitting device manufacturing method
JP5386177B2 (ja) 炭化珪素ディンプル基板
US8080836B2 (en) Embedded semiconductor component
JP6647621B2 (ja) 不純物導入装置、不純物導入方法及び半導体素子の製造方法
JP6566812B2 (ja) 炭化珪素半導体装置及びその製造方法
US9659775B2 (en) Method for doping impurities, method for manufacturing semiconductor device
JP6053968B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2010186991A (ja) 半導体素子の製造方法及び半導体素子、並びに半導体装置
JP2012146716A (ja) 半導体装置の製造方法
JP7163587B2 (ja) 炭化珪素エピタキシャル基板の製造方法及び半導体装置の製造方法
US6577386B2 (en) Method and apparatus for activating semiconductor impurities
US6939748B1 (en) Nano-size semiconductor component and method of making
JP2013105881A (ja) 半導体装置の製造方法
WO2019244665A1 (ja) 半導体装置のレーザーアニール方法、半導体装置、レーザーアニール方法、レーザーアニール装置の制御装置およびレーザーアニール装置
CN107579115A (zh) 一种具有双层薄n基区的碳化硅光触发晶闸管及制作方法
JP6988216B2 (ja) 半導体装置の製造方法
JP2003218052A5 (ja)
JP5201305B2 (ja) 半導体装置の製造方法
JP2019125762A (ja) 不純物導入方法及び半導体装置の製造方法
JP2001044132A (ja) 半導体装置の作製方法
JP6573163B2 (ja) 不純物導入装置、不純物導入方法及び半導体装置の製造方法
JP2021027114A (ja) 半導体素子およびその製造方法
US20230116302A1 (en) Semiconductor chip and method for manufacturing the same

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190401

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190726

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220124

R150 Certificate of patent or registration of utility model

Ref document number: 7024433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150