JP5386177B2 - 炭化珪素ディンプル基板 - Google Patents

炭化珪素ディンプル基板 Download PDF

Info

Publication number
JP5386177B2
JP5386177B2 JP2008550366A JP2008550366A JP5386177B2 JP 5386177 B2 JP5386177 B2 JP 5386177B2 JP 2008550366 A JP2008550366 A JP 2008550366A JP 2008550366 A JP2008550366 A JP 2008550366A JP 5386177 B2 JP5386177 B2 JP 5386177B2
Authority
JP
Japan
Prior art keywords
layer
substrate
silicon carbide
main surface
dimples
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008550366A
Other languages
English (en)
Other versions
JP2009523324A (ja
Inventor
クリストファー・ハリス
ジェム・バスジェリ
トーマス・ゲールケ
センギス・バルカス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2009523324A publication Critical patent/JP2009523324A/ja
Application granted granted Critical
Publication of JP5386177B2 publication Critical patent/JP5386177B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Led Devices (AREA)
  • Laminated Bodies (AREA)

Description

関連出願の相互参照
本出願は、２００６年１月１０日出願の米国仮特許出願６０／７５７，４８１、「ＳｉＣディンプル基板」に対して、合衆国法典３５の１１９（ｅ）（１）による優先権の利益を主張するものであり、全体として参照することにより、ここに組み込まれる。
発明の背景
１．発明の分野
本発明は、一般にマイクロエレクトロニクスデバイスに関し、特に、炭化珪素パワーデバイスおよびＬＥＤに関する。
２．背景技術の説明
炭化珪素は比較的高い熱伝導性を有し、このためハイパワーデバイスやＬＥＤの基板として使用される。しかしながら炭化珪素の低い移動度と、炭化珪素中での不純物の不完全なイオン化により、縦型デバイスでバックコンタクトとして使用された炭化珪素基板は、高い抵抗を有する。例えば、炭化珪素の３００Ｖショットキダイオードの基板は、デバイスの全オン抵抗の約３分の２となる。基板抵抗に起因する寄生損失を低減する従来のアプローチは、基板材料の除去または薄膜化を含む。しかしながら、炭化珪素基板の場合、このアプローチは不利であると考えられる。なぜならば、効果的なヒートシンクである炭化珪素の除去を必要とするためである。このように、効果的なヒートシンクであって、デバイスの操作中に十分な損失を与えない低抵抗のバックコンタクトを有する基板を提供する技術が求められる。
本発明は、それゆえに、関連技術の限界や欠点による１またはそれ以上の問題を本質的に克服するデバイスおよび方法に関する。
本発明の目的は、このように、第１主表面と、第１主表面に対向する第２主表面とを有する炭化珪素基板と、炭化珪素基板の第１主表面の上の活性エピタキシャルデバイス層と、第２主表面から炭化珪素基板中に第１主表面に向かって延びたディンプル（くぼみ）と、活性エピタキシャルデバイス層の上の第１電気コンタクトと、第２主表面とディンプルの中を覆う第２電気コンタクトとを含む半導体デバイスを提供することである。
本発明の更なる目的は、第１主表面と対向する第２主表面を有する炭化珪素基板の第１主表面の上に活性デバイス層をエピタキシャル成長する工程と、第２主表面から炭化珪素基板中を第１主表面に向かって延びる少なくとも１つのディンプルを形成する工程と、活性デバイス層の上に第１電気コンタクトを形成する工程と、第２主表面の上と少なくとも１つのディンプルの中を覆う第２電気コンタクトを形成する工程とを含む半導体デバイスの製造方法を提供することである。
本発明の更なる目的は、第１主表面と、第１主表面に対向する第２主表面とを有する炭化珪素層と、炭化珪素層の第１主表面の上のＡｌｘＧａ１−ｘＮ層と、第２主表面から炭化珪素基板中に第１主表面に向かって延びるアレイ状のディンプルと、炭化珪素層の第２主表面とディンプルの中を覆うメタライゼーション層とを含む基板を提供することである。
本発明は、本発明の好ましい具体例が示された添付の図面を参照しながら、ここでより完全に説明する。しかしながら、この発明は、ここに記載する具体例に限定されると解釈すべきではない。むしろ、それらの具体例は、この説明が詳細で完全であり、当業者に対して、本発明の範囲を全て伝えるように提供される。図面において、層や領域の厚みは明確化のために誇張されている。同様の数字は、全体を通して同一要素を示す。
図１に示すように、基板１０は第１主表面１２と、第１主表面１２と対向する第２主表面を含む。第１主表面１２および第２主表面１４は、それぞれ基板１０の表面と裏面としてそれぞれ特徴づけられる。これにより、デバイスは、基板１０の第１主表面１２または表面の上に形成される。基板１０は炭化珪素であり、ｎ型導電性を有し、３００μｍと５００μｍの間、または約４００μｍの厚みを有しても良い。基板１０は、しかしながら、炭化珪素やｎ型導電性に限定する必要性は無く、シリコンやサファイアのような他の材料であっても良い。
更に、図１に示すように、全体の厚みが約１μｍの活性エピタキシャル層１６が、基板１０の第１主表面１２の上に形成される。活性デバイス層１６は、第１主表面１２の上に設けられ第１導電型を有するようにドープされた第１のアルミニウムガリウムナイトライド（ＡｌｘＧａ１−ｘＮ、以下ＡｌＧａＮという）層１８と、ＡｌＧａＮ層１８の上または中に設けられ、第１導電型と反対の第２導電型を有するようにドープされた第２ＡｌＧａＮ層２０とを含む。ＡｌＧａＮ層１８とＡｌＧａＮ層２０は、それぞれｐｎ接合を形成する。ＡｌＧａＮ層１８は例えばシリコンによりｎ型ドープされ、ＡｌＧａＮ層２０は例えばマグネシウムによりｐ型ドープされる。活性エピタキシャル層１６は、しかしながら、ＡｌＧａＮ層に加えて、炭化珪素または窒化ガリウム（以下ＧａＮとよぶ）の層や、それらの層の組み合わせを含んでも良い。
図１に示すように、基板１０はその中に形成された複数のディンプル２２を含む、それらのそれぞれは第２主表面１４から基板１０を通って活性エピタキシャル層１６に届く。これにより、ディンプル２２は、ＡｌＧａＮ層１８、２０により形成されたｐｎ接合のそれぞれに配置される。それぞれのディンプル２２は、基板１０を貫通して、エピタキシャル層１６まで延びる。続いて述べるように、ディンプル２２は、基板１０を貫通するように延びなくても良い。注目すべきは、ディンプルのある基板１０は、ＡｌＧａＮ層１８と直接接触するため、炭化珪素とＡｌＧａＮ層１８との間に形成されるヘテロ接合なしに、直接接触が実現する。結果として、ＡｌＧａＮ層１８、２０は、代わりに、それぞれｐ型導電性およびｎ型導電性を有しても良い。
電気コンタクト２４は、基板１０の第２主表面１４の上で、ディンプル２２内に配置され、このコンタクトにより、活性エピタキシャル層１６はディンプル２２中に露出する。電気コンタクト２４は、完全に充填されたディンプル２２として示されている。しかしながら、電気コンタクト２４は、代わりに、基板１０の第２主表面の上と、ディンプル２２中の基板上に、共形の層として配置されても良く、上述のように例えば１μｍの膜厚でも良い。電気コンタクト２４は、基板１０に比較して低電気抵抗の材料である。電気コンタクト２４は、チタン、アルミニウム、銅、またはタングステンのような金属、ＴｉＳｉｘ、またはＮｉＳｉｘのようなシリサイド、ＴｉＮやＷＮｘのようなナイトライド、それらの組み合わせ、または多結晶シリコン、アモルファスシリコン、または他の適当な低抵抗のコンタクト金属でも良い。それぞれの電気コンタクト２６は、ＡｌＧａＮ層２０の上または上方に形成され、電気コンタクト２４と同様の金属や、他の適当なコンタクト金属で良い。
図１から理解できるように、第１主表面１２の表面上の活性デバイスへのアクセスは、基板１０の裏面または第２主表面から、ディンプル２２を通って提供される。このように、活性エピタキシャル層１６で形成されるデバイスへの直接電気コンタクトが形成され、一方、基本的に除去される直列抵抗は基板１０により与えられ、基板材料として炭化珪素を使用することにより良好な全体の熱伝導性を維持することができる。これは、従来行っていたような基板１０の薄層化なしに行え、これにより製造費用や複雑さを低減し、性能を改良することができる。上述のように、炭化珪素基板が電気キャリアとして使用された場合、デバイスの全体のオン抵抗に十分に貢献することができる。この具体例のようなディンプルを有する基板が用いられた場合、基板の抵抗の寄与をカットする。例えば、縦型３００Ｖショットキダイオードに対して、基板は、デバイスのオン抵抗全体の約６０％の寄与であるが、一方、３００Ｖショットキダイオードのディンプルの基板は、デバイスのオン抵抗全体の約３０％の寄与である。同様に、縦型６００Ｖショットキダイオードでは、デバイスのオン抵抗全体に対する基板の寄与は、ディンプル基板コンタクトを用いることにより約３０％から約１５％に低減できる。縦型１２００Ｖショットキダイオードでは、デバイスのオン抵抗全体に対する基板の寄与は、ディンプル基板コンタクトを用いることにより約１５％から約７．５％に低減できる。
図１では、活性エピタキシャル層１６は、それぞれが異なった導電型を有するようにドープされた第１ＡｌＧａＮ層１８と第２ＡｌＧａＮ層２０とからなるｐｎ接合を含むように記載されている。このように、活性領域のそれぞれは、ダイオードのようなパワーデバイス、ショットキダイオード、または発光ダイオード（ＬＥＤ）でも良い。しかしながら、図１の活性エピタキシャル層１６からなるデバイスは、単にＡｌＧａＮ層のｐｎ接合デバイスに限定すべきではない。例えば、活性エピタキシャル層１６は、それぞれが異なった導電型の、エピタキシャル成長させた炭化珪素層でも良い。更に、活性エピタキシャル層１６から形成されたデバイスは、また、ＭＯＳＦＥＴ、ＢＪＴ、ｎチャネルＩＧＢＴ、サイリスタ、および／または縦型ＪＦＥＴ、または他の縦型デバイスを含んでも良い。電気コンタクトは、炭化珪素のような基板の裏面または第２主表面からデバイスに対して、ディンプルを介する方法で提供され、優れた熱伝導性と低い抵抗コンタクトを有するデバイスが実現できる。
更に、図１は、活性エピタキシャル層１６中に、３つの分離されたｐｎ接合と、３つの対応するディンプル２２が示されているが、基板１０中のディンプル２２の数や位置は、図に限定されるものではない。１つのディンプル、または他の数のディンプルが、基板１０に形成されても良い。例えば、図２は、部分的に点線で描かれた２次元の規則的配置構造のアレイ状のディンプル２２を含む、基板１０の裏面の部分的な斜視図を示す。ディンプル２２は、第２主表面１４から基板１０を通って、第１主表面１２まで延びるように示され、図１と同様に、第１ＡｌＧａＮ層１８と第２ＡｌＧａＮ層２０を含む活性エピタキシャル層１６と接触する。点線で示されるように、ディンプル２２は長円形であり、約１０μｍと１ｍｍの間の直径を有しても良い。代わりに、ディンプル２２は円形でも良い。更に、規則的配置構造のディンプル２２は、基板１０の特定の結晶学方向（例えば１１−２０または１−１００方向）に平行な方向に沿って配置され、ストレスの緩和に寄与し、基板１０の破損の防止を助ける。代わりに、ディンプル２２は、アレイ中にランダムに配置されても良い。
ディンプル形成および異なったそれぞれのディンプル形状は、次に、図３〜６を参照しながら説明する。図３では、ディンプル３０は、第２主表面１４から基板１０を通って第１主表面１２に向かって延びるように描かれている。活性エピタキシャル層１６は、単層として示されているが、図１に示されたように、多くの異なったデバイスを形成する多くの異なったエピタキシャル層からなる多層も含むものと理解される。図３（および図４〜６）では、単純化のために省略されている。コンタクト層２８は、活性エピタキシャル層１６の上または上方に示され、続く工程で、必要であれば、図１に示すコンタクト２６のような、それぞれの電気コンタクトを形成するようにパターニングされても良い。また、示されるように、二酸化珪素マスク４０が、基板１０の第２主表面１４の上に配置される。
図３では、二酸化珪素マスク４０を用いて化学エッチングが行われ、ディンプル３０が形成される。述べたように、基板１０は炭化珪素である。高温のＣｌ２／Ｏ２混合ガス、以下の条件で、ディンプル３０を形成するエッチングに使用される。例えば、８００℃、酸素中のＣｌ２が１０％の条件である。基板１０はこのように実質的に等方的にエッチングされ、これにより、漸次傾斜した側壁を有していくらか拡がった形状を有するように、ディンプル３０が形成される。図３に関連して述べられたように、化学エッチングの長所は、漸次傾斜した側壁を有していくらか拡がった形状のディンプル３０は容易にメタライズできることである。
純粋の化学的手段を用いた炭化珪素のエッチングは困難であるが、図３に関連して述べた具体例と関連して、それぞれの炭化珪素基板１０をエッチングするのに用いられたエッチャントの化学組成は、様々であることを理解すべきである。例えば、ＡｒまたはＨｅまたは、ＶＩＩ族元素ＦやＢｒのような他の反応性ガスが、エッチャントガスに追加されても構わない。また、基板１０は炭化珪素に限定する必要はなく、多くの他の基板材料が使用可能であり、同様に、特定の多くの材料に適した多くの化学エッチャントを使用できることを理解すべきである。また、マスク４０は二酸化珪素として記載したが、他の酸化物や窒化誘電体（Ａｌ２Ｏ３、ＳｉＮｘ）のような他のマスク材料を用いても構わない。
図４では、ディンプル３２は、第２主表面１４から基板１０を通って第１主表面１２に向かって延びるように記載されている。活性エピタキシャル層１６は、単層として示されているが、図１に示されたように、多くの異なったデバイスを形成する多くの異なったエピタキシャル層からなる多層も含むものと理解される。コンタクト層２８は、活性エピタキシャル層１６の上または上方に示され、続く工程で、必要であれば、図１に示すコンタクト２６のような、それぞれの電気コンタクトを形成するようにパターニングされても良い。また、示されるように、金属マスク４２が、基板１０の第２主表面１４の上に配置される。
図４において、例えば高密度プラズマ（例えばＩＣＰ）を用いたプラズマエッチングが、金属マスク４２を用いて行われ、ディンプル３２が形成される。基板１０は炭化珪素であり、プラズマエッチングは、例えばＳＦ６、ＣＨＦ３、またはＣＦ４等のＦＩベースのガスを用いて行われる。基板１０は、このように、優れた異方性でエッチングされ、図３より幾分狭く、急な側壁を有する形状として示されたようになる。
多くの他の適当なプラズマエッチング条件が、図４の炭化珪素基板１０のエッチングに使用することができる。基板１０は炭化珪素に限定されるものではなく、他の多くの基板材料を用いることができるため、特定の多くの材料に対して適した、多くのプラズマエッチングシステムは使用できることを理解すべきである。
図５において、マスクを用いずに、レーザー溶融がディンプル３４の形成に使用される。識別番号を焼くのに一般に使用される例えばＹＡＧレーザーが、基板１０を溶融してディンプル３４を形成するのに転用される。溶融される材料の、レーザー光の吸収や熱伝導性のような多くの溶融パラメータを考慮しなければならない。詳細には、炭化珪素は、熱を非常によく伝える極めて不活性な材料である。例えば、最小吸収深さを有する波長の選択は、小さな体積中で、急速で完全な溶融のための、高エネルギー堆積を確実にする。短いパルス持続期間の選択は、ピークパワーを最大にし、基板またはターゲットとする溶融領域を囲むワーク材料への熱伝導を最小にするのを助ける。パルス反復速度の選択も重要である。より速いパルスの繰り返し速度は、溶融領域の残留熱を保持し、伝導時間を制限し、これによりレーザー溶融の効果を増加させるのを助ける。換言すれば、より多くの入射エネルギーが溶融に貢献し、より少ない入射エネルギーが基板、ワーク材料、または雰囲気で失われる。ビーム品質もまた重要な要因であり、明るさ（エネルギー）、焦点制御性（focusability）、均質性の点から制御することができる。ビームは制御された大きさで、溶融領域は所望より大きくならないことが必要であり、これにより過度に傾斜した側壁を有するディンプルの形成を防止する。
図５において、基板は炭化珪素である。この場合、例えばＫｒＦエキシマレーザー（波長２４８ｎｍ）が、以下の条件下でレーザー溶融に用いられる。条件は１０ｎｓ〜１００ｎｓの範囲のパルス幅で、繰り返し速度は１Ｈｚ〜５０Ｈｚであり、これにより、レーザービームは、５ｃｍ−２〜５０ｃｍ−２の所定のエネルギー密度に絞られる。しかしながら、多くの他のレーザー、および／または適用されるパラメータが使用できることを理解すべきである。図５に示すように、ディンプル３４は、高く制御された形状と側壁の傾斜を有するように提供される。更に、処理は単純、より速く、より効果的であり、これによりマスク形成工程、マスクパターニング工程、およびマスク除去工程が省略できる。
上述のように、ディンプルは一般に円形または長円形の形状である。しかしながら、ディンプルの形状は制限されない。例えば、図５と関連するレーザー溶融で形成されたディンプルは、ビーム形状により決められるように、円形または長円形の形状である。しかしながら、ディンプルは、図３や図４と関連してそれぞれ用いられたマスク４０、４２で規定されるように、正方形、矩形、または三角形の形状や、他の所望の形状でも良い。ディンプルは、また、多様な長さおよび／または深さのような不規則な形状であっても良い。上述のように、ディンプルの直径は、約１０μｍと１ｍｍの範囲でも良い。一般には、ディンプルは、図１に示すように、第１主表面からの深さを有し、これは、例えば基板１０の膜厚の少なくとも約半分である。しかしながら、ディンプル深さは所望のように選択でき、所望であれば周囲の膜厚の約半分より少なくても良い。
図４と関連して示された多くのプロセスでは、プラズマベースの化学エッチングが、図６のように、マスク４２とエッチングストップ層３８を用いて行われる。炭化珪素から形成される基板１０に対して、基板１０の第１主表面上に形成されたエッチングストップ層３８は、窒化ガリウムからなる。図６では、ディンプル３６は、第２主表面１４から基板１０を通って第１主表面１２に向かって延びるように示されている。活性エピタキシャル層１６は、エッチングストップ層３８の上に形成された単層として示されているが、図１と関係して示されたように、様々な異なったデバイスを形成する様々な異なった材料からなる多層を含むことを理解すべきである。コンタクト層２８は、活性エピタキシャル層１６の上または上方に記載され、図１に示すコンタクト２６のようなそれぞれの電気コンタクトを形成する必要がある場合、パターニングが行われる。また、金属マスク４２が、基板１０の第２主表面１４の上に形成されても良い。
図６に示すように、プラズマベースの化学エッチングは、マスク４２とエッチングストップ層３８を用いて行われ、ディンプル３６はすべてエッチングストップ層３８まで延びる。上述のように、基板１０およびエッチングストップ層３８は、それぞれ炭化珪素と窒化ガリウムからなる。炭化珪素と窒化ガリウムに対して高いエッチング選択性を有するＳＦ６、ＣＦ４またはＣＨＦ３のような弗化物ベースのエッチング化学が用いられ、炭化珪素基板１０が、エッチングストップ層３８より十分に高速でエッチングされる。上述のようなエッチングストップ層３８の使用は、ディンプル形成を簡単にし、正確性や効率を改良する。炭化珪素、窒化ガリウムおよび上述のエッチャントの使用は、制限的と考えるべきではないことを理解すべきである。様々な基板材料、エッチャント、および対応する適当ｎエッチングストップ層が、それぞれ使用される。
図７は、図１に関連して記載された構造の変形例を示す。図７は、追加の炭化珪素エピタキシにより成長したディンプル４２を含む。図７において、活性エピタキシャル層６０は、基板７０の第１主表面１２の上に成長したように示され、ここで、基板７０はｎ型炭化珪素であり、約３００〜５００μｍ、または約４００μｍの膜厚を有する。活性エピタキシャル層６０は、全体の膜厚は少なくとも約５０μｍ、または約１００μｍである。活性エピタキシャル層６０は、ｎ型導電性を有するようにドープされ、ＳｉＣ基板７０の第１主表面１２の上に成長した第１ＳｉＣ層６２と、ｐ型導電性を有するようにドープされ、ＳｉＣ層６２の上または中に成長した第２ＳｉＣ層６４とを含む。最初に、ディンプル４２が、上述のような化学エッチング、ドレイエッチング、またはレーザー溶融により、基板７０を貫通して延びるように形成される。それぞれの電気コンタクト２６は、活性エピタキシャル層６０の上または上方に形成され、例えばニッケル、チタン、またはタングステンのような金属からなる。
図７に示すような電気コンタクト２４の形成に先立って、ディンプル４２と、炭化珪素基板７０の第２主表面１４が、追加の炭化珪素エピタキシャル層４４の成長により覆われる。炭化珪素エピタキシャル層４４は、標準プロセス条件を用いた有機金属化学気相成長（ＭＯＣＶＤ）により形成される。炭化珪素エピタキシャル層４４は約１μｍの膜厚を有する。この構造では、追加のｐ型炭化珪素エピタキシャル層４４は加えられ、基板１０は、事実上、ｐ型基板の機能を有する。
ディンプル形成のための２段階プロセスは、図８Ａ〜図８Ｃを参照して次に説明する。図８Ａに示すように、基板１０はエッチングストップ層３８をその上に有する第１主表面１２を含む。活性エピタキシャル層および電気コンタクト（単純化のため図示せず）が、エッチングストップ層３８の上に形成される。上述のように、基板１０は炭化珪素であり、エッチングストップ層３８は窒化ガリウムであるが、他の適当な基板やエッチングストップ材料を使用しても良い。ディンプル４６は、第２主表面１４から基板１０を通って第１主表面１２に向かって延び、上述の化学エッチングまたはレーザー溶融により第１段階で形成される。しかしながら、図８Ａ〜図８Ｃのディンプル４６の形状は、通常と考えられ、この形状は、ディンプルが特に化学エッチングまたはレーザー溶融で形成されたことを意味するものではない。ディンプル形成が化学エッチングで行われた場合、図８Ａはマスク除去後を示す。図８Ａのディンプル形成は、ディンプル４６が基板１０を貫通して延びないように制御され、このような制御は当業者の水準の範囲内である。例えば、約３５０μｍの膜厚を有する基板１０に対して、ディンプル４６は約３００μｍの深さを有しても良い。
図８Ｂに示すように、連続して、エッチングストップ層３８を用いた選択ドライエッチングが行われ、これにより、ディンプル４６と第１主表面１２との間の、基板１０の残った領域にビア４８が形成される。この連続したドライエッチングは、ディンプルの形成のために先に述べた条件と、同様の条件を用いて行うことができる。この場合、マスクは不要である。なぜならば、周囲のディンプルでない基板のエッチングは、基板の性能に不利に影響しないためである。この後、図８Ｃに示すように、電気コンタクト２４が第２主表面１４の上と、ビア４８およびディンプル４６の中に形成される。この２段階プロセスのディンプル形成の結果、第２工程で更に制御されたエッチング速度が用いると、エッチングプロセスの制御性が向上する。また、側壁の斜面は、この２段階プロセスにより制御可能であり、ディンプルのメタライゼーションを助ける。
図９は、ディンプル基板を含むように形成されたＬＥＤチップを示す。図９に示すように、ＬＥＤチップは、第１主表面５６と、第１主表面５６に対向する第２主表面５８とを有する基板５０を含む。第１主表面５６と第２主表面５８は、それぞれ、基板５０の表面および裏面として特徴づけられる。この場合、基板５０は透明の炭化珪素であり、膜厚は約３００〜５００μｍ、または約４００μｍであるが、他の膜厚であっても良い。
更に図９に示すように、活性エピタキシャル層８０が、透明基板５０の第１主表面５６の上に形成される。活性エピタキシャル層８０は、第１導電型を有するようにドープされ、第１主表面５６の上に形成されたＧａＮ層８２と、第１導電型と反対の第２導電型を有するようにドープされ、ＧａＮ層８２の上に形成されたＡｌＧａＮ層８４とを含む。ＧａＮ層８２はｎ型導電性を有し、ＡｌＧａＮ層８４はｐ型導電性を有し、または層８２および層８４は逆にドープされて、それぞれｐ型導電性およびｎ型導電性でも良い。
図９に示すように、ディンプル４８は透明基板５０の中に形成され、第２主表面５８から第１主表面５６まで貫通して延びる。ディンプル４８は、上述のように、化学エッチング、ドレイエッチング、レーザー溶融、またはそれらの組み合わせで形成される。ディンプル４８は、透明基板５０を部分的に貫通して延びるが、代わりに、部分的に基板を通って、ディンプル４８と活性エピタキシャル層８０との間に、透明基板５０の一部を残しても良い。電気コンタクト２４は第２主表面５８の上とディンプル４８中に形成される。代わりに、電気コンタクト２４は第２主表面５８およびディンプル４８の中に完全な層として形成され、完全にディンプル４８を埋め込みまたは充填しなくても良い。電気コンタクト２４は上述のような材料である。図９に示すようなＬＥＤチップは、複数の同様に形成されたＬＥＤを含む基板の上に、最初に形成され、これにより、ウエハは続いて図９のような単体ＬＥＤチップを形成するように切断される。透明基板５０の側壁５２は、漸次傾斜するように切断されて示され、発生した光の内部反射が、ＬＥＤの効率増加を助ける。側壁５２は、実質的に垂直に切断されても良いことを理解すべきである。
本発明は以上のように記載されたが、多くの方法で本発明を変形することができる。そのような変形は、本発明の精神や範囲から離れないと考えられ、全てのそのような、当業者がなしうる変形は、以下の請求項の範囲内に含まれることを意図する。
本発明は、以下の詳細な説明、および記載目的で与えられ、本発明を限定するものではない添付図面から、より完全に理解できるようになるであろう。
ディンプル基板を有するマルチコンタクトデバイスを示す。 アレイ状のディンプルを有する、図１のデバイスの裏面の部分斜視図を示す。 化学エッチングで形成されたディンプル基板を示す。 プラズマエッチングで形成されたディンプル基板を示す。 レーザー溶融で形成されたディンプル基板を示す。 化学エッチングとエッチングストッパを用いて形成されたディンプル基板を示す。 ディンプル中に追加のエピタキシャルオーバーグロースを行ったマルチプルコンタクトデバイスを示す。 ディンプル形成の２段階プロセスを示す。 ディンプル形成の２段階プロセスを示す。 ディンプル形成の２段階プロセスを示す。 透明基板を有するＬＥＤチップ構造を示す。

Claims (35)

  1. 第１主表面と、第１主表面に対向する第２主表面を有する炭化珪素基板と、
    炭化珪素基板の第１主表面の上の活性エピタキシャルデバイス層と、
    第２主表面から炭化珪素基板中を第１主表面に向かって延びるディンプルと、
    炭化珪素基板の第２主表面の上とディンプルの中のドープされたエピタキシャル炭化珪素層であって、炭化珪素基板の導電型とは反対の導電型を有するドープされたエピタキシャル炭化珪素層と、
    活性エピタキシャルデバイス層の上の第１電気コンタクトと、
    第２主表面とディンプルの中を覆う第２電気コンタクトとを含む半導体デバイス。
  2. 活性エピタキシャルデバイス層が、炭化珪素である請求項１に記載の半導体デバイス。
  3. 活性エピタキシャルデバイス層が、窒化ガリウム層と窒化アルミニウムガリウム層とを含む請求項１に記載の半導体デバイス。
  4. ディンプルが、炭化珪素基板を貫通して延びない請求項１に記載の半導体デバイス。
  5. 第２電気コンタクトが、ドープされたエピタキシャル炭化珪素層の上に設けられた請求項１に記載の半導体デバイス。
  6. 第２主表面から炭化珪素基板中に延び、アレイ状に配置された複数のディンプルを含み、ドープされたエピタキシャル炭化珪素と第２の電気コンタクトがディンプルの中にある請求項１に記載の半導体デバイス。
  7. ディンプルが、アレイ状にランダムに配置された請求項６に記載の半導体デバイス。
  8. ディンプルが、炭化珪素基板の結晶学方向に平行な方向に沿って、アレイ状に均一に配置された請求項６に記載の半導体デバイス。
  9. 活性エピタキシャルデバイス層が、
    炭化珪素基板の第１主表面の上の第１ＡｌｘＧａ１−ｘＮ層と、
    第１ＡｌｘＧａ１−ｘＮ層の上の第２ＡｌｘＧａ１−ｘＮ層とを含み、
    第１ＡｌｘＧａ１−ｘＮ層と第２ＡｌｘＧａ１−ｘＮ層とが、互いに異なった導電型を有し、発光ダイオードを構成する請求項１に記載の半導体デバイス。
  10. 第１ＡｌｘＧａ１−ｘＮ層が、ｎ型導電性を有する請求項９に記載の半導体デバイス。
  11. 第２電気コンタクトが、金属である請求項１に記載の半導体デバイス。
  12. 第２電気コンタクトが、金属シリサイドである請求項１に記載の半導体デバイス。
  13. 第２電気コンタクトが、金属ナイトライドである請求項１に記載の半導体デバイス。
  14. ディンプルの直径が、約１００μｍと約１ｍｍとの間である請求項１に記載の半導体デバイス。
  15. 炭化珪素基板が、透明である請求項１に記載の半導体デバイス。
  16. 第１主表面と、第１主表面に対向する第２主表面とを有する炭化珪素層と、
    炭化珪素層の第１主表面の上のＡｌｘＧａ１−ｘＮ層と、
    第２主表面から炭化珪素基板中に第１主表面に向かって延びるアレイ状のディンプルと、
    炭化珪素基板の第２主表面の上とアレイ状のディンプルの中のドープされたエピタキシャル炭化珪素層であって、炭化珪素基板の導電型とは反対の導電型を有するドープされたエピタキシャル炭化珪素層と、
    炭化珪素層の第２主表面とディンプルの中を覆うメタライゼーション層とを含む基板。
  17. ディンプルが、炭化珪素基板を貫通してＡｌｘＧａ１−ｘＮ層まで延びる請求項１６に記載の基板。
  18. ディンプルが、炭化珪素基板を貫通しない請求項１６に記載の基板。
  19. 更に、ＡｌｘＧａ１−ｘＮ層の上に第２メタライゼーション層を含む請求項１６に記載の基板。
  20. ＡｌｘＧａ１−ｘＮ層が、
    炭化珪素層の上の第１ＡｌｘＧａ１−ｘＮサブ層と、
    第１ＡｌｘＧａ１−ｘＮサブ層の上の第２ＡｌｘＧａ１−ｘＮサブ層とを含み、
    第１ＡｌｘＧａ１−ｘＮサブ層と第２ＡｌｘＧａ１−ｘＮサブ層とが、それぞれ異なった導電型である請求項１６に記載の基板。
  21. 第１ＡｌｘＧａ１−ｘＮサブ層が、ｎ型導電性を有する請求項２０に記載の基板。
  22. メタライゼーション層は、ドープされたエピタキシャル炭化珪素層の上に配置される請求項１６に記載の基板。
  23. 第１主表面と、第１主表面に対向する第２主表面を有する第１層と、
    第１層の第１主表面上の活性層と、
    第２主表面から第１層中に第１主表面に向かって延びるアレイ状のディンプルと、
    アレイ状のディンプルの中のエピタキシャル層と、
    第１層の第２主表面の上とディンプルの中に配置されるメタライゼーション層とを含む基板。
  24. 更に、活性層の上に第２メタライゼーション層を含む請求項２３に記載の基板。
  25. 活性層は、
    第１層の上の第１ＡｌｘＧａ１−ｘＮサブレイヤと、
    第１ＡｌｘＧａ１−ｘＮサブレイヤの上の第２ＡｌｘＧａ１−ｘＮサブレイヤとを含み、
    第１および第２のＡｌｘＧａ１−ｘＮサブレイヤは、互いに異なる導電性タイプを有する請求項２３に記載の基板。
  26. 第１ＡｌｘＧａ１−ｘＮサブレイヤは、ｎ型の導電性を有する請求項２５に記載の基板。
  27. 第１層は、炭化珪素である請求項２３に記載の基板。
  28. ディンプルは、炭化珪素基板の膜厚の、少なくとも約半分の深さを有する請求項１に記載の半導体デバイス。
  29. ディンプルは、炭化珪素層の膜厚の、少なくとも約半分の深さを有する請求項１６に記載の基板。
  30. ディンプルは、第１層の膜厚の、少なくとも約半分の深さを有する請求項２３に記載の基板。
  31. メタライゼーション層は、エピタキシャル層の上に配置される請求項２３に記載の基板。
  32. 第１主表面と第２主表面とを有する第１層と、
    第３主表面と第４主表面とを有する活性層であって、第１主表面に面する第３主表面を有する第１層上の活性層と、
    第１層を通って第３主表面を露出させるアレイ状のディンプルと、
    第１層の第２主表面の上とディンプルの中のドープされたエピタキシャル層であって、第１層の導電型とは反対の導電型を有するドープされたエピタキシャル層と、
    第１層の第２主表面の上とディンプルの中を覆い、活性層の第３主表面と接続するように、ドープされたエピタキシャル層の上に配置されたメタライゼーション層とを含む基板。
  33. 第１層と活性層は炭化珪素である請求項３２に記載の基板。
  34. 第１層は炭化珪素であり、活性層はガリウムナイトライド層およびアルミニウムガリウムナイトライド層を含む請求項３２に記載の基板。
  35. 活性層は、
    第１層の第１主表面の上の第１ＡｌｘＧａ１−ｘＮ層と、
    第１ＡｌｘＧａ１−ｘＮ層の上の第２ＡｌｘＧａ１−ｘＮ層とを含み、
    第１ＡｌｘＧａ１−ｘＮ層と第２ＡｌｘＧａ１−ｘＮ層とは互いに異なった導電型を有し、発光ダイオードを構成する請求項３２に記載の基板。
JP2008550366A 2006-01-10 2007-01-10 炭化珪素ディンプル基板 Active JP5386177B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US75748106P 2006-01-10 2006-01-10
US60/757,481 2006-01-10
PCT/US2007/000558 WO2007081964A2 (en) 2006-01-10 2007-01-10 Silicon carbide dimpled substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013098691A Division JP2013219365A (ja) 2006-01-10 2013-05-08 炭化珪素ディンプル基板

Publications (2)

Publication Number Publication Date
JP2009523324A JP2009523324A (ja) 2009-06-18
JP5386177B2 true JP5386177B2 (ja) 2014-01-15

Family

ID=38256999

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008550366A Active JP5386177B2 (ja) 2006-01-10 2007-01-10 炭化珪素ディンプル基板
JP2013098691A Withdrawn JP2013219365A (ja) 2006-01-10 2013-05-08 炭化珪素ディンプル基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013098691A Withdrawn JP2013219365A (ja) 2006-01-10 2013-05-08 炭化珪素ディンプル基板

Country Status (4)

Country Link
US (1) US8664664B2 (ja)
EP (2) EP2264741B1 (ja)
JP (2) JP5386177B2 (ja)
WO (1) WO2007081964A2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5228381B2 (ja) * 2007-06-25 2013-07-03 三菱電機株式会社 半導体装置の製造方法
US20090166324A1 (en) * 2007-12-31 2009-07-02 Lee Kevin J Full-wafer backside marking process
JP2009182217A (ja) * 2008-01-31 2009-08-13 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
CA2772610C (en) 2009-08-28 2018-01-23 The Cleveland Clinic Foundation Sdf-1 delivery for treating ischemic tissue
JP5649356B2 (ja) * 2010-07-28 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
JP5649355B2 (ja) * 2010-07-28 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
WO2012017798A1 (ja) * 2010-08-03 2012-02-09 住友電気工業株式会社 半導体装置およびその製造方法
US8389348B2 (en) * 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics
KR20120027988A (ko) 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
CN102412356B (zh) * 2010-09-23 2015-05-13 展晶科技(深圳)有限公司 外延基板
WO2012160880A1 (ja) * 2011-05-23 2012-11-29 並木精密宝石株式会社 発光素子の製造方法および発光素子
JP2013062397A (ja) * 2011-09-14 2013-04-04 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP5699878B2 (ja) * 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2013069964A (ja) 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5764046B2 (ja) 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US20140295581A1 (en) * 2013-04-02 2014-10-02 Translith Systems, Llc METHOD AND APPARATUS TO FABRICATE VIAS IN THE GaN LAYER OF GaN MMICS
JP6309211B2 (ja) * 2013-06-14 2018-04-11 新電元工業株式会社 炭化ケイ素半導体装置
WO2015143158A1 (en) * 2014-03-20 2015-09-24 Massachusetts Institute Of Technology Vertical nitride semiconductor device
US8962468B1 (en) 2014-04-23 2015-02-24 United Silicon Carbide, Inc. Formation of ohmic contacts on wide band gap semiconductors
EP3134914B1 (en) * 2014-04-23 2019-04-10 United Silicon Carbide Inc. Formation of ohmic contacts on wide band gap semiconductors
EP3823008A1 (en) * 2019-11-12 2021-05-19 Paul Scherrer Institut Methods of manufacturing semiconductor devices
JP7467954B2 (ja) * 2020-02-04 2024-04-16 富士通株式会社 半導体装置及びその製造方法
CN113488546B (zh) * 2021-07-02 2022-03-11 扬州国宇电子有限公司 一种超突变变容二极管

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61161745A (ja) * 1985-01-10 1986-07-22 Matsushita Electronics Corp 半導体装置
US4807022A (en) * 1987-05-01 1989-02-21 Raytheon Company Simultaneous formation of via hole and tub structures for GaAs monolithic microwave integrated circuits
US5449930A (en) * 1990-08-01 1995-09-12 Zhou; Guo-Gang High power, compound semiconductor device and fabrication process
KR0153878B1 (ko) * 1994-06-07 1998-10-15 쿠미하시 요시유키 탄화규소반도체장치와 그 제조방법
US6069394A (en) * 1997-04-09 2000-05-30 Matsushita Electronics Corporation Semiconductor substrate, semiconductor device and method of manufacturing the same
US6239033B1 (en) * 1998-05-28 2001-05-29 Sony Corporation Manufacturing method of semiconductor device
JP2001267589A (ja) * 2000-03-17 2001-09-28 Toshiba Corp ＳｉＣ半導体素子
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6657237B2 (en) * 2000-12-18 2003-12-02 Samsung Electro-Mechanics Co., Ltd. GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
US6956250B2 (en) * 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US7233028B2 (en) * 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
DE10111501B4 (de) * 2001-03-09 2019-03-21 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zu dessen Herstellung
US6744072B2 (en) * 2001-10-02 2004-06-01 Xerox Corporation Substrates having increased thermal conductivity for semiconductor structures
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
JP2003168653A (ja) * 2001-12-03 2003-06-13 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003303966A (ja) * 2002-04-11 2003-10-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPWO2004005216A1 (ja) * 2002-07-09 2005-11-04 宮原　健一郎 薄膜形成用基板、薄膜基板、光導波路、発光素子、及び発光素子搭載用基板
JP4110875B2 (ja) * 2002-08-09 2008-07-02 株式会社デンソー 炭化珪素半導体装置
US7132321B2 (en) * 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
US7531380B2 (en) * 2003-04-30 2009-05-12 Cree, Inc. Methods of forming light-emitting devices having an active region with electrical contacts coupled to opposing surfaces thereof
US7714345B2 (en) * 2003-04-30 2010-05-11 Cree, Inc. Light-emitting devices having coplanar electrical contacts adjacent to a substrate surface opposite an active region and methods of forming the same
SE527205C2 (sv) * 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
US7348612B2 (en) * 2004-10-29 2008-03-25 Cree, Inc. Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same
JP4899405B2 (ja) * 2004-11-08 2012-03-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5011681B2 (ja) * 2004-12-02 2012-08-29 日産自動車株式会社 半導体装置
JP4542912B2 (ja) * 2005-02-02 2010-09-15 株式会社東芝 窒素化合物半導体素子
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
JP4802542B2 (ja) * 2005-04-19 2011-10-26 株式会社デンソー 炭化珪素半導体装置
DE102005042072A1 (de) * 2005-06-01 2006-12-14 Forschungsverbund Berlin E.V. Verfahren zur Erzeugung von vertikalen elektrischen Kontaktverbindungen in Halbleiterwafern
JP2007142144A (ja) * 2005-11-18 2007-06-07 Matsushita Electric Ind Co Ltd 電界効果トランジスタ集積回路及びその製造方法
JP2007243080A (ja) * 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2007081964A2 (en) 2007-07-19
JP2013219365A (ja) 2013-10-24
EP1972008A2 (en) 2008-09-24
EP2264741A2 (en) 2010-12-22
WO2007081964A3 (en) 2008-06-26
EP2264741A3 (en) 2011-03-23
US20070200116A1 (en) 2007-08-30
EP1972008B1 (en) 2020-05-13
EP2264741B1 (en) 2021-03-10
EP1972008A4 (en) 2011-03-23
JP2009523324A (ja) 2009-06-18
US8664664B2 (en) 2014-03-04

Similar Documents

Publication Publication Date Title
JP5386177B2 (ja) 炭化珪素ディンプル基板
US8143112B1 (en) Method for removing semiconductor street material
JP7059257B2 (ja) 加工基板と統合された電子パワーデバイス
TWI421917B (zh) 用於半導體裝置的非活性防護環
TW548725B (en) Activating acceptors in buried p-type GaN layers
US8877611B2 (en) Devices with crack stops
TWI225314B (en) Semiconductor light-emitting device and method for manufacturing the same
KR100769727B1 (ko) 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법
JP5130435B2 (ja) Ｉｉｉ族窒化物半導体基板のパターン形成方法及びｉｉｉ族窒化物半導体発光素子の製造方法
CN101268562B (zh) Ⅲ族氮化物半导体发光器件
KR20200120679A (ko) 질화 갈륨 물질 내에서의 확산에 의해 도핑된 영역을 형성하는 방법 및 시스템
EP2426741B1 (en) Method of fabricating a semiconductor light emitting device
TW200812110A (en) Vertical nitride semiconductor light emitting diode and method of manufacturing the same
EP1903600A2 (en) Method for producing P-type group III nitride semiconductor and method for producing electrode for P-type group III nitride semiconductor
US20240213363A1 (en) Vertical field effect transistor device and method of fabrication
TW201104916A (en) Extension of contact pads to the die edge via electrical isolation
JP2003218052A5 (ja)
US8778780B1 (en) Method for defining semiconductor devices
US10026851B2 (en) MPS diode
CN101375416B (zh) Iii族氮化物半导体发光器件及其制造方法
US20130302930A1 (en) Method of manufacturing gallium nitride-based semiconductor light emitting device
JP7294156B2 (ja) 半導体装置の製造方法
JP2021048260A (ja) 半導体装置及びその製造方法
JP2005286343A (ja) 半導体装置の製造方法
JP2006310875A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120501

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120514

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120531

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5386177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250