CN113488546B - 一种超突变变容二极管 - Google Patents

一种超突变变容二极管 Download PDF

Info

Publication number
CN113488546B
CN113488546B CN202110747919.7A CN202110747919A CN113488546B CN 113488546 B CN113488546 B CN 113488546B CN 202110747919 A CN202110747919 A CN 202110747919A CN 113488546 B CN113488546 B CN 113488546B
Authority
CN
China
Prior art keywords
type
layer
heavily doped
type heavily
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110747919.7A
Other languages
English (en)
Other versions
CN113488546A (zh
Inventor
马文力
董文俊
张雪飞
李�浩
徐婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YANGZHOU GUOYU ELECTRONICS CO Ltd
Original Assignee
YANGZHOU GUOYU ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YANGZHOU GUOYU ELECTRONICS CO Ltd filed Critical YANGZHOU GUOYU ELECTRONICS CO Ltd
Priority to CN202110747919.7A priority Critical patent/CN113488546B/zh
Publication of CN113488546A publication Critical patent/CN113488546A/zh
Application granted granted Critical
Publication of CN113488546B publication Critical patent/CN113488546B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了射频半导体器件技术领域内的一种超突变变容二极管，包括：N型重掺杂衬底；N型轻掺杂外延层，设置于所述N型重掺杂衬底上方；P型重掺杂层，设置于所述N型轻掺杂外延层内上部，所述P型重掺杂层向下延伸出若干个凸起一，若干个所述凸起一均呈柱状且相互间隔分布；N型掺杂缓冲层，设置于所述N型轻掺杂外延层和所述P型重掺杂层之间。该超突变变容二极管P型重掺杂层和N型掺杂缓冲层的剖面呈叉指状延伸入N型轻掺杂外延层内，使得在不增加反偏结电容的前提下，增大了器件的零偏结电容，从而显著增大器件的变容比。

Description

一种超突变变容二极管
技术领域
本发明涉及射频半导体器件技术领域，特别涉及一种超突变变容二极管。
背景技术
当前，无线电应用已经融入到生活的方方面面，如射频电台、对讲机、手机通讯等。尤其是在手机通讯领域，从2G到5G，随着手机频谱的逐渐增多，手持无线通讯设备需要把多个频谱综合到一起，从而达到降低设备耗电量、降低设备整体重量以及减小设备体积的目的。采用YIG、变容二极管、MEMS器件等实现可重构滤波器是将多个频谱综合起来的一种重要方式。变容二极管由于其体积小、频率调节范围大、便于集成的优点，受到越来越多从业者的青睐。
变容二极管零偏结电容与反偏结电容的比值称作变容比。通常，变容比越大，可实现调节的频谱范围越宽。传统变容二极管的变容比通常在10:1左右，很难再有提升，使得可重构滤波器的频谱调节范围受到极大的限制。而变容比为10:1的变容二极管，越来越无法满足当前5G手机通讯多频谱综合的需求。
发明内容
本申请通过提供一种超突变变容二极管，解决了现有技术中变容二极管的变容比难以提升的问题，实现了变容二极管的变容比的巨大提升。
本申请实施例提供了一种超突变变容二极管，包括：
N型重掺杂衬底；
N型轻掺杂外延层，设置于所述N型重掺杂衬底上方；
P型重掺杂层，设置于所述N型轻掺杂外延层内上部，所述P型重掺杂层向下延伸出若干个凸起一，若干个所述凸起一均呈柱状且相互间隔分布；
N型掺杂缓冲层，设置于所述N型轻掺杂外延层和所述P型重掺杂层之间。
上述实施例的有益效果在于：P型重掺杂层和N型掺杂缓冲层的剖面呈叉指状延伸入N型轻掺杂外延层内，首先，反向偏压时，N型轻掺杂外延层内的耗尽层因二维叠加效应随电压的增加迅速扩展，因此电容迅速降低，变容比显著增加；其次，P型重掺杂层下方设置有N型掺杂缓冲层，可有效增大PN结两侧的掺杂浓度，从而进一步提高器件的变容比；最后，叉指状掺杂层极大的增加了PN结面积，从而增大了器件的零偏结电容，能够显著增大器件的变容比。
在上述实施例基础上，本申请可进一步改进，具体如下：
在本申请其中一个实施例中，所述N型重掺杂衬底向上延伸出若干个凸起二，若干个所述凸起二均呈柱状且相互间隔分布，所述凸起二与所述凸起一间隔交错设置。N型重掺杂衬底的剖面也呈叉指状延伸入N型轻掺杂外延层内，有效减少了N型轻掺杂外延层的等效厚度，根据半导体原理可知，RR∝1/REpi(RR表示串联电阻，REpi表示N型轻掺杂外延层厚度)，从而降低串联电阻。
在本申请其中一个实施例中，在N型轻掺杂外延层上方设置有正面多层金属，所述正面多层金属与所述P型重掺杂层连通，在N型重掺杂衬底下方设置有背面多层金属。正面多层金属与背面多层金属形成该超突变变容二极管的金属电极。
在本申请其中一个实施例中，所述P型重掺杂层掺杂浓度为1×1017/cm3～3×1019/cm3，所述凸起一高度为1μm～50μm，所述凸起一剖面宽度为0.1μm～20μm。器件拥有更优的变容比与插入损耗折中，既提高了器件的变容比，也降低了器件的插入损耗。
在本申请其中一个实施例中，所述N型重掺杂层掺杂浓度为1×1017/cm3～3×1019/cm3，所述凸起二高度为1μm～50μm，所述凸起二剖面宽度为0.1μm～20μm。N型重掺杂层降低了等效的N型外延层厚度，因此器件拥有更优的插入损耗。
在本申请其中一个实施例中，所述N型掺杂缓冲层的厚度为0.1μm～10μm，掺杂浓度为5×1015/cm3～5×1017/cm3。提高了PN轻掺杂一侧的浓度，根据半导体原理可知，Cj∝Nd(Cj表示结电容，Nd表示施主浓度，即N型掺杂浓度)，在PN结附近引入该浓度缓冲层可显著增大0偏时的结电容，从而增大变容比。
在本申请其中一个实施例中，所述N型掺杂缓冲层的浓度从上至下呈均匀分布、线性分布、高斯分布或余误差分布。上述掺杂浓度分布方式容易实现，且加工成本较低。
在本申请其中一个实施例中，所述N型掺杂缓冲层的掺杂浓度峰值靠近P型重掺杂一侧。在PN结附近引入缓冲层且缓冲层的掺杂浓度靠近P型重掺杂一侧时可显著增大0偏时的结电容，从而进一步增大变容比。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
1.P型重掺杂层和N型掺杂缓冲层的剖面呈叉指状延伸入N型轻掺杂外延层内，增大了器件的零偏结电容，从而增大器件的变容比；
2.P型重掺杂层下方设置有N型掺杂缓冲层，可有效增大PN结两侧的掺杂浓度，从而进一步提高器件的零偏结电容，从而增大器件的变容比；
3.N型重掺杂衬底的剖面也呈叉指状延伸入N型轻掺杂外延层内，从而降低串联电阻。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1为本发明的结构剖视示意图；
其中，1.N型重掺杂衬底、11.凸起二、2.N型轻掺杂外延层、3.N型掺杂缓冲层、4.P型重掺杂层、41.凸起一、5.氧化层、6.正面多层金属、7.背面多层金属。
具体实施方式
下面结合具体实施方式，进一步阐明本发明，应理解这些实施方式仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“竖直”、“外周面”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本发明描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
本申请实施例通过提供一种超突变变容二极管，解决了现有技术中变容二极管的变容比难以提升的问题，实现了变容二极管的变容比的巨大提升。
本申请实施例中的技术方案为解决上述问题，总体思路如下：
实施例一：
如图1所示，一种超突变变容二极管，包括：N型重掺杂衬底1、N型轻掺杂外延层2、N型掺杂缓冲层3、P型重掺杂层4、氧化层5、正面多层金属6和背面多层金属7；N型轻掺杂外延层2设置于N型重掺杂衬底1上方，N型掺杂缓冲层3和P型重掺杂层4设置于N型轻掺杂外延层2内上部，N型掺杂缓冲层3设置于P型重掺杂层4和N型轻掺杂外延层2之间，氧化层5设置于N型轻掺杂外延层2上表面，正面多层金属6设置于氧化层5上方且与P型重掺杂层4连通，背面多层金属7设置于N型重掺杂衬底1下方；P型重掺杂层4向下延伸出若干个凸起一41，若干个凸起一41均呈柱状且相互间隔分布，N型重掺杂衬底1向上在N型轻掺杂外延层2内延伸出若干个凸起二11，若干个凸起二11均呈柱状且相互间隔分布，凸起一41与凸起二11间隔交错设置，凸起一41与凸起二11横截面形状不限，可为圆形、方形、五边形、六边形等。
其中，P型重掺杂层4掺杂浓度为1×1017/cm3～3×1019/cm3，凸起一41高度为1μm～50μm，凸起一41剖面宽度为0.1μm～20μm；N型重掺杂层4掺杂浓度为1×1017/cm3～3×1019/cm3，凸起二11高度为1μm～50μm，凸起二11剖面宽度为0.1μm～20μm；N型掺杂缓冲层3的厚度为0.1μm～10μm，掺杂浓度为5×1015/cm3～5×1017/cm3。
可选的，参照图1，N型掺杂缓冲层3的浓度从上至下呈均匀分布、线性分布、高斯分布或余误差分布。
可选的，N型掺杂缓冲层3的掺杂浓度峰值靠近P型重掺杂一侧。上述N型掺杂缓冲层的掺杂浓度峰值靠近P型重掺杂一侧可理解为：假设PN结处为坐标原点，坐标原点左侧掺杂为P型，右侧掺杂为N型；A点为N型掺杂中点，A坐标为x1；B点为N型掺杂末端，坐标为x2；N型掺杂峰值坐标为x，则有：0<x<x1＝x2/2<x2。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
1.P型重掺杂层和N型掺杂缓冲层的剖面呈叉指状延伸入N型轻掺杂外延层内，使得在不增加反偏结电容的前提下，极大的增加了PN结面积，从而增大了器件的零偏结电容，能够显著增大器件的变容比；
2.P型重掺杂层下方设置有N型掺杂缓冲层，可有效增大PN结两侧的掺杂浓度，从而进一步提高器件的零偏结电容；
3.N型重掺杂衬底的剖面也呈叉指状延伸入N型轻掺杂外延层内，从而降低串联电阻。
实施例二：
本实施例提供一种如实施例一所述的超突变变容二极管的制备方法，包括以下步骤：
步骤1：在N型重掺杂衬底上通过光刻、刻蚀形成N型重掺杂层及凸起二；
步骤2：在N型重掺杂衬底和N型重掺杂层上形成N轻掺杂外延层；
步骤3：在N轻掺杂外延层形成氧化层；
步骤4：在氧化层上通过光刻、刻蚀形成沟槽；
步骤5：在沟槽上方外延形成N型掺杂缓冲层；
步骤6：通过光刻、刻蚀去除多余的N型掺杂缓冲层；
步骤7：在N型掺杂缓冲层以及N轻掺杂外延层上方通过外延形成P型重掺杂层；
步骤8：通过刻蚀去除多余的P型重掺杂层；
步骤9：通过溅射或蒸发在P型重掺杂层以及氧化层上形成正面多层金属；
步骤10：通过光刻、刻蚀去除多余的正面多层金属；
步骤11：通过减薄、轻刻、溅射或蒸发在N型重掺杂衬底下方形成背面多层金属。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (7)

1.一种超突变变容二极管，其特征在于，包括：
N型重掺杂衬底；
N型轻掺杂外延层，设置于所述N型重掺杂衬底上方；
P型重掺杂层，设置于所述N型轻掺杂外延层内上部，所述P型重掺杂层向下延伸出若干个凸起一，若干个所述凸起一均呈柱状且相互间隔分布；
N型掺杂缓冲层，设置于所述N型轻掺杂外延层和所述P型重掺杂层之间，所述N型掺杂缓冲层沿所述凸起一向下延伸；
其中，所述N型重掺杂衬底向上延伸出若干个凸起二，若干个所述凸起二均呈柱状且相互间隔分布，所述凸起二与所述凸起一间隔交错设置。
2.根据权利要求1所述的超突变变容二极管，其特征在于：在N型轻掺杂外延层上方设置有正面多层金属，所述正面多层金属与所述P型重掺杂层连通，在N型重掺杂衬底下方设置有背面多层金属。
3.根据权利要求1所述的超突变变容二极管，其特征在于：所述P型重掺杂层掺杂浓度为1×1017/cm3～3×1019/cm3，所述凸起一高度为1μm～50μm，所述凸起一剖面宽度为0.1μm～20μm。
4.根据权利要求3所述的超突变变容二极管，其特征在于：所述N型重掺杂层掺杂浓度为1×1017/cm3～3×1019/cm3，所述凸起二高度为1μm～50μm，所述凸起二剖面宽度为0.1μm～20μm。
5.根据权利要求4所述的超突变变容二极管，其特征在于：所述N型掺杂缓冲层的厚度为0.1μm～10μm，掺杂浓度为5×1015/cm3～5×1017/cm3。
6.根据权利要求5所述的超突变变容二极管，其特征在于：所述N型掺杂缓冲层的浓度从上至下呈均匀分布、线性分布、高斯分布或余误差分布。
7.根据权利要求6所述的超突变变容二极管，其特征在于：所述N型掺杂缓冲层的掺杂浓度峰值靠近P型重掺杂一侧。
CN202110747919.7A 2021-07-02 2021-07-02 一种超突变变容二极管 Active CN113488546B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110747919.7A CN113488546B (zh) 2021-07-02 2021-07-02 一种超突变变容二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110747919.7A CN113488546B (zh) 2021-07-02 2021-07-02 一种超突变变容二极管

Publications (2)

Publication Number Publication Date
CN113488546A CN113488546A (zh) 2021-10-08
CN113488546B true CN113488546B (zh) 2022-03-11

Family

ID=77940252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110747919.7A Active CN113488546B (zh) 2021-07-02 2021-07-02 一种超突变变容二极管

Country Status (1)

Country Link
CN (1) CN113488546B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117238974B (zh) * 2023-09-21 2024-06-07 扬州国宇电子有限公司 一种等差式多环区的超突变变容二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2305002A (en) * 1995-08-29 1997-03-26 Hewlett Packard Co Monolithic voltage variable capacitor
US6798641B1 (en) * 2003-08-25 2004-09-28 National Semiconductor Corporation Low cost, high density diffusion diode-capacitor
CN1677693A (zh) * 2004-03-30 2005-10-05 三垦电气株式会社 半导体器件以及其制造方法
CN208489204U (zh) * 2018-05-30 2019-02-12 扬州国宇电子有限公司 一种特快速软恢复二极管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2264741B1 (en) * 2006-01-10 2021-03-10 Cree, Inc. Silicon carbide dimpled substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2305002A (en) * 1995-08-29 1997-03-26 Hewlett Packard Co Monolithic voltage variable capacitor
US6798641B1 (en) * 2003-08-25 2004-09-28 National Semiconductor Corporation Low cost, high density diffusion diode-capacitor
CN1677693A (zh) * 2004-03-30 2005-10-05 三垦电气株式会社 半导体器件以及其制造方法
CN208489204U (zh) * 2018-05-30 2019-02-12 扬州国宇电子有限公司 一种特快速软恢复二极管

Also Published As

Publication number Publication date
CN113488546A (zh) 2021-10-08

Similar Documents

Publication Publication Date Title
US6242791B1 (en) Semiconductor inductor
US9401436B2 (en) Multiple control transcap variable capacitor
US8748238B2 (en) Ultra high voltage SiGe HBT and manufacturing method thereof
CN113488546B (zh) 一种超突变变容二极管
CN116344592B (zh) 一种二极管器件及其制作方法
CN117238974B (zh) 一种等差式多环区的超突变变容二极管及其制备方法
US5557140A (en) Process tolerant, high-voltage, bi-level capacitance varactor diode
US8163612B2 (en) Silicon germanium heterostructure barrier varactor
US11482628B2 (en) Double Schottky-barrier diode
Sun et al. Silicon-based PIN SPST RF switches for improved linearity
CN117766592B (zh) 一种可重构变容二极管芯片及制备方法
CN101924142B (zh) 一种GaAs肖特基变容二极管及其制作方法
CN210431252U (zh) 一种整流电路系统、整流天线和微波无线能量传输系统
CN111509051A (zh) 新型毫米波Ga2O3肖特基二极管
CN117199145B (zh) 一种高电容比超突变变容二极管及制备方法
CN110808292A (zh) 一种基于金属檐结构的GaN基完全垂直肖特基变容管及其制备方法
CN210723044U (zh) 一种用于整流电路的折叠空间电荷区肖特基二极管及整流电路
CN102881987B (zh) 太赫兹频段双缝型混频天线
CN102201455A (zh) 一种指数掺杂的GaAs肖特基变容二极管及其制作方法
CN102074651A (zh) 增强型线性梯度掺杂的GaAs平面耿氏二极管及其制作方法
EP3840058A1 (en) Semiconductor devices with a mixed crystal region
CN112563317B (zh) 氮化镓功率器件及其制造方法
CN110518360B (zh) 采用双s-pin固态等离子体结构的缝隙天线
CN112670178A (zh) 一种肖特基二极管的制备方法
CN102074652A (zh) 一种线性梯度掺杂的GaAs平面耿氏二极管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant