JPS61161745A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61161745A
JPS61161745A JP288785A JP288785A JPS61161745A JP S61161745 A JPS61161745 A JP S61161745A JP 288785 A JP288785 A JP 288785A JP 288785 A JP288785 A JP 288785A JP S61161745 A JPS61161745 A JP S61161745A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
active region
heat
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP288785A
Other languages
English (en)
Inventor
Motohiro Kojima
基弘 小島
Tadashi Aoki
正 青木
Hirokuni Nakatani
中谷　博邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP288785A priority Critical patent/JPS61161745A/ja
Publication of JPS61161745A publication Critical patent/JPS61161745A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体記憶装置等の半導体装置に間するもので
ある。
従来の技術 近年、半導体装置はますます高密度化される傾向にあり
、そのため半導体装置の消費電力密度が高まってぎてお
り、発熱による半導体装置の特性変化を防ぐため、半導
体装置から発生する熱を効率よく放散させる必要が高ま
っている。
第２図は従来の半導体装置の断面図である。第２図にお
いて、１は空気あるいはエポキシ樹脂等のプラスチック
、２は半導体基板、３は前記半導体基板の表面に形成さ
れた半導体回路の能１＃Ｊ領域層、４は導電性の接着材
料、５は金属Ｗ膜あるいは金属薄板、６はセラミックあ
るいはエポキシ樹脂等のプラスチックである。
半導体回路の能動領域層３で発生した熱は空気あるいは
エポキシｌｌｌ１！ＩＩ等のプラスチックの熱伝導率は
低（（約０．４Ｗｚｌｋ）　、金属部！Ｉ９！あるいは
金属薄板５の熱伝導率は高い（約３００〜４００Ｗ　／
　＊ｋ　）ため、主として前記金属部分を伝わって放散
される。しかしながら、半導体基板の熱伝導率（たとえ
ば３ｉの場合８４Ｗ　／　ｌｌｋ　）は前記金属部分は
ど高くなく、厚さが３００〜５００ｕＩ１１程度である
ため、前記半導体能動領域から前記金属部分の間の熱抵
抗はかなり高いものとなり、前記半導体能動領域で発生
した熱を効率よく放散することが困難である。
一般に、半導体回路の寸法をα分の１に縮小し、電源電
圧は変化させない場合、単位面積当りの電力消費すなわ
ち発熱量はα３となる。したがって、電源電圧を維持し
たままで、半導体装置の高密度化を行なえば、前記半導
体能動領域の発熱により特性の著しい変化あるいは半導
体回路の破壊をもたらす可能性がある。
発明が解決しようとする問題点 このように、半導体装置の高密度化にともなって、発生
する熱の放散が非常に重要となるが、従来の半導体装置
では、能動領域での発熱を有効に放散することが困難で
あった。
本発明は、上記従来の問題点を解消するもので、半導体
基板とパッケージ材料との接触面積を拡大することによ
り、熱抵抗を下げて能動領域において発生する熱を効率
よく放散することができるようにした半導体装置を提供
することを目的とするものである。
問題点を解決するための手段 この問題点を解決するために本発明の半導体装置は、表
面に能動領域が形成された半導体基板の裏面に凹部を？
！数個段け、パッケージ材料と接触するようにしたもの
である。
作用 この構成により、接触面積を拡大でさて熱抵抗を下げる
とともに、半導体基板の表面に形成された能動回路領域
とパッケージ材料接触部との距離を短かくして、上記能
動回路ｖＡＴＩＪ、で発生する熱を効率よくパッケージ
材料側へと放散させることができるものである。
実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。
第１図は本発明の一実施例における半導体装置の断面図
である。第１図において、１は空気あるいはエポキシ樹
脂等のプラスチック、２は半導体基板、３は前記半導体
基板の表面に形成された半導体回路の能動領域層、４は
ｉｌ？！Ｉｉ性の接着材料、５は金属厚膜あるいは金属
薄板、６はセラミックあるいはエポキシ樹脂等のプラス
ブック、７は前記半導体基板の裏面に形成された断面が
■字形の溝である。■字形溝の深さは約１００μ清であ
る。
能動領域Ｗ４３で発生した熱は、半導体基板、２を通り
、導電性接着材料４を経て、金属厚膜あるいは金属薄板
５に伝わって放散される。このとき、導電性接着材料４
と接する半導体基板２の裏面には１字形溝７が形成され
ており、平坦な場合に比べて表面積が茗しく増大してい
る。熱伝導による熱抵抗Ｒｔ　、　ｃｏｎｄは、熱伝導
率人、長さし、断面積Ｓの棒状材料の場合、 Ｒｔ　、　ｃｏｎｄ＝　−Ｂ　　　　　　　・”−（１
）で与えられる。すなわち、熱抵抗Ｒｔ　、　ｃｏｎｄ
は、断面Ｗ４Ｓに反比例する。したがって、本実施例の
ように半導体基板裏面には■字形溝７が形成されでいる
と、放熱面の断面積が増大し、熱抵抗が小さくなるので
、能動領域層３で発生した熱は、導電性接着材料４の熱
抵抗が十分小さければ、効率よく金属厚膜あるいは金属
薄板５へと伝わる。さらに、■字形溝７の形成によって
、半導体基板の平均的な厚さが小さくなる。これは１式
において、しが小さくなったことに相当するため、やは
り熱抵抗Ｒ［、ｃｏｎｄを下げるようにはたらき、放熱
効率を高める。
本実施例では、■字形の溝７を半導体基板の裏面に形成
したが、半導体基板裏面の四部の形状についてはこれに
限らず、断面がＵ字形の溝でもよいし、また溝でなくと
も、半球状、直方体状等の穴でもよい。
発明の効果 以上のように、本発明は半導体基板の裏面に深さ１０μ
精以上の凹部を複数個形成することにより、放熱面積を
増大させるとともに、半導体基板表面の能ｌ！Ｊ領域層
と放熱面との距離を小さくして、前記能動領域層で発生
した熱を効率よく放散させることができる優れた放熱特
性を実現するもので、その実現的効果は大なるものがあ
る。
【図面の簡単な説明】
第１図は本発明の一実施例における崖導体装βの断面図
、第２図は従来の半導体ｇｉ「の断面図である。 １・・・空気あるいはエポキシ樹脂等のプラスチック、
２・・・半導体基板、３・・・半導体基板の表面に形成
された半導体回路の能動領域層、４・・・導電性の接着
材料、５・・・金属厚膜あるいは金属薄板、６・・・セ
ラミックあるいはエポキシ樹脂等のプラスチツり、７・
・・半導体ＰＳ数の裏面に形成された断面がＶ字形の溝 代理人　　　森　　木　　義　　仏 画１図 第Ｚ図

Claims (1)

    【特許請求の範囲】
  1. １、表面に能動領域が形成された半導体基板の裏面に、
    複数個の凹部を形成した半導体装置。
JP288785A 1985-01-10 1985-01-10 半導体装置 Pending JPS61161745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP288785A JPS61161745A (ja) 1985-01-10 1985-01-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP288785A JPS61161745A (ja) 1985-01-10 1985-01-10 半導体装置

Publications (1)

Publication Number Publication Date
JPS61161745A true JPS61161745A (ja) 1986-07-22

Family

ID=11541865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP288785A Pending JPS61161745A (ja) 1985-01-10 1985-01-10 半導体装置

Country Status (1)

Country Link
JP (1) JPS61161745A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182958A (ja) * 2009-02-06 2010-08-19 Seiko Instruments Inc 半導体装置および半導体装置の製造方法
EP2264741A3 (en) * 2006-01-10 2011-03-23 Cree, Inc. Silicon carbide dimpled substrate
JP2011061070A (ja) * 2009-09-11 2011-03-24 Toshiba Corp フレキシブルプリント配線板，組み合わせ，および電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2264741A3 (en) * 2006-01-10 2011-03-23 Cree, Inc. Silicon carbide dimpled substrate
JP2010182958A (ja) * 2009-02-06 2010-08-19 Seiko Instruments Inc 半導体装置および半導体装置の製造方法
JP2011061070A (ja) * 2009-09-11 2011-03-24 Toshiba Corp フレキシブルプリント配線板，組み合わせ，および電子機器
US8514581B2 (en) 2009-09-11 2013-08-20 Kabushiki Kaisha Toshiba Flexible printed wiring board and electronic apparatus having flexible printed wiring board

Similar Documents

Publication Publication Date Title
US10446462B2 (en) Heat transfer plate having small cavities for taking up a thermal transfer material
JP4466644B2 (ja) ヒートシンク
JP5707810B2 (ja) 半導体モジュールの製造方法
TW200847468A (en) Heat-dissipating substrates for light-emitting diodes
CN105006459B (zh) 具有承载件的封装结构
WO2012042333A1 (ja) Ｌｅｄモジュール
JPS61161745A (ja) 半導体装置
CN112040741B (zh) 一种高热流发热元件散热冷却装置
CN218333769U (zh) 一种碳化硅功率半导体高压器件的封装结构
CN210535228U (zh) 显示模组及显示屏
TW201236227A (en) Packaged substrate and fabrication method thereof
CN114334858B (zh) 集成微肋通道的电驱自循环柔性散热装置及其制造方法
JP2003060140A (ja) ヒートシンクおよび放熱装置
CN108417545B (zh) 一种功率器件及其制备方法
CN206432253U (zh) 半导体器件
CN215799284U (zh) 一种石墨铜箔复合散热片
JPH03139899A (ja) 冷却構造
KR102683532B1 (ko) 전자 부품 내부, 중부와 외부의 방열 계면 박편 재료
CN212209480U (zh) 一种功率器件
JPH0142832B2 (ja)
CN212303652U (zh) 一种覆晶封装结构
CN215073622U (zh) 一种具有应力释放功能的铲齿散热器
JPS6151427B2 (ja)
CN208107718U (zh) 基板层结构及具有该基板层结构的光源组件、显示装置
KR20090063506A (ko) 세라믹 패키지 및 이의 제조 방법