JP7149517B2 - 素子チップの製造方法 - Google Patents
素子チップの製造方法 Download PDFInfo
- Publication number
- JP7149517B2 JP7149517B2 JP2018158477A JP2018158477A JP7149517B2 JP 7149517 B2 JP7149517 B2 JP 7149517B2 JP 2018158477 A JP2018158477 A JP 2018158477A JP 2018158477 A JP2018158477 A JP 2018158477A JP 7149517 B2 JP7149517 B2 JP 7149517B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- substrate
- plasma
- laser
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本実施形態に係る製造方法を、図面を参照しながら説明する。
図1は、本実施形態に係る基板を模式的に示す断面図である。図2は、搬送キャリアに保持された基板を模式的に示す断面図である。図3Aは、搬送キャリアを概略的に示す上面図である。図3Bは、図3AのB-B線における断面図である。図4は、本実施形態に係る被覆工程後の基板を、模式的に示す断面図である。図5は、本実施形態に係るレーザグルービング工程後の基板を、模式的に示す断面図である。図6は、プラズマ処理装置の構造を断面で示す概念図である。図7は、本実施形態に係る露出工程後の基板を、模式的に示す断面図である。図8は、本実施形態に係る分割工程後の基板を、模式的に示す断面図である。図9は、樹脂層が除去された素子チップを、模式的に示す断面図である。図示例では、便宜上、同じ機能を備える部材に同じ符号を付している。
ダイシングの対象となる基板10を準備する(図1)。基板10は、第1の面10Xおよび第2の面10Yを備える。また、基板10は、分割領域101を備える。分割領域101は、素子領域102を画定する。分割領域101には、酸化膜、窒化膜が形成されていてもよい。素子領域102には、半導体回路、電子部品素子、MEMS等の回路層(いずれも図示せず)が形成されていてもよい。
フレーム21は、基板10の全体と同じかそれ以上の面積の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレーム21は、保持シート22および基板10を保持した状態で搬送できる程度の剛性を有している。フレーム21の開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレーム21には、位置決めのためのノッチ21aやコーナーカット21bが設けられていてもよい。フレーム21の材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。
保持シート22の材質は特に限定されない。なかでも、基板10が貼着され易い点で、保持シート22は、粘着層と柔軟性のある非粘着層とを含むことが好ましい。
基板10の第1の面10Xを樹脂層40で被覆する(図4)。
分割領域101を被覆する第1部分401に、第1の面10X側からレーザ光を照射して、第1部分401における樹脂層40を除去する(図5)。ただし、第1部分401において、樹脂層40は、厚み方向に部分的に除去される。つまり、本工程では、第1の面10Xを露出させないようにレーザ光が照射されるため、基板10はアブレーションされない。また、素子領域102を被覆する第2部分402には、レーザ光を照射しない。第2部分402における樹脂層40は、後の露出工程および分割工程において、素子領域102における基板10をプラズマから保護する。
レーザグルービング工程の後、分割工程の前に、第1部分401に残存する樹脂層40を除去する(図6)。これにより、分割領域101(図1参照)における第1の面10Xが露出する。
第1部分401が除去されて露出した第1の面10Xを、第2のプラズマP2に晒すことにより、分割領域101における基板10がエッチングされる。これにより、基板10は分割されて、素子領域102を備える複数の素子チップ50が得られる(図7)。
本実施形態は、被覆工程において、2層の樹脂層により第1の面10Xを被覆すること以外、第1実施形態と同様である。つまり、本実施形態において、樹脂層40は、第1樹脂層と第2樹脂層とを備える。ただし、第1樹脂層と第2樹脂層とは、同じ波長のレーザ光に対する吸収率が異なり、第2樹脂層のレーザ光の吸収率は、第1樹脂層のレーザ光の吸収率よりも小さい。
図10は、本実施形態に係る被覆工程後の基板を、模式的に示す断面図である。図11は、本実施形態に係るレーザグルービング工程後の基板を、模式的に示す断面図である。図12は、本実施形態に係る露出工程後の基板を、模式的に示す断面図である。図13は、本実施形態に係る分割工程後の基板を、模式的に示す断面図である。
第1の面10Xを、第1樹脂層41および第2樹脂層42で被覆する。
第2樹脂層42のレーザ光の吸収率は、第1樹脂層41のレーザ光の吸収率よりも小さい。第1樹脂層41および第2樹脂層42は、例えば、レーザ光を吸収する材料(吸収材)の種類および配合量、樹脂の種類等を変えることにより、形成することができる。具体的には、波長200nm~400nmのレーザ光を用いる場合、第1樹脂層41の材料としてポリイミド(PI)を用い、第2樹脂層42の材料としてはポリエチレンテレフタレート(PET)を用いてもよい。
第1部分401に第1の面10X側からレーザ光を照射し、主に第1樹脂層41を除去する。一方、第2樹脂層42の少なくとも一部を残存させる。第2樹脂層42は第1樹脂層41よりもレーザ光の吸収率が小さいため、第1の面10X上に残存しやすい。また、レーザ光の照射条件を厳密に制御することを要しないため、工程も簡略化される。
第1部分401に残存する樹脂層40(主に第2樹脂層42)を、第1のプラズマP1に晒すことにより除去する。これにより、分割領域101における第1の面10Xが露出する。
分割領域101において露出した第1の面10Xを第2のプラズマP2に晒すことにより、分割領域101における基板10をエッチングする。分割工程の後、得られた素子チップ50には、第1樹脂層41および第2樹脂層42が残存し得る。これら樹脂層40は、アッシングや洗浄により除去されてもよい。
10X:第1の面
10Y:第2の面
101:分割領域
102:素子領域
20:搬送キャリア
21:フレーム
21a:ノッチ
21b:コーナーカット
22:保持シート
22a:粘着面
22b:非粘着面
40:樹脂層
401:第1部分
402:第2部分
41:第1樹脂層
42:第2樹脂層
50:素子チップ
200:プラズマ処理装置
203:真空チャンバ
203a:ガス導入口
203b:排気口
207:押さえ部材
208:誘電体部材
209:アンテナ
210A:第1高周波電源
210B:第2高周波電源
211:ステージ
212:プロセスガス源
213:アッシングガス源
214:減圧機構
215:電極層
216:金属層
217:基台
218:外周部
219:ESC電極
220:高周波電極部
221:昇降ロッド
222:支持部
223A、223B:昇降機構
224:カバー
224W:窓部
225:冷媒循環装置
226:直流電源
227:冷媒流路
228:制御装置
229:外周リング
Claims (3)
- 複数の素子領域および前記素子領域を画定する分割領域を備えるとともに、第1の面および前記第1の面とは反対側の第2の面を有する基板を準備する準備工程と、
前記第1の面を樹脂層で被覆する被覆工程と、
前記樹脂層の前記分割領域を被覆する第1部分に、前記第1の面の側からレーザ光を照射して、前記第1部分における前記樹脂層を厚み方向に部分的に除去するレーザグルービング工程と、
前記レーザグルービング工程の後、前記第1部分に残存する前記樹脂層を第1のプラズマによりエッチングして、前記分割領域における前記第1の面を露出させる露出工程と、
前記分割領域における前記基板を前記第1の面の側から第2のプラズマによりエッチングして、前記基板から複数の素子チップを形成する分割工程と、を備え、
前記レーザグルービング工程において、前記第1部分に第1レーザ光が照射された後、前記第1部分に前記第1レーザ光よりもビーム強度の小さい第2レーザ光が照射される、素子チップの製造方法。 - 複数の素子領域および前記素子領域を画定する分割領域を備えるとともに、第1の面および前記第1の面とは反対側の第2の面を有する基板を準備する準備工程と、
前記第1の面を樹脂層で被覆する被覆工程と、
前記樹脂層の前記分割領域を被覆する第1部分に、前記第1の面の側からレーザ光を照射して、前記第1部分における前記樹脂層を厚み方向に部分的に除去するレーザグルービング工程と、
前記レーザグルービング工程の後、前記第1部分に残存する前記樹脂層を第1のプラズマによりエッチングして、前記分割領域における前記第1の面を露出させる露出工程と、
前記分割領域における前記基板を前記第1の面の側から第2のプラズマによりエッチングして、前記基板から複数の素子チップを形成する分割工程と、を備え、
前記樹脂層は、第1樹脂層と、前記第1の面と前記第1樹脂層との間に配置される第2樹脂層と、を備え、
前記第2樹脂層の前記レーザ光の吸収率は、前記第1樹脂層の前記レーザ光の吸収率よりも小さい、素子チップの製造方法。 - 前記被覆工程の前に、前記第2の面をフレームに固定された保持シートに貼着する貼着工程を備える、請求項1または2に記載の素子チップの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018158477A JP7149517B2 (ja) | 2018-08-27 | 2018-08-27 | 素子チップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018158477A JP7149517B2 (ja) | 2018-08-27 | 2018-08-27 | 素子チップの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020035791A JP2020035791A (ja) | 2020-03-05 |
JP7149517B2 true JP7149517B2 (ja) | 2022-10-07 |
Family
ID=69668618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018158477A Active JP7149517B2 (ja) | 2018-08-27 | 2018-08-27 | 素子チップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7149517B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008098228A (ja) | 2006-10-06 | 2008-04-24 | Matsushita Electric Ind Co Ltd | 半導体チップの製造方法 |
JP2009033154A (ja) | 2006-12-05 | 2009-02-12 | Furukawa Electric Co Ltd:The | 半導体ウェハの処理方法 |
JP2015149385A (ja) | 2014-02-06 | 2015-08-20 | 株式会社ディスコ | ウェーハの加工方法 |
JP2018041935A (ja) | 2016-09-09 | 2018-03-15 | 株式会社ディスコ | 分割方法 |
JP2019176002A (ja) | 2018-03-28 | 2019-10-10 | 株式会社ディスコ | ウエーハの加工方法 |
-
2018
- 2018-08-27 JP JP2018158477A patent/JP7149517B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008098228A (ja) | 2006-10-06 | 2008-04-24 | Matsushita Electric Ind Co Ltd | 半導体チップの製造方法 |
JP2009033154A (ja) | 2006-12-05 | 2009-02-12 | Furukawa Electric Co Ltd:The | 半導体ウェハの処理方法 |
JP2015149385A (ja) | 2014-02-06 | 2015-08-20 | 株式会社ディスコ | ウェーハの加工方法 |
JP2018041935A (ja) | 2016-09-09 | 2018-03-15 | 株式会社ディスコ | 分割方法 |
JP2019176002A (ja) | 2018-03-28 | 2019-10-10 | 株式会社ディスコ | ウエーハの加工方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020035791A (ja) | 2020-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7142236B2 (ja) | 素子チップの製造方法 | |
JP6994646B2 (ja) | 素子チップの製造方法 | |
US10923357B2 (en) | Element chip and manufacturing process thereof | |
CN107180789B (zh) | 元件芯片及其制造方法 | |
US10147646B2 (en) | Manufacturing process of element chip | |
US11189480B2 (en) | Element chip manufacturing method | |
JP2019114712A (ja) | 素子チップの製造方法 | |
US20170263525A1 (en) | Element chip and method for manufacturing the same | |
JP7149517B2 (ja) | 素子チップの製造方法 | |
JP7281709B2 (ja) | 素子チップの製造方法 | |
JP7281741B2 (ja) | 素子チップのスムージング方法および素子チップの製造方法 | |
JP7316638B2 (ja) | 樹脂組成物、樹脂被覆基板および素子チップの製造方法 | |
JP7170261B2 (ja) | 素子チップの製造方法 | |
US9941167B2 (en) | Method for manufacturing element chip | |
JP7390615B2 (ja) | 樹脂塗布装置、樹脂膜形成方法ならびに素子チップの製造方法 | |
JP6624590B2 (ja) | 素子チップの製造方法 | |
JP7296601B2 (ja) | 素子チップの洗浄方法および素子チップの製造方法 | |
JP7213477B2 (ja) | 素子チップの製造方法 | |
JP7382578B2 (ja) | プラズマ処理方法および素子チップの製造方法 | |
JP2019160883A (ja) | 素子チップの製造方法 | |
US11817323B2 (en) | Etching method and element chip manufacturing method | |
JP2022082361A (ja) | 素子チップの製造方法、およびプラズマ処理方法 | |
JP2020188154A (ja) | 樹脂組成物、樹脂被覆基板および素子チップの製造方法 | |
JP2017163072A (ja) | 素子チップおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220915 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7149517 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |