TW200818287A - Method for fabricating semiconductor chip - Google Patents

Method for fabricating semiconductor chip Download PDF

Info

Publication number
TW200818287A
TW200818287A TW096137410A TW96137410A TW200818287A TW 200818287 A TW200818287 A TW 200818287A TW 096137410 A TW096137410 A TW 096137410A TW 96137410 A TW96137410 A TW 96137410A TW 200818287 A TW200818287 A TW 200818287A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
film
semiconductor
boundary
plasma
Prior art date
Application number
TW096137410A
Other languages
English (en)
Inventor
Kiyoshi Arita
Hiroshi Haji
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Publication of TW200818287A publication Critical patent/TW200818287A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B23K2103/42—Plastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Description

200818287 九、發明說明： 【發明所屬之技術領域】 本舍明係關於一種半導體晶片之製造方法，其用於藉由 經由使用電漿分割（piasma dicing)切開半導體晶圓來製 造半導體晶片。 • 【先前技術】 種J造半導體之相關技術方法，包括在半導體晶圓之 6電路圖案形成表面上形成複數個半導體元件，及隨後以機 、械方式切開（切割）該半導體晶圓，以便使該等半導體元件 相互分離。藉由含環氧樹脂之液體黏著劑，將製造出的半 導體晶片黏結至引線框、基板及其類似物。然而，近來已 ，用易於結合薄的半導體晶片被加工之被稱為晶粒黏附 薄膜（DAF，die attach film)之薄膜形黏著劑。 在半導體晶圓之機械分割前，將晶粒黏附薄膜附著至半 導體晶圓之後表面（亦即，與電路圖案形成表面相反之表 (/面）’且連同半導體晶圓一起將其以機械方式切開。為此， 切開的半導體晶片的每一個具有大小基本上與半導體晶 片相等之晶粒黏附薄膜，且該等半導體晶片可照原樣被黏 結至引線框、基板及其類似物。 電襞分割是一種不會將負載強加於半導體晶圓上之分 割技術’近來受到關;主’作為能在一已被減少至數十微米 或大約數十微米之厚度的半導體晶圓上執行分割操作，而 不會將彎曲、翹曲及類似現象強加於半導體晶圓上的技 術。電漿分割包括在形成於半導體晶圓上之抗餘薄膜中形 312XP/發明說明書(補件)/96] 1/96137410 200818287 成劃分半導體元件之邊界溝槽’及藉由含氟氣體電聚來钱 刻（雕刻）經由邊界溝槽而暴露的半導體晶圓之表面，藉以 將半導體晶圓分成數個半導體晶片。除了藉由曝光來“印 遮罩圖案（半導體元件之中的邊界（鄰近的半導體元件之 中的區域）將被蝕刻成該遮罩圖案）及對因此被曝光之遮 罩圖案進行顯影的光微影方法之外，結合邊界溝槽之形 成，已知一種藉由發射雷射束至半導體元件之中的邊界來 切割抗蝕薄臈之方法（專利文獻丨）。由於後一種方法不需 要使用昂貴的曝光轉印裝置，所以可以低成本進行電漿$ 割。亦已提議使用晶粒黏附薄膜代替抗蝕薄膜（專利文獻 [專利文獻 1] JP-Α-2005-1 91 039 [專利文獻 2] JP-A-2006-21 0577 [專利文獻 3] JP-A-2005-203401 [專利文獻 4] JP-A-2005-294535 【發明内容】 附π吕之，當晶粒黏附薄膜被暴露至處於】〇〇它或更高 之酿度下的尚溫環境時，固化反應通常繼續進行，於是， 溥膜並不展示出作為黏結劑（b〇nding )之足夠功 能。為此，如專利文獻2中描述的在執行電漿分割前對半 導體晶圓之附著不被實現。同時，當試圖藉由晶粒黏附薄 膜^使被電漿分割之半導體晶片經受黏結時，在藉由電漿 =將半導體晶圓分成半導體晶片之片段後，將晶粒魏附 4膜之小片段附著至半導體晶片的每一個，且必須將晶粒 312xp/發明說明書(補件)/96·11/96137410 7 200818287 黏附薄膜之因此被附著之小片段成形為半導體晶片之大 小。然而，附著至微小半導體晶片的晶粒黏附薄膜之小 段的準確成形極其困難，且在基本上完成涉及晶粒黏附薄 膜之使用的電漿分割與黏結的過程中已遇到困難。 衣釭^間引起的）有機化合物對用於電漿處理之真空腔 之$染的問題，且針對該問題之措施已成為急切的需:。 因此’本發明旨在提供—種半導體晶片之製造方法，其 =成f甘及晶粒黏附薄膜之使用的電漿分割與黏結成為 成:可能:使防止在用於電浆處理之真空腔室内部的污染 :據本發明’一種半導體晶片之製造方法包含 Γ: 於在與一半導體晶圓之一電路圖案形成表面相 係由一形ΐ表面上設置一薄膜層作為遮罩，該薄膜層 嘍、古？固疋至該遮罩形成表面之晶粒黏附薄膜及-==至該晶粒黏附薄膜之外表面之财熱薄膜形成；一 層中形二：二：，其在設置於該半導體晶圓上之該薄膜 二曰圓之槽’該等邊界溝槽用於劃分形成於該半導 二i體5曰T圖案形成表面上之半導體元件’而因此使 ⑼j 一表面經由該等邊界溝槽被暴露；及一電 驟其藉由含氟氣體電漿來蝕刻經由該等邊界溝 ^而暴露的料導體晶圓之該表面 溝槽將該半導體晶圓分為半導體晶片。者以故界 種半V體晶片之製造方法可包括：在一遮蔽步 312XP/發明說明書(補件)/96·1ι/96ΐ3侧 8 200818287 驟前’將一用於保譆兮望& # 一 、 隻μ等半V體7G件之保護膜附著至該半 導體晶圓之該電路圖案形成表面上；在該電漿蝕刻步驟 後’將-晶粒黏結帶附著至該薄膜層之一外表面；及自該 半導體晶圓之該電路圖案形成表面移除該保護膜。 另外：一種半導體晶片之製造方法可包括：在該電襞姓 刻步驟後’執仃關於_黏著強度減小步驟之處理，該黏著 ，度減小步驟用於減小作用於一晶粒黏附薄膜與 溥膜之間的黏著強度。 … 另外種半導體晶片之製造方法可包括：在自該半導 圓=!路圖案形成表面移除該保護膜後，執行關於 该黏者強度減小步驟之處理。
另外’-種半導體晶片之製造方法可包括由—U 成該耐熱薄膜。 ^办 另外，-種半導體晶片之製造方法 槽形成步驟中，藉由姐U…杰 Μ透界溝 —兮斤▲田 、、工由使用由射束而切割該薄膜層來執 仃忒寺邊界溝槽在該薄膜層中的形成。 另外，-種半導體晶#之製造方法可包括：在該邊 π化（surface sm〇〇thing)步驟之處理，該邊界 ;:二：滑：步驟用於藉由氧氣電漿或含有氧氣作為主 要成伤之軋脰混合物之電漿來使形成 等邊界溝槽的表面平滑化。 ㈣以_中之該 根據本發明，在與一半導體晶圓之一 相反的該遮罩形成表面上設置一薄膜層作為;案罩== 312XP/發明說明書(補件)/96-11/96137410 9 200818287 層由肖被固定至一遮罩形成表面之晶粒黏附薄膜及一 待被附著至該晶粒黏附薄膜的一外表面之耐熱薄膜形 成’士且使该半導體晶圓經受電漿蝕刻。在電漿蝕刻得以完 成，間點上，大小基本上與該半導體晶片相等的該晶粒黏 附缚膜保持附著至該等半導體晶片的每一個。因此，根據 =發明’不必如相關技術中般在電漿分割後將晶粒黏附薄 艇之小片段附著至半導體晶片或者使因此被黏附之晶粒 r 薄膜進-步成形為半導體晶片之大小。在電裝韻刻步 驟後，半導體晶片可照原樣被黏結至引線框、基板及其類 似物，只要黏著力作用於晶粒黏附薄膜與耐熱薄膜之間即 可。因此，可同時執行涉及晶粒黏附薄膜4 分割與黏結。 又扣幻电水 在移除对熱薄膜後，為雷將& — 在電漿蝕刻中被用作遮罩之晶粒勒 附溥膜照原樣被用作引線框、基板及其類似物之黏著劑名。 二’對於相關技術電漿分割而言不可缺少的抗蝕薄膜之 真空腔室之内.部的污毕，否則將^止在用於電聚處理之 間引起該污染。〃、]將在抗餘薄膜之移除過程期 【實施方式】 料考圖式在下文描述本發明之—具 :1及圖2描述在實施本發明之-具體例的半導趙= 製造方法時所使用的一雷射I 日日片之 處理裝置30之組態。束機械加工裝置10及一雷射 晶圓固持 在圖1中，雷射束機械加工農置10包括： 312ΧΡ/發明說明書(補件)/96_11/9613741〇 200818287 部分11 ’其用於將兔+ 平位置’· 一移動板;、广件之半導體晶圓1固持於水 持部分U上方之抬^=皮以可移動方式設置於晶圓固 機…其被固定至移=發射部*13及一相 動該移動板12;;t二 機構15,其用於移 部分13產生雷射束· ^心刀16,其用於使雷射發射 構15之驅動及由Ϊ射：=17,其用则^ -辨認部㈣，其用於:據二執行的雷射束之產生； 半導體晶ΙΜ之位置I據獲之影像來辨認 操作 ''輸入部分19，其用於將 刼作信號及輸入信號賦予至控制部们7。 、、 曰曰圓固持部分u具有—固定_固持工具，諸如，直空爽 X其用於將半導體晶圓1固定地固持於晶圓固持部分之 上表面上，且丰導鹽曰圓!姑， ¥體曰曰圓1糟由該固定-固持工具被固定 地固持’並且其經受雷射機械加工的上表面係向上定向 的。移動板12之移動由控制部分Π藉由移動機構15控 (； X且固定至移動板12之雷射發射部分13及相機⑷皮 在半導體晶圓1上方三維地移動。雷射產生部分16使雷 射發射部分13在控制部分17之控制下產生雷射束i3a田 且由雷射發射部分13產生之雷射束…被向下輕射。相 機14藉由紅外輻射而捕獲位於緊靠在相機下方的位置處 之半導體晶圓1之影像。辨認部分18根據由相機Μ捕獲 之影像來辨認半導體晶圓i之位置，且將因此而獲得的^ 於半導體晶圓1之位置資訊傳輸至控制部幻7。根據自 辨認部分18所傳輸之關於半導體晶圓J的位置資訊，控 312XP/發明說明書(補件)/96-11/96137410 n 200818287 制17確疋半導體晶圓1與雷射發射部分13之間的 置關係，且计异將要藉由由雷射發射部分13發射之* 束13a來照射之位置。操作一輸入部分19提供控制二八 17用於移動機構15之操作信號、關於雷射產 刀 之操作之輸入信號，及其類似信號。 16 \ 在圖2中，一電漿處理裝置3〇係由下列各物建置而 一真空腔室31 ; -下部電極32及一上部電極33 極係設置於該真空腔室一高頻電源部分34，：； 於將南頻電壓施加至下部電極32 ;—冷卻單元Μ，其 於使冷卻劑在下部電極32内循環；一氣體饋送通道％， ”自上电極33之内部延伸至真空腔室31之外部，且i 在真空腔室31外部分又；—氧氣饋送部分37， ^ =的氣體饋送通冑36之—分支通道（下文中被用作第 刀支通道36a); —含氟氣體饋送部分38，其連接至八 又的氣體饋送通道36《另―分支通道（下文中被用作= -分支通道36b);-第—打開_閉合閥39及一第 速率控制閥/◦，其係置放於第一分支通道36a中之任^ 點處，及一第二打開-閉合閥41及-第二流動速率控制閥 42,其係置放於第二分支通道_中之任㈣處。 真空腔室31之内部為用於使半導體晶圓1經受電衆處 ，之封閉空間。下部電㉟32係按以下方式定位於真空腔 至31内.用於固持半導體晶圓丨的下部電極之表面被向 上定向；並且上部電極33係按以下方式定位：在下部電 極32上方，上部電極夕下主 序之下表面面向下部電極32之上表面。 312ΧΡ/發明說明書(補件)/9641/9613741() 12 200818287 持機槿r去夾现—砰電吸收機構及其類似物所建置之晶圓固 持枝構（未圖示）及由雷紹餘 置於材=成之環形框32a被設 .,.^. 、半導體晶圓1按以下方式 得晶圓之周圍由框32“二g ”面被向上定向，且使 定於下部電極32之=，且猎由晶圓固持機構而被固 亦:可採用含有氧氣作為主要成份之 =封於氧氣饋送部分37中。當第—打開_閉 ） 即，第二打開—閉合間4"皮閉合)時，藉由第一分 =道36a及氣體饋送通道36供應氧氣至上部電極犯。 措^周整第-流動速率控制閥4〇之打開程度，調節自氧 „7供應至上部電極33的氧氣之流動速率。此 夕’含虱氣體（例如，六氟化硫（SFe)及其類似物）被 =含鼠氣體饋送部分38中。當第二打開一閉合闕Ο ^打 U、17，第一打開-閉合閥39被閉合）時，藉由第二分 通道j6b及氣體饋送通道36供應含氟氣體至上部電極 33。糟由調整第二流動速率控制閥42之打開程度，調『 、、:：氟氣體饋送部分38供應至上部電極33的含氟氣體二 一平板狀多孔板33a被設置於上部電極33之下表面 ^。藉由多孔板33a將藉由氣體饋送通道36而供應^ 氣及含氟氣體均勻地喷灑於下部電極32之上表面上。羊 接下來，將參考圖3至圖6中所示之描述性流程圖及圖 7中所示之流程圖來描述半導體晶片之製造方法。在圖以 312ΧΡ/發明說明書(補件)/96-11/96137410 n 200818287 中、在半導體晶圓1之電路圖案形成表面la上形成複數 個半導體元件2，且可將兮耸车道麟一 ... 且J將。哀4丰導體7〇件2分為複數個半 導體晶片，只要切開鄰近的半導體元件2之中的邊界部分 (鄰近的半導體元件2之中的區域）即可。 為了由半導體晶圓1製造半導體晶片，如圖3β所示， 將薄片形保護膜（例如，UV帶）3附著至半導體晶圓】之電 路圖案形成表面la(圖7中所示之保護膜附著步驟）。
^如圖3C中所示，在完成關於保護膜附著步驟S1之處理 後，藉由使用研磨裝置5G來研磨半導體晶圓i之後表面 (即與私路圖案形成表面la相反之表面）（圖7中所示之 後表面研磨㈣S2)。研磨裝f 50係、由下列各物建置： /疋轉台5卜半導體晶圓1係按該半導體晶圓之後表面 係向上定向之方式置放於該旋轉台51之上表面上；及一 研磨頭53，其係裝設於旋轉台η上方且研磨布52附著 至其下表面。藉由研磨頭53推動研磨布52使其與半導體 曰曰圓1之後表面相抵（如由圖3C中所示之箭頭a指示）， 且在使旋轉台51及研磨頭53圍繞垂直軸旋轉（如由圖3C 中所示之前頭B及C指示）的同時，使研磨頭53在水平平 面内擺動（如由圖3C中所示之箭頭d指示）。結果，需要 由於對後表面之研磨而厚度減小為約1〇〇 至3〇 之半導體晶圓1(圖3D)。 如圖4A中所示’在完成關於後表面研磨步驟S2之處理 後，在與半導體晶圓1之電路圖案形成表面la相反的遮 罩形成表面lb(亦即，半導體晶圓1之後表面）上設置一 312XP/發明說明書(補件)/96-11/96137410 14 200818287 6作為在稍後將描述之電毁 之遮罩（圖7中所示遮蔽步驟S3)，該薄膜層6^ = 固定至遮罩形成丰而K θ， 得朕續〇你由待被 著至令曰之日日粒黏附薄臈4及充當待被附 成；;：!：附溥膜4之外表面的耐熱薄膜之UV帶5形 φ 0A Uy ^ , 將/、有先前被附著至其外表 =:曰：黏附薄膜4附著至半導體晶圓1。首 ^付者至晶粒黏附薄膜4之外表面。 在元成關於遮蔽步驟qcj > @ *於雷射束機械加處之理/二:導體晶圓1置 時，其上設置有薄膜層6的二：曰固圓固寺二上。此 ,,_ 丁守股日日回1之表面被向上定 ° σ圖4β及圖4C中所示，將雷射束^ 3鲈射5键“ δ:;導體元件2之令的邊界部分(亦即，；近的半= ί# 6 ^的區域）上’而因此㈣位於邊界部分中之薄 因此’在薄膜層6中形成劃分半導 界溝槽7(圖7中所示之邊界溝槽形❹驟⑷。邊 4::力射束…相對於半導體晶圓1移動的同時，執行 曰射_加1。關於邊界溝槽7 加工，置…作資料健存部 儲存於工作轉儲存部分2G中之㈣而移動 :辨二二V:。具體言之’控制部分17藉由相機14 及辨⑽邛刀18比較被雷射束13a照射之 n2X^^mmmmm/96A\mni4i〇 :二_部分20中之關於邊界溝槽7之位置= 女以下方式驅動該移動機構15:被雷射束…照射之 15 200818287 位置沿著儲存於工作資料 動。關於邊界溝槽7之寬度=20 =的邊界溝槽7移 部分20中。當使雷射束發工作資料儲存 控制部分雷射束…時， 調整雷射束13a之束大Π射部分13之輸出按以下方式 你俨艄丨认 只際形成的邊界溝槽7之寬产 k付稍小於儲存於工作資 心見度 之寬度。 、 存邛为中的邊界溝槽7 :完成關於邊界溝槽形成步驟s4之處理後， 故械加工裝置1 0之晶圓固持八 ..... m ll ^ x 、σ刀1 1移除半導體晶圓1 ; 將口此被移除之半導體晶圓 H Ή向.、， 圓戟運至電漿處理裝置30之真 工腔至31内；並且將半導妒曰 ,^ ^ u . ^體_圓1固定至下部電極32之 π ' 7中所不之晶圓载入步驟S5)。此時，i上
If ^膜層6的半導體晶圓！之表面被向上定向，、
。亥Ρό 4又，邊界溝槽7之經I 肋τ 1目日丨w w Λ田射處理之表面呈現尖鋸齒 狀不規則形狀。術語「邊界溝 ^ , 0 遌介/霉槽7之表面」意謂由於藉由 由射束13a切割薄膜層6而產生的％ m a 彳座生的溥Μ層6之兩個互相對 置的切割表面6 a及經由邊w、、鲁姚 ’冓4曰7被暴露且在兩個切割 之間的半導體晶圓1之表面(見圖K中之部分 大圖）。邊界溝槽7之表面呈現鋸齒狀不規則形狀之原 口，因為：由於藉由脈動雷射束…切割薄膜層6，不規 =分6b出現在切割表面6a中；因為在對薄膜層6之切 ，間飛濺的溥膜層6之殘渣6c黏著至邊界溝槽7之表 面，及其類似原因（圖8A)。 當在該狀態下立即執行電毁餘刻時，半導體晶片之切割 312XP/發明說明書(補件)/96-11/96137410 16 200818287 =3為鑛齒狀’且有可能引起應力集中。因此，* + ¥體日日圓1被載運至真空腔 田 刻前，在邊界凹槽形成牛 ^ 订電漿蝕 界溝槽7之表面係定不規則形狀的邊 平滑化（圖7 31 Mm氣電毅 ’、邊界凹槽表面平滑化步驟S6)。 在邊界溝槽表面平滑化步驟 合閥-同時閉合電黎處理衷置 且自氧氣饋送部分37供應氧氣至上部電極33: 體晶^多孔板W將氧氣被自上部電極33噴灑於半導 而因此將▲ 4 I面上。在此狀態下驅動高頻電源部分34， 而因此將尚頻電壓施加至下部電極32，於是，氧 二下部電極32與上部電極33之間展開_。氧； 電漿P〇為有機物皙，g阳^^ ^
及圖8B)。 口此使邊界溝槽7之表面平滑化⑽5B —具體言之’藉由以下措施使邊界溝槽7之表面平滑化 :由氧氣(或者含有氧氣作為主要成份之氣體混合物)電 水P。’自邊界溝槽7之表面移除不規則部分6b(薄膜層6 之兩個相互對置的切割表面6a);移除黏著至邊界溝样7 之表面的薄膜層6之殘潰6c;及使邊界溝槽7之表面^的 不規則部分6b(兩個相互對置的切割表面⑻均勻，而因 此增加不規則部分61)之不規則性之間的週期C見® 8B^ 在藉由氧氣電漿使邊界溝槽7之表面平滑化之週期期 間’驅動冷卻單元35以使冷卻劑在下部電極32内猶環， 312XP/發明說明書(補件)/96·11/96ΐ3觸 1? 200818287 藉以防止半導體晶圓i之溫度增加，否則電聚之熱量 致半導體晶圓1之溫度增加。 ' 薄膜層6被暴露於氧氣電聚P。㈣間週期愈長，薄膜 層6之焚化進程愈快。然而，在邊界溝槽 、 n:6之邊界溝槽7之表面平滑化所需的最 週二。作為暴露時間之指標’薄膜層6 。=帶«被移除大Μ ”至3心量的時間週=較 在完成關於邊界溝槽表面平滑化步驟s =氣體之電裝執行電製韻刻，其用於沿著邊界溝槽猎 7 體晶圓1分開為半導體晶片(圖7中所示之電聚餘 ;:S?)。此時，設置於半導體晶圓1上的薄膜層6充 時J =刻步驟S”，打開第二打開_閉合闕ο，同 /打開閉合閥39仍然自OPEN位置切換至close位 ::二含果氟氣體自含氟氣體饋送部分38供應至上部 ⑼麗於半導體晶二m氣體自上部電極 :頻_分3…此將高表二 由於因此而展開的人A > 槽7被吴露且由既就體之電裝Pf韻刻經由邊界溝 被暴路且㈣製成的半導體晶ill之表面1C，所以 312聊發明說明書(補件)/96·11/9613741〇 μ 200818287 藉由一操作而沿著邊界溝槽7切開半導體晶圓丨，於是， 產生複數個半導體晶片1’（圖5D)。在正由含氟氣體㊉ 漿Pf蝕刻半導體晶圓i之表面lc的中途，驅動冷卻單2 35以使冷卻劑在下部電極32内循環，藉以防止半導體晶 圓1之溫度增加，否則電漿之熱量將導致半導體晶圓丨之 溫度增加。 Γ___ 由於在先前步驟（邊界溝槽表面平滑化步驟S6)中，已 使邊界溝槽7之表面平滑化’因此藉由電漿偏4而形成的 半導體晶® 1之切割表面(即’半導體晶片i，之侧表面) 變得平坦。另外，由於電隸刻自被用作開始點的邊界溝 槽7進行，因此被切開的半導體晶片丨，的每一個的大小 變得基本上與附著至每一半導體晶片i，之晶 4相等。 在完成關於電漿蝕刻步驟S7之處理後，將半導體曰圓 K亦即’藉由保護膜3仍然連接在—起之被切開的半^ 晶片Γ)自真空腔t 31載運出（圖7中所示之晶圓載出步 驟S8)。在自真空腔室31载運出半導體晶圓工後，按以 下方式定位半導體晶圓1 :保護膜3所附著至的晶圓之一 側面向上（如圖6A中所示）’且將晶粒黏結帶8附著 二圓之下表面上之UV帶5(圖7中所示之黏結帶附著步驟 ) 〇 在完成關於黏結帶附著步驟S9之卢：w a 一 孙Μ之處理後，如圖6β中所 示’藉由拉動而移除附著至半導妒曰 卞夺篮日日回1之電路圖案形成 表面la的保護膜3(圖7中所示 千小风 I保邊膜移除步驟s 10 )。 312XP/發明說明書(補件)/96-11/96137410 19 200818287 、:果，將大小基本上與半導體晶片Γ相等之 膜4設置於每一半導體晶片1，之下表面上（亦即’半導二 晶圓1之後表面）。由於作用於晶粒黏附薄膜4ιυν、
之，的黏著強度及作用於υν帶5與晶粒黏結帶8 J 黏著強度’藉由晶粒黏附薄膜4將半導體晶片 晶粒黏結帶8之上表面上。 U倚於 在完成關於保護膜移除步驟S1G之處理後，減小 、晶粒黏附薄膜4與耐熱薄臈⑽帶5)之間的黏著軲 著強度減小步驟S⑴。如結合本具體例所描述心： 當耐熱薄膜為UV帶5時，藉由使㈣帶5暴露於uv輻射 而執^在黏著強度減小步驟su中用於減小作用於晶粒 黏附溥膜4與耐熱薄膜之間的黏著強度之處理。在黏 度減小步驟sii中，減弱作用於晶粒黏附薄膜4上的訂 帶5之黏著強度，且可容易地使具有設置於其下表面上的 晶粒黏附薄膜4之各別半導體晶片i，與晶粒黏結帶8分 開半$體晶片1 --其具有晶粒黏附薄膜4且其可已與 晶粒黏結帶8分開（如上文所提及）__係由未說明之拾取 機構拾取且被黏結至引線框、基板及其類似物。 如上文所提及，在本具體例的半導體晶片之製造方法 下，/在與半導體晶圓1之電路圖案形成表面la相反的遮 罩形成表面lb上設置薄臈層6作為遮罩，該薄膜層6係 由待被固疋至遮罩形成表面j b之晶粒黏附薄膜4及充當 =被附著至該晶粒_賴4之外表㈣耐熱薄膜之& 帶5形成’·且使該半導體晶圓！經受電漿飿刻。在完成關 312XP/發明說明書(補件)/96-11 /9613741 〇 2〇 200818287 半導= S/之處理時之時間點上，大小基本上與 駚-曰曰片1相等之晶粒黏附薄膜4仍然 :體晶片Γ的每一個。因此，根據本具體例的半導= 牛泠體日日片或者使因此被黏附 之曰曰粒黏附缚膜進一步成形為半導體晶片之大
S7 i，半導體晶片可照原樣被黏結至引線框、 基二及其類似物，只要黏著力作用於晶粒黏附薄膜4與 π之間即可。因此，可同時執行涉及晶 之使用的電漿分割與黏結。 辱膜 在移除耐熱薄膜⑽帶5)後，在電㈣虫刻㈣S7中被 :作遮罩之晶粒黏附薄膜4照原樣㈣作引線框、基板及 八類似物之黏著劑。因此’對於相關技術電襞分割而言不 可缺少的抗蝕薄膜之移除（灰化）步驟成為不必要，且可防 士在：於電漿處理之真空腔室31之内部的污染，否則在 抗蝕薄膜之移除過程期間將引起該污染。 本具體例的半導體晶片之製造方法之主要特徵在於，使 用UV帶5’同時將黏結至外表面的晶粒黏附薄膜4用作 由於晶《附薄膜4通常易受熱的損壞，且在暴露於 80 C或更高的溫度環境時，並不展示出作為黏結劑之足夠 功能，因此並不設想在高溫環境中實踐的將晶粒黏附薄膜 用作電漿㈣之遮罩。然而，本專利中請案之發明者發 現’即使在高溫環境中執行的電隸刻期間，亦可將晶^ 312XP/發明說明書(補件)/96-11/96137410 21 200818287 黏附薄膜4之溫度保持在等於或低於8(rc之溫度下，只 要附著至半導體晶圓1的晶粒黏附薄膜4之外表面包覆有 =熱薄膜（為實例之UV帶5)即可，且最終完成本發明。 猎由用UV帶5包覆晶粒黏附薄膜4，可防止晶粒黏附薄 膜4達到8G C或更⑤之高溫。然而，如結合本具體例所 描j，只要藉由冷卻單元35冷卻半導體晶圓1，便可更 可罪地防止晶粒黏附薄膜4之溫度增加。 如在本具體例的半導體晶片之製造方法之情況下，只要 在遮蔽步驟S3前，將用於保護半導體元件2之保護膜3 附著至半導體晶圓1之電路圖案形成表面la;在電聚韻 刻步驟S 7後，將晶粒黏結帶8附著至薄膜層6之外表面. 且自半導體晶圓i之電路圖案形成表面la移除保護’ :了藉由保護膜3更可靠地保護製造於電路 成 之半導體元件2。料，即使在移除賴 錯由晶粒黏結冑8，仍可共同地加1半導體晶片卜 此在刀告J後，可容易地加工半導體晶片1，。 才基板及其類似物時，用於晶粒黏結目的之黏 例之晶粒黏附薄⑮4)變為流體化的，：沿著 + V脰日日片之侧表面蔓延至上表面，其又 者 導體晶片之電子組件安裝裝；合取半 半導體晶片之減小，該問題變得=皮7太之問題（結合 導體晶片之製造方法下，將晶二= 露於雷射束或電榮。因此，固化反應在周邊;:= 312XP/發明說明書(補件)/96-11/96137410 22 200818287 ::進:二周邊得以固化得比中心部分中硬。由於此等 ^延=粒黏結期間黏著劑由於過度流體化而向 上哭之，且可解決相關技術之問題。 至此已描述本發明之較佳具體例， 描述之綱。舉例而言，在先前具體例中月== ;3二膜々6,而因此產生邊界溝槽7。亦可採用— 種猎由南速旋轉之圓盤形刀片來切割薄膜層6之方法。秋 :溝=雷射束13a之情況相比’在該方法下，隨著邊 =槽之數目增加，生產率卻變差。因此，如結合具體例 所祸述的雷射束13a之利用係較佳的。 只要薄膜層6(亦即，晶粒黏附薄膜4及耐熱薄膜）可由 ^材料形成，邊界溝槽7便亦可甚至藉由練影方法而 ’、在孩方法下，遮罩圖案—其中，蝕刻半導體元件2 之中的邊界區域（亦即，鄰近的半導體元件2之中的區 域）一被經由曝光而轉印至抗蝕薄膜上且被顯影。然而 (自避免昂貴曝光裝置之必要性的觀點看，結合先前呈體例 所描述的雷射機械加工方法可被稱為較佳的。在雷射機械 加工之情況下，如先前所提及，邊界溝槽7之表面呈現為 銳角的鋸齒狀之不規則形狀。因此，較佳地在邊界溝槽形 成步驟S4與電漿蝕刻步驟37之間實踐關於邊界溝槽^面 平π化步驟S6之處理，該邊界溝槽表面平滑化步驟％用 於藉由氧氣電漿或含有氧氣作為主要成份之氣體混合物 之電漿來使形成於薄膜層6中之邊界溝槽7的表面平滑 312XP/發明說明書(補件)/96-11/96137410 23 200818287 在先前具體例中，UV帶被用作待被附著至晶粒黏附薄 Μ 4之外表面的耐熱薄膜。然而，其原因在於肝帶且有 在電漿蝕刻期間在高溫環境，充分地耐受含氟氣體之電 滎以及容易地藉由簡單方法（諸如，暴露於肝輻射）減小 作用於晶粒黏附薄膜4與uv帶之間的黏著強度的能力之 •特徵。因此，不同於UV帶之帶亦可被用作耐熱薄膜，只 要該帶具有與UV帶5之特性相同的特性，且由以下材料 ^之組合形成：由可在高溫環境中耐受含氟氣體之電漿的材 、料（例如，含聚烯烴之樹脂、含聚醯亞胺之樹脂及其類似 物）形成之基底材料及黏著強度可藉由簡單方法（諸如，將 UV帶暴露於UV輻射）予以減小的黏著劑。 一要用於將晶粒黏結帶8黏結至薄膜層6之黏著劑係由 UV可固化材料形成，便可藉由暴露於肝輻射而增加作用 於晶粒黏結帶8與薄膜層6之間的黏著強度。因此，當在 保護膜移除步驟S10中移除保護膜3時，可防止半導體晶 C片Γ與晶粒黏結帶8分開。 曰曰 在前述具體例中，在保護膜移除步驟S10後執行關於黏 著強度減小步驟S11之處理。然而，只要半導體晶圓i已 被切開成各別的半導體晶片丨，，關於黏著強度減小步驟 S11之處理便未必跟在保護膜移除步驟sl〇後。當在保護 膜移除步驟si〇前實踐關於黏著強度減小步驟sii之處理 時’有可能在自半導體晶圓1之電路圖案形成表面1&移 除保護膜3時半導體晶片1，變得與晶粒黏結帶8分開。 在可此的程度上，在保護膜移除步驟0後執行關於黏著 312XP/發明說明書(補件)/96-11/96137410 〇4 200818287 強度減小步驟S11之處理。 可執行涉及晶粒黏附薄膜 亦可防P吉“ 的電漿分割與黏結，且 邛了防止真空腔室之内部的污染。 【圖式簡單說明】 二1二在本發明之具體例的半導體晶片之製造方法之 貝欠中所使用的-雷射束機械加工裝置之透視圖； :2為在本發明之具體例的半導體晶片之製造方法之 只欠中所使用的一電漿處理裝置之橫剖面圖； 圖3Α至圖3D為用於描述本發明之具體例的半導體晶 之製造方法之製程的視圖； 曰曰 圖4Α至圖4C為用於描述本發明之具體例的半導體晶 之製造方法之製程的視圖； 圖5A至圖5D為用於描述本發明之具體例的半導體晶 之製造方法之製程的視圖； 圖6A至圖6D為用於描述本發明之具體例的半導體晶 之製造方法之製程的視圖； 片 片 片 片 圖7為展示本發明之具體例的半導體晶片之製造方法 之製程程序的流程圖；及 圖8A及圖8B為展示在本發明之具體例的半導體晶片之 製造方法下所實踐的邊界溝槽之表面平滑化製程前以及 其後引起的邊界溝槽之表面變化的視圖。 【主要元件符號說明】 1 半導體晶圓 1 ’ 半導體晶片 312XP/發明說明書(補件)/96-11/96137410 25 200818287 la 電路圖案形成表面 lb 遮罩形成表面 lc 半導體晶圓之表面 2 半導體元件 3 保護膜 4 晶粒黏附薄膜 5 UV帶 6 薄膜層 6a 切割表面 6b 不規則部分 6c 殘渣 7 邊界溝槽 8 晶粒黏結帶 10 雷射束機械加工裝置 11 晶圓固持部分 12 移動板 13 雷射發射部分 13a 雷射束 14 相機 15 移動機構 16 雷射產生部分 17 控制部分 18 辨認部分 19 操作-輸入部分 312XP/發明說明書(補件)/96-11/96137410 26 200818287 k 20 工作資料儲存部分 30 電漿處理裝置 31 真空腔室 32 下部電極 32a 框 33 上部電極 33a 多孔板 34 南頻電源部分 35 冷卻單元 36 氣體饋送通道 36a 第一分支通道 36b 第二分支通道 37 氧氣饋送部分 38 含氟氣體饋送部分 39 第一打開-閉合閥 40 第一流動速率控制閥 41 第二打開-閉合閥 42 第二流動速率控制閥 50 研磨裝置 51 旋轉台 52 研磨布 53 研磨頭 A 箭頭 B 箭頭 312XP/發明說明書(補件)/96-11/96137410 27 200818287 C 箭頭 D 箭頭 Pf 含氟氣體之電漿 Po 氧氣電漿 312XP/發明說明書(補件)/96-11/96137410 28

Claims (1)

  1. 200818287 十、申請專利範園·· I一種半導體晶片之製造方法，其包含： -遮蔽步驟，其在與一半導體 面相反的-遮單形成表面上設置一薄膜乂 成表 薄膜層係由一待被固定至 、曰乍為一‘罩’該 膜及-待被附著至“罩成表面之晶粒黏附薄 膜形成； 曰粒黏附薄膜的-外表面之耐熱薄 Γ、 I / 溝槽形成步驟，其在設置於該半導體晶圓上之該 用於劃分形成於該半導體晶圓 二二^成表面上之半導體元件，而因此使該半導 心曰0之-表面經由該等邊界溝槽被暴露；及 以：Ϊ、ί:=Γ其藉由一含氟氣體之電漿㈣刻該等 曰而暴鉻的該半導體晶圓之該表面，而因此沿著 該等邊界溝槽將料導體晶圓分_半導體 2. 如申請專利範圍第i項之半導體晶片之製造方法，其 Ϊ遮敝步驟前’將一用於保護該等半導體元件之保護膜 附者至該半導體晶圓之該電路圖案形成表面上；在該電漿 蝕刻步驟後’將一晶粒黏結帶附著至該薄膜層之一外表 面；以及自該半導體晶圓之該電路圖案形成表面移除該保 護膜。 3. 如申請專利範圍第1項之半導體晶片之製造方法，其 中在該電裝韻刻步驟後，進行處理關於一黏著強度之減小 步驟’該黏著強度減小步驟用於減小作用於一晶粒黏附薄 膜與一耐熱薄膜之間的黏著強度。 312ΧΡ/發明說明書(補件 y96_11/961374l〇 29 200818287 4.如申请專利範圍第3項之半導體曰 中在自該半導體晶圓之該電路圖案/曰之製造方法，其 膜後，進行處理關於該黏著強度減小^步驟面移除該保護 >5.如申請專利範圍第丨項之半導體晶片之製 中該对熱薄膜係由一 uv帶形成。 σ /八 6·如：請專利範圍第！項之半導體晶片 中在該邊界溝槽形成步驟中，藉由 方法二、
    厚版層以進仃㈣邊界溝槽在該薄膜層中的形成。 7.如申請專利範圍第6項之半導體晶片之製造方法，其 中在該邊界溝槽形成步驟與該電㈣刻步驟之間進行處 理關於一邊界溝槽表面平滑化之步驟，該邊界溝槽表面平 滑化之步驟係用於藉由一氧氣電漿或一含有氧氣作為主 要成份之氣體混合物之電漿來使形成於該薄膜層中之該 等邊界溝槽的表面平滑化。 312ΧΡ/發明說明書(補件)/96-11/96137410
TW096137410A 2006-10-06 2007-10-05 Method for fabricating semiconductor chip TW200818287A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006274938A JP4544231B2 (ja) 2006-10-06 2006-10-06 半導体チップの製造方法

Publications (1)

Publication Number Publication Date
TW200818287A true TW200818287A (en) 2008-04-16

Family

ID=39137042

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096137410A TW200818287A (en) 2006-10-06 2007-10-05 Method for fabricating semiconductor chip

Country Status (7)

Country Link
US (1) US7767551B2 (zh)
EP (1) EP2038923B1 (zh)
JP (1) JP4544231B2 (zh)
KR (1) KR20090075772A (zh)
CN (1) CN101366113B (zh)
TW (1) TW200818287A (zh)
WO (1) WO2008044778A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8882953B2 (en) 2009-12-07 2014-11-11 Lg Display Co., Ltd. Method for fabricating cliché, and method for forming thin film pattern by using the same
TWI659488B (zh) * 2014-07-14 2019-05-11 國立研究開發法人產業技術總合研究所 Semiconductor process carrier

Families Citing this family (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023614B2 (ja) * 2006-08-24 2012-09-12 パナソニック株式会社 半導体チップの製造方法及び半導体ウエハの処理方法
JP2008134694A (ja) * 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの付加方法およびｒｆパウダー付加基体シート
JP2008134695A (ja) 2006-11-27 2008-06-12 Philtech Inc 基体データ管理システム
JP2008134816A (ja) * 2006-11-28 2008-06-12 Philtech Inc Ｒｆパウダー粒子、ｒｆパウダー、およびｒｆパウダーの励起方法
JP2008135951A (ja) * 2006-11-28 2008-06-12 Philtech Inc Ｒｆパウダー粒子、ｒｆパウダー、およびｒｆパウダー含有基体
JP2008136019A (ja) * 2006-11-29 2008-06-12 Philtech Inc 磁界結合装置および読取り装置
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
US8859396B2 (en) 2007-08-07 2014-10-14 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7781310B2 (en) 2007-08-07 2010-08-24 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7989319B2 (en) * 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8012857B2 (en) * 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP2009141024A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
US20110175209A1 (en) * 2010-01-18 2011-07-21 Seddon Michael J Method of forming an em protected semiconductor die
US9299664B2 (en) * 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
US9165833B2 (en) * 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US8384231B2 (en) 2010-01-18 2013-02-26 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
JP2012069747A (ja) * 2010-09-24 2012-04-05 Teramikros Inc 半導体装置およびその製造方法
WO2012074087A1 (ja) 2010-12-03 2012-06-07 株式会社 東芝 自動分析装置
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
USRE46339E1 (en) * 2011-03-14 2017-03-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US9126285B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US9129904B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8951819B2 (en) 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
US9721783B2 (en) * 2012-02-10 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for particle reduction in semiconductor processing
US20130249542A1 (en) * 2012-03-21 2013-09-26 Yang Zhao Foldable substrate
US8834662B2 (en) * 2012-03-22 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method of separating wafer from carrier
US8652940B2 (en) 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8748297B2 (en) 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
US8946057B2 (en) * 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US10186458B2 (en) * 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
US9048309B2 (en) 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8993414B2 (en) 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US8940619B2 (en) 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US9159574B2 (en) 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
JP6219565B2 (ja) * 2012-12-26 2017-10-25 株式会社ディスコ ウエーハの加工方法
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
TWI619165B (zh) 2013-03-14 2018-03-21 應用材料股份有限公司 以雷射及電漿蝕刻進行的基板切割所用的含非光可界定雷射能量吸收層的多層遮罩
US8883614B1 (en) 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US9105710B2 (en) 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9224650B2 (en) 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US9406564B2 (en) 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US9012305B1 (en) 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US8927393B1 (en) 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
US9236284B2 (en) 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US9130030B1 (en) 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
US20150255349A1 (en) 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9418894B2 (en) 2014-03-21 2016-08-16 Semiconductor Components Industries, Llc Electronic die singulation method
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8975163B1 (en) 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8999816B1 (en) 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
JP6366351B2 (ja) * 2014-05-13 2018-08-01 株式会社ディスコ ウェーハの加工方法
US9112050B1 (en) * 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9034771B1 (en) * 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9093518B1 (en) 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9385041B2 (en) 2014-08-26 2016-07-05 Semiconductor Components Industries, Llc Method for insulating singulated electronic die
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) * 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
JP2016076595A (ja) * 2014-10-06 2016-05-12 株式会社ディスコ エッチングマスクの形成方法
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US10692765B2 (en) 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9159624B1 (en) 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
KR102149775B1 (ko) 2015-11-09 2020-08-31 후루카와 덴키 고교 가부시키가이샤 마스크 일체형 표면 보호 필름
PT3376528T (pt) * 2015-11-09 2022-09-29 Furukawa Electric Co Ltd Fita de proteção de superfície de máscara integrada
CN113675131A (zh) * 2015-11-09 2021-11-19 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
JP6716263B2 (ja) * 2016-01-22 2020-07-01 株式会社ディスコ ウエーハの加工方法
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9852997B2 (en) * 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
JP6800213B2 (ja) * 2016-03-31 2020-12-16 古河電気工業株式会社 マスク一体型表面保護テープ
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
US10366923B2 (en) 2016-06-02 2019-07-30 Semiconductor Components Industries, Llc Method of separating electronic devices having a back layer and apparatus
JP6512454B2 (ja) * 2016-12-06 2019-05-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
JP6860429B2 (ja) * 2017-06-07 2021-04-14 株式会社ディスコ レーザ加工方法及びレーザ加工装置
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP6994646B2 (ja) * 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10535561B2 (en) 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
JP7149517B2 (ja) * 2018-08-27 2022-10-07 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11211247B2 (en) 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
US11784092B2 (en) * 2020-02-27 2023-10-10 Micron Technology, Inc. Disposing protective cover film and underfill layer over singulated integrated circuit dice for protection during integrated circuit processing
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5122449B2 (zh) * 1971-09-03 1976-07-09
JPS5838935B2 (ja) * 1975-02-07 1983-08-26 日本電気株式会社 ハンドウタイハクヘンノセイゾウホウホウ
JPS53121468A (en) * 1977-03-31 1978-10-23 Hitachi Ltd Manufacture for semiconductor device
JPS53147468A (en) * 1977-05-27 1978-12-22 Nec Home Electronics Ltd Production of semiconductor device
US5631190A (en) * 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
JP3991872B2 (ja) * 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
JP2005116739A (ja) * 2003-10-07 2005-04-28 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2005203401A (ja) 2004-01-13 2005-07-28 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
JP2005294535A (ja) 2004-03-31 2005-10-20 Sekisui Chem Co Ltd ダイアタッチフィルム付きｉｃチップの製造方法
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP4018096B2 (ja) * 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
TWI327340B (en) * 2004-10-07 2010-07-11 Showa Denko Kk Production method for semiconductor device
JP4554384B2 (ja) * 2005-01-27 2010-09-29 株式会社ディスコ ウェーハの分割方法
JP5023614B2 (ja) * 2006-08-24 2012-09-12 パナソニック株式会社 半導体チップの製造方法及び半導体ウエハの処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8882953B2 (en) 2009-12-07 2014-11-11 Lg Display Co., Ltd. Method for fabricating cliché, and method for forming thin film pattern by using the same
TWI659488B (zh) * 2014-07-14 2019-05-11 國立研究開發法人產業技術總合研究所 Semiconductor process carrier

Also Published As

Publication number Publication date
EP2038923B1 (en) 2012-03-07
KR20090075772A (ko) 2009-07-09
CN101366113A (zh) 2009-02-11
US7767551B2 (en) 2010-08-03
CN101366113B (zh) 2010-12-01
JP2008098228A (ja) 2008-04-24
EP2038923A1 (en) 2009-03-25
US20090004780A1 (en) 2009-01-01
WO2008044778A1 (en) 2008-04-17
JP4544231B2 (ja) 2010-09-15

Similar Documents

Publication Publication Date Title
TW200818287A (en) Method for fabricating semiconductor chip
TWI462167B (zh) 半導體裝置及其製造方法
TW200834702A (en) Method of manufacturing semiconductor chip
TW200837830A (en) Method of manufacturing semiconductor chip
US7960829B2 (en) Support structure for use in thinning semiconductor substrates and for supporting thinned semiconductor substrates
KR101504461B1 (ko) 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법
TWI446420B (zh) 用於半導體製程之載體分離方法
TWI627666B (zh) 晶圓之加工方法
TW200830392A (en) Manufacturing method of semiconductor chip
TW200426931A (en) Method for dicing wafer
JP2018046208A (ja) ウエーハの加工方法
US8753176B2 (en) Device for treating wafers on assembly carriers
JP2009176793A (ja) ウエーハの分割方法
TW200805471A (en) Method of manufacturing semiconductor device
CN110323182A (zh) 板状物的加工方法
JP2018041765A (ja) ウエーハの加工方法
JP2015095509A (ja) ウェーハの加工方法
JP5840003B2 (ja) ウエーハの加工方法
TW201501222A (zh) 半導體晶片之製造方法
JP2004296740A (ja) 固体撮像装置及び固体撮像装置の製造方法
TWI782189B (zh) 剝離方法
JP2007005366A (ja) 半導体装置の製造方法
JP2009239195A (ja) 半導体装置の製法
JP2020061494A (ja) ウェーハの加工方法
JP2021002625A (ja) パッケージデバイスチップの製造方法