CN107527865A - 半导体管芯切割方法 - Google Patents

半导体管芯切割方法 Download PDF

Info

Publication number
CN107527865A
CN107527865A CN201710454489.3A CN201710454489A CN107527865A CN 107527865 A CN107527865 A CN 107527865A CN 201710454489 A CN201710454489 A CN 201710454489A CN 107527865 A CN107527865 A CN 107527865A
Authority
CN
China
Prior art keywords
semiconductor crystal
crystal wafer
face
tube core
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710454489.3A
Other languages
English (en)
Inventor
M·J·塞顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN107527865A publication Critical patent/CN107527865A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本公开描述了半导体管芯切割方法。具体实施方式可以包括：提供半导体晶圆，所述半导体晶圆包括位于所述半导体晶圆的第一面上的多个管芯，其中所述多个管芯包括期望的厚度。所述方法可以包括从所述半导体晶圆的所述第一面将多个沟槽蚀刻到所述半导体晶圆中，其中所述多个沟槽位于所述多个管芯的周边附近。所述多个沟槽的深度可以大于所述多个管芯的所述期望的厚度。所述方法可还包括将所述半导体晶圆的所述第一面安装到带上，减薄所述半导体晶圆的第二面，在减薄所述第二面的同时暴露所述多个沟槽，以及通过暴露所述多个沟槽来切割所述多个管芯。

Description

半导体管芯切割方法
背景技术
1.技术领域
本文件的各方面总体上涉及切割半导体管芯的方法。
2.背景技术
半导体管芯(芯片)包含电子电路，并且通常在硅晶圆上同时制造。在晶圆加工之后，管芯需要彼此分离，以便它们可以送去进行额外的半导体封装加工，或者被包含在电子设备中。传统的切割技术涉及使用锯片。锯切通常分两个步骤完成：先用较宽的第一锯片切割，然后用较窄的第二锯片切割完全切开晶圆的整个厚度。
发明内容
切割多个管芯的第一方法的实施方式可包括：提供半导体晶圆，所述半导体晶圆包括位于其第一面上的多个管芯，其中所述多个管芯包括期望的厚度。所述方法可以包括从所述半导体晶圆的所述第一面将多个沟槽蚀刻到所述半导体晶圆中，其中所述多个沟槽位于所述多个管芯的周边附近。所述多个沟槽的深度可以大于所述多个管芯的所述期望的厚度。所述方法可还包括将所述半导体晶圆的所述第一面安装到带上，减薄所述半导体晶圆的第二面，在减薄所述第二面的同时暴露所述多个沟槽，以及通过暴露所述多个沟槽来切割所述多个管芯。
切割多个管芯的第一方法的实施方式可包括以下各项中的一者、全部或任一者：
该方法可还包括从带上拾取所述多个管芯。
该方法可还包括翻转所述多个管芯以将它们从带转移到拾取带。
蚀刻所述多个沟槽可还包括使用钝化材料、金属材料、光刻掩模、临时膜、荫罩掩模(shadow masking)及其任意组合来限定所述多个沟槽的图案。
该半导体晶圆可包括硅，并且蚀刻所述多个沟槽可还包括使用波希(Bosch)深反应离子蚀刻(DRIE)工艺。
该方法可还包括在蚀刻所述多个沟槽之后执行以下中的一项：在所述多个管芯上形成多个凸块；测试所述多个管芯中的一个或多个；探查所述多个管芯中的一个或多个；将存储器数据添加到所述多个管芯中的一个或多个；在所述多个管芯中的一个或多个的表面上形成可焊接表面，或其任意组合。
切割多个管芯的第二方法的实施方式可包括：提供半导体晶圆，所述半导体晶圆包括位于其第一面上的多个管芯，其中所述多个管芯包括期望的厚度。该方法可还包括：从半导体晶圆的第一面上将多个沟槽蚀刻到半导体晶圆中，其中所述多个沟槽位于所述多个管芯的周边附近并且所述多个沟槽的深度大于所述多个管芯的期望的厚度；该方法可还包括：将半导体晶圆的第一面安装到背磨带上，将半导体晶圆的第二面减薄到半导体晶圆第二面与多个沟槽的深度之间的预定的距离，以及从背磨带卸下半导体晶圆的第一面。该方法可还包括：将半导体晶圆的第一面安装到拾取带上，以及对该半导体晶圆的第二面的蚀刻或研磨中的一者，以暴露所述多个沟槽。该方法可包括通过暴露所述多个沟槽来切割所述多个管芯。
切割所述多个管芯的第二方法的实施方式可包括以下各项中的一者、全部或任一者：
蚀刻所述多个沟槽可还包括使用钝化材料、金属材料、光刻掩模、临时膜、荫罩掩模及其任意组合来限定所述多个沟槽的图案。
该半导体晶圆可包括硅，并且蚀刻所述多个沟槽可还包括使用波希DRIE工艺。
该方法可还包括在蚀刻所述多个沟槽之后执行以下中的一项：在所述多个管芯上形成多个凸块；测试所述多个管芯中的一个或多个；探查所述多个管芯中的一个或多个；将存储器数据添加到所述多个管芯中的一个或多个；在所述多个管芯中的一个或多个的表面上形成可焊接表面，或其任意组合。
蚀刻半导体晶圆的第二面以暴露所述多个沟槽可还包括：使用等离子蚀刻、湿法蚀刻或其任意组合进行蚀刻。
将半导体晶圆的第二面减薄至预定的距离可还包括使用Taiko研磨工艺。
切割多个管芯的第三方法的实施方式可包括：提供半导体晶圆，该半导体晶圆包括位于其第一面上的多个管芯，其中所述多个管芯包括期望的厚度。该方法可还包括：从半导体晶圆的第一面上将多个沟槽蚀刻到半导体晶圆中，其中所述多个沟槽位于所述多个管芯的周边附近并且所述多个沟槽的深度大于所述多个管芯的期望的厚度。该方法可还包括将半导体晶圆的第一面安装到背磨带上，将该半导体晶圆的第二面安装到拾取带上，以及从该半导体晶圆的第一面，蚀刻穿过该半导体晶圆的第二面与所述多个沟槽的深度之间的预定的距离以切割多个管芯。
切割多个管芯的第三方法的实施方式可包括以下各项中的一者、全部或任一者：
蚀刻所述多个沟槽可还包括使用钝化材料、金属材料、光刻掩模、临时膜、荫罩掩模及其任意组合来限定所述多个沟槽的图案。
蚀刻所述多个沟槽还包括使用钝化材料、金属材料、光刻掩模、临时膜、荫罩掩模及其任意组合来限定所述多个沟槽的图案。
该半导体晶圆包括硅，并且蚀刻所述多个沟槽和蚀刻穿过预定的距离均可还包括使用波希DRIE工艺。
该方法可还包括在蚀刻所述多个沟槽之后执行以下中的一项：在所述多个管芯上形成多个凸块；测试所述多个管芯中的一个或多个；探查所述多个管芯中的一个或多个；将存储器数据添加到所述多个管芯中的一个或多个；在所述多个管芯中的一个或多个的表面上形成可焊接表面，或其任意组合。
将半导体晶圆的第二面减薄至预定的距离可还包括使用Taiko研磨工艺。
切割多个管芯的第四方法实施方式可包括：提供半导体晶圆，所述半导体晶圆包括位于其第一面上的多个管芯，所述多个管芯包括期望的厚度和凸块下金属层。该方法可包括：从半导体晶圆的第一面上将多个沟槽蚀刻到半导体晶圆中，所述多个沟槽位于所述多个管芯的周边附近并且所述多个沟槽的深度大于所述多个管芯的期望的厚度；该方法可还可包括：在所述多个管芯中的一个或多个的凸块下金属层上形成一个或多个凸块，以及将所述半导体晶圆的所述第一面安装到背磨带上。该方法可还包括：将半导体晶圆的第二面减薄到该半导体晶圆的第二面和所述多个沟槽的深度之间的预定的距离。该方法可以包括：从背磨带卸下该半导体晶圆的第一面，将该半导体晶圆的第一面安装到拾取带上，蚀刻或研磨该半导体晶圆的第二面以暴露所述多个沟槽，以及通过暴露所述多个沟槽来切割所述多个管芯。
切割多个管芯的第四方法实施方式可包括以下各项中的一者、全部或任一者：
蚀刻半导体晶圆的第二面以暴露所述多个沟槽可还包括：使用等离子蚀刻、湿法蚀刻或其任意组合进行蚀刻。
将半导体晶圆的第二面减薄至预定的距离可还包括使用Taiko研磨工艺。
对于本领域的普通技术人员而言，通过具体实施方式以及附图并通过权利要求书，上述以及其他方面、特征和优点将会显而易见。
附图说明
将在下文中结合附图来描述各实施方式，其中类似标号表示类似元件，并且：
图1是具有多个管芯的晶圆的一种实施方式的剖视图，这些管芯上具有图案化材料/层；
图2是图1的晶圆在蚀刻围绕所述多个管芯的周边的沟槽之后的剖视图；
图3是图1的晶圆在额外加工步骤之后的剖视图；
图4是图1的晶圆在被翻转并安装到带上的剖视图；
图5是图1的晶圆在减薄该晶圆的第二面、暴露多个沟槽的底部以及切割多个管芯之后的剖视图；
图6是图5的多个管芯在被翻转并安装在附接到框架的拾取带上的剖视图；
图7是具有多个管芯的晶圆的另一种实施方式的剖视图，这些管芯上具有图案化材料；
图8是图7的晶圆在蚀刻围绕所述多个管芯的周边的沟槽之后的剖视图；
图9是图7的晶圆在额外加工步骤之后的剖视图；
图10是图7的晶圆在被翻转并安装到背磨带上的剖视图；
图11是图7的晶圆在使用Taiko背磨工艺减薄该晶圆的第二面之后的剖视图；
图12是图7的晶圆在从背磨带卸下晶圆并安装到附接到框架的拾取带上之后的剖视图；
图13是图7的晶圆在蚀刻或研磨该晶圆的第二面、暴露多个沟槽的底部以及切割多个管芯之后的剖视图；
图14是图13的多个管芯在被翻转到另一个拾取/传输带上的剖视图；
图15是具有多个管芯的晶圆的另一种实施方式的剖视图，这些管芯上具有图案化材料；
图16是图15的晶圆在蚀刻围绕所述多个管芯的周边的沟槽之后的剖视图；
图17是图15的晶圆在额外加工步骤之后的剖视图；
图18是图15的晶圆在被翻转并安装到背磨带上的剖视图；
图19是图15的晶圆在使用Taiko背磨工艺减薄该晶圆的第二面之后的剖视图；
图20是图15的晶圆在从背磨带卸下晶圆并安装到附接到框架的拾取带上之后的剖视图；
图21是图15的晶圆在移除Taiko环之后的剖视图；
图22是图15的晶圆在蚀刻该晶圆的多个沟槽以切割多个管芯之后的剖视图；
图23是具有多个管芯的晶圆的剖视图，其中每个管芯包括凸块下金属层；
图24是图23的晶圆在蚀刻围绕所述多个管芯的周边的沟槽之后的剖视图；
图25是图23的晶圆在于所述多个管芯中各个管芯的凸块下金属层上形成多个凸块之后的剖视图；
图26是图23的晶圆在安装到背磨带上之后的剖视图；
图27是图23的晶圆在使用Taiko研磨工艺减薄该晶圆的第二面(背面)之后的剖视图；
图28是图23的晶圆在从背磨带卸下晶圆并将该半导体晶圆的第一面安装到拾取带上之后的剖视图；
图29是图23的晶圆在蚀刻或研磨该半导体晶圆的第二面以暴露多个沟槽的底部从而切割多个管芯之后的剖视图；
图30是图23的晶圆在被翻转到另一个拾取/传输带上的剖视图。
具体实施方式
本公开、其各方面以及实施方式并不限于本文所公开的具体部件、组装工序或方法元素。本领域已知的符合预期用于切割多个管芯的方法的许多另外的部件、组装过程和/或方法要素将显而易见地与本公开的具体实施方式一起使用。因此，例如，尽管本发明公开了具体实施方式，但是此类实施方式和实施部件可包括符合预期操作和方法的本领域已知用于此类切割多个管芯的方法以及实施部件和方法的任何形状、尺寸、样式、类型、模型、版本、量度、浓度、材料、数量、方法元素、步骤等。
在芯片尺寸半导体器件封装(CSP)的制造期间，随着封装接近管芯尺寸而产生了挑战，包括通过消除覆盖管芯的传统模制化合物和使用凸起的管芯而产生的挑战。具有更大表面积的常规封装技术可以补偿管芯中的一些缺陷，诸如在晶圆锯切工艺(无论是单程(single pass)还是双程(double pass)工艺)期间引起的崩裂或管芯破裂。锯切工艺还可能会沿着管芯的侧壁产生损伤，其产生裂纹或应力集中点，这些裂纹或应力集中点随后可以透过管芯传播并导致现场故障。随着管芯本身的厚度减小，CSP封装中由于崩裂或管芯破裂而产生的可靠性问题增多。CSP工艺中使用的许多管芯从整个晶圆厚度减薄到约250微米至约500微米的厚度。虽然已经提出了替代方法来切割减薄的管芯，诸如激光切割法，但是由于在切割之后将管芯的熔化硅侧壁重新形成非单晶结构，所以它们没有产生强度与经锯切的管芯相当的管芯。由于崩裂通常位于管芯的背面，所以不能有效地对其进行目视检查，因此完全避免崩裂将消除与这些缺陷有关的故障。
本文中公开了用于全部或部分使用等离子蚀刻来切割半导体管芯的各种方法实施方式。这些各种方法实施方式可以对许多不同晶圆类型有效，包括单晶硅、非晶硅、蓝宝石、绝缘体上硅、砷化镓(GaAs)、红宝石和任何其他半导体衬底类型，只要等离子蚀刻化学物质适用于具体的衬底类型。此外，只要可以实现等离子蚀刻，可将这些方法的实施方式用于任何尺寸的任何封闭形状衬底。
在半导体管芯包括凸块(锡-银、铜、铅-锡等)的情况下，尝试使用等离子蚀刻在存在凸块的一面上切割管芯可能导致蚀刻期间凸块表面氧化或与凸块上残余材料的相互作用所引起的加工问题，具体取决于所涉及的特定蚀刻的化学物质。因此，在一些实施方式中，在等离子蚀刻工艺期间不需要存在凸块的工艺可能比已经存在凸块的情况更加有利。
参见图1，示出了具有多个管芯4的晶圆2的一种实施方式。尽管在图1中，多个管芯4被示出为相同尺寸和相同类型，但在各种方法实施方式中，可以在同一晶圆上加工不同尺寸和类型的管芯。每个管芯4被示出具有到晶圆2的材料中的特定厚度6。然而，本领域的普通技术人员将理解，这仅仅是为了说明图1中的所需管芯厚度的目的，因为形成管芯的工艺通常意味着管芯的结构被形成在晶圆表面附近并且在晶圆表面顶部。因此，通常可以将每个管芯4可减薄到各种厚度，而不会侵占管芯4的延伸到管芯中的有源部分。因此，管芯的厚度通常由封装要求和封装加工条件决定。
每个管芯上方是限定每个管芯的周边的层。该层可以由各种耐蚀刻材料中的任何一种形成，诸如(通过非限制性实例)钝化材料、金属材料(诸如凸块下金属化)、光刻胶、临时涂覆的膜以及任何其他图案化/在晶圆上提供耐蚀刻图案的方法。在各种实施方式中，可以使用荫罩掩模来限定每个管芯的周边。在采用荫罩掩模的这些实施方式中，可能不需要每个管芯上方的附加层。一旦层5(或荫罩)定义/保护管芯的周边，就使用等离子蚀刻工艺从半导体晶圆的管芯面(第一面)将多个沟槽8蚀刻到该晶圆中。图2示出了蚀刻工艺之后的图1的晶圆2，显示多个沟槽的深度/底部10位于多个管芯4的期望的厚度的下方。因为在各种方法实施方式中，等离子蚀刻不需要完全蚀刻透过全厚度晶圆，所以该方法可以具有更高的可制造性而且需要较少的资本投入。可以观察到，所述多个沟槽邻近于或处于管芯的周边。
在具体实施方式中，半导体晶圆2是硅晶圆，并且等离子蚀刻工艺是波希深反应离子蚀刻(DRIE)沉积/蚀刻工艺，其(通过非限制性实例)采用氩/六氟化硫化学物质来进行蚀刻步骤并且采用三氟甲烷/氩化学物质来进行交替的侧壁沉积步骤。然而，在其他实施方式中，取决于形成晶圆2的具体材料，可以使用其他蚀刻工艺/化学物质。
在蚀刻步骤之后，可以将晶圆冲洗或以其他方式清洁以去除蚀刻工艺的任何剩余的蚀刻剂或残留物。在各种实施方式中，随后可以对该晶圆的管芯面执行各种额外的工艺。这些包括(通过非限制性实例)在管芯上形成凸块；对管芯进行电学测试；探查管芯；向管芯的通过暴露于等离子蚀刻工艺而被擦除的存储器部分添加数据；移除管芯上方的层5；在一个或多个管芯上形成可焊接表面；或需要对管芯正面执行的任何其他期望的工艺。这是可行的，因为晶圆仍然保持全厚度并且可以由常规晶圆加工设备处理。在各种实施方式中，可以不执行这些额外工艺，因为可以根据正在形成的具体器件的性质来完成它们。图3示出了在向多个管芯4施加金属互连层12之后的晶圆。
然后准备对该晶圆进行减薄。在一些实施方式中，这通过将晶圆的管芯面安装到背磨带来实现。在图4中示出了一个这样的实施方式。在具体实施方式中，该背磨带可以相对于其他背磨带是刚性的，并且可以或可以不支撑在框架上。在其他实施方式中，可以将采用衬底的晶圆载体接合到晶圆2的背面(非管芯面或第二面)。在其他实施方式中，可以将晶圆膜框架与各种带一起使用。在一些实施方式中，在安装到带之前，晶圆的正面可以涂覆有保护层。该保护层可以是光刻胶或其他可移除的聚合物或其他材料。
可以通过几种不同的技术来实现晶圆的减薄。可以使用背磨，其可以包括在晶圆的整个直径上研磨，或使用由加利福尼亚州圣克拉拉市的迪思科高科技美国公司(DiscoHi-Tec America,Inc.of Santa Clara,California)开发的Taiko工艺进行研磨。Taiko工艺在晶圆背面的外边缘周围留下一圈厚晶圆材料(Taiko环)，并将晶圆的中心研磨至期望的管芯厚度。在各种方法实施方式中，该环的厚度可以为约3mm。在其他实施方式中，可以单独采用对晶圆背面(第二面)材料的湿法化学蚀刻或等离子体蚀刻，或者将蚀刻与背磨相结合来减薄晶圆。如图5所示，随着多个沟槽8的底部已经在减薄达到多个管芯4的期望的厚度时暴露，并且完全去除了多余的晶圆材料，多个管芯4就已经通过晶圆减薄操作被切割。现在将切割好的多个管芯附接到背磨带。
在各种方法实施方式中，可以采用额外的加工步骤来加工多个管芯的背面。通过非限制性实例，这些步骤可以包括管芯的激光标刻、应力消除蚀刻(湿法蚀刻、气体/烟化蚀刻、等离子蚀刻)；清洗管芯；施加管芯贴装膜，施加管芯接合材料，其任意组合，或任何其他期望的管芯背面加工技术。在一些实施方式中，可以从背磨带直接拾取管芯。在其他实施方式中，可以通过将管芯从背磨带转移到用于拾取管芯的拾取带来翻转管芯。如图6所示，该拾取带16可以由框架18支撑，并且多个管芯4和多个沟槽8现在使正面再次朝上。
可以使用能够在单个工具上执行晶圆切割方法的晶圆减薄设备来执行如图1至图6所示的各种方法实施方式，所述单个工具可以减薄晶圆以切割多个管芯，并且还将管芯放置在膜框架上而不必使用单独的安装工艺工具。例如，该工具可以减薄晶圆，冲洗晶圆，然后在晶圆处于相同工具中的同时将切割好的管芯从背磨带转移到拾取膜。
参见图7，示出了包括多个管芯24的晶圆20的另一实施方式，其中每个管芯具有覆盖管芯24的周边的层26。该晶圆20可以是本文中公开的任何类型的衬底，并且管芯24也可以是本文中公开的任何管芯。图8示出了等离子蚀刻之后的晶圆20，其中已经形成了多个沟槽28，这些沟槽的底部32的比这多个管芯的预定的厚度30更深。在图8中，晶圆的边缘显示其已被完全蚀刻掉，这可以在一些实施方式中完成。然而，在图8和后续的图中，为了简化该方法的说明，未示出边缘。可以在工艺中的此时对晶圆的正面执行任何前述的额外工艺。图9示出了在将金属化层34施加到管芯之后的多个管芯24。
在蚀刻之后，可以冲洗晶圆20，然后将其安装为正面耦接到背磨带36，如图10所示。在该方法实施方式中，随后将晶圆20减薄到达到晶圆的第二面(背面)和多个沟槽28的底部(深度)32之间的预定的距离(部分减薄)的点。如图11所示，用于晶圆20的背磨技术是Taiko工艺，并且可以在晶圆的背面上观察到Taiko环38。然而，也可以使用前述的任何其他背磨或蚀刻工艺来在各种方法实施方式中部分地减薄晶圆。在具体实施方式中，多个沟槽28的底部32和部分减薄工艺之后晶圆的第二面之间的预定的距离可以在约25微米至约100微米之间。在使用Taiko研磨的一些实施方式中，所述预定的距离可以在约25微米至约35微米之间。
参见图12，示出了从背磨带上被卸下并且第一面向下地安装到由框架42支撑的拾取带40上的晶圆20。此时，晶圆的背面被蚀刻或研磨以去除晶圆的剩余材料来暴露多个沟槽，从而将多个管芯彼此切割开来。在各种实施方式中，这可能涉及移除Taiko环，然后使用等离子蚀刻或湿法蚀刻来去除硅。尽管在此时可以使用本文中公开的任何蚀刻工艺，但是通常不在这里使用波希等离子蚀刻，因为可能不需要去除仅本体材料。图13示出了在切割工艺之后，拾取带40上的切割好的多个管芯24。现在可以从拾取带直接拾取管芯24。在一些实施方式中，晶圆20可以不从背磨带卸下和安装到拾取带上，因此完成切割的过程可以发生在晶圆20仍然安装到背磨带36上的时候。在这些实施方式中，可以从背磨带36直接拾取多个管芯24。
本文中论述的用于加工多个切割好的管芯的任何后续工艺可以用于各种方法实施方式中，诸如激光标刻、应力消除蚀刻、清洗、施加管芯贴装膜等。在一些实施方式中，可以将管芯24从背磨带或原始管芯拾取带翻转到另一拾取带或其他传输带44，如图14所示。
该方法实施方式可能是有用的，因为它可能具有较低的资本密集程度，因为可能涉及多个工艺工具，这是因为使用Taiko工艺允许将减薄的晶圆从一个工艺工具移动到另一个工艺工具。因此，完全内联的设备可能不需要与该方法实施方式一起使用。
参见图15，示出了具有多个管芯48的晶圆46的另一实施方式，其中每个管芯包括限定/保护多个管芯48的周边的层50。图16示出了在将多个沟槽52等离子蚀刻到晶圆46中之后的晶圆46。如前所述，多个沟槽52的底部54位于管芯48的期望的厚度的下方。可以使用本文中公开的任何方法来进行晶圆46的蚀刻，不过在具体实施方式中使用了波希工艺。随后可以执行本文中前述的任何正面晶圆加工选项(凸起、测试、探查等)。图17示出了已施加金属化层56之后的晶圆26。随后将晶圆46正面朝下地安装到背磨带58上，如图18所示。
然后使用本文所公开的任何研磨/蚀刻工艺从背面(第二面)减薄晶圆46，直到背面60达到背面60与多个沟槽52的底部54之间的预定的距离。在各种实施方式中，可以使用Taiko背磨，但是也可以使用标准背磨以及本体等离子蚀刻或湿法化学蚀刻。在使用Taiko研磨的情况下，所述预定的距离可以为约25微米至约100微米。在一些实施方式中，晶圆载体可以作为加工助剂与晶圆耦接。此时，在该方法实施方式中，可以在多个管芯48的背面执行前述任何用于处理多个切割好的管芯的背面的工艺。这些包括(通过非限制性实例)激光标刻、应力消除蚀刻、清洗、施加管芯贴装膜，以及本文所公开的任何其他工艺。图19示出了经过Taiko工艺研磨的晶圆46，其显示了Taiko环62。
在晶圆46部分减薄之后，可以将晶圆46的正面从背磨带卸下，然后将晶圆46的背面(第二面)安装到由框架66支撑的拾取带64上。如图20所示，虽然该工艺可以在Taiko环62保持就位的情况下进行，但是在某些实施方式中，可以在安装之后使用圆锯切割工艺移除Taiko环62。在各种实施方式中，该具体拾取带64可以是UV固化带或UV剥离带。在一些实施方式中，可以不使用拾取带64，但是可以将衬底载体/晶圆载体接合到晶圆46，或者可以将另一个晶圆接合到晶圆46。在一些实施方式中，该另一个晶圆可以是包括要包括在成品半导体封装中的多个管芯的晶圆。在各种方法实施方式中，先将具有背磨带的晶圆安装到拾取带64，然后移除背磨带。在这些情况下，操作人员或设备可以更容易地在晶圆已经安装在拾取带的框架上时移除背磨带。
图21示出了移除Taiko环62之后的晶圆46。此时，多个沟槽52的底部54和晶圆6的背面之间的预定的距离的剩余晶圆材料被蚀刻掉或研磨掉。在具体实施方式中，所用的蚀刻工艺是波希工艺。在其他实施方式中，可以使用湿法蚀刻，或者可以将晶圆46翻转或以其他方式安装以允许进行额外的背磨。在蚀刻/研磨工艺中，多个沟槽52的底部54延伸穿过晶圆46，直到多个沟槽52完全延伸穿过晶圆46并且多个管芯48被切割。此外，在Taiko环仍然存在的情况下，该蚀刻工艺将在多个沟槽暴露的同时从晶圆切割Taiko环。图22示出了在切割工艺之后附接到拾取带64的多个管芯48。由于这些管芯48已经是正面朝上，它们可以不需要被翻转来用于管芯拾取，而是已经准备好从拾取带64被直接拾取。然而，如先前在各种方法实施方式中所述，它们可以被转移到另一个转移带。
这种方法实施方式可能在以下情况下是有用的：将允许晶圆翻转的资本设备不可用，以及管芯中的器件可以承受晶圆正面的额外等离子晶圆加工产生的影响。
参见图23，示出了晶圆68的另一实施方式。在该实施方式中，晶圆68包括多个管芯70，每个管芯包括一层凸块下金属(UBM，凸块金属层)72以及相关联的钝化层材料，该钝化层材料限定管芯70的周边。钝化层材料可以是有机材料，诸如(通过非限制性实例)聚酰亚胺、苯并环丁烯(BCB)材料、树脂材料、二氧化硅、氮化硅或能够保护UBM周围的管芯区域的任何其他材料。与钝化层材料组合的UBM 72在随后的等离子蚀刻工艺中充当蚀刻掩模，该等离子蚀刻工艺其可以是本文中公开的任何等离子蚀刻工艺。图24示出了等离子蚀刻之后的晶圆68，显示了形成的多个沟槽74，如前所述，每个沟槽的底部76低于管芯的期望的厚度。在各种实施方式中，通过各种各样的工艺中的任何一种在UBM 72上形成一个或多个凸块78，这些工艺包括(通过非限制性实例)落球、焊料镂空、电镀、化学镀以及能够形成凸块或钉头凸块的任何其他工艺。在形成凸块78之后，可以采用本文中公开的任何正面工艺，诸如测试、探查、添加存储器等。然而，在一些实施方式中，可以在于UBM 72上形成凸块78之前执行正面工艺中的一种或多种。
随后将晶圆68凸块面朝下地安装到背磨带80上，如图26所示。随后可以减薄晶圆68，直到背面82达到背面82与多个沟槽74的底部76之间的预定的距离。本文中公开的任何研磨/蚀刻工艺都可用于部分减薄工艺。在各种实施方式中，所述预定的距离为约25微米至约100微米。在使用Taiko研磨的实施方式中，所述预定的距离可以为约25微米至约35微米。图27示出了在使用Taiko研磨完成了减薄的减薄操作之后的晶圆。在各种实施方式中，随后将晶圆68从背磨带80卸下并安装到由框架86支撑的拾取带84上，使晶圆68的正面朝下，如图28所示。在各种实施方式中，拾取带84可以是UV固化或UV剥离带。然而，在其他实施方式中，可以不使用拾取带84，并且可以如前所述将晶圆68接合到衬底载体或其他晶圆。
在使用Taiko研磨的一些实施方式中，随后使用本文中公开的任何工艺来移除Taiko环。此时，使用本文中公开的任何工艺来蚀刻晶圆68的剩余材料，直到多个沟槽74的底部76暴露，从而切割多个管芯70，如图29所示。由于管芯70由拾取带84支撑，所以它们可以从该带被直接拾取，或者可以使用任何前述的操作来另外加工管芯的背面，这些操作诸如(通过非限制性实例)激光标刻、应力消除蚀刻、清洗、添加管芯贴装膜等。在一些实施方式中，管芯70将被翻转到另一个拾取或传输带以用于拾取或运输。在一些实施方式中，管芯将被放置到另一个载体中，诸如蛋饼形包以用于后续加工。图30示出了翻转到另一个管芯拾取带上的多个管芯70，现在管芯的凸块面向上。
在各种方法实施方式中，UBM 72可以在沟槽被蚀刻之前形成并就位。然而，在其他实施方式中，可以首先形成沟槽，然后在管芯上形成UBM。这可以(通过非限制性实例)通过使用化学镀工艺诸如镍/金工艺形成UBM来实现。因为化学镀不需要与多个管芯的背面形成电连接，所以即使晶圆通过多个沟槽电隔离，仍然可以沉积金属。
一种切割多个管芯的方法包括在蚀刻多个沟槽之后执行以下中的一项：在这多个管芯上形成多个凸块，测试这多个管芯中的一个或多个，探查这多个管芯中的一个或多个，将存储器数据添加到这多个管芯中的一个或多个，在这多个管芯中的一个或多个的表面上形成可焊接表面，或其任意组合。
一种切割多个管芯的方法包括从带上拾取这多个管芯。
一种切割多个管芯的方法包括翻转这多个管芯以将它们从带转移到拾取带。
一种切割多个管芯的方法包括提供包含硅的半导体晶圆，并且蚀刻多个沟槽特征还在于使用波希深反应离子蚀刻(DRIE)工艺。
一种切割多个管芯的方法包括蚀刻半导体晶圆的第二面以暴露多个沟槽，包括使用等离子蚀刻、湿法蚀刻或其任意组合中的一者进行蚀刻。
一种切割多个管芯的方法包括使用Taiko研磨工艺将半导体晶圆的第二面减薄至预定的距离。
一种切割多个管芯的方法包括蚀刻多个沟槽，包括使用钝化材料、金属材料、光刻掩模、临时膜、荫罩掩模或其任意组合中的一者来限定多个沟槽的图案。
一种切割多个管芯的方法包括蚀刻半导体晶圆的第二面以暴露多个沟槽，包括使用等离子蚀刻、湿法蚀刻或其任意组合中的一者进行蚀刻。
在以上描述中提到管芯切割方法具体实施方式以及实施部件、子部件、方法和子方法的地方，应当易于显而易见的是，可在不脱离其实质的情况下作出多种修改，并且这些实施方式、实施部件、子部件、方法和子方法可应用于其他管芯切割方法。

Claims (10)

1.一种切割多个管芯的方法，所述方法包括：
提供半导体晶圆，所述半导体晶圆包括位于所述半导体晶圆的第一面上的多个管芯，所述多个管芯包括期望的厚度；
从所述半导体晶圆的所述第一面将多个沟槽蚀刻到所述半导体晶圆中，所述多个沟槽位于所述多个管芯的周边附近并且所述多个沟槽的深度大于所述多个管芯的所述期望的厚度；
将所述半导体晶圆的所述第一面安装到带上；
减薄所述半导体晶圆的第二面；
在减薄所述第二面的同时暴露所述多个沟槽；以及
通过暴露所述多个沟槽来切割所述多个管芯。
2.根据权利要求1所述的方法，其中蚀刻所述多个沟槽还包括使用钝化材料、金属材料、光刻掩模、临时膜、荫罩掩模及其任意组合中的一者限定所述多个沟槽的图案。
3.根据权利要求1所述的方法，其中所述半导体晶圆包括硅，并且蚀刻所述多个沟槽还包括使用波希深反应离子蚀刻(DRIE)工艺。
4.根据权利要求1所述的方法，还包括在蚀刻所述多个沟槽之后执行以下操作中的一项：
在所述多个管芯上形成多个凸块；
测试所述多个管芯中的一个或多个；
探查所述多个管芯中的一个或多个；
将存储器数据添加到所述多个管芯中的一个或多个；
在所述多个管芯中的一个或多个的表面上形成可焊接表面；以及
它们的任意组合。
5.一种切割多个管芯的方法，所述方法包括：
提供半导体晶圆，所述半导体晶圆包括位于所述半导体晶圆的第一面上的多个管芯，所述多个管芯包括期望的厚度；
从所述半导体晶圆的所述第一面将多个沟槽蚀刻到所述半导体晶圆中，所述多个沟槽位于所述多个管芯的周边附近并且所述多个沟槽的深度大于所述多个管芯的所述期望的厚度；
将所述半导体晶圆的所述第一面安装到背磨带上；
将所述半导体晶圆的第二面减薄到所述半导体晶圆的所述第二面与所述多个沟槽的所述深度之间的预定的距离；
从所述背磨带卸下所述半导体晶圆的所述第一面；
将所述半导体晶圆的所述第一面安装到拾取带上；
对所述半导体晶圆的所述第二面进行蚀刻和研磨中的一项，以暴露所述多个沟槽；以及
通过暴露所述多个沟槽来切割所述多个管芯。
6.根据权利要求5所述的方法，其中蚀刻所述多个沟槽还包括使用钝化材料、金属材料、光刻掩模、临时膜、荫罩掩模及其任意组合中的一者限定所述多个沟槽的图案。
7.一种切割多个管芯的方法，所述方法包括：
提供半导体晶圆，所述半导体晶圆包括位于所述半导体晶圆的第一面上的多个管芯，所述多个管芯包括期望的厚度；
从所述半导体晶圆的所述第一面将多个沟槽蚀刻到所述半导体晶圆中，所述多个沟槽位于所述多个管芯的周边附近并且所述多个沟槽的深度大于所述多个管芯的所述期望的厚度；
将所述半导体晶圆的所述第一面安装到背磨带上；
将所述半导体晶圆的第二面减薄到所述半导体晶圆的所述第二面与所述多个沟槽的所述深度之间的预定的距离；
从所述背磨带卸下所述半导体晶圆的所述第一面；
将所述半导体晶圆的所述第二面安装到拾取带上；
从所述半导体晶圆的所述第一面，蚀刻穿过所述半导体晶圆的所述第二面与所述多个沟槽的所述深度之间的所述预定的距离以切割所述多个管芯。
8.根据权利要求7所述的方法，其中蚀刻所述多个沟槽还包括使用钝化材料、金属材料、光刻掩模、临时膜、荫罩掩模及其任意组合中的一者限定所述多个沟槽的图案。
9.一种切割多个管芯的方法，所述方法包括：
提供半导体晶圆，所述半导体晶圆包括位于所述半导体晶圆的第一面上的多个管芯，所述多个管芯包括期望的厚度和凸块下金属层；
从所述半导体晶圆的所述第一面将多个沟槽蚀刻到所述半导体晶圆中，所述多个沟槽位于所述多个管芯的周边附近并且所述多个沟槽的深度大于所述多个管芯的所述期望的厚度；
在所述多个管芯中的一个或多个的所述凸块下金属层上形成一个或多个凸块；
将所述半导体晶圆的所述第一面安装到背磨带上；
将所述半导体晶圆的第二面减薄到所述半导体晶圆的所述第二面与所述多个沟槽的所述深度之间的预定的距离；
从所述背磨带卸下所述半导体晶圆的所述第一面；
将所述半导体晶圆的所述第一面安装到拾取带上；
对所述半导体晶圆的所述第二面进行蚀刻和研磨中的一项，以暴露所述多个沟槽；以及
通过暴露所述多个沟槽来切割所述多个管芯。
10.根据权利要求9所述的方法，其中蚀刻所述半导体晶圆的所述第二面以暴露所述多个沟槽还包括使用等离子蚀刻、湿法蚀刻及其任意组合中的一者进行蚀刻。
CN201710454489.3A 2016-06-22 2017-06-15 半导体管芯切割方法 Pending CN107527865A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/189,611 US9991164B2 (en) 2016-06-22 2016-06-22 Semiconductor die singulation methods
US15/189,611 2016-06-22

Publications (1)

Publication Number Publication Date
CN107527865A true CN107527865A (zh) 2017-12-29

Family

ID=60675606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710454489.3A Pending CN107527865A (zh) 2016-06-22 2017-06-15 半导体管芯切割方法

Country Status (2)

Country Link
US (2) US9991164B2 (zh)
CN (1) CN107527865A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416141A (zh) * 2018-04-27 2019-11-05 半导体元件工业有限责任公司 形成半导体封装体的方法
CN111446155A (zh) * 2020-03-30 2020-07-24 绍兴同芯成集成电路有限公司 一种应用电浆切粒及雷射设备完成薄晶圆的晶粒切割的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355358B2 (en) * 2018-09-24 2022-06-07 Applied Materials, Inc. Methods of thinning silicon on epoxy mold compound for radio frequency (RF) applications
US20200321250A1 (en) * 2019-04-02 2020-10-08 Semiconductor Components Industries, Llc Wet chemical die singulation systems and related methods
CN112133666A (zh) * 2020-09-28 2020-12-25 北京国联万众半导体科技有限公司 毫米波芯片制作方法
CN112247831B (zh) * 2020-10-23 2022-02-08 德阳精研科技(深圳)有限公司 一种自动加工研磨垫工艺方法
TWI783395B (zh) * 2021-03-03 2022-11-11 華泰電子股份有限公司 晶圓薄化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930942A (zh) * 2009-06-24 2010-12-29 宇威光电股份有限公司 半导体晶圆的切割方法
CN102157397A (zh) * 2010-01-18 2011-08-17 半导体元件工业有限责任公司 形成电磁保护半导体管芯的方法及半导体管芯
CN103650115A (zh) * 2011-06-15 2014-03-19 应用材料公司 使用可水溶管芯附接膜的激光及等离子体蚀刻晶圆切割

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202178B2 (en) * 2004-12-01 2007-04-10 Lexmark International, Inc. Micro-fluid ejection head containing reentrant fluid feed slots
JP2010257367A (ja) * 2009-04-28 2010-11-11 Sanyo Electric Co Ltd プログラムの更新システム、プログラム更新機能付き電子機器
US9123763B2 (en) * 2011-10-12 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure having at least one package comprising one die being disposed in a core material between first and second surfaces of the core material
KR20170070434A (ko) * 2015-12-14 2017-06-22 삼성전자주식회사 반도체 장치의 테스트 구조, 테스트 시스템 및 반도체 장치의 웨이퍼 레벨 테스트 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930942A (zh) * 2009-06-24 2010-12-29 宇威光电股份有限公司 半导体晶圆的切割方法
CN102157397A (zh) * 2010-01-18 2011-08-17 半导体元件工业有限责任公司 形成电磁保护半导体管芯的方法及半导体管芯
CN103650115A (zh) * 2011-06-15 2014-03-19 应用材料公司 使用可水溶管芯附接膜的激光及等离子体蚀刻晶圆切割

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416141A (zh) * 2018-04-27 2019-11-05 半导体元件工业有限责任公司 形成半导体封装体的方法
CN111446155A (zh) * 2020-03-30 2020-07-24 绍兴同芯成集成电路有限公司 一种应用电浆切粒及雷射设备完成薄晶圆的晶粒切割的方法

Also Published As

Publication number Publication date
US9991164B2 (en) 2018-06-05
US20180233411A1 (en) 2018-08-16
US20170372962A1 (en) 2017-12-28
US10083868B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
CN107527865A (zh) 半导体管芯切割方法
US7479398B2 (en) Methods and apparatus for packaging integrated circuit devices
US7589009B1 (en) Method for fabricating a top conductive layer in a semiconductor die and related structure
KR100575591B1 (ko) 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
US7340181B1 (en) Electrical die contact structure and fabrication method
KR100852597B1 (ko) 반도체 장치의 제조 방법
US10262959B2 (en) Semiconductor devices and methods of forming thereof
US20060017161A1 (en) Semiconductor package having protective layer for re-routing lines and method of manufacturing the same
US8963266B2 (en) Devices including bond pad having protective sidewall seal
TW201539678A (zh) 封裝半導體裝置以及形成封裝半導體裝置之方法
US20090045511A1 (en) Integrated circuit including parylene material layer
US9728477B2 (en) Method of manufacturing a semiconductor device having scribe lines
US8822325B2 (en) Chip package and fabrication method thereof
US6130149A (en) Approach for aluminum bump process
US10403544B2 (en) Semiconductor die singulation methods
US5895226A (en) Method of manufacturing semiconductor device
US11075118B2 (en) Semiconductor die singulation methods
US11710661B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US7772038B2 (en) CMOS process for fabrication of ultra small or non standard size or shape semiconductor die
TWI596720B (zh) 封裝半導體晶粒的結構及其方法
US6878642B1 (en) Method to improve passivation openings by reflow of photoresist to eliminate tape residue
US20230187299A1 (en) Dielectric sidewall protection and sealing for semiconductor devices in a in wafer level packaging process
CN108122838A (zh) 半导体器件制备工艺
US7842613B1 (en) Methods of forming microelectronic packaging substrates having through-substrate vias therein

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination