CN112635399A - 一种氮化镓功率器件的制备方法 - Google Patents
一种氮化镓功率器件的制备方法 Download PDFInfo
- Publication number
- CN112635399A CN112635399A CN201910954473.8A CN201910954473A CN112635399A CN 112635399 A CN112635399 A CN 112635399A CN 201910954473 A CN201910954473 A CN 201910954473A CN 112635399 A CN112635399 A CN 112635399A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- semiconductor device
- gallium nitride
- scribing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
本申请公开了一种氮化镓功率器件的制备方法,该方法在对于划片道区域进行刻蚀之前,以湿法刻蚀和第二次刻蚀的工序去除掉位于所述划片道区域上的介质层和氮化镓层,从而降低了在划片过程中由于划片道区域上的介质层内部的应力而导致产生裂纹,进而对半导体器件单元的性能产生不良影响的可能。另外在对所述划片道区域上的介质层和氮化镓层进行刻蚀时,先利用湿法刻蚀去除半导体器件层上层的介质层,湿法刻蚀不会消耗掩膜层厚度,因此刻蚀过程无需两次设置掩膜层,减少了工艺流程。进一步的,在利用湿刻蚀去除上层介质层时,由于湿法刻蚀的工艺特性,形成的所述第一凹槽的侧壁为斜面,有利于进一步释放所述半导体器件层中各个膜层中的应力。
Description
技术领域
本申请涉及半导体技术领域,更具体地说,涉及一种氮化镓功率器件的制备方法。
背景技术
半导体器件在制备过程中,通常是在一块大的衬底上同时进行多个半导体器件单元的制备,然后通过在半导体器件单元之间的划片道(scribe line,又可称为切割道)区域进行切割的方式实现半导体器件单元的分离。
但在实际的应用过程中发现,一些半导体器件单元在生产过程中,会存在较大的应力,作为衬底的晶圆在划片道切割的过程中会产生裂纹,这个裂纹延伸到半导体器件单元的内部,会导致切割后的半导体器件单元的性能下降,导致产品低良。
发明内容
为解决上述技术问题,本申请提供了一种氮化镓功率器件的制备方法,以避免在划片道切割的过程中产生裂纹的问题。
为实现上述技术目的,本申请实施例提供了如下技术方案:
一种氮化镓功率器件的制备方法,包括:
提供衬底,所述衬底上形成有半导体器件层,所述半导体器件层包括多个半导体器件单元以及位于相邻所述半导体器件单元之间的划片道区域;
形成位于所述半导体器件层上的掩膜层,所述掩膜层暴露出所述划片道区域;
以所述掩膜层为掩膜,对所述划片道区域进行湿法刻蚀,以去除位于所述划片道区域中的介质层,形成第一凹槽;
以所述掩膜层为掩膜,对所述划片道区域进行第二次刻蚀,以去除位于所述划片道区域中剩余的氮化镓层,形成第二凹槽。
可选的,所述形成位于所述半导体器件层上的掩膜层包括:
在所述半导体器件层上旋涂光刻胶;
对位于所述划片道区域上的光刻胶进行曝光和显影,以去除位于所述划片道区域上的光刻胶,暴露出所述划片道区域,剩余的光刻胶作为所述掩膜层。
可选的,所述以所述掩膜层为掩膜,对所述划片道区域进行湿法刻蚀,以去除位于所述划片道区域中的介质层,形成第一凹槽包括:
以所述掩膜层为掩膜,利用刻蚀液对所述划片道区域进行刻蚀,以去除位于所述划片道区域中的介质层,形成侧壁为斜面的第一凹槽。
可选的,所述以所述掩膜层为掩膜,对所述划片道区域进行第二次刻蚀,以去除位于划片道区域中的剩余氮化镓层,形成第二凹槽包括:
以所述掩膜层为掩膜,对所述划片道区域进行干法刻蚀,以去除位于划片道区域中的剩余氮化镓层,形成侧壁为斜面的第二凹槽,所述第二凹槽的侧壁与所述第一凹槽的侧壁光滑连接。
可选的,所述以所述掩膜层为掩膜,对所述划片道区域进行干法刻蚀,以去除位于划片道区域中的剩余氮化镓层,形成侧壁为斜面的第二凹槽包括:
以所述掩膜层为掩膜,对所述划片道区域进行干法刻蚀,以去除位于划片道区域中的剩余氮化镓层以及部分所述衬底,形成侧壁为斜面、且深入所述衬底的第二凹槽。
可选的,所述半导体器件层的形成过程包括:
在所述衬底表面依次形成沟道层、阻挡层、保护层和半导体器件的介质层。
可选的,所述沟道层为氮化镓层;
所述阻挡层为铝镓氮层;
所述保护层为氮化硅层。
从上述技术方案可以看出,本申请实施例提供了一种氮化镓功率器件的制备方法,所述氮化镓功率器件的制备方法在对于划片道区域进行刻蚀之前,先在半导体器件层上形成掩膜层,并以所述掩膜层为掩膜,先后进行湿法刻蚀和第二次刻蚀,以去除掉位于所述划片道区域上的介质层和氮化镓层,从而降低了在划片过程中由于划片道区域上的介质层内部的应力而导致产生裂纹,进而对半导体器件单元的性能产生不良影响的可能。
另外在对所述划片道区域上的介质层和氮化镓层进行刻蚀时,先利用湿法刻蚀去除半导体器件层上层的介质层,湿法刻蚀不会消耗掩膜层厚度,在去除划片道区域中的介质层和氮化镓层时无需两次设置掩膜层,减少了工艺流程,提高了生产效率。
进一步的,在利用湿法刻蚀去除所述半导体器件层上层的介质层时,由于湿法刻蚀的工艺特性,形成的所述第一凹槽的侧壁为斜面,有利于进一步释放所述半导体器件层中各个膜层中的应力。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1和图2为一种对于划片道区域上的膜层进行刻蚀的工序示意图;
图3为第二次干法刻蚀可能出现的刻蚀效果示意图;
图4为具有垂直侧壁的凹槽的应力示意图;
图5为本申请的一个实施例提供的一种氮化镓功率器件的制备方法的流程示意图;
图6-图9为本申请的一个实施例提供的一种氮化镓功率器件的制备流程示意图;
图10为具有倾斜侧壁的凹槽的应力示意图;
图11为本申请的另一个实施例提供的一种氮化镓功率器件的制备方法的流程示意图。
具体实施方式
正如背景技术所述,现有技术中在对半导体器件进行切割的过程中,一些半导体器件单元在生产过程中,会存在较大的应力,作为衬底的晶圆在划片道切割的过程中会产生裂纹,这个裂纹延伸到半导体器件单元的内部,会导致切割后的半导体器件单元的性能下降,导致产品低良。
发明人通过研究发现,将半导体器件单元之间的划片道区域上的介质层和氮化镓层去除掉之后,可以在一定程度上释放半导体器件层各个膜层中的应力,可以一定程度上解决晶圆在切割的过程中产生裂纹的问题。
如果在去除划片道区域上的介质层和氮化镓层时,采用一次干法刻蚀通常无法完全去除掉位于划片道区域上的所有膜层,因此,参考图1和图2,可以通过两次干法刻蚀的方式,先利用一次干法刻蚀去除掉一部分介质层,然后利用第二次干法刻蚀去除掉划片道区域上的剩余的介质层和氮化镓层,甚至部分衬底。图1和图2中,10表示衬底、20表示划片道区域上的膜层,Scribeline表示划片道区域,PR表示掩膜层,Etch1表示第一次干法刻蚀后刻蚀形成的凹槽,Etch2表示第二次干法刻蚀后刻蚀形成的凹槽。
但是在实际的应用过程中发现,在第一次干法刻蚀后,剩余的掩膜层不足以支撑第二次干法刻蚀的侵蚀,参考图3,可能会出现在第二次干法刻蚀的过程中破坏切割道区域两侧的半导体器件层的情况。因此通常需要在第二次干法刻蚀之前重新设置一层掩膜层,这无疑增加了工艺流程,降低了生产效率。
此外,参考图2,两次干法刻蚀形成的凹槽侧壁侧面与衬底垂直,结合参考图4,具有垂直侧壁的凹槽对于半导体器件层各个膜层的应力释放程度有限。
有鉴于此,本申请实施例提供了一种氮化镓功率器件的制备方法,包括:
提供衬底,所述衬底上形成有半导体器件层,所述半导体器件层包括多个半导体器件单元以及位于相邻所述半导体器件单元之间的划片道区域;
形成位于所述半导体器件层上的掩膜层,所述掩膜层暴露出所述划片道区域;
以所述掩膜层为掩膜,对所述划片道区域进行湿法刻蚀,以去除位于所述划片道区域中的介质层,形成第一凹槽;
以所述掩膜层为掩膜,对所述划片道区域进行第二次刻蚀,以去除位于所述划片道区域中剩余的氮化镓层,形成第二凹槽。
所述氮化镓功率器件的制备方法在对于划片道区域进行刻蚀之前,先在半导体器件层上形成掩膜层,并以所述掩膜层为掩膜,先后进行湿法刻蚀和第二次刻蚀,以去除掉位于所述划片道区域上的介质层和氮化镓层,从而降低了在划片过程中由于划片道区域上的介质层内部的应力而导致产生裂纹,进而对半导体器件单元的性能产生不良影响的可能。
另外在对所述划片道区域上的介质层和氮化镓层进行刻蚀时,先利用湿法刻蚀去除半导体器件层上层的介质层,湿法刻蚀不会消耗掩膜层厚度,在去除划片道区域中的介质层和氮化镓层时无需两次设置掩膜层,减少了工艺流程,提高了生产效率。
进一步的,在利用湿法刻蚀去除所述半导体器件层上层的介质层时,由于湿法刻蚀的工艺特性,形成的所述第一凹槽的侧壁为斜面,有利于进一步释放所述半导体器件层中各个膜层中的应力。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请实施例提供了一种氮化镓功率器件的制备方法,如图5所示,包括:
S101:提供衬底,所述衬底上形成有半导体器件层,所述半导体器件层包括多个半导体器件单元以及位于相邻所述半导体器件单元之间的划片道区域;
参考图6,图6示出了衬底及其表面的切割道区域中的半导体器件层的结构示意图。图6中,标号100表示所述衬底,200表示所述半导体器件层,Scribeline表示所述划片道区域。
S102:形成位于所述半导体器件层上的掩膜层,所述掩膜层暴露出所述划片道区域;
参考图7,图7示出了经过步骤S102后的衬底及其表面结构的示意图。图7中300表示所述掩膜层。
S103:以所述掩膜层为掩膜,对所述划片道区域进行湿法刻蚀,以去除位于所述划片道区域中介质层,形成第一凹槽;
参考图8,图8示出了经过步骤S103后的衬底及其表面结构的示意图。图8中标号201表示所述第一凹槽。
S104:以所述掩膜层为掩膜,对所述划片道区域进行第二次刻蚀,以去除位于所述划片道区域中剩余的氮化镓层,形成第二凹槽。
参考图9,图9示出了经过步骤S104后的衬底及其表面结构的示意图。在图9中,标号202表示所述第二凹槽,在图9中所述第二凹槽还深入了部分衬底,这样有利于后续划片工序的执行。
在本实施例中,所述氮化镓功率器件的制备方法在对于划片道区域进行刻蚀之前,先在半导体器件层上形成掩膜层,并以所述掩膜层为掩膜,先后进行湿法刻蚀和第二次刻蚀,以去除掉位于所述划片道区域上的介质层和氮化镓层,从而降低了在划片过程中由于划片道区域上的介质层内部的应力而导致产生裂纹,进而对半导体器件单元的性能产生不良影响的可能。
另外在对所述划片道区域上的介质层和氮化镓层进行刻蚀时,先利用湿法刻蚀去除半导体器件层上层的介质层,湿法刻蚀不会消耗掩膜层厚度,在去除划片道区域中的介质层和氮化镓层时无需两次设置掩膜层,减少了工艺流程,提高了生产效率。
进一步的,结合参考图10和图4,在利用湿法刻蚀去除所述半导体器件层上层的介质层时,由于湿法刻蚀的工艺特性,形成的所述第一凹槽的侧壁为斜面,相较于垂直侧壁的凹槽,有利于进一步释放所述半导体器件层中各个膜层中的应力。
在图4中,垂直侧壁的凹槽所受到的应力=F×cos0°,在图10中,倾斜的侧壁的凹槽所受到的应力=F×cos A,其中,A为侧壁表面的法线与水平方向的夹角,F为膜层应力,由于cos A小于cos 0°,因此倾斜侧壁的凹槽所受到的应力较小。
在上述实施例的基础上,在本申请的一个实施例中,如图11所示,所述氮化镓功率器件的制备方法包括:
S201:提供衬底,所述衬底上形成有半导体器件层,所述半导体器件层包括多个半导体器件单元以及位于相邻所述半导体器件单元之间的划片道区域;
S202:在所述半导体器件层上旋涂光刻胶;
S203:对位于所述划片道区域上的光刻胶进行曝光和显影,以去除位于所述划片道区域上的光刻胶,暴露出所述划片道区域,剩余的光刻胶作为所述掩膜层;
S204:以所述掩膜层为掩膜,利用刻蚀液对所述划片道区域进行刻蚀,以去除位于所述划片道区域中的介质层,形成侧壁为斜面的第一凹槽;
S205:以所述掩膜层为掩膜,对所述划片道区域进行干法刻蚀,以去除位于划片道区域中剩余的氮化镓层,形成侧壁为斜面的第二凹槽,所述第二凹槽的侧壁与所述第一凹槽的侧壁光滑连接。
可选的,步骤S205还可以为:
S2051:以所述掩膜层为掩膜,对所述划片道区域进行干法刻蚀,以去除位于划片道区域中剩余的氮化镓层以及部分所述衬底,形成侧壁为斜面、且深入所述衬底的第二凹槽。
在本实施例中,所述第二凹槽深入所述衬底中,有利于后续的切割工序的实施。
在本申请的一个可选实施例中,以氮化镓功率器件为例,提供了一种可行的半导体器件层的形成过程,包括:
在所述衬底表面依次形成沟道层、阻挡层、保护层和半导体器件的介质层。
其中,所述沟道层为氮化镓层;
阻挡层为铝镓氮层;
所述保护层为氮化硅层。
作为第三代半导体材料的典型代表,宽禁带半导体氮化镓(GaN)具有许多硅材料所不具备的优异性能,是高频、高压、高温和大功率应用的优良半导体材料,在民用和军事领域具有广阔的应用前景。
但在氮化镓功率器件中,由于硅衬底和氮化镓层之间存在晶格失配,在氮化镓功率器件的生产过程中,会存在较大的应力,采用本申请实施例提供的氮化镓功率器件的制备方法,有利于释放膜层应力,避免切割时产生裂纹。
综上所述,本申请实施例提供了一种氮化镓功率器件的制备方法,所述氮化镓功率器件的制备方法在对于划片道区域进行刻蚀之前,先在半导体器件层上形成掩膜层,并以所述掩膜层为掩膜,先后进行湿法刻蚀和第二次刻蚀,以去除掉位于所述划片道区域上的介质层和氮化镓层,从而降低了在划片过程中由于划片道区域上的介质层内部的应力而导致产生裂纹,进而对半导体器件单元的性能产生不良影响的可能。
另外在对所述划片道区域上的介质层和氮化镓层进行刻蚀时,先利用湿法刻蚀去除半导体器件层上层的介质层,湿法刻蚀不会消耗掩膜层厚度,在去除划片道区域中的介质层和氮化镓层时无需两次设置掩膜层,减少了工艺流程,提高了生产效率。
进一步的,在利用湿法刻蚀去除所述半导体器件层上层的介质层时,由于湿法刻蚀的工艺特性,形成的所述第一凹槽的侧壁为斜面,有利于进一步释放所述半导体器件层中各个膜层中的应力。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (7)
1.一种氮化镓功率器件的制备方法,其特征在于,包括:
提供衬底,所述衬底上形成有半导体器件层,所述半导体器件层包括多个半导体器件单元以及位于相邻所述半导体器件单元之间的划片道区域;
形成位于所述半导体器件层上的掩膜层,所述掩膜层暴露出所述划片道区域;
以所述掩膜层为掩膜,对所述划片道区域进行湿法刻蚀,以去除位于所述划片道区域中的介质层,形成第一凹槽;
以所述掩膜层为掩膜,对所述划片道区域进行第二次刻蚀,以去除位于所述划片道区域中剩余的氮化镓层,形成第二凹槽。
2.根据权利要求1所述的方法,其特征在于,所述形成位于所述半导体器件层上的掩膜层包括:
在所述半导体器件层上旋涂光刻胶;
对位于所述划片道区域上的光刻胶进行曝光和显影,以去除位于所述划片道区域上的光刻胶,暴露出所述划片道区域,剩余的光刻胶作为所述掩膜层。
3.根据权利要求1所述的方法,其特征在于,所述以所述掩膜层为掩膜,对所述划片道区域进行湿法刻蚀,以去除位于所述划片道区域中的介质层,形成第一凹槽包括:
以所述掩膜层为掩膜,利用刻蚀液对所述划片道区域进行刻蚀,以去除位于所述划片道区域中的介质层,形成侧壁为斜面的第一凹槽。
4.根据权利要求1所述的方法,其特征在于,所述以所述掩膜层为掩膜,对所述划片道区域进行第二次刻蚀,以去除位于划片道区域中的剩余氮化镓层,形成第二凹槽包括:
以所述掩膜层为掩膜,对所述划片道区域进行干法刻蚀,以去除位于划片道区域中的剩余氮化镓层,形成侧壁为斜面的第二凹槽,所述第二凹槽的侧壁与所述第一凹槽的侧壁光滑连接。
5.根据权利要求4所述的方法,其特征在于,所述以所述掩膜层为掩膜,对所述划片道区域进行干法刻蚀,以去除位于划片道区域中的剩余氮化镓层,形成侧壁为斜面的第二凹槽包括:
以所述掩膜层为掩膜,对所述划片道区域进行干法刻蚀,以去除位于划片道区域中的剩余氮化镓层以及部分所述衬底,形成侧壁为斜面、且深入所述衬底的第二凹槽。
6.根据权利要求1所述的方法,其特征在于,所述半导体器件层的形成过程包括:
在所述衬底表面依次形成沟道层、阻挡层、保护层和半导体器件的介质层。
7.根据权利要求6所述的方法,其特征在于,所述沟道层为氮化镓层;
所述阻挡层为铝镓氮层;
所述保护层为氮化硅层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910954473.8A CN112635399B (zh) | 2019-10-09 | 2019-10-09 | 一种氮化镓功率器件的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910954473.8A CN112635399B (zh) | 2019-10-09 | 2019-10-09 | 一种氮化镓功率器件的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112635399A true CN112635399A (zh) | 2021-04-09 |
CN112635399B CN112635399B (zh) | 2023-07-14 |
Family
ID=75283550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910954473.8A Active CN112635399B (zh) | 2019-10-09 | 2019-10-09 | 一种氮化镓功率器件的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112635399B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024040513A1 (en) * | 2022-08-25 | 2024-02-29 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and method for manufacturing the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6075280A (en) * | 1997-12-31 | 2000-06-13 | Winbond Electronics Corporation | Precision breaking of semiconductor wafer into chips by applying an etch process |
US20100314633A1 (en) * | 2009-06-10 | 2010-12-16 | Matthew Donofrio | Front end scribing of light emitting diode (led) wafers and resulting devices |
CN104979288A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN105814666A (zh) * | 2013-12-10 | 2016-07-27 | 应用材料公司 | 用于划切晶片的方法与载具 |
-
2019
- 2019-10-09 CN CN201910954473.8A patent/CN112635399B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6075280A (en) * | 1997-12-31 | 2000-06-13 | Winbond Electronics Corporation | Precision breaking of semiconductor wafer into chips by applying an etch process |
US20100314633A1 (en) * | 2009-06-10 | 2010-12-16 | Matthew Donofrio | Front end scribing of light emitting diode (led) wafers and resulting devices |
CN102668132A (zh) * | 2009-06-10 | 2012-09-12 | 克里公司 | 发光二极管(led)晶圆的前端划线以及结果器件 |
CN105814666A (zh) * | 2013-12-10 | 2016-07-27 | 应用材料公司 | 用于划切晶片的方法与载具 |
CN104979288A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024040513A1 (en) * | 2022-08-25 | 2024-02-29 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
CN112635399B (zh) | 2023-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8222140B2 (en) | Pitch division patterning techniques | |
TW201330067A (zh) | 半導體元件及其製造方法 | |
CN104979187A (zh) | 晶圆的分割方法 | |
US8513132B2 (en) | Method for fabricating metal pattern in semiconductor device | |
US20180226403A1 (en) | Insulating layer next to fin structure and method of removing fin structure | |
US7585727B2 (en) | Method for fabricating semiconductor device having bulb-shaped recess gate | |
CN105428209A (zh) | 半导体器件装置和用于形成半导体器件装置的方法 | |
CN103681846A (zh) | 半导体装置及其制造方法 | |
US10685883B1 (en) | Method of wafer dicing and die | |
CN112635399B (zh) | 一种氮化镓功率器件的制备方法 | |
US11437281B2 (en) | Method for manufacturing semiconductor device and semiconductor device thereby formed | |
CN116978999A (zh) | 一种电流限域Micro-LED芯片及其制作方法 | |
EP4383346A1 (en) | Semiconductor device and manufacturing method therefor | |
CN110534499B (zh) | 半导体器件及其制作方法 | |
CN105655450A (zh) | 高压led芯片的钝化层沉积方法 | |
CN106920748B (zh) | 鳍式场效应晶体管及其形成方法 | |
US10818508B2 (en) | Semiconductor structure and method for preparing the same | |
KR101088392B1 (ko) | 발광소자 칩 및 이의 제조방법 | |
US11502195B2 (en) | Semiconductor structure and manufacturing method thereof | |
CN111725137B (zh) | 一种半导体器件的形成方法 | |
US20210343594A1 (en) | Moat coverage with dielectric film for device passivation and singulation | |
CN115188662A (zh) | 一种半导体器件沟槽形成工艺 | |
KR20010003257A (ko) | 반도체소자의 제조방법 | |
CN117894682A (zh) | 一种半导体器件结构及其制备方法 | |
KR100275501B1 (ko) | 트렌치 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |