CN110534499B - 半导体器件及其制作方法 - Google Patents
半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN110534499B CN110534499B CN201910935205.1A CN201910935205A CN110534499B CN 110534499 B CN110534499 B CN 110534499B CN 201910935205 A CN201910935205 A CN 201910935205A CN 110534499 B CN110534499 B CN 110534499B
- Authority
- CN
- China
- Prior art keywords
- sub
- ultraviolet light
- semiconductor device
- substrate
- etching barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 17
- 238000005530 etching Methods 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000004888 barrier function Effects 0.000 claims abstract description 45
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 230000008033 biological extinction Effects 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 12
- 230000035515 penetration Effects 0.000 abstract description 12
- 238000005137 deposition process Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 123
- 230000000903 blocking effect Effects 0.000 description 21
- 239000011229 interlayer Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012538 light obscuration Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
本发明提供了一种半导体器件及其制作方法，位于衬底与金属互连结构之间的刻蚀阻挡层包含至少两层子刻蚀阻挡层，其中至少一层所述子刻蚀阻挡层对紫外光的消光系数大于氮化硅对紫外光的消光系数，由此减弱形成金属互连结构时刻蚀或沉积工艺中等离子体产生的紫外光的穿透效应，从而提高器件的可靠性。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种半导体器件及其制作方法。
背景技术
半导体器件形成后，通过金属互连将器件连接并接引出来，相邻的金属层或金属线用介质层分隔开。目前广泛采用铜制程，通过大马士革工艺来制作，然而在工艺过程中广泛使用等离子制程，包括金属沟槽的刻蚀、通孔的刻蚀、介质层的沉积等，不可避免的引入PID(plasma induced damage，等离子体损伤)的问题。
尤其是在器件特征尺寸缩小后，工艺集成度提高，由等离子体引入的栅氧损伤越来越明显，其严重影响着器件的工作性能和使用寿命。
因此，为了解决上述技术问题，有必要提出一种新的半导体器件及其制作方法。
发明内容
基于以上所述的问题，本发明的目的在于提供一种半导体器件及其制作方法，减弱刻蚀或沉积工艺中等离子体产生的紫外光的穿透效应，从而提高器件的可靠性。
为实现上述目的，本发明提供一种半导体器件，包括：衬底、位于衬底上的刻蚀阻挡层以及位于所述刻蚀阻挡层上的金属互连结构，其中，所述刻蚀阻挡层包含至少两层子刻蚀阻挡层，至少一层所述子刻蚀阻挡层对紫外光的消光系数大于氮化硅对紫外光的消光系数。
可选的，在所述半导体器件中，至少一层所述子刻蚀阻挡层的材质包含氮氧化硅。
可选的，在所述半导体器件中，至少一层所述子刻蚀阻挡层的材质包含富硅氧化硅。
可选的，在所述半导体器件中，所述刻蚀阻挡层包含两层子刻蚀阻挡层，第一子刻蚀阻挡层的材质包含氮氧化硅，第二子刻蚀阻挡层的材质包含氮化硅。
可选的，在所述半导体器件中，所述第一子刻蚀阻挡层靠近所述衬底，所述第二子刻蚀阻挡层远离所述衬底。
可选的，在所述半导体器件中，所述半导体器件还包含：MOS晶体管，位于所述衬底与所述刻蚀阻挡层之间。
相应的，本发明还提供一种半导体器件的制作方法，包括：
提供一衬底；
形成刻蚀阻挡层在所述衬底上，所述刻蚀阻挡层包含至少两层子刻蚀阻挡层，至少一层所述子刻蚀阻挡层对紫外光的消光系数大于氮化硅对紫外光的消光系数；
形成金属互连结构在所述刻蚀阻挡层上。
可选的，在所述半导体器件的制作方法中，至少一层所述子刻蚀阻挡层的材质包含氮氧化硅。
可选的，在所述半导体器件的制作方法中，至少一层所述子刻蚀阻挡层的材质包含富硅氧化硅。
可选的，在所述半导体器件的制作方法中，所述刻蚀阻挡层包含两层子刻蚀阻挡层，第一子刻蚀阻挡层的材质包含氮氧化硅，第二子刻蚀阻挡层的材质包含氮化硅。
与现有技术相比，本发明提供的半导体器件及其制作方法中，位于衬底与金属互连结构之间的刻蚀阻挡层包含至少两层子刻蚀阻挡层，其中至少一层所述子刻蚀阻挡层对紫外光的消光系数大于氮化硅对紫外光的消光系数，由此减弱形成金属互连结构时刻蚀或沉积工艺中等离子体产生的紫外光的穿透效应，从而提高器件的可靠性。
附图说明
图1为一半导体器件的结构示意图。
图2为本发明一实施例所提供的半导体器件的制作方法的流程图。
图3为本发明一实施例所提供的半导体器件的结构示意图。
具体实施方式
图1为一半导体器件的结构示意图。请参照图1所示，所述半导体器件包括：衬底10，位于所述衬底10上的MOS晶体管12以及包围所述MOS晶体管12的介质层11。所述MOS晶体管12包括位于所述衬底10内的源极与漏极，位于所述衬底10表面上的栅极氧化层12a以及位于所述栅极氧化层12a上的栅极，所述栅极在所述衬底10上的投影位于所述源极与所述漏极之间，位于所述栅极氧化层12a与所述栅极两侧的侧墙。在所述介质层12内形成有通孔以暴露出所述栅极与所述源极或漏极，所述通孔内填充有金属形成金属插塞13。
在所述介质层12上形成有刻蚀停止层14，所述刻蚀停止层14的材质优选为氮化硅，在刻蚀停止层14上形成有金属互连结构，在图1中，仅示出了一层层间介质层15，在所述层间介质层15上形成有图形化的光刻胶层16。之后，需要以图形化的光刻胶层16为掩膜对所述层间介质层15进行刻蚀以在所述层间介质层15内形成凹槽17，所述刻蚀为等离子体刻蚀，如图1中箭头18所示。
然而，在等离子体刻蚀的过程中，辉光放电产生的高能量光子19(紫外光)会穿透所述刻蚀停止层14对所述栅极氧化层12a造成损伤，进而影响半导体器件的工作性能和使用寿命。
基于上述问题，本发明提供一种半导体器件，包括：衬底、位于衬底上的刻蚀阻挡层以及位于所述刻蚀阻挡层上的金属互连结构，其中，所述刻蚀阻挡层包含至少两层子刻蚀阻挡层，至少一层所述子刻蚀阻挡层对紫外光的消光系数大于氮化硅对紫外光的消光系数。
相应的，本发明还提供一种半导体器件的制作方法，包括：提供一衬底；形成刻蚀阻挡层在所述衬底上，所述刻蚀阻挡层包含至少两层子刻蚀阻挡层，至少一层所述子刻蚀阻挡层对紫外光的消光系数大于氮化硅对紫外光的消光系数；形成金属互连结构在所述刻蚀阻挡层上。
在本发明提供的半导体器件及其制作方法中，位于衬底与金属互连结构之间的刻蚀阻挡层包含至少两层子刻蚀阻挡层，其中至少一层所述子刻蚀阻挡层对紫外光的消光系数大于氮化硅对紫外光的消光系数，由此减弱形成金属互连结构时刻蚀或沉积工艺中等离子体产生的紫外光的穿透效应，从而提高器件的可靠性。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
图3为本发明一实施例所提供的半导体器件的结构示意图。请参考图3所述，所述半导体器件包含：衬底100、位于衬底100上的刻蚀阻挡层140以及位于所述刻蚀阻挡层140上的金属互连结构，其中，所述刻蚀阻挡层140包含至少两层子刻蚀阻挡层，至少一层所述子刻蚀阻挡层对紫外光的消光系数大于氮化硅对紫外光的消光系数。
与现有技术中仅形成有一层由氮化硅组成的刻蚀停止层相比，本发明中，刻蚀停止层由多层子刻蚀停止层堆叠而成，其中至少一层所述子刻蚀阻挡层对紫外光的消光系数大于氮化硅对紫外光的消光系数，由此减弱形成金属互连结构时刻蚀或沉积工艺中等离子体产生的紫外光的穿透效应，从而提高器件的可靠性。
在本发明一实施例中，至少一层所述子刻蚀阻挡层的材质包含氮氧化硅(SiON)，所述氮氧化硅对紫外光的消光系数大于氮化硅对紫外光的消光系数，从而减弱紫外光的穿透效应。
在本发明另一实施例中，至少一层所述子刻蚀阻挡层的材质包含富硅氧化硅(SRO，Silicon Rich Oxide)，所述富硅氧化硅对紫外光的消光系数大于氮化硅对紫外光的消光系数，从而减弱紫外光的穿透效应。
作为优选实施例，请参考图3所示，所述刻蚀阻挡层140包含两层子刻蚀阻挡层，第一子刻蚀阻挡层141的材质包含氮氧化硅，第二子刻蚀阻挡层142的材质包含氮化硅。所述第一子刻蚀阻挡141层靠近所述衬底，所述第二子刻蚀阻挡层142远离所述衬底。
所述半导体器件还包括MOS晶体管120。所述MOS晶体管120包含：位于所述衬底100表面并延伸至所述衬底100内的源极与漏极，位于所述衬底100表面上的栅极氧化层120a以及位于所述栅极氧化层120a上的栅极，所述栅极在所述衬底10上的投影位于所述源极与所述漏极之间，位于所述栅极氧化层120a与所述栅极两侧的侧墙。所述半导体器件还包括介质层110，所述介质层110覆盖所述MOS晶体管120，且在所述介质层110内还形成有通孔，所述通孔暴露出所述栅极与所述源极或所述漏极，所述通孔内填充有金属形成金属插塞130。当然，所述衬底100上还可以形成有其他的半导体结构，并不仅限于所述MOS晶体管120。
在所述刻蚀停止层140上形成有金属互连结构，本实施例中，仅示出了一层层间介质层150，在所述层间介质层150上形成有图形化的光刻胶层160。需要以所述图形化的光刻胶层160作为掩膜，对所述层间介质层150进行刻蚀以在所述层间介质层150内形成凹槽170。
所述刻蚀采用等离子体刻蚀(如图3所示的箭头180)，虽然在等离子体刻蚀过程中，辉光放电会产生高能量光子(紫外光)，但是所述第一子刻蚀阻挡层141对紫外光的消光系数大于氮化硅对紫外光的消光系数，即所述第一子刻蚀阻挡层141对紫外光的消光系数比较高，能够减弱紫外光的穿透效应，从而防止紫外光对所述栅极氧化层120a造成损伤，以此提高器件的可靠性。
当然，在后续形成金属互连结构的过程中，沉积工艺中等离子体产生的紫外光也会被所述第一子刻蚀阻挡层141所减弱，从而减少下方所述栅极氧化层120a由于紫外光所造成的损伤，提高了器件的可靠性。
可以理解的是，本发明实施例是以MOS晶体管为例进行的说明，所述刻蚀阻挡层140的结构能够改善由于等离子体造成的栅极氧化层的损伤。当所述衬底10上形成有其他的半导体结构，本发明所述的刻蚀阻挡层也能够防止该半导体结构的损失。
本发明还提供一种半导体器件的制作方法，用于形成上述的半导体器件。本发明所述的半导体器件并不局限于该制作方法制作。图2为本发明一实施例所提供的半导体器件的制作方法的流程图。以下结合附图2与附图3对本实施例中半导体器件的制作方法进行详细说明。
在步骤S100中，提供一衬底100。所述第一衬底100的材料可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化硅(SiC)，也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在本实施例中，所述衬底100的材料优选为单晶硅(Si)。所述衬底100上还可以形成有各种半导体结构，本发明实施例以MOS晶体管为例进行说明，但并不局限于MOS晶体管。
请参考图3所示，所述MOS晶体管120包含：位于所述衬底10表面并延伸至所述衬底10内的源极与漏极，位于所述衬底10表面上的栅极氧化层120a以及位于所述栅极氧化层120a上的栅极，所述栅极在所述衬底10上的投影位于所述源极与所述漏极之间，位于所述栅极氧化层120a与所述栅极两侧的侧墙。所述半导体器件还包括介质层110，所述介质层110覆盖所述MOS晶体管120，且在所述介质层110内还形成有通孔，所述通孔暴露出所述栅极与所述源极或所述漏极，所述通孔内填充有金属形成金属插塞130。
在步骤S200中，形成刻蚀阻挡层140在所述衬底100上，所述刻蚀阻挡层140包含至少两层子刻蚀阻挡层，至少一层所述子刻蚀阻挡层对紫外光的消光系数大于氮化硅对紫外光的消光系数。
在本发明一实施例中，至少一层所述子刻蚀阻挡层的材质包含氮氧化硅，所述氮氧化硅对紫外光的消光系数大于氮化硅对紫外光的消光系数，从而减弱紫外光的穿透效应。
在本发明另一实施例中，至少一层所述子刻蚀阻挡层的材质包含富硅氧化硅，所述富硅氧化硅对紫外光的消光系数大于氮化硅对紫外光的消光系数，从而减弱紫外光的穿透效应。
作为优选实施例，请参考图3所示，所述刻蚀阻挡层140包含两层子刻蚀阻挡层，第一子刻蚀阻挡层141的材质包含氮氧化硅，第二子刻蚀阻挡层142的材质包含氮化硅。所述第一子刻蚀阻挡141层靠近所述衬底，所述第二子刻蚀阻挡层142远离所述衬底。
在步骤S300中，形成金属互连结构在所述刻蚀阻挡层140上。本发明实施例中，仅示出的一层层间介质层150。在所述层间介质层150上形成有图形化的光刻胶层160。需要以所述图形化的光刻胶层160作为掩膜，对所述层间介质层150进行刻蚀以形成凹槽170。
所述刻蚀采用等离子体刻蚀(如图3所示的箭头180)，虽然在等离子体刻蚀过程中，辉光放电会产生高能量光子(紫外光)，但是所述第一子刻蚀阻挡层141对紫外光的消光系数大于氮化硅对紫外光的消光系数，即所述第一子刻蚀阻挡层141对紫外光的消光系数比较高，能够减弱紫外光的穿透效应，从而防止紫外光对所述栅极氧化层120a造成损伤，以此提高器件的可靠性。
综上所述，本发明提供的半导体器件及其制作方法中，位于衬底与金属互连结构之间的刻蚀阻挡层包含至少两层子刻蚀阻挡层，其中至少一层所述子刻蚀阻挡层对紫外光的消光系数大于氮化硅对紫外光的消光系数，由此减弱形成金属互连结构时刻蚀或沉积工艺中等离子体产生的紫外光的穿透效应，从而提高器件的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (8)
1.一种半导体器件，其特征在于，包括：衬底、位于衬底上的刻蚀阻挡层以及位于所述刻蚀阻挡层上的金属互连结构，其中，所述刻蚀阻挡层包含至少两层子刻蚀阻挡层，至少一层所述子刻蚀阻挡层对紫外光的消光系数大于氮化硅对紫外光的消光系数，靠近所述衬底的至少一层所述子刻蚀阻挡层的材质包含氮氧化硅，远离所述衬底的至少一层所述子刻蚀阻挡层的材质包含氮化硅。
2.如权利要求1所述的半导体器件，其特征在于，至少一层所述子刻蚀阻挡层的材质包含富硅氧化硅。
3.如权利要求1所述的半导体器件，其特征在于，所述刻蚀阻挡层包含两层子刻蚀阻挡层，第一子刻蚀阻挡层的材质包含氮氧化硅，第二子刻蚀阻挡层的材质包含氮化硅。
4.如权利要求3所述的半导体器件，其特征在于，所述第一子刻蚀阻挡层靠近所述衬底，所述第二子刻蚀阻挡层远离所述衬底。
5.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包含：MOS晶体管，位于所述衬底与所述刻蚀阻挡层之间。
6.一种半导体器件的制作方法，其特征在于，包括：
提供一衬底；
形成刻蚀阻挡层在所述衬底上，所述刻蚀阻挡层包含至少两层子刻蚀阻挡层，至少一层所述子刻蚀阻挡层对紫外光的消光系数大于氮化硅对紫外光的消光系数，靠近所述衬底的至少一层所述子刻蚀阻挡层的材质包含氮氧化硅，远离所述衬底的至少一层所述子刻蚀阻挡层的材质包含氮化硅；
形成金属互连结构在所述刻蚀阻挡层上。
7.如权利要求6所述的半导体器件的制作方法，其特征在于，至少一层所述子刻蚀阻挡层的材质包含富硅氧化硅。
8.如权利要求6所述的半导体器件的制作方法，其特征在于，所述刻蚀阻挡层包含两层子刻蚀阻挡层，第一子刻蚀阻挡层的材质包含氮氧化硅，第二子刻蚀阻挡层的材质包含氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910935205.1A CN110534499B (zh) | 2019-09-29 | 2019-09-29 | 半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910935205.1A CN110534499B (zh) | 2019-09-29 | 2019-09-29 | 半导体器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110534499A CN110534499A (zh) | 2019-12-03 |
| CN110534499B true CN110534499B (zh) | 2021-05-25 |
Family
ID=68670944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910935205.1A Active CN110534499B (zh) | 2019-09-29 | 2019-09-29 | 半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110534499B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115720479B (zh) * | 2022-11-23 | 2024-07-19 | 惠科股份有限公司 | 量子点层制备方法及显示面板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103187359A (zh) * | 2011-12-29 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 金属互连线的形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080116578A1 (en) * | 2006-11-21 | 2008-05-22 | Kuan-Chen Wang | Initiation layer for reducing stress transition due to curing |
| CN101383338B (zh) * | 2007-09-07 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 一种可改善闪存性能的第一金属间介质及其制作方法 |
| CN101777518B (zh) * | 2009-01-13 | 2012-06-27 | 中芯国际集成电路制造(上海)有限公司 | 改善栅氧化层整合性参数的方法 |
| CN102800620B (zh) * | 2011-05-24 | 2016-04-06 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN102543716B (zh) * | 2012-03-09 | 2017-03-01 | 上海华虹宏力半导体制造有限公司 | 金属硅化物阻挡层的形成方法 |
-
2019
- 2019-09-29 CN CN201910935205.1A patent/CN110534499B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103187359A (zh) * | 2011-12-29 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 金属互连线的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110534499A (zh) | 2019-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326282B1 (en) | Method of forming trench isolation in a semiconductor device and structure formed thereby | |
| US6140242A (en) | Method of forming an isolation trench in a semiconductor device including annealing at an increased temperature | |
| KR100386946B1 (ko) | 트렌치 소자 분리형 반도체 장치의 형성방법 | |
| US10134639B2 (en) | Semiconductor structure having contact holes between sidewall spacers | |
| JP2000049222A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2011066435A (ja) | 半導体デバイスの絶縁 | |
| US6468904B1 (en) | RPO process for selective CoSix formation | |
| KR101831037B1 (ko) | 반도체 디바이스 구조체를 형성하기 위한 방법 | |
| US6861751B2 (en) | Etch stop layer for use in a self-aligned contact etch | |
| CN110534499B (zh) | 半导体器件及其制作方法 | |
| US11437281B2 (en) | Method for manufacturing semiconductor device and semiconductor device thereby formed | |
| CN117894682A (zh) | 一种半导体器件结构及其制备方法 | |
| CN107731807B (zh) | 半导体结构及其形成方法 | |
| US11217527B2 (en) | Semiconductor device and manufacturing method of the same | |
| KR100377833B1 (ko) | 보더리스 콘택 구조를 갖는 반도체 장치 및 그 제조방법 | |
| US10566203B1 (en) | Method for alleviating etching defect of salicide barrier layer | |
| US7820537B1 (en) | Method for fabricating semiconductor device | |
| US20160133524A1 (en) | Methods for fabricating integrated circuits with improved active regions | |
| US7205242B2 (en) | Method for forming isolation layer in semiconductor device | |
| KR20050108038A (ko) | 트렌치 소자분리막을 포함하는 반도체 소자 및 그 제조방법 | |
| CN106549029B (zh) | 形成图像传感器器件中的多晶硅栅极结构的方法 | |
| KR100373358B1 (ko) | 비아 퍼스트 듀얼 대머신 공정을 사용한 반도체 소자제조방법 | |
| US20210249520A1 (en) | Multiple gate sidewall spacer widths | |
| US7192883B2 (en) | Method of manufacturing semiconductor device | |
| KR100351911B1 (ko) | 반도체 소자의 게이트 스페이서 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |