CN103187359A - 金属互连线的形成方法 - Google Patents
金属互连线的形成方法 Download PDFInfo
- Publication number
- CN103187359A CN103187359A CN2011104534979A CN201110453497A CN103187359A CN 103187359 A CN103187359 A CN 103187359A CN 2011104534979 A CN2011104534979 A CN 2011104534979A CN 201110453497 A CN201110453497 A CN 201110453497A CN 103187359 A CN103187359 A CN 103187359A
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- etching barrier
- metal interconnecting
- interconnecting wires
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种金属互连线的形成方法,该方法包括:提供半导体衬底;在所述半导体衬底上形成刻蚀阻挡层,所述刻蚀阻挡层中包括碳元素;在所述刻蚀阻挡层上形成缓冲层,所述缓冲层中碳元素的质量百分比不超过所述刻蚀阻挡层中碳元素的质量百分比的70%;在所述缓冲层上形成介质层;以及形成金属互连线,所述金属互连线贯穿所述介质层、所述缓冲层和所述刻蚀阻挡层。通过减少在所述刻蚀阻挡层和所述介质层两相界面处的碳含量,增强了结合力,减小了裂缝。
Description
技术领域
本发明涉及半导体制造技术,特别涉及一种金属互连线的形成方法。
背景技术
随着IC技术的发展,器件尺寸越来越小,RC延迟对器件开启速度影响越来越大。为解决RC延迟的问题,一方面,采用电阻率小的金属铜取代电阻率大的金属铝形成金属连线,以减小互连电阻;另一方面,采用具有低介电常数的材料来隔离金属互连线,以减小金属互连线之间的电容。
现有的金属互连线的形成方法如下所述:
参考图1,提供半导体衬底10,所述半导体衬底10上形成有如晶体管、电容器、导电插塞等结构;在所述半导体衬底10上形成刻蚀阻挡层20;在所述刻蚀阻挡层20上形成介质层30;在所述介质层30上形成底面抗反射层(BARC)40;在所述底面抗反射层40上涂覆光刻胶层50;经过曝光显影工艺,在所述光刻胶层50上定义出开口。
如图2所示,以所述光刻胶层50为掩膜,刻蚀所述介质层30至露出所述半导体衬底10,形成沟槽60。
如图3所示,去除所述光刻胶层50和所述抗反射层40;用溅镀工艺形成金属层70,所述铜金属层70填充满沟槽。
如图4所示,采用化学机械研磨法(CMP)平坦化所述金属层70至露出所述介质层30,形成金属互连线。
更多相关技术可以参考申请号为200510113921.X的中国专利申请。
然而,通过透射电子显微镜(TEM)可以看到,刻蚀阻挡层和介质层之间具有裂缝。
因此,需要一种金属互连线的形成方法,以便减小刻蚀阻挡层和介质层之间的裂缝。
发明内容
本发明解决的问题是提供一种金属互连线的形成方法,能够减小刻蚀阻挡层和介质层之间的裂缝。
为解决上述技术问题,本发明的实施例提供一种金属互连线的形成方法,包括:提供半导体衬底;在所述半导体衬底上形成刻蚀阻挡层,所述刻蚀阻挡层中包括碳元素;在所述刻蚀阻挡层上形成缓冲层,所述缓冲层中碳元素的含量不超过所述刻蚀阻挡层中碳元素的含量的70%;在所述缓冲层上形成介质层;以及形成金属互连线,所述金属互连线贯穿所述介质层、所述缓冲层和所述刻蚀阻挡层。
可选地,所述缓冲层通过对原始刻蚀阻挡层的顶部进行降碳处理形成,所述原始刻蚀阻挡层的未经降碳处理的部分形成所述刻蚀阻挡层。
可选地,利用等离子氧化工艺对所述原始刻蚀阻挡层的顶部进行处理以去除所述原始刻蚀阻挡层中的部分碳元素。
可选地,所述等离子氧化工艺包括:氧气的流量是50标准毫升/分钟至1000标准毫升/分钟,压力是3托至7托,能量是50瓦至1000瓦,时间是1秒至10秒。
可选地,所述等离子氧化工艺包括:氧气的流量是400标准毫升/分钟至600标准毫升/分钟,压力是4托至6托,能量是400瓦至600瓦,时间是4秒至6秒。
可选地,所述原始刻蚀阻挡层的材料包括碳氮化硅,碳元素的质量百分比是5%至40%。
可选地,所述原始刻蚀阻挡层的厚度是100埃至500埃。
可选地,所述缓冲层的厚度是5埃至50埃。
可选地,所述介质层包括SiOCH材料。
可选地,所述金属互连线的材料包括铜。
本发明的实施例还提供一种金属互连线的形成方法,包括:提供半导体衬底;在所述半导体衬底上形成刻蚀阻挡层,所述刻蚀阻挡层中包括碳元素;在所述刻蚀阻挡层上形成缓冲层,所述缓冲层中碳元素的含量不超过所述刻蚀阻挡层中碳元素的含量的70%;在所述缓冲层上形成氧化物层;在所述氧化物层上形成介质层;以及形成金属互连线,所述金属互连线贯穿所述介质层、所述氧化物层、所述缓冲层和所述刻蚀阻挡层。
可选地,所述缓冲层是通过对原始刻蚀阻挡层的顶部进行降碳处理形成,所述原始刻蚀阻挡层的未经降碳处理的部分形成所述刻蚀阻挡层。
可选地,利用等离子氧化工艺对所述原始刻蚀阻挡层的顶部进行处理以去除所述原始刻蚀阻挡层中的部分碳元素。
可选地,所述等离子氧化工艺包括:氧气的流量是50标准毫升/分钟至1000标准毫升/分钟,压力是3托至7托,能量是50瓦至1000瓦,时间是1秒至10秒。
可选地,所述等氧化工艺包括:氧气的流量是400标准毫升/分钟至600标准毫升/分钟,压力是4托至6托,能量是400瓦至600瓦,时间是4秒至6秒。
可选地,所述原始刻蚀阻挡层的材料包括碳氮化硅,碳元素的质量百分比是5%至40%。
可选地,所述原始刻蚀阻挡层的厚度是100埃至500埃。
可选地,所述缓冲层的厚度是5埃至50埃。
可选地,所述氧化物层的厚度是50埃至500埃。
可选地,所述介质层包括SiOCH材料。
可选地,所述金属互连线的材料包括铜。
与现有技术相比,本发明的实施例具有以下优点:
通过减少所述刻蚀阻挡层与所述介质层两相界面处的碳含量,增强了层间结合力,减小了裂缝。
在所述缓冲层与所述介质层之间进一步形成所述氧化物层,进一步地增强了结合力,减小了裂缝。
附图说明
图1至图4现有技术中金属互连线形成过程的中间结构的剖面结构示意图。
图5是本发明的一个实施例的金属互连线的形成方法的流程示意图。
图6至图10是本发明的一个实施例的金属互连线的形成过程的中间结构的剖面结构示意图。
图11是本发明的另一个实施例的金属互连线的形成方法的流程示意图。
图12至图17是本发明的另一个实施例的金属互连线的形成过程的中间结构的剖面结构示意图。
具体实施方式
发明人经过研究发现,在现有的金属互连线中,刻蚀阻挡层和介质层之间出现裂缝,是因为现有的刻蚀阻挡层中含有碳元素较高。在后续形成介质层时,因为碳原子和硅原子间的结合力较弱,所述刻蚀阻挡层和所述介质层的交界面处的结合不够紧密,因此产生了裂缝。而且,后续形成的金属连线会在上述交界面处产生应力作用,进一步地扩大裂缝。裂缝的存在会影响器件的性能。
本发明的实施例通过降低所述刻蚀阻挡层与所述介质层交界面处的碳含量,增强了所述刻蚀阻挡层和所述介质层之间的结合力,减小了裂缝。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的实施例进行详细的说明。下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其他方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
本发明首先提供了一种金属连线的形成方法,包括:提供半导体衬底;在所述半导体衬底上形成刻蚀阻挡层,所述刻蚀阻挡层中包括碳元素;在所述刻蚀阻挡层上形成缓冲层,所述缓冲层中的碳元素的含量不超过所述刻蚀阻挡层中碳元素的含量的70%;在所述缓冲层上形成介质层;以及,形成金属互连线,所述金属互连线贯穿所述介质层、所述缓冲层和所述刻蚀阻挡层。
具体地,如图5所示提供了一种金属连线的形成方法,包括:
S101:提供半导体衬底;
S102:在所述半导体衬底上形成原始刻蚀阻挡层,所述原始刻蚀阻挡层中包括碳元素;
S103:对所述原始刻蚀阻挡层的顶部进行降碳处理,分别形成缓冲层和刻蚀阻挡层;
S104:在所述缓冲层上形成介质层;以及
S105:形成金属互连线,所述金属互连线贯穿所述介质层、所述缓冲层和所述刻蚀阻挡层。
为了更清楚地说明本发明实施例的金属互连线的形成方法,下面结合中间结构的剖面结构示意图6-10进一步详细说明。
参考图6,执行步骤S101,提供半导体衬底200。
所述半导体衬底200中形成有如晶体管、电容器、导电插塞等结构。所述半导体衬底200可以是硅衬底、锗硅衬底、绝缘体上硅衬底等。
参考图7,执行步骤S102,在所述半导体衬底200上形成原始刻蚀阻挡层220’。
在后续形成凹槽的工艺中,所述原始刻蚀阻挡层220’作为刻蚀的停止层,能够防止刻蚀工艺损坏所述半导体衬底200中的结构。
所述原始刻蚀阻挡层220’的材料是碳氮化硅,包括的碳元素的质量百分比为5%至40%。
碳元素的含量对碳氮化硅材料的K值具有重要的影响。由于后续形成的金属互连线会部分地被所述原始刻蚀阻挡层220’所隔离,因此,所述原始刻蚀阻挡层220’需要具有稳定的K值。
在本发明的一个实施例中,所述原始刻蚀阻挡层220’的厚度范围是100埃至500埃。
如前所述,过高的碳含量会造成所述原始刻蚀阻挡层220’与后续形成的介质层之间的结合力小。为了避免这个问题,本发明的实施例提出在所述原始刻蚀阻挡层220’与介质层之间形成用于增强结合力的缓冲层。
作为本发明的一个实施例,发明人发现,通过在所述原始刻蚀阻挡层220’与介质层之间形成一层碳含量较低的缓冲层可以增强结合力。所述缓冲层可以在所述原始刻蚀阻挡层220’上额外形成,也可以通过对所述原始刻蚀阻挡层220’的顶部进行降碳处理形成。下面将以通过降碳处理来形成所述缓冲层为例进行详细说明。
参考图8,执行步骤S103,对所述原始刻蚀阻挡层220’的顶部进行降碳处理,形成缓冲层221和刻蚀阻挡层220。
所述原始刻蚀阻挡层220’的经过降碳处理的部分形成所述缓冲层221,所述原始刻蚀阻挡层220’的未经降碳处理的部分形成所述刻蚀阻挡层220。
本发明的实施例通过在所述原始刻蚀阻挡层220’的顶部处形成所述缓冲层221,减少了所述原始刻蚀阻挡层220’与后续形成的介质层的两相界面处的碳含量。而且,由于仅在上述两相界面处的碳含量减少了,所述缓冲层221较薄,因此,所述刻蚀阻挡层220和所述缓冲层221的总体介电常数并没有受到太大的影响。
在本发明的一个实施例中,通过等离子氧化工艺去除所述原始刻蚀阻挡层220’中的部分碳元素。通过所述等离子氧化工艺对所述原始刻蚀阻挡层220’的顶部进行处理,利用等离子体氧气去除位于所述原始刻蚀阻挡层220’的顶部的部分碳元素,从而形成所述缓冲层221和所述刻蚀阻挡层220。
在本发明的一个实施例中,所述等离子氧化工艺包括:氧气的流量是50标准毫升/分钟至1000标准毫升/分钟,压力是3托至7托,能量是50瓦至1000瓦,时间是1秒至10秒。
作为本发明的又一实施例,所述等离子氧化工艺包括:氧气的流量是400标准毫升/分钟至600标准毫升/分钟,压力是4托至6托,能量是400瓦至600瓦,时间是4秒至6秒。
在本发明的一个实施例中,通过去除所述原始刻蚀阻挡层220’中的部分碳元素,形成的所述缓冲层221的厚度是5埃至50埃。
所述缓冲层221包括的碳元素的含量(质量百分比)不超过所述原始刻蚀阻挡层220包括的碳元素的含量(质量百分比)的70%。
参考图9,执行步骤S104,在所述缓冲层221上形成介质层240。
所述介质层240用于电性隔离和提供机械支撑。
在本发明的一个实施例中,所述介质层240的材料包括SiOCH。
形成所述介质层240的工艺为本领域的技术人员所熟知,在此不再赘述。
参考图10,执行步骤S105,形成金属互连线260。
所述金属互连线260用于将电极引出或对相关元件进行互连。
形成所述金属互连线260的步骤可以包括:在所述介质层240上形成图形化的光刻胶层(未图示);以所述光刻胶层为掩膜,刻蚀所述介质层240、所述缓冲层221和所述刻蚀阻挡层220,形成与所述半导体衬底200内的导电结构接触的沟槽(未图示);以及,在所述沟槽中填充满金属材料,并进行化学机械研磨工艺,以形成所述金属互连线260。
在本发明的一个实施例中,所述金属互连线260的材料包括金属铜。
本发明的实施例还提供一种金属互连线的形成方法,参考图11,该方法包括:
S201:提供半导体衬底;
S202:在所述半导体衬底上形成原始刻蚀阻挡层,所述原始刻蚀阻挡层中包括碳元素;
S203:对所述原始刻蚀阻挡层的顶部进行降碳处理,形成缓冲层和刻蚀阻挡层;
S204:在所述缓冲层上形成氧化物层;
S205:在所述氧化物层上形成介质层;以及
S206:形成金属互连线,所述金属互连线贯穿所述介质层、所述氧化物层、所述缓冲层和所述刻蚀阻挡层。
下面结合中间结构的剖面结构示意图12-17进行详细说明。
参考图12,执行步骤S201,提供半导体衬底300。
所述半导体衬底300中形成有如晶体管、电容器、导电插塞等结构。所述半导体衬底300可以是硅衬底、锗硅衬底、绝缘体上硅衬底等。
参考图13,执行步骤S202,在所述半导体衬底300上形成刻原始蚀阻挡层320’,所述原始刻蚀阻挡层320’中包括碳元素。
所述原始刻蚀阻挡层320’的材料是碳氮化硅,包括的碳元素的质量百分比为5%至40%。
在本发明的一个实施例中,所述原始刻蚀阻挡层320’的厚度范围是100埃至500埃。
参考图14,执行步骤S203,对所述原始刻蚀阻挡层320’的顶部进行降碳处理,形成缓冲层321和刻蚀阻挡层320。
所述原始刻蚀阻挡层320’的经过降碳处理的部分形成所述缓冲层321,所述原始刻蚀阻挡层320’的未经降碳处理的部分形成所述刻蚀阻挡层320。
在本发明的一个实施例中,通过等离子氧化工艺去除所述原始刻蚀阻挡层320’中的部分碳元素。通过所述等离子氧化工艺对所述原始刻蚀阻挡层320’的顶部进行处理,利用等离子体氧气去除位于所述原始刻蚀阻挡层320’的顶部的部分碳元素,从而形成所述缓冲层321。
在本发明的一个实施例中,所述等离子氧化工艺包括:氧气的流量是50标准毫升/分钟至1000标准毫升/分钟,压力是3托至7托,能量是50瓦至1000瓦,时间是1秒至10秒。
在本发明的又一实施例中,所述等离子氧化工艺包括:氧气的流量是400标准毫升/分钟至600标准毫升/分钟,压力是4托至6托,能量是400瓦至600瓦,时间是4秒至6秒。
在本发明的一个实施例中,通过去除所述原始刻蚀阻挡层320’中的部分碳元素,形成的所述缓冲层321的厚度是5埃至50埃。
所述缓冲层321包括的碳元素的含量(质量百分比)不超过所述原始刻蚀阻挡层320’包括的碳元素的含量(质量百分比)的70%。
参考图15,执行步骤S204,在所述缓冲层321上形成氧化物层340。
由于后续形成的介质层包括高含量的氧化物,在所述缓冲层321与介质层之间形成所述氧化物层340能够进一步地增强结合力。
在本发明的一个实施例中,所述氧化物层340是氧化硅,通过等离子体增强化学气相沉积(PECVD)工艺形成的。具体地,所述等离子体增强化学气相沉积工艺包括:压力是3托至7托,反应气体的流量是50标准毫升/分钟至1000标准毫升/分钟,能量是50瓦至1000瓦,时间是1秒至10秒。
在本发明的一个实施例中,所述等离子体化学气相沉积工艺包括:压力是4托至6托,反应气体的流量是400标准毫升/分钟至600标准毫升/分钟,能量是400瓦至600瓦,时间是4秒至6秒。
所述反应气体包括硅烷、TEOS(正硅酸乙酯)、四甲基硅烷、三甲基硅烷中的至少一种与氧气的组合。
通过所述等离子体化学气相沉积工艺,所形成的氧化物层340的厚度是50埃至500埃。
参考图16,执行步骤S205,在所述氧化物层340上形成介质层360。
所述介质层360用于电性隔离和提供机械支撑。
在本发明的一个实施例中,所述介质层360的材料包括SiOCH。
形成所述介质层360的工艺为本领域的技术人员所熟知,在此不再赘述。
参考图17,执行步骤S206,形成金属互连线380,所述金属互连线380用于将电极引出或对相关元件进行互连。
形成所述金属互连线380的步骤可以包括:在所述介质层360上形成图形化的光刻胶层(未图示);以所述光刻胶层为掩膜,刻蚀所述介质层360,所述氧化物层340、所述缓冲层321和所述刻蚀阻挡层320,形成与所述半导体衬底300内的导电结构接触的沟槽(未图示);以及,在所述沟槽中填充满金属材料,并进行化学机械研磨工艺,以形成所述金属互连线380。
在本发明的一个实施例中,所述金属互连线380的材料包括金属铜。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (21)
1.一种金属互连线的形成方法,包括:
提供半导体衬底;
在所述半导体衬底上形成刻蚀阻挡层,所述刻蚀阻挡层中包括碳元素;
在所述刻蚀阻挡层上形成缓冲层,所述缓冲层中碳元素的含量不超过所述刻蚀阻挡层中碳元素的含量的70%;
在所述缓冲层上形成介质层;以及
形成金属互连线,所述金属互连线贯穿所述介质层、所述缓冲层和所述刻蚀阻挡层。
2.如权利要求1所述的金属互连线的形成方法,其特征在于,所述缓冲层通过对原始刻蚀阻挡层的顶部进行降碳处理形成,所述原始刻蚀阻挡层的未经降碳处理的部分形成所述刻蚀阻挡层。
3.如权利要求2所述的金属互连线的形成方法,其特征在于,利用等离子氧化工艺对所述原始刻蚀阻挡层的顶部进行处理以去除所述原始刻蚀阻挡层中的部分碳元素。
4.如权利要求3所述的金属互连线的形成方法,其特征在于,所述等离子氧化工艺包括:氧气的流量是50标准毫升/分钟至1000标准毫升/分钟,压力是3托至7托,能量是50瓦至1000瓦,时间是1秒至10秒。
5.如权利要求3所述的金属互连线的形成方法,其特征在于,所述等离子氧化工艺包括:氧气的流量是400标准毫升/分钟至600标准毫升/分钟,压力是4托至6托,能量是400瓦至600瓦,时间是4秒至6秒。
6.如权利要求2所述的金属互连线的形成方法,其特征在于,所述原始刻蚀阻挡层的材料包括碳氮化硅,碳元素的质量百分比是5%至40%。
7.如权利要求2所述的金属互连线的形成方法,其特征在于,所述原始刻蚀阻挡层的厚度是100埃至500埃。
8.如权利要求1所述的金属互连线的形成方法,其特征在于,所述缓冲层的厚度是5埃至50埃。
9.如权利要求1所述的金属互连线的形成方法,其特征在于,所述介质层包括SiOCH材料。
10.如权利要求1所述的金属互连线的形成方法,其特征在于,所述金属互连线的材料包括铜。
11.一种金属互连线的形成方法,包括:
提供半导体衬底;
在所述半导体衬底上形成刻蚀阻挡层,所述刻蚀阻挡层中包括碳元素;
在所述刻蚀阻挡层上形成缓冲层,所述缓冲层中碳元素的含量不超过所述刻蚀阻挡层中碳元素的含量的70%;
在所述缓冲层上形成氧化物层;
在所述氧化物层上形成介质层;以及
形成金属互连线,所述金属互连线贯穿所述介质层、所述氧化物层、所述缓冲层和所述刻蚀阻挡层。
12.如权利要求11所述的金属互连线的形成方法,其特征在于,所述缓冲层是通过对原始刻蚀阻挡层的顶部进行降碳处理形成,所述原始刻蚀阻挡层的未经降碳处理的部分形成所述刻蚀阻挡层。
13.如权利要求12所述的金属互连线的形成方法,其特征在于,利用等离子氧化工艺对所述原始刻蚀阻挡层的顶部进行处理以去除所述原始刻蚀阻挡层中的部分碳元素。
14.如权利要求13所述的金属互连线的形成方法,其特征在于,所述等离子氧化工艺包括:氧气的流量是50标准毫升/分钟至1000标准毫升/分钟,压力是3托至7托,能量是50瓦至1000瓦,时间是1秒至10秒。
15.如权利要求13所述的金属互连线的形成方法,其特征在于,所述等氧化工艺包括:氧气的流量是400标准毫升/分钟至600标准毫升/分钟,压力是4托至6托,能量是400瓦至600瓦,时间是4秒至6秒。
16.如权利要求12所述的金属互连线的形成方法,其特征在于,所述原始刻蚀阻挡层的材料包括碳氮化硅,碳元素的质量百分比是5%至40%。
17.如权利要求12所述的金属互连线的形成方法,其特征在于,所述原始刻蚀阻挡层的厚度是100埃至500埃。
18.如权利要求11所述的金属互连线的形成方法,其特征在于,所述缓冲层的厚度是5埃至50埃。
19.如权利要求11所述的金属互连线的形成方法,其特征在于,所述氧化物层的厚度是50埃至500埃。
20.如权利要求11所述的金属互连线的形成方法,其特征在于,所述介质层包括SiOCH材料。
21.如权利要求11所述的金属互连线的形成方法,其特征在于,所述金属互连线的材料包括铜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110453497.9A CN103187359B (zh) | 2011-12-29 | 2011-12-29 | 金属互连线的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110453497.9A CN103187359B (zh) | 2011-12-29 | 2011-12-29 | 金属互连线的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103187359A true CN103187359A (zh) | 2013-07-03 |
CN103187359B CN103187359B (zh) | 2015-07-08 |
Family
ID=48678455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110453497.9A Active CN103187359B (zh) | 2011-12-29 | 2011-12-29 | 金属互连线的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103187359B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109817566A (zh) * | 2017-11-20 | 2019-05-28 | 格芯公司 | 具有基本上直的接触轮廓的半导体结构 |
CN110534499A (zh) * | 2019-09-29 | 2019-12-03 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6291334B1 (en) * | 1997-12-19 | 2001-09-18 | Applied Materials, Inc. | Etch stop layer for dual damascene process |
US20100059887A1 (en) * | 2008-09-11 | 2010-03-11 | Nec Electronics Corporation | Semiconductor device having insulating film with surface modification layer and method for manufacturing the same |
CN102044473A (zh) * | 2009-10-13 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
-
2011
- 2011-12-29 CN CN201110453497.9A patent/CN103187359B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6291334B1 (en) * | 1997-12-19 | 2001-09-18 | Applied Materials, Inc. | Etch stop layer for dual damascene process |
US20100059887A1 (en) * | 2008-09-11 | 2010-03-11 | Nec Electronics Corporation | Semiconductor device having insulating film with surface modification layer and method for manufacturing the same |
CN102044473A (zh) * | 2009-10-13 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109817566A (zh) * | 2017-11-20 | 2019-05-28 | 格芯公司 | 具有基本上直的接触轮廓的半导体结构 |
CN110534499A (zh) * | 2019-09-29 | 2019-12-03 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
CN110534499B (zh) * | 2019-09-29 | 2021-05-25 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103187359B (zh) | 2015-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107680953B (zh) | 金属内连线的互连结构及其形成方法、半导体器件 | |
US20100314765A1 (en) | Interconnection structure of semiconductor integrated circuit and method for making the same | |
US10062656B2 (en) | Composite bond structure in stacked semiconductor structure | |
CN102881638B (zh) | 一种带有空气间隙的大马士革工艺 | |
CN103633013B (zh) | 硅通孔封装结构的形成方法 | |
CN102324400A (zh) | 铜互连结构的制作方法 | |
CN103426749B (zh) | 开口的形成方法和堆叠结构 | |
CN105762109A (zh) | 半导体结构的形成方法 | |
CN102044473B (zh) | 半导体器件的形成方法 | |
CN104617035A (zh) | 半导体器件的形成方法 | |
CN1941355A (zh) | 集成电路元件及其形成方法 | |
CN103367234B (zh) | 半导体结构的形成方法 | |
CN103187359B (zh) | 金属互连线的形成方法 | |
CN101471324B (zh) | 一种超低k互连结构及其制造方法 | |
CN102487038B (zh) | 铜互连结构及其形成方法 | |
CN101295666A (zh) | 半导体器件的制造方法 | |
CN103367310B (zh) | 互连结构及其形成方法 | |
CN101304002B (zh) | 半导体元件的制造方法 | |
US7687392B2 (en) | Semiconductor device having metal wiring and method for fabricating the same | |
CN103187360A (zh) | 形成互连结构的方法 | |
CN103367232B (zh) | 半导体结构的形成方法 | |
WO2019057436A1 (en) | METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE | |
CN102693935A (zh) | 互连结构的制造方法 | |
CN103426745B (zh) | 半导体结构的形成方法 | |
CN101866822A (zh) | 防止铝焊盘腐蚀的方法以及铝焊盘的制作工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |