CN105428209A - 半导体器件装置和用于形成半导体器件装置的方法 - Google Patents

半导体器件装置和用于形成半导体器件装置的方法 Download PDF

Info

Publication number
CN105428209A
CN105428209A CN201510570663.1A CN201510570663A CN105428209A CN 105428209 A CN105428209 A CN 105428209A CN 201510570663 A CN201510570663 A CN 201510570663A CN 105428209 A CN105428209 A CN 105428209A
Authority
CN
China
Prior art keywords
semiconductor substrate
conductor region
porous semi
semiconductor
thinning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510570663.1A
Other languages
English (en)
Other versions
CN105428209B (zh
Inventor
F·J·桑托斯罗德里奎兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105428209A publication Critical patent/CN105428209A/zh
Application granted granted Critical
Publication of CN105428209B publication Critical patent/CN105428209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的各个实施例涉及半导体器件装置和用于形成半导体器件装置的方法。半导体器件装置包括半导体衬底，该半导体衬底包括半导体衬底正面和半导体衬底背面。半导体衬底包括形成在半导体衬底正面处的至少一个电学元件。半导体器件装置进一步包括形成在半导体衬底背面处的至少一个多孔半导体区域。

Description

半导体器件装置和用于形成半导体器件装置的方法
技术领域
本发明的各个实施例涉及具有多孔半导体区域的半导体衬底，并且特别地涉及一种半导体器件装置、一种用于形成半导体器件装置的方法、以及一种用于减小半导体衬底的厚度偏差的方法。
背景技术
各种半导体器件使用多孔半导体材料的区域。多孔半导体，例如多孔硅，可以通过例如电化学蚀刻方法而形成在半导体晶片中。然而，处理晶片可以是挑战性的。例如，超薄晶片的晶片边缘倾向于为非常易碎的区域，其可能无法承受强的机械力。可能由于破损或泄漏而造成产率损失。
发明内容
一些实施例涉及一种半导体器件装置。半导体器件装置包括半导体衬底，其包括半导体衬底正面和半导体衬底背面。半导体衬底包括形成在半导体衬底正面处的至少一个电学元件。半导体器件装置进一步包括形成在半导体衬底背面处的至少一个多孔半导体区域。
一些实施例涉及一种用于形成半导体器件装置的方法。方法包括减薄半导体晶片的至少一部分以形成减薄的晶片部分。方法进一步包括在半导体晶片中形成至少一个多孔半导体区域。半导体晶片包括横向地围绕半导体晶片的减薄晶片部分的支撑结构。
一些实施例涉及一种用于减小半导体衬底的厚度偏差的方法。方法包括在半导体衬底一侧处检测到至少一个厚度失常区域。方法进一步包括在该至少一个厚度失常区域中形成至少一个多孔半导体区域。方法进一步包括选择性去除该至少一个多孔半导体区域的至少一部分以至少部分地去除该至少一个厚度失常区域。
附图说明
以下将仅借由示例的方式并且参照附图来描述装置和/或方法的一些实施例，其中：
图1示出了半导体器件装置的示意图；
图2示出了用于形成半导体装置的方法的流程图；
图3示出了具有支撑结构的半导体器件装置的示意图；
图4示出了在至少一个半导体衬底切口区域具有至少一个多孔半导体区域的半导体器件装置的示意图；
图5示出了具有至少一个掺杂剂区域的半导体器件装置的示意图；
图6示出了具有背面金属化层的半导体器件装置的示意图；
图7示出了具有至少一个多孔半导体区域的半导体器件装置的示意图；
图8示出了用于减小半导体衬底的厚度偏差的方法的流程图；
图9A至图9C示出了用于减小半导体衬底的厚度偏差的方法的示意图。
具体实施方式
现在将参照其中示出了一些示例性实施例的附图而更完整地描述各个示例性实施例。在附图中，线、层和/或区域的厚度为了明晰可以夸大。
因此，尽管示例性实施例能够具有各种修改和备选形式，其实施例借由附图中示例的形式示出并且将在此详述。然而应该理解的是，并非意在将示例性实施例限定于所公开的特定形式，而是与之相反，示例性实施例意在覆盖落入本公开范围内的所有修改例、等价形式和备选例。附图的说明全文中相同的附图标记指示相同或类似的元件。
应该理解的是，当元件称作“连接”或“耦合”至另一元件时，可以直接连接或耦合至其他元件，或者可以存在插入元件。相反地，当元件称作“直接连接”或“直接耦合”至另一元件时，不存在插入元件。用于描述元件之间关系的其他词语应该以类似方式解释(例如“在……之间”与“直接在……之间”、“相邻”与“直接相邻”等)。
在此使用的术语仅是出于描述特定实施例的目的，并且并非意在限定示例性实施例。如在此使用的，单数形式“一”、“一个”和“该”意在也包括复数形式，除非上下文给出明确相反指示。应该进一步理解的是，在此使用的术语“包括”、“包含”、“含有”和/或“具有”规定了所述特征、整数、步骤、操作、元件和/或组件的存在，但是并未排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。
除非给出相反定义，在此使用的所有术语(包括技术和科学术语)具有与示例性实施例所属技术领域人员通常所理解的相同的含义。应该进一步理解的是：术语，例如在普遍使用的词典中定义的那些术语，应该解释为具有与相关领域的背景下含义一致的含义，并且不应解释为理想或过度正式的意义，除非在此明确定义如此。
图1示出了根据实施例的半导体器件装置100的示意图。半导体器件装置100包括半导体衬底101，半导体衬底101包括半导体衬底正面102和半导体衬底背面103。半导体衬底101包括制造或者形成在半导体衬底正面102处的至少一个电学元件104。半导体器件装置100进一步包括形成在半导体衬底背面103处的至少一个多孔半导体区域105。
由于在半导体衬底背面处实施了至少一个多孔半导体区域，可以改进半导体器件的各种属性和/或特性。例如，至少一个多孔半导体区域可以用于改进背面金属化与背面的粘附，或者改进或增加背面处的载流子复合。例如，至少一个多孔半导体区域可以用于在功率器件的背面上产生更高复合的区域。
半导体装置可以包括半导体器件(例如半导体芯片)或者包含了多个半导体器件的半导体晶片。
半导体衬底101可以包括半导体芯片或半导体晶片的至少一部分。例如，半导体衬底可以是硅基半导体衬底、碳化硅基半导体衬底、砷化镓基半导体衬底或氮化镓基半导体衬底。例如，半导体衬底可以是III-V族半导体基衬底或II-VI族半导体基衬底。
半导体衬底正面102或芯片的主表面，可以是朝向在衬底表面顶部的金属层、绝缘层和/或钝化层的衬底表面，或者是这些层之一的表面。一个或多个电绝缘层和/或导电层可以例如堆叠在半导体衬底的正面上。例如，半导体衬底正面102可以是芯片的有源元件(或有源电学元件)形成或者布置在其处的面。例如，在功率半导体芯片中，半导体衬底正面可以是第一源极/漏极区域和栅极区域(例如有源区域)形成所在的芯片的面，以及半导体衬底背面可以是第二源极/漏极区域形成所在的芯片的面。例如，更复杂的结构可以位于半导体衬底正面而不是半导体衬底背面处。例如，注入区域、凹槽或沟槽可以位于半导体衬底正面处。
半导体衬底可以包括在10μm和1mm、或例如在20μm和800μm、或例如在20μm和200μm之间的厚度。例如，半导体衬底的厚度可以为10μm、20μm、50μm、100μm、150μm、170μm、200μm、600μm或800μm。
至少一个多孔半导体区域105(可以称为一个或多个多孔半导体区域)可以包括与半导体衬底类似或相同的材料。例如，至少一个多孔半导体区域可以具有与半导体衬底类似或相同的材料成分，并且/或者可以至半导体衬底的多孔部分。例如，至少一个多孔半导体区域可以是多孔硅区域或多孔碳化硅区域、多孔砷化镓区域或多孔氮化镓区域。
可以通过半导体衬底的电化学或光-电化学蚀刻，例如阳极蚀刻，而形成多孔半导体区域。多孔半导体区域的孔隙率可以测量作为多孔半导体区域中有效微孔体积(例如微孔的体积)与多孔半导体区域总体积(包括半导体衬底体积和多孔半导体区域内的微孔体积)的比例。例如，较高的孔隙率数值可以指示在多孔半导体区域中较高的微孔密度，而较低的孔隙率数值可以指示在多孔半导体区域中较低的微孔密度。例如，该至少一个多孔半导体区域可以具有例如在5％和95％之间、或在10％和80％之间、或在25％和60％之间的孔隙率。例如，该至少一个多孔半导体区域可以具有围绕多孔半导体区域的半导体材料的约90％、80％或70％的密度(单位体积重量)。
例如，多孔硅区域105的最小、最大或平均横向尺寸l可以在1nm和100μm之间，例如在20nm至25μm之间，例如50nm至5μm。最小、最大或平均横向尺寸可以是例如沿基本上平行于半导体衬底的横向表面(例如背面103)的方向多孔硅区域的宽度。例如，多孔硅区域的平均垂直尺寸v可以在1nm和100μm之间，例如在20nm至25μm之间，例如50nm至5μm。例如，多孔硅区域的平均垂直尺寸v可以在半导体衬底厚度的1％至50％之间，或例如3％至30％(例如三分之一)之间。平均垂直尺寸可以例如是：沿基本上垂直于半导体晶片的横向表面(例如背面103)的方向多孔硅区域的垂直深度，在多孔硅区域的横向延伸范围之上的平均。
半导体衬底101可以包括制造或形成在半导体衬底正面102处的至少一个电学元件104。换言之，至少一个电学元件104可以布置在半导体衬底正面102处。电学元件104可以例如是晶体管或二极管，或者可以包括布置在半导体衬底正面处的一个或多个集成电路器件。例如，半导体衬底可以是功率半导体芯片或CMOS半导体芯片。集成电路器件可以包括例如一个或多个晶体管，例如功率晶体管、金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)，和/或一个或多个二极管。
图2示出了用于形成根据实施例的半导体器件装置的方法200的流程图。
方法200可以包括210减薄半导体晶片的至少一部分以形成减薄的晶片部分。
方法200可以进一步包括220在半导体晶片中形成至少一个多孔半导体区域。半导体晶片可以包括横向围绕半导体晶片的减薄晶片部分的支撑结构。
由于支撑结构的实施，多孔半导体区域可以以减少的损伤风险而实施在半导体衬底的背面上。
结合如上或如下所述实施例而描述更多细节和方面(例如关于半导体衬底、减薄晶片部分和多孔半导体区域)。图2中所述的实施例可以包括一个或多个可选的额外特征，对应于结合所提出的概念或者如上(例如图1)或如下(例如图3至图9C)所述的一个或多个实施例提到的一个或多个方面。
图3示出了减薄半导体晶片301并且具有支撑结构308的示例。可以例如通过研磨、蚀刻(例如干法或湿法蚀刻)、或激光烧蚀、或者例如这些方法的组合而减薄半导体晶片301。半导体晶片301可以类似或者具有与参照图1所述半导体衬底类似的属性。半导体晶片301可以通过研磨(例如背面研磨)半导体晶片而减薄。尽管研磨了晶片，可以在晶片的最外周缘处留下边缘区域。支撑结构308可以包括或者是半导体晶片的在减薄晶片部分309外侧的剩余部分(例如剩余边缘部分)的至少一部分。平均宽度w(例如半导体晶片的支撑结构308的外侧周缘与半导体晶片的支撑结构308的内侧周缘上的点之间的最短距离)可以在2mm至8mm之间，例如2mm至5mm，例如近似3mm，例如对于在其外侧周缘具有槽口的半导体晶片。对于无槽口半导体晶片，平均宽度w可以在0.5mm至5mm之间，例如在0.5mm至3mm之间，例如大约1mm。因为减薄研磨或者去除了在内侧周缘内的半导体材料，减薄的晶片部分可以具有比支撑结构更小的厚度。例如，半导体晶片的平均原始厚度ts可以在300μm至1200μm之间，或例如在600μm至850μm之间。在减薄之后，减薄的晶片部分309可以具有平均厚度tt，其在10μm至220μm之间，例如在30μm至150μm之间，例如30μm至100μm之间。因此，半导体晶片301的至少一部分可以具有例如在10μm和220μm之间的厚度。例如，支撑结构308可以具有大于减薄晶片部分309两倍的厚度。例如在减薄处理之前，支撑结构308的厚度可以类似于或等于原始半导体晶片301的厚度。减薄晶片部分309可以占据例如半导体晶片101面积的高达50％至99％，例如80％至98％，例如90％至95％。
半导体晶片301可以从半导体晶片的背面研磨。例如，如果一个或多个电学元件已经形成在晶片正面处，则可以在形成了该一个或多个电学元件之后从晶片背面减薄半导体晶片。
由于例如晶片的选择性研磨并且留下半导体晶片的剩余部分作为支撑结构的实施方式，可以降低薄晶片处理的风险，并且也可以减少减薄半导体晶片的翘曲。此外，减薄半导体可以改进功率半导体芯片的性能。
在本发明另一实施方式中，支撑结构可以包括设置在半导体晶片的背面或正面处边缘区域处的聚合物、玻璃或硅。例如，支撑结构可以沿着和/或围绕原始半导体晶片的最外周缘而添加。例如，聚合物材料，例如厚膜聚合物，可以例如通过沿着或在至少晶片边缘上涂覆和/或印刷，而沉积在半导体晶片的外侧周缘作为支撑结构。在另一示例中，玻璃和/或硅支撑环可以粘合在外侧周缘周围在晶片边缘上作为支撑结构。
在形成了支撑结构例如背面支撑环之后，例如可以减薄半导体晶片、并且实施用于形成多孔硅的电化学工艺。至少一个多孔半导体区域105可以通过阳极蚀刻半导体衬底101的减薄部分309的至少一部分而形成，例如通过在氢氟酸(HF)中阳极蚀刻。例如，该至少一个多孔半导体区域105可以形成在半导体晶片101的与支撑结构308相同的面(例如背面103)处。
由于以上方法的各种实施方式(例如添加支撑结构至半导体晶片或至超薄半导体晶片，和/或使用半导体晶片的剩余部分作为支撑结构，例如原位机械稳定化区域)，可以提高减薄半导体晶片的机械稳定性。此外，可能能够密封晶片边缘而不用应对锋锐的易碎的边缘，这种边缘可见于不具有机械支撑或高产率损失的薄或超薄晶片中。
结合如上或如下所述的实施例描述更多细节和方面(例如关于半导体衬底、减薄晶片部分、多个芯片和芯片区域、以及多孔半导体区域)。图3中所述的实施例可以包括对应于结合所提出概念或如上(例如图1至图2)或如下(例如图4至图9C)所述一个或多个实施例而描述的一个或多个方面的一个或多个可选的额外特征。
图4示出了根据实施例的半导体器件装置400的示意图。
半导体衬底401可以例如包括或者是具有减薄晶片部分的半导体晶片或者半导体晶片的至少一部分。
半导体衬底401可以包括至少一个芯片或芯片区域406(例如多个芯片或多个芯片区域)，其可以包括形成在芯片正面102处的至少一个电学元件104以及形成在芯片背面103处的至少一个多孔半导体区域105。芯片或芯片区域406涉及其中例如可以形成至少一个电学元件104或集成电路器件的半导体衬底的一部分。多个芯片之间或者芯片区域406之间的区域，可以是切口区域407或划片线，其是通过其而将例如多个芯片相互分隔开的区域。在半导体器件装置400中，至少一个多孔半导体区域105可以至少部分地形成在多个芯片406之间的切口区域407中。例如，多孔半导体区域105可以在整个切口区域407宽度之上延伸。换言之，多孔硅区域的横向尺寸可以例如大于切口区域407的宽度。
例如，用于形成半导体装置400的方法可以进一步包括：在半导体衬底401的芯片区域408之间的切口区域407中，形成至少一个多孔半导体区域；以及随后通过至少一个多孔半导体区域105分割芯片区域406，例如通过在划片线中垂直地切割穿过半导体衬底，从而单片化芯片区域。
由于在划片线区域之上或者至少部分地在其中形成多孔硅，多孔硅区域可以在处理结束处的切割工艺期间用作芯片分割停止区。因此可以改进划片单片化的芯片的质量，这是因为多孔硅区域可以减少由于切割导致的芯片碎屑。
结合如上或如下所述的实施例描述更多细节和方面(例如关于半导体衬底、减薄晶片部分和多孔半导体区域)。图4中所述实施例可以包括对应于结合所提出概念或如上(例如图1至图3)或如下(例如图5至图9C)所述一个或多个实施例而描述的一个或多个方面的一个或多个可选的额外特征。
图5示出了根据实施例的半导体器件装置500的示意图。
半导体衬底501可以例如包括或者是具有减薄晶片部分的半导体晶片或者半导体晶片的至少一部分。半导体衬底501可以包括多个芯片区域406。每个芯片区域406可以包括制造或者形成在半导体衬底正面102处的至少一个电学元件104，以及形成在半导体衬底背面103处的至少一个多孔半导体区域105。
至少一个多孔半导体区域105可以形成在半导体衬底501的背面103处，或者在半导体晶片的减薄晶片部分的背面103处。
此外，至少一种掺杂剂可以例如经由半导体衬底501或减薄晶片部分的背面103，而引入半导体晶片501中或者引入半导体衬底501的减薄晶片部分中，以形成至少一个掺杂剂区域511。例如，掺杂剂可以通过注入引入，例如离子注入。掺杂剂可以包括例如硼、磷或砷。至少一个多孔半导体区域105可以选择性改变当引入掺杂剂时穿过至少一个多孔半导体区域的掺杂剂的扩散速率。例如，当引入掺杂剂时，减薄晶片部分的至少一个多孔半导体区域105可以具有比周围的半导体材料更高的穿过至少一个多孔半导体区域的掺杂剂的扩散速率。例如，由于多孔半导体区域105比不具有多孔半导体区域的半导体衬底的区域更多孔，掺杂剂可以比穿过不具有多孔半导体区域的半导体衬底的区域更快速地穿过多孔半导体区域105。半导体器件装置可以因此包括延伸至距离半导体衬底背面变化的深度的掺杂剂区域。例如，与在半导体衬底的不具有至少一个多孔半导体区域的部分处相比，在半导体衬底的包括至少一个多孔半导体区域的部分中，掺杂剂区域可以更深地伸到半导体衬底中。
由于在背面注入之前形成多孔半导体区域的实施方式，可以使得掺杂剂区域具有变化的深度。多孔硅区域可以位于器件漏极区域之下(例如在其中至少一个电学元件是IGBT或二极管的情形中，在背面发射极之下)，并且可以用作一种硬掩模。这可以在距离半导体衬底背面的不同的深度处产生掺杂区域，即便可能将相同的注入剂量均匀地施加至背面103。此外，例如，这可以改变发射极表面，以及因此改变电学元件的发射极效率。
结合如上或如下所述的实施例描述更多细节和方面(例如关于半导体衬底、减薄晶片部分和多孔半导体区域)。图5中所述的实施例可以包括一个或多个可选的额外特征，对应于结合所提出概念或如上(例如图1至图4)或如下(图6至图9C)所述一个或多个实施例而描述的一个或多个方面。
图6示出了根据实施例的半导体器件装置600的示意图。
半导体衬底601可以例如包括或者是具有减薄晶片部分的半导体晶片或者半导体晶片的至少一部分。半导体衬底601可以包括多个芯片区域。每个芯片区域可以包括制造或形成在半导体衬底正面102处的至少一个电学元件104，以及形成在半导体衬底背面103处的至少一个多孔半导体区域105。
半导体器件装置600可以包括背面金属化层612。背面金属化层612可以例如形成在半导体衬底背面103或减薄晶片部分的背面上或之上。例如，背面金属化层612可以至少部分地覆盖至少一个多孔半导体区域105和/或晶片背面103。例如，背面金属化层612可以包括任何导电材料，例如铝Al、钛Ti、钨W、镍Ni或铜Cu，或者这些材料的合金或组合，或者包含硅或诸如氮N或钒V的其他元素的合金，并且可以例如通过蒸发或溅射而沉积。背面金属化层612可以例如是背面接触，可以与形成在半导体衬底正面处的电学元件的漏极或发射极电接触。
在实施例的实施方式中，背面金属化层612可以间接地或直接地沉积至半导体衬底601(例如如上所述的半导体装置)的背面103上。
额外地或可选地，例如在沉积了背面金属化层612之后可以随后对单个芯片区域分割或单片化。
由于在半导体衬底的背面处的至少一个多孔半导体区域之上形成了背面金属化，可以由于局部增大了表面积而改进了其他层至半导体衬底例如至背面的粘附。
结合如上或如下所述的实施例描述更多细节和方面(例如关于半导体衬底、减薄晶片部分、掺杂区域和多孔半导体区域)。图6中所述的实施例可以包括一个或多个可选的额外特征，对应于结合所提出概念或如上(例如图1至图5)或如下(例如图7至图9C)所述的一个或多个实施例而描述的一个或多个方面。
图7示出了根据实施例的半导体器件装置700的示意图。
半导体衬底701可以例如包括或者是具有减薄晶片部分的半导体晶片或者半导体晶片的至少一部分。半导体衬底101可以包括制造或者形成在半导体衬底正面102处的至少一个电学元件104、以及形成在半导体衬底背面103处的至少一个多孔半导体区域105。
由于在半导体衬底的背面处形成了至少一个多孔半导体区域，可以例如使得能够制造或形成在半导体衬底中的功率器件背面上的更高的复合区域。
在其他示例中，至少一个多孔半导体区域105可以形成为在半导体衬底背面103处与切口区域相邻或者在切口区域附近的半导体芯片区域中。例如，至少一个多孔半导体区域105可以形成在半导体器件的有源区域(例如包括有源元件例如晶体管的半导体裸片的中央区域)与半导体衬底背面103处的切口区域之间的半导体芯片区域的边缘处。例如，至少一个多孔半导体区域可以通过在单片化工艺期间用作防止由半导体芯片的锯切或划片所引起的碎屑的切碎停止区，而防止或减少在半导体芯片边缘或外围区域处的切片碎屑。
结合如上或如下所述的实施例描述更多细节和方面(例如关于半导体衬底、减薄晶片部分、掺杂区域和多孔半导体区域)。图7中所述的实施例可以包括一个或多个可选的额外特征，对应于结合所提出概念或如上(例如图1至图6)或如下(例如图8至图9C)所述的一个或多个实施例所提出的一个或多个方面。
图8示出了根据实施例的用于减少半导体衬底的厚度偏差的方法800的流程图。
方法800可以包括810在半导体衬底的面处检测到至少一个厚度失常区域。
方法800可以进一步包括820在该至少一个厚度失常区域中形成至少一个多孔半导体区域。
方法800可以进一步包括选择性地去除该至少一个多孔半导体区域的至少一部分以至少部分地去除该至少一个厚度失常区域。
由于半导体衬底的表面的不平坦部分转变为多孔硅区域并且去除了在半导体衬底表面的不平坦部分处的多孔硅区域，可以改进或提高半导体衬底的均匀性。例如，可以减小半导体晶片表面的总厚度偏差(TTV)数值。
结合如上或如下所述的实施例描述更多细节和方面(例如关于半导体衬底、减薄晶片部分、掺杂区域和多孔半导体区域)。图8中所述的实施例可以包括一个或多个可选的额外特征，对应于结合所提出概念或如上(例如图1至图7)或如下(例如图9A至图9C)所述的一个或多个实施例所提出的一个或多个方面。
图9A至图9C示出了根据实施例的用于减小半导体衬底的厚度偏差的方法的示意图。
图9A示出了具有非均匀厚度和厚度失常区域913的半导体衬底901。例如，半导体衬底901可以包括或者是具有减薄晶片部分的半导体晶片或者半导体晶片的至少一部分。例如，至少一个厚度失常区域可以在半导体衬底901的正面902或背面903处。对于减薄晶片，例如在半导体衬底901的减薄晶片区域的背面处，可以检测到厚度失常区域。如图9A中所示，至少一个电学元件可以制造或形成在半导体衬底901的正面902处，并且可以实施方法以减小半导体衬底901的背面903处的厚度偏差。可以通过使用勘察宏观区域的扫描仪，以识别具有非均匀厚度的不平坦地点，而执行检测到至少一个厚度失常区域。例如，光学或红外勘察技术可以例如用于识别不平坦区域。厚度失常区域913可以具有例如在1nm和50μm之间，例如在20nm至25μm之间，或例如50nm至5μm之间的平均横向尺寸。
如图9B中所示，随后，可以选择性地在非均匀区域例如厚度失常区域913之处或之上，形成多孔半导体区域905。例如，可以蚀刻厚度失常区域913，以将厚度失常区域913转变为多孔半导体区域905。
如图9C中所示，随后，可以从半导体晶片901选择性去除(例如化学蚀刻)多孔半导体区域905。可以使用合适的蚀刻剂，例如诸如HF、过氧化氢(H2O2)和去离子水(H2O)的混合物，而相对于厚体硅选择性蚀刻局部形成的多孔半导体区域905。HF:H2O2的比例可以例如近似为1:5。额外地或备选的，例如可以使用其他化学混合物或不同比例以形成多孔半导体区域。
结合如上或如下所述的实施例描述更多细节和方面(例如关于半导体衬底、减薄晶片部分、掺杂区域和多孔半导体区域)。图9A至图9C中所述的实施例可以包括一个或多个可选的额外特征，对应于结合所提出概念或如上(例如图1至图8)所述的一个或多个实施例所提出的一个或多个方面。
一些实施例涉及一种用于在已经减薄的超薄晶片的背面上形成多孔硅的方法，例如具有低于或等于220μm平均厚度的半导体晶片。一些实施例涉及可以具有所产生的原位机械稳定化区域的载体系统(例如使用用于从半导体晶片研磨掉半导体材料并且留下支撑结构的TAIKO工艺)，由此使其能够密封晶片边缘而不涉及锋锐的易碎边缘或高产率损失。
一些实施例涉及将已经减薄的超薄晶片的机械稳定性与电化学蚀刻组合以在减薄的超薄晶片上产生多孔硅。
一些实施例涉及对硅、碳化硅、氮化镓和/或其他III-V族和/或II-VI族减薄的超薄器件通过使用机械支撑结构或环而进行处理，以形成多孔半导体区域。
示例性实施例可以进一步提供具有用于当计算机程序在计算机或处理器上执行时执行上述方法之一的程序代码的计算机程序。本领域技术人员将易于知晓，可以由已编程计算机执行各种如上所述方法的方面。在此，一些示例性实施例也意在覆盖程序存储装置，例如数字数据存储媒介，其是机器或计算机可读的并且编码了指令的机器可执行或计算机可执行程序，其中指令执行上述方法的动作的一些或全部。程序存储装置可以例如是数字存储器，诸如磁盘和磁带的磁性存储媒介，硬驱动器，或光学可读的数字数据存储媒介。其他示例性实施例也意在覆盖被编程用于执行上述方法的动作的计算机，或被编程用于执行上述方法的动作的(现场)可编程逻辑阵列((F)PLAs)或(现场)可编程门阵列((F)PGAs)。
说明书和附图仅仅示出了本公开的原理。因此应该知晓的是，本领域技术人员将能够推得：尽管并未在此明确描述或示出、但是采用了本公开原理并且被包括在其精神和范围内的各种装置。此外，在此引用的所有示例主要地明确意在仅用于教学目的，以帮助读者理解本公开的原理和由本发明人对促进本领域发展所贡献的概念，并且应该被解释为不限于这些具体引用的示例和条件。此外，所有在此引述的原理、方面和本公开的实施例以及其具体示例意在包括其等价形式。
标注为“用于……的装置”(执行特定功能)的功能组块应该理解为包括了配置用于分别执行特定功能的电路装置的功能组块。在此，“用于……的装置”也可以理解为“配置用于或者适用于……的装置”。因此，配置用于执行特定功能的装置并未暗示这些装置必须(在给定时刻)执行该功能。
附图中所示包括标注为“装置”、“用于提供传感器信号的装置”、“用于产生发射信号的装置”等的任何功能组块的各种元件的功能可以通过使用专用硬件而提供，诸如“信号提供器”、“信号处理单元”、“处理器”、“控制器”等，以及能够与合适的软件联合执行软件的硬件。此外，在此描述作为“装置”的任何实体可以对应于或者实施为“一个或多个模块”、“一个或多个器件”、“一个或多个单元”等。当由处理器提供时，功能可以由单个专用处理器、由单个共用处理器、或者由多个单独的处理器所提供，该多个单独的处理器中的一些可以共用。此外，术语“处理器”或“控制器”的明确使用不应解释为排他性地指能够执行软件的硬件，并且可以隐含地包括但不限于数字信号处理器(DSP)硬件、网络处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、用于存储软件的只读存储器(ROM)、随机存取存储器(RAM)和非易失性存储器。也可以包括常规和/或定制的其他硬件。
本领域技术人员应该知晓的是，在此任何方框图展示了采用本公开原理的示例性电路的概念图。类似的，应该知晓的是，任何流程图、程序框图、状态转换图、伪代码等，代表了可以实质上存在在计算机可读媒介中并且从而由计算机或处理器执行的各种程序方法，不论是否明确示出了该计算机或处理器。
此外，以下权利要求因此包含在详细说明书中，其中每个权利要求可以依赖于自身作为单独存在的实施例。尽管每个权利要求可以自身独立作为单独存在的实施例，但是应该注意的是——尽管在权利要求书中从属权利要求可以指与一个或多个其他权利要求的特定组合——其他实施例也可以包括该从属权利要求与每个其他从属或独立权利要求的主题的组合。在此提出了这些组合，除非指出并非意在提出特定的组合。此外，意在也将权利要求的特征包括至任何其他独立权利要求，即便该权利要求并非直接从属于独立权利要求。
此外应该注意的是，说明书或权利要求书中所公开的方法可以由具有用于执行这些方法的每个相应动作的装置的器件而实施。
此外，应该理解的是，说明书或权利要求书中公开的多个动作或功能的公开可以不解释为按照特定的顺序。因此，多个动作或功能的公开将不限于特定的顺序，除非这些动作或功能对于技术原因是不可互换的。此外，在一些实施例中，单个动作可以包括或者可以拆分为多个子动作。这些子动作可以被包括并且成为该单个动作的公开的一部分，除非明确排除。

Claims (22)

1.一种半导体器件装置，包括：
半导体衬底，包括半导体衬底正面和半导体衬底背面，其中所述半导体衬底包括：至少一个电学元件，形成在所述半导体衬底正面处；以及
至少一个多孔半导体区域，形成在所述半导体衬底背面处。
2.根据权利要求1所述的半导体器件装置，
其中所述半导体衬底的至少一部分具有在10μm和220μm之间的厚度。
3.根据权利要求1所述的半导体器件装置，
其中所述至少一个多孔半导体区域具有在5％和95％之间的孔隙率。
4.根据权利要求1所述的半导体器件装置，
其中所述半导体衬底包括多个芯片，每个芯片包括：至少一个电学元件，在所述半导体衬底正面处，并且
其中所述至少一个多孔半导体区域形成在多个芯片之间的切口区域中。
5.根据权利要求1所述的半导体器件装置，
其中所述半导体衬底包括：至少一个芯片，包括形成在芯片正面处的至少一个电学元件、以及形成在芯片背面处的至少一个多孔半导体区域。
6.根据权利要求1所述的半导体器件装置，进一步包括：
背面金属化层，形成在所述半导体衬底背面之上，其中所述背面金属化层至少部分地覆盖了所述至少一个多孔半导体区域。
7.根据权利要求1所述的半导体器件装置，
其中所述多孔硅区域的横向尺寸在1nm和100μm之间。
8.根据权利要求1所述的半导体器件装置，
其中所述多孔硅区域的垂直尺寸在所述半导体衬底的厚度的50％以下。
9.根据权利要求1所述的半导体器件装置，
其中所述至少一个电学元件包括晶体管或二极管。
10.根据权利要求1所述的半导体器件装置，进一步包括：
掺杂剂区域，从所述半导体衬底背面延伸至变化的深度，
其中在所述半导体衬底的包括所述至少一个多孔半导体区域的部分处，与所述半导体衬底的不具有所述至少一个多孔半导体区域的部分处相比，所述掺杂剂区域更深地伸到所述半导体衬底中。
11.一种用于形成半导体器件装置的方法，所述方法包括：
减薄半导体晶片的至少一部分，以形成减薄的晶片部分；以及
在所述半导体晶片中形成至少一个多孔半导体区域，其中所述半导体晶片包括：支撑结构，横向地围绕所述半导体晶片的所述减薄的晶片部分。
12.根据权利要求11所述的方法，
其中所述减薄的晶片部分在减薄之后具有在10μm和220μm之间的厚度。
13.根据权利要求11所述的方法，
其中所述半导体晶片的所述部分被减薄为，所述减薄的晶片部分具有小于所述支撑结构的厚度，其中所述支撑结构包括所述半导体晶片的在所述减薄的晶片部分外部的剩余部分的至少一部分。
14.根据权利要求11所述的方法，
其中所述支撑结构包括：设置在所述半导体晶片的边缘区域处的聚合物、玻璃或硅。
15.根据权利要求11所述的方法，包括：
通过阳极蚀刻所述半导体衬底的所述减薄的部分的至少一部分，而形成所述至少一个多孔半导体区域。
16.根据权利要求11所述的方法，包括：
在所述半导体晶片的与所述支撑结构相同的面处，形成所述至少一个多孔半导体区域。
17.根据权利要求11所述的方法，
其中所述至少一个多孔半导体区域形成在所述减薄的晶片部分的芯片区域之间的切口区域中，其中所述方法进一步包括：
通过由所述至少一个多孔半导体区域来分割所述芯片区域，而单片化所述芯片区域。
18.根据权利要求11所述的方法，
其中所述支撑结构具有大于所述减薄的晶片部分两倍的厚度。
19.根据权利要求11所述的方法，
其中所述至少一个多孔半导体区域形成在所述半导体晶片的所述减薄的晶片部分的背面处。
20.根据权利要求19所述的方法，进一步包括：
经由所述减薄的晶片部分的背面而将掺杂剂引入所述减薄的晶片部分中，以形成掺杂剂区域，
其中当引入所述掺杂剂时，所述减薄的晶片部分的所述至少一个多孔半导体区域，与周围的半导体材料相比，包括穿过所述至少一个多孔半导体区域的掺杂剂的更高的扩散速率。
21.根据权利要求11所述的方法，进一步包括：
在所述减薄的晶片部分的背面之上形成背面金属化层，其中所述背面金属化层至少部分地覆盖了所述至少一个多孔半导体区域。
22.一种用于减小半导体衬底的厚度偏差的方法，所述方法包括：
在所述半导体衬底的面处检测到至少一个厚度失常区域；
在所述至少一个厚度失常区域中，形成至少一个多孔半导体区域；以及
选择性去除所述至少一个多孔半导体区域的至少一部分，以至少部分地去除所述至少一个厚度失常区域。
CN201510570663.1A 2014-09-12 2015-09-09 半导体器件装置和用于形成半导体器件装置的方法 Active CN105428209B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/484,928 US9793182B2 (en) 2014-09-12 2014-09-12 Semiconductor device arrangement and a method for forming a semiconductor device arrangement
US14/484,928 2014-09-12

Publications (2)

Publication Number Publication Date
CN105428209A true CN105428209A (zh) 2016-03-23
CN105428209B CN105428209B (zh) 2019-05-10

Family

ID=55406185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510570663.1A Active CN105428209B (zh) 2014-09-12 2015-09-09 半导体器件装置和用于形成半导体器件装置的方法

Country Status (3)

Country Link
US (1) US9793182B2 (zh)
CN (1) CN105428209B (zh)
DE (1) DE102015114847A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128685A (zh) * 2019-12-30 2020-05-08 广州粤芯半导体技术有限公司 半导体器件及其制造方法
CN111699551A (zh) * 2019-01-15 2020-09-22 深圳市汇顶科技股份有限公司 芯片及芯片的制造方法
CN111902915A (zh) * 2018-03-23 2020-11-06 法语天主教鲁汶大学 对衬底进行电化学处理的方法和集成电路装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373838B2 (en) * 2015-12-08 2019-08-06 Elemental Scientific, Inc. Automatic sampling of hot phosphoric acid for the determination of chemical element concentrations and control of semiconductor processes
TWI588880B (zh) * 2016-06-28 2017-06-21 昇陽國際半導體股份有限公司 晶圓薄化製程
US10784348B2 (en) * 2017-03-23 2020-09-22 Qualcomm Incorporated Porous semiconductor handle substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070184581A1 (en) * 2006-02-03 2007-08-09 International Business Machines Corporation Semiconductor constructions and semiconductor device fabrication methods
CN101276740A (zh) * 2007-03-30 2008-10-01 万国半导体股份有限公司 一种形成极薄功率装置芯片的方法
CN101894768A (zh) * 2009-05-20 2010-11-24 日月光半导体制造股份有限公司 具有凸块的芯片的制造方法
CN102386220A (zh) * 2010-08-27 2012-03-21 比亚迪股份有限公司 一种具有背注增强结构的igbt及其制造方法
CN102668072A (zh) * 2009-11-17 2012-09-12 科锐公司 具有裂纹阻断件的器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372392B1 (en) * 1992-09-07 2002-04-16 Fujitsu Limited Transparent optical device and fabrication method thereof
JP2000307112A (ja) * 1999-04-26 2000-11-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
US20070298532A1 (en) * 2006-06-27 2007-12-27 Andrew Machauf Micro-Electro-mechanical (MEMS) encapsulation using buried porous silicon
US8920625B2 (en) * 2007-04-27 2014-12-30 Board Of Regents Of The University Of Texas System Electrochemical method of making porous particles using a constant current density

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070184581A1 (en) * 2006-02-03 2007-08-09 International Business Machines Corporation Semiconductor constructions and semiconductor device fabrication methods
CN101276740A (zh) * 2007-03-30 2008-10-01 万国半导体股份有限公司 一种形成极薄功率装置芯片的方法
CN101894768A (zh) * 2009-05-20 2010-11-24 日月光半导体制造股份有限公司 具有凸块的芯片的制造方法
CN102668072A (zh) * 2009-11-17 2012-09-12 科锐公司 具有裂纹阻断件的器件
CN102386220A (zh) * 2010-08-27 2012-03-21 比亚迪股份有限公司 一种具有背注增强结构的igbt及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111902915A (zh) * 2018-03-23 2020-11-06 法语天主教鲁汶大学 对衬底进行电化学处理的方法和集成电路装置
CN111902915B (zh) * 2018-03-23 2024-02-02 法语天主教鲁汶大学 对衬底进行电化学处理的方法和集成电路装置
CN111699551A (zh) * 2019-01-15 2020-09-22 深圳市汇顶科技股份有限公司 芯片及芯片的制造方法
CN111699551B (zh) * 2019-01-15 2023-10-17 深圳市汇顶科技股份有限公司 芯片及芯片的制造方法
CN111128685A (zh) * 2019-12-30 2020-05-08 广州粤芯半导体技术有限公司 半导体器件及其制造方法
CN111128685B (zh) * 2019-12-30 2021-09-03 广州粤芯半导体技术有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN105428209B (zh) 2019-05-10
US20160079183A1 (en) 2016-03-17
DE102015114847A1 (de) 2016-03-17
US9793182B2 (en) 2017-10-17

Similar Documents

Publication Publication Date Title
CN105428209A (zh) 半导体器件装置和用于形成半导体器件装置的方法
US7867879B2 (en) Method for dividing a semiconductor substrate and a method for producing a semiconductor circuit arrangement
CN102290350B (zh) 利用cmp技术的具有平坦表面的沟槽mos势垒肖特基整流器
CN108389787B (zh) 半导体器件及其制造方法
CN205004336U (zh) 基于iii族氮化物的半导体构件
US20230197788A1 (en) Methods, devices, and systems related to forming semiconductor power devices with a handle substrate
US7846753B2 (en) Vertical light emitting diode and method of making a vertical light emitting diode
JP2014187364A (ja) 炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイス
US9876011B2 (en) Semiconductor device
KR20160009554A (ko) 광전자 반도체칩을 제조하기 위한 방법
CN104733301A (zh) 用于制造具有斜切边缘终止的半导体器件的方法
US6693024B2 (en) Semiconductor component with a semiconductor body having a multiplicity of pores and method for fabricating
CN113953689A (zh) 一种晶圆的切割方法
KR20140147137A (ko) W-메사 스트리트를 형성하기 위한 방법 및 장치
CN102916055A (zh) 一种沟槽肖特基势垒二极管及其制造方法
CN103325880B (zh) 一种增强型硅基光电二极管及其制作方法
US10672661B2 (en) Preliminary trenches formed in kerf regions for die singulation
US20160043185A1 (en) Semiconductor component and method
US8395168B2 (en) Semiconductor wafers and semiconductor devices with polishing stops and method of making the same
US8803230B2 (en) Semiconductor transistor having trench contacts and method for forming therefor
US9472395B2 (en) Semiconductor arrangement including buried anodic oxide and manufacturing method
CN105580145A (zh) 光电子半导体芯片、半导体器件以及用于制造光电子半导体芯片的方法
JP2007305906A (ja) ダイオード
US20180144982A1 (en) Semiconductor devices and methods for manufacturing semiconductor devices
CN111384149A (zh) 沟槽型igbt及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant