JP2017216302A - 素子チップの製造方法 - Google Patents

素子チップの製造方法 Download PDF

Info

Publication number
JP2017216302A
JP2017216302A JP2016107917A JP2016107917A JP2017216302A JP 2017216302 A JP2017216302 A JP 2017216302A JP 2016107917 A JP2016107917 A JP 2016107917A JP 2016107917 A JP2016107917 A JP 2016107917A JP 2017216302 A JP2017216302 A JP 2017216302A
Authority
JP
Japan
Prior art keywords
bump
substrate
holding
adhesive layer
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016107917A
Other languages
English (en)
Other versions
JP6524554B2 (ja
Inventor
篤史 針貝
Atsushi Harigai
篤史 針貝
尚吾 置田
Shogo Okita
尚吾 置田
伊藤　彰宏
Akihiro Ito
彰宏 伊藤
克巳 高野
Katsumi Takano
克巳 高野
満 廣島
Mitsuru Hiroshima
満 廣島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2016107917A priority Critical patent/JP6524554B2/ja
Priority to US15/594,696 priority patent/US10236266B2/en
Priority to CN201710366343.3A priority patent/CN107452597B/zh
Publication of JP2017216302A publication Critical patent/JP2017216302A/ja
Application granted granted Critical
Publication of JP6524554B2 publication Critical patent/JP6524554B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C1/00—Processes, not specifically provided for elsewhere, for producing decorative surface effects
    • B44C1/22—Removing surface-material, e.g. by engraving, by etching
    • B44C1/227—Removing surface-material, e.g. by engraving, by etching by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】生産性を低下させることなく、バンプのプラズマによる劣化および損傷を抑制しながら、基板を個片化する。
【解決手段】露出したバンプを備える第１の面および第２の面を備えるとともに、分割領域で画定される複数の素子領域を備える基板を準備する準備工程と、少なくともバンプの頭頂部を、粘着層に埋め込むバンプ埋め込み工程と、第２の面にマスクを形成するマスク形成工程と、第１の面をフレームで支持された保持テープに対向させて、基板を保持テープに保持させる保持工程と、マスク形成工程および保持工程の後、基板を保持テープを介してプラズマ処理装置内に設けられたステージに載置する載置工程と、載置工程の後、分割領域を第２の面から第１の面までプラズマエッチングして、基板から複数の素子チップを形成する個片化工程と、個片化工程の後、粘着層を剥離して、バンプを再び露出させるバンプ露出工程と、を備える素子チップの製造方法。
【選択図】図１Ａ

Description

本発明は、バンプを備える基板を個片化して、素子チップを製造する方法に関する。
分割領域で画定される複数の素子領域を備える基板を個片化する方法として、分割領域を基板の一方の面から他方の面に達するまでプラズマエッチングする方法（プラズマダイシング）が知られている。基板は、通常、半導体層と、半導体層に積層された回路層と、回路層に配置され、電極パッド（ボンディングパッド）および半田ボール等の金属材料を含む突起（バンプ）を備えている。基板の分割領域をプラズマエッチングすることにより、上記回路層およびバンプを有する素子チップが形成される。
プラズマダイシングは、プラズマ処理装置に設置されたステージに基板を載置して行われる。通常、基板は、半導体層がステージに対向するようにステージに載置され、基板のバンプが配置されている面（回路層）側からプラズマが照射されて、個片化される（特許文献１参照）。バンプのステージとの接触による損傷が防止されるとともに、個片化後に行われる素子チップのピックアップが容易になるためである。特許文献１では、電極パッドが回路層の表面に露出した状態で、プラズマダイシングされる。
特開２００２−９３７４９号公報
基板を、上記のように、露出したバンプを備える回路層の表面からプラズマダイシングする場合、バンプはプラズマに曝される。そのため、バンプを構成する金属材料が飛散する。飛散した金属材料がプラズマ処理装置内に付着すると、プラズマの発生が不安定化したり、プラズマダイシングの対象物である基板が、金属によって汚染される場合がある。また、飛散した金属材料が基板に再付着すると、これが微小なマスク（マイクロマスク）となって、所望のエッチングが実施されない。さらに、飛散した金属材料が基板に再付着したり、バンプの一部がエッチングされたりすることにより、得られる素子チップの電気的なデバイス特性および信頼性の低下が引き起こされる場合もある。
バンプへのプラズマ照射を抑制するために、バンプを覆うとともに分割領域に開口を備えるレジストマスクを形成する方法が考えられる。この場合、プラズマダイシング中にバンプが露出しないよう、レジストマスクを十分に厚くする必要がある。レジストマスクの形成は、通常、レジスト液を基板に回転塗布（スピンコート）することにより行われる。平坦な表面を備える厚さＴの基板をプラズマダイシングする場合、必要なレジストマスクの膜厚Ｍは、そのエッチング条件におけるマスク選択比をＲとして、少なくともＴ／Ｒ以上である。通常はプロセス変動などを考慮して、マスク膜厚Ｍは、Ｔ／Ｒ×１．１〜Ｔ／Ｒ×２．０に設定される。スピンコートに用いられるレジスト液は流動性を有するため、基板の表面にバンプがある場合、バンプの頭頂部のレジスト膜厚Ｍは薄くなる。そのため、プラズマダイシング中にバンプの頭頂部が露出しないように、レジスト膜厚を上記よりも大きくする必要がある。よって、レジスト液の使用量が大幅に増え、レジストマスク形成に要する時間が増加するとともに、生産コストが増大する。
レジストマスクは、プラズマダイシング後、プラズマアッシングにより除去される。レジストマスクが厚いと、プラズマアッシングに要する時間が長くなるため、生産性が低下する。また、プラズマアッシングの際、バンプの頭頂部は長い時間、プラズマに曝されるため、バンプの表面が酸化されやすくなる。よって、基板の接触抵抗が増加する等、デバイス特性の不具合が生じやすくなる。このように、バンプへのプラズマ照射を抑制するためにバンプをレジストマスクで覆う場合、生産性やデバイス特性の点で課題がある。
本発明の一局面は、露出したバンプを備える第１の面および前記第１の面の反対側の第２の面を備えるとともに、分割領域で画定される複数の素子領域を備える基板を準備する準備工程と、少なくとも前記バンプの頭頂部を、粘着層に埋め込むバンプ埋め込み工程と、前記第２の面に、前記素子領域を被覆するとともに前記分割領域を露出させるマスクを形成するマスク形成工程と、前記第１の面をフレームで支持された保持テープに対向させて、前記基板を前記保持テープに保持させる保持工程と、前記マスク形成工程および前記保持工程の後、前記基板を、前記保持テープを介してプラズマ処理装置内に設けられたステージに載置する載置工程と、前記載置工程の後、前記分割領域を前記第２の面から前記第１の面までプラズマエッチングして、前記基板から複数の素子チップを形成する個片化工程と、前記個片化工程の後、前記粘着層を剥離して、前記バンプを再び露出させるバンプ露出工程と、を備える、素子チップの製造方法に関する。
本発明によれば、生産性を低下させることなく、バンプのプラズマによる劣化および損傷を抑制しながら、基板を個片化することができる。
本発明の第１実施形態に係る素子チップの製造方法を基板の断面で示す概念図である（（ａ）〜（ｈ））。 第１実施形態で用いられる基板の他の例を示す断面図である。 第１実施形態で実施されるバンプ露出工程の他の例を基板の断面で示す概念図である。 本発明の実施形態に係る基板の構成を模式的に示す断面図である。 第１実施形態の埋め込み工程における基板と保護テープとの積層体を模式的に示す断面図である。 第１実施形態の埋め込み工程における基板と保護テープとの他の積層体を模式的に示す断面図である。 本発明の実施形態に係る搬送キャリアを概略的に示す上面図（ａ）およびそのＢ−Ｂ線での断面図（ｂ）である。 本発明の実施形態に係るプラズマ処理装置の概略構造を断面で示す概念図である。 本発明の第２実施形態に係る素子チップの製造方法を基板の断面で示す概念図である（（ａ）〜（ｈ））。
本実施形態では、露出したバンプを備える第１の面および第１の面の反対側の第２の面を備えるとともに、分割領域で画定される複数の素子領域を備える基板を準備する準備工程と、少なくともバンプの頭頂部を、粘着層に埋め込むバンプ埋め込み工程と、第２の面に、素子領域を被覆するとともに分割領域を露出させるマスクを形成するマスク形成工程と、第１の面をフレームで支持された保持テープに対向させて、基板を保持テープに保持させる保持工程と、マスク形成工程および保持工程の後、基板を、保持テープを介してプラズマ処理装置内に設けられたステージに載置する載置工程と、載置工程の後、分割領域を第２の面から第１の面までプラズマエッチングして、基板から複数の素子チップを形成する個片化工程と、個片化工程の後、粘着層を剥離して、バンプを再び露出させるバンプ露出工程と、を備える方法により、素子チップが製造される。
基板は、バンプを備える第１の面とは反対側の面（第２の面）からプラズマダイシングされる。そのため、バンプは、プラズマに曝され難くなる。これにより、以下の効果が得られる。
（第１の効果）プラズマ発生の安定化
バンプがプラズマに曝されると、バンプを構成する金属材料が飛散する場合がある。プラズマ処理装置が誘導結合型のプラズマ源を備え、プラズマ生成用の磁場を透過させるための誘電体部材を有する場合、この誘電体部材に、バンプに起因する反応性に乏しい金属材料（金、銅、ニッケル等）が付着すると、プラズマ生成用の磁場の透過が阻害される。これにより、プラズマの発生が不安定となり、エッチングの再現性や安定性が低下する。しかし、本実施形態によれば、プラズマ処理装置が上記誘電体部材を備える場合であっても、この誘電体部材への上記金属材料の付着が抑制されるため、プラズマの発生が安定し、エッチングの再現性や安定性が向上する。
（第２の効果）素子チップの形状の良化
バンプを構成していた金属材料が基板に再付着すると、プラズマダイシングの際にマイクロマスクとなり、素子チップの側面が荒れる等、素子チップの形状にマイナスの影響を与える。このような素子チップの形状へのマイナスの影響は、素子チップの抗折強度の低下や、素子チップをパッケージングする際のモールド不良の原因となり得る。しかし、本実施形態によれば、プラズマダイシング時に、上記金属材料によるマイクロマスクが形成され難いため、側面の平滑性に優れる素子チップが得られる。したがって、得られる素子チップは抗折強度に優れるとともに、パッケージングする際のモールド不良が生じ難い。
（第３の効果）エッチング残渣およびエッチングストップの抑制
バンプを構成していた金属材料が飛散し、基板の分割領域に再付着すると、分割領域にエッチング残渣が発生する。このようなエッチング残渣は、パーティクルの原因となったり、プラズマダイシング後のピックアップ工程における認識不良およびピックアップミスを誘発する。そのため、生産の歩留まりが低下する。さらに、分割領域に発生するエッチング残渣が多いと、分割領域でエッチングストップが発生し、基板が個片化できないという不具合を生じる。しかし、本実施形態によれば、プラズマダイシング時に、上記金属材料の基板への再付着が生じ難いため、分割領域におけるエッチング残渣の発生が抑制される。よって、パーティクルが低減するとともに、プラズマダイシング後のピックアップ工程における認識性やピックアップ性が高まり、生産の歩留まりも向上する。また、プラズマダイシング時に、分割領域でエッチングストップが発生し難く、歩留まりが向上する。
（第４の効果）素子チップの金属汚染の抑制
バンプを構成していた金属材料が飛散し、素子チップのバンプ以外の部分（例えば、回路層表面の樹脂保護層の表面、半導体層の側面）に再付着すると、素子チップの金属汚染が生じる。素子チップが金属汚染されると、デバイス特性が低下する。しかし、本実施形態によれば、上記金属材料の素子チップのバンプ以外の部分への再付着が抑制されるため、素子チップの金属汚染は生じ難く、素子チップのデバイス特性が向上する。
（第５の効果）バンプのエッチング防止
バンプの一部がエッチングされると、素子チップの電気的特性が変化し得る。しかし、本実施形態によれば、バンプのエッチングが防止されるため、素子チップの電気的特性の変化は生じ難い。
（第６の効果）バンプの劣化防止
バンプがプラズマに曝されると、バンプが変質（劣化）して、不具合を生じる場合がある。例えば、バンプが銅を含む場合、六フッ化硫黄（ＳＦ６）を含むガスを用いたプラズマ処理を行うと、プラズマ照射により銅が硫化されて、信頼性が低下する。プロセスガスあるいはアッシングガスがフッ素または酸素を含む場合、バンプ表面のフッ化あるいは酸化により、接触抵抗の上昇および接合強度の低下が生じて、信頼性が低下する。また、プロセスガスがＣ４Ｆ８などのフルオロカーボンを含む場合、バンプ表面に炭素を含有する反応生成物が付着し、接触抵抗の上昇および接合強度の低下が生じて、信頼性が低下する。しかし、本実施形態によれば、プラズマダイシング時のバンプの劣化が起こり難い。したがって、どのような種類のガスを使用する場合であっても、信頼性は損なわれ難い。
（第７の効果）バンプの損傷防止
本実施形態によれば、プラズマダイシング時に、バンプの少なくとも頭頂部が粘着層に保護された状態で、ステージに載置される。そのため、バンプのステージとの接触による損傷が抑制される。また、基板を第２の面からプラズマダイシングするため、素子領域を被覆するマスクは、第２の面に形成される。そのため、第１の面に露出するバンプは、マスク形成に用いられる現像液等の影響を受け難い。よって、マスク形成工程においても、バンプの損傷が抑制される。
（第８の効果）厚いレジストマスクの省略
バンプ保護のために、上記のように基板に厚いレジストマスクを形成する場合、プラズマダイシング後に、レジストマスクを除去するための長時間のプラズマアッシングが必要となる。そのため、処理時間が増大したり、バンプの頭頂部がアッシングプラズマに曝されることにより酸化され、電気的接続を行った際に接触抵抗が増加する等のデバイス特性の不具合が生じやすくなる。しかし、本実施形態では、プラズマダイシングが回路層とは反対側の面から行われるため、上記のような厚いレジストマスクが不要となり、製造コストの上昇を抑制することができる。さらに、レジストマスク除去のための長時間のアッシングが省略されるため、上記のような処理時間の増大やデバイス特性の不具合が生じ難い。
以下、バンプ埋め込み工程が、粘着層を備える保護テープを第１の面に貼着することにより行われる第１実施形態、および、バンプ埋め込み工程が、バンプを保持テープの粘着層に埋め込むことにより行われ、バンプ埋め込み工程と保持工程とが同時に実施される第２実施形態について、図面を参照しながら説明する。
（第１実施形態）
本実施形態では、バンプ埋め込み工程が、粘着層を備える保護テープを第１の面に貼着することにより行われる。本実施形態に係る製造方法を、図１Ａ〜図５を参照しながら説明する。図１Ａ（ａ）〜（ｈ）は、本実施形態に係る製造方法を基板の断面で示す概念図である。図１Ｂは、本実施形態で用いられる基板の他の例を示す断面図である。図１Ｃは、本実施形態で実施されるバンプ露出工程の他の例を、基板の断面で示す概念図である。図２は、本実施形態に係る基板（薄化工程前）の構成を模式的に示す断面図である。図３Ａは、本実施形態の埋め込み工程における基板と保護テープとの積層体を模式的に示す断面図である。図３Ｂは、本実施形態の埋め込み工程における基板と保護テープとの他の積層体を模式的に示す断面図である。図４は、本実施形態に係る搬送キャリアを概略的に示す上面図（ａ）およびそのＢ−Ｂ線での断面図（ｂ）である。図５は、本実施形態に係るプラズマ処理装置の概略構造を断面で示す概念図である。図示例では、便宜上、同じ機能を備える部材に同じ符号を付している。
（１）準備工程
まず、個片化の対象となる基板１０を準備する（図１Ａ（ａ））。基板１０は、第１の面１０Ｘおよび第２の面１０Ｙを備えるとともに、半導体層１１と、半導体層１１の第１の面１０Ｘ側に積層された回路層１２と、回路層１２に配置された複数のバンプ１３と、を備える。また、基板１０は、分割領域Ｒ１と、分割領域Ｒ１によって画定される複数の素子領域Ｒ２とに区画されている。基板１０の分割領域Ｒ１をエッチングすることにより、半導体層１１、回路層１２およびバンプ１３を備える素子チップ１００が得られる。
準備される基板１０は、図１Ｂに示すように、分割領域Ｒ１において半導体層１１が露出していてもよい。すなわち、回路層１２は、素子領域Ｒ２に従って複数に分離されていてもよい。回路層１２の分離は、回路層１２を形成する工程で行われてもよいし、回路層１２を形成した後、準備工程の前に、レーザスクライビングやメカニカルダイシング等により行われてもよい。このように、準備される基板１０の回路層１２が分離されている場合、個片化工程において、回路層１２のエッチングが不要となるため生産性が向上する。また、基板１０は、薄化工程において、回路層１２が有する内部応力により、反り易い。基板１０が反っていると、プラズマダイシング時の基板１０の冷却が不十分となり、所望のプラズマダイシングが実施され難い。あらかじめ分離された回路層１２を備える基板１０に対して薄化工程を行う場合、反りの原因となる内部応力が緩和される。よって、基板１０の反りが抑制され易くなる。
基板１０の大きさは特に限定されず、例えば、最大径５０〜３００ｍｍ程度である。基板１０の形状も特に限定されず、例えば、円形、角型である。また、基板１０には、オリエンテーションフラット（オリフラ）、ノッチ等の切欠き（いずれも図示せず）が設けられていてもよい。
（半導体層）
半導体層１１は、例えば、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）等を含む。後述する薄化工程後の半導体層１１の厚みは特に限定されず、例えば、２０〜１０００μｍであり、１００〜３００μｍであってもよい。
（回路層）
回路層１２は、例えば、絶縁膜、金属層、樹脂保護層（例えば、ポリイミド）、レジスト層等を含んでおり、半導体回路、電子部品素子、ＭＥＭＳ等を構成している。回路層１２の厚みは特に限定されず、例えば、１０〜１００μｍである。
（バンプ）
バンプ１３は、例えば、電極パッド、半田ボール等の金属材料を含む突起である。バンプ１３に含まれる金属は特に限定されず、例えば、銅、銅と錫と銀との合金、銀と錫との合金、鉛と錫との合金、金、アルミニウム、アルミニウム合金等が挙げられる。後述するように、パンプ１３はプラズマに直接曝されないため、金属の劣化や化学変化等を気にすることなく、目的に応じて種々の金属を使用することができる。バンプ１３の形状も特に限定されず、角柱、円柱、山型、ボール型等であってもよい。バンプ１３の高さＨｂ（図２参照）も、目的に応じて適宜設定すればよく、例えば、２０〜２００μｍである。バンプ１３の高さＨｂは、半導体層１１の法線方向における、バンプ１３の最大の高さである。バンプの配置および個数も特に限定されず、目的に応じて適宜設定される。
（２）バンプ埋め込み工程
次に、バンプ１３の少なくとも頭頂部１３１を、第１粘着層２２に埋め込む（図１Ａ（ｂ））。これにより、続いて行われる薄化工程におけるバンプ１３の損傷が抑制される。バンプ１３の頭頂部１３１は、第１粘着層２２を備える保護テープ２０を第１の面１０Ｘに貼着することにより、第１粘着層２２に埋め込まれる。保護テープ２０を第１の面１０Ｘに貼着した後、加圧してもよい。特に、保護テープ２０を真空中で加圧、加熱しながらバンプ１３に貼着することにより、バンプ１３は第１粘着層２２に埋め込まれ易くなる。
（保護テープ）
保護テープ２０は、例えば、基材２１および第１粘着層２２を備える。基材２１は、第１粘着層２２の支持体である。基材２１の材質としては、例えば、ポリエチレンテレフタレート等のポリエステル、ポリイミド等が挙げられる。基材２１の厚みは特に限定されないが、支持体としての機能およびハンドリング性の点で、３０〜１５０μｍであることが好ましい。
第１粘着層２２は、バンプ１３の少なくとも頭頂部１３１に沿って追随できる程度の柔軟性を有していることが好ましい。加えて、第１粘着層２２は、バンプ１３を損傷および剥離することなく、第１の面１０Ｘから容易に剥離できる程度の剥離性を有していることが好ましい。剥離性の観点から、バンプ１３と第１粘着層２２との間の粘着力は、バンプ１３と回路層１２との間の接着力よりも小さいことが好ましい。さらに、第１粘着層２２は、後の各工程における温度条件（例えば、レジストマスク形成時のベーク条件（１５０℃×５分程度））に耐えうる耐熱性を有することが好ましい。
このような第１粘着層２２は、例えば、アクリル樹脂を含む層（アクリル樹脂層）とシリコーン樹脂を含む層（シリコーン樹脂層）との積層体により形成される。このとき、基材２１側にアクリル樹脂層を配置する。柔軟性の観点から、アクリル樹脂層の厚みは、シリコーン樹脂層よりも大きいことが好ましい。なかでも、アクリル樹脂層の厚みは、シリコーン樹脂層の厚みの５〜２０倍であることが好ましい。第１粘着層２２は、例えば、紫外線硬化型樹脂（例えば、アクリル樹脂と光重合性オリゴマーと光重合開始剤との混合物）により形成されてもよい。この場合、第１粘着層２２に紫外線を照射することにより、保護テープ２０は基板１０から容易に剥離される。
第１粘着層２２の厚みＴ（図３Ａ参照）は、バンプ１３の少なくとも頭頂部１３１を埋め込むことができる限り、特に限定されない。バンプ１３の頭頂部１３１は、図２に示すように、バンプ１３の先端から、バンプ１３の高さＨｂの１／３までを占める部分である。すなわち、第１粘着層２２の厚みは、バンプ１３の高さＨｂの１／３以上である限り、特に限定されない。なかでも、バンプ１３の保護の観点から、第１粘着層２２の厚みＴは、バンプ１３の高さＨｂより大きいことが好ましい。一方、コストの観点から、第１粘着層２２の厚みＴは、バンプ１３の高さＨｂの２倍以下であることが好ましい。具体的には、第１粘着層２２の厚みＴは、４０〜４００μｍであり、１００〜３００μｍであってもよい。例えば、バンプ１３の高さＨｂが６５μｍの場合、第１粘着層２２の厚みＴは１１５μｍであってもよい。このとき、基材２１の厚みは、例えば５０μｍである。第１粘着層２２の厚みＴは、半導体層１１の法線方向における、第１粘着層２２の平均の厚みである。
バンプ１３は、図３Ａに示すように、頭頂部１３１における表面とともに、バンプ１３の頭頂部１３１以外であって、かつ、バンプ１３の第１の面１０Ｘとの接触部１３３以外（すなわち、基部１３２）の表面が第１粘着層２２に覆われるように、第１粘着層２２に埋め込まれていてもよい。これにより、薄化工程、マスク形成工程および個片化工程におけるバンプ１３の損傷や変質が、さらに抑制される。このとき、第１粘着層２２の厚みＴは、バンプ１３の高さＨｂより大きい。
一方、バンプ１３の基部１３２の表面は、第１粘着層２２に覆われていなくてもよい。例えば、図３Ｂに示すように、素子領域Ｒ２における隣接するバンプ１３間の領域（狭ピッチ領域Ｒ２１）において、基部１３２と、第１粘着層２２と、第１の面１０Ｘとで囲まれた空隙Ｓが形成されるように、バンプ１３が第１粘着層２２に埋め込まれていてもよい。この場合、バンプ１３の表面と第１粘着層２２との接触面積が小さいため、後のバンプ露出工程において、第１粘着層２２の剥離がよりスムーズになって、バンプ１３の損傷や剥がれがさらに抑制される。ただし、分割領域Ｒ１において、第１粘着層２２と第１の面１０Ｘとは密着していることが望ましい。これにより、薄化工程、マスク形成工程および個片化工程において、バンプ１３は現像液等の薬液やプラズマに曝され難くなるため、バンプ１３の損傷や劣化が抑制される。
（３）薄化工程
次に、半導体層１１の一部を研磨して、半導体層１１を薄くする薄化工程（図１Ａ（ｃ））が行われる。半導体層１１に回路層１２を形成する際、半導体層１１にはある程度の厚みが必要とされる一方、個片化工程における処理時間の短縮や、素子チップの小型化等の観点から、個片化工程に供される半導体層１１の厚みは小さいことが求められるためである。
薄化工程では、半導体層１１の回路層１２とは反対側の面（第２の面１０Ｙ）が研削されて、基板１０は所望の厚みに薄化される。薄化工程の間、バンプ１３は保護テープ２０によって保護される。研削装置の種類は特に限定されず、例えば、ダイヤモンドホイールを備えるバックグラインダー等が挙げられる。薄化工程の後、第２の面１０Ｙに対してポリッシュ加工を行ってもよい。なお、薄化工程の前後を通して、第１の面１０Ｘとは反対側の面を第２の面１０Ｙと称している。
（４）マスク形成工程
本工程では、素子領域Ｒ２を被覆するとともに分割領域Ｒ１を露出させるマスク３０を形成する（図１Ａ（ｄ））。マスク３０は、例えば、第２の面１０Ｙに、スピンコート法によって感光性樹脂層を形成した後、フォトリソグラフィ法によって、分割領域Ｒ１に対応する感光性樹脂を除去することにより、形成される。感光性樹脂層は、フィルム状に成形された後、第２の面１０Ｙに貼着されてもよい。また、感光性樹脂に替えて、第２の面１０Ｙにポリイミド樹脂層等の耐熱性の樹脂層を形成した後、レーザスクライビングによりパターニングしてマスク３０を形成してもよい。加工性の観点から、マスク３０は、第２の面１０Ｙの外縁から３ｍｍ内側までの領域を避けて、形成されることが好ましい。
（５）保持工程
本工程では、第１の面１０Ｘがフレーム４２で支持された保持テープ４１に対向するように、基板１０を保持テープ４１に貼着し、保持させる（図１Ａ（ｅ））。基板１０を保持テープ４１に保持させることにより、後の個片化工程およびバンプ露出工程におけるハンドリング性が向上する。このとき、基板１０は、第１粘着層２２を介して保持テープ４１に貼着される。以下、フレーム４２およびフレーム４２に固定された保持テープ４１を、併せて搬送キャリア４０と称する場合がある。
（保持テープ）
保持テープ４１は特に限定されない。保持テープ４１は、例えば、支持体４１１および第２粘着層４１２を備える。支持体４１１の材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂を含むフィルム（樹脂フィルム）が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分（例えば、エチレン−プロピレンゴム（ＥＰＭ）、エチレン−プロピレン−ジエンゴム（ＥＰＤＭ）等）、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が配合されていても良い。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。支持体４１１の厚みは特に限定されず、例えば、５０〜３００μｍであり、好ましくは５０〜１５０μｍである。
第２粘着層４１２は、紫外線（ＵＶ）の照射によって粘着力が減少する粘着成分（例えば、ＵＶ硬化型アクリル粘着剤）を含むことが好ましい。素子チップ１００をピックアップする際、ＵＶ照射を行うことにより、素子チップ１００が第２粘着層４１２から容易に剥離されて、ピックアップし易くなるためである。第２粘着層４１２の厚みは特に限定されないが、粘着性およびコストの観点から、５〜１００μｍであることが好ましく、５〜１５μｍであることがより好ましい。
（フレーム）
フレーム４２は、図４（ａ）に示すように、基板１０の全体と同じかそれ以上の面積の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレーム４２は、保持テープ４１および基板１０を保持した状態で搬送できる程度の剛性を有している。保持テープ４１は、図４（ｂ）に示すように、第２粘着層４１２をフレーム４２に対向させて、第２粘着層４１２の外周縁をフレーム４２の一方の面に貼着することにより、フレーム４２に固定される。フレーム４２の開口の形状は特に限定されず、例えば、円形や、矩形、六角形など多角形であってもよい。フレーム４２には、位置決めのためのノッチ４２ａやコーナーカット４２ｂが設けられていてもよい。フレーム４２の材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。
基板１０の第１の面１０Ｘは、第２粘着層４１２のフレーム４２の開口から露出した部分に、保護テープ２０を介して貼着される。つまり、保護テープ２０を剥離せず、基板１０を保護テープ２０を介して保持テープ４１に貼着する。そのため、保護テープ２０の剥離に伴うバンプ１３への負荷が低減されるとともに、回路層１２およびバンプ１３の外的要因による損傷や汚染が低減される。さらに、保護テープ２０の剥離工程がないため、生産性の向上が期待できる。
個片化工程において、バンプ１３の頭頂部１３１がステージ２１１に対向するように、基板１０をステージ２１１に載置する場合、バンプ１３の損傷が懸念される。しかし、薄化工程におけるバンプ１３の損傷を抑制するために用いた保護テープ２０（バックグラインドテープ）を剥離せずに、そのまま後の個片化工程において流用することにより、個片化工程におけるバンプ１３の損傷が抑制される。そのため、基板１０の保持に用いられる保持テープ４１には、バンプ１３を保護する機能までは求められず、通常、この用途に用いられているダイシングテープを使用することができる。すなわち、第２の面１０Ｙからプラズマを照射して基板１０を個片化する本実施形態は、従来、用いられているバックグラインドテープおよびダイシングテープを用いることにより実現できる。よって、コストを抑制しながら、バンプ１３の損傷が抑制された素子チップ１００が得られる。
保持工程では、基板１０を架台（図示せず）に載置してから保持テープ４１に保持させることが好ましい。基板１０は、第２の面１０Ｙが架台に対向するように、架台に載置され、基板１０の第１の面１０Ｘに、保護テープ２０を介して、第２粘着層４１２が貼り付けられる。架台の表面は、フッ素樹脂（ポリテトラフルオロエチレン、ポリビニリデンフルオライド、テトラフルオロエチレン−エチレン共重合体等）で被覆されていることが好ましい。これにより、架台の表面と基板１０の第２の面１０Ｙに形成されたマスク３０とが接触する場合であっても、マスク３０の剥離が抑制され易くなる。
なお、マスク形成工程および保持工程の順序は問わない。マスク形成工程の後、保持工程が実施されてもよいし、保持工程の後、マスク形成工程が実施されてもよい。マスク形成工程の後、保持工程を実施する場合、マスク形成には、一般的な基板処理用のレジスト塗布装置や露光装置を用いることができる。一方、保持工程の後、マスク形成工程を実施する場合、フレーム４２に対応したレジスト塗布装置や露光装置を用いる必要がある。基板１０を保持する搬送キャリア４０を対象にマスクを形成するためである。しかし、後者の場合、保持工程において、架台表面と第２の面１０Ｙに形成されたマスク３０との接触を回避できるため、マスク３０の変形が抑制できる点で好ましい。さらに、架台の表面が汚れ難くなるため、架台のメンテナンス頻度が低減する。
（６）載置工程
マスク形成工程および保持工程の後、基板１０を、保護テープ２０および保持テープ４１を介してプラズマ処理装置内に設けられたステージ２１１に載置する。
以下、図５を参照しながら、プラズマエッチングおよびプラズマダイシング工程に使用されるプラズマ処理装置２００を具体的に説明するが、プラズマ処理装置はこれに限定されるものではない。図５は、本実施形態に用いられるプラズマ処理装置２００の構造の断面を概略的に示している。
プラズマ処理装置２００は、ステージ２１１を備えている。搬送キャリア４０は、保持テープ４１の基板１０を保持している面が上方を向くように、ステージ２１１に搭載される。ステージ２１１の上方には、フレーム４２および保持テープ４１の少なくとも一部を覆うとともに、基板１０の少なくとも一部を露出させるための窓部２２４Ｗを有するカバー２２４が配置されている。
ステージ２１１およびカバー２２４は、真空チャンバ２０３内に配置されている。真空チャンバ２０３は、上部が開口した概ね円筒状であり、上部開口は蓋体である誘電体部材２０８により閉鎖されている。真空チャンバ２０３を構成する材料としては、アルミニウム、ステンレス鋼（ＳＵＳ）、表面をアルマイト加工したアルミニウム等が例示できる。誘電体部材２０８を構成する材料としては、酸化イットリウム（Ｙ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）、石英（ＳｉＯ2）等の誘電体材料が例示できる。誘電体部材２０８の上方には、上部電極としてのアンテナ２０９が配置されている。アンテナ２０９は、第１高周波電源２１０Ａと電気的に接続されている。ステージ２１１は、真空チャンバ２０３内の底部側に配置される。
真空チャンバ２０３には、ガス導入口２０３ａが接続されている。ガス導入口２０３ａには、プロセスガスの供給源であるプロセスガス源２１２およびアッシングガス源２１３が、それぞれ配管によって接続されている。また、真空チャンバ２０３には、排気口２０３ｂが設けられており、排気口２０３ｂには、真空チャンバ２０３内のガスを排気して減圧するための真空ポンプを含む減圧機構２１４が接続されている。
ステージ２１１は、それぞれ略円形の電極層２１５と、金属層２１６と、電極層２１５および金属層２１６を支持する基台２１７と、電極層２１５、金属層２１６および基台２１７を取り囲む外周部２１８とを備える。外周部２１８は導電性および耐エッチング性を有する金属により構成されており、電極層２１５、金属層２１６および基台２１７をプラズマから保護する。外周部２１８の上面には、円環状の外周リング２２９が配置されている。外周リング２２９は、外周部２１８の上面をプラズマから保護する役割をもつ。電極層２１５および外周リング２２９は、例えば、上記の誘電体材料により構成される。
電極層２１５の内部には、静電吸着機構を構成する電極部（以下、ＥＳＣ電極２１９と称する）と、第２高周波電源２１０Ｂに電気的に接続された高周波電極部２２０とが配置されている。ＥＳＣ電極２１９には、直流電源２２６が電気的に接続されている。静電吸着機構は、ＥＳＣ電極２１９および直流電源２２６により構成されている。
金属層２１６は、例えば、表面にアルマイト被覆を形成したアルミニウム等により構成される。金属層２１６内には、冷媒流路２２７が形成されている。冷媒流路２２７は、ステージ２１１を冷却する。ステージ２１１が冷却されることにより、ステージ２１１に搭載された保持テープ４１が冷却されるとともに、ステージ２１１にその一部が接触しているカバー２２４も冷却される。これにより、基板１０、保護テープ２０および保持テープ４１が、プラズマ処理中に加熱されることによって損傷されることが抑制される。冷媒流路２２７内の冷媒は、冷媒循環装置２２５により循環される。
ステージ２１１の外周付近には、ステージ２１１を貫通する複数の支持部２２２が配置されている。支持部２２２は、昇降機構２２３Ａにより昇降駆動される。搬送キャリア４０が真空チャンバ２０３内に搬送されると、所定の位置まで上昇した支持部２２２に受け渡される。支持部２２２は、搬送キャリア４０のフレーム４２を支持する。支持部２２２の上端面がステージ２１１と同じレベル以下にまで降下することにより、搬送キャリア４０は、ステージ２１１の所定の位置に搭載される。
カバー２２４の端部には、複数の昇降ロッド２２１が連結しており、カバー２２４を昇降可能にしている。昇降ロッド２２１は、昇降機構２２３Ｂにより昇降駆動される。昇降機構２２３Ｂによるカバー２２４の昇降の動作は、昇降機構２２３Ａとは独立して行うことができる。
制御装置２２８は、第１高周波電源２１０Ａ、第２高周波電源２１０Ｂ、プロセスガス源２１２、アッシングガス源２１３、減圧機構２１４、冷媒循環装置２２５、昇降機構２２３Ａ、昇降機構２２３Ｂおよび静電吸着機構を含むプラズマ処理装置２００を構成する要素の動作を制御する。
載置工程に際して、まず、搬送キャリア４０に保持された基板１０を真空チャンバ２０３内に搬入する。真空チャンバ２０３内では、昇降ロッド２２１の駆動により、カバー２２４が所定の位置まで上昇している。図示しないゲートバルブが開いて搬送キャリア４０が搬入される。複数の支持部２２２は、上昇した状態で待機している。搬送キャリア４０がステージ２１１上方の所定の位置に到達すると、支持部２２２に搬送キャリア４０が受け渡される。搬送キャリア４０は、保持テープ４１の第２粘着層４１２が上方を向くように、支持部２２２の上端面に受け渡される。
搬送キャリア４０が支持部２２２に受け渡されると、ゲートバルブが閉じられ、真空チャンバ２０３は密閉状態に置かれる。次に、支持部２２２が降下を開始する。支持部２２２の上端面が、ステージ２１１と同じレベル以下にまで降下することにより、搬送キャリア４０は、ステージ２１１に載置される。続いて、昇降ロッド２２１が駆動する。昇降ロッド２２１は、カバー２２４を所定の位置にまで降下させる。このとき、カバー２２４が搬送キャリア４０に接触することなくフレーム４２を覆うことができるように、カバー２２４とステージ２１１との距離は調節されている。これにより、フレーム４２および保持テープ４１の基板１０を保持していない部分は、カバー２２４と接触することなくカバー２２４によって覆われ、基板１０はカバー２２４の窓部２２４Ｗから露出する。
カバー２２４は、例えば、略円形の外形輪郭を有したドーナツ形であり、一定の幅および薄い厚みを備えている。カバー２２４の内径（窓部２２４Ｗの直径）はフレーム４２の内径よりも小さく、カバー２２４の外径はフレーム４２の外径よりも大きい。したがって、搬送キャリア４０をステージ２１１の所定の位置に搭載し、カバー２２４を降下させると、カバー２２４は、フレーム４２と保持テープ４１の少なくとも一部を覆うことができる。窓部２２４Ｗからは、基板１０の少なくとも一部が露出する。このとき、カバー２２４は、フレーム４２、保持テープ４１および基板１０のいずれとも接触しない。カバー２２４は、例えば、セラミックス（例えば、アルミナ、窒化アルミニウムなど）や石英などの誘電体や、アルミニウムあるいは表面がアルマイト処理されたアルミニウムなどの金属で構成される。
搬送キャリア４０が支持部２２２に受け渡された後、直流電源２２６からＥＳＣ電極２１９に電圧を印加する。これにより、保持テープ４１がステージ２１１に接触すると同時にステージ２１１に静電吸着される。なお、ＥＳＣ電極２１９への電圧の印加は、保持テープ４１がステージ２１１に載置された後（接触した後）に、開始されてもよい。
（７）個片化工程
載置工程の後、基板１０をステージ２１１に載置した状態で、基板１０の分割領域Ｒ１を第２の面１０Ｙから第１の面１０Ｘまでプラズマエッチングして、基板１０から複数の素子チップ１００を形成する（図１Ａ（ｇ））。
このとき、基板１０は、バンプ１３が配置されていない第２の面１０Ｙをプラズマ源であるアンテナ２０９に向けて、ステージ２１１に載置されている。つまり、バンプ１３へのプラズマの照射が抑制された状態で、プラズマエッチングが行われる。さらに、バンプ１３の少なくとも頭頂部１３１は、第１粘着層２２に埋め込まれて保護されている。そのため、上記の効果が得られる。加えて、半導体層１１は薄化されているため、個片化工程における基板１０へのプラズマ照射時間が短縮されて、バンプ１３のプラズマによる劣化および損傷はさらに抑制される。
プラズマの発生条件は、エッチングされる層（半導体層１１および回路層１２）の材質などに応じて設定される。本工程では、材質の異なる半導体層１１および回路層１２がエッチングされるため、各層に応じた条件に切り替えて、プラズマエッチングを行うことが好ましい。例えば、後述するボッシュプロセスにより半導体層１１を除去した後、Ａｒを含むプロセスガスを原料とするプラズマにより回路層１２を除去してもよい。
ボッシュプロセスでは、半導体層１１が深さ方向に垂直にエッチングされる。半導体層１１がＳｉを含む場合、ボッシュプロセスは、保護膜堆積ステップと、保護膜エッチングステップと、Ｓｉエッチングステップとを順次繰り返すことにより、半導体層１１を深さ方向に掘り進む。
保護膜堆積ステップは、例えば、原料ガスとしてＣ４Ｆ８を１５０〜２５０ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を１５〜２５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗとして、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を０〜５０Ｗとして、２〜１５秒間、処理する条件で行われる。
保護膜エッチングステップは、例えば、原料ガスとしてＳＦ６を２００〜４００ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を５〜１５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗとして、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を３００〜１０００Ｗとして、２〜１０秒間、処理する条件で行われる。
Ｓｉエッチングステップは、例えば、原料ガスとしてＳＦ６を２００〜４００ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を５〜１５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗとして、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を５０〜５００Ｗとして、１０〜２０秒間、処理する条件で行われる。
上記のような条件で、保護膜堆積ステップ、保護膜エッチングステップ、および、Ｓｉエッチングステップを繰り返すことにより、Ｓｉを含む半導体層１１は、１０μｍ／分の速度で深さ方向に垂直にエッチングされ得る。
回路層１２が金属材料を含む場合、例えば、原料ガスとしてＣＦ４とＡｒの混合ガス（ＣＦ４：Ａｒ＝１：４）を１５０〜２５０ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を０．２〜１．５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９に１５００〜２５００Ｗ、周波数１３．５６ＭＨｚの高周波電力を供給するとともに、第２高周波電源２１０Ｂから高周波電極部２２０に５００〜１８００Ｗ、周波数１００ｋＨｚ以上（例えば、４００〜５００ｋＨｚ、あるいは、１３．５６ＭＨｚ）の高周波電力を投入する条件により、プラズマエッチングを行う。
基板１０が個片化された後、アッシングが実行される。まず、アッシング用のプロセスガス（例えば、酸素ガスや、酸素ガスとフッ素を含むガスとの混合ガス等）を、アッシングガス源２１３から真空チャンバ２０３内に導入する。一方、減圧機構２１４による排気を行い、真空チャンバ２０３内を所定の圧力に維持する。第１高周波電源２１０Ａからの高周波電力の投入により、真空チャンバ２０３内には酸素プラズマが発生し、カバー２２４の窓部２２４Ｗから露出している個片化された基板１０（素子チップ１００）の表面のマスク３０が除去される。
アッシングは、例えば、原料ガスとしてＣＦ４とＯ２との混合ガス（ＣＦ４：Ｏ２＝１：１００）を２００〜５００ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を５〜３０Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗとして、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を０〜３００Ｗとする条件により行われる。
アッシングが終了すると、真空チャンバ２０３内のガスが排出され、ゲートバルブが開く。複数の素子チップ１００を保持する搬送キャリア４０は、ゲートバルブから進入した搬送機構によって、プラズマ処理装置２００から搬出される。搬送キャリア４０が搬出されると、ゲートバルブは速やかに閉じられる。搬送キャリア４０の搬出プロセスは、上記のような基板１０をステージ２１１に搭載する手順とは逆の手順で行われてもよい。すなわち、カバー２２４を所定の位置にまで上昇させた後、ＥＳＣ電極２１９への印加電圧をゼロにして、搬送キャリア４０のステージ２１１への吸着を解除し、支持部２２２を上昇させる。支持部２２２が所定の位置まで上昇した後、搬送キャリア４０が搬出される。
（８）バンプ露出工程
個片化工程の後、第１粘着層２２を剥離して、バンプ１３を再び露出させる。このバンプ露出工程は、素子チップ１００のピックアップ工程（図１Ａ（ｈ））の一部であり得る。
素子チップ１００のピックアップは、個片化された素子チップ１００を、保持テープ４１側から保護テープ２０とともに突き上げピン６０で突き上げることにより行われる。これにより、第１粘着層２２は、第１の面１０Ｘから剥離される。これに伴い、素子チップ１００の少なくとも一部が浮き上がるとともに、バンプ１３が露出して、素子チップ１００のピックアップが可能になる。このとき、バンプ１３は、保護テープ２０および保持テープ４１に覆われているため、突き上げピン６０による損傷は回避される。また、上記のとおり、本実施形態によれば、プラズマダイシング工程において、分割領域にエッチング残渣が発生しにくい。よって、ピックアップ工程における認識の精度およびピックアップ性が向上するため、生産の歩留まりも向上する。
また、図１Ｃに示すように、素子チップ１００のピックアップは、第１の面１０Ｘから第１粘着層２２（保護テープ２０）および保持テープ４１を剥離するとともに、第２の面１０Ｙにピックアップテープ５２を貼着した後、行われてもよい。この場合、回路層１２およびバンプ１３が上面に向いているため、素子チップ１００を認識する精度が向上し、ピックアップミスが低減する。
ピックアップテープ５２は、保持テープ４１と同様、ハンドリング性の観点から、ピックアップフレーム５１に固定されることが好ましい。ピックアップフレーム５１は、フレーム４２と同様の材質および形状であればよい。ピックアップテープ５２の材質は、保持テープ４１と同じであってもよい。一方、保持テープ４１およびピックアップテープ５２は、それぞれの目的に応じた材質により形成してもよい。例えば、保持テープ４１にはピックアップに適した柔軟性は要求されないため、結晶性の高い樹脂を含むフィルムを使用することができる。このような樹脂フィルムは、一般的に耐熱性および耐プラズマ性に優れる。つまり、個片化工程において、耐プラズマ性に優れる保持テープ４１を使用することができる。そのため、例えば、高周波電極部２２０に１００ｋＨｚ以上（例えば、４００〜５００ｋＨｚ、あるいは、１３．５６ＭＨｚ）の高周波電力を投入して、高いバイアス電圧をかけながらプラズマダイシングすることができる。これにより、高速加工が可能となって、生産性が向上する。
本実施形態の製造方法により得られる素子チップ１００は、側面の平滑性に優れる。上記のとおり、プラズマダイシング時における、バンプ１３を構成していた金属材料の基板１０への再付着が抑制されるためである。このような素子チップ１００は、抗折強度に優れるとともに、パッケージする際のモールド不良が生じ難い。また、素子チップ１００の電気的特性は、劣化し難い。プラズマダイシング時におけるバンプ１３のエッチングが防止されるとともに、上記金属材料の基板１０への再付着が抑制されるためである。
さらに、バンプ１３が銅を含み、プラズマダイシング時に六フッ化硫黄（ＳＦ６）を含むプロセスガスを用いる場合であっても、得られる素子チップ１００は、信頼性に優れる。バンプ１３に含まれる銅が硫化され難いためである。同様に、プラズマダイシング時に用いられるプロセスガスやアッシングガスがフッ素や酸素を含む場合であっても、バンプ１３の表面のフッ化や酸化は起こり難い。また、プラズマダイシング時に用いられるプロセスガスがＣ４Ｆ８などのフルオロカーボンを含む場合であっても、バンプ１３の表面には炭素を含有する反応生成物が付着し難い。そのため、バンプ１３の接触抵抗の上昇や接合強度の低下が抑制され、信頼性の高い素子チップ１００が得られる。
（第２実施形態）
本実施形態は、マスク形成工程の後、第１の面１０Ｘから保護テープ２０を剥離するとともに、第１の面１０Ｘに保持テープ４１を貼着し、バンプ１３を保持テープ４１の第２粘着層４１２に埋め込むこと以外、第１実施形態と同様である。図６に、本実施形態の素子チップの製造方法を示す（（ａ）〜（ｈ））。図６（ａ）〜（ｄ）および（ｈ）は、図１Ａ（ａ）〜（ｄ）および図１Ｃにそれぞれ対応している。
本実施形態では、マスク形成工程（図６（ｄ））の後、第１の面１０Ｘから保護テープ２０を剥離するとともに、フレーム４２で支持された保持テープ４１を第１の面１０Ｘに貼着して、保持テープ４１の第２粘着層４１２に、バンプ１３の少なくとも頭頂部１３１を埋め込む（図６（ｅ））。つまり、バンプ埋め込み工程および保持工程が、同時に実施される。これにより、工程が簡略化されて、生産性が向上する。このとき、第２粘着層４１２は、バンプ１３の少なくとも頭頂部１３１を埋め込むことができる程度の厚みを備える。第２粘着層４１２は、上記の第１粘着層２２と同様の構成を有していることが好ましい。なお、マスク形成工程の前に保護テープ２０を剥離してもよい。
載置工程において、基板１０は、保持テープ４１を介してステージ２１１に載置される（図６（ｆ））。そのため、基板１０が保持テープ４１および保護テープ２０を介してステージ２１１に載置される第１実施形態と比較して、基板１０は冷却され易い。本実施形態においても、プラズマは第２の面１０Ｙ側から照射されるため（図６（ｇ））、バンプ１３の劣化および損傷は抑制される。
ピックアップ工程（バンプ露出工程）は、基板１０をピックアップテープ５２に転写して行ってもよいし（図６（ｈ））、素子チップ１００を保持テープ４１に保持させた状態で行ってもよい。前者の場合、第１実施形態と比較して素子チップ１００を保持する層が薄いため、素子チップ１００の突き上げが容易になる。
本発明は、バンプの劣化および損傷が抑制されるため、バンプを備える基板を個片化して、素子チップを製造する方法として有用である。
１０：基板
１０Ｘ：第１の面
１０Ｙ：第２の面
１１：半導体層
１２：回路層
１３：バンプ
１３１：頭頂部
１３２：基部
１３３：接触部
２０：保護テープ
２１：基材
２２：第１粘着層
３０：マスク
４０：搬送キャリア
４２：フレーム
４２ａ：ノッチ
４２ｂ：コーナーカット
４１：保持テープ
４１１：支持体
４１２：第２粘着層
５１：ピックアップフレーム
５２：ピックアップテープ
６０：突き上げピン
１００：素子チップ
２００：プラズマ処理装置
２０３：真空チャンバ
２０３ａ：ガス導入口
２０３ｂ：排気口
２０８：誘電体部材
２０９：アンテナ
２１０Ａ：第１高周波電源
２１０Ｂ：第２高周波電源
２１１：ステージ
２１２：プロセスガス源
２１３：アッシングガス源
２１４：減圧機構
２１５：電極層
２１６：金属層
２１７：基台
２１８：外周部
２１９：ＥＳＣ電極
２２０：高周波電極部
２２１：昇降ロッド
２２２：支持部
２２３Ａ、２２３Ｂ：昇降機構
２２４：カバー
２２４Ｗ：窓部
２２５：冷媒循環装置
２２６：直流電源
２２７：冷媒流路
２２８：制御装置
２２９：外周リング

Claims (7)

  1. 露出したバンプを備える第１の面および前記第１の面の反対側の第２の面を備えるとともに、分割領域で画定される複数の素子領域を備える基板を準備する準備工程と、
    少なくとも前記バンプの頭頂部を、粘着層に埋め込むバンプ埋め込み工程と、
    前記第２の面に、前記素子領域を被覆するとともに前記分割領域を露出させるマスクを形成するマスク形成工程と、
    前記第１の面をフレームで支持された保持テープに対向させて、前記基板を前記保持テープに保持させる保持工程と、
    前記マスク形成工程および前記保持工程の後、前記基板を、前記保持テープを介してプラズマ処理装置内に設けられたステージに載置する載置工程と、
    前記載置工程の後、前記分割領域を前記第２の面から前記第１の面までプラズマエッチングして、前記基板から複数の素子チップを形成する個片化工程と、
    前記個片化工程の後、前記粘着層を剥離して、前記バンプを再び露出させるバンプ露出工程と、
    を備える、素子チップの製造方法。
  2. 前記バンプ埋め込み工程が、前記粘着層を備える保護テープを、前記第１の面に貼着することにより行われ、
    前記保持工程では、前記第１の面を前記保護テープを介して前記保持テープに対向させて、前記基板を前記保持テープに保持させる、請求項１に記載の素子チップの製造方法。
  3. 前記保持テープが前記粘着層を備えており、
    少なくとも前記バンプの前記頭頂部を、前記保持テープの前記粘着層に埋め込むことにより、前記バンプ埋め込み工程とともに前記保持工程を行う、請求項１に記載の素子チップの製造方法。
  4. 前記粘着層の厚みが前記バンプの高さよりも大きい、請求項１〜３のいずれか一項に記載の素子チップの製造方法。
  5. 前記バンプ埋め込み工程において、前記バンプの前記頭頂部の表面とともに、前記頭頂部以外の表面を前記粘着層に接触させる、請求項４に記載の素子チップの製造方法。
  6. 前記バンプ埋め込み工程において、前記バンプの前記頭頂部以外であって、かつ、前記第１の面との接触部以外の表面と、前記粘着層と、前記第１の面とで囲まれた空隙が形成される、請求項１〜４のいずれか一項に記載の素子チップの製造方法。
  7. 前記基板が、半導体層と、前記半導体層の前記第１の面側に積層され、前記バンプを備える回路層と、を備え、
    前記準備工程において、前記分割領域において前記半導体層が露出した前記基板を準備する、請求項１〜６のいずれか一項に記載の素子チップの製造方法。
JP2016107917A 2016-05-30 2016-05-30 素子チップの製造方法 Active JP6524554B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016107917A JP6524554B2 (ja) 2016-05-30 2016-05-30 素子チップの製造方法
US15/594,696 US10236266B2 (en) 2016-05-30 2017-05-15 Element chip manufacturing method
CN201710366343.3A CN107452597B (zh) 2016-05-30 2017-05-22 元件芯片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016107917A JP6524554B2 (ja) 2016-05-30 2016-05-30 素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2017216302A true JP2017216302A (ja) 2017-12-07
JP6524554B2 JP6524554B2 (ja) 2019-06-05

Family

ID=60418237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016107917A Active JP6524554B2 (ja) 2016-05-30 2016-05-30 素子チップの製造方法

Country Status (3)

Country Link
US (1) US10236266B2 (ja)
JP (1) JP6524554B2 (ja)
CN (1) CN107452597B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140201A (ja) * 2018-02-08 2019-08-22 日立化成株式会社 電子部品の製造方法、仮保護用樹脂組成物及び仮保護用樹脂フィルム

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102543915B1 (ko) * 2018-04-09 2023-06-16 삼성디스플레이 주식회사 기판 가공 장치 및 기판 가공 방법
DE102019207341A1 (de) * 2019-05-20 2020-11-26 Robert Bosch Gmbh Elektronikbaugruppe und Elektronikanordnung
JP7292163B2 (ja) * 2019-09-19 2023-06-16 株式会社ディスコ 被加工物の加工方法
JP2022096079A (ja) * 2020-12-17 2022-06-29 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
CN113140451A (zh) * 2021-03-23 2021-07-20 深圳市时代速信科技有限公司 一种半导体器件的制造方法及中间体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245348A (ja) * 2005-03-03 2006-09-14 Sharp Corp 半導体装置の製造方法
WO2007148724A1 (ja) * 2006-06-23 2007-12-27 Hitachi Chemical Company, Ltd. 半導体デバイスの製造方法及び接着フィルム
JP2009123987A (ja) * 2007-11-16 2009-06-04 Panasonic Corp 半導体チップの製造方法
JP2011216513A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 表面保護用粘着テープ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10031252A1 (de) 2000-06-27 2002-01-10 Bosch Gmbh Robert Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP5891436B2 (ja) * 2012-06-21 2016-03-23 パナソニックＩｐマネジメント株式会社 縦型構造発光素子の製造方法
JP5962921B2 (ja) * 2013-05-09 2016-08-03 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
US9437575B1 (en) * 2014-01-20 2016-09-06 Amkor Technology, Inc. Semiconductor device package formed in a chip-on-wafer last process using thin film adhesives

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245348A (ja) * 2005-03-03 2006-09-14 Sharp Corp 半導体装置の製造方法
WO2007148724A1 (ja) * 2006-06-23 2007-12-27 Hitachi Chemical Company, Ltd. 半導体デバイスの製造方法及び接着フィルム
JP2009123987A (ja) * 2007-11-16 2009-06-04 Panasonic Corp 半導体チップの製造方法
JP2011216513A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 表面保護用粘着テープ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140201A (ja) * 2018-02-08 2019-08-22 日立化成株式会社 電子部品の製造方法、仮保護用樹脂組成物及び仮保護用樹脂フィルム
JP6992564B2 (ja) 2018-02-08 2022-01-13 昭和電工マテリアルズ株式会社 電子部品の製造方法、仮保護用樹脂組成物及び仮保護用樹脂フィルム

Also Published As

Publication number Publication date
CN107452597A (zh) 2017-12-08
US10236266B2 (en) 2019-03-19
US20170345781A1 (en) 2017-11-30
CN107452597B (zh) 2023-07-07
JP6524554B2 (ja) 2019-06-05

Similar Documents

Publication Publication Date Title
JP6524553B2 (ja) 素子チップの製造方法
JP6524554B2 (ja) 素子チップの製造方法
US10923357B2 (en) Element chip and manufacturing process thereof
US10892190B2 (en) Manufacturing process of element chip
JP6575874B2 (ja) 素子チップの製造方法
JP6524534B2 (ja) 素子チップの製造方法
JP2018093116A (ja) 素子チップの製造方法
JP2017168766A (ja) プラズマ処理方法およびプラズマ処理装置
JP6604476B2 (ja) 素子チップの製造方法
JP7209247B2 (ja) 素子チップの製造方法
JP7170261B2 (ja) 素子チップの製造方法
JP6485702B2 (ja) プラズマ処理方法および電子部品の製造方法
US20220367273A1 (en) Element chip manufacturing method and substrate processing method
JP7209246B2 (ja) 素子チップの製造方法
JP7296601B2 (ja) 素子チップの洗浄方法および素子チップの製造方法
JP7281764B2 (ja) 素子チップの製造方法
JP2018133497A (ja) 素子チップの製造方法
JP7213477B2 (ja) 素子チップの製造方法
JP2019160883A (ja) 素子チップの製造方法
CN115483155A (zh) 器件芯片的制造方法
JP2017163072A (ja) 素子チップおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180227

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190418

R151 Written notification of patent or utility model registration

Ref document number: 6524554

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151