CN113113302B - 刻蚀方法及刻蚀设备 - Google Patents

刻蚀方法及刻蚀设备 Download PDF

Info

Publication number
CN113113302B
CN113113302B CN202110265900.9A CN202110265900A CN113113302B CN 113113302 B CN113113302 B CN 113113302B CN 202110265900 A CN202110265900 A CN 202110265900A CN 113113302 B CN113113302 B CN 113113302B
Authority
CN
China
Prior art keywords
etching
depth
groove
gas
etching gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110265900.9A
Other languages
English (en)
Other versions
CN113113302A (zh
Inventor
胡家艳
孔祥健
吴凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Accelink Technologies Co Ltd
Original Assignee
Accelink Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Accelink Technologies Co Ltd filed Critical Accelink Technologies Co Ltd
Priority to CN202110265900.9A priority Critical patent/CN113113302B/zh
Publication of CN113113302A publication Critical patent/CN113113302A/zh
Application granted granted Critical
Publication of CN113113302B publication Critical patent/CN113113302B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H01J37/3056Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching for microworking, e.g. etching of gratings, trimming of electrical components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • H01J37/32449Gas control, e.g. control of the gas flow
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本公开实施例公开了一种刻蚀方法和刻蚀设备,所述刻蚀方法包括:沿遮罩层中的第一开口和第二开口,采用第一刻蚀气体对介质层同时进行第一刻蚀,形成具有第一深度的第一凹槽和具有第二深度的第二凹槽;其中,所述第一开口的开口尺寸大于所述第二开口的开口尺寸,所述第一深度大于所述第二深度;采用第二刻蚀气体对所述第一凹槽和所述第二凹槽同时进行第二刻蚀,以将所述第一凹槽的深度从所述第一深度增加为第三深度,并将所述第二凹槽的深度从所述第二深度增加为第四深度;其中,所述第三深度等于所述第四深度,所述第二刻蚀气体对所述第一凹槽的刻蚀速率,小于所述第二刻蚀气体对所述第二凹槽的刻蚀速率。

Description

刻蚀方法及刻蚀设备
技术领域
本公开涉及半导体制造技术领域,尤其涉及一种刻蚀方法及刻蚀设备。
背景技术
随着集成芯片变得更加快速和紧凑,不同结构之间的距离也明显减小,同时也引起耦合电容的增加,导致半导体器件的速率减慢。因此,在集成芯片中,通常采用介质层对不同层级之间的导电结构进行绝缘隔离。
随着集成芯片的尺寸的变小,对图形的刻蚀精度的要求越来越高。在微米和纳米层级的工艺中,在介质层中刻蚀高深宽比的细槽变得越来越重要。然而,相关技术中,深槽的刻蚀质量差,例如深度不一致、均匀性不达标等问题。
发明内容
有鉴于此,本公开实施例提供一种刻蚀方法和刻蚀设备。
根据本公开实施例的第一方面,提供一种刻蚀方法,包括:
沿遮罩层中的第一开口和第二开口,采用第一刻蚀气体对介质层同时进行第一刻蚀,形成具有第一深度的第一凹槽和具有第二深度的第二凹槽;其中,所述第一开口的开口尺寸大于所述第二开口的开口尺寸,所述第一深度大于所述第二深度;
采用第二刻蚀气体对所述第一凹槽和所述第二凹槽同时进行第二刻蚀,以将所述第一凹槽的深度从所述第一深度增加为第三深度,并将所述第二凹槽的深度从所述第二深度增加为第四深度;其中,所述第三深度等于所述第四深度,所述第二刻蚀气体对所述第一凹槽的刻蚀速率,小于所述第二刻蚀气体对所述第二凹槽的刻蚀速率。
在一些实施例中,所述采用第二刻蚀气体对所述第一凹槽和所述第二凹槽同时进行第二刻蚀,以将所述第一凹槽的深度从所述第一深度增加为第三深度,并将所述第二凹槽的深度从所述第二深度增加为第四深度,包括:
电离所述第二刻蚀气体,形成等离子体;
在利用所述等离子体轰击所述第一凹槽和所述第二凹槽时,部分所述等离子体在所述第一凹槽表面和所述第二凹槽表面产生固态产物;其中,所述固态产物,与所述等离子体之间没有化学反应。
在一些实施例中,所述刻蚀方法还包括:
在所述第二刻蚀之后,采用第三刻蚀气体对所述第一凹槽和所述第二凹槽进行第三刻蚀,以去除所述固态产物。
在一些实施例中,所述刻蚀方法还包括:
在完成第i次所述第三刻蚀之后,依次进行第i+1次所述第一刻蚀、第i+1次所述第二刻蚀和第i+1次所述第三刻蚀,直至所述第一凹槽和所述第二凹槽达到相同的预设深度;其中,i为正整数。
在一些实施例中,所述第一刻蚀气体包括:四氟化碳、八氟化四碳、氩气和氧气的混合气体;
所述第二刻蚀气体包括:氩气和碳氢氟化合物气体的混合气体;
所述第三刻蚀气体包括:氧气和氮气的混合气体;或,氮气和氢气的混合气体;或,氨气及氮氢化合物气体的混合气体。
根据本公开实施例的第二方面,提供一种刻蚀设备,包括:
腔体和位于所述腔体内的容置空间;
第一进气口,设置在所述腔体上,用于向所述容置空间内通入第一刻蚀气体;
第二进气口,设置在所述腔体上,用于向所述容置空间内通入第二刻蚀气体;
其中,所述第一刻蚀气体用于对置于所述容置空间中的目标物进行第一刻蚀,以形成第一凹槽和第二凹槽;所述第一凹槽的开口尺寸大于所述第二凹槽的开口尺寸,所述第二刻蚀气体用于对所述第一凹槽和所述第二凹槽进行第二刻蚀;所述第二刻蚀气体对所述第一凹槽的刻蚀速率,小于所述第二刻蚀气体对所述第二凹槽的刻蚀速率。
在一些实施例中,所述刻蚀设备还包括:
第三进气口,设置在所述腔体上,用于向所述容置空间内通入第三刻蚀气体;其中,所述第三刻蚀气体用于对所述第一凹槽和所述第二凹槽进行第三刻蚀,以去除所述第二刻蚀过程中产生的固态产物;
电极结构,包括平行相对的第一电极和第二电极;所述第一电极和第二电极分别位于所述容置空间的顶部和底部;其中,所述电极结构用于电离所述第一刻蚀气体和所述第二刻蚀气体,以形成等离子体。
在一些实施例中,所述刻蚀设备还包括:
第一阀门,位于所述第一刻蚀气体的气流通路上,用于导通或断开所述第一刻蚀气体的气流通路;
第二阀门,位于所述第二刻蚀气体的气流通路上,用于导通或断开所述第二刻蚀气体的气流通路;
第三阀门,位于所述第三刻蚀气体的气流通路上,用于导通或断开所述第三刻蚀气体的气流通路。
在一些实施例中,所述刻蚀设备还包括:
排气口,设置在所述腔体上,用于排出所述容置空间内的气体;
控制装置,用于控制所述向所述容置空间中通入所述第一刻蚀气体、所述第二刻蚀气体和所述第三刻蚀气体的顺序及通入时长。
在一些实施例中,所述第一刻蚀气体包括:四氟化碳、八氟化四碳、氩气和氧气的混合气体;
所述第二刻蚀气体包括:氩气和碳氢氟化合物气体的混合气体;
所述第三刻蚀气体包括:氧气和氮气的混合气体;或,氮气和氢气的混合气体;或,氨气及氮氢化合物气体的混合气体。
通过采用第一刻蚀气体对介质层进行第一刻蚀,形成开口尺寸和深度均不同的两个凹槽,且开口尺寸大的凹槽深度大于开口尺寸小的凹槽深度,再采用第二刻蚀气体对两个深度不同的凹槽进行第二刻蚀,且第二刻蚀气体对开口尺寸小的凹槽的刻蚀速率大于开口尺寸大的凹槽的刻蚀速率,与第一刻蚀形成互补,以弥补第一刻蚀形成的开口尺寸不同的凹槽的深度不一致的缺陷,使得开口尺寸不同的两个凹槽达到深度一致,提高芯片的性能和良率。
附图说明
图1至图3为根据一示例性实施例示出的一种刻蚀方法示意图;
图4为根据一示例性实施例示出的另一种刻蚀方法的流程图;
图5a至图5d为根据一示例性实施例示出的另一种刻蚀方法的示意图;
图6为根据一示例性实施例示出的一种刻蚀设备示意图。
具体实施方式
以下结合说明书附图及具体实施例对本公开的技术方案做进一步的详细阐述。
在本公开实施例中,术语“第一”、“第二”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。
在本公开实施例中,术语“A与B接触”包含A与B直接接触的情形,或者A、B两者之间还间插有其它部件而A间接地与B接触的情形。
在本公开实施例中,术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸,或者可以具有小于下方或上方结构范围的范围。此外,层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如,层可位于连续结构的顶表面和底表面之间,或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。并且,层可以包括多个子层。
可以理解的是,本公开中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读,以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义,而且还包括“在”某物“上”且其间有居间特征或层的含义。
需要说明的是,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其它实施方式。。
本申请所提供的几个方法或设备实施例中所揭露的特征,在不冲突的情况下可以任意组合,得到新的方法实施例或设备实施例。
在集成芯片的生产中,特征尺寸(CD)由光刻和刻蚀工艺决定。在光刻工艺中,光阻材料(例如光刻胶)被沉积在芯片上,并暴露在通过光罩过滤后的光线下。光罩上面具有特定的形状,从而允许部分光线穿过光罩。经过光罩后,光线会接触光阻材料的表面,光线会改变光阻材料的化学成分,因此暴露在光线下的光阻材料会被移除。对于正光刻胶,暴露在光线中的区域会被移除,对于负光刻胶,未暴露在光线中的区域会被移除,这样会生产出需要的图形。再通过光刻产生的图形,对芯片进行刻蚀。
在集成芯片中,通常采用介质层,代表物质是二氧化硅,来对不同层级之间的导线进行绝缘隔离。随着集成芯片变得更加快速和紧凑,不同结构之间的距离也明显减小,这引起耦合电容的增加,导致半导体器件的速率减慢。因此,很有必要引入介质层,对引起增加耦合电容的导线进行有效绝缘隔离。
随着集成芯片的特征尺寸(CD)变小,在高精度图形的刻蚀中,需要用到等离子体干法刻蚀。用到最广泛的干法刻蚀技术是反应离子刻蚀(RIE)和电感耦合等离子体刻蚀(ICP),这样可提供高方向性和高选择比,同时提高生产量。在微米和纳米层级的工艺中,在有机玻璃和其它材料中刻蚀形成高深宽比的细槽变得越来越重要。典型例子包括梳状结构、深沟电容、深槽结构等。
图1至图3为根据一示例性实施例示出的一种刻蚀方法的过程示意图,所述方法包括以下步骤:
步骤一:参照图1所示,在衬底101上形成介质层102,在介质102上形成掩膜层103。可通过常规沉积工艺形成介质层102,如化学气相沉积(CVD)或物理气相沉积(PVD)等方法。需要说明地是,在衬底101与介质层102之间可能还会有一个或多个层级。
步骤二:参照图2所示,通过光刻等方法刻蚀掩膜层103形成暴露出介质层102表面的开口104、105和106。开口104的宽度为w1,开口105的宽度为w2,开口106的宽度为w3,且满足关系:w1>w2>w3,即开口104、105和106的宽度依次减小。
步骤三:参照图3所示,采用干法刻蚀,例如反应离子刻蚀(RIE)或电感耦合等离子体刻蚀(ICP),通过开口104、105和106对介质层102进行刻蚀,经过一定的刻蚀时间,在介质层102中形成具有一定深度的凹槽107、108和109,且凹槽107、108、109的深度分别为h1、h2、h3
示例性地,步骤三中干法刻蚀通常采用Ar/C4F8/O2组合气体为刻蚀气体,并通过电离该刻蚀气体形成的等离子体对介质层102进行刻蚀。
在本实施例中,由于在开口尺寸越大的凹槽中,进入凹槽的刻蚀剂越多,浓度也越高。而在通常情况下,刻蚀速率与刻蚀剂浓度正相关。因此,在采用反应离子刻蚀(RIE)或电感耦合等离子体刻蚀(ICP)对介质层102的刻蚀过程中,进入凹槽107、108、109的中的等离子体的浓度依次减小,导致对凹槽107、108、109的刻蚀速率依次减小。
即,具有小开口尺寸的凹槽的刻蚀速率,小于具有大开口尺寸凹槽的刻蚀速率;相应地,大开口尺寸凹槽的刻蚀速率,大于小开口尺寸凹槽的刻蚀速率。这种效应被称为“迟滞效应”(RIE Lag),相应地,具有迟滞效应的刻蚀被称为“迟滞刻蚀”。
由于具有小开口尺寸凹槽的刻蚀速率比具有大开口尺寸凹槽的刻蚀速率要慢(即迟滞效应),因此,凹槽107、108、109的深度满足关系:h1>h2>h3,使得在介质层102中形成的凹槽深度不一致,影响芯片的性能和良率。
图4为根据一示例性实施例示出的另一种刻蚀方法的流程图,图5a至图5d为与图4对应刻蚀方法示意图。参照图4所示,所述刻蚀方法包括以下步骤:
S210:沿遮罩层中的第一开口和第二开口,采用第一刻蚀气体对介质层同时进行第一刻蚀,形成具有第一深度的第一凹槽和具有第二深度的第二凹槽;其中,第一开口的开口尺寸大于第二开口的开口尺寸,第一深度大于第二深度;
S220:采用第二刻蚀气体对第一凹槽和第二凹槽同时进行第二刻蚀,以将第一凹槽的深度从第一深度增加为第三深度,并将第二凹槽的深度从第二深度增加为第四深度;其中,第三深度等于第四深度,第二刻蚀气体对第一凹槽的刻蚀速率,小于第二刻蚀气体对第二凹槽的刻蚀速率。
示例性地,参照图5a所示,可通过化学气相沉积(CVD)或物理气相沉积(PVD)等沉积工艺,在衬底201上形成介质层202,并在介质层202上形成遮罩层203。需要说明的是,在衬底201与介质层202之间,还可以形成一个或多个其它结构层。
示例性地,衬底201是指向其上增加后续材料层的材料,且自身可以被图案化。衬底201可包括宽范围的半导体材料,例如硅、锗、砷化镓、磷化铟等,介质层202的的组成材料可包括硅氧化物等。
示例性地,参照图5b所示,通过光刻等方法在遮罩层203中形成暴露出介质层表面的第一开口204和第二开口205,第一开口204的开口尺寸为L1,第二开口205的开口尺寸为L2,且L1大于L2
参照图5c所示,通过第一开口204和第二开口205,采用第一刻蚀气体对介质层202同时进行第一刻蚀,分别形成第一凹槽206和第二凹槽207。
第一刻蚀可包括等离子体刻蚀,即将第一刻蚀气体生成等离子体,通过等离子体对介质层202进行刻蚀。第一刻蚀在一个可控的温度下进行,可控制在0℃至50℃,例如20℃。
由于第一凹槽206的开口尺寸大于第二凹槽207的开口尺寸,在进行第一刻蚀过程中,凹槽开口尺寸越大越有利于刻蚀剂进入,因此,第一凹槽206中的第一刻蚀气体的等离子体浓度,大于第二凹槽207中第一刻蚀气体的等离子体浓度。由此,第一凹槽206的刻蚀速率大于第二凹槽207的刻蚀速率,故经过第一刻蚀,第一凹槽206的第一深度H1大于第二凹槽207的第二深度H2。即,第一刻蚀为迟滞刻蚀,产生了迟滞效应。
参照图5d所示,在第一刻蚀之后,采用第二刻蚀气体对第一凹槽206和第二凹槽207进行第二刻蚀,使第一凹槽206从第一深度H1增加为第三深度H3,第二凹槽207从第二深度H2增加为第四深度H4。显然,第三深度H3大于第一深度H1,第四深度H4大于第二深度H2
第二刻蚀为反迟滞刻蚀,即在第二刻蚀过程中,对具有小开口尺寸的第二凹槽的刻蚀速率,大于具有大开口尺寸的第一凹槽的刻蚀速率。需要指出的是,在同时对开口尺寸不同的凹槽进行刻蚀时,对大开口尺寸凹槽的刻蚀速率,小于对小开口尺寸凹槽的刻蚀速率,这种现象被称为“反迟滞效应”。
在第二刻蚀过程中,第二刻蚀气体对第二凹槽207的刻蚀速率大于对第一凹槽206的刻蚀速率,由此,经过一定时间的刻蚀,可使第一凹槽206的第三深度H3等于第二凹槽207的第四深度H4
在本公开实施例中,先采用具有迟滞效应的第一刻蚀气体对介质层202进行第一刻蚀,再采用具有反迟滞效应的第二刻蚀气体对介质层202进行第二刻蚀,可有效抑制迟滞效应,使得开口尺寸不同的第一凹槽206和第二凹槽207最终达到相同的深度,解决了常规刻蚀方法形成的凹槽深度不一致的问题,提高了芯片的性能和良率。
需要强调的是,在本公开实施例中,由于第一刻蚀与第二刻蚀是互补的效果,因此也可以先进行第二刻蚀,再进行第一刻蚀,同样能使开口尺寸不同的第一凹槽206和第二凹槽207达到相同的深度。
在一些实施例中,在相同的刻蚀时间内,在反迟滞刻蚀中刻蚀速率较快的图形增加的深度,可能大于在迟滞刻蚀中刻蚀速率较快的图形增加的深度。例如,在第二刻蚀中第二凹槽207增加的深度,大于第一刻蚀中第一凹槽206增加的深度。因此,第一刻蚀的时长可能与第二刻蚀的时长不相同。
在一些实施例中,采用第二刻蚀气体对第一凹槽206和第二凹槽207同时进行第二刻蚀,以将第一凹槽206的深度从第一深度H1增加为第三深度H3,并将第二凹槽207的深度从第二深度H2增加为第四深度H4,包括:
电离第二刻蚀气体,形成等离子体;
在利用等离子体轰击第一凹槽206和第二凹槽207时,部分等离子体在第一凹槽206表面和第二凹槽207表面产生固态产物;其中,固态产物,与等离子体之间没有化学反应。
示例性地,对介质层102进行的第二刻蚀采用等离子体刻蚀,可施加电场将第二刻蚀气体电离生成等离子体,通过等离子体刻蚀第一凹槽206和第二凹槽207。同时,第二刻蚀气体的等离子体容易形成固态产物,例如等离子体发生聚合形成固态聚合物,并附着在第一凹槽206和第二凹槽207的表面。
由于形成的固态产物附着在第一凹槽206和第二凹槽207的表面,且形成的固态产物与第二刻蚀气体形成的等离子体不产生化学反应,因此,该固态产物会阻碍对其所附着表面的进一步刻蚀。
具体地,以第一凹槽206为例,在第二刻蚀过程中,该固态产物通常会先在第一凹槽206的顶部开口附近聚集,然后沿第一凹槽206的侧壁向第一凹槽206的底部方向,逐渐堆积在第一凹槽206的侧壁和底部。当第一凹槽206的侧壁和底部均被该固态产物堆积时,堆积的该固态产物阻止了等离子体对第一凹槽206继续进行刻蚀,即对第一凹槽206的第二刻蚀停止,此时第一凹槽206的深度为第三深度H3
类似地,在第二刻蚀过程中,当第二凹槽207的侧壁和底部均被该固态产物堆积时,堆积的该固态产物阻止了等离子体对第二凹槽207继续进行刻蚀,即对第二凹槽207的第二刻蚀停止,此时第二凹槽207的深度为第四深度H4
由于第一凹槽206的开口尺寸大于第二凹槽207的开口尺寸,则聚集在第一凹槽206中的等离子体的含量大于第二凹槽207中的等离子体的含量,进而等离子体在第一凹槽206中形成固态产物的速率大于在第二凹槽207中形成固态产物的速率,因此,第二刻蚀气体对第一凹槽206的刻蚀速率,小于第二刻蚀气体对第二凹槽207的刻蚀速率。
在一些实施例中,所述刻蚀方法还包括:
在第二刻蚀之后,采用第三刻蚀气体对第一凹槽206和第二凹槽207进行第三刻蚀,以去除固态产物。
示例性地,第三刻蚀气体能直接或间接与固态产物之间发生化学反应,生成气体产物从第一凹槽206和第二凹槽207中排出,从而再次暴露出第一凹槽206和第二凹槽207的表面,可为后续刻蚀提供条件。第三刻蚀在一个可控的温度下进行,可控制在0℃至50℃,例如15℃。
在一些实施例中,所述刻蚀方法还包括:
在完成第i次所述第三刻蚀之后,依次进行第i+1次所述第一刻蚀、第i+1次所述第二刻蚀和第i+1次所述第三刻蚀,直至第一凹槽206和第二凹槽207达到相同的预设深度;其中,i为正整数。
示例性地,第一刻蚀、第二刻蚀和第三刻蚀可构成一个刻蚀周期,当需要刻蚀的凹槽深度较大时,可循环实施多个刻蚀周期,直至第一凹槽206和第二凹槽207达到相同的预设深度。
需要说明的是,当实施多个刻蚀周期时,每个刻蚀周期完成后,第一凹槽206和第二凹槽207达到的深度相同,每个刻蚀周期所刻蚀的深度可以相同或者不同。
在一些实施例中,第一刻蚀气体包括:四氟化碳、八氟化四碳、氩气和氧气的混合气体;
第二刻蚀气体包括:氩气和碳氢氟化合物气体的混合气体;
第三刻蚀气体包括:氧气和氮气的混合气体;或,氮气和氢气的混合气体;或,氨气及氮氢化合物气体的混合气体。
示例性地,介质层202的组成材料为硅氧化物,例如二氧化硅。第一刻蚀气体形成等离子体,例如氟离子和氟碳离子,能与二氧化硅发生反应,从而对介质层202进行刻蚀。
第一刻蚀气体中,四氟化碳、八氟化四碳和氧气的流量范围均可为:1sccm至50sccm;氩气的流量范围可为:30sccm至300sccm。
示例性地,第二刻蚀气体中的碳氢氟化合物气体可包括:CxHyFz,其中1<x<10,0≤y<20,1<z<15。例如CxHyFz可为C4H2F6(六氟异丁烯),C4H2F6是一种可形成聚合物的单体,形成等离子体后,一部分等离子体刻蚀介质层202,同时另一部分等离子体发生等离子体聚合,形成聚合物。
第二刻蚀气体中,碳氢氟化合物气体的流量范围可为:1sccm至200sccm;氩气的流量范围可为:30sccm至500sccm。
示例性地,第三刻蚀气体形成等离子体,能够与第二刻蚀气体形成的聚合物发生化学反应,用以除去第二刻蚀过程中产生的聚合物。
第三刻蚀气体中,氮气的流量范围可为:1sccm至100sccm;氢气的流量范围可为:10sccm至200sccm。
图6为根据一示例性实施例示出的一种刻蚀设备300示意图,用于实施上述任一实施例的刻蚀方法。参照图6所示,刻蚀设备300包括:
腔体301和位于腔体301内的容置空间302;
第一进气口303,设置在腔体301上,用于向容置空间302内通入第一刻蚀气体;
第二进气口304,设置在腔体301上,用于向容置空间302内通入第二刻蚀气体;
其中,第一刻蚀气体用于对置于容置空间302中的目标物W进行第一刻蚀,以形成第一凹槽和第二凹槽;第一凹槽的开口尺寸大于第二凹槽的开口尺寸,第二刻蚀气体用于对第一凹槽和第二凹槽进行第二刻蚀;第二刻蚀气体对第一凹槽的刻蚀速率,小于第二刻蚀气体对第二凹槽的刻蚀速率。
示例性地,第一进气口303与第二进气口304位于腔体301的顶部,并且与容置空间302连通。
示例性地,目标物W可包括待刻蚀的介质层结构,形成在衬底上。将目标物W置于容置空间302内,先后向容置空间内通入第一刻蚀气体和第二刻蚀气体,并在一定条件下生成等离子体对目标物W进行刻蚀。
示例性地,第一刻蚀气体对第一凹槽的刻蚀速率,大于第一刻蚀气体对第二凹槽的刻蚀速率;第二刻蚀气体对第一凹槽的刻蚀速率,小于第二刻蚀气体对第二凹槽的刻蚀速率。经过第一刻蚀,第一凹槽的深度大于第二凹槽的深度;经过第二刻蚀,第一凹槽的深度等于第二凹槽的深度。
在本公开实施例中,通过设置第一进气口303与第二进气口304,分别用于向容置空间302内通入第一刻蚀气体和第二刻蚀气体,并按照本公开实施例提供的方法对目标物W进行刻蚀,可使在目标物W中形成的开口尺寸不同的凹槽的深度相同。
在一些实施例中,刻蚀设备300还包括:
第三进气口305,设置在腔体301上,用于向容置空间302内通入第三刻蚀气体;其中,第三刻蚀气体用于对第一凹槽和第二凹槽进行第三刻蚀,以去除第二刻蚀过程中产生的固态产物;
电极结构,包括平行相对的第一电极306和第二电极307;第一电极306和第二电极307分别位于容置空间302的顶部和底部;其中,电极结构用于电离第一刻蚀气体和第二刻蚀气体,以形成等离子体。
示例性地,在第二刻蚀过程中,第二刻蚀气体产生的固态聚合物,阻碍刻蚀的进行。第三进气口305位于腔体301的顶部,第三刻蚀气体可为清除气体,能与第二刻蚀过程中产生的固态聚合物发生化学反应,以除去固态聚合物,为进行下一个刻蚀周期提供条件。
第一电极306和第二电极307平行相对的区域,构成了等离子体区域,待刻蚀的目标物W位于等离子体区域内。第一刻蚀气体和第二刻蚀气体进入容置空间302后,在第一电极306和第二电极307的共同作用下发生电离形成等离子体,对目标物W进行刻蚀。
第二电极307可包括一个固定工具,例如静电吸附或机械夹持等工具,用于将目标物W固定。
在一些实施例中,刻蚀设备300还包括:第一射频发生器312与第二射频发生器313。第一射频发生器312与第一电极306相连,第二射频发生器313与第二电极307相连。
示例性地,第一射频发生器312的工作范围可为:26MHz至60MHz。第二射频发生器313的工作范围可为:700kHz至2MHz。第一射频发生器312与第二射频发生器313,与第一电极306和第二电极307组合使用,可根据不同的刻蚀气体相应地调节工作功率,以使刻蚀气体产生等离子体。
示例性地,容置空间内的压强可在控制在0mTorr-250mTorr范围内,并可以精确控制在50mTorr附近。等离子体的上限频率在250W至2500W的功率范围内产生,并可以精确控制在1300W附近。
在一些实施例中,刻蚀设备300还包括:
第一阀门308,位于第一刻蚀气体的气流通路上,用于导通或断开第一刻蚀气体的气流通路;
第二阀门309,位于第二刻蚀气体的气流通路上,用于导通或断开第二刻蚀气体的气流通路;
第三阀门310,位于第三刻蚀气体的气流通路上,用于导通或断开第三刻蚀气体的气流通路。
示例性地,当需要采用第一刻蚀气体进行第一刻蚀时,第一阀门308开启,以导通第一刻蚀气体的气流通路,向容置空间302内通入第一刻蚀气体。当第一刻蚀结束时,第一阀门308关闭,以断开第一刻蚀气体的气流通路,停止向容置空间302内通入第一刻蚀气体。
进一步地,还可以通过第一阀门308来控制第一刻蚀气体的流量大小,例如,可通过调节第一阀门308的开口尺寸大小来控制第一刻蚀气体的流量大小。具体地,可通过增大第一阀门308的开口尺寸,以增大第一刻蚀气体流量。还可通过减小第一阀门308的开口尺寸,以减小第一刻蚀气体流量,甚至断开气流通路。
第二阀门309和第三阀门310,与第一阀门308具有类似的功能,在此不再赘述。
在一些实施例中,刻蚀设备300还包括:
排气口311,设置在腔体301上,用于排出容置空间302内的气体;
控制装置314,用于控制向容置空间302中通入第一刻蚀气体、第二刻蚀气体和第三刻蚀气体的顺序及通入时长。
示例性地,在第一刻蚀、第二刻蚀和第三刻蚀过程中,会产生气体产物,可通过排气口311从容置空间302内排出。
对目标物W进行的第一刻蚀、第二刻蚀和第三刻蚀,按一定的顺序进行,且每一步刻蚀的时间可能不同。控制装置314可根据对目标物W的刻蚀顺序,控制第一刻蚀气体、第二刻蚀气体和第三刻蚀气体的通入容置空间302内的顺序,并根据第一刻蚀、第二刻蚀和第三刻蚀的刻蚀时间,控制第一刻蚀气体、第二刻蚀气体和第三刻蚀气体的通入的时长。
示例性地,控制装置314可通过控制第一阀门308、第二阀门309和第三阀门310的开启和关闭的顺序,来控制第一刻蚀气体、第二刻蚀气体和第三刻蚀气体的通入容置空间302内的顺序及通入时长。
具体地,例如,当进行第一刻蚀时,第一阀门308开启,第二阀门309和第三阀门310关闭;当第一刻蚀结束后进行第二刻蚀时,第一阀门308和第三阀门310关闭,第二阀门309开启;当第二刻蚀结束后进行第三刻蚀时,第一阀门308和第二阀门309关闭,第三阀门310开启。
示例性地,控制装置314还可以通过控制第一阀门308、第二阀门309和第三阀门310的开口尺寸,来控制第一刻蚀气体、第二刻蚀气体和第三刻蚀气体的流量大小。
在一些实施例中,所述第一刻蚀气体包括:四氟化碳、八氟化四碳、氩气和氧气的混合气体;
所述第二刻蚀气体包括:氩气和碳氢氟化合物气体的混合气体;
所述第三刻蚀气体包括:氧气和氮气的混合气体;或,氮气和氢气的混合气体;或,氨气及氮氢化合物气体的混合气体。
第一刻蚀气体中的四氟化碳和八氟化四碳,进入容置空间302被电离后生成氟离子和氟碳离子,能与硅氧化物的介质层发生化学反应,且生成的产物为气体。
第二刻蚀气体中的碳氢氟化合物气体可包括:CxHyFz,其中1<x<10,0≤y<20,1<z<15。第二刻蚀气体中的碳氢氟化合物,进入容置空间302被电离后生成等离子体,一部分等离子体刻蚀介质层中的凹槽,一部分等离子体发生聚合形成固态的含氟聚合物,附着在凹槽表面抑制刻蚀速率。
第三刻蚀气体经电离后产生等离子体,与第二刻蚀过程中产生的含氟聚合物发生反应,用于除去含氟聚合物。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以所述权利要求的保护范围为准。

Claims (5)

1.一种刻蚀方法,其特征在于,包括:
沿遮罩层中的第一开口和第二开口,采用第一刻蚀气体对介质层同时进行第一刻蚀,形成具有第一深度的第一凹槽和具有第二深度的第二凹槽;其中,所述第一开口的开口尺寸大于所述第二开口的开口尺寸,所述第一深度大于所述第二深度;
采用第二刻蚀气体对所述第一凹槽和所述第二凹槽同时进行第二刻蚀,以将所述第一凹槽的深度从所述第一深度增加为第三深度,并将所述第二凹槽的深度从所述第二深度增加为第四深度;其中,所述第三深度等于所述第四深度,所述第二刻蚀气体对所述第一凹槽的刻蚀速率,小于所述第二刻蚀气体对所述第二凹槽的刻蚀速率;
所述第二刻蚀气体包括:氩气和碳氢氟化合物气体的混合气体,所述碳氢氟化合物气体包括:CxHyFz,其中1<x<10,0≤y<20,1<z<15。
2.根据权利要求1所述的刻蚀方法,其特征在于,所述采用第二刻蚀气体对所述第一凹槽和所述第二凹槽同时进行第二刻蚀,以将所述第一凹槽的深度从所述第一深度增加为第三深度,并将所述第二凹槽的深度从所述第二深度增加为第四深度,包括:
电离所述第二刻蚀气体,形成等离子体;
在利用所述等离子体轰击所述第一凹槽和所述第二凹槽时,部分所述等离子体在所述第一凹槽表面和所述第二凹槽表面产生固态产物;其中,所述固态产物,与所述等离子体之间没有化学反应。
3.根据权利要求2所述的刻蚀方法,其特征在于,所述刻蚀方法还包括:
在所述第二刻蚀之后,采用第三刻蚀气体对所述第一凹槽和所述第二凹槽进行第三刻蚀,以去除所述固态产物。
4.根据权利要求3所述的刻蚀方法,其特征在于,所述刻蚀方法还包括:
在完成第i次所述第三刻蚀之后,依次进行第i+1次所述第一刻蚀、第i+1次所述第二刻蚀和第i+1次所述第三刻蚀,直至所述第一凹槽和所述第二凹槽达到相同的预设深度;其中,i为正整数。
5.根据权利要求3所述的刻蚀方法,其特征在于,
所述第一刻蚀气体包括:四氟化碳、八氟化四碳、氩气和氧气的混合气体;
所述第三刻蚀气体包括:氧气和氮气的混合气体;或,氮气和氢气的混合气体;或,氨气及氮氢化合物气体的混合气体。
CN202110265900.9A 2021-03-11 2021-03-11 刻蚀方法及刻蚀设备 Active CN113113302B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110265900.9A CN113113302B (zh) 2021-03-11 2021-03-11 刻蚀方法及刻蚀设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110265900.9A CN113113302B (zh) 2021-03-11 2021-03-11 刻蚀方法及刻蚀设备

Publications (2)

Publication Number Publication Date
CN113113302A CN113113302A (zh) 2021-07-13
CN113113302B true CN113113302B (zh) 2024-05-03

Family

ID=76711068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110265900.9A Active CN113113302B (zh) 2021-03-11 2021-03-11 刻蚀方法及刻蚀设备

Country Status (1)

Country Link
CN (1) CN113113302B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930677A (en) * 1997-04-21 1999-07-27 Chartered Semiconductor Manufacturing, Ltd Method for reducing microloading in an etchback of spin-on-glass or polymer
US6083845A (en) * 1999-02-23 2000-07-04 United Microelectronics Corp. Etching method
US6251791B1 (en) * 1999-07-20 2001-06-26 United Microelectronics Corp. Eliminating etching microloading effect by in situ deposition and etching
CN104124194A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN104285283A (zh) * 2012-05-07 2015-01-14 株式会社电装 半导体基板的制造方法
CN105226003A (zh) * 2015-10-14 2016-01-06 上海华力微电子有限公司 无深度负载效应的浅沟槽隔离结构的制备方法
CN107731739A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7074723B2 (en) * 2002-08-02 2006-07-11 Applied Materials, Inc. Method of plasma etching a deeply recessed feature in a substrate using a plasma source gas modulated etchant system
US9318343B2 (en) * 2014-06-11 2016-04-19 Tokyo Electron Limited Method to improve etch selectivity during silicon nitride spacer etch

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930677A (en) * 1997-04-21 1999-07-27 Chartered Semiconductor Manufacturing, Ltd Method for reducing microloading in an etchback of spin-on-glass or polymer
US6083845A (en) * 1999-02-23 2000-07-04 United Microelectronics Corp. Etching method
US6251791B1 (en) * 1999-07-20 2001-06-26 United Microelectronics Corp. Eliminating etching microloading effect by in situ deposition and etching
CN104285283A (zh) * 2012-05-07 2015-01-14 株式会社电装 半导体基板的制造方法
CN104124194A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN105226003A (zh) * 2015-10-14 2016-01-06 上海华力微电子有限公司 无深度负载效应的浅沟槽隔离结构的制备方法
CN107731739A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHF_3/Ar等离子体刻蚀BST薄膜的机理研究;戴丽萍;王姝娅;束平;钟志亲;王刚;张国俊;;科学通报(18);1477-1480 *

Also Published As

Publication number Publication date
CN113113302A (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
US10529737B2 (en) Accommodating imperfectly aligned memory holes
KR101029947B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
US6833325B2 (en) Method for plasma etching performance enhancement
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
US6916746B1 (en) Method for plasma etching using periodic modulation of gas chemistry
CN1524287B (zh) 用于蚀刻有机低k材料的特殊化学工艺
US20070026677A1 (en) Method for plasma etching performance enhancement
Oehrlein et al. Plasma-based dry etching techniques in the silicon integrated circuit technology
US11462412B2 (en) Etching method
JP2007531280A (ja) 最少スカラップ基板の処理方法
TWI722187B (zh) 蝕刻方法
KR101075045B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
KR20190051817A (ko) 플라즈마 에칭 방법
KR20020041447A (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
US5968278A (en) High aspect ratio contact
JP2023159347A (ja) 基板処理方法および基板処理装置
CN113113302B (zh) 刻蚀方法及刻蚀设备
US20210111033A1 (en) Isotropic silicon nitride removal
KR20240027850A (ko) 금속 산화물 방향성 제거
KR20220157476A (ko) 등방적 질화규소 제거
CN111952169A (zh) 聚酰亚胺刻蚀方法
US20240120210A1 (en) Isotropic silicon nitride removal
WO2000026954A1 (en) Method of reducing stop layer loss in a photoresist stripping process using hydrogen as a fluorine scavenger
JPH04334021A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant