CN112119484B - 等离子体处理方法 - Google Patents
等离子体处理方法 Download PDFInfo
- Publication number
- CN112119484B CN112119484B CN201980003473.8A CN201980003473A CN112119484B CN 112119484 B CN112119484 B CN 112119484B CN 201980003473 A CN201980003473 A CN 201980003473A CN 112119484 B CN112119484 B CN 112119484B
- Authority
- CN
- China
- Prior art keywords
- gas
- etching
- polysilicon film
- plasma processing
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 16
- 239000007789 gas Substances 0.000 claims abstract description 122
- 238000005530 etching Methods 0.000 claims abstract description 78
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000001020 plasma etching Methods 0.000 claims abstract description 12
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 7
- 150000002367 halogens Chemical class 0.000 claims abstract description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 230000002159 abnormal effect Effects 0.000 abstract description 3
- 238000009832 plasma treatment Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 229920006254 polymer film Polymers 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
- H01J37/32146—Amplitude modulation, includes pulsing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明是鉴于这种课题而完成的，提供一种形成多晶硅膜的掩模层的等离子体处理方法，该方法能够抑制蚀刻形状异常。本发明的特征在于，在对多晶硅膜进行等离子体蚀刻的等离子体处理方法中，使用卤素气体、碳氟化合物气体、氧气以及羰基硫气体的混合气体对所述多晶硅膜进行等离子体蚀刻。
Description
技术领域
本发明涉及一种与半导体制造相关的使用等离子体的干式蚀刻方法。
背景技术
DRAM(Dynamic Random Access Memory，动态随机存取存储器)或者3D-NAND闪存随着高集成化，有时形成深孔形状或者深槽形状，使用等离子体的干式蚀刻被用于该形成。
以往，为了形成孔或者槽形状，使用光致抗蚀剂膜作为掩模层，但随着孔或者槽形状变深，光致抗蚀剂膜在干式蚀刻中消失，无法获得所希望的形状。因此，将具有干式蚀刻耐性的多晶硅膜作为掩模层，通过干式蚀刻形成深孔形状或者深槽形状。此外，形成深孔形状或者深槽形状时的掩模层被厚膜化以使得不在干式蚀刻中消失，对该掩模层也通过干式蚀刻形成深孔形状或者深槽形状。
作为在硅基板上形成深槽的等离子体蚀刻方法，在专利文献1中公开了一种等离子体蚀刻方法，其在硅基板上形成包含疏密图案的沟槽隔离构造，在该等离子体蚀刻方法中，使用以HBr气体为主体、添加了O2气体和CO2气体、SO2气体等与O2气体不同的含氧气体的混合气体。
在先技术文献
专利文献
专利文献1：日本特开2015-050229公报
发明内容
发明要解决的课题
表示蚀刻深度相对于图案的开口尺寸的比的纵横比(Aspect Ratio：A/R)随着DRAM(Dynamic Random Access Memory，动态随机存取存储器)或者3D-NAND闪存的高集成化，对于掩模层也需要形成纵横比为20以上的深孔形状或者深槽形状。在以往技术中，例如，在利用专利文献1所公开的方法对高纵横比的多晶硅膜的掩模层进行蚀刻的情况下，进行蚀刻使得开口尺寸扩大。
因此，发生相邻的图案相连等蚀刻形状异常。此外，在用沉积膜等进行保护并且进行蚀刻以使得开口尺寸不扩大的情况下，在蚀刻中途发生蚀刻停止，从而不能形成所希望的深孔形状或者深槽形状。
因此，本发明是鉴于这种课题而完成的，提供一种形成多晶硅膜的掩模层的等离子体处理方法，该方法能够抑制蚀刻形状异常。
用于解决课题的技术方案
本发明的特征在于，在一种对多晶硅膜进行等离子体蚀刻的等离子体处理方法中，使用卤素气体、碳氟化合物气体、氧气和羰基硫气体的混合气体对所述多晶硅膜进行等离子体蚀刻。
发明效果
根据本发明，在形成多晶硅膜的掩模层的等离子体处理方法中，能够抑制蚀刻形状异常。
附图说明
图1是用于实施一个实施例的等离子体蚀刻装置的纵剖视图。
图2是DRAM元件部的掩模层蚀刻前的示意图。
图3是对多晶硅膜205进行等离子体蚀刻处理之后的示意图。
图4是示出形状异常的示意图。
图5是示出COS气体相对于总气体量的流量比和蚀刻深度的关系以及COS气体相对于总气体量的流量比和开口尺寸的关系的图。
图6是示出偏压电力和蚀刻深度的关系的图。
图7是示出翘曲尺寸的定义的图和示出占空比和翘曲尺寸的关系的图。
图8是示出处理压力和蚀刻深度的关系以及处理压力和翘曲尺寸的关系的图。
图9是示出工作台温度(样品台温度)和蚀刻深度的关系的图。
具体实施方式
以下，通过图1至图9对本发明进行说明。图1是平行平板型的有磁场VHF干式蚀刻装置的纵剖视图。该干式蚀刻装置中的真空容器具备作为等离子体处理室的蚀刻腔室106、VHF放射天线111、真空泵以及压力控制阀(均未在图1中记载)。
蚀刻用的气体在通过质量流量控制器(Mass Flow Controller：MFC)以及停止阀(均未在图1中记载)之后，通过气体导入口A107和气体导入口B109，并以簇射板112的同心圆状分别导入蚀刻腔室106内。而且，从设置在装置下部的排气口通过涡轮分子泵以及干式泵(均未在图1中记载)排气。这样导入的气体通过由等离子体产生单元照射的电磁波的能量而离解，生成并维持等离子体。
等离子体的产生单元具有200MHz的VHF波的源用电源101和由源电磁波用匹配器102、电磁铁A104、电磁铁B105构成的磁场产生单元。使用这两个电磁铁使等离子体生成分布均匀化。产生磁场在簇射板112附近为10mT以下。
设置有样品的晶片113的样品台的晶片工作台116具备覆盖晶片113的载置面的外周侧以及侧壁而配置的环状的聚焦环114和基座115(susceptor)，使用多个工作台温度控制手段121等能够将晶片工作台116的多个部分控制为不同的给定的温度。
用于将离子从等离子体中导入晶片113并控制其离子能量的4MHz的RF偏压电源119和RF偏压匹配器117与晶片工作台116连接。RF偏压电源119能够对12英寸直径的被处理物，与连续正弦波时相当地至少以100W左右到最大电力6kW左右进行输出。此外，具备对透过等离子体的偏压电流对于VHF放射天线111的比例进行控制的偏压路径控制机构120，能够更高精度地控制等离子体的分布。
接下来，在图2中示出使用上述图1所示的蚀刻装置来应用本发明的半导体晶片的剖面构造。在晶片基板201(Si)上，从下方依次对硅氮化膜202(SiN)、硅氧化膜203(SiO2)、硅氮化膜204(SiN)、多晶硅膜205(Poly-Si)以及硅氧化膜206(SiO2)进行成膜。此外，多晶硅膜205(Poly-Si)的厚度为500～1500nm的厚度，硅氧化膜206(SiO2)的厚度为150～300nm的厚度。
接下来，对图2所示的构造的半导体晶片的蚀刻处理进行说明。
首先，如图2所示，将曝光有图案的光致抗蚀剂膜(未图示)作为掩模，并通过蚀刻将图案转印到反射防止膜(未图示)以及硅氧化膜206上。接下来，通过灰化除去光致抗蚀剂膜以及反射防止膜。
随后，如图3所示，将硅氧化膜206作为掩模并对多晶硅膜205进行蚀刻。首先，作为比较例，对除了Cl2气体和O2气体的混合气体之外还使用碳氟化合物气体的CHF3气体的情况进行说明。各气体种类的倾向如下。
首先，若Cl2气体的流量的比例相对于气体整体流量高，则Cl自由基的供给过剩，如图4的(a)所示，在多晶硅膜205上产生侧面蚀刻401、翘曲402。此外，若Cl2气体的流量的比例低，则如图4的(b)所示，蚀刻不推进而成为蚀刻停止403。接下来，若CHF3气体的流量的比例相对于气体整体流量高，则如图4的(c)所示，通过蚀刻作为掩模层的硅氧化膜206，从而掩模层后退，随着蚀刻进行，产生开口部扩大404。
此外，CHF3气体相对于多晶硅作为CF系聚合膜堆积。通过该堆积保护多晶硅侧面，能够抑制侧面蚀刻401、翘曲402，但是若该堆积量过多，则蚀刻不再推进，产生蚀刻停止403。此外，若CHF3气体的流量的比例低，则聚合膜的堆积对多晶硅侧壁的保护变弱，产生侧面蚀刻401、翘曲402。
接下来，若氧气(O2)的比例相对总气体量高，则多晶硅表面被氧化，从而能够抑制侧面蚀刻401、翘曲402，但是若氧化量过多，则蚀刻不再推进，产生蚀刻停止403。此外，若氧气(O2)的比例低，则多晶硅表面的氧化变弱，产生侧面蚀刻401、翘曲402。
此外，如上所述，在为了在伴随着设备的高集成化的20以上的高纵横比的掩模层中形成深孔形状或者深槽形状而使用专利文献1所公开的蚀刻方法的情况下，产生随着蚀刻的推进而开口尺寸扩大的问题404。因此，在本发明中，使用卤素气体、碳氟化合物气体、氧气和羰基硫气体的混合气体。此外，羰基硫气体(COS)的效果如下。
COS气体在等离子体中离解为CO和S。若COS气体的流量的比例相对气体整体流量低，则通过将离解的CO由CHF3形成的CF系聚合膜作为COF、COF2从表面除去，从而推进蚀刻，抑制蚀刻停止403。此外，通过将利用氧气(O2)的氧化而形成的多晶硅表面的氧化膜作为CO2从表面除去，从而同样地推进蚀刻，抑制蚀刻停止403。
进而，若羰基硫气体(COS)的流量的比例高，则离解的S作为键能比C-F键大的牢固的C-S键而形成于CF系聚合膜，抑制侧面蚀刻401、翘曲402。此外，由于COS气体不包含卤素原子，因此掩模层的硅氧化膜206的蚀刻速率慢，能够抑制因掩模层的后退而导致的开口部的扩大404并且使蚀刻推进。
另一方面，若羰基硫气体(COS)的流量的比例过高，则包含C-S键的聚合膜的堆积量变多，由此蚀刻不再推进，产生蚀刻停止403。图5示出了COS气体相对于总气体量的流量比中的蚀刻深度501以及开口尺寸502的依赖性。在此，蚀刻深度表示蚀刻的推进程度。此外，蚀刻处理时间在所有的条件中设为恒定。
如图5所示，在COS气体的流量比例相对于气体整体流量为0％，即COS气体的流量为0ml/min的情况下，开口尺寸为27nm左右，与此相对，蚀刻深度为340nm左右。接下来，在COS气体的流量比例为15％的情况下，与0％相比，开口尺寸变为38nm左右而扩大，但蚀刻深度变为600nm左右，蚀刻正在推进。进而，在COS气体的流量比例为25％的情况下，开口尺寸为27nm左右，得到与0％相同的开口尺寸，与此相对，蚀刻深度变为520nm左右，与15％时相比，蚀刻也推进了某种程度。
接下来，在COS气体的流量比例为35％的情况下，开口尺寸为27nm左右，蚀刻深度为360nm左右，与25％的情况相比，蚀刻的推进变慢。由此可知，为了不扩大开口尺寸地进行蚀刻，优选使COS气体相对于总气体量的流量比例为15～35％的范围内的流量比例。因此，在本实施例中，使Cl2气体的流量为20ml/min、CHF3气体的流量为75ml/min、O2气体的流量为65ml/min、COS气体的流量为47ml/min。
此外，除了上述的气体流量之外，通过控制偏压电源和时间调制(TimeModulation)偏压(以下，称为TM偏压)，能够更高精度地控制蚀刻形状，所述时间调制偏压以毫秒级周期性地反复偏压的导通/截止。在此，将TM偏压的导通期间相对于一个周期的比例设为占空比。此外，TM偏压使得将进行了脉冲调制的高频电力供给到样品台。
图6示出了偏压电力和蚀刻深度的关系。在此，在各偏压电力中，设定了各偏压电力中的占空比，使得偏压电力和占空比的积恒定。如图6所示，可知在偏压电力2000W以下，蚀刻深度变浅。根据该结果，为了在短时间内推动蚀刻的进行，优选偏压电源的电力设定为2000W以上。此外，此时，由于4MHz的2000W下的正弦波的峰值间电压(Vpp)为1800V，因此在偏压的频率不同的情况下，能够通过进行控制使得该Vpp成为1800V以上的电源电力、或者Vpp直接成为1800V以上来进行调整。
TM偏压通过有效利用导通期间的离子的垂直入射性和截止期间的反应性的堆积性，能够得到所希望的加工形状。图7的(b)示出了占空比和翘曲尺寸的关系。在此，翘曲尺寸是指如图7的(a)所示从前孔向下50nm的尺寸(a)减去前孔尺寸(b)后的尺寸。
如图7的(b)所示，若占空比变为40％以上，则翘曲尺寸为正的值，表示翘曲402在产生。这样，当占空比为40％以上时，向多晶硅表面的CF系聚合膜的堆积变少，侧面蚀刻401、翘曲402推进。另一方面，若占空比变为10％以下，则离子的供给量变少，蚀刻的推进变慢。因此，TM偏压的占空比优选设定为10～40％。通过设定为这种占空比，能够抑制开口尺寸扩大404、侧面蚀刻401以及翘曲402。
接下来，对处理压力进行说明。图8是示出处理压力和蚀刻深度801的关系以及处理压力和翘曲尺寸802的关系的图表。如图8所示，当处理压力为3Pa以下时，随着自由基的量变少，蚀刻的推进变慢。此外，在10Pa以上时，产生由平均自由工序变短而导致翘曲尺寸扩大的不良情况。根据这种结果，处理压力优选设定为3～10Pa的范围内的压力。
接下来，对处理中的样品台的温度即工作台温度进行说明。图9是示出处理中的工作台温度(样品台的温度)和蚀刻深度的关系的图表。如图9所示，在工作台温度为50℃以上时，由于CF系聚合膜的堆积速度变慢，因此孔或者槽形状侧面的保护变得不充分，Cl自由基被侧面蚀刻401、翘曲402的形成所消耗，蚀刻深度变浅。另一方面，在工作台温度为50℃以下时，CF系聚合膜保护孔或者槽形状侧面，由此Cl自由基不会被面蚀刻401、翘曲402的形成所消耗。由此，Cl自由基容易到达孔或者槽形状的底，蚀刻深度变深。根据这种结果，工作台温度优选为50℃以下。
如上所述，通过适当调整Cl2气体、CHF3气体、O2气体、COS气体的各个流量以及其他参数，从而能够抑制开口尺寸扩大404、侧面蚀刻401以及翘曲402并且使多晶硅膜205的蚀刻推进。
接下来，在上述多晶硅膜205的蚀刻后，将多晶硅膜205作为掩模，依次蚀刻硅氮化膜204(SiN)、硅氧化膜203(SiO2)和硅氮化膜202(SiN)，在晶片基板201上形成孔或者槽。
以上，通过本实施例，在形成多晶硅膜的掩模层，使用所述形成的多晶硅膜的掩模层对被蚀刻膜进行等离子体蚀刻的等离子体处理方法中，能够抑制蚀刻形状异常。
此外，在本实施例中，作为卤素气体使用了Cl2气体，但是除了Cl2气体以外，即使使用HBr气体、NF3气体或SF6气体或者Cl2气体、HBr气体、NF3气体和SF6气体的各个气体的组合，也能够得到与本实施同样的效果。
此外，在本实施例中，作为碳氟化合物气体使用了CHF3气体，但是除了CHF3气体以外，即使使用CF4气体、C4F8气体、C5F8气体、C4F6气体、CH2F2气体或者CH3F气体，也能够得到与本实施同样的效果。进而，即使通过N2气体、Ar气体、He气体、Xe气体或者Kr气体等惰性气体稀释上述蚀刻用气体，也能够得到与本实施同样的效果。
此外，为了抑制侧面蚀刻401和翘曲402，可以执行循环蚀刻，在该循环蚀刻中，交替地实施基于氧气(O2)的保护步骤和本实施例的干式蚀刻步骤。此外，无论有无循环蚀刻，在干式蚀刻步骤中，均可以使COS气体相对于上述总气体量的流量比例在15～35％的范围内而增减羰基硫气体(COS)的流量。
此外，也可以使羰基硫气体的流量比随着多晶硅膜205的蚀刻的推进而逐渐减少。在该情况下，使羰基硫气体的流量比减少的定时可以按每一步骤减少，也可以在步骤内连续减少。
进而，在本实施例中，对使用图1所示的平行平板构造的VHF蚀刻装置的一个例子进行了说明，但在使用CCP(Capasitively Coupled Plasma，电容耦合等离子体)、ICP(Inductively Coupled Plasma，感应耦合等离子体)、μ波ECR(Electron CyclotronResonance，电子回旋共振器)等其他的等离子体源的等离子体蚀刻装置中也能够得到与本实施例同样的效果。
此外，在本实施例中，将硅氧化膜206作为了掩模层，但也可将硅酸氮化膜、金属膜或者非晶碳膜与多晶硅膜一起用于掩模层来代替硅氧化膜206。
以上，通过本发明，在多晶硅膜上形成20以上的高纵横比的深孔形状或者深槽形状的干式蚀刻方法中，不扩大开口尺寸就能够形成所希望的深孔形状或者深槽形状。
附图标记说明
101：源用电源
102：源电磁波用匹配器
104：电磁铁A
105：电磁铁B
106：蚀刻腔室
107：气体导入口A
109：气体导入口B
111：VHF放射天线
112：簇射板
113：晶片
114：聚焦环
115：基座
116：晶片工作台
117：RF偏压匹配器
119：RF偏压电源
120：偏压路径控制机构
121：工作台温度控制手段
201：晶片基板
202：硅氮化膜
203：硅氧化膜
204：硅氮化膜
205：多晶硅膜
206：硅氧化膜。
Claims (11)
1.一种等离子体处理方法，形成多晶硅膜的掩模，其特征在于，
通过使用Cl2气体、CHF3气体、氧气和羰基硫气体的混合气体对所述多晶硅膜进行等离子体蚀刻来形成所述掩模，
所述羰基硫气体的流量相对于所述混合气体的流量的比率为15～35％的范围内的值。
2.一种等离子体处理方法，形成多晶硅膜的掩模，其特征在于，
通过使用卤素气体、碳氟化合物气体、氧气和羰基硫气体的混合气体对所述多晶硅膜进行等离子体蚀刻来形成所述掩模，
使所述羰基硫气体的流量相对于所述混合气体的流量的比率随着所述多晶硅膜的蚀刻量的增加而减少。
3.根据权利要求2所述的等离子体处理方法，其特征在于，
所述卤素气体是从Cl2气体、HBr气体、NF3气体和SF6气体中选择的至少一种气体，
所述碳氟化合物气体是从CHF3气体、CF4气体、C4F8气体、C5F8气体、C4F6气体、CH2F2气体和CH3F气体中选择的至少一种气体。
4.根据权利要求2所述的等离子体处理方法，其特征在于，
所述羰基硫气体的流量相对于所述混合气体的流量的比率为15～35％的范围内的值。
5.根据权利要求1或2所述的等离子体处理方法，其特征在于，
向对成膜有所述多晶硅膜的样品进行载置的样品台供给2000W以上的高频电力，或者向所述样品台施加1800V以上的峰值间高频电压，并且对所述多晶硅膜进行等离子体蚀刻。
6.根据权利要求5所述的等离子体处理方法，其特征在于，
对所述高频电力进行脉冲调制，
所述脉冲调制的占空比的值为10～40％的范围内的值。
7.根据权利要求1或2所述的等离子体处理方法，其特征在于，
将对所述多晶硅膜进行等离子体蚀刻的处理室的压力设为3～10Pa的范围内的压力。
8.根据权利要求1或2所述的等离子体处理方法，其特征在于，
将对成膜有所述多晶硅膜的样品进行载置的样品台的温度设为50℃以下的温度。
9.根据权利要求2所述的等离子体处理方法，其特征在于，
所述卤素气体为Cl2气体，所述碳氟化合物气体为CHF3气体。
10.根据权利要求1或2所述的等离子体处理方法，其特征在于，
所述多晶硅膜是用于在被蚀刻膜上形成孔或者槽的掩模件。
11.根据权利要求9所述的等离子体处理方法，其特征在于，
所述多晶硅膜是用于在被蚀刻膜上形成孔或者槽的掩模件。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2019/016735 WO2020008703A1 (ja) | 2019-04-19 | 2019-04-19 | プラズマ処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112119484A CN112119484A (zh) | 2020-12-22 |
| CN112119484B true CN112119484B (zh) | 2024-03-22 |
Family
ID=69060635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980003473.8A Active CN112119484B (zh) | 2019-04-19 | 2019-04-19 | 等离子体处理方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11257678B2 (zh) |
| JP (1) | JP6959999B2 (zh) |
| KR (1) | KR102419373B1 (zh) |
| CN (1) | CN112119484B (zh) |
| TW (1) | TWI795625B (zh) |
| WO (1) | WO2020008703A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112289676B (zh) * | 2020-03-11 | 2023-06-13 | 深圳方正微电子有限公司 | 一种去除半导体器件制造中的多晶硅残留的方法 |
| CN117099189A (zh) * | 2021-04-14 | 2023-11-21 | 东京毅力科创株式会社 | 蚀刻方法和等离子体处理装置 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6312616B1 (en) * | 1998-12-03 | 2001-11-06 | Applied Materials, Inc. | Plasma etching of polysilicon using fluorinated gas mixtures |
| US6399515B1 (en) * | 1999-06-21 | 2002-06-04 | Taiwan Semiconductor Manufacturing Company | Plasma etch method for forming patterned chlorine containing plasma etchable silicon containing layer with enhanced sidewall profile uniformity |
| US6402974B1 (en) * | 1999-07-27 | 2002-06-11 | Applied Materials, Inc. | Method for etching polysilicon to have a smooth surface |
| KR100945226B1 (ko) * | 2002-12-30 | 2010-03-03 | 주식회사 하이닉스반도체 | 등방성 건식식각을 이용한 고선택적 폴리실리콘 식각방법 |
| WO2013118660A1 (ja) * | 2012-02-09 | 2013-08-15 | 東京エレクトロン株式会社 | 半導体製造装置の製造方法及び半導体製造装置 |
| JP2014216331A (ja) * | 2013-04-22 | 2014-11-17 | 株式会社日立ハイテクノロジーズ | プラズマエッチング方法 |
| CN104364886A (zh) * | 2012-07-10 | 2015-02-18 | 东京毅力科创株式会社 | 等离子体处理方法和等离子体处理装置 |
| US20150122422A1 (en) * | 2013-11-05 | 2015-05-07 | Tokyo Electron Limited | Thermally conductive silicone sheet, manufacturing method thereof, and plasma processing apparatus using the same |
| JP2015211139A (ja) * | 2014-04-25 | 2015-11-24 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置およびドライエッチング方法 |
| US20160307764A1 (en) * | 2013-09-09 | 2016-10-20 | American Air Liquide, Inc. | Method of etching semiconductor structures with etch gas |
| JP2017195381A (ja) * | 2017-05-25 | 2017-10-26 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
| CN107438892A (zh) * | 2016-03-28 | 2017-12-05 | 株式会社日立高新技术 | 等离子处理方法以及等离子处理装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4793897A (en) | 1987-03-20 | 1988-12-27 | Applied Materials, Inc. | Selective thin film etch process |
| US7754610B2 (en) | 2006-06-02 | 2010-07-13 | Applied Materials, Inc. | Process for etching tungsten silicide overlying polysilicon particularly in a flash memory |
| KR100790999B1 (ko) * | 2006-10-17 | 2008-01-03 | 삼성전자주식회사 | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 |
| WO2009067381A1 (en) | 2007-11-21 | 2009-05-28 | Lam Research Corporation | Method of controlling etch microloading for a tungsten-containing layer |
| JP2010135592A (ja) | 2008-12-05 | 2010-06-17 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法 |
| JP2014082228A (ja) * | 2012-10-12 | 2014-05-08 | Tokyo Electron Ltd | プラズマエッチング方法 |
| US9230825B2 (en) | 2012-10-29 | 2016-01-05 | Lam Research Corporation | Method of tungsten etching |
| JP6113608B2 (ja) | 2013-08-30 | 2017-04-12 | 株式会社日立ハイテクノロジーズ | プラズマエッチング方法 |
| JP6320248B2 (ja) * | 2014-03-04 | 2018-05-09 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| TWI658509B (zh) * | 2014-06-18 | 2019-05-01 | L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | 用於ｔｓｖ／ｍｅｍｓ／功率元件蝕刻的化學物質 |
| US10246772B2 (en) * | 2015-04-01 | 2019-04-02 | Applied Materials, Inc. | Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices |
| KR20160127891A (ko) | 2015-04-27 | 2016-11-07 | 삼성전자주식회사 | 싸이클 공정을 이용한 수직 패턴의 형성방법 |
| US9865484B1 (en) * | 2016-06-29 | 2018-01-09 | Applied Materials, Inc. | Selective etch using material modification and RF pulsing |
| JP6725176B2 (ja) | 2016-10-31 | 2020-07-15 | 株式会社日立ハイテク | プラズマエッチング方法 |
| US20180286707A1 (en) * | 2017-03-30 | 2018-10-04 | Lam Research Corporation | Gas additives for sidewall passivation during high aspect ratio cryogenic etch |
| JP2018200925A (ja) * | 2017-05-25 | 2018-12-20 | 東京エレクトロン株式会社 | エッチング方法およびエッチング装置 |
-
2019
- 2019-04-19 JP JP2019569860A patent/JP6959999B2/ja active Active
- 2019-04-19 WO PCT/JP2019/016735 patent/WO2020008703A1/ja active Application Filing
- 2019-04-19 KR KR1020197037110A patent/KR102419373B1/ko active IP Right Grant
- 2019-04-19 CN CN201980003473.8A patent/CN112119484B/zh active Active
- 2019-04-19 US US16/642,311 patent/US11257678B2/en active Active
-
2020
- 2020-01-22 TW TW109102376A patent/TWI795625B/zh active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6312616B1 (en) * | 1998-12-03 | 2001-11-06 | Applied Materials, Inc. | Plasma etching of polysilicon using fluorinated gas mixtures |
| US6399515B1 (en) * | 1999-06-21 | 2002-06-04 | Taiwan Semiconductor Manufacturing Company | Plasma etch method for forming patterned chlorine containing plasma etchable silicon containing layer with enhanced sidewall profile uniformity |
| US6402974B1 (en) * | 1999-07-27 | 2002-06-11 | Applied Materials, Inc. | Method for etching polysilicon to have a smooth surface |
| KR100945226B1 (ko) * | 2002-12-30 | 2010-03-03 | 주식회사 하이닉스반도체 | 등방성 건식식각을 이용한 고선택적 폴리실리콘 식각방법 |
| WO2013118660A1 (ja) * | 2012-02-09 | 2013-08-15 | 東京エレクトロン株式会社 | 半導体製造装置の製造方法及び半導体製造装置 |
| CN104364886A (zh) * | 2012-07-10 | 2015-02-18 | 东京毅力科创株式会社 | 等离子体处理方法和等离子体处理装置 |
| JP2014216331A (ja) * | 2013-04-22 | 2014-11-17 | 株式会社日立ハイテクノロジーズ | プラズマエッチング方法 |
| US20160307764A1 (en) * | 2013-09-09 | 2016-10-20 | American Air Liquide, Inc. | Method of etching semiconductor structures with etch gas |
| US20150122422A1 (en) * | 2013-11-05 | 2015-05-07 | Tokyo Electron Limited | Thermally conductive silicone sheet, manufacturing method thereof, and plasma processing apparatus using the same |
| JP2015211139A (ja) * | 2014-04-25 | 2015-11-24 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置およびドライエッチング方法 |
| CN107438892A (zh) * | 2016-03-28 | 2017-12-05 | 株式会社日立高新技术 | 等离子处理方法以及等离子处理装置 |
| JP2017195381A (ja) * | 2017-05-25 | 2017-10-26 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11257678B2 (en) | 2022-02-22 |
| TWI795625B (zh) | 2023-03-11 |
| WO2020008703A1 (ja) | 2020-01-09 |
| CN112119484A (zh) | 2020-12-22 |
| KR102419373B1 (ko) | 2022-07-12 |
| JP6959999B2 (ja) | 2021-11-05 |
| KR20200122984A (ko) | 2020-10-28 |
| TW202040687A (zh) | 2020-11-01 |
| US20200357650A1 (en) | 2020-11-12 |
| JPWO2020008703A1 (ja) | 2020-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10580657B2 (en) | Device fabrication via pulsed plasma | |
| KR101888728B1 (ko) | 피처리체를 처리하는 방법 | |
| TWI657499B (zh) | 蝕刻方法 | |
| US20220051904A1 (en) | Etching method | |
| KR20160084314A (ko) | 이방성 텅스텐 에칭을 위한 방법 및 장치 | |
| US20220181162A1 (en) | Etching apparatus | |
| KR20170000791A (ko) | 에칭 방법 | |
| CN112119484B (zh) | 等离子体处理方法 | |
| CN105810582B (zh) | 蚀刻方法 | |
| CN113597662B (zh) | 等离子体处理方法 | |
| CN105810579B (zh) | 蚀刻方法 | |
| WO2022220224A1 (ja) | エッチング方法及びプラズマ処理装置 | |
| US20230386787A1 (en) | Substrate processing method and substrate processing apparatus | |
| JP2011211135A (ja) | プラズマ処理方法 | |
| TW202125633A (zh) | 半導體裝置的製造方法 | |
| Etching | Tuesday Morning, November 10, 2009 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |