CN113299829A - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN113299829A CN113299829A CN202110516398.4A CN202110516398A CN113299829A CN 113299829 A CN113299829 A CN 113299829A CN 202110516398 A CN202110516398 A CN 202110516398A CN 113299829 A CN113299829 A CN 113299829A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode layer
- bottom electrode
- capacitor
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 110
- 238000005530 etching Methods 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000009623 Bosch process Methods 0.000 claims abstract description 14
- 230000008859 change Effects 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 5
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 14
- 238000005137 deposition process Methods 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000002161 passivation Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000013500 data storage Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请实施例提供了一种半导体器件及其制造方法，可以在衬底上沉积形成牺牲层，利用Bosch工艺对牺牲层进行刻蚀形成电容孔，电容孔的侧壁在纵向上呈凹凸交替变化，在电容孔内依次形成底电极层、介质层和顶电极层，由于Bosch工艺能够使刻蚀朝着深度方向进行，利于高深宽比的电容孔形成，提高电容孔的孔径的均匀性，且刻蚀过程中可以保护侧壁，在刻蚀过程中天然形成侧壁上凹凸交替变化的特性，无需在沉积工艺中掺杂，从而简化沉积工艺，提高电容面积，进而在简化工艺的前提下得到高性能的存储器件。
Description
技术领域
本申请涉及半导体器件及其制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
电容器(Capacitor)是一种可以存储电量和电能的元件，可以通过在电容器的两个电极上施加不同的电压，使得电容器内储存不同数量的电荷，在此基础上，可以通过电容器来实现对不同数据的存储。由此可见，电容器的品质直接影响半导体器件的数据存储性能。
目前，可以通过对牺牲层进行刻蚀得到电容孔，在电容孔中形成底电极、介质层、顶电极的复合层，从而形成电容器。然而，随着DRAM(动态随机存取存储器)半导体器件的集成密度的增加，电容器的纵横比(Aspect Ratio)也逐渐增加。采用现有半导体器件工艺制造形成的电容器，其所具有的底电极的底部表面积较小，从而导致电容器的存储容量较小、以及半导体器件的数据存储性能较差。
发明内容
有鉴于此，本申请的目的在于提供一种半导体器件及其制造方法，能够提高器件存储容量以及数据存储性能。
为实现上述目的，本申请有如下技术方案：
本申请实施例提供了一种半导体器件的制造方法，其特征在于，包括：
在衬底上沉积形成牺牲层；
利用Bosch工艺对所述牺牲层进行刻蚀形成电容孔，所述电容孔的侧壁在纵向上呈凹凸交替变化；
在所述电容孔内依次形成底电极层、介质层、顶电极层。
可选的，所述在所述电容孔内依次形成底电极层、介质层、顶电极层，包括：
在所述电容孔内形成底电极层；
去除所述牺牲层；
在所述电极层表面形成介质层；
在所述介质层表面形成顶电极层。
可选的，在沉积所述牺牲层之后，还包括：在所述牺牲层上形成支撑层；
则所述电容孔贯穿所述支撑层，所述底电极层覆盖所述支撑层的侧壁；去除所述牺牲层之前，还包括：对所述支撑层进行图案化得到贯穿所述支撑层的刻蚀孔图形；
所述去除所述牺牲层，包括：利用所述刻蚀孔图形去除所述支撑层下的牺牲层。
可选的，所述牺牲层内形成有至少一层支撑层，则所述电容孔贯穿所述支撑层，所述底电极层覆盖所述支撑层的侧壁，所述支撑层中还形成有纵向贯穿所述支撑层的刻蚀孔图形；
所述去除所述牺牲层，包括：去除所述支撑层上的牺牲层，并利用所述刻蚀孔图形去除所述支撑层下的牺牲层。
可选的，所述牺牲层的材料为多晶硅或非晶硅，所述支撑层的材料为氮化硅层。
可选的，所述底电极层、所述介质层、所述顶电极层利用原子层沉积的方式形成。
可选的，所述底电极和所述顶电极的材料包括Ti、TiN、Ta、TaN的至少一种，所述介质层的材料包括氧化铪、氧化锆、氧化铝的至少一种。
可选的，所述衬底上形成有引线槽以及引线槽中的导体线，所述导体线上形成有刻蚀停止层，则在对所述牺牲层刻蚀形成电容孔后，形成所述底电极层之前，还包括：
去除所述电容孔底部的刻蚀停止层，以暴露所述导体线。
本申请实施例提供了一种半导体结构，包括：
衬底；
所述衬底上的底电极层；所述底电极层为中空且上部开口的桶状结构，所述底电极层侧壁在纵向上呈凹凸交替变化；
所述底电极层表面依次形成有介质层和顶电极层。
可选的，所述桶状结构之间利用支撑层连接，所述支撑层沿所述衬底表面方向延伸。
可选的，所述桶状结构之间的支撑层上形成有刻蚀孔图形。
可选的，所述桶状结构之间设置有牺牲层。
可选的，所述牺牲层的材料为多晶硅或非晶硅，所述支撑层的材料为氮化硅层。
可选的，所述底电极和所述顶电极的材料包括Ti、TiN、Ta、TaN的至少一种，所述介质层的材料包括氧化铪、氧化锆、氧化铝的至少一种。
可选的，所述介质层覆盖所述桶状结构的内侧表面和外侧表面，所述顶电极层覆盖所述介质层的内侧表面和外侧表面。
可选的，衬底上形成有引线槽以及引线槽中的导体线，所述导体线的底部与所述底电极层连接。
本申请实施例提供了一种半导体器件及其制造方法，可以在衬底上沉积形成牺牲层，利用Bosch工艺对牺牲层进行刻蚀形成电容孔，电容孔的侧壁在纵向上呈凹凸交替变化，在电容孔内依次形成底电极层、介质层和顶电极层，由于Bosch工艺能够使刻蚀朝着深度方向进行，利于高深宽比的电容孔形成，提高电容孔的孔径的均匀性，且刻蚀过程中可以保护侧壁，在刻蚀过程中天然形成侧壁上凹凸交替变化的特性，无需在沉积工艺中掺杂，从而简化沉积工艺，提高电容面积，进而在简化工艺的前提下得到高性能的存储器件。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了本申请实施例中一种半导体器件的制造方法的流程示意图；
图2-8示出了根据本申请实施例的制造方法形成半导体器件过程中的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
目前，可以通过对牺牲层进行刻蚀得到电容孔，在电容孔中形成底电极、介质层、顶电极的复合层，从而形成电容器。目前可以利用掺杂的氧化硅作为牺牲层，通过对氧化硅的掺杂浓度的控制，可以控制牺牲层的刻蚀速率，利用不同掺杂浓度的氧化硅交替沉积，可以得到不平整的电容孔侧壁。然而利用这种方式形成的牺牲层不易被刻蚀，在电容孔需要较深的深度时，底层的牺牲层较难刻蚀，得到的电容孔上下尺寸差异较大，底电极的底部表面积较小，导致电容器的存储容量较小，器件的数据存储性能较差。
基于以上技术问题，本申请实施例提供了一种半导体器件及其制造方法，可以在衬底上沉积形成牺牲层，利用Bosch工艺对牺牲层进行刻蚀形成电容孔，电容孔的侧壁在纵向上呈凹凸交替变化，在电容孔内依次形成底电极层、介质层和顶电极层，由于Bosch工艺能够使刻蚀朝着深度方向进行，利于高深宽比的电容孔形成，提高电容孔的孔径的均匀性，且刻蚀过程中可以保护侧壁，在刻蚀过程中天然形成侧壁上凹凸交替变化的特性，无需在沉积工艺中掺杂，从而简化沉积工艺，提高电容面积，进而在简化工艺的前提下得到高性能的存储器件。
为了更好的理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
参考图1所示，为本申请实施例提供的一种半导体器件的制造方法的流程图，该方法可以包括以下步骤：
S101，在衬底100上沉积形成牺牲层400，参考图2和图3所示。
在本申请实施例中，衬底100可以为半导体衬底，也可以为绝缘衬底，半导体衬底可以为Si衬底、Ge衬底、SiGe衬底等，绝缘衬底例如可以是氧化硅或氮化硅等。
衬底100上还可以形成有引线槽和引线槽中的导体线201，引线槽可以通过对衬底100上的介质材料200进行刻蚀得到，导体线201形成于引线槽中，其形状根据引线槽的形状而定，导体线201两侧可以设置有隔离结构101。导体线201上形成有刻蚀停止层300，刻蚀停止层300可以覆盖介质材料和导体线201，刻蚀停止层300也作为扩散阻挡层，其材料可以为氮化硅等。
在衬底100上可以沉积形成牺牲层400，牺牲层400为后续形成电容器件过程中的模具，用于定义电容器的形状。牺牲层400的材料可以为多晶硅或非晶硅，在多晶硅或非晶硅的沉积过程中，无需进行掺杂，相比于现有技术而言能够简化沉积工艺。多晶硅或非晶硅可以采用物理气相沉积(PVD)或化学气象沉积(CVD)的方式形成，可以采用湿法工艺去除，去除方式较为简单，且与电极材料具有很高选择比。
由于后续的电容孔401是通过对牺牲层400进行刻蚀得到的，牺牲层400的厚度决定着电容孔401的深度，因此在需要电容孔401有较大的深度时，可以设置牺牲层400具有较大的厚度，在牺牲层400较厚时，可以在牺牲层400的中间设置至少一层支撑层，也可以在牺牲层400顶部设置支撑层，支撑层可以用于支撑后续形成的电极层，防止电容结构坍塌，提高电容结构的强度和可靠性，这样，即使电容孔401有较深的厚度，也能够得到较高可靠性的电容器件。支撑层的材料为氮化硅层，牺牲层400相对于支撑层具有较高的选择比。在支撑层位于牺牲层400中间时，牺牲层400和支撑层可以交替沉积，以在牺牲层400中间设置至少一层支撑层。
S102，利用Bosch工艺对牺牲层400进行刻蚀形成电容孔401，参考图4所示。
对牺牲层400进行刻蚀可以形成电容孔401，电容孔401可以纵向贯穿牺牲层400，用于形成电容器。电容孔401的数量为至少一个，通常来说，可以为多个。电容孔401的形成方式可以为Bosch工艺，由于Bosch工艺的刻蚀/沉积特性，形成的电容孔401的孔壁在纵向上呈凹凸交替变化，即电容孔401的孔径在纵向上呈大小交替变化，这样电容孔401的孔壁具有较大的面积。同时，利用Bosch可以实现较大的深宽比的深孔刻蚀，较大程度的保证深孔的上下孔径的均匀性。
Bosch工艺使一种ICP刻蚀工艺技术，这种工艺首先进行硅的刻蚀，然后进行侧壁钝化，之后刻蚀去除底部的钝化层进行纵向刻蚀，这样通过交替转换刻蚀气体和钝化气体实现刻蚀和边壁钝化，由于每一步刻蚀都是各向同性的，因此造成刻蚀边壁表面的波纹效应(scalping)，使边壁在纵向上呈凹凸交替变化，边壁波纹效应与刻蚀与钝化的周期相关，可以通过调整刻蚀和钝化的周期来调整边壁的表面粗糙度。
在牺牲层400上方形成有支撑层500时，电容孔401可以贯穿支撑层500，即在刻蚀牺牲层400之前需要刻蚀支撑层500，以得到贯穿牺牲层400和支撑层500的电容孔401。而在牺牲层400中间形成有支撑层600时，电容孔401可以贯穿支撑层600，即在刻蚀牺牲层400的过程中需要刻蚀支撑层600，此时牺牲层400和支撑层600可以交替刻蚀，以得到贯穿牺牲层400和支撑层600的电容孔401。
在牺牲层400下形成有刻蚀停止层300时，对牺牲层400的刻蚀可以停止在刻蚀停止层300上，以免损伤其下的结构，在得到贯穿牺牲层400的电容孔401后，还可以去除电容孔401底部的刻蚀停止层300，以暴露刻蚀停止层300下的导体线201。
S103，在电容孔401内依次形成底电极层402、介质层403和顶电极层404，参考图5-图8所示。
在电容孔401内可以依次形成底电极层402、介质层403和顶电极层404，构成电容器件，具体的，可以在电容孔401内形成底电极层402，底电极层402可以覆盖电容孔401的侧壁和底部，在电极层表面形成介质层403，在介质层403表面形成顶电极层404，这样构成电极层-介质层-电极层的结构，作为电容器件。由于电容孔401的侧壁为凹凸交替的结构，则底电极层402的延伸方向沿着电容孔401侧壁的部分也呈凹凸交替结构，这样可以得到较大面积的底电极层402，相应的，介质层403和顶电极层404的面积也较大，底电极层402和顶电极层404具有较大的相对面积，因此形成的电容器件具有较大的存储容量。此外，由于Bosch工艺刻蚀得到的电容孔401具有较均匀的尺寸，因此刻蚀孔底部形成的底电极层402的面积较大，保证了电容器件的较大的存储容量。
电容孔401内的底电极层402、介质层403、顶电极层404利用原子层沉积(ALD)的方式形成，原子层沉积的方式能够形成覆盖性较好的膜层，保证了电容器件的质量。具体的，可以通过原子层沉积底电极材料，而后去除电容孔401之外的底电极材料，从而形成电容孔401内部的底电极层402，介质层403和顶电极层404同理。其中，底电极层402和顶电极层404的材料可以为导电性能较好的材料，例如可以包括Ti、TiN、Ta、TaN的至少一种，介质层403的材料可以为高介电常数(high-k，高k)的材料，包括氧化铪、氧化锆、氧化铝的至少一种。
在本申请实施例中，可以仅在电容孔401内形成底电极层402、介质层403和顶电极层404作为电容器件，而后去除牺牲层400，利用介质材料填充牺牲层400所在位置，以及电容孔401内的间隙(电容孔401内无间隙则无需填充)。
本申请实施例中，也可以在电容孔401内形成底电极层402(参考图5所示)后，去除牺牲层400，此时底电极层402为中空且上部开口的桶状结构，形成于衬底100之上，参考图6所示；在电极层表面形成介质层403，介质层403可以形成于原电容孔401内的底电极层402的侧壁，同时形成于底电极层402外侧侧壁，参考图7所示；而后可以在介质层403表面形成顶电极层404，即顶电极层404可以形成于原电容孔401内的介质层403的侧壁，同时形成于介质层403外侧侧壁。这样从原电容孔401横向向外，依次可以形成顶电极层404、介质层403、底电极层402、介质层403、顶电极层404的结构。其中，牺牲层400可以利用TMAH或KOH溶液去除。
顶电极层404可以设置为较厚的厚度，顶电极层404可以填满原电容孔401，并填满两个电容孔401之间的区域，当然，顶电极层404也可以并未填满原电容孔401以及电容孔401之间的区域，此时需要介质材料填充原电容孔401以及电容孔401之间的区域，增加电容器件的结构可靠性。
在牺牲层400上形成有支撑层500时，去除牺牲层400之前还包括对支撑层进行图案化得到贯穿支撑层500的刻蚀孔图形501，则可以利用刻蚀孔图形501去除支撑层500下的牺牲层400，在支撑层500上形成有底电极层402时，在刻蚀得到刻蚀孔图形501之前，还可以去除刻蚀孔图形501上的底电极层402。在去除牺牲层400后，由于支撑层500可以支撑底电极层402，因此提高了电容器件的结构稳定性。
在牺牲层400中形成有支撑层600时，去除牺牲层400之前还包括对支撑层600进行图案化得到贯穿支撑层600的刻蚀孔图形601，由于牺牲层400中间的支撑层600具有一定的刻蚀难度，则该支撑层600中的刻蚀孔图形601可以在沉积得到支撑层600后对支撑层600进行刻蚀得到，则可以先去除支撑层600上的牺牲层400，并利用该刻蚀孔图形601去除支撑层600下的牺牲层400。
在电容孔401底部形成有导体线201时，在电容孔401中形成的底电极层402可以与导体线201连接，从而利用导体线201对电容孔401的底电极层402进行引出。
本申请实施例提供了一种半导体器件的制造方法，可以在衬底上沉积形成牺牲层，利用Bosch工艺对牺牲层进行刻蚀形成电容孔，电容孔的侧壁在纵向上呈凹凸交替变化，在电容孔内依次形成底电极层、介质层和顶电极层，由于Bosch工艺能够使刻蚀朝着深度方向进行，利于高深宽比的电容孔形成，提高电容孔的孔径的均匀性，且刻蚀过程中可以保护侧壁，在刻蚀过程中天然形成侧壁上凹凸交替变化的特性，无需在沉积工艺中掺杂，从而简化沉积工艺，提高电容面积，进而在简化工艺的前提下得到高性能的存储器件。
基于以上实施例提供的一种半导体器件结构的制造方法，本申请实施例还提供了一种半导体结构，参考图8所示，半导体结构包括：
衬底；
所述衬底上的底电极层；所述底电极层为中空且上部开口的桶状结构，所述底电极层侧壁在纵向上呈凹凸交替变化；
所述底电极层表面依次形成有介质层和顶电极层。
可选的，所述桶状结构之间利用支撑层连接，所述支撑层沿所述衬底表面方向延伸。
可选的，所述桶状结构之间的支撑层上形成有刻蚀孔图形。
可选的，所述桶状结构之间设置有牺牲层。
可选的，所述牺牲层的材料为多晶硅或非晶硅，所述支撑层的材料为氮化硅层。
可选的，所述底电极和所述顶电极的材料包括Ti、TiN、Ta、TaN的至少一种，所述介质层的材料包括氧化铪、氧化锆、氧化铝的至少一种。
可选的，所述介质层覆盖所述桶状结构的内侧表面和外侧表面，所述顶电极层覆盖所述介质层的内侧表面和外侧表面。
可选的，衬底上形成有引线槽以及引线槽中的导体线，所述导体线的底部与所述底电极层连接。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于器件实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，包括：
在衬底上沉积形成牺牲层；
利用Bosch工艺对所述牺牲层进行刻蚀形成电容孔，所述电容孔的侧壁在纵向上呈凹凸交替变化；
在所述电容孔内依次形成底电极层、介质层、顶电极层。
2.根据权利要求1所述的方法，其特征在于，所述在所述电容孔内依次形成底电极层、介质层、顶电极层，包括：
在所述电容孔内形成底电极层；
去除所述牺牲层；
在所述电极层表面形成介质层；
在所述介质层表面形成顶电极层。
3.根据权利要求2所述的方法，其特征在于，在沉积所述牺牲层之后，还包括：在所述牺牲层上形成支撑层；
则所述电容孔贯穿所述支撑层，所述底电极层覆盖所述支撑层的侧壁；去除所述牺牲层之前，还包括：对所述支撑层进行图案化得到贯穿所述支撑层的刻蚀孔图形；
所述去除所述牺牲层，包括：利用所述刻蚀孔图形去除所述支撑层下的牺牲层。
4.根据权利要求2所述的方法，其特征在于，所述牺牲层内形成有至少一层支撑层，则所述电容孔贯穿所述支撑层，所述底电极层覆盖所述支撑层的侧壁，所述支撑层中还形成有纵向贯穿所述支撑层的刻蚀孔图形；
所述去除所述牺牲层，包括：去除所述支撑层上的牺牲层，并利用所述刻蚀孔图形去除所述支撑层下的牺牲层。
5.根据权利要求3或4所述的方法，其特征在于，所述牺牲层的材料为多晶硅或非晶硅，所述支撑层的材料为氮化硅层。
6.根据权利要求1-4任意一项所述的方法，其特征在于，所述底电极层、所述介质层、所述顶电极层利用原子层沉积的方式形成。
7.根据权利要求1-4任意一项所述的方法，其特征在于，所述底电极和所述顶电极的材料包括Ti、TiN、Ta、TaN的至少一种，所述介质层的材料包括氧化铪、氧化锆、氧化铝的至少一种。
8.根据权利要求1-4任意一项所述的方法，其特征在于，所述衬底上形成有引线槽以及引线槽中的导体线，所述导体线上形成有刻蚀停止层，则在对所述牺牲层刻蚀形成电容孔后，形成所述底电极层之前，还包括：
去除所述电容孔底部的刻蚀停止层，以暴露所述导体线。
9.一种半导体器件，其特征在于，包括：
衬底；
所述衬底上的底电极层；所述底电极层为中空且上部开口的桶状结构，所述底电极层侧壁在纵向上呈凹凸交替变化；
所述底电极层表面依次形成有介质层和顶电极层。
10.根据权利要求9所述的半导体器件，其特征在于，所述桶状结构之间利用支撑层连接，所述支撑层沿所述衬底表面方向延伸。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110516398.4A CN113299829A (zh) | 2021-05-12 | 2021-05-12 | 一种半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110516398.4A CN113299829A (zh) | 2021-05-12 | 2021-05-12 | 一种半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113299829A true CN113299829A (zh) | 2021-08-24 |
Family
ID=77321495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110516398.4A Pending CN113299829A (zh) | 2021-05-12 | 2021-05-12 | 一种半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113299829A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023065510A1 (zh) * | 2021-10-18 | 2023-04-27 | 长鑫存储技术有限公司 | 半导体器件及电容器的形成方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771020A (zh) * | 2009-01-05 | 2010-07-07 | 台湾积体电路制造股份有限公司 | 具有圆齿状侧壁的穿透硅通孔 |
| CN107634047A (zh) * | 2017-09-14 | 2018-01-26 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
| CN107910327A (zh) * | 2017-11-07 | 2018-04-13 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
| CN108538822A (zh) * | 2018-06-07 | 2018-09-14 | 睿力集成电路有限公司 | 半导体电容装置及其制作方法 |
| CN109698274A (zh) * | 2017-10-23 | 2019-04-30 | 联华电子股份有限公司 | 电容的制作方法 |
| US20200219880A1 (en) * | 2018-12-13 | 2020-07-09 | Xia Tai Xin Semiconductor (Qing Dao) Ltd. | Semiconductor device and method fabricating the same |
| CN112563206A (zh) * | 2019-09-25 | 2021-03-26 | 长鑫存储技术有限公司 | 存储器电容的制作方法 |
-
2021
- 2021-05-12 CN CN202110516398.4A patent/CN113299829A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771020A (zh) * | 2009-01-05 | 2010-07-07 | 台湾积体电路制造股份有限公司 | 具有圆齿状侧壁的穿透硅通孔 |
| CN107634047A (zh) * | 2017-09-14 | 2018-01-26 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
| CN109698274A (zh) * | 2017-10-23 | 2019-04-30 | 联华电子股份有限公司 | 电容的制作方法 |
| CN107910327A (zh) * | 2017-11-07 | 2018-04-13 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
| CN108538822A (zh) * | 2018-06-07 | 2018-09-14 | 睿力集成电路有限公司 | 半导体电容装置及其制作方法 |
| US20200219880A1 (en) * | 2018-12-13 | 2020-07-09 | Xia Tai Xin Semiconductor (Qing Dao) Ltd. | Semiconductor device and method fabricating the same |
| CN112563206A (zh) * | 2019-09-25 | 2021-03-26 | 长鑫存储技术有限公司 | 存储器电容的制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 娄文忠 等: "《高动态微系统与MEMS 引信技术（上）》", 30 April 2016 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023065510A1 (zh) * | 2021-10-18 | 2023-04-27 | 长鑫存储技术有限公司 | 半导体器件及电容器的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3079021B2 (ja) | 半導体コンデンサ構造体および形成方法 | |
| US7671394B2 (en) | Embedded trench capacitor having a high-k node dielectric and a metallic inner electrode | |
| US7927959B2 (en) | Method of patterning a metal on a vertical sidewall of an excavated feature, method of forming an embedded MIM capacitor using same, and embedded memory device produced thereby | |
| US20130273261A1 (en) | Method of increasing an energy density and an achievable power output of an energy storage device | |
| US7081383B2 (en) | Method for fabricating memory cells and memory cell array | |
| WO2022151697A1 (zh) | 半导体结构及其制作方法 | |
| KR100646469B1 (ko) | 트렌치 커패시터 제작 방법, 메모리 셀 제작 방법, 트렌치커패시터 및 메모리 셀 | |
| US6127220A (en) | Manufacturing method for a capacitor in an integrated storage circuit | |
| KR100562383B1 (ko) | 트렌치 캐패시터 제조 방법 및 반도체 디바이스 | |
| CN113299829A (zh) | 一种半导体器件及其制造方法 | |
| US20230232607A1 (en) | Semiconductor device structure and method making the same | |
| US7030442B2 (en) | Stack-film trench capacitor and method for manufacturing the same | |
| US20080239625A1 (en) | Electronic component manufacturing method | |
| CN114078773A (zh) | 电容器结构及其制作方法、存储器 | |
| KR20110078020A (ko) | 필린더형 전하저장전극을 구비한 반도체장치 제조 방법 | |
| CN109841623A (zh) | 半导体存储器件 | |
| US7224015B1 (en) | Method for making a stack of capacitors, in particular for dynamic random access memory [DRAM] | |
| US6674113B2 (en) | Trench capacitor and method for manufacturing the same | |
| CN112331660A (zh) | 一种三维存储器及其制作方法 | |
| US7919384B2 (en) | Method of making planar-type bottom electrode for semiconductor device | |
| US6825094B2 (en) | Method for increasing capacitance of deep trench capacitors | |
| KR20000044884A (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR20090000519A (ko) | 원통형 전하저장전극을 구비하는 캐패시터 제조 방법 | |
| CN118102862A (zh) | 一种半导体结构及其制造方法 | |
| CN117334626A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210824 |
|
| RJ01 | Rejection of invention patent application after publication |