CN118102862A - 一种半导体结构及其制造方法 - Google Patents
一种半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN118102862A CN118102862A CN202211448767.1A CN202211448767A CN118102862A CN 118102862 A CN118102862 A CN 118102862A CN 202211448767 A CN202211448767 A CN 202211448767A CN 118102862 A CN118102862 A CN 118102862A
- Authority
- CN
- China
- Prior art keywords
- sub
- layer
- hole
- lower electrode
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims abstract description 190
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 239000000463 material Substances 0.000 claims description 63
- 230000008093 supporting effect Effects 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 15
- 150000004767 nitrides Chemical group 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 276
- 238000003860 storage Methods 0.000 description 21
- 239000010949 copper Substances 0.000 description 16
- 239000010936 titanium Substances 0.000 description 16
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- -1 for example Chemical compound 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 229910010271 silicon carbide Inorganic materials 0.000 description 10
- 239000007772 electrode material Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910001092 metal group alloy Inorganic materials 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 8
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910017414 LaAl Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910006249 ZrSi Inorganic materials 0.000 description 2
- DBOSVWZVMLOAEU-UHFFFAOYSA-N [O-2].[Hf+4].[La+3] Chemical compound [O-2].[Hf+4].[La+3] DBOSVWZVMLOAEU-UHFFFAOYSA-N 0.000 description 2
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 2
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 2
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- KJXBRHIPHIVJCS-UHFFFAOYSA-N oxo(oxoalumanyloxy)lanthanum Chemical compound O=[Al]O[La]=O KJXBRHIPHIVJCS-UHFFFAOYSA-N 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- MMKQUGHLEMYQSG-UHFFFAOYSA-N oxygen(2-);praseodymium(3+) Chemical compound [O-2].[O-2].[O-2].[Pr+3].[Pr+3] MMKQUGHLEMYQSG-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开实施例提供了一种半导体结构及其制造方法，半导体结构包括：衬底，以及位于所述衬底上的支撑结构和电容孔，所述电容孔贯穿所述支撑结构，暴露所述支撑结构的侧壁；下电极，位于所述电容孔内，所述下电极随形地覆盖所述支撑结构的侧壁上，且所述下电极具有相对凸表面和相对凹表面；介质层，覆盖所述下电极的表面；上电极，至少覆盖所述介质层的表面。
Description
技术领域
本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。
背景技术
动态随机存取存储器(dynamic random access memory，简称DRAM)，作为一种高速地、随机地写入和读取数据的半导体结构，常被广泛地应用到数据存储设备或装置中。
DRAM包括用于存储电荷的电容结构，虽然其制备工艺较为成熟，然而，随着电容结构尺寸的微缩，在实际操作中，电容结构还存在很多问题亟待改善。
发明内容
本公开实施例提供一种半导体结构，包括：
衬底，以及位于所述衬底上的支撑结构和电容孔，所述电容孔贯穿所述支撑结构，暴露所述支撑结构的侧壁；下电极，位于所述电容孔内，所述下电极随形地覆盖所述支撑结构的侧壁上，且所述下电极具有相对凸表面和相对凹表面；介质层，覆盖所述下电极的表面；上电极，至少覆盖所述介质层的表面。
在一些实施例中，所述支撑结构包括：多个第一子层、多个第二子层和第三子部；多个所述第一子层和多个所述第二子层依次交替堆叠在所述衬底上，所述第三子部贯穿所述第一子层和所述第二子层并接触所述衬底设置，其中，在平行于衬底平面的方向上，所述第一子层靠近所述电容孔形成为凸部，所述第二子层远离所述电容孔形成为凹部，以使得随形覆盖在所述支撑结构侧壁上的所述下电极具有相对凸表面和相对凹表面。
在一些实施例中，所述第三子部的硬度大于所述第一子层和/或所述第二子层的硬度。
在一些实施例中，所述第一子层的材料为氮化物，所述第二子层的材料为氧化物，所述第三子部的材料为含碳的氮化物。
在一些实施例中，在平行于所述衬底平面的方向上，所述凸部的尺寸和所述凹部的尺寸的比例为(4～1.3):1。
在一些实施例中，所述第一子层与所述第二子层围绕所述第三子部的侧壁一周；或者，部分第三子部的侧壁从电容孔内暴露。
在一些实施例中，所述半导体结构还包括：位于所述支撑结构上方的盖层；所述下电极至少还覆盖所述盖层的部分侧壁。
在一些实施例中，所述半导体结构还包括：贯穿所述盖层的第三通孔；介质层，所述介质层覆盖所述下电极的表面和所述盖层的上表面；上电极，至少覆盖所述下电极的表面并填充所述第三通孔。
在一些实施例中，沿第一方向，所述第三子部与所述下电极依次交替设置；和/或，沿第二方向，所述第三子部与所述下电极依次交替设置；其中，所述第一方向与所述第二方向与所述衬底平面平行，且所述第一方向与所述第二方向垂直。
本公开实施例还提供了一种半导体结构的制造方法，包括：
提供衬底；在所述衬底上形成支撑结构和电容孔，所述电容孔贯穿所述支撑结构，暴露所述支撑结构的侧壁；在所述支撑结构的侧壁上连续的沉积导电材料形成下电极，所述下电极位于所述电容孔内并随形覆盖所述支撑结构的侧壁，且所述下电极具有相对凸表面和相对凹表面；在所述下电极的表面形成介质层；在所述介质层的表面形成上电极。
在一些实施例中，在所述衬底上形成支撑结构和电容孔，包括：
在所述衬底上依次交替形成第一介质层和第二介质层，以形成堆叠结构；形成贯穿所述堆叠结构的第一通孔；在所述第一通孔内形成第三子部；形成贯穿所述堆叠结构的初始电容孔；以所述初始电容孔为开口刻蚀所述第一介质层与所述第二介质层，以形成电容孔，剩余的所述第一介质层和所述第二介质层定义为第一子层和第二子层，所述第一子层、所述第二子层和所述第三子部构成所述支撑结构；其中，在平行于衬底平面的方向上，所述第一子层靠近所述电容孔形成为凸部，所述第二子层远离所述电容孔形成为凹部。
在一些实施例中，形成贯穿所述堆叠结构并暴露所述衬底的初始电容孔，包括：
控制所述初始电容孔的开口位置，使得沿第一方向，所述第三子部与所述初始电容孔依次交替设置；和/或，控制所述初始电容孔的开口位置，使得沿第二方向，所述第三子部与所述初始电容孔依次交替设置；其中，所述第一方向与所述第二方向与所述衬底平面平行，且所述第一方向与所述第二方向垂直。
在一些实施例中，形成贯穿所述堆叠结构并暴露所述衬底的初始电容孔，包括：在所述堆叠结构上方形成盖层；在所述支撑结构的侧壁上连续的沉积导电材料形成下电极，包括：在所述支撑结构的侧壁和所述盖层的侧壁上随形地形成下电极。
在一些实施例中，在形成所述初始电容孔之后，所述方法还包括：形成覆盖所述下电极的表面和所述盖层上表面的介质层；刻蚀所述盖层和所述介质层，形成第三通孔；在所述介质层的表面形成上电极，包括：形成覆盖所述介质层表面并填充所述第三通孔的上电极。
本公开实施例提供的半导体结构及其制造方法，其中，所述半导体结构包括：衬底，以及位于所述衬底上的支撑结构和电容孔，所述电容孔贯穿所述支撑结构，暴露所述支撑结构的侧壁；下电极，位于所述电容孔内，所述下电极随形地覆盖所述支撑结构的侧壁上，且所述下电极具有相对凸表面和相对凹表面；介质层，覆盖所述下电极的表面；上电极，至少覆盖所述介质层的表面。本公开实施例在电容孔内形成了用于存储电荷的电容结构，下电极具有相对凸表面和相对凹表面，如此，增大了下电极的表面积，提高了下电极的电荷存储量；此外，电容孔位于支撑结构内，支撑结构对电容结构起到良好的支撑作用，避免电容结构倒塌，提高了半导体结构的稳定性，且由于支撑结构的支撑作用，允许形成具有更大深宽比的电容孔，从而允许制造具有更大的电荷存储量和密度的电容结构。
本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书、附图以及权利要求书变得明显。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的半导体结构的示意图；
图2为本公开另一实施例提供的半导体结构的示意图；
图3为本公开又一实施例提供的半导体结构的示意图；
图4为本公开实施例提供的下电极和第三子部在衬底上的一种排布方式的结构示意图；
图5至图8为本公开实施例提供的下电极和第三子部在衬底上的排布方式的结构示意图的其他示例；
图9为本公开实施例提供的半导体结构的制造方法的流程框图；
图10至图19为本公开实施例提供的半导体结构的制造方法的工艺流程图；
图20至图27为本公开另一实施例提供的半导体结构的制造方法的工艺流程图；
图28至图33是本公开实施例又一实施例提供的半导体结构的制造方法的工艺流程图。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
动态随机存取存储器(dynamic random access memor，简称DRAM)，作为一种高速地、随机地写入和读取数据的半导体结构，常被广泛地应用到数据存储设备或装置中。
DRAM包括用于存储电荷的电容结构，虽然其制备工艺较为成熟，然而，在实际操作中，电容结构还存在很多问题亟待改善，例如，随着电容结构尺寸的微缩，传统的双面电容将向单面电容发展，然而单面电容存在表面积较小、电荷存储量较低、再充电时间间隔较小、电容结构稳定性差等问题。
基于此，提出了本公开实施例的以下技术方案。下面结合附图对本公开的具体实施方式做详细的说明。在详述本公开实施例时，为便于说明，示意图会不依一般比例做局部放大，而且所述示意图只是示例，其在此不应限制本公开的保护范围。
图1为本公开实施例提供的半导体结构的示意图，图2为本公开另一实施例提供的半导体结构的示意图，图3为本公开又一实施例提供的半导体结构的示意图；图4为本公开实施例提供的下电极和第三子部在衬底上的一种排布方式的结构示意图，图5至图8为本公开实施例提供的下电极和第三子部在衬底上的排布方式的结构示意图的其他示例。以下结合图1至图8对本公开实施例提供的半导体结构再作进一步详细的说明。
如图所示，半导体结构包括：衬底10，以及位于衬底10上的支撑结构11和电容孔TC，电容孔TC贯穿支撑结构11，暴露支撑结构11的侧壁；下电极13，位于电容孔TC内，下电极13随形地覆盖在支撑结构11的侧壁上，且下电极13具有相对凸表面131和相对凹表面132；介质层14，覆盖下电极13的表面；上电极15，至少覆盖介质层14的表面。
在实际操作中，本公开实施例提供的半导体结构可以是动态随机存取存储器(DRAM)。但不限于此，半导体结构还可以是任何具有电容结构的半导体结构。
衬底10可以为半导体衬底，并且可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。衬底10内可以具有字线、位线、有源区、隔离结构以及接触层等结构。在一具体实施例中，衬底10为硅衬底，硅衬底可经掺杂或未经掺杂。
如图1所示，衬底10还包括位于表面的层间绝缘层102和位于层间绝缘层102内的多个分立的连接垫101，多个连接垫101之间由层间绝缘层102间隔开，连接垫101的上表面与层间绝缘层102的上表面齐平。连接垫101的材料包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金中的一种或多种，例如氮化钛。层间绝缘层102的材料可以是氮化物，例如氮化硅。
在一实施例中，如图1所示，支撑结构11包括：多个第一子层111、多个第二子层112和第三子部113；多个第一子层111和多个第二子层112依次交替堆叠在衬底10上，第三子部113贯穿第一子层111和第二子层112并接触衬底10设置，其中，在平行于衬底10平面的方向上，第一子层111靠近电容孔TC形成为凸部111a，第二子层112远离电容孔TC形成为凹部112a，以使得随形覆盖在支撑结构11侧壁上的下电极13具有相对凸表面131和相对凹表面132。在一些实施例中，电容孔TC贯穿多个第一子层111和多个第二子层112，且其底部暴露出连接垫101，多个下电极13与多个连接垫101一一对应连接。在一些具体实施例中，第三子部113的数量为多个。
在实际操作中，可以采用如下方式形成电容孔TC：首先，在衬底10上交替形成多个第一子层111的材料层和多个第二子层112的材料层，接着刻蚀第一子层111的材料层和第二子层112的材料层，形成暴露连接垫101的贯通孔，接着以该贯通孔为开口刻蚀第一子层111的材料层和第二子层112的材料层，使第二子层112的侧壁朝向远离该贯通孔中轴线的方向凹进，以形成电容孔TC。因此在预设的刻蚀条件下，第二子层112与第一子层111具有较大的刻蚀选择比，第二子层112的刻蚀速率大于第一子层111的刻蚀速率。在一实施例中，第一子层111的材料包括但不限于氮化物，例如，氮化硅；第二子层112的材料包括但不限于氧化物，例如，氧化硅。
下电极13、介质层14和上电极15构成了用于存储电荷的电容结构C。本公开实施例中，第二子层112的侧壁相对于第一子层111的侧壁朝向远离电容孔TC中轴线O且与衬底10平行的的方向凹进，以使得下电极13具有相对凸表面131和相对凹表面132，如此，增大了下电极13的表面积，提高了下电极13的电荷存储量，提高了电容结构C的电荷存储量。
在平行于衬底10所在平面的方向上，凸部111a的尺寸L1和凹部112a的尺寸L2的比值不宜过大也不宜过小，比值过大，第二子层112的侧壁相对于第一子层111的侧壁朝向远离电容孔TC中轴线O的方向凹进的尺寸较大，在实际操作中，在电容孔TC内沉积下电极13和介质层14时，下电极13和介质层14难以共形的覆盖支撑结构11的侧壁上；比值过小，下电极13的表面积增大不明显，提高下电极13的电荷存储量的效果不明显。在一具体实施例中，在平行于衬底10平面的方向上，凸部111a的尺寸L1和凹部112a的尺寸L2的比例为(4～1.3):1，例如，4:1、3:1、2:1、1.3:1。这里，凸部111a的尺寸L1和凹部112a的尺寸L2指的是，在平行于衬底10平面的方向上，凸部111a和凹部112a暴露于电容孔TC内的侧壁分别和与其邻近的第三子部113之间的距离。在一些实施例中，第二子层112的侧壁相对于第一子层111的侧壁，朝向远离电容孔TC中轴线O的方向凹进的范围(即L1-L2的范围)为10nm-50nm，例如，10nm、20nm、30nm、40nm、50nm。
在一实施例中，下电极13的材料包括经导电掺杂的碳化硅，例如，具有N型掺杂的碳化硅。碳化硅具有硬度大的优点，对位于电容孔TC内的介质层14、上电极15起到良好的支撑作用，提高电容结构C的稳定性，避免或减少电容结构C倒塌。但不限于此，在一些其他的实施例中，下电极13的材料还包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金中的一种或多种。
如图1所示，在一实施例中，介质层14还覆盖支撑结构11的上表面。介质层14的材料包括高介电常数材料，具体的，介质层14的材料可以包括但不限于铝氧化物(Al2O3)、钽氧化物(Ta2O3)、钛氧化物(TiO2)、钇氧化物(Y2O3)、锆氧化物(ZrO2)、锆硅氧化物(ZrSiXOY)、铪氧化物(HfO2)、铪硅氧化物(HfSiXOY)、铪硅氮氧化物(HfSiON)、铪锆酸盐(HfZrO4)、镧氧化物(La2O3)、镧铝氧化物(LaAlXOY)、镧铪氧化物(LaHfXOY)、铪铝氧化物(HfAlXOY)和/或镨氧化物(Pr2O3)等中的至少一种或其组合。
上电极15还填充电容孔TC。上电极15的材料包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金中的一种或多种，例如，氮化钛(TiN)。由多个第一子层111和多个第二子层112以及位于第一子层111和第二子层112内的第三子部113构成的支撑结构11对电容结构C起到良好的支撑作用，避免电容结构C倒塌，提高了半导体结构的稳定性，且由于支撑结构11的支撑作用，允许形成具有更大深宽比的电容孔TC，从而允许制造具有更大的电荷存储量和密度的电容结构C。在一实施例中，支撑结构11的最底层和最顶层均为第一子层111，第一子层111相对于第二子层112具有更大的尺寸，本公开实施例将第一子层111设置于支撑结构11的最底层，进一步增加了支撑结构11和电容结构C的稳定性。
在一实施例中，沿第一方向，第三子部113与下电极13依次交替设置；和/或，沿第二方向，第三子部113与下电极13依次交替设置；其中，第一方向与第二方向与衬底10平面平行，且第一方向与第二方向垂直。
具体的，如图4所示，多个下电极13沿第一方向和第二方向呈阵列排布，多个第三子部113与多个下电极13沿第一方向依次交替设置，在第一方向上，每一下电极13与2个第三子部113相邻设置，如此，每一电容结构C与2个第三子部113相邻设置，在第一方向上提高了第三子部113对电容结构C的支撑效果。但不限于此，如图5所示，第三子部113与下电极13还可以沿第二方向依次交替设置，在第二方向上提高了第三子部113对电容结构C的支撑效果。
如图6所示，在一实施例中，多个下电极13沿第一方向和第二方向呈阵列排列，多个第三子部113与多个下电极13沿第一方向和第二方向均依次交替设置，每一下电极13与4个第三子部113相邻设置，如此，每一电容结构C与4个第三子部113相邻设置，可以同时在第一方向和第二方向上提高第三子部113对电容结构C的支撑效果，与多个第三子部113和多个下电极13仅沿第一方向或第二方向依次交替设置相比，进一步提高了电容结构C的稳定性。
如图7所示，在本公开又一实施例中，多个电容孔TC包括多个电容孔行M，每一电容孔行M包括多个沿第一方向排布的电容孔TC；奇数个电容孔行M和偶数个电容孔行M均沿第二方向排布，且奇数个电容孔行M和偶数个电容孔行M在第一方向上存在偏移；其中，多个第三子部113与多个下电极13沿第一方向和第二方向均依次交替设置，且与图6所示的排布方式相比，进一步增加了下电极13的排布密度，从而进一步增加了电容结构C的排布密度，提高了半导体结构的存储密度。
需要说明的是，第三子部113与下电极13在衬底10上的排列方式不限于图4至图7示出的方式，第三子部113与下电极13在衬底10上还可以具有其他的排列方式。
可以看出，本公开实施例中，第三子部113与下电极13相邻设置，且贯穿多个第一子层111和多个第二子层112，对第一子层111、第二子层112和电容结构C均起到良好的支撑作用和优异的绝缘作用，提高了半导体结构的稳定性。在一实施例中，第三子部113的硬度大于第一子层111和/或第二子层112的硬度。在一具体实施例中，第三子部113的材料为含碳的氮化物，例如，氮碳化硅。第三子部113具有较大的硬度，从而提高其支撑强度和稳定性，起到更好的支撑效果。
如图1所示，在一实施例中，第一子层111与第二子层112围绕第三子部113的侧壁一周，即电容孔TC未暴露第三子部113，在第三子部113和下电极13依次交替设置的方向上，第三子部113和电容孔TC之间存在预设间距，如此，相邻的电容孔TC之间具有较大空间，允许第二子层112的侧壁相对于第一子层111的侧壁向远离电容TC孔的中轴线O的方向凹进更大的尺寸，即允许凸部111a的尺寸L1和凹部112a的尺寸L2具有更大的比值，从而允许制造具有更大侧壁面积的电容孔TC，进而形成具有更大表面积的下电极13，提高下电极13的电荷存储量。
但不限于此，如图3和图8所示，在一实施例中，部分第三子部113的侧壁从电容孔TC内暴露，如此，可以减小相邻的两个电容孔TC的间距，从而提高电容孔TC的排布密度，进而提高下电极13和电容结构C的排布密度，从而提高集成度并增加半导体结构的存储密度。
图3和图8示出的一个电容孔TC仅暴露一个第三子部113的部分侧壁，但不限于此，一个电容孔TC还可以暴露多个第三子部113的部分侧壁。
需要说明的是，在部分第三子部113的侧壁从电容孔TC内暴露的实施例中，电容孔TC(或者下电极13)和第三子部113在衬底10上的排列方式不限于图8示出的方式，电容孔TC(或者下电极13)和第三子部113在衬底10上还可以具有其他的排列方式。
如图2所示，在本公开的另一实施例中，半导体结构还包括：位于支撑结构11上方的盖层17；下电极13至少还覆盖盖层17的部分侧壁。具体的，盖层17内具有第二通孔T2，第二通孔T2对应设置于电容孔TC的上方，且与电容孔TC连通，下电极13还覆盖由第二通孔T2暴露的盖层17的侧壁。
在一实施例中，半导体结构还包括：贯穿盖层17的第三通孔T3，第三通孔T3对应设置于第三子部113的上方；介质层14覆盖下电极13的表面和盖层17的上表面；上电极15至少覆盖下电极13的表面并填充第三通孔T3。上电极15还填充第二通孔T2。这里，第二通孔T2和第三通孔T3的数量可以为1个或多个。
盖层17对电容结构C起到支撑作用，进一步增加了电容结构C的稳定性，且下电极13还覆盖第三通孔T3的侧壁，进一步增加了下电极13的表面积和电荷存储量；此外，上电极15还填充第二通孔T2，覆盖第二通孔T2的侧壁的下电极13和介质层14，以及填充第三通孔T3和第二通孔T2的上电极15可以构成一个双面电容，提高电容结构C的电荷存储量。
在一实施例中，盖层17的材料与第三子部113的材料相同，例如，含碳的氮化物。更具体的，盖层17的材料为氮碳化硅。盖层17和第三子部113的材料相同，可以延续第三子部113的支撑强度和稳定性，提高电容结构C的性能。但不限于此，盖层17的材料和第三子部113的材料还可以不同。
如图1至图3所示，在一实施例中，半导体结构还包括位于上电极15上的电容覆盖层16，电容覆盖层16可以作为后续蚀刻工艺的终止层和连线接触层。电容覆盖层16的材料包括经导电掺杂的锗硅碳，例如，具有N型掺杂的锗硅碳。但不限于此，电容覆盖层16的材料还可以是钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金中的一种或多种。
本公开实施例还提供了一种半导体结构的制造方法，如图9所示，方法包括以下步骤：
步骤S101、提供衬底10；
步骤S102、在衬底10上形成支撑结构11和电容孔TC，电容孔TC贯穿支撑结构11，暴露支撑结构11的侧壁；
步骤S103、在支撑结构11的侧壁上连续的沉积导电材料形成下电极13，下电极13位于电容孔TC内并随形覆盖支撑结构11的侧壁，且下电极13具有相对凸表面和相对凹表面；
步骤S104、在下电极13的表面形成介质层14；
步骤S105、在介质层14的表面形成上电极15。
图10至图19为本公开实施例提供的半导体结构的制造方法的工艺流程图；图20至图27为本公开另一实施例提供的半导体结构的制造方法的工艺流程图；图28至图33是本公开实施例又一实施例提供的半导体结构的制造方法的工艺流程图。下面，结合图10至图33对本公开实施例的半导体结构的制造方法再做进一步详细的说明。
首先，执行步骤S101，如图10所示，提供衬底10。
衬底10可以为半导体衬底，并且可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。衬底10内可以具有字线、位线、有源区、隔离结构以及接触层等结构。在一具体实施例中，衬底10为硅衬底，硅衬底可经掺杂或未经掺杂。
如图10所示，衬底10还包括位于表面的层间绝缘层102和位于层间绝缘层102内的多个分立的连接垫101，多个连接垫101之间由层间绝缘层102间隔开，连接垫101的上表面与层间绝缘层102的上表面齐平。连接垫101的材料包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金中的一种或多种，例如氮化钛。层间绝缘层102的材料可以是氮化物，例如氮化硅。
接着，执行步骤S102，如图11至图16所示，在衬底10上形成支撑结构11和电容孔TC，电容孔TC贯穿支撑结构11，暴露支撑结构11的侧壁。
具体的，在衬底10上形成支撑结构11和电容孔TC，包括：
在衬底10上依次交替形成第一介质层111′和第二介质层112′，以形成堆叠结构11′(如图11)；
形成贯穿堆叠结构11′的第一通孔T1(如图12)；
在第一通孔T1内形成第三子部113(如图13)；
形成贯穿堆叠结构11′的初始电容孔TC′(如图14至图15)；
以初始电容孔TC′为开口刻蚀第一介质层111′与第二介质层112′，以形成电容孔TC，剩余的第一介质层111′和第二介质层112′定义为第一子层111和第二子层112，第一子层111、第二子层112和第三子部113构成支撑结构11；其中，在平行于衬底10平面的方向上，第一子层111靠近电容孔TC形成为凸部111a，第二子层112远离电容孔TC形成为凹部112a(如图16)。
第一介质层111′、第二介质层112′和第三子部113可以采用化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)等工艺形成。在实际操作中，可以采用湿法刻蚀工艺从初始电容孔TC′刻蚀第一介质层111′与第二介质层112′，在预设的刻蚀条件下，第二介质层112′的刻蚀速率大于第一介质层111′的刻蚀速率。在一实施例中，第一介质层111′的材料包括但不限于氮化物，例如，氮化硅；第二介质层112′的材料包括但不限于氧化物，例如，氧化硅。
如图15和图16所示，初始电容孔TC′的底部暴露连接垫101，如此，形成的电容孔TC暴露连接垫101，后续将在电容孔TC内形成下电极13(参见图18)，下电极13(参见图18)与连接垫101一一对应连接。
后续将进一步在电容孔TC内形成电容结构C(参见图1)。由多个第一子层111和多个第二子层112以及位于第一子层111和第二子层112内的第三子部113构成的支撑结构11能够对后续形成的电容结构C(参见图1)起到良好的支撑作用，避免电容结构C(参见图1)倒塌，提高了半导体结构的稳定性，且由于支撑结构11的支撑作用，允许形成具有更大深宽比的电容孔TC，从而允许制造具有更大的电荷存储量和密度的电容结构C(参见图1)。
在一实施例中，堆叠结构11′的最底层和最顶层均为第一介质层111′，如此，使得形成的支撑结构11的最底层和最顶层均为第一子层111，第一子层111相对于第二子层112具有更大的尺寸，本公开实施例将第一子层111设置于支撑结构11的最底层，进一步增加了支撑结构11和电容结构C(参见图1)的稳定性。
在一实施例中，形成贯穿堆叠结构11′并暴露衬底10的初始电容孔TC′，包括：控制初始电容孔TC′的开口位置，使得沿第一方向，第三子部113与初始电容孔TC′依次交替设置；和/或，控制初始电容孔TC′的开口位置，使得沿第二方向，第三子部113与初始电容孔TC′依次交替设置；其中，第一方向与第二方向与衬底10平面平行，且第一方向与第二方向垂直。如此，使得最终形成的第三子部113与电容孔TC沿第一方向依次交替设置；和/或，第三子部113与电容孔TC沿第二方向，依次交替设置。
具体的，如图4所示，多个电容孔TC沿第一方向和第二方向呈阵列排布，多个第三子部113与多个电容孔TC沿第一方向依次交替设置，在第一方向上，每一电容孔TC与2个第三子部113相邻设置，如此，最终在电容孔TC内形成的每一电容结构C(参见图1)与2个第三子部113相邻设置，在第一方向上提高了第三子部113对电容结构C(参见图1)的支撑效果。但不限于此，如图5所示，多个第三子部113与多个电容孔TC还可以沿第二方向依次交替设置，在第二方向上提高了第三子部113对电容结构C(参见图1)的支撑效果。
如图6所示，在一实施例中，多个电容孔TC沿第一方向和第二方向呈阵列排布，且多个第三子部113与多个电容孔TC沿第一方向和第二方向均依次交替设置，每一电容孔TC与4个第三子部113相邻设置，如此，最终形成的每一电容结构C(参见图1)与4个第三子部113相邻设置，可以同时在第一方向和第二方向上提高第三子部113对电容结构C(参见图1)的支撑效果，与多个第三子部113和多个电容孔TC仅沿第一方向或第二方向依次交替设置相比，进一步提高了电容结构C(参见图1)的稳定性。
如图7所示，在本公开又一实施例中，多个电容孔TC包括多个电容孔行M，每一电容孔行M包括多个沿第一方向排布的电容孔TC；奇数个电容孔行M和偶数个电容孔行M均沿第二方向排布，且奇数个电容孔行M和偶数个电容孔行M在第一方向上存在偏移；其中，多个第三子部113与多个电容孔TC沿第一方向和第二方向均依次交替设置，如此，沿第一方向和第二方向，多个第三子部113与最终形成的多个电容结构C(参见图1)均依次交替设置，且与图6所示的排布方式相比，进一步增加了电容结构C(参见图1)的排布密度，提高了半导体结构的存储密度。
需要说明的是，第三子部113与电容孔TC在衬底10上的排列方式不限于图4至图7示出的方式，第三子部113与电容孔TC在衬底10上还可以具有其他的排列方式。
可以看出，本公开实施例中，第三子部113与电容孔TC相邻设置，且贯穿多个第一子层111和多个第二子层112，对第一子层111、第二子层112和后续形成的电容结构C(参见图1)均起到良好的支撑作用和优异的绝缘作用，提高了半导体结构的稳定性。在一实施例中，第三子部113的硬度大于第一子层111和/或第二子层112的硬度。在一具体实施例中，第三子部113的材料为含碳的氮化物，例如，氮碳化硅。第三子部113具有较大的硬度，从而提高其支撑强度和稳定性，起到更好的支撑效果。
本公开实施例中，在平行于衬底10平面的方向上，第一子层111靠近电容孔TC形成为凸部111a，第二子层112远离电容孔TC形成为凹部112a，以使得后续形成的下电极13(参见图18)的具有更大的表面积和电荷存储量。
再次参见图14至图15，在一实施例中，形成贯穿堆叠结构11′并暴露衬底10的初始电容孔TC′，包括：控制初始电容孔TC′的开口位置，使得初始电容孔TC′与第三子部113之间具有预设距离。
这里，初始电容孔TC′与第三子部11之间的预设距离为初始电容孔TC′的中轴线与第三子部11的中轴线之间的距离。
具体的，控制初始电容孔TC′的开口位置，使得初始电容孔TC′与第三子部113之间具有预设距离，包括：
在堆叠结构11′上方形成第一掩膜M1，第一掩膜M1包括至多个第一开口图案M11，第一开口图案M11在衬底10平面的正投影与第三子部113在衬底10平面上的正投影存在预设距离；
以第一掩膜M1为掩膜刻蚀堆叠结构11′形成多个初始电容孔TC′；其中，预设距离的大小能够使得形成的初始电容孔TC′与第三子部113之间具有预设距离。
如此，相邻的初始电容孔TC′和第三子部113之间具有较大空间，允许第二子层112的侧壁相对于第一子层111的侧壁向远离电容孔TC的中轴线O的方向凹进更大的尺寸，即允许凸部111a的尺寸和凹部112a的尺寸具有更大的比值，从而允许制造具有更大侧壁面积的电容孔TC，进而形成具有更大表面积的下电极13(参见图18)，提高下电极13(参见图18)的电荷存储量。
在平行于衬底10平面的方向上，凸部111a的尺寸L1和凹部112a的尺寸L2的比值不宜过大也不宜过小，比值过大，第二子层112的侧壁相对于第一子层111的侧壁朝向远离电容孔TC中轴线O的方向凹进的尺寸较大，在实际操作中，后续形成电容结构C(参见图1)时，电容结构C(参见图1)的各结构层难以共形的覆盖在支撑结构11的侧壁上；比值过小，后续形成的下电极13(参见图18)的表面积增大不明显，提高下电极13(参见图18)的电荷存储量的效果不明显。在一具体实施例中，在平行于衬底10平面的方向上，凸部111a的尺寸L1和凹部112a的尺寸L2的比例为(4～1.3):1，例如，4:1、3:1、2:1、1.3:1。这里，凸部111a的尺寸L1和凹部112a的尺寸L2指的是，在平行于衬底10平面的方向上，凸部111a和凹部112a暴露于电容孔TC内的侧壁分别和与其邻近的第三子部113之间的距离。在一些实施例中，第二子层112的侧壁相对于第一子层111的侧壁，朝向远离电容孔TC中轴线O的方向凹进10nm-50nm，例如，20nm、30nm、40nm。
接着，执行步骤S103，如图17至图18，在支撑结构11的侧壁上连续的沉积导电材料形成下电极13，下电极13位于电容孔TC内并随形覆盖支撑结构11的侧壁，且下电极13具有相对凸表面131和相对凹表面132。
具体的，形成下电极13，包括：
共形地形成下电极材料层13′，下电极材料层13′覆盖暴露在电容孔TC内的第一子层111与第二子层112的侧壁，衬底10暴露在电容孔TC内的表面，以及支撑结构11的上表面；
去除覆盖支撑结构11的上表面的下电极材料层13′，形成下电极13。
本公开实施例中，在平行于衬底10平面的方向上，第一子层111靠近电容孔TC形成为凸部111a，第二子层112远离电容孔TC形成为凹部112a，以使得下电极13具有相对凸表面131和相对凹表面132，如此，增大下电极13的表面积和电荷存储量。
在一实施例中，下电极13的材料包括经导电掺杂的碳化硅，例如，具有N型掺杂的碳化硅。碳化硅具有硬度大的优点，对后续在电容孔TC内形成的电容结构C(参见图1)的其他结构层起到良好的支撑作用，提高电容结构C(参见图1)的稳定性，避免或减少电容结构C(参见图1)倒塌。但不限于此，在一些其他的实施例中，下电极13的材料还包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金中的一种或多种。
接着，执行步骤S104，如图19所示，在下电极13的表面形成介质层14。
具体的，在下电极13的表面形成介质层14，包括：共形地形成介质层14，介质层14覆盖下电极13的表面以及支撑结构11的上表面。
介质层14的材料包括高介电常数材料，具体的，介质层14的材料包括高介电常数材料，具体的，介质层14的材料可以包括但不限于铝氧化物(Al2O3)、钽氧化物(Ta2O3)、钛氧化物(TiO2)、钇氧化物(Y2O3)、锆氧化物(ZrO2)、锆硅氧化物(ZrSiXOY)、铪氧化物(HfO2)、铪硅氧化物(HfSiXOY)、铪硅氮氧化物(HfSiON)、铪锆酸盐(HfZrO4)、镧氧化物(La2O3)、镧铝氧化物(LaAlXOY)、镧铪氧化物(LaHfXOY)、铪铝氧化物(HfAlXOY)和/或镨氧化物(Pr2O3)等中的至少一种或其组合。
接着，执行步骤S105，如图1所示，在介质层14的表面形成上电极15。
如图1所示，上电极15覆盖介质层14的表面并填充电容孔TC，下电极13、介质层14和上电极15构成了用于存储电荷的电容结构C。
上电极15的材料包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金中的一种或多种，例如，氮化钛(TiN)。
再次参见图1，在形成上电极15之后，方法还包括：形成电容覆盖层16，电容覆盖层16覆盖上电极15。电容覆盖层16可以作为后续蚀刻工艺的终止层和连线接触层。电容覆盖层16的材料包括经导电掺杂的锗硅碳，例如，具有N型掺杂的锗硅碳。但不限于此，电容覆盖层16的材料还可以是钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金中的一种或多种。
如图20至图21所示，在本公开的另一实施例中，在形成初始电容孔TC′之后，方法还包括：在堆叠结构11′上方形成盖层17。
具体的，在堆叠结构11′上方形成盖层17，包括：
填充初始电容孔TC′形成填充层18；在堆叠结构11′、第三子部113以及填充层18上方形成盖帽材料层17′；
刻蚀盖帽材料层17′形成至少一个第二通孔T2，剩余的盖帽材料层17′定义为盖层17，第二通孔T2暴露盖层17的部分侧壁，且第二通孔T2一一对应连通初始电容孔TC′，并暴露出填充层18。
接着，如图22至图23所示，在形成盖层17之后，还包括：
去除填充层18；
以初始电容孔TC′为开口刻蚀第一介质层111′与第二介质层112′以形成电容孔TC，剩余的第一介质层111′和第二介质层112′定义为第一子层111和第二子层112，第一子层111、第二子层112和第三子部113构成支撑结构11；其中，在平行于衬底10平面的方向上，第一子层111靠近电容孔TC形成为凸部111a，第二子层112远离电容孔TC形成为凹部112a。
接下来，如图24至图25所示，方法还包括：在支撑结构11的侧壁和盖层17的侧壁上随形地形成下电极13。
具体的，形成下电极13，包括：
共形地形成下电极材料层13′，下电极材料层13′覆盖第二通孔T2的内壁、电容孔TC的内壁以及盖层17的上表面；
去除覆盖盖层17上表面的下电极材料层13′，形成下电极13。
接下来，如图26至图27所示，方法还包括：
形成覆盖下电极13的表面和盖层17上表面的介质层14；
刻蚀盖层17以及介质层14，形成第三通孔T3，第三子部113从第三通孔T3暴露。
接着，如图2所示，方法还包括：形成至少覆盖介质层14并填充第三通孔T3的上电极15；形成电容覆盖层16，电容覆盖层16覆盖上电极15。
这里，第三通孔T3的数量可以为一个或多个。
盖层17对电容结构C起到支撑作用，进一步增加了电容结构C的稳定性，且下电极13还覆盖第三通孔T3的侧壁，进一步增加了下电极13的表面积和电荷存储量；此外，上电极15还填充第二通孔T2，覆盖第二通孔T2的侧壁的下电极13和介质层14，以及填充第三通孔T3和第二通孔T2的上电极15可以构成一个双面电容，提高电容结构C的电荷存储量。
在一实施例中，盖层17的材料与第三子部113的材料相同，例如，含碳的氮化物。更具体的，盖层17的材料为氮碳化硅。盖层17和第三子部113的材料相同，可以延续第三子部113的支撑强度和稳定性，提高电容结构C的性能。但不限于此，盖层17的材料和第三子部113的材料还可以不同。
图15示出的初始电容孔TC′与第三子部113之间具有预设距离。但不限于此，如图28至图29所示，在本公开的又一实施例中，在形成初始电容孔TC′时，控制初始电容孔TC′的开口位置，使得形成初始电容孔TC′之后，至少部分第三子部113的侧壁从初始电容孔TC′内暴露。
具体的，形成初始电容孔TC′，包括：
在堆叠结构11′上方形成第二掩膜M2，第二掩膜M2包括多个第二开口图案M21，第二开口图案M21在衬底10平面的正投影与第三子部113在衬底10平面上的正投影相切或部分交叠；
以第二掩膜M2为掩膜刻蚀堆叠结构11′形成多个初始电容孔TC′，部分第三子部113的侧壁从初始电容孔TC′中暴露。
接下来，如图30所示，以初始电容孔TC′为开口刻蚀第一介质层111′与第二介质层112′以形成电容孔TC，剩余的第一介质层111′和第二介质层112′定义为第一子层111和第二子层112，第一子层111、第二子层112和第三子部113构成支撑结构11；其中，在平行于衬底10平面的方向上，第一子层111靠近电容孔TC形成为凸部111a，第二子层112远离电容孔TC形成为凹部112a。
接下来，如图31至图33、图3、图8所示，执行步骤S103、步骤S104以及步骤S105，形成下电极13、介质层14以及上电极15。
具体的，形成下电极13、介质层14以及上电极15，包括：
共形地形成下电极材料层13′，下电极材料层13′覆盖暴露在电容孔TC内的凸部111a和凹部112a的表面，第三子部113的部分侧壁，衬底10暴露在电容孔TC内的表面，以及支撑结构11的上表面；
去除覆盖支撑结构11上表面的下电极材料层13′，形成下电极13；
共形地形成介质层14，介质层14覆盖下电极13的表面以及支撑结构11的上表面；
共形地形成上电极15，上电极15覆盖介质层14的表面并填充电容孔TC。
再次参见图3，在形成上电极15之后，方法还包括：形成电容覆盖层16，电容覆盖层16覆盖上电极15。
如图3和图8所示，部分第三子部113的侧壁从电容孔TC内暴露，如此，可以减小相邻的两个电容孔TC的间距，从而提高电容孔TC的排布密度，进而提高下电极13和电容结构C的排布密度，增加半导体结构的存储密度。
图3和图8示出的一个电容孔TC仅暴露一个第三子部113的部分侧壁，但不限于此，一个电容孔TC还可以暴露多个第三子部113的部分侧壁。
需要说明的是，在部分第三子部113的侧壁从电容孔TC内暴露的实施例中，电容孔TC(或者下电极13)和第三子部113在衬底10上的排列方式不限于图8示出的方式，电容孔TC(或者下电极13)和第三子部113在衬底10上还可以具有其他的排列方式。
应当说明的是，本领域技术人员能够对上述步骤顺序进行变换而并不离开本公开的保护范围，以上，仅为本公开的可选实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。
Claims (15)
1.一种半导体结构，其特征在于，包括：
衬底，以及位于所述衬底上的支撑结构和电容孔，所述电容孔贯穿所述支撑结构，暴露所述支撑结构的侧壁；
下电极，位于所述电容孔内，所述下电极随形地覆盖所述支撑结构的侧壁上，且所述下电极具有相对凸表面和相对凹表面；
介质层，覆盖所述下电极的表面；
上电极，至少覆盖所述介质层的表面。
2.根据权利要求1中所述的半导体结构，其特征在于，所述支撑结构包括：
多个第一子层、多个第二子层和第三子部；
多个所述第一子层和多个所述第二子层依次交替堆叠在所述衬底上，所述第三子部贯穿所述第一子层和所述第二子层并接触所述衬底设置，其中，在平行于衬底平面的方向上，所述第一子层靠近所述电容孔形成为凸部，所述第二子层远离所述电容孔形成为凹部，以使得随形覆盖在所述支撑结构侧壁上的所述下电极具有相对凸表面和相对凹表面。
3.根据权利要求2所述的半导体结构，其特征在于，
所述第三子部的硬度大于所述第一子层和/或所述第二子层的硬度。
4.根据权利要求2所述的半导体结构，其特征在于，
所述第一子层的材料为氮化物，所述第二子层的材料为氧化物，所述第三子部的材料为含碳的氮化物。
5.根据权利要求2所述的半导体结构，其特征在于，在平行于衬底平面的方向上，所述凸部的尺寸和所述凹部的尺寸的比例为(4～1.3):1。
6.根据权利要求2所述的半导体结构，其特征在于，
所述第一子层与所述第二子层围绕所述第三子部的侧壁一周；或者，部分第三子部的侧壁从电容孔内暴露。
7.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：
位于所述支撑结构上方的盖层；
所述下电极至少还覆盖所述盖层的部分侧壁。
8.根据权利要求7所述的半导体结构，其特征在于，所述半导体结构还包括：
贯穿所述盖层的第三通孔；
介质层，所述介质层覆盖所述下电极的表面和所述盖层的上表面；
上电极，至少覆盖所述下电极的表面并填充所述第三通孔。
9.根据权利要求2所述的半导体结构，其特征在于，
沿第一方向，所述第三子部与所述下电极依次交替设置；和/或，
沿第二方向，所述第三子部与所述下电极依次交替设置；其中，
所述第一方向与所述第二方向与所述衬底平面平行，且所述第一方向与所述第二方向垂直。
10.一种半导体结构的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上形成支撑结构和电容孔，所述电容孔贯穿所述支撑结构，暴露所述支撑结构的侧壁；
在所述支撑结构的侧壁上连续的沉积导电材料形成下电极，所述下电极位于所述电容孔内并随形覆盖所述支撑结构的侧壁，且所述下电极具有相对凸表面和相对凹表面；
在所述下电极的表面形成介质层；
在所述介质层的表面形成上电极。
11.根据权利要求10所述的半导体结构的制造方法，其特征在于，
在所述衬底上形成支撑结构和电容孔，包括：
在所述衬底上依次交替形成第一介质层和第二介质层，以形成堆叠结构；
形成贯穿所述堆叠结构的第一通孔；
在所述第一通孔内形成第三子部；
形成贯穿所述堆叠结构的初始电容孔；
以所述初始电容孔为开口刻蚀所述第一介质层与所述第二介质层，以形成电容孔，剩余的所述第一介质层和所述第二介质层定义为第一子层和第二子层，所述第一子层、所述第二子层和所述第三子部构成所述支撑结构；其中，在平行于衬底平面的方向上，所述第一子层靠近所述电容孔形成为凸部，所述第二子层远离所述电容孔形成为凹部。
12.根据权利要求11所述的半导体结构的制造方法，其特征在于，形成贯穿所述堆叠结构并暴露所述衬底的初始电容孔，包括：
控制所述初始电容孔的开口位置，使得沿第一方向，所述第三子部与所述初始电容孔依次交替设置；和/或，
控制所述初始电容孔的开口位置，使得沿第二方向，所述第三子部与所述初始电容孔依次交替设置；其中，
所述第一方向与所述第二方向与所述衬底平面平行，且所述第一方向与所述第二方向垂直。
13.根据权利要求11所述的半导体结构的制造方法，其特征在于，形成贯穿所述堆叠结构并暴露所述衬底的初始电容孔，包括：
控制所述初始电容孔的开口位置，使得所述初始电容孔与所述第三子部之间具有预设距离；或者，
控制所述初始电容孔的开口位置，使得形成所述初始电容孔之后，部分所述第三子部的侧壁从所述初始电容孔内暴露。
14.根据权利要求11所述的半导体结构的制造方法，其特征在于，在形成所述电容孔之后，所述方法还包括：
在所述堆叠结构上方形成盖层；
在所述支撑结构的侧壁上连续的沉积导电材料形成下电极，包括：
在所述支撑结构的侧壁和所述盖层的侧壁上随形地形成下电极。
15.根据权利要求14所述的半导体结构的制造方法，其特征在于，在所述下电极的表面形成介质层，包括：
形成覆盖所述下电极的表面和所述盖层上表面的介质层；
刻蚀所述盖层和所述介质层，形成第三通孔；
在所述介质层的表面形成上电极，包括：
形成覆盖所述介质层表面并填充所述第三通孔的上电极。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211448767.1A CN118102862A (zh) | 2022-11-18 | 2022-11-18 | 一种半导体结构及其制造方法 |
| PCT/CN2023/089230 WO2024103628A1 (zh) | 2022-11-18 | 2023-04-19 | 半导体结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211448767.1A CN118102862A (zh) | 2022-11-18 | 2022-11-18 | 一种半导体结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118102862A true CN118102862A (zh) | 2024-05-28 |
Family
ID=91083736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211448767.1A Pending CN118102862A (zh) | 2022-11-18 | 2022-11-18 | 一种半导体结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN118102862A (zh) |
| WO (1) | WO2024103628A1 (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111755604B (zh) * | 2020-07-14 | 2021-12-28 | 福建省晋华集成电路有限公司 | 一种半导体器件制备方法 |
| CN114078773A (zh) * | 2020-08-13 | 2022-02-22 | 长鑫存储技术有限公司 | 电容器结构及其制作方法、存储器 |
| CN115312465A (zh) * | 2022-08-15 | 2022-11-08 | 长鑫存储技术有限公司 | 一种半导体结构的制备方法及半导体结构 |
-
2022
- 2022-11-18 CN CN202211448767.1A patent/CN118102862A/zh active Pending
-
2023
- 2023-04-19 WO PCT/CN2023/089230 patent/WO2024103628A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024103628A1 (zh) | 2024-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11587930B2 (en) | 3-D DRAM structures and methods of manufacture | |
| CN110931552B (zh) | 具有栅极绝缘层的半导体器件 | |
| US7576383B2 (en) | Capacitor having tapered cylindrical storage node and method for manufacturing the same | |
| US11610891B2 (en) | Semiconductor device including storage node electrode including step and method of manufacturing the semiconductor device | |
| US8822302B2 (en) | Methods of fabricating a storage node in a semiconductor device and methods of fabricating a capacitor using the same | |
| US10998318B2 (en) | Semiconductor memory device | |
| CN112071840A (zh) | 集成电路器件及其制造方法 | |
| TWI808570B (zh) | 半導體裝置 | |
| KR100646469B1 (ko) | 트렌치 커패시터 제작 방법, 메모리 셀 제작 방법, 트렌치커패시터 및 메모리 셀 | |
| US20240136286A1 (en) | Semiconductor devices including lower electrodes including inner protective layer and outer protective layer | |
| US6821837B2 (en) | Stack-film trench capacitor and method for manufacturing the same | |
| KR20230022322A (ko) | 반도체 소자 | |
| CN114078773A (zh) | 电容器结构及其制作方法、存储器 | |
| CN114121778B (zh) | 存储器及其制造方法 | |
| CN118102862A (zh) | 一种半导体结构及其制造方法 | |
| US20220344341A1 (en) | Semiconductor devices having air gaps | |
| CN113594098B (zh) | 半导体器件及其制备方法 | |
| US11723185B2 (en) | Capacitor structure, method for manufacturing same, and memory | |
| CN216563128U (zh) | 动态随机存取存储器 | |
| US20230006030A1 (en) | Semiconductor structure and manufacturing method thereof | |
| TW202339206A (zh) | 半導體裝置 | |
| CN116782757A (zh) | 一种半导体结构及其制造方法 | |
| CN116798996A (zh) | 电容器和包括其的dram器件 | |
| CN114597210A (zh) | 半导体结构及半导体结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |