CN110931552B - 具有栅极绝缘层的半导体器件 - Google Patents

具有栅极绝缘层的半导体器件 Download PDF

Info

Publication number
CN110931552B
CN110931552B CN201910489932.XA CN201910489932A CN110931552B CN 110931552 B CN110931552 B CN 110931552B CN 201910489932 A CN201910489932 A CN 201910489932A CN 110931552 B CN110931552 B CN 110931552B
Authority
CN
China
Prior art keywords
gate
insulating layer
layer
gate insulating
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910489932.XA
Other languages
English (en)
Other versions
CN110931552A (zh
Inventor
南奇亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110931552A publication Critical patent/CN110931552A/zh
Application granted granted Critical
Publication of CN110931552B publication Critical patent/CN110931552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开提供了具有栅极绝缘层的半导体器件。一种半导体器件包括：栅极沟槽；上栅极绝缘层，在栅极沟槽的上部区域的内表面上；下栅极绝缘层，在栅极沟槽的下部区域的内表面和下表面上并且连接到上栅极绝缘层；第一栅极阻挡层，在下栅极绝缘层的内侧上；栅电极，在第一栅极阻挡层的内侧上并配置为填充栅极沟槽的下部区域；以及栅极掩埋部分，在栅电极上。下栅极绝缘层的上端的内周边的直径大于上栅极绝缘层的下端的内周边的直径。

Description

具有栅极绝缘层的半导体器件
技术领域
与示例实施方式一致的器件涉及一种具有栅极绝缘层的半导体器件。
背景技术
由于对紧凑和重量轻的半导体器件的需求，半导体器件的电路图案正在减小尺寸，例如小型化。因此，已经提出掩埋单元阵列晶体管(BCAT)结构，其中栅电极形成在半导体基板中以便增大晶体管的沟道长度。然而，当图案随着设计规则的减小而在尺寸上进一步减小时，栅电极的尺寸减小，因此栅极电阻会增大。
发明内容
发明构思的示例实施方式针对于提供一种半导体器件，该半导体器件在栅极沟槽的内壁上具有上栅极绝缘层和下栅极绝缘层，其中下栅极绝缘层的上端的内径大于上栅极绝缘层的下端的内径。
根据一些示例实施方式，提供一种半导体器件，该半导体器件包括：基板，包括上表面；栅极沟槽，在基板的上表面处，栅极沟槽包括上部区域和下部区域，栅极沟槽的上部区域包括第一内表面，栅极沟槽的下部区域包括第二内表面和下表面；上栅极绝缘层，在第一内表面上；下栅极绝缘层，在第二内表面和下表面上，下栅极绝缘层连接到上栅极绝缘层；第一栅极阻挡层，在下栅极绝缘层的第一内侧上；栅电极，在第一栅极阻挡层的第二内侧上，该栅电极填充栅极沟槽的下部区域；栅极掩埋部分，在栅电极上；以及栅极覆盖层，在栅极掩埋部分上。下栅极绝缘层的上端的内周边的直径大于上栅极绝缘层的下端的内周边的直径。
根据一些示例实施方式，提供一种半导体器件，该半导体器件包括：基板，包括上表面；栅极沟槽，在基板的上表面处，该栅极沟槽包括上部区域和下部区域，上部区域包括第一内表面，下部区域包括第二内表面；上栅极绝缘层，在栅极沟槽的上部区域的第一内表面上；下栅极绝缘层，在a)栅极沟槽的下部区域的第二内表面上和在b)栅极沟槽的下部区域的下表面上，下栅极绝缘层连接到上栅极绝缘层；第一栅极阻挡层，在下栅极绝缘层的内侧上；栅电极，在第一栅极阻挡层的内侧上，该栅电极填充栅极沟槽的下部区域；栅极掩埋部分，在栅电极上；以及栅极覆盖层，在栅极掩埋部分上。第一栅极阻挡层的上端的外周边的直径大于栅极掩埋部分的下表面的直径。
根据一些示例实施方式，提供一种半导体器件，该半导体器件包括：基板，包括有源区；栅极沟槽，配置为在基板的上表面处在一个方向上延伸；上栅极绝缘层，在栅极沟槽的上部区域的内表面上；下栅极绝缘层，在a)栅极沟槽的下部区域的内表面上和在b)栅极沟槽的下部区域的下表面上，下栅极绝缘层连接到上栅极绝缘层；第一栅极阻挡层，在下栅极绝缘层的内侧上；栅电极，在第一栅极阻挡层的内侧上，该栅电极配置为填充栅极沟槽的下部区域；第二栅极阻挡层；栅极掩埋部分，第二栅极阻挡层和栅极掩埋部分依次堆叠在栅电极上；以及在栅极掩埋部分上的栅极覆盖层。上栅极绝缘层和下栅极绝缘层在有源区中，第一栅极阻挡层的上端位于与栅电极的上表面相同的水平面处，第二栅极阻挡层的下表面位于与上栅极绝缘层的下端相同的水平面处，并且下栅极绝缘层的上端的内周边的直径大于上栅极绝缘层的下端的内周边的直径。
附图说明
图1是根据发明构思的一些示例实施方式的半导体器件的平面图；
图2是沿着图1的线A-A'截取的垂直剖视图；
图3是示出根据发明构思的一些示例实施方式的栅极沟槽的一部分的放大图；
图4至图12是根据发明构思的一些示例实施方式的栅极沟槽的放大图；以及
图13至图24是根据发明构思的一些示例实施方式的制造半导体器件中使用的栅极沟槽的方法的放大图。
具体实施方式
图1是根据发明构思的示例实施方式的半导体器件的平面图。图2是沿着图1的线A-A'截取的垂直剖视图。
参照图1和图2，基板102的有源区104可以由器件隔离层106限定。基板102可以包括半导体材料。例如，基板102可以是硅基板、锗基板、硅锗基板和/或绝缘体上硅(SOI)基板，或者可以包括硅基板、锗基板、硅锗基板和/或绝缘体上硅(SOI)基板。基板102可以包括杂质；例如，基板102可以用硼轻掺杂，并可以具有P型导电性；然而，发明构思不限于此。
有源区104可以具有在方向D1上伸长的条形，并且有源区104可以以规则的间隔设置以彼此隔离。例如，有源区104可以在方向D1上彼此平行地设置。方向D1可以对应于一方向，该方向相对于基板102的表面的X轴和Y轴成一角度。例如，方向D1可以对应于与X轴成约70度的角度；然而，发明构思不限于此。杂质区110a和110b可以设置在有源区104中。杂质区110a和110b可以具有N型导电类型，并可以掺杂/注入有磷(P)和/或砷(As)；然而，发明构思不限于此。器件隔离层106可以具有浅沟槽隔离(STI)结构并可以包括绝缘材料。例如，器件隔离层106可以包括硅氧化物(SiO2)。可以使用光刻工艺来图案化和蚀刻基板102以通过蚀刻出用于形成器件隔离层106的空间来形成有源区104，并且器件隔离层106可以使用诸如旋涂电介质沉积(SOD沉积)和/或高密度等离子体沉积(HDP沉积)的工艺用硅氧化物层填充用于形成器件隔离层106的空间而形成；然而，发明构思不限于此。
栅极沟槽108可以形成在基板102的上表面处并形成为具有从基板102的上表面起的预定(或者替换地，可变的)深度(见图3)。栅极沟槽108可以形成为与有源区104交叉，并可以在X轴方向上延伸。例如，两个栅极沟槽108可以设置为与一个有源区104交叉。当在平面图中观看时，交叉的角度可以为约70度；然而，发明构思不限于此。栅极沟槽108可以设置为在Y轴方向上彼此间隔开一距离，例如由对应于半导体器件100的制造工艺的设计规则的节距确定的距离。栅极沟槽108的一部分可以与器件隔离层106交叉，并且形成在器件隔离层106中的栅极沟槽108可以形成得比形成于有源区104中的栅极沟槽108更深。
杂质区110a和110b可以设置在有源区104的不与栅极沟槽108交叉的上部上。杂质区110a和110b可以通过对基板102的上表面掺入诸如As和/或P的杂质而形成。杂质区110a和110b的下端可以位于比栅极沟槽108的下端更高的水平面处。杂质区110a可以对应于源极区，杂质区110b可以对应于漏极区。阱区(未示出)可以通过用诸如硼(B)的掺杂杂质注入基板102来形成。阱区可以具有与杂质区110a和110b相反的导电类型。结可以形成在阱区与杂质区110a和110b之间。杂质区110a和110b的下端可以对应于杂质区110a和110b与阱区之间的结。
上栅极绝缘层112、下栅极绝缘层114、栅极结构和栅极覆盖层130可以设置在与有源区104交叉的栅极沟槽108内部(见图3)。栅极结构可以包括第一栅极阻挡层122、栅电极124、第二栅极阻挡层126和栅极掩埋部分128。栅极沟槽108的与器件隔离层106交叉的部分可以不包括上栅极绝缘层112和下栅极绝缘层114。栅电极124可以在X轴方向上沿着栅极沟槽108延伸。栅电极124可以被称为字线，并可以对应于半导体器件100的行。上栅极绝缘层112和下栅极绝缘层114可以对应于半导体器件100的栅极电介质。
第一绝缘图案132可以设置在基板102的上表面上。第一绝缘图案132可以覆盖栅极覆盖层130的上表面。第一绝缘图案132可以包括硅氧化物(SiO2)、硅氮化物(Si3N4)、硅氮氧化物或其组合，并可以形成为单层或多层。第一绝缘图案132可以用化学气相沉积(CVD)工艺诸如等离子体增强化学气相沉积(PECVD)工艺形成；然而，发明构思不限于此。
位线接触插塞DC可以设置在杂质区110a上以穿过第一绝缘图案132。基板102的上表面可以是凹陷的，使得位线接触插塞DC的下表面位于比基板102的上表面低的水平面处。位线接触插塞DC可以具有比杂质区110a的水平宽度大的水平宽度，并可以电连接到杂质区110a。位线接触插塞DC可以包括导电材料，并可以包括例如多晶硅(例如掺杂的多晶硅)、金属和/或金属硅化物。
位线结构BLS可以包括堆叠(例如顺序堆叠)在位线接触插塞DC上的位线BL和第二绝缘图案144。位线结构BLS可以在Y轴方向上延伸，Y轴方向是与栅电极124交叉的方向。位线BL可以包括第一导电图案140和设置在第一导电图案140上的第二导电图案142。第一导电图案140可以包括掺杂的多晶硅，第二导电图案142可以包括钨(W)、铝(Al)、铜(Cu)、镍(Ni)和钴(Co)中的至少一种。第二绝缘图案144可以设置在第二导电图案142上并可以包括硅氮化物和/或硅氮氧化物。
位线间隔物146可以形成在位线接触插塞DC的侧表面和位线结构BLS的侧表面上，并可以是彼此面对的一对结构而使位线接触插塞DC和位线结构BLS插设在该对结构之间。位线间隔物146可以具有单层或多层的结构，并可以包括硅氧化物、硅氮化物和/或硅氮氧化物。位线间隔物146还可以在其中包括气隙；然而，发明构思不限于此。
存储节点接触BC可以设置在位线BL之间并可以在有源区104的两端上。存储节点接触BC可以形成为穿过第一绝缘图案132并可以电连接到杂质区110b。存储节点接触BC的上表面可以位于比第一绝缘图案132的上表面高的水平面处。存储节点接触BC可以包括多晶硅，例如掺杂的多晶硅。
第三绝缘图案148可以在第一绝缘图案132上设置在存储节点接触BC之间。第三绝缘图案148可以使存储节点接触BC彼此电绝缘。第三绝缘图案148的上表面可以位于比存储节点接触BC的上表面高的水平面处。第三绝缘图案148可以包括例如SiBCN、SiCN、SiOCN和SiN中的任何一种；然而，发明构思不限于此。第三绝缘图案148可以利用CVD工艺诸如PECVD工艺形成；然而，发明构思不限于此。
阻挡图案150可以设置在存储节点接触BC和第三绝缘图案148上，并且着陆焊盘LP可以设置在阻挡图案150上。尽管没有示出，但是金属硅化物可以设置在阻挡图案150和存储节点接触BC之间。阻挡图案150可以在形成着陆焊盘LP的工艺中保护存储节点接触BC。阻挡图案150可以包括TiN、Ti/TiN、TiSiN、TaN和/或WN。着陆焊盘LP可以包括钨。阻挡图案150可以利用物理气相沉积(PVD)工艺和/或CVD工艺形成。着陆焊盘LP可以用PVD工艺和/或CVD工艺形成。
第四绝缘图案152可以设置在着陆焊盘LP之间。第四绝缘图案152的下端可以连接到第三绝缘图案148以穿过阻挡图案150。第四绝缘图案152的上表面可以位于与着陆焊盘LP的上表面相同的水平面处。第四绝缘图案152可以在X轴方向上和在Y轴方向上分隔着陆焊盘LP并可以使着陆焊盘LP彼此电绝缘。第四绝缘图案152可以通过使着陆焊盘LP的上表面凹陷并用绝缘材料填充凹陷部分而形成。第四绝缘图案152可以包括硅氧化物、硅氮化物和/或硅氮氧化物；然而，发明构思不限于此。第四绝缘图案152可以用CVD工艺形成。
电容器160可以设置在着陆焊盘LP上。电容器160可以在X轴方向上和/或在Y轴方向上与存储节点接触BC未对准。电容器160可以包括下电极162、电介质膜164和上电极166。蚀刻停止膜168可以设置在电容器160之间。下电极162可以具有圆筒形状，但是发明构思不限于此，下电极162可以具有柱形状。下电极162可以电连接到着陆焊盘LP并可以包括金属诸如Ti或W、金属氮化物诸如TiN或WN等；然而，发明构思不限于此。电介质膜164可以共形地设置在下电极162的表面和蚀刻停止膜168的表面上，并可以覆盖例如下电极162的上表面和侧表面以及蚀刻停止膜168的上表面。电介质膜164可以包括具有高介电常数的金属氧化物，诸如铪氧化物(HfOx)、锆氧化物(ZrOx)和/或类似物。电介质膜164可以利用CVD工艺和/或原子层沉积(ALD)工艺形成；然而，发明构思不限于此。上电极166可以设置在电介质膜164上并可以包括金属诸如Ti、W、Ta或Ru、金属氮化物诸如WN或TaN、和/或类似物。蚀刻停止膜168可以设置在第四绝缘图案152上并可以使电容器160彼此电绝缘。蚀刻停止膜168可以包括硅氮化物和/或硅氮氧化物。
图3是示出根据发明构思的示例实施方式的栅极沟槽的一部分的放大图。图3-图12对应于图2的区域R。
参照图3，半导体器件100可以包括设置在栅极沟槽108中的上栅极绝缘层112、下栅极绝缘层114、第一栅极阻挡层122、栅电极124、第二栅极阻挡层126、栅极掩埋部分128和栅极覆盖层130。
上栅极绝缘层112和下栅极绝缘层114可以形成在栅极沟槽108的内壁上并可以包括硅氧化物。上栅极绝缘层112可以通过执行CVD工艺和硅氧化工艺(诸如原位蒸汽发生(ISSG))来形成，将在下面参照图16更详细地描述。下栅极绝缘层114可以通过硅氧化工艺诸如ISSG氧化形成，将在下面参照图16更详细地描述。
下栅极绝缘层114的上端的内径可以大于上栅极绝缘层112的下端的内径。下栅极绝缘层114的上端可以接触上栅极绝缘层112的下端。在一些示例实施方式中，下栅极绝缘层114的上端的外径可以大于上栅极绝缘层112的下端的外径。台阶可以在栅极沟槽108的内侧形成在上栅极绝缘层112和下栅极绝缘层114之间。在一些示例实施方式中，台阶可以在栅极沟槽108的外侧形成在上栅极绝缘层112和下栅极绝缘层114之间。上栅极绝缘层112和下栅极绝缘层114可以一体地形成，例如同时形成。
由于半导体器件的尺寸的减小，栅极沟槽的宽度和栅极沟槽之间的间隙变得更窄并且用栅电极填充的空间变得更小，从而导致增大栅极电阻的问题。然而，在根据发明构思的半导体器件100中，栅极沟槽108的下部区域108b可以形成得相对宽以确保用栅电极124填充的空间，因此可以防止或减少栅极电阻增大的发生可能性。
在下文，栅极沟槽108的上部区域108a可以指上栅极绝缘层112所在的部分。栅极沟槽108的下部区域108b可以是栅极沟槽108的除了上部区域108a之外的部分并可以指下栅极绝缘层114所在的部分。
第一栅极阻挡层122可以设置在下栅极绝缘层114上。第一栅极阻挡层122可以设置在栅电极124和下栅极绝缘层114之间并可以位于栅极沟槽108的下部区域108b中。第一栅极阻挡层122可以改善栅电极124的粘附性并防止或减少金属材料的扩散。此外，当钨(W)用于栅电极124时，第一栅极阻挡层122可以防止或减少作为钨的前体的六氟化钨(WF6)气体与硅氧化物之间的反应。例如，第一栅极阻挡层122可以包括钛氮化物(TiN)和/或钽氮化物(TaN)。
栅电极124可以设置在第一栅极阻挡层122上。栅电极124可以填充栅极沟槽108的下部区域108b。栅电极124的上表面可以位于与第一栅极阻挡层122的上表面相同的水平面处并可以位于上栅极绝缘层112下面。栅电极124可以包括金属诸如钨和/或铜。栅电极124可以用CVD工艺、PVD工艺或适合于用金属诸如钨和/或铜填充沟槽的任何工艺来形成。
第二栅极阻挡层126可以设置在栅电极124和栅极掩埋部分128之间。此外，第二栅极阻挡层126可以与上栅极绝缘层112的内壁接触并可以设置在栅极沟槽108的上部区域108a中。第二栅极阻挡层126的一部分可以与第一栅极阻挡层122接触。第二栅极阻挡层126可以形成为具有小的厚度。第二栅极阻挡层126可以防止或减少钨和多晶硅由于从多晶硅到钨的相互扩散而反应以形成WSix。第二栅极阻挡层126可以包括钛氮化物(TiN)、钽氮化物(TaN)和/或钨氮化物(WN)。在某些实施方式中，第二栅极阻挡层126可以被省略。
栅极掩埋部分128可以设置在第二栅极阻挡层126和栅极覆盖层130之间。栅极掩埋部分128可以具有低的功函数并可以包括例如具有低的功函数的n+掺杂的多晶硅。
通常，随着栅极沟槽108的宽度减小，有源区104之间的距离减小，因此可能产生栅极诱导漏极泄漏(GIDL)电流。GIDL电流会影响半导体器件100的刷新性能。然而，在根据发明构思的半导体器件100中，位于栅电极124之上的靠近有源区104的栅极掩埋部分128可以包括具有低的功函数的n+掺杂的多晶硅，因此可以减少或防止GIDL。结果，可以提高存储器的刷新速度，并因此可以实现以高速度操作的半导体器件。
栅极覆盖层130可以设置在栅极掩埋部分128上。栅极覆盖层130可以填充栅极沟槽108的上部区域108a。栅极覆盖层130的上表面可以位于与基板102的上表面相同的水平面处。栅极覆盖层130可以包括硅氮化物、硅氮氧化物或其组合。
图4至图12是根据发明构思的一些示例实施方式的栅极沟槽的放大图。
参照图4，半导体器件200可以包括第二栅极阻挡层226。第二栅极阻挡层226可以包括底部226a和侧部226b。底部226a可以设置在栅电极124上，侧部226b可以设置在上栅极绝缘层112和栅极掩埋部分128之间并可以与底部226a接触。侧部226b的上表面可以位于与栅极掩埋部分128的上表面相同的水平面处。底部226a和侧部226b可以一体地形成，即同时形成。在用于形成栅极掩埋部分128的工艺中，阻挡材料可以形成在栅极沟槽108的内壁上以及在栅电极124上，栅极掩埋部分128可以沉积在阻挡材料上，然后第二栅极阻挡层226可以通过回蚀刻工艺形成。
参照图5，半导体器件300可以包括功函数调整层326。功函数调整层326可以包括底部326a和侧部326b。底部326a可以设置在第二栅极阻挡层126上，侧部326b可以设置在上栅极绝缘层112和栅极掩埋部分128之间并可以与底部326a接触。侧部326b的上表面可以位于与栅极掩埋部分128的上表面相同的水平面处。底部326a和侧部326b可以一体地形成。
参照图6，半导体器件400可以包括功函数调整层426。功函数调整层426可以设置在上栅极绝缘层112和栅极掩埋部分128之间。功函数调整层426的上端可以位于与栅极掩埋部分128的上表面相同的水平面处，并且功函数调整层426的下端可以与第二栅极阻挡层126接触。
如图5和图6所示，功函数调整层326和426可以至少设置在栅极掩埋部分128的侧表面上，例如设置在栅极掩埋部分128的侧表面和下表面上或者仅设置在栅极掩埋部分128的侧表面上。功函数调整层326和426可以包括金属、金属氮化物和/或金属碳化物诸如Ti、TiN、TiAlN、TiAlC、TiAlCN、TiSiCN、Ta、TaN、TaAlN、TaAlCN、TaSiCN和/或类似物。由于功函数调整层326和426具有相对低的功函数，所以功函数调整层326和426可以设置在栅极掩埋部分128的侧表面和下表面上或者仅设置在栅极掩埋部分128的侧表面上，因此可以防止GIDL。
参照图7，半导体器件500可以包括第二栅极阻挡层526。第二栅极阻挡层526可以设置在栅极沟槽108的下部区域108b中。例如，第二栅极阻挡层526可以位于栅电极124和栅极掩埋部分128之间并可以与第一栅极阻挡层122的内壁接触。第二栅极阻挡层526可以通过对栅电极124执行离子注入工艺来形成。在一些示例实施方式中，栅电极124可以包括钨，第二栅极阻挡层526可以包括钨氮化物。如图20中更详细地示出的，可以对凹陷的栅电极124执行氮化物离子注入工艺，例如包括将氮化物浅注入到凹陷的栅电极124中的氮化物离子注入工艺。第二栅极阻挡层526可以使用离子注入工艺从以上的栅电极124形成。
参照图8，半导体器件600可以包括第一栅极阻挡层122和第二栅极阻挡层626。第一栅极阻挡层122可以包括位于其上部的突起622，并且突起622可以位于栅极沟槽108的上部区域108a中。第二栅极阻挡层626可以设置在栅极沟槽108的上部区域108a中。例如，第二栅极阻挡层626可以位于栅电极124和栅极掩埋部分128之间并可以与第一栅极阻挡层122的侧表面接触。
在下面将更详细描述的凹陷工艺(见图19)中，第一栅极阻挡层122的部分和栅电极124的部分可以位于栅极沟槽108的上部区域108a中。之后，第二栅极阻挡层626可以通过对栅电极124的位于栅极沟槽108中的部分执行离子注入工艺而形成。栅电极124可以凹陷使得栅电极124的该部分保留在栅极沟槽108的上部区域108a中，因此被转变为第二栅极阻挡层626的栅电极124的量可以通过离子注入工艺补偿。利用以上方法，填充栅极沟槽108的内部的栅电极124的量增加，因此可以防止栅极电阻的增大和/或可以减小栅极电阻。
参照图9，半导体器件700可以包括第一栅极阻挡层122。第一栅极阻挡层122可以包括在其上端处的突起722。突起722可以位于栅极沟槽108的下部区域108b中。第二栅极阻挡层126可以设置在栅极沟槽108的下部区域108b中。例如，第二栅极阻挡层126可以位于栅电极124和栅极掩埋部分128之间并可以与突起722的侧表面接触。
在下面将描述的沉积工艺(见图18)中，第一栅极阻挡层122可以共形地沉积在上栅极绝缘层112的内侧和下栅极绝缘层114的内侧。第一栅极阻挡层122的上部的一部分可以通过凹陷工艺去除，并且可以形成具有突起722的第一栅极阻挡层122。
参照图10，半导体器件800可以包括上栅极绝缘层812和813、下栅极绝缘层814和815、以及栅极掩埋部分828。上栅极绝缘层812和上栅极绝缘层813可以在其剖视图中具有不同的高度。例如，上栅极绝缘层812的下端可以位于比上栅极绝缘层813的下端高的水平面处。下栅极绝缘层814和下栅极绝缘层815可以在其剖视图中具有不同的高度。例如，下栅极绝缘层814的上端可以位于比下栅极绝缘层815的上端高的水平面处。第一栅极阻挡层122的上表面和第二栅极阻挡层126的上表面可以位于与下栅极绝缘层815的上表面相同的水平面处。栅极掩埋部分828可以填充栅极沟槽108的在第一栅极阻挡层122、第二栅极阻挡层126与栅极覆盖层130之间的部分。栅极掩埋部分828可以包括向外突出的突起829。在下面将更详细描述的蚀刻工艺(见图15)中，可以不对称地蚀刻位于栅极沟槽108的内壁处的绝缘层。之后，可以执行氧化工艺以形成如图10所示的具有不同高度的上栅极绝缘层812和813以及下栅极绝缘层814和815。
参照图11，半导体器件900可以包括栅电极924和第二栅极阻挡层126。栅电极924的上表面可以位于比第一栅极阻挡层122的上端高的水平面处。第二栅极阻挡层126可以包括突起926。突起926可以沿着第二栅极阻挡层126的外周边形成。突起926可以与上栅极绝缘层112的内表面和栅电极924的外表面接触。此外，突起926可以与第一栅极阻挡层122的上端接触。
图12示出根据示例实施方式的上栅极绝缘层112a，其对应于图3的半导体器件100的上栅极绝缘层112。上栅极绝缘层112a的厚度T1可以小于下栅极绝缘层114的厚度T2。在栅极沟槽108内形成第一栅极阻挡层122、栅电极124、第二栅极阻挡层126以及栅极掩埋部分128的工艺中，凹陷工艺可以被执行多次。上栅极绝缘层112的与其侧表面相邻的部分可以通过凹陷工艺而蚀刻，因此所形成的上栅极绝缘层112a可以形成为具有比下栅极绝缘层114的厚度小的厚度。
图13至图16和图18至图21是用于描述根据发明构思的一些示例实施方式的制造半导体器件100的方法的根据工艺顺序示出的剖视图。
参照图13，掩模图案107可以形成在基板102的上表面上。掩模图案107可以暴露将被蚀刻的杂质区110a和110b。栅极沟槽108可以通过沿着掩模图案107蚀刻有源区104、杂质区110a和110b以及器件隔离层106(见图2)而形成。栅极沟槽108可以具有在X轴方向上延伸的形状。掩模图案107可以包括硅氧化物、硅氮化物或其组合，并可以形成为单层或多层。掩模图案107可以使用小于或等于248nm的光波长由深紫外(DUV)光刻工艺形成。掩模图案107可以用浸没式光刻工艺形成。掩模图案107可以用双图案化技术(DPT)或四重图案化技术(QPT)形成；然而，发明构思不限于此。栅极沟槽108的上端的水平宽度W1可以在从28.5至31.5nm的范围内。当水平宽度W1小于28.5nm时，栅电极124不能充分地填充栅极沟槽108，因此栅极电阻会增大。当水平宽度W1大于31.5nm时，杂质区110a和110b之间的间隙变得较窄，因此泄漏电流会增加，减小半导体器件的刷新时间。
参照图14，绝缘层111a可以沉积在掩模图案107的表面和栅极沟槽108的表面上。绝缘层111a可以通过诸如CVD工艺、ALD工艺、等离子体增强ALD(PEALD)工艺和/或类似工艺的工艺形成。在一些示例实施方式中，绝缘层111a可以通过CVD工艺沉积。在栅极沟槽108的下部处的绝缘层111a的厚度可以小于在栅极沟槽108的上部处的绝缘层111a的厚度。例如，绝缘层111a可以从栅极沟槽108的上部到栅极沟槽108的下部变得更薄。所沉积的绝缘层111a的厚度可以在从(例如在栅极沟槽108的底部附近)至/>(例如在栅极沟槽108的顶部附近)的范围内。
参照图15，可以蚀刻绝缘层111a的一部分。绝缘层111a可以通过湿蚀刻工艺(例如使用缓冲氟化氢(BHF)的湿蚀刻工艺)或干蚀刻工艺去除。例如，可以使用反应离子蚀刻(RIE)工艺。由于在栅极沟槽108的下部处的绝缘层111a的厚度小于在栅极沟槽108的上部处的绝缘层111a的厚度，所以在栅极沟槽108的下部处的绝缘层111a可以被完全去除。在绝缘层111a的该部分被去除之后剩余的绝缘层111可以位于栅极沟槽108的上部区域108a中。
参照图16，可以形成上栅极绝缘层112和下栅极绝缘层114。上栅极绝缘层112和下栅极绝缘层114可以通过氧化工艺形成，基板102中包含的硅通过该氧化工艺被氧化。参照图2，上栅极绝缘层112和下栅极绝缘层114可以形成在基板102的有源区104中。上栅极绝缘层112和下栅极绝缘层114可以不形成在不含硅的器件隔离层106内。
在一些示例实施方式中，氧化工艺可以是ISSG氧化工艺。ISSG氧化工艺是通过将半导体基板装载到热处理腔室中、然后将含氢气体和含氧气体供应到热处理腔室中来引起自由基氧化反应的工艺。含氢气体可以包括H2气体、CH4气体或NH3气体。含氧气体可以包括O2或N2O。由于自由基氧化工艺在低的温度形成氧化物膜，所以热应力低。此外，由于自由基氧的反应性对氧化物膜的生长具有主要影响，所以无论晶体取向如何，都可以表现出硅氧化物的均一的生长速率。
上栅极绝缘层112和下栅极绝缘层114可以通过氧化工艺形成在栅极沟槽108内。下栅极绝缘层114的上端的内周边的直径可以大于上栅极绝缘层112的下端的内周边的直径。下栅极绝缘层114的上端的外径可以大于上栅极绝缘层112的下端的外径。台阶可以形成在上栅极绝缘层112的内侧和下栅极绝缘层114的内侧之间。此外，台阶可以形成在上栅极绝缘层112的外侧和下栅极绝缘层114的外侧之间。下栅极绝缘层114的厚度可以在从至/>的范围内。下栅极绝缘层114的高度Hb与上栅极绝缘层112的高度Ha的比率可以在从1：0.95至1：0.98的范围内。当该比率小于1：0.95时，栅电极124不能充分地填充栅极沟槽108的内侧，因此栅极电阻会增大。此外，当该比率大于1：0.98时，栅电极124与杂质区110a和110b的每个之间的距离会减小，因此GIDL电流会增大。此外，第一栅极阻挡层122的上端的外周边的直径可以大于栅极掩埋部分128的下表面的直径。
图17是用于描述根据发明构思的示例实施方式的下栅极绝缘层的概念图。
图17示出通过氧化工艺在形成于有源区104中的栅极沟槽108的表面上形成氧化物。表面S0表示在被氧化之前的栅极沟槽108的表面，表面S1表示通过氧化工艺形成的下栅极绝缘层114的表面，表面S2表示当硅氧化物沉积在栅极沟槽108上时硅氧化物的表面。在图17中，氧化物被示出为在向右方向上沉积。下栅极绝缘层114可以包括外部氧化物114a和内部氧化物114b。外部氧化物114a可以形成在栅极沟槽108的向外方向上，内部氧化物114b可以形成在栅极沟槽108的向内方向上。外部氧化物114a可以形成得比内部氧化物114b厚，并且内部氧化物114b的水平宽度与外部氧化物114a的水平宽度的比率可以是例如46：54的比率。表面S1可以定位得比表面S2更靠近表面S0。例如，在通过氧化工艺形成栅极沟槽108的情况下，与通过沉积硅氧化物形成栅极沟槽108的情况相比，栅极沟槽108的下部区域108b的内部空间可以变宽。栅极沟槽108的水平宽度可以通过氧化工艺增加约1至2nm。由于内部空间变宽，所以要填充的栅电极124的量增加，因此可以防止或减少栅极电阻增大的发生可能性。
参照图18，第一栅极阻挡层121和栅电极123可以填充栅极沟槽108的内侧。第一栅极阻挡层121可以共形地形成在栅极沟槽108的表面上。栅电极123可以形成在第一栅极阻挡层121上以填充栅极沟槽108中的剩余空间。第一栅极阻挡层121和栅电极123可以通过CVD工艺和/或ALD工艺形成。
参照图19，第一栅极阻挡层121和栅电极123可以被凹陷。在一些示例实施方式中，凹陷工艺可以通过回蚀刻工艺进行，并且在一些示例实施方式中，在进行凹陷工艺之前可以进行平坦化工艺，诸如化学机械平坦化(CMP)工艺。第一栅极阻挡层122的凹陷的上端和栅电极124的凹陷的上表面可以位于相同的水平面处。第一栅极阻挡层122可以设置在栅极沟槽108的下部区域108b中，并且在一些示例实施方式中，第一栅极阻挡层122的一部分可以设置在栅极沟槽108的上部区域108a中。栅电极124可以设置在栅极沟槽108的下部区域108b中。
第一栅极阻挡层122可以包括钛氮化物(TiN)或钽氮化物(TaN)。栅电极124可以包括金属诸如钨和/或铜。
回蚀刻工艺可以包括湿蚀刻工艺。在湿蚀刻工艺中，可以使用包括第一蚀刻剂和第二蚀刻剂的蚀刻溶液，该第一蚀刻剂主要去除栅电极124，该第二蚀刻剂主要去除第一栅极阻挡层122。例如，湿蚀刻工艺可以包括执行其中使用包括第一蚀刻剂的蚀刻溶液的第一蚀刻工艺、然后继续执行其中使用包括第二蚀刻剂的蚀刻溶液的第二蚀刻工艺。第一蚀刻剂可以包括水、过氧化氢(H2O2)和/或铵(NH4)。第二蚀刻剂可以包括水、硫酸(H2SO4)、过氧化氢(H2O2)和/或铵(NH4)。
参照图20，第二栅极阻挡层126可以形成在栅电极124上。第二栅极阻挡层126可以设置在栅极沟槽108的上部区域108a中，并且第二栅极阻挡层126的一部分可以与第一栅极阻挡层122接触。第二栅极阻挡层126可以沉积在栅电极124上，然后可以通过经由凹陷工艺被蚀刻而形成。在一些示例实施方式中，第二栅极阻挡层126可以通过将离子(诸如氮离子)注入到栅电极124的上表面中而形成。在一些示例实施方式中，在形成栅电极124使得栅电极124的一部分位于栅极沟槽108的上部区域108a中之后，第二栅极阻挡层126可以通过将离子注入到栅电极124的位于栅极沟槽108的上部区域108a中的部分而形成。第一栅极阻挡层122可以包括钛氮化物(TiN)、钽氮化物(TaN)和/或钨氮化物(WN)。
参照图21，栅极掩埋部分128和栅极覆盖层130可以形成在第二栅极阻挡层126上。栅极掩埋部分128和栅极覆盖层130可以通过CVD工艺和/或ALD工艺形成，并可以设置在栅极沟槽108的上部区域108a中。栅极掩埋部分128可以在被沉积之后凹陷使得栅极掩埋部分128的上表面位于比栅极沟槽108的上端低的水平面处。栅极覆盖层130可以沉积在栅极掩埋部分128上以完全填充栅极沟槽108。栅极覆盖层130的上表面可以通过平坦化工艺诸如CMP工艺而位于与栅极沟槽108的上端相同的水平面处。栅极掩埋部分128可以包括具有低的功函数的材料，并可以包括例如n+掺杂的多晶硅。栅极覆盖层130可以包括硅氮化物、硅氮氧化物、硅氧化物、硅碳氮化物、硅碳氮氧化物或其组合。
如图13至图16和图18至图21所示，形成栅电极124的工艺可以使填充有栅电极124的栅极沟槽108的下部区域108b变宽，因此可以防止栅极电阻的增大。根据上述方法，由于主要仅栅极沟槽108的下部区域108b变宽，所以即使在应用现有设计规则时也可以改善栅电极124。
图22至图24是用于描述根据发明构思的一些示例实施方式的制造半导体器件的方法的根据工艺顺序示出的剖视图。
参照图13和图22，掩模图案107可以形成在基板102的上表面上。掩模图案107可以暴露将被蚀刻的杂质区110a和110b。栅极沟槽109'可以形成在从基板102的上表面起的预定深度处。
参照图23，绝缘层113a可以形成在掩模图案107的上表面和侧表面以及栅极沟槽109'的内壁上。绝缘层113a可以包括硅氧化物。绝缘层113a可以通过诸如CVD工艺和/或ALD工艺等的工艺沉积。
参照图24，基板102可以被再次蚀刻以形成栅极沟槽109。首先，绝缘层113a的一部分可以通过蚀刻工艺去除以形成绝缘层113。绝缘层113可以位于栅极沟槽109的侧壁处。之后，如以上参照图16所述的，上栅极绝缘层112和下栅极绝缘层114可以通过硅氧化工艺形成。如图22至图24所示，栅极沟槽109可以通过执行蚀刻工艺两次来形成，因此可以容易地控制上栅极绝缘层112的高度。
根据发明构思的示例实施方式，下栅极绝缘层的下端的内径大于上栅极绝缘层的下端的内径，因此用栅电极填充的空间变宽。因此，可以防止或降低栅极电阻增大的发生可能性。
尽管已经参照附图描述了发明构思的实施方式，但是本领域普通技术人员应当理解，在不脱离发明构思的范围且不改变其本质特征的情况下，可以进行各种修改。因此，上述实施方式应当被认为仅是描述性的，而不是为了限制的目的。
本申请要求于2018年9月19日提交的韩国专利申请第10-2018-0112421号的优先权，其公开内容通过引用整体地结合于此。

Claims (20)

1.一种半导体器件，包括：
基板，包括上表面；
栅极沟槽，在所述基板的所述上表面处，所述栅极沟槽包括上部区域和下部区域，
所述栅极沟槽的所述上部区域包括第一内表面，
所述栅极沟槽的所述下部区域包括第二内表面和下表面；
上栅极绝缘层，在所述第一内表面上；
下栅极绝缘层，在所述第二内表面和所述下表面上，所述下栅极绝缘层连接到所述上栅极绝缘层；
第一栅极阻挡层，在所述下栅极绝缘层的第一内侧上；
栅电极，在所述第一栅极阻挡层的第二内侧上，所述栅电极填充所述栅极沟槽的所述下部区域；以及
栅极掩埋部分，在所述栅电极上，
其中所述下栅极绝缘层的上端的内周边的直径大于所述上栅极绝缘层的下端的内周边的直径。
2.如权利要求1所述的半导体器件，其中所述下栅极绝缘层的所述上端的外周边的直径大于所述上栅极绝缘层的所述下端的外周边的直径。
3.如权利要求1所述的半导体器件，其中台阶在所述上栅极绝缘层的内侧和所述下栅极绝缘层的所述第一内侧之间。
4.如权利要求1所述的半导体器件，其中所述栅极掩埋部分包括掺杂的多晶硅。
5.如权利要求1所述的半导体器件，其中所述下栅极绝缘层的高度与所述上栅极绝缘层的高度的比率在从1：0.95至1：0.98的范围内。
6.如权利要求1所述的半导体器件，还包括：
第二栅极阻挡层，在所述栅极掩埋部分和所述栅电极之间，所述第二栅极阻挡层覆盖所述栅极掩埋部分的下表面的至少一部分。
7.如权利要求6所述的半导体器件，其中
所述栅电极包括钨，并且
所述第二栅极阻挡层包括钨氮化物。
8.如权利要求6所述的半导体器件，其中
所述第二栅极阻挡层的下表面在与所述上栅极绝缘层的所述下端相同的水平面处，并且
所述第二栅极阻挡层与所述上栅极绝缘层的内壁接触。
9.如权利要求6所述的半导体器件，还包括：
功函数调整层，配置为至少覆盖所述栅极掩埋部分的侧表面，
其中所述功函数调整层的上端在与所述栅极掩埋部分的上表面相同的水平面处，并且
所述功函数调整层的下端与所述第二栅极阻挡层接触。
10.如权利要求6所述的半导体器件，其中
所述第二栅极阻挡层的上表面在与所述下栅极绝缘层的所述上端相同的水平面处，并且
所述第二栅极阻挡层与所述第一栅极阻挡层的内壁接触。
11.如权利要求6所述的半导体器件，其中
所述第一栅极阻挡层包括突起，所述突起配置为朝向所述栅极沟槽的内侧突出，所述突起形成在所述第一栅极阻挡层的上端处；并且
所述第二栅极阻挡层的上表面和所述突起的上表面在所述栅极沟槽的所述上部区域中位于相同的水平面处。
12.如权利要求6所述的半导体器件，其中
所述第一栅极阻挡层包括突起，所述突起配置为朝向所述栅极沟槽的内侧突出，所述突起形成在所述第一栅极阻挡层的上端处，
所述突起的上表面位于与所述下栅极绝缘层的所述上端相同的水平面处，并且
所述第二栅极阻挡层的上表面位于与所述突起的所述上表面相同的水平面处。
13.一种半导体器件，包括：
基板，包括上表面；
栅极沟槽，在所述基板的所述上表面处，所述栅极沟槽包括上部区域和下部区域，所述上部区域包括第一内表面，所述下部区域包括第二内表面；
上栅极绝缘层，在所述栅极沟槽的所述上部区域的所述第一内表面上；
下栅极绝缘层，在a)所述栅极沟槽的所述下部区域的所述第二内表面上和在b)所述栅极沟槽的所述下部区域的下表面上，所述下栅极绝缘层连接到所述上栅极绝缘层；
第一栅极阻挡层，在所述下栅极绝缘层的内侧上；
栅电极，在所述第一栅极阻挡层的内侧上，所述栅电极填充所述栅极沟槽的所述下部区域；以及
栅极掩埋部分，在所述栅电极上，
其中所述第一栅极阻挡层的上端的外周边的直径大于所述栅极掩埋部分的下表面的直径，以及
其中所述第一栅极阻挡层的所述上端的外周边的所述直径大于所述上栅极绝缘层的下端的内周边的直径。
14.如权利要求13所述的半导体器件，其中所述栅极掩埋部分包括掺杂的多晶硅。
15.如权利要求13所述的半导体器件，还包括：
第二栅极阻挡层，在所述栅极掩埋部分和所述栅电极之间，所述第二栅极阻挡层配置为覆盖所述栅极掩埋部分的所述下表面的至少一部分。
16.如权利要求15所述的半导体器件，其中
所述第二栅极阻挡层的下表面在与所述上栅极绝缘层的所述下端相同的水平面处，并且
所述第二栅极阻挡层与所述上栅极绝缘层的内壁接触。
17.如权利要求15所述的半导体器件，其中
所述第一栅极阻挡层包括突起，所述突起配置为朝向所述栅极沟槽的内侧突出，所述突起形成在所述第一栅极阻挡层的上端处，
所述突起的上表面在与所述下栅极绝缘层的上端相同的水平面处，并且
所述第二栅极阻挡层的上表面在与所述突起的所述上表面相同的水平面处。
18.一种半导体器件，包括：
基板，包括有源区；
栅极沟槽，配置为在所述基板的上表面处在一个方向上延伸；
上栅极绝缘层，在所述栅极沟槽的上部区域的内表面上；
下栅极绝缘层，在a)所述栅极沟槽的下部区域的内表面上和在b)所述栅极沟槽的下部区域的下表面上，所述下栅极绝缘层连接到所述上栅极绝缘层；
第一栅极阻挡层，在所述下栅极绝缘层的内侧上；
栅电极，在所述第一栅极阻挡层的内侧上，所述栅电极配置为填充所述栅极沟槽的所述下部区域；
第二栅极阻挡层；以及
栅极掩埋部分，所述第二栅极阻挡层和所述栅极掩埋部分依次堆叠在所述栅电极上，
其中所述上栅极绝缘层和所述下栅极绝缘层在所述有源区中，
所述第一栅极阻挡层的上端位于与所述栅电极的上表面相同的水平面处，
所述第二栅极阻挡层的下表面位于与所述上栅极绝缘层的下端相同的水平面处，并且
所述下栅极绝缘层的上端的内周边的直径大于所述上栅极绝缘层的所述下端的内周边的直径。
19.如权利要求18所述的半导体器件，其中所述栅极掩埋部分包括掺杂的多晶硅。
20.如权利要求18所述的半导体器件，还包括：
功函数调整层，至少覆盖所述栅极掩埋部分的侧表面。
CN201910489932.XA 2018-09-19 2019-06-06 具有栅极绝缘层的半导体器件 Active CN110931552B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0112421 2018-09-19
KR1020180112421A KR102471277B1 (ko) 2018-09-19 2018-09-19 게이트 절연층을 갖는 반도체 소자

Publications (2)

Publication Number Publication Date
CN110931552A CN110931552A (zh) 2020-03-27
CN110931552B true CN110931552B (zh) 2024-04-05

Family

ID=69774487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910489932.XA Active CN110931552B (zh) 2018-09-19 2019-06-06 具有栅极绝缘层的半导体器件

Country Status (3)

Country Link
US (1) US10991807B2 (zh)
KR (1) KR102471277B1 (zh)
CN (1) CN110931552B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210121848A (ko) * 2020-03-31 2021-10-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US11469319B2 (en) * 2020-04-10 2022-10-11 Nanya Technology Corporation Semiconductor device with recessed access transistor and method of manufacturing the same
US11862697B2 (en) * 2020-04-30 2024-01-02 Changxin Memory Technologies, Inc. Method for manufacturing buried gate and method for manufacturing semiconductor device
US11456177B2 (en) * 2020-09-22 2022-09-27 Nanya Technology Corporation Method of manufacturing semiconductor device
US11417744B2 (en) 2020-09-24 2022-08-16 Nanya Technology Corporation Semiconductor structure having buried gate electrode with protruding member and method of manufacturing the same
KR20220116637A (ko) * 2021-02-15 2022-08-23 삼성전자주식회사 반도체 메모리 장치
KR20220119821A (ko) 2021-02-22 2022-08-30 삼성전자주식회사 반도체 장치
CN115274835A (zh) * 2021-04-30 2022-11-01 长鑫存储技术有限公司 半导体结构的制备方法、测量方法及半导体结构
US20230197771A1 (en) * 2021-12-16 2023-06-22 Nanya Technology Corporation Memory device having word lines with reduced leakage

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200843088A (en) * 2007-04-25 2008-11-01 Nanya Technology Corp DRAM unit structure
CN104241383A (zh) * 2014-09-17 2014-12-24 中航（重庆）微电子有限公司 功率半导体器件及制造工艺
CN105304710A (zh) * 2014-05-29 2016-02-03 爱思开海力士有限公司 双功函数掩埋栅型晶体管、形成方法和包括其的电子器件
CN106067482A (zh) * 2015-04-22 2016-11-02 爱思开海力士有限公司 具有埋栅结构的半导体器件及制造其的方法
CN106409905A (zh) * 2015-07-08 2017-02-15 意法半导体(鲁塞)公司 制造占地面积减少的高压晶体管的方法和对应集成电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310375B1 (en) 1998-04-06 2001-10-30 Siemens Aktiengesellschaft Trench capacitor with isolation collar and corresponding manufacturing method
US6291298B1 (en) 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
TWI302355B (en) 2006-04-20 2008-10-21 Promos Technologies Inc Method of fabricating a recess channel array transistor
US8497549B2 (en) 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET
KR100958810B1 (ko) * 2008-04-04 2010-05-24 주식회사 하이닉스반도체 반도체 소자 제조 방법
CN104617145B (zh) 2009-04-13 2019-11-19 罗姆股份有限公司 半导体装置
KR101088816B1 (ko) 2009-06-04 2011-12-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
DE102011103246A1 (de) 2011-06-03 2012-12-06 Volkswagen Aktiengesellschaft Verfahren und Vorrichtung zum Fügen von Bauteilen mittels Energiestrahlschweißens
KR101983309B1 (ko) 2012-10-26 2019-05-29 삼성전자주식회사 메모리 소자 및 이의 제조방법
KR102008318B1 (ko) * 2012-12-06 2019-08-08 삼성전자주식회사 반도체 소자
KR102250583B1 (ko) * 2014-12-16 2021-05-12 에스케이하이닉스 주식회사 듀얼일함수 게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
US9755066B2 (en) 2015-11-30 2017-09-05 Infineon Technologies Austria Ag Reduced gate charge field-effect transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200843088A (en) * 2007-04-25 2008-11-01 Nanya Technology Corp DRAM unit structure
CN105304710A (zh) * 2014-05-29 2016-02-03 爱思开海力士有限公司 双功函数掩埋栅型晶体管、形成方法和包括其的电子器件
CN104241383A (zh) * 2014-09-17 2014-12-24 中航（重庆）微电子有限公司 功率半导体器件及制造工艺
CN106067482A (zh) * 2015-04-22 2016-11-02 爱思开海力士有限公司 具有埋栅结构的半导体器件及制造其的方法
CN106409905A (zh) * 2015-07-08 2017-02-15 意法半导体(鲁塞)公司 制造占地面积减少的高压晶体管的方法和对应集成电路

Also Published As

Publication number Publication date
US20200091303A1 (en) 2020-03-19
KR102471277B1 (ko) 2022-11-28
CN110931552A (zh) 2020-03-27
US10991807B2 (en) 2021-04-27
KR20200033025A (ko) 2020-03-27

Similar Documents

Publication Publication Date Title
CN110931552B (zh) 具有栅极绝缘层的半导体器件
US11837545B2 (en) Semiconductor memory device
US9812463B2 (en) Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
CN110364529B (zh) 包括超低k间隔件的半导体器件及其制造方法
KR100881825B1 (ko) 반도체 소자 및 그 제조 방법
US8309416B2 (en) Semiconductor device with buried bit lines interconnected to one-side-contact and fabrication method thereof
US8557664B2 (en) Methods of fabricating semiconductor devices
CN109285835B (zh) 半导体存储器件及其制造方法
CN110364479B (zh) 具有低k间隔件的半导体器件及其制造方法
CN105390542B (zh) 具有旁路栅极的半导体器件及其制备方法
US20120018801A1 (en) Vertical channel transistor array and manufacturing method thereof
KR20160116882A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20180047777A (ko) 반도체 소자 및 그 제조 방법
US20150371991A1 (en) Semiconductor device and method for manufacturing same
US20110169061A1 (en) Semiconductor device and method for manufacturing the same
US20220384449A1 (en) Semiconductor memory device and method of fabricating the same
TWI808570B (zh) 半導體裝置
CN110718501B (zh) 间隙填充方法以及使用该方法制造半导体器件的方法
CN116113231A (zh) 半导体结构及其制作方法
US11963344B2 (en) Integrated circuit device and manufacturing method thereof
CN110875391A (zh) 晶体管及其形成方法、集成电路存储器
CN115312521A (zh) 半导体器件以及用于制造其的方法
CN111373533B (zh) 含有氢扩散阻挡结构的三维存储器装置及其制造方法
KR20100111378A (ko) 콘택 플러그, 이를 포함하는 반도체 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant