TWI808570B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI808570B
TWI808570B TW110147087A TW110147087A TWI808570B TW I808570 B TWI808570 B TW I808570B TW 110147087 A TW110147087 A TW 110147087A TW 110147087 A TW110147087 A TW 110147087A TW I808570 B TWI808570 B TW I808570B
Authority
TW
Taiwan
Prior art keywords
pattern
insulating
top surface
insulating pattern
layer
Prior art date
Application number
TW110147087A
Other languages
English (en)
Other versions
TW202243215A (zh
Inventor
李泓濬
柳善
李東俊
李進成
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202243215A publication Critical patent/TW202243215A/zh
Application granted granted Critical
Publication of TWI808570B publication Critical patent/TWI808570B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Abstract

一種半導體裝置，包含：位元線，在基板上在第一方向上延伸；下部接觸件，在所述位元線中的兩條相鄰的位元線之間連接至所述基板；著陸接墊，在所述下部接觸件上；以及絕緣結構，圍繞所述著陸接墊的側壁，所述絕緣結構包含：第一絕緣圖案，具有比所述著陸接墊的頂表面位於更低的水平高度處的頂表面；以及第二絕緣圖案，在所述第一絕緣圖案的所述頂表面上。

Description

半導體裝置 [相關申請的交叉引用]
本專利申請案主張於2021年4月28日在韓國智慧財產局提交的韓國專利申請第10-2021-0055093號的優先權，其公開內容以全文引用的方式併入本文中。
實施例是關於一種半導體裝置，更具體而言，是關於一種在著陸接墊的側壁上包含絕緣結構的半導體裝置。
半導體裝置因其小尺寸、多功能特性及/或低製造成本而廣泛用於電子工業。半導體裝置可分類為用於儲存邏輯數據的半導體記憶體裝置、用於處理邏輯數據的半導體邏輯裝置以及同時具有半導體記憶體裝置的功能及半導體邏輯裝置的功能的混合半導體裝置。
在一個態樣，一種半導體裝置可包含：位元線，在基板上在第一方向上延伸；下部接觸件，在所述位元線中的彼此相鄰的 兩條位元線之間連接至所述基板；著陸接墊，在所述下部接觸件上；以及絕緣結構，圍繞所述著陸接墊的側壁。所述絕緣結構可包含：第一絕緣圖案，具有比所述著陸接墊的頂表面位於更低的水平高度處的頂表面；以及第二絕緣圖案，在所述第一絕緣圖案的所述頂表面上。
在一個態樣，一種半導體裝置可包含：基板，包含主動區域及界定所述主動區域的裝置隔離層；字元線，與所述主動區域交叉並在第一方向上延伸；位元線結構，在所述字元線上在第二方向上延伸，所述第二方向垂直於所述第一方向；間隔件結構，在所述位元線結構的側壁上；下部接觸件，配置在所述間隔件結構之間並連接至所述主動區域；著陸接墊，配置在所述下部接觸件上並延伸至所述位元線結構的頂表面上，所述著陸接墊包含接墊金屬圖案及在所述接墊金屬圖案與所述下部接觸件之間的障壁層；絕緣結構，圍繞所述著陸接墊的側壁，所述絕緣結構包含第一絕緣圖案、在所述第一絕緣圖案上的第二絕緣圖案、及在所述第一絕緣圖案與所述著陸接墊的所述側壁之間的介面層；上部電極，在所述著陸接墊的頂表面上；以及上部絕緣層，在所述第二絕緣圖案上。所述第一絕緣圖案可具有比所述著陸接墊的所述頂表面位於更低的水平高度處的頂表面。
在一個態樣，一種半導體裝置可包含：閘極堆疊，在基板上，所述閘極堆疊包含閘極電極及在所述閘極電極上的閘極封蓋圖案；閘極間隔件結構，在所述閘極堆疊的側壁上；層間絕緣層， 在所述閘極堆疊的頂表面及所述閘極間隔件結構的頂表面上；周邊電路佈線，在所述層間絕緣層的頂表面上；第一佈線絕緣圖案，在豎直方向上與所述閘極電極重疊並填充在所述周邊電路佈線之間的溝槽的下部部分；以及第二佈線絕緣圖案，從所述周邊電路佈線的頂表面延伸至所述溝槽中。所述第一佈線絕緣圖案的底端可比所述層間絕緣層的所述頂表面位於更低的水平高度處。
21:第一初步導電層
22:第二初步導電層
23:第三初步導電層
26:第一初步絕緣層
27:第二初步絕緣層
28:第三初步絕緣層
57:初步障壁層
59:初步金屬層
61:第一初步絕緣圖案
61uc:凹陷
62:第二初步絕緣圖案
63:初步介面層
100:基板
101:裝置隔離層
102:閘極凹陷區域
103、210:閘極絕緣層
105:硬遮罩圖案
110:下部絕緣層
120:位元線
121:多晶矽圖案
122:矽化物圖案
123:金屬圖案
125:位元線封蓋圖案
126:第一封蓋圖案
127:第二封蓋圖案
128:第三封蓋圖案
131:第一間隔件
132:第二間隔件
133:第三間隔件
134:第四間隔件
145:位元線接觸間隔件
151:凹陷區域
157:障壁層
159:接墊金屬圖案
161:第一絕緣圖案
161b、261b、262b、263b、270b:底端
161t:頂端
161u、162u、261u、262u、Lpu:頂表面
162:第二絕緣圖案
162b:底表面
163:介面層
181:上部電極
182:單元上部絕緣層
182b:最底端
200:閘極堆疊
200s、252s、LPs:側壁
201、202:摻雜劑區域
207:第一層間絕緣層
210p:初步閘極絕緣層
209:第二層間絕緣層
220:閘極電極
221:第一導電層221
222:第二導電層
223:第三導電層
225:功函數控制層
225p:初步功函數控制層
230:閘極封蓋圖案
240:閘極間隔件結構
241:第一閘極間隔件
242:第二閘極間隔件
243:第三閘極間隔件
251:周邊接觸件
252:周邊電路佈線
253:接觸障壁層
261:第一佈線絕緣圖案
261c:第一部分
261d:第二部分
262:第二佈線絕緣圖案
263:佈線介面層
270:周邊上部絕緣層
A、B:部分
A1:第一主動區域
A2:第二主動區域
A-A'、B-B'、C-C':線
AG:氣隙
BLS:位元線結構
CP:下部接觸件
CPp:初步下部接觸件
D1:第一方向
D2:第二方向
D3:第三方向
DC:位元線接觸圖案
H:接觸孔
ISS:絕緣結構
LP:著陸接墊
LV1:第一水平高度
MCR:單元區域
MK:單元開口遮罩
PCR:周邊區域
SS:間隔件結構
t1、t2:厚度
TR1:第一溝槽
TR2:第二溝槽
WL:字元線
藉由參照附圖詳細描述示例性實施例，對本領域具有通常知識者而言特徵將變得明顯，其中：圖1是根據一些實施例的半導體裝置的一部分的示意性平面圖。
圖2是根據一些實施例的半導體裝置的一部分的平面圖。
圖3是沿圖2的線A-A'及B-B'截取的剖面圖。
圖4是圖3的「A」部分的放大剖面圖。
圖5是對應於圖3的第一水平高度LV1的水平剖面圖以繪示根據一些實施例的半導體裝置的單元區域的一部分。
圖6是沿圖2的線C-C'截取的剖面圖。
圖7是圖6的「B」部分的放大剖面圖。
圖8A及圖8B是對應於圖3的「A」部分的放大剖面圖以繪示根據一些實施例的半導體裝置。
圖9A至圖9D是對應於圖6的「B」部分的放大剖面圖以繪 示根據一些實施例的半導體裝置。
圖10A及圖10B是對應於圖2的線C-C'的剖面圖以繪示根據一些實施例的半導體裝置。
圖11A至圖11P是對應於圖2的線A-A'及C-C'的剖面圖以繪示根據一些實施例的製造半導體裝置的方法中的階段。
圖12A至圖12F是對應於圖2的線A-A'及C-C'的剖面圖以繪示根據一些實施例的製造半導體裝置的方法中的階段。
圖1是根據一些實施例的半導體裝置的一部分的示意性平面圖。
參照圖1，根據一些實施例的半導體裝置可包含其上形成有單元區域MCR及周邊區域PCR的基板100。單元區域MCR可包含記憶體單元。單元區域MCR可包含揮發性記憶體裝置的記憶體單元或非揮發性記憶體裝置的記憶體單元中的至少一種。在一些實施例中，單元區域MCR可包含動態隨機存取記憶體(dynamic random access memory，DRAM)裝置的記憶體單元。單元區域MCR可包含用於儲存數據的多個單位記憶體單元。單位記憶體單元中的每一者可包含至少一個電晶體及至少一個電容器。
周邊區域PCR可被設置為與單元區域MCR相鄰。周邊區域PCR可設置在單元區域MCR的一側或多側處。例如，當在平面圖中觀察時，周邊區域PCR可圍繞例如單元區域MCR的整個 周長。可在單元區域MCR及周邊區域PCR之間設置用於將單元區域MCR與周邊區域PCR隔離的裝置隔離層。
周邊區域PCR可包含用於驅動單元區域MCR的電路。在一些實施例中，周邊區域PCR可包含DRAM裝置的核心區域。核心區域可包含例如感測放大器及寫入驅動器。在一些實施例中，周邊區域PCR可包含DRAM裝置的周邊電路區域。周邊電路區域可包含例如列解碼器及行解碼器。
圖2是部分地繪示根據一些實施例的半導體裝置的單元區域及周邊區域的平面圖。圖3是沿圖2的線A-A'及B-B'截取的剖面圖。圖4是圖3的「A」部分的放大剖面圖。
參照圖2及圖3，界定第一主動區域A1的裝置隔離層101可配置在單元區域MCR的基板100中。例如，基板100可為包含矽、鍺或矽-鍺的半導體基板。
第一主動區域A1可設置在基板100的上部部分中。第一主動區域A1可為在基板100上執行圖案化製程後保留在基板100的上部部分中的部分。當在平面圖中觀察時，第一主動區域A1中的每一者可具有矩形形狀(或條形形狀)。第一主動區域A1可二維地佈置在第一方向D1及第二方向D2上。第一主動區域A1中的每一者可具有平行於第一方向D1及第二方向D2的對角線方向的長軸。第一主動區域A1中的每一者的寬度可隨著距基板100的底表面的高度增加而減小。換言之，第一主動區域A1中的每一者的寬度可朝著垂直於基板100的頂表面的方向(即，第三方向D3) 減小。
字元線WL可配置在基板100中。字元線WL可在第二方向D2上延伸以與第一主動區域A1及裝置隔離層101交叉。字元線WL可在第一方向D1上例如彼此間隔開地佈置。閘極絕緣層103可配置在基板100與字元線WL之間。
例如，閘極凹陷區域102可形成在第一主動區域A1及裝置隔離層101中。閘極絕緣層103可共形地覆蓋閘極凹陷區域102的內表面。字元線WL可填充閘極凹陷區域102的下部部分。字元線WL可利用插入其間的閘極絕緣層103與第一主動區域A1及裝置隔離層101間隔開。字元線WL的頂表面可低於基板100的頂表面。硬遮罩圖案105可配置在字元線WL的頂表面上以填充閘極凹陷區域102的剩餘部分。硬遮罩圖案105的頂表面可位於與基板100的頂表面基本上相同的高度處。
位元線結構BLS可在第一方向D1上延伸以與第一主動區域A1交叉。位元線結構BLS可與字元線WL絕緣並且可與字元線WL交叉。位元線結構BLS中的每一者可包含位元線120及位元線120上的位元線封蓋圖案125。
位元線120可包含依次堆疊的多晶矽圖案121、矽化物圖案122及金屬圖案123。下部絕緣層110可配置在多晶矽圖案121與基板100之間，並且多晶矽圖案121的一部分(在下文中，稱為位元線接觸圖案DC)可穿透下部絕緣層110以與第一主動區域A1接觸。換言之，位元線120可通過位元線接觸圖案DC電連接 至第一主動區域A1。位元線接觸圖案DC的底表面可低於基板100的頂表面並且可高於字元線WL的頂表面。位元線接觸圖案DC可局部地配置在形成在基板100中以暴露出第一主動區域A1的頂表面的凹陷區域151中。當在平面圖中觀察時，凹陷區域151可具有橢圓形狀，並且凹陷區域151在短軸方向上的寬度可大於位元線結構BLS中的每一者的寬度。
位元線封蓋圖案125可配置在位元線120的金屬圖案123上。位元線封蓋圖案125可包含第一封蓋圖案126、第二封蓋圖案127及第三封蓋圖案128。
位元線接觸間隔件145可填充凹陷區域151的形成位元線接觸圖案DC的剩餘部分。對於一些示例，位元線接觸間隔件145可覆蓋位元線接觸圖案DC的兩個側壁。對於某些示例，位元線接觸間隔件145可圍繞凹陷區域151中的位元線接觸圖案DC的側壁。位元線接觸間隔件145可由相對於下部絕緣層110具有蝕刻選擇性的絕緣材料形成。例如，位元線接觸間隔件145可包含氧化矽層、氮化矽層及/或氮氧化矽層並且可由多層形成。在一些實施例中，位元線接觸間隔件145的頂表面可位於與下部絕緣層110的頂表面基本上相同的高度處。
下部接觸件CP可配置在位元線結構BLS的側壁之間。下部接觸件CP可在第一方向D1上佈置在位元線結構BLS的側壁上。當在平面圖中觀察時，下部接觸件CP中的每一者可配置在字元線WL之間以及位元線結構BLS之間。下部接觸件CP中的每 一者可在彼此相鄰的兩條位元線120之間連接至基板100。下部接觸件CP可電連接至基板100的第一主動區域A1。下部接觸件CP可包含例如摻雜有摻雜劑的多晶矽。
下部接觸件CP的底端可低於基板100的頂表面並且可高於位元線接觸圖案DC的底表面。下部接觸件CP的頂表面可位於比位元線結構BLS的位元線封蓋圖案125的底表面更低的水平高度處。下部接觸件CP可藉由位元線接觸間隔件145與位元線接觸圖案DC絕緣。
著陸接墊LP可配置在下部接觸件CP上。著陸接墊LP可通過下部接觸件CP電連接至基板100的第一主動區域A1。著陸接墊LP的頂表面可高於位元線結構BLS的頂表面，且著陸接墊LP的底表面可低於位元線結構BLS的頂表面。例如，著陸接墊LP的底表面可位於比位元線120的金屬圖案123的頂表面更低的水平高度處。著陸接墊LP可包含依次堆疊的障壁層157及接墊金屬圖案159。在一些實施例中，可在下部接觸件CP與著陸接墊LP之間設置接觸矽化物圖案。
可在下部接觸件CP及位元線結構BLS之間設置間隔件結構SS。間隔件結構SS可沿著位元線結構BLS的側壁在第一方向D1上延伸。間隔件結構SS可包含第一間隔件131、第二間隔件132、第三間隔件133及第四間隔件134。第一間隔件131可直接配置在位元線結構BLS的側壁上。第二間隔件132可配置在第一間隔件131與下部接觸件CP之間。第三間隔件133可配置在第二 間隔件132與下部接觸件CP之間。第二間隔件132可位於第一間隔件131與第三間隔件133之間。第一間隔件131及第三間隔件133可包含相對於下部絕緣層110具有蝕刻選擇性的絕緣材料。
第二間隔件132可包含介電常數低於第一間隔件131及第三間隔件133的介電常數的絕緣材料。對於一些示例，第一間隔件131及第三間隔件133中的每一者可包含氮化矽層，並且第二間隔件132可包含氧化矽層。對於某些示例，第二間隔件132可包含空氣。換言之，第二間隔件132可為界定在第一間隔件131的側壁與第三間隔件133的側壁之間的空氣間隔件。第四間隔件134可設置在第二間隔件132的頂表面上及第一間隔件131的側壁上。第四間隔件134可圍繞著陸接墊LP的下部部分的側壁。當在平面圖中觀察時，第四間隔件134可具有環形形狀。
圖5是對應於圖3的第一水平高度LV1的水平剖面圖以繪示根據一些實施例的半導體裝置的單元區域的一部分。
參照圖2至圖5，絕緣結構ISS可填充著陸接墊LP之間的空間。絕緣結構ISS可圍繞例如著陸接墊LP的側壁LPs中的每一者的整個周長，如圖5所示。絕緣結構ISS可包含第一絕緣圖案161、第二絕緣圖案162及介面層163。
如圖3所示，絕緣結構ISS可設置在著陸接墊LP的側壁之間的第一溝槽TR1中。第一溝槽TR1可為將著陸接墊LP彼此電隔離的節點隔離溝槽。著陸接墊LP可利用插置在其間的第一溝槽TR1彼此間隔開。第一溝槽TR1可具有由著陸接墊LP、位元 線結構BLS及間隔件結構SS的表面界定的內表面。
第一絕緣圖案161可填充第一溝槽TR1的下部部分。第一絕緣圖案161可利用插置其間的介面層163與第一溝槽TR1的內表面(即，著陸接墊LP、位元線結構BLS及間隔件結構SS的表面)間隔開。第一絕緣圖案161可具有位於比著陸接墊LP的頂表面LPu位於更低的水平高度處的頂表面161u。第一絕緣圖案161的頂表面161u可位於比障壁層157的最頂表面位於更低的水平高度處。第一絕緣圖案161的頂表面161u可具有朝向基板100凹入地凹陷的形狀。第一絕緣圖案161的頂表面161u的最低部分可比位元線結構BLS的最頂表面位於更低的水平高度處。第一絕緣圖案161可具有朝向基板100凸出地突出的底端161b。第一絕緣圖案161的底端161b可在豎直方向上與間隔件結構SS重疊。第一絕緣圖案161的底端161b可比位元線封蓋圖案125的底端位於更高的水平高度處。
第二絕緣圖案162可設置在第一絕緣圖案161的頂表面161u上。第二絕緣圖案162可完全覆蓋第一絕緣圖案161的頂表面161u。第二絕緣圖案162的底表面162b可具有朝向基板100凸出地突出的形狀。第二絕緣圖案162的底表面162b可具有與第一絕緣圖案161的頂表面161u的形狀對應的形狀，並且可與第一絕緣圖案161的頂表面161u直接接觸。第二絕緣圖案162的頂表面162u可位於不高於著陸接墊LP的頂表面LPu的水平高度處。換言之，第二絕緣圖案162的頂表面162u的水平高度可與著陸接 墊LP的頂表面LPu的水平高度基本上相同或低於著陸接墊LP的頂表面LPu的水平高度。第二絕緣圖案162的頂表面162u可具有凹入地凹陷的形狀。第二絕緣圖案162可包含與第一絕緣圖案161的材料不同的材料。
介面層163可共形地覆蓋第一溝槽TR1的內表面。介面層163可配置在第一絕緣圖案161與第一溝槽TR1的內表面之間以及第二絕緣圖案162與第一溝槽TR1的內表面之間。第一絕緣圖案161及第二絕緣圖案162可藉由介面層163與著陸接墊LP的側壁間隔開。介面層163可具有朝向基板100凸出地突出的底端。介面層163的底端可在豎直方向上與間隔件結構SS重疊。介面層163的頂表面可位於不高於著陸接墊LP的頂表面LPu的水平高度處。換言之，介面層163的頂表面的水平高度可與著陸接墊LP的頂表面LPu的水平高度基本上相同或低於著陸接墊LP的頂表面LPu的水平高度。在一些實施例中，介面層163的頂表面可與第二絕緣圖案162的頂表面162u基本上共面。在一些實施例中，介面層163的頂表面、第二絕緣圖案162的頂表面162u及著陸接墊LP的頂表面LPu可基本上彼此共面。
第一絕緣圖案161的氫濃度可高於第二絕緣圖案162的氫濃度。例如，第一絕緣圖案161的氫原子百分比可高於第二絕緣圖案162及介面層163的氫原子百分比。例如，第一絕緣圖案161的氫離子濃度可高於第二絕緣圖案162及介面層163的氫離子濃度。第一絕緣圖案161的氧濃度可高於第二絕緣圖案162的氧濃 度。例如，第一絕緣圖案161的氧原子百分比可高於第二絕緣圖案162及介面層163的氧原子百分比。
在一些實施例中，第一絕緣圖案161可包含具有高氫濃度的氧化矽或氮氧化矽。例如，第一絕緣圖案161可包含藉由將氫氧離子(OH-)或氫離子(H+)提供到氟矽酸玻璃(FSG)中而形成的氧化矽層。例如，第一絕緣圖案161可包含藉由使用N2/SiH4氣體或NH3/SiH4氣體的電漿沉積製程包含氫原子的氮氧化矽層。例如，第一絕緣圖案161可包含藉由使用N2O/SiH4氣體的電漿沉積製程包含氫的氧化矽層。
包含在第一絕緣圖案161中的氫可擴散到相鄰組件的表面上以降低相鄰組件的表面的陷阱密度。表面陷阱可為懸空鍵。例如，包含在第一絕緣圖案161中的氫可擴散到基板100的上部部分的蝕刻表面，以便與在基板100的蝕刻表面上以「Si-」形式存在的懸空鍵結合。擴散的氫可與基板100上的懸空鍵形成Si-H鍵。因此，可減少少數載流子的複合現象，並且可減少表面陷阱的漏電流。
第二絕緣圖案162及介面層163中的每一者可具有比第一絕緣圖案161的氧濃度低的氧濃度。例如，第二絕緣圖案162及介面層163可包含氮化矽。第二絕緣圖案162及介面層163可防止第一絕緣圖案161與著陸接墊LP或上部電極181接觸並且可防止著陸接墊LP及上部電極181的劣化。在一些實施例中，第二絕緣圖案162及介面層163可包含相同的材料。在一些實施例中， 第二絕緣圖案162及介面層163可彼此連接以構成一個主體，並且可不觀察到它們之間的界面。
如圖5所示，第一絕緣圖案161及第二絕緣圖案162可在平行於基板100的頂表面的第一方向D1及第二方向D2上延伸。第一絕緣圖案161的例如沿著第三方向D3的厚度t1可大於第二絕緣圖案162的例如沿著第三方向D3的厚度t2。換言之，第一絕緣圖案161的底端161b與第一絕緣圖案161的頂端161t之間在第三方向D3上的距離t1可大於第二絕緣圖案162的底端與第二絕緣圖案162的頂端在第三方向D3上的距離t2。第一絕緣圖案161可具有從其底端161b朝向第二絕緣圖案162的底端逐漸變大的水平剖面面積。
上部電極181可分別設置在著陸接墊LP上。上部電極181可分別電連接至著陸接墊LP。單元上部絕緣層182可設置在上部電極181之間。單元上部絕緣層182可覆蓋上部電極181的側壁及第二絕緣圖案162的頂表面162u。單元上部絕緣層182可具有朝向第一絕緣圖案161突出的部分。單元上部絕緣層182可具有比著陸接墊LP的頂表面LPu位於更低的水平高度處的最底端182b。
在一些實施例中，上部電極181中的每一者可為數據儲存元件的一部分。數據儲存元件可為電容器。例如，上部電極181可與另一電極形成電容器。例如，上部電極181可包含摻雜矽、Ru、RuO、Pt、PtO、Ir、IrO、SrRuO(SRO)、(Ba,Sr)RuO(BSRO)、 MCRuO(CRO)、BaRuO、La(Sr,Co)O、Ti、TiN、W、WN、Ta、TaN、TiAlN、TiSiN、TaAlN、TaSiN或其任意組合。單元上部絕緣層182可為配置在構成電容器的電極之間的高k介電層。例如，單元上部絕緣層182可包含氧化鉿、氧化鉿-氧化矽、氧化鑭、氧化鋯、氧化鋯-矽、氧化鉭、氧化鈦、氧化鋇-鍶-鈦、氧化鋇-鈦、氧化鍶-鈦、氧化鋰、氧化鋁、鉛-鈧-鉭氧化物、鈮酸鉛-鋅或其任意組合。
在某些實施例中，上部電極181中的每一者可為用於將著陸接墊LP電連接至數據儲存元件的導電接墊。在這種情況下，上部電極181可包含例如鈦、鉭、鎢、銅或鋁中的至少一種。單元上部絕緣層182可為位於數據儲存元件下方的層間絕緣層。在這種情況下，單元上部絕緣層182可包含例如氧化矽、氮化矽或氮氧化矽中的至少一種。
圖6是沿圖2的線C-C'截取的剖面圖。圖7是圖6的「B」部分的放大剖面圖。
參照圖2、圖6及圖7，閘極堆疊200可配置在周邊區域PCR的基板100上。閘極堆疊200可在平行於基板100的頂表面的方向上延伸。當在平面圖中觀察時，閘極堆疊200可具有例如條形形狀。閘極堆疊200可配置在界定在基板100的上部部分中的第二主動區域A2上。第二主動區域A2可為摻雜有N型或P型摻雜劑的區域並且可由裝置隔離層界定。
摻雜劑區域201及摻雜劑區域202可形成在基板100的上 部部分中。摻雜劑區域201及摻雜劑區域202可包含具有與包含在第二主動區域A2中的摻雜劑的導電類型不同的導電類型的摻雜劑。根據施加到閘極堆疊200的電壓，摻雜劑區域201及摻雜劑區域202可為彼此電連接或隔離的源極區域及汲極區域。當在平面圖中觀察時，摻雜劑區域201及摻雜劑區域202可利用插置其間的閘極堆疊200彼此間隔開。摻雜劑區域201及摻雜劑區域202可分別與閘極堆疊200的兩個側壁200s相鄰配置。例如，閘極堆疊200及摻雜劑區域201及摻雜劑區域202可構成PMOS電晶體，且摻雜劑區域201及摻雜劑區域202可為P型摻雜劑區域。在這種情況下，摻雜劑區域201及摻雜劑區域202可包含例如硼(B)、鋁(Al)、鎵(Ga)或銦(In)中的至少一種。對於某些示例，閘極堆疊200及摻雜劑區域201及摻雜劑區域202可構成NMOS電晶體，並且摻雜劑區域201及摻雜劑區域202可為N型摻雜劑區域。在這種情況下，摻雜劑區域201及摻雜劑區域202可包含例如磷(P)、砷(As)或銻(Sb)中的至少一種。
閘極堆疊200可包含閘極絕緣層210、閘極電極220及閘極封蓋圖案230。閘極絕緣層210可配置在基板100的頂表面與閘極電極220之間。閘極封蓋圖案230可配置在閘極電極220的頂表面上。
閘極絕緣層210可包含介電質。在一些實施例中，閘極絕緣層210可包含第一介電層及第一介電層上的第二介電層。第一介電層的介電常數可低於第二介電層的介電常數。例如，第一介 電層可包含氧化矽層或氮氧化矽層中的至少一個。第二介電層可包含介電常數高於氧化矽層及/或氮氧化矽層的介電常數的高k介電材料。例如，第二介電層可包含氧化物、氮化物、矽化物或氮氧化物，其包含鉿(Hf)、鋁(Al)、鋯(Zr)或鑭(La)中的至少一種。
閘極電極220可包含依次堆疊的功函數控制層225、第一導電層221、第二導電層222及第三導電層223。功函數控制層225可控制或調整電晶體的閾值電壓。在一些實施例中，功函數控制層225的厚度可大於閘極絕緣層210的厚度。功函數控制層225可包含P型金屬層或N型金屬層中的至少一種。例如，功函數控制層225可包含Ti、Ta、Al、Ni、Co、La、Pd、Nb、Mo、Hf、Ir、Ru、Pt、Yb、Dy、Er、Pd、TiAl、HfSiMo、TiN、WN、TaN、RuN、MoN、TiAlN、TaC、TiC或TaC中的至少一種。例如，功函數控制層225可更包含La/TiN、Mg/TiN或Sr/TiN中的至少一種。
第一導電層221可包含摻雜半導體材料。例如，第一導電層221可包含多晶矽。第一導電層221可摻雜有例如P型摻雜劑。
第二導電層222可形成在第一導電層221與第三導電層223之間。第二導電層222的厚度可小於第一導電層221的厚度及第三導電層223的厚度。第二導電層222可包含形成在第一導電層221與第三導電層223之間的介面處的矽化物。例如，第二導電層222可包含矽化鈦、矽化鈷、矽化鎳、矽化鎢、矽化鉑及/或矽化鉬。第三導電層223可包含金屬。例如，第三導電層223可 包含W、Ti或Ta中的至少一種。
閘極封蓋圖案230可配置在閘極電極220的頂表面上。閘極封蓋圖案230可覆蓋第三導電層223的頂表面以保護閘極電極220。閘極封蓋圖案230可包含絕緣材料。例如，閘極封蓋圖案230可包含氮化矽。
閘極間隔件結構240可設置在閘極堆疊200的側壁200s上。閘極間隔件結構240可包含第一閘極間隔件241、第二閘極間隔件242及第三閘極間隔件243。
第一閘極間隔件241可直接配置在閘極堆疊200的側壁200s上。第一閘極間隔件241可沿閘極堆疊200的側壁200s在豎直方向上延伸。第一閘極間隔件241的氧含量可低於第二閘極間隔件242的氧含量。第一閘極間隔件241可具有第一介電常數，第一介電常數的範圍可從6.5到7.5。第一閘極間隔件241可包含相對於第二閘極間隔件242具有蝕刻選擇性的材料。第一閘極間隔件241可包含例如氮化矽。第一閘極間隔件241的頂表面可與閘極封蓋圖案230的頂表面基本上共面。第一閘極間隔件241可直接配置在閘極電極220的側壁及閘極封蓋圖案230的側壁上。
第二閘極間隔件242可配置在第一閘極間隔件241的側壁上。第二閘極間隔件242的寬度可大於第一閘極間隔件241的寬度，例如，第二閘極間隔件242的最大寬度可大於第一閘極間隔件241的寬度。第二閘極間隔件242的寬度可隨著距基板100的頂表面的距離的增加而減小。第二閘極間隔件242可包含例如氧 化矽。
第三閘極間隔件243可設置在第二閘極間隔件242上。第三閘極間隔件243可延伸到閘極堆疊200的頂表面上以覆蓋第一閘極間隔件241的頂表面及閘極封蓋圖案230的頂表面。第三閘極間隔件243可延伸到基板100的頂表面上。第三閘極間隔件243可包含例如氮化矽。
第一層間絕緣層207可形成在基板100上。第一層間絕緣層207可覆蓋閘極間隔件結構240的側壁並且可不覆蓋閘極間隔件結構240的頂表面。第一層間絕緣層207的頂表面可與第三閘極間隔件243的頂表面基本上共面。例如，第一層間絕緣層207可包含高密度電漿(high density plasma，HDP)氧化物層或者藉由流動CVD(FCVD)方法形成的氧化矽層。可在第一層間絕緣層207上形成第二層間絕緣層209。第二層間絕緣層209的底表面可覆蓋第三閘極間隔件243的頂表面。第二層間絕緣層209可包含氮化矽。
周邊電路佈線252可設置在第二層間絕緣層209上。周邊電路佈線252可通過周邊接觸件251連接至摻雜劑區域201及摻雜劑區域202。例如，周邊接觸件251及周邊電路佈線252可包含銅(Cu)、鎢(W)、鋁(Al)、鉭(Ta)或鈦(Ti)中的至少一種。周邊接觸件251可穿透第一絕緣層207及第二層間絕緣層209以連接至基板100。在一些實施例中，周邊接觸件251的底端可比基板100的頂表面位於更低的水平高度處。周邊接觸件251可將周 邊電路佈線252電連接至摻雜劑區域201及摻雜劑區域202。在一些實施例中，周邊接觸件251可與周邊電路佈線252一起形成並且可包含與周邊電路佈線252相同的材料。周邊接觸件251及周邊電路佈線252可彼此連接以構成一個主體。
接觸障壁層253可覆蓋周邊電路佈線252及周邊接觸件251的表面。接觸障壁層253可設置在周邊電路佈線252的底表面與第二層間絕緣層209之間。接觸障壁層253可設置在周邊接觸件251的側壁及底表面上。接觸障壁層253可包含金屬氮化物。例如，接觸障壁層253可包含氮化鈦(TiN)、氮化鉭(TaN)或氮化鎢(WN)中的至少一種。
第二溝槽TR2可形成在周邊電路佈線252之間。第二溝槽TR2可形成在周邊電路佈線252的側壁252s之間並且可穿透第二層間絕緣層209及第三閘極間隔件243。第二溝槽TR2的底端可比閘極封蓋圖案230的頂表面位於更低的水平高度處。
第一佈線絕緣圖案261可填充第二溝槽TR2的下部部分。第一佈線絕緣圖案261的底端261b可比第二層間絕緣層209的底表面位於更低的水平高度處。第一佈線絕緣圖案261的頂表面261u可具有朝向基板100凹入地凹陷的形狀。
第二佈線絕緣圖案262可從周邊電路佈線252的頂表面延伸到第二溝槽TR2中。換言之，第二佈線絕緣圖案262可包含周邊電路佈線252的頂表面上的第一部分及填充第二溝槽TR2的上部部分的第二部分。在一些實施例中，第二佈線絕緣圖案262的 底端262b可低於周邊電路佈線252的頂表面並且可高於周邊電路佈線252的底表面。
佈線介面層263可覆蓋第二溝槽TR2的內表面及周邊電路佈線252的頂表面。佈線介面層263可配置在第二佈線絕緣圖案262與周邊電路佈線252的頂表面之間。此外，佈線介面層263可配置在第二溝槽TR2的內表面與第一佈線絕緣圖案261之間以及第二溝槽TR2的內表面與第二佈線絕緣圖案262之間。佈線介面層263及第二佈線絕緣圖案262可包含氮化矽。
第一佈線絕緣圖案261的氫濃度可高於第二佈線絕緣圖案262的氫濃度。例如，第一佈線絕緣圖案261的氫原子百分比可高於第二佈線絕緣圖案262及佈線介面層263的氫原子百分比。例如，第一佈線絕緣圖案261的氫離子濃度可高於第二佈線絕緣圖案262及佈線介面層263的氫離子濃度。第一佈線絕緣圖案261的氧濃度可高於第二佈線絕緣圖案262的氧濃度。例如，第一佈線絕緣圖案261的氧原子百分比可高於第二佈線絕緣圖案262及佈線介面層263的氧原子百分比。
第一佈線絕緣圖案261可包含具有高氫濃度的氧化矽或氮氧化矽。例如，第一佈線絕緣圖案261可包含藉由將氫氧離子(OH-)或氫離子(H+)提供到氟矽酸玻璃(FSG)中而形成的氧化矽層。例如，第一佈線絕緣圖案261可包含藉由使用N2/SiH4氣體或NH3/SiH4氣體的電漿沉積製程包含氫原子的氮氧化矽層。例如，第一佈線絕緣圖案261可包含藉由使用N2O/SiH4氣體的電 漿沉積製程包含氫的氧化矽層。
周邊上部絕緣層270可設置在第二佈線絕緣圖案262上。周邊上部絕緣層270可覆蓋第二佈線絕緣圖案262的頂表面。周邊上部絕緣層270可包含例如氧化矽。
圖8A及圖8B是對應於圖3的「A」部分的放大剖面圖以繪示根據一些實施例的半導體裝置。為了容易及方便解釋，可省略與上述實施例相同的組件的描述。
參照圖8A，第一絕緣圖案161可具有氣隙AG。氣隙AG可配置在第二絕緣圖案162的底表面162b下方。氣隙AG可由第一絕緣圖案161的內表面界定。氣隙AG可包含填充由第一絕緣圖案161的內表面圍繞的空間的空氣。氣隙AG在水平方向上的長度可小於氣隙AG在豎直方向上的長度。
參照圖8B，氣隙AG可由第一絕緣圖案161的內表面及第二絕緣圖案162的底表面界定。氣隙AG的頂端可被第二絕緣圖案162封閉。第二絕緣圖案162可具有朝向氣隙AG的底部突出的底表面162b。
圖9A至圖9D是對應於圖6的「B」部分的放大剖面圖以繪示根據一些實施例的半導體裝置。為了容易及方便解釋，可省略與上述實施例相同的組件的描述。
參照圖9A，第一佈線絕緣圖案261可具有氣隙AG。氣隙AG可配置在第二佈線絕緣圖案262的底端262b下方。氣隙AG可由第一佈線絕緣圖案261的內表面界定。氣隙AG可包含填充 由第一佈線絕緣圖案261的內表面圍繞的空間的空氣。第一佈線絕緣圖案261中的氣隙AG在水平方向上的長度可小於在豎直方向上的長度。
參照圖9B，第二溝槽TR2可不完全穿透第二層間絕緣層209。第二溝槽TR2的底部可位於第二層間絕緣層209的頂表面與第二層間絕緣層209的底表面之間的水平高度處。第一佈線絕緣圖案261的底端261b及佈線介面層263的底端263b可高於閘極間隔件結構240的頂表面。
參照圖9C，第一佈線絕緣圖案261的頂表面261u可比周邊電路佈線252的底表面位於更低的水平高度處。第二佈線絕緣圖案262的底端262b可比周邊電路佈線252的底表面位於更低的水平高度處。
參照圖9D，第一佈線絕緣圖案261可包含在第二溝槽TR2中彼此間隔開的第一部分261c及第二部分261d。第一佈線絕緣圖案261的第一部分261c及第二部分261d中的每一者可具有圓形表面並且可具有隨著距第二溝槽TR2的底表面的距離增加而減小的寬度。第一佈線絕緣圖案261的第一部分261c及第二部分261d可分別配置在第二溝槽TR2的相對的內側壁上。第一佈線絕緣圖案261的第一部分261c與第二部分261d之間的空間可填充有第二佈線絕緣圖案262。
圖10A及圖10B是對應於圖2的線C-C'的剖面圖以繪示根據一些實施例的半導體裝置。
參照圖10A及圖10B，第二佈線絕緣圖案262可局部地設置在第二溝槽TR2中。因此，第二佈線絕緣圖案262可不位於周邊電路佈線252的頂表面上。第二佈線絕緣圖案262的頂表面可位於不高於周邊電路佈線252的頂表面的水平高度處。周邊上部絕緣層270可配置在周邊電路佈線252的頂表面上。周邊上部絕緣層270可與周邊電路佈線252的頂表面直接接觸。
圖11A至圖11P是對應於圖2的線A-A'及C-C'的剖面圖以繪示根據一些實施例的製造半導體裝置的方法中的階段。
參照圖2及圖11A，界定第一主動區域A1的裝置隔離層101可形成在單元區域MCR的基板100中。可在基板100的上部部分中形成溝槽，並且可藉由用絕緣材料填充溝槽來形成裝置隔離層101。下部絕緣層110可形成在單元區域MCR的基板100的整個頂表面上。下部絕緣層110可包含單層或多個絕緣層。例如，下部絕緣層110可包含氧化矽層、氮化矽層或氮氧化矽層中的至少一個。
下部絕緣層110及基板100可被圖案化以形成暴露出第一主動區域A1的凹陷區域151。例如，當在平面圖中觀察時，凹陷區域151中的每一者可具有橢圓形狀。當在平面圖中觀察時，凹陷區域151可以鋸齒形式或蜂窩形式佈置。在用於形成凹陷區域151的各向異性蝕刻製程中，可部分地蝕刻第一主動區域A1及裝置隔離層101。參照圖2、圖3及圖11A，可在形成凹陷區域151之前形成閘極凹陷區域102。閘極凹陷區域102可填充有閘極絕緣 層103、字元線WL及硬遮罩圖案105。
再次參照圖2及圖11A，初步閘極絕緣層210p及初步功函數控制層225p可依次形成在周邊區域PCR的基板100的整個頂表面上。初步閘極絕緣層210p及初步功函數控制層225p可不形成在單元區域MCR的基板100上。可形成第一遮罩圖案以覆蓋單元區域MCR，然後可在周邊區域PCR上執行沉積製程以形成初步閘極絕緣層210p及初步功函數控制層225p。
參照圖2及圖11B，第一初步導電層21、第二初步導電層22、第三初步導電層23及第一初步絕緣層26可依次形成在基板100的整個頂表面上，例如，在單元區域MCR及周邊區域PCR二者上。第一初步導電層21可包含摻雜半導體材料。第一初步導電層21可包含例如多晶矽。第三初步導電層23可包含金屬，例如W、Ti或Ta中的至少一種。第一初步導電層21及第三初步導電層23中的每一者可藉由原子層沉積(atomic layer deposition，ALD)製程或物理氣相沉積(physical vapor deposition，PVD)製程形成。第二初步導電層22可包含矽化物並且可藉由使第一初步導電層21的頂表面與第三初步導電層23的底表面反應來形成。第一初步絕緣層26可包含例如氮化矽，並且可使用ALD製程、化學氣相沉積(chemical vapor deposition，CVD)製程或PVD製程形成。
參照圖2及圖11C，可在周邊區域PCR上執行圖案化製程以形成閘極堆疊200。例如，可在單元區域MCR及周邊區域PCR上形成第二遮罩圖案。第二遮罩圖案可完全覆蓋單元區域MCR並 且可部分地覆蓋周邊區域PCR。接下來，可使用第二遮罩圖案作為蝕刻遮罩來執行蝕刻製程。可蝕刻周邊區域PCR的基板100上堆疊的層以形成閘極堆疊200。參照圖11B及圖11C，在周邊區域PCR上的初步閘極絕緣層210p、初步功函數控制層225p、第一初步導電層21、第二初步導電層22、第三初步導電層23及第一初步絕緣層26可分別藉由蝕刻製程形成為閘極絕緣層210、功函數控制層225、第一導電層221、第二導電層222、第三導電層223及閘極封蓋圖案230。
接下來，可在閘極堆疊200的側壁上形成第一閘極間隔件241及第二閘極間隔件242。第一閘極間隔件241及第二閘極間隔件242的形成可包含形成覆蓋閘極堆疊200的第一初步間隔件層及第二初步間隔件層，並對第一初步間隔件層及第二初步間隔件層執行圖案化製程。圖案化製程可包含各向異性地蝕刻第一初步間隔件層及第二初步間隔件層直到暴露出閘極封蓋圖案230的頂表面。
參照圖2及圖11D，可藉由沉積製程在基板100的整個頂表面上形成第二初步絕緣層27。在單元區域MCR上，第二初步絕緣層27可形成在第一初步絕緣層26的頂表面上。在周邊區域PCR上，第二初步絕緣層27可形成在基板100的頂表面上。周邊區域PCR上的第二初步絕緣層27可對應於共形地覆蓋閘極堆疊200、第一閘極間隔件241及第二閘極間隔件242的第三閘極間隔件243。接下來，可藉由在周邊區域PCR上執行沉積製程來形成 覆蓋第三閘極間隔件243的第一層間絕緣層207。第一層間絕緣層207可形成為具有位於與第三閘極間隔件243的頂表面基本上相同的水平高度處的頂表面。
隨後，可藉由在基板100的整個頂表面上執行沉積製程來形成第三初步絕緣層28。在單元區域MCR上，第三初步絕緣層28可形成在第二初步絕緣層27的頂表面上。在周邊區域PCR上，第三初步絕緣層28可形成在第一層間絕緣層207的頂表面及第三閘極間隔件243的頂表面上。周邊區域PCR上的第三初步絕緣層28可對應於周邊區域PCR上的第二層間絕緣層209。
參照圖2及圖11E，可在單元區域MCR的基板100上執行圖案化製程以形成位元線結構BLS。位元線結構BLS的形成可包含在基板100的整個頂表面上形成第三遮罩圖案，並使用第三遮罩圖案作為蝕刻遮罩來執行蝕刻製程。第三遮罩圖案可完全覆蓋周邊區域PCR。藉由第三遮罩圖案暴露出的單元區域MCR的基板100上的層可被蝕刻以形成位元線結構BLS。
參照圖2及圖11F，第一間隔件131、第二間隔件132及第三間隔件133可依次形成在位元線結構BLS的側壁上。在形成第二間隔件132及第三間隔件133之前，可在位元線結構BLS的下部側壁上形成位元線接觸間隔件145。
參照圖2及圖11G，可在位元線結構BLS的側壁之間形成初步下部接觸件CPp。接下來，可執行蝕刻製程以部分地去除第一間隔件131、第二間隔件132及第三間隔件133的上部部分。可 執行蝕刻製程直到第二間隔件132及第三間隔件133的頂表面位於與初步下部接觸件CPp的頂表面相似的水平高度處。
參照圖2及圖11H，第四間隔件134可形成為覆蓋第一間隔件131的上部側壁。隨後，可藉由去除初步下部接觸件CPp的上部部分來形成下部接觸件CP。下部接觸件CP的頂表面可比第二間隔件132的頂表面及第三間隔件133的頂表面位於更低的水平高度處。
接下來，可在周邊區域PCR的基板100上形成在豎直方向上穿透第一層間絕緣層207及第二層間絕緣層209的接觸孔H。當形成接觸孔H時，可部分地去除基板100的上部部分。接觸孔H的底部可比基板100的頂表面位於更低的水平高度處。
參照圖2及圖11I，可藉由在基板100的整個頂表面上執行沉積製程來形成初步障壁層57。初步障壁層57可覆蓋單元區域MCR上的下部接觸件CP的頂表面、間隔件結構SS的側壁及位元線結構BLS的頂表面。初步障壁層57可覆蓋周邊區域PCR上的第二層間絕緣層209的頂表面及接觸孔H的內表面。
參照圖2及圖11J，可在初步障壁層57上形成初步金屬層59。在單元區域MCR上，初始金屬層59可填充間隔件結構SS之間的空間並且可延伸到位元線結構BLS的頂表面上。在周邊區域PCR上，初始金屬層59可配置在第二層間絕緣層209的頂表面上並且可填充接觸孔H的剩餘部分。
參照圖2及圖11K，可在基板100的整個頂表面上執行圖 案化製程以形成第一溝槽TR1及第二溝槽TR2。第一溝槽TR1及第二溝槽TR2的形成可包含在基板100上形成第四遮罩圖案，並使用第四遮罩圖案作為蝕刻遮罩來執行蝕刻製程。藉由在單元區域MCR中形成第一溝槽TR1，可在單元區域MCR上形成著陸接墊LP。著陸接墊LP可藉由第一溝槽TR1彼此實體分離。例如，第一溝槽TR1可在整個單元區域MCR中是連續的，因此第一溝槽TR1的將著陸接墊LP彼此分開(例如，圖11K中所繪示的著陸接墊LP之間的第一溝槽TR1的部分)的部分可為連續的並且彼此流體連通以界定單個第一溝槽TR1。藉由形成第二溝槽TR2，可在周邊區域PCR上形成周邊接觸件251及周邊電路佈線252。周邊電路佈線252可為具有彼此面對的側壁且第二溝槽TR2插置在其間的的佈線圖案。
參照圖2及圖11L，可藉由在基板100的整個頂表面上執行沉積製程來形成初步介面層63。在單元區域MCR上，初步介面層63可形成為例如共形地且連續地覆蓋著陸接墊LP的接墊金屬圖案159的頂表面及第一溝槽TR1的內表面。在周邊區域PCR上，初步介面層63可形成為共形地覆蓋周邊電路佈線252的頂表面及第二溝槽TR2的內表面。初始介面層63可包含氮化矽。初始介面層63可沉積為具有約5nm至約20nm的厚度。初步介面層63可在周邊區域PCR上形成佈線介面層263。
參照圖2及圖11M，可藉由在基板100的整個頂表面上執行例如ALD的沉積製程來形成第一初步絕緣圖案61。第一初步絕 緣圖案61可填充第一溝槽TR1及第二溝槽TR2的剩餘部分。第一初步絕緣圖案61可藉由初步介面層63與第一溝槽TR1的內表面及第二溝槽TR2的內表面間隔開，例如完全分開。第一初步絕緣圖案61可包含具有高氫濃度的氧化矽或氮氧化矽。在一些實施例中，可藉由將氫氧根離子(OH-)或氫離子(H+)提供到氟矽酸玻璃(FSG)中來形成第一初步絕緣圖案61。在某些實施例中，第一初步絕緣圖案61可藉由使用N2/SiH4氣體或NH3/SiH4氣體執行電漿沉積製程包含氫原子。在某些實施例中，第一初步絕緣圖案61可藉由使用N2O/SiH4氣體執行電漿沉積製程包含氫原子。
參照圖2及圖11N，可部分地去除第一初步絕緣圖案61以形成第一絕緣圖案161及第一佈線絕緣圖案261。第一初始絕緣圖案61的部分去除可使用回蝕製程來執行，例如經由濕蝕刻選擇性地蝕刻氧化物(相對於氮化物)，因此第一絕緣圖案161及第一佈線絕緣圖案261上方的第一溝槽TR1及第二溝槽TR2的上部部分可暴露出。第一絕緣圖案161可具有比接墊金屬圖案159的頂表面位於更低的水平高度處的頂表面161u，例如，從頂表面161u到基板100的底部的距離可小於從接墊金屬圖案159的頂表面到基板100的底部的距離。第一佈線絕緣圖案261可具有位於比周邊電路佈線252的頂表面位於更低的水平高度處的頂表面261u，例如，從頂表面261u到基板100的底部的距離可小於從周邊電路佈線252的頂表面到基板100的底部的距離。
參照圖2及圖11O，例如可藉由在基板100的整個頂表面 上執行沉積製程來形成第二初步絕緣圖案62，因此第二初步絕緣圖案62可在第一絕緣圖案161及第一佈線絕緣圖案261上方完全填充第一溝槽TR1及第二溝槽TR2的暴露出的上部部分。第二初步絕緣圖案62可形成為具有比參照圖11M描述的第一初步絕緣圖案61的氧濃度低的氧濃度。第二初步絕緣圖案62可包含例如氮化矽。
參照圖2及圖11P，可部分地去除單元區域MCR上的第二初步絕緣圖案62。可使用蝕刻製程執行第二初步絕緣圖案62的部分去除，並且在蝕刻製程期間周邊區域PCR可被單元開口遮罩MK覆蓋。單元開口遮罩MK可完全覆蓋周邊區域PCR並且可完全暴露出單元區域MCR。接墊金屬圖案159的頂表面可藉由蝕刻製程暴露出。可執行蝕刻製程直到第二絕緣圖案162及介面層163的頂表面位於不高於接墊金屬圖案159的頂表面的水平高度處。在蝕刻製程之後可去除單元開口遮罩MK。例如，如圖11P所示，第二絕緣圖案162可在相鄰的著陸接墊LP之間例如完全分開。
再次參照圖2、圖3及圖6，上部電極181及單元上部絕緣層182可形成在單元區域MCR上。周邊上部絕緣層270可形成在周邊區域PCR上。例如，可在基板100的整個頂表面上執行沉積製程以形成單元上部絕緣層182及周邊上部絕緣層270。單元上部絕緣層182可被圖案化以暴露出著陸接墊LP的頂表面，然後，可在著陸接墊LP的頂表面上形成上部電極181。
圖12A至圖12F是對應於圖2的線A-A'及C-C'的剖面圖以繪示根據一些實施例的製造半導體裝置的方法中的階段。根據本實施例的製造方法可包含參照圖11A至圖11J描述的製程。為了容易及方便解釋，可省略與上述實施例相同的組件的描述。
參照圖12A，可在基板100的整個頂表面上執行圖案化製程以形成第一溝槽TR1及第二溝槽TR2。第二溝槽TR2的寬度可大於第一溝槽TR1的寬度。
參照圖12B，可藉由在基板100的整個頂表面上執行沉積製程來形成初步介面層63。在單元區域MCR上，初步介面層63可形成為共形地覆蓋接墊金屬圖案159的頂表面及第一溝槽TR1的內表面。在周邊區域PCR上，初步介面層63可形成為共形地覆蓋周邊電路佈線252的頂表面及第二溝槽TR2的內表面。初步介面層63可在周邊區域PCR上形成佈線介面層263。
參照圖12C，可藉由在基板100的整個頂表面上執行沉積製程來形成第一初步絕緣圖案61。藉由控制沉積製程的條件，可在周邊區域PCR的第一初步絕緣圖案61的頂表面中形成凹陷61uc。凹陷61uc可與第二溝槽TR2重疊。
參照圖12D，可在第一初步絕緣圖案61上執行蝕刻製程以形成第一絕緣圖案161及第一佈線絕緣圖案261。第一佈線絕緣圖案261可包含在第二溝槽TR2中彼此間隔開的第一部分261c及第二部分261d。第一佈線絕緣圖案261的第一部分261c及第二部分261d中的每一者可具有圓形表面並且可具有隨著距第二溝槽 TR2的底表面的距離增加而減小的寬度。
參照圖12E，可形成第二初步絕緣圖案62。可使用沉積製程形成第二初步絕緣圖案62。第二初步絕緣圖案62可填充單元區域MCR上的第一溝槽TR1的剩餘部分。周邊區域PCR的第二初步絕緣圖案62可填充第一佈線絕緣圖案261的第一部分261c與第二部分261d之間的空間。
參照圖12F，可部分地去除單元區域MCR上的第二初步絕緣圖案62。可使用蝕刻製程執行第二初步絕緣圖案62的部分去除，並且在蝕刻製程期間周邊區域PCR可被單元開口遮罩MK覆蓋。在蝕刻製程之後可去除單元開口遮罩MK。接下來，如參照圖3及圖6所描述的，上部電極及單元上部絕緣層可形成在單元區域MCR上，及周邊上部絕緣層可形成在周邊區域PCR上。
藉由總結和回顧的方式，半導體裝置可包含在豎直方向上堆疊的圖案，以及用於電連接堆疊圖案的接觸插塞。隨著半導體裝置已高度整合，圖案之間的距離及/或接觸插塞與圖案之間的距離已逐漸減小。因此，圖案之間及/或接觸插塞與圖案之間的寄生電容可能增加。寄生電容可導致半導體裝置的性能降低，例如，半導體裝置的運行速度降低。
相反，實施例提供具有改進的可靠性及電特性的半導體裝置。即，根據實施例，著陸接墊之間的絕緣結構可包含填充著陸接墊之間的空間的氧化物層(具有高氫濃度的富H+氧化物)及氮化物(SiN)層，使得氧化物層位於氮化物層及基板之間。因此， 可供應來自氧化物層的氫離子，例如擴散到基板以降低表面陷阱密度，例如最小化基板的表面上的懸空鍵，從而減少漏電流並改善電特性。
實例實施例已經揭露在本文中，並且雖然採用了特定術語，但其僅用以並且以一般及描述性的意義來解釋，而不是出於限制的目的。在一些例子中，除非另外特別指明，如對在本申請提交時本領域具有通常知識者所顯而易見，結合特定實施例描述的特徵、特性及/或元件可單獨使用或者與結合其他實施例描述的特徵、特性及/或元件組合使用。因此，本領域具有通常知識者將理解，在不脫離如以下申請專利範圍中闡述的本發明的精神及範圍的情況下，可在形式及細節上進行各種改變。
100:基板
101:裝置隔離層
102:閘極凹陷區域
103:閘極絕緣層
105:硬遮罩圖案
110:下部絕緣層
120:位元線
121:多晶矽圖案
122:矽化物圖案
123:金屬圖案
125:位元線封蓋圖案
126:第一封蓋圖案
127:第二封蓋圖案
128:第三封蓋圖案
131:第一間隔件
132:第二間隔件
133:第三間隔件
134:第四間隔件
145:位元線接觸間隔件
151:凹陷區域
157:障壁層
159:接墊金屬圖案
161:第一絕緣圖案
162:第二絕緣圖案
163:介面層
181:上部電極
182:單元上部絕緣層
A:部分
A1:第一主動區域
A-A'、B-B':線
BLS:位元線結構
CP:下部接觸件
D1:第一方向
D2:第二方向
D3:第三方向
DC:位元線接觸圖案
ISS:絕緣結構
LP:著陸接墊
LV1:第一水平高度
MCR:單元區域
SS:間隔件結構
TR1:第一溝槽
WL:字元線

Claims (9)

  1. 一種半導體裝置，包括：位元線，在基板上在第一方向上延伸；下部接觸件，在所述位元線中的兩條相鄰的位元線之間連接至所述基板；著陸接墊，在所述下部接觸件上；以及絕緣結構，圍繞所述著陸接墊的側壁，所述絕緣結構包含：第一絕緣圖案，具有比所述著陸接墊的頂表面位於更低的水平高度處的頂表面；以及第二絕緣圖案，在所述第一絕緣圖案的所述頂表面上，其中所述第一絕緣圖案的氫濃度高於所述第二絕緣圖案的氫濃度。
  2. 如請求項1所述的半導體裝置，其中所述絕緣結構更包括在所述著陸接墊的所述側壁與所述第一絕緣圖案之間的介面層，所述介面層的氧濃度低於所述第一絕緣圖案的氧濃度。
  3. 如請求項1所述的半導體裝置，其中所述第一絕緣圖案的厚度大於所述第二絕緣圖案的厚度。
  4. 如請求項1所述的半導體裝置，更包括在所述第二絕緣圖案的頂表面上的上部絕緣圖案，所述上部絕緣圖案的底端比所述著陸接墊的所述頂表面在更低的水平高度處。
  5. 如請求項1所述的半導體裝置，其中所述第二絕緣圖案的氧濃度低於所述第一絕緣圖案的氧濃度。
  6. 如請求項1所述的半導體裝置，更包括在所述位元線中的所述兩條相鄰的位元線中的一者上的位元線封蓋圖案，所述第二絕緣圖案的底端比所述位元線封蓋圖案的頂端在更低的水平高度處。
  7. 如請求項1所述的半導體裝置，更包括在所述位元線中的所述兩條相鄰的位元線中的一者上的位元線封蓋圖案，所述第一絕緣圖案的底端比所述位元線封蓋圖案的底端在更高的水平高度處。
  8. 如請求項1所述的半導體裝置，其中所述第一絕緣圖案在比所述第二絕緣圖案的底表面更低的水平高度處具有氣隙。
  9. 一種半導體裝置，包括：基板，包含主動區域及界定所述主動區域的裝置隔離層；字元線，與所述主動區域交叉，所述字元線在第一方向上延伸；位元線結構，在所述字元線上，所述位元線結構在第二方向上延伸，所述第二方向垂直於所述第一方向；間隔件結構，在所述位元線結構的側壁上；下部接觸件，在所述間隔件結構之間，所述下部接觸件連接至所述主動區域中的對應一者；著陸接墊，在所述下部接觸件上並延伸至所述位元線結構中的對應一者的頂表面上，所述著陸接墊包括接墊金屬圖案及在所述接墊金屬圖案與所述下部接觸件之間的障壁層； 絕緣結構，圍繞所述著陸接墊的側壁，所述絕緣結構包含：第一絕緣圖案，所述第一絕緣圖案具有比所述著陸接墊的頂表面位於更低的水平高度處的頂表面，第二絕緣圖案，在所述第一絕緣圖案上，以及介面層，在所述第一絕緣圖案與所述著陸接墊的所述側壁之間；上部電極，在所述著陸接墊的所述頂表面上；以及上部絕緣層，在所述第二絕緣圖案上，其中所述第一絕緣圖案的氫濃度高於所述第二絕緣圖案的氫濃度。
TW110147087A 2021-04-28 2021-12-16 半導體裝置 TWI808570B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0055093 2021-04-28
KR1020210055093A KR20220148366A (ko) 2021-04-28 2021-04-28 반도체 소자

Publications (2)

Publication Number Publication Date
TW202243215A TW202243215A (zh) 2022-11-01
TWI808570B true TWI808570B (zh) 2023-07-11

Family

ID=83698206

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110147087A TWI808570B (zh) 2021-04-28 2021-12-16 半導體裝置

Country Status (4)

Country Link
US (1) US20220352173A1 (zh)
KR (1) KR20220148366A (zh)
CN (1) CN115249708A (zh)
TW (1) TWI808570B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114446890B (zh) * 2020-11-06 2024-05-07 长鑫存储技术有限公司 存储器的制造方法及存储器
TWI830539B (zh) * 2022-12-15 2024-01-21 華邦電子股份有限公司 半導體結構及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201034170A (en) * 2009-01-29 2010-09-16 Samsung Electronics Co Ltd Semiconductor memory device including a cylinder type storage node and a method of fabricating the same
US20150380508A1 (en) * 2014-06-27 2015-12-31 Samsung Electronics Co., Ltd. Semiconductor device
US20200203354A1 (en) * 2018-12-24 2020-06-25 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201034170A (en) * 2009-01-29 2010-09-16 Samsung Electronics Co Ltd Semiconductor memory device including a cylinder type storage node and a method of fabricating the same
US20150380508A1 (en) * 2014-06-27 2015-12-31 Samsung Electronics Co., Ltd. Semiconductor device
US20200203354A1 (en) * 2018-12-24 2020-06-25 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same

Also Published As

Publication number Publication date
KR20220148366A (ko) 2022-11-07
TW202243215A (zh) 2022-11-01
US20220352173A1 (en) 2022-11-03
CN115249708A (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
US10672773B2 (en) Semiconductor device including ultra low-k spacer and method for fabricating the same
US9412665B2 (en) Semiconductor device and method of fabricating the same
US10991807B2 (en) Semiconductor device having gate insulating layer
US8748254B2 (en) Method of manufacturing semiconductor device
TWI808570B (zh) 半導體裝置
TW202339206A (zh) 半導體裝置
US20230253445A1 (en) Semiconductor device
US20230045674A1 (en) Semiconductor device
TWI778796B (zh) 半導體裝置
CN116419565A (zh) 半导体器件
CN215731696U (zh) 半导体存储器装置
US11545554B2 (en) Semiconductor device
US11647627B2 (en) Integrated circuit device
US20230178634A1 (en) Semiconductor devices having spacer structures
US20230232611A1 (en) Semiconductor devices
US20240021664A1 (en) Semiconductor devices
US20220216230A1 (en) Semiconductor device and method for fabricating the same
US20230171953A1 (en) Semiconductor device and method for fabricating the same
JP2023165406A (ja) 半導体素子
TW202347777A (zh) 半導體裝置
CN117412588A (zh) 半导体器件