CN114446890B - 存储器的制造方法及存储器 - Google Patents

存储器的制造方法及存储器 Download PDF

Info

Publication number
CN114446890B
CN114446890B CN202011233641.3A CN202011233641A CN114446890B CN 114446890 B CN114446890 B CN 114446890B CN 202011233641 A CN202011233641 A CN 202011233641A CN 114446890 B CN114446890 B CN 114446890B
Authority
CN
China
Prior art keywords
dielectric layer
layer
forming
initial
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011233641.3A
Other languages
English (en)
Other versions
CN114446890A (zh
Inventor
张军超
陈涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202011233641.3A priority Critical patent/CN114446890B/zh
Priority to US17/600,828 priority patent/US11895831B2/en
Priority to PCT/CN2021/103863 priority patent/WO2022095482A1/zh
Publication of CN114446890A publication Critical patent/CN114446890A/zh
Application granted granted Critical
Publication of CN114446890B publication Critical patent/CN114446890B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例提供一种存储器的制造方法及存储器，包括：提供基底，在基底上形成第一隔离层及分立的位线，第一隔离层位于位线远离基底的表面且还位于相邻位线之间；去除部分厚度的第一隔离层，形成分立的第一沟槽；形成填充第一沟槽的字线，字线与位线之间具有部分厚度的第一隔离层，字线具有相对的第一侧壁及第二侧壁，在字线之间形成分立的通孔，通孔暴露字线相对的第一侧壁、第二侧壁及位线表面；在第一侧壁表面形成第一介质层，在第二侧壁表面形成第二介质层；第一介质层的等效栅介质层厚度大于第二介质层的等效栅介质层厚度；形成填充通孔的有源层。本发明实施例能够提高字线、位线及有源层的排列密度，进而缩小存储器的尺寸。

Description

存储器的制造方法及存储器
技术领域
本发明实施例涉及半导体领域，特别涉及一种存储器的制造方法及存储器。
背景技术
存储器是用来存储程序和各种数据信息的记忆部件，随机存储器分为静态随机存储器和动态随机存储器。动态随机存储器通常包括电容器以及与电容器连接的晶体管，电容器用来存储代表存储信息的电荷，晶体管是控制电容器的电荷流入和释放的开关。在写入数据时字线给出高电平，晶体管导通，位线向电容器充电。读出时字线同样给出高电平，晶体管导通，电容器放电，使位线获得读出信号。
目前，存储器的尺寸还有待进一步缩小。
发明内容
本发明实施例解决的技术问题为提供一种存储器的制造方法及存储器，以进一步缩小存储器的尺寸。
为解决上述问题，本发明实施例提供一种存储器的制造方法及存储器，包括：提供基底，在所述基底上形成第一隔离层及分立的位线，所述位线沿第一方向延伸，所述第一隔离层位于所述位线远离所述基底的表面且还位于相邻所述位线之间；去除部分厚度的所述第一隔离层，形成分立的第一沟槽，所述第一沟槽沿所述第二方向延伸，所述第二方向与所述第一方向不同；形成填充所述第一沟槽的字线，所述字线与所述位线之间具有部分厚度的所述第一隔离层，所述字线具有相对的第一侧壁及第二侧壁；在所述字线之间形成分立的通孔，所述通孔暴露所述字线相对的第一侧壁、所述第二侧壁及所述位线表面；在暴露的所述第一侧壁表面形成第一介质层，在暴露的所述第二侧壁表面形成第二介质层；所述第一介质层的等效栅介质层厚度大于所述第二介质层的等效栅介质层厚度；形成所述第一介质层及所述第二介质层后，形成填充所述通孔的有源层。
另外，形成所述第一介质层及所述第二介质层的步骤包括：在暴露的所述第一侧壁及所述第二侧壁表面形成初始第一介质层，去除所述第二侧壁上的所述初始第一介质层；在剩余的所述初始第一介质层表面及暴露的所述第二侧壁表面形成初始第二介质层；剩余的所述初始第一介质层及覆盖所述初始第一介质层的所述初始第二介质层作为所述第一介质层；覆盖所述第二侧壁表面的所述初始第二介质层作为所述第二介质层。
另外，形成所述有源层前，还包括步骤：形成位线接触层，所述位线接触层位于所述位线与所述有源层之间。
另外，形成所述字线后，还包括步骤：在所述字线上形成绝缘盖层；形成所述有源层后，还包括步骤：在所述有源层上形成电容接触层，所述电容接触层还位于所述绝缘盖层之间。
另外，形成所述位线及所述第一隔离层的步骤包括：在所述基底上形成第二沟槽，在所述第二沟槽中依次形成所述位线及第二隔离层，所述第二隔离层填充满所述第二沟槽；去除所述位线之间及所述第二隔离层之间的所述基底，形成第三沟槽；形成填充满所述第三沟槽的第三隔离层；所述第三隔离层及所述第二隔离层构成所述第一隔离层。
另外，形成所述位线及所述第一隔离层的步骤包括：在所述基底上形成第二隔离层，在所述第二隔离层上形成第二沟槽，形成填充所述第二沟槽的位线，在所述位线及所述第二隔离层上形成第三隔离层；所述第二隔离层及所述第三隔离层构成所述第一隔离层。
本发明实施例还提供一种存储器的制造方法，包括：提供基底，在所述基底上形成第一隔离层及分立的位线，所述位线沿第一方向延伸，所述第一隔离层位于所述位线远离所述基底的表面且还位于相邻所述位线之间；去除部分厚度的所述第一隔离层，形成阵列排布的通孔，所述通孔露出部分所述位线表面，形成填充所述通孔的有源层；去除部分所述第一隔离层，形成分立的第一沟槽，所述第一沟槽沿第二方向延伸，所述第二方向与所述第一方向不同；所述第一沟槽暴露出所述有源层相对的第一侧面及第二侧面；在所述第一侧面形成第一介质层，在所述第二侧面形成第二介质层，所述第一介质层的等效栅介质层厚度大于所述第二介质层的等效栅介质层厚度；形成所述第一介质层及所述第二介质层后，形成填充所述第一沟槽的字线。
另外，形成所述第一介质层及所述第二介质层的步骤包括：在所述第一侧面及所述第二侧面形成初始第一介质层，去除所述第二侧面上的所述初始第一介质层；在剩余的所述初始第一介质层表面及所述第二侧面上形成初始第二介质层；剩余的所述初始第一介质层及覆盖所述初始第一介质层的所述初始第二介质层作为所述第一介质层；覆盖所述第二侧面的所述初始第二介质层作为所述第二介质层。
本发明实施例还提供一种存储器，包括：基底，位于所述基底上分立的位线，所述位线沿第一方向延伸；位于所述位线上的分立的字线，所述字线沿第二方向延伸，所述第二方向与所述第一方向不同；所述字线之间具有相对的第一侧壁及第二侧壁；所述字线之间具有分立的有源层，且所述有源层位于所述位线上；所述相邻所述位线之间、所述位线与所述字线之间、相邻所述有源层之间具有第一隔离层；所述有源层与所述第一侧壁之间具有第一介质层；所述有源层与所述第二侧壁之间具有第二介质层；所述第一介质层的等效栅介质层厚度大于所述第二介质层的等效栅介质层厚度。
另外，所述第一介质层为双层结构，包括初始第一介质层及初始第二介质层，所述初始第一介质层覆盖所述第一侧壁，所述初始第二介质层覆盖所述初始第一介质层。
另外，所述初始第一介质层的材料包括高介电常数材料，所述初始第二介质层的材料包括氧化硅。
另外，还包括：位于所述位线与所述有源层之间的位线接触层；位于所述字线上的绝缘盖层；位于所述有源层上的电容接触层，且所述电容接触层还位于所述绝缘盖层之间。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：第一介质层的等效栅介质层厚度大于第二介质层的等效栅介质层厚度，即第二介质层作为栅介质层，紧贴第二介质层的有源层能够形成沟道；第一介质层作为隔离结构，能够避免相邻沟道之间的干扰。另外，在位线上形成字线，在字线之间形成有源层，使得位线、字线及有源层之间的排列更加紧密，进而使得后续形成的电容也能具有较高的排列密度，从而缩小存储器的尺寸。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1-图16为第一实施例提供的存储器的制造方法中各步骤对应的结构示意图；
图17-图22为第二实施例提供的存储器的制造方法中各步骤对应的结构示意图；
图23-图25为第三实施例提供的存储器的制造方法中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，存储器的尺寸有待进一步缩小。
经分析发现，主要原因包括：通常在基底中制造埋入式字线，在字线上形成位线，位线通过位线接触层与基底中的有源层连接。由该方法制造的字线、位线及有源层之间的排列密度不高，从而导致后续形成的电容的排列密度也较低，存储器的尺寸较大。
为解决上述问题，本发明实施提供一种存储器的制造方法及存储器，本发明实施例在位线上形成字线，在字线之间形成有源层，使得位线、字线及有源层之间的排列更加紧密，进而使得后续形成的电容也能具有较高的排列密度，从而缩小存储器的尺寸。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
本发明第一实施例提供一种存储器的制造方法，图1-图16为本实施例提供的存储器的制造方法中各步骤对应的结构示意图。
参考图1-图9，提供基底100，在基底100上形成第一隔离层107及分立的位线103，位线103沿第一方向延伸，第一隔离层107位于位线103远离基底100的表面且还位于相邻位线103之间。
在本实施例中，基底100的材料可以为硅或锗等半导体。在其他实施例中，基底也可以为氧化硅或氮化硅等绝缘材料。
位线103的材料可以为多晶硅、钨、金、银或钌等导电材料。
第一隔离层107包括第二隔离层104及第三隔离层106。本实施例中，第二隔离层104位于位线103上，第三隔离层106位于相邻位线103之间、相邻第二隔离层104之间、相邻第四隔离层102之间。
本实施例中，第二隔离层104的材料与第三隔离层106的材料相同，可以为二氧化硅、氮化硅或碳化硅。在其他实施例中，第二隔离层及第三隔离层的材料可以不同。
第一隔离层107用于隔离相邻的位线103。在后续形成字线以及有源层的过程中，需要在第一隔离层107中形成字线的填充沟槽以及有源层的填充通孔，因此，第一隔离层107还用于隔离位线103和后续形成的字线，还用于隔离后续形成的相邻有源层。
具体地，参考图1，图1(a)为俯视图，图1(b)为图1(a)沿着A-A1方向的剖面图，图1(c)为图1(a)沿着B-B1方向的剖面图，形成位线103及第一隔离层107的步骤包括：在基底100上形成第二沟槽101。
参考图2-图3，本实施例中，形成填充第二沟槽101的第四隔离层102。可以理解的是，在其他实施例中，若基底为绝缘材料，也可不形成第四隔离层。
具体地，参考图2，在第二沟槽101(参考图1)及基底100表面沉积形成初始第四隔离层102d。可采用化学气相沉积工艺或物理气相沉积工艺形成初始第四隔离层102d。
参考图3，回刻初始第四隔离层102d(参考图2)，去除高于基底100表面及第二沟槽101内的部分初始第四隔离层102d，从而形成第四隔离层102。
参考图4-图7，在第二沟槽101(参考图3)中依次形成位线103及第二隔离层104，第二隔离层104填充满第二沟槽101。
具体地，参考图4，在第二沟槽101(参考图3)中及基底100表面形成初始位线层103d。
参考图5，回刻初始位线层103d(参考图4)，去除高于基底100表面及第二沟槽101中的部分初始位线层103d，在第四隔离层102上形成位线103。
参考图6，在第二沟槽101(参考图5)中及基底100表面形成初始第二隔离层104d。
参考图7，回刻初始第二隔离层104(参考图6)，去除高于基底100表面的初始第二隔离层104，形成位于第二沟槽101(参考图5)中的第二隔离层104。
参考图8，去除位线103之间及第二隔离层104之间的基底100，形成第三沟槽105；本实施例中，还去除第四隔离层102之间的基底100。
参考图9，形成填充满第三沟槽105的第三隔离层106；第三隔离层106及第二隔离层104构成第一隔离层107。
参考图10，去除部分厚度的第一隔离层107，即去除部分厚度的第二隔离层104及第三隔离层106，形成分立的第一沟槽108，第一沟槽108沿第二方向延伸，第二方向与第一方向不同。
本实施例中，第二方向与第一方向相垂直。
参考图11，形成填充第一沟槽108(参考图10)的字线109，字线109与位线103之间具有部分厚度的第一隔离层107，即具有部分厚度的第二隔离层104及第三隔离层106。
字线109具有相对的第一侧壁及第二侧壁；第一侧壁位于所有字线109的同一侧，第二侧壁位于所有字线的同一侧。
形成字线109后，在字线109上形成绝缘盖层110。
参考图12-图15，在字线109之间形成分立的通孔111，通孔111暴露字线109相对的第一侧壁、第二侧壁及位线103表面；在暴露的第一侧壁表面形成第一介质层112，在暴露的第二侧壁表面形成第二介质层113；第一介质层112的等效栅介质层厚度大于第二介质层113的等效栅介质层厚度。
当字线109打开时，第二介质层113相当于一个平板电容器；在电压下，字线109与后续形成的有源层之间将产生电场，使得有源层中的少子被吸引到贴近字线109的表面，当电压达到一定数值时，这些少子在有源层贴近字线109的表面形成强反型层；当位线103打开后，强反型层被导通形成沟道，以控制电容中的电荷。第二介质层113作为栅介质层，其厚度较薄，主要原因在于，较薄的栅介质层的能够提供大的栅电容，其阈值电压较小，具有较好的栅控能力。
介质层的绝缘性能与其厚度及介电常数有关，其厚度越大、介电常数越高，绝缘性能越好。第一介质层112起隔离作用，以避免字线109影响靠近其第二侧壁的沟道，即避免字线影响其右侧的沟道。因此，第一介质层112的厚度较大、介电常数较高。
等效栅介质层厚度是指高介电常数介质层和氧化硅介质层达到相同的电容大小时，氧化硅介质层的厚度。在一个例子中，第一介质层112及第二介质层113的材料均为氧化硅，第一介质层112的厚度应大于第二介质层113的厚度；在另一例子中，第一介质层112及第二介质层113的材料均为高介电常数材料，第一介质层112的等效栅介质层厚度应大于第二介质层113的等效栅介质层厚度。如此，贴近第二介质层113的有源层表面可形成沟道，而第一介质层112能够避免字线109对靠近其第二侧壁的沟道的干扰，即只有字线左侧可以形成沟道，而右侧不能形成沟道。
本实施例中，第一介质层112为双层结构，包括初始第一介质层112d及初始第二介质层113d，初始第一介质层112d的材料为高介电常数材料，可以为Al2O3或ZrO。高介电常数材料具有优良的绝缘性能，能够避免漏电或降低干扰。初始第二介质层113d的材料为氧化硅。在其他实施例中，初始第一介质层也可以为氧化硅，相应的，可以增加初始第一介质层的厚度；或者初始第二介质层也可以为高介电常数材料。
初始第一介质层112d的厚度为3nm-7nm，例如3nm、5nm或6nm。初始第二介质层113d的厚度为4nm-8nm，例如5nm、6nm或7nm。
第二介质层113的材料为氧化硅。在其他实施例中，第二介质层的材料也可以为高介电常数材料。第二介质层113的厚度为4nm-8nm，例如5nm、6nm或7nm。
在本实施例中，第一介质层112及第二介质层113在形成通孔111后形成，能够保证在通孔111刻蚀过程中，第一介质层112及第二介质层113不受损伤。
可以理解的是，在其他实施中，也可以先形成第一介质层及第二介质层，再在第一介质层及第二介质层之间形成字线，形成字线后，再形成通孔。
值得注意的是，由于第一介质层112及第二介质层113的厚度比字线的宽度小得多，因此，在图12-图16中，俯视图(a)未将第一介质层112及第二介质层113示意出。具体地，形成第一介质层112以及第二介质层113的工艺步骤包括：
参考图12，在暴露的第一侧壁及第二侧壁表面形成初始第一介质层112d。
本实施例中，初始第一介质层112d还位于绝缘盖层110的顶部及侧壁。
参考图13，去除第二侧壁上的初始第一介质层112d。
本实施例中，还去除绝缘盖层110顶部的初始第一介质层112d。
可以理解的是，在其他实施例中，还可以去除绝缘盖层侧壁的初始第一介质层；或者，在其他实施例中，也可以保留绝缘盖层侧壁及顶部的初始第一介质层。
参考图14，在剩余的初始第一介质层112d表面及暴露的第二侧壁表面形成初始第二介质层113d。本实施例中，还在绝缘盖层110的侧壁及顶部形成初始第二介质层113d。
参考图15，去除绝缘盖层110顶部的初始第二介质层113d。
可以理解的是，在其他实施例中，也可以不去除绝缘盖层顶部的初始第二介质层；或者，还去除绝缘盖层侧壁的初始第二介质层。
剩余的初始第一介质层112d及覆盖初始第一介质层112d的初始第二介质层113d作为第一介质层112；覆盖第二侧壁表面的初始第二介质层113d作为第二介质层113。
参考图16，形成填充通孔111的有源层114。具体地，先通孔111中沉积多晶硅，再对多晶硅进行离子注入以形成有源层114。
字线109与有源层114间隔排列，排列密集，空间利用率高。本实施例中，形成有源层114前，还包括：形成位线接触层115，位线接触层115位于位线103与有源层114之间。
形成有源层114后，还可以包括：在有源层114上形成电容接触层116，电容接触层116还位于绝缘盖层110之间。
综上所述，本实施例中，在位线103上形成字线109，在字线109之间形成有源层114，使得位线103、字线109及有源层114之间的排列更加紧密，进而使得后续形成的电容也能具有较高的排列密度，从而提高存储容量，缩小存储器的尺寸。另外，在通孔111形成后，才形成第一介质层112及第二介质层113，能够避免刻蚀通孔111时对第一介质层112及第二介质层113造成的损伤。
本发明第二实施例提供一种存储器的制造方法，第二实施例中的存储器的制造方法与第一实施例大致相同，主要区别在于形成有源层、第一介质层以及字线层的步骤不同。图17-图22为本实施例提供的存储器的制造方法中各步骤对应的结构示意图。
参考图17，本实施例中，形成第一隔离层207及位线203的步骤包括：提供基底200，在基底200上形成第一隔离层207及分立的位线203，位线203沿第一方向延伸，第一隔离层207位于位线203远离基底200的表面且还位于相邻位线203之间。
具体的步骤请参考第一实施例，在此不再赘述。
继续参考图17，形成有源层214的步骤包括：去除部分厚度的第一隔离层207，即去除部分厚度的第二隔离层204及部分厚度的第三隔离层206，形成阵列排布的通孔211，通孔211露出部分位线203表面。
参考图18，形成填充通孔211的有源层214。
在形成有源层214前，在通孔211中形成位线接触层215，位线接触层215与位线203电连接。在形成有源层214后，在有源层214上形成电容接触层216。
参考图19-图21，形成第一介质层212及第二介质层213的步骤包括：去除部分第一隔离层207，即去除部分厚度的第二隔离层204及部分厚度的第三隔离层206，形成分立的第一沟槽208，第一沟槽208沿第二方向延伸，第二方向与第一方向不同；第一沟槽208暴露出有源层214相对的第一侧面及第二侧面；在第一侧面形成第一介质层212，在第二侧面形成第二介质层213，第一介质层212的等效栅介质层厚度大于第二介质层213的等效栅介质层厚度。
具体地，参考图19，在第一侧面及第二侧面形成初始第一介质层212d。本实施例中，初始第一介质层212d还位于第二隔离层204上。
参考图20，去除第二侧面上的初始第一介质层212d；本实施例中，还去除第二隔离层204上的初始第一介质层212d，可以理解的是，由于初始第一介质层212d的材料也是绝缘材料，因此，也可以不去除第二隔离层204上的初始第一介质层212d。
在剩余的初始第一介质层212d表面及第二侧面上形成初始第二介质层213d；剩余的初始第一介质层212d及覆盖初始第一介质层212d的初始第二介质层213d作为第一介质层212；覆盖第二侧面的初始第二介质层213d作为第二介质层213。本实施例中，还去除了位于第二隔离层204上的初始第二介质层213d，可以理解的是，由于初始第二介质层213d的材料也是绝缘材料，因此，也可以不去除第二隔离层204上的初始第二介质层213d。
参考图22，形成第一介质层212及第二介质层213后，形成填充第一沟槽208(参考图11)的字线209。
在字线209上形成绝缘盖层210。
综上所述，本实施例与第一实施例相比，调整了有源层214、字线209、第一介质层212及第二介质层213的形成步骤，即先形成有源层214，再形成第一介质层212、第二介质层213及字线209，从而避免了刻蚀工艺对第一介质层212及第二介质层213的损伤。另外，由于字线209、位线203以及有源层214之间的排列较为密集，进而可以提高后续形成的电容的排列密度，提高空间利用率，从而缩小存储器的尺寸。
本发明第三实施例提供一种存储器的制造方法，本实施例与第一实施例及第二实施例大致相同，主要区别包括：形成第一隔离层307及位线303的步骤不同。图23-图25为本实施例存储器的制造方法中各步骤对应的结构示意图。
参考图23，提供基底300；在基底300上形成第二隔离层304，在第二隔离层304上形成第二沟槽301。第二沟槽301即可以暴露基底300的表面，也可以不暴露基底300的表面。
参考图24，形成填充第二沟槽301的位线303。
参考图25，在位线303及第二隔离层304上形成第三隔离层306；第二隔离层304及第三隔离层306构成第一隔离层307。
形成第一隔离层307及位线303后，还形成有源层、字线、第一介质层、第二介质层，具体步骤请参考第一实施例及第二实施例。可以的理解的，既可以采用第一实施例提供的制造方法，也可采用第二实施例提供的制造方法形成有源层、字线、第一介质层、第二介质层，对此，本实施例不进行限制。
综上所述，本实施例在基底300上形成第二隔离层304，在第二隔离层304中形成填充位线303的第二沟槽301，在位线303及第二隔离层304的表面形成第三隔离层306，从而简化形成位线303及第一隔离结构307的形成工艺，降低生产成本。
本发明第四实施例提供一种存储器。图16为本实施例提供的存储器的结构示意图。
参考图16，存储器包括：基底100，位于基底100上分立的位线103，位线103沿第一方向延伸；位于位线103上的分立的字线109，字线109沿第二方向延伸，第二方向与第一方向不同；字线109之间具有相对的第一侧壁及第二侧壁；字线109之间具有分立的有源层114，且有源层114位于位线103上；相邻位线103之间、位线103与字线109之间、相邻有源层114之间具有第一隔离层107；有源层114与第一侧壁之间具有第一介质层112；有源层114与第二侧壁之间具有第二介质层113；第一介质层112的等效栅介质层厚度大于第二介质层113的等效栅介质层厚度。
以下将结合附图进行具体说明。
基底100的材料可以为硅或锗等半导体，也可以为氧化硅、氮化硅或碳化硅等绝缘材料。
基底100上具有位线103，位线103上具有字线109，且相邻字线109之间具有有源层114。此种排列方式的密度较高，能够缩小存储器的尺寸。
第一介质层112为双层结构，包括初始第一介质层112d及初始第二介质层113d，初始第一介质层112d覆盖第一侧壁，初始第二介质层113d覆盖初始第一介质层。
本实施例中，初始第一介质层112d的材料为高介电常数材料，初始第二介质层113d的材料为氧化硅。高介电常数材料具有优良的绝缘性能，能够有效避免相邻沟道之间的影响。可以理解的是，在其他实施例中，初始第二介质层的材料也可以为高介电常数材料；或者，初始第一介质层的材料也可以为氧化硅，相应的，增加初始第一介质层的厚度以提高绝缘性能。
第二介质层113作为栅介质层，在字线109及位线103打开后，贴近第二介质层113的有源层114表面可以产生沟道。即，只有字线109左边一侧可以形成沟道，字线109右边一侧被第一介质层112隔离。
需要说明的是，在其他实施例中，第一介质层以及第二介质层也可以均为单层结构，且第一介质层与第二介质层的材料也可以相同。
本实施例中，还包括：位于位线103与有源层114之间的位线接触层115。
本实施例中，还包括：位于字线109上的绝缘盖层110。
本实施例中，还包括：位于有源层114上的电容接触层116，且电容接触层116还位于绝缘盖层110之间。
本实施例中，电容接触层116、位线接触层115及有源层114为掺杂多晶硅，且电容接触层116的掺杂离子与位线接触层115的掺杂离子类型相同，均为N型离子或P型离子；有源层114的掺杂离子类型与电容接触层116及位线接触层115的掺杂离子类型相反。
综上所述，本实施例中，第一介质层112的等效栅介质层厚度大于第二介质层113的等效栅介质层厚度。第二介质层113作为栅介质层，在贴近第二介质层113的有源层114表面可以形成沟道。第一介质层112具有较大的厚度及介电常数，在字线109打开时，第一介质层112能够避免对靠近字线109第二侧壁的沟道的影响。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (10)

1.一种存储器的制造方法，其特征在于，包括：
提供基底，在所述基底上形成第一隔离层及分立的位线，所述位线沿第一方向延伸，所述第一隔离层位于所述位线远离所述基底的表面且还位于相邻所述位线之间；
去除部分厚度的所述第一隔离层，形成分立的第一沟槽，所述第一沟槽沿第二方向延伸，所述第二方向与所述第一方向不同；形成填充所述第一沟槽的字线，所述字线与所述位线之间具有部分厚度的所述第一隔离层，所述字线具有相对的第一侧壁及第二侧壁；
在所述字线之间形成分立的通孔，所述通孔暴露所述字线相对的所述第一侧壁、所述第二侧壁及所述位线表面；在暴露的所述第一侧壁表面形成第一介质层，在暴露的所述第二侧壁表面形成第二介质层；所述第一介质层的等效栅介质层厚度大于所述第二介质层的等效栅介质层厚度；
形成所述第一介质层及所述第二介质层后，形成填充所述通孔的有源层。
2.根据权利要求1所述的存储器的制造方法，其特征在于，形成所述第一介质层及所述第二介质层的步骤包括：在暴露的所述第一侧壁及所述第二侧壁表面形成初始第一介质层，去除所述第二侧壁上的所述初始第一介质层；在剩余的所述初始第一介质层表面及暴露的所述第二侧壁表面形成初始第二介质层；剩余的所述初始第一介质层及覆盖所述初始第一介质层的所述初始第二介质层作为所述第一介质层；覆盖所述第二侧壁表面的所述初始第二介质层作为所述第二介质层。
3.根据权利要求1所述的存储器的制造方法，其特征在于，形成所述有源层前，还包括步骤：形成位线接触层，所述位线接触层位于所述位线与所述有源层之间。
4.根据权利要求1所述的存储器的制造方法，其特征在于，形成所述字线后，还包括步骤：在所述字线上形成绝缘盖层；形成所述有源层后，还包括步骤：在所述有源层上形成电容接触层，所述电容接触层还位于所述绝缘盖层之间。
5.根据权利要求1所述的存储器的制造方法，其特征在于，形成所述位线及所述第一隔离层的步骤包括：在所述基底上形成第二沟槽，在所述第二沟槽中依次形成所述位线及第二隔离层，所述第二隔离层填充满所述第二沟槽；去除所述位线之间及所述第二隔离层之间的所述基底，形成第三沟槽；形成填充满所述第三沟槽的第三隔离层；所述第三隔离层及所述第二隔离层构成所述第一隔离层。
6.根据权利要求1所述的存储器的制造方法，其特征在于，形成所述位线及所述第一隔离层的步骤包括：在所述基底上形成第二隔离层，在所述第二隔离层上形成第二沟槽，形成填充所述第二沟槽的位线，在所述位线及所述第二隔离层上形成第三隔离层；所述第二隔离层及所述第三隔离层构成所述第一隔离层。
7.一种存储器的制造方法，其特征在于，包括：
提供基底，在所述基底上形成第一隔离层及分立的位线，所述位线沿第一方向延伸，
所述第一隔离层位于所述位线远离所述基底的表面且还位于相邻所述位线之间；
去除部分厚度的所述第一隔离层，形成阵列排布的通孔，所述通孔露出部分所述位线表面形成填充所述通孔的有源层；
去除部分所述第一隔离层，形成分立的第一沟槽，所述第一沟槽沿第二方向延伸，所
述第二方向与所述第一方向不同；
所述第一沟槽暴露出所述有源层相对的第一侧面及第二侧面；
在所述第一侧面形成第一介质层，在所述第二侧面形成第二介质层，所述第一介质层
的等效栅介质层厚度大于所述第二介质层的等效栅介质层厚度；
形成所述第一介质层及所述第二介质层后，形成填充所述第一沟槽的字线。
8.根据权利要求7所述的存储器的制造方法，其特征在于，形成所述第一介质层及所
述第二介质层的步骤包括：在所述第一侧面及所述第二侧面形成初始第一介质层，去除所述第二侧面上的所述初始第一介质层；在剩余的所述初始第一介质层表面及所述第二侧面上形成初始第二介质层；剩余的所述初始第一介质层及覆盖所述初始第一介质层的所述初始第二介质层作为所述第一介质层；覆盖所述第二侧面的所述初始第二介质层作为所述第二介质层。
9.一种存储器，其特征在于，包括：
基底，
位于所述基底上分立的位线，所述位线沿第一方向延伸；
位于所述位线上的分立的字线，所述字线沿第二方向延伸，所述第二方向与所述第一方向不同；
所述字线之间具有相对的第一侧壁及第二侧壁；
所述字线之间具有分立的有源层，且所述有源层位于所述位线上；
相邻所述位线之间、所述位线与所述字线之间、相邻所述有源层之间具有第一隔离层；
所述有源层与所述第一侧壁之间具有第一介质层, 所述第一介质层为双层结构，包括初
始第一介质层及初始第二介质层，所述初始第一介质层覆盖所述第一侧壁，所述初始第二介质层覆盖所述初始第一介质层, 所述初始第一介质层的材料包括高介电常数材料，所述初始第二介质层的材料包括氧化硅；所述有源层与所述第二侧壁之间具有第二介质层；所述第一介质层的等效栅介质层厚度大于所述第二介质层的等效栅介质层厚度。
10.根据权利要求9所述的存储器，其特征在于，还包括：
位于所述位线与所述有源层之间的位线接触层；
位于所述字线上的绝缘盖层；位于所述有源层上的电容接触层，且所述电容接触层还位
于所述绝缘盖层之间。
CN202011233641.3A 2020-11-06 2020-11-06 存储器的制造方法及存储器 Active CN114446890B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011233641.3A CN114446890B (zh) 2020-11-06 2020-11-06 存储器的制造方法及存储器
US17/600,828 US11895831B2 (en) 2020-11-06 2021-06-30 Manufacturing method for memory and memory
PCT/CN2021/103863 WO2022095482A1 (zh) 2020-11-06 2021-06-30 存储器的制造方法及存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011233641.3A CN114446890B (zh) 2020-11-06 2020-11-06 存储器的制造方法及存储器

Publications (2)

Publication Number Publication Date
CN114446890A CN114446890A (zh) 2022-05-06
CN114446890B true CN114446890B (zh) 2024-05-07

Family

ID=81361239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011233641.3A Active CN114446890B (zh) 2020-11-06 2020-11-06 存储器的制造方法及存储器

Country Status (3)

Country Link
US (1) US11895831B2 (zh)
CN (1) CN114446890B (zh)
WO (1) WO2022095482A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829017A (en) * 1986-09-25 1989-05-09 Texas Instruments Incorporated Method for lubricating a high capacity dram cell
US5529944A (en) * 1995-02-02 1996-06-25 International Business Machines Corporation Method of making cross point four square folded bitline trench DRAM cell
JPH1174487A (ja) * 1997-06-30 1999-03-16 Fujitsu Ltd 半導体装置及びその製造方法
CN102104005A (zh) * 2009-12-16 2011-06-22 三星电子株式会社 制造垂直沟道晶体管的方法
CN208819879U (zh) * 2018-09-12 2019-05-03 长鑫存储技术有限公司 集成电路存储器
CN111697054A (zh) * 2019-03-15 2020-09-22 美光科技公司 包括存储器单元和在存储器单元之间的屏蔽材料的集成组合件及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7906804B2 (en) * 2006-07-19 2011-03-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof
US7956387B2 (en) * 2006-09-08 2011-06-07 Qimonda Ag Transistor and memory cell array
KR102369630B1 (ko) * 2018-01-03 2022-03-03 삼성전자주식회사 메모리 소자 및 이의 제조방법
CN110931559A (zh) * 2018-09-20 2020-03-27 长鑫存储技术有限公司 L型晶体管、半导体存储器及其制造方法
CN112956030A (zh) * 2018-10-09 2021-06-11 美光科技公司 包含具有增加阈值电压的晶体管的半导体装置及其相关方法与系统
KR20220148366A (ko) * 2021-04-28 2022-11-07 삼성전자주식회사 반도체 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829017A (en) * 1986-09-25 1989-05-09 Texas Instruments Incorporated Method for lubricating a high capacity dram cell
US5529944A (en) * 1995-02-02 1996-06-25 International Business Machines Corporation Method of making cross point four square folded bitline trench DRAM cell
JPH1174487A (ja) * 1997-06-30 1999-03-16 Fujitsu Ltd 半導体装置及びその製造方法
CN102104005A (zh) * 2009-12-16 2011-06-22 三星电子株式会社 制造垂直沟道晶体管的方法
CN208819879U (zh) * 2018-09-12 2019-05-03 长鑫存储技术有限公司 集成电路存储器
CN111697054A (zh) * 2019-03-15 2020-09-22 美光科技公司 包括存储器单元和在存储器单元之间的屏蔽材料的集成组合件及其形成方法

Also Published As

Publication number Publication date
WO2022095482A1 (zh) 2022-05-12
US20220352177A1 (en) 2022-11-03
CN114446890A (zh) 2022-05-06
US11895831B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
US7053435B2 (en) Electronic devices including electrodes with insulating spacers thereon
US5191509A (en) Textured polysilicon stacked trench capacitor
US20230171938A1 (en) Manufacturing method of semiconductor structure and semiconductor structure
KR20100062609A (ko) 전기적 기계적 소자, 이를 포함하는 메모리 소자 및 이의 제조 방법
KR100609193B1 (ko) 반도체장치 및 그 제조방법
US20230163179A1 (en) Semiconductor structure and forming method thereof
CN116631987A (zh) 半导体结构及半导体结构的制造方法
CN114446890B (zh) 存储器的制造方法及存储器
US5867362A (en) Storage capacitor for DRAM memory cell
US5851872A (en) Method of fabricating dynamic random access memory
US20220310611A1 (en) Method of forming semiconductor device and semiconductor device
US20230389261A1 (en) Semiconductor structure and method for forming semiconductor structure
US20220406735A1 (en) Semiconductor device and method for manufacturing same
US20230389268A1 (en) Semiconductor structure and manufacturing method thereof
CN218941671U (zh) 半导体器件
CN115988877B (zh) 一种半导体结构及其制作方法
US5719419A (en) Capacitor structure for a dynamic random access memory cell
CN219437502U (zh) 半导体器件
US20230345712A1 (en) Semiconductor structure and method for forming semiconductor structure
US20240015957A1 (en) Semiconductor structure and manufacturing method thereof
KR101024821B1 (ko) 플로팅 바디 트랜지스터를 포함하는 고집적 반도체 장치의 제조 방법
CN116685145A (zh) 半导体器件及其形成方法
EP0813241A1 (en) Storage capacitor for DRAM memory cell and the process of fabricating the same
CN116867267A (zh) 半导体器件及其制作方法
CN118102702A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant