CN115274835A - 半导体结构的制备方法、测量方法及半导体结构 - Google Patents
半导体结构的制备方法、测量方法及半导体结构 Download PDFInfo
- Publication number
- CN115274835A CN115274835A CN202110484441.3A CN202110484441A CN115274835A CN 115274835 A CN115274835 A CN 115274835A CN 202110484441 A CN202110484441 A CN 202110484441A CN 115274835 A CN115274835 A CN 115274835A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- gate
- semiconductor structure
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 119
- 238000000691 measurement method Methods 0.000 title abstract description 6
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 230000004888 barrier function Effects 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 71
- 238000012937 correction Methods 0.000 claims description 34
- 238000012360 testing method Methods 0.000 claims description 17
- 238000001420 photoelectron spectroscopy Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 238000004458 analytical method Methods 0.000 claims description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 125000004429 atom Chemical group 0.000 description 36
- 125000004437 phosphorous atom Chemical group 0.000 description 23
- 230000008569 process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 3
- 238000002186 photoelectron spectrum Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Abstract
本发明提供一种半导体结构的制备方法、测量方法及半导体结构，涉及半导体技术领域，该半导体结构的制备方法包括提供具有多个栅极沟槽的基底；在每个栅极沟槽内形成栅极结构，栅极结构包括依次层叠设置阻挡层和导电层，阻挡层与栅极沟槽的底壁接触，导电层的材质包括多晶硅。本发明通过使导电层的侧壁与栅极沟槽的内壁接触，即，沿第一方向，导电层的宽度与栅极沟槽的宽度相等，与相关技术中栅氧化层、阻挡层以及导电层依次层叠在栅极沟槽内的技术方案相比，一方面可以增加导电层的宽度，保证导电层的导电性能，另一方面，在保证导电层的导电性能的前提下，可以缩小栅极沟槽的宽度，以便于半导体结构向集成化方向发展。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构的制备方法、测量方法及半导体结构。
背景技术
在半导体制造工艺中，通过需要利用光刻、刻蚀或者沉积等工艺在半导体基底上形成半导体结构，例如，动态随机存储器(Dynamic random access memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。
动态随机存储器通常包括基底以及设置在基底内的沟槽，沟槽的内壁上设置阻挡层，阻挡层围成栅极沟槽，栅极沟槽内设置有栅极，且栅极的顶面低于基底的顶面。
随着动态随机存储器向小型化、集成化的方向发展，使得沟槽的尺寸也随之减小，进而降低栅极的宽度尺寸，影响动态随机存储器的存储性能。
发明内容
鉴于上述问题，本发明实施例提供一种半导体结构的制备方法、测量方法及半导体结构，用于提高栅极的导电性能，并提高半导体结构的存储性能。
为了实现上述目的，本发明实施例提供如下技术方案：
本发明实施例的第一方面提供一种半导体结构的制备方法，其包括：
提供基底；
在所述基底上形成间隔设置的多个栅极沟槽；
在每个所述栅极沟槽内形成栅极结构，所述栅极结构包括依次层叠设置阻挡层和导电层，所述阻挡层与所述栅极沟槽的底壁接触，所述导电层的材质包括多晶硅。
如上所述的半导体结构的制备方法，其中，所述导电层厚度占所述栅极沟槽深度的1/4-1/2。
如上所述的半导体结构的制备方法，其中，在每个所述栅极沟槽内形成栅极结构的步骤包括：
在每个所述栅极沟槽内形成初始阻挡层，所述初始阻挡层填充满所述栅极沟槽；
去除位于所述栅极沟槽内的部分厚度的所述初始阻挡层，被保留下来所述初始阻挡层构成所述阻挡层；
在所述阻挡层上形成初始导电层，所述初始导电层填充满位于所述阻挡层上方的所述栅极沟槽；
去除部分厚度的所述初始导电层，被保留下来的所述初始导电层构成所述导电层。
如上所述的半导体结构的制备方法，其中，在所述基底上形成间隔设置的多个栅极沟槽的步骤之后，在所述栅极沟槽形成栅极结构的步骤之前，所述制备方法还包括：
在每个所述栅极沟槽的内壁上形成栅氧化层。
如上所述的半导体结构的制备方法，其中，在所述栅极沟槽内形成栅极结构的步骤之后，所述制备方法还包括：
在所述导电层上形成介质层，所述介质层填充满位于所述导电层上方的所述栅极沟槽，所述介质层的顶面与所述基底的顶面平齐。
本发明实施例的第二方面提供一种半导体结构，包括：基底以及间隔设置在所述基底内的多个栅极沟槽，每个所述栅极沟槽内设有栅极结构，所述栅极结构包括依次层叠设置的阻挡层和导电层，所述阻挡层与所述栅极沟槽的底壁接触，所述导电层的材质包括多晶硅。
如上所述的半导体结构，其中，多个所述栅极沟槽包括数个第一栅极沟槽和数个第二栅极沟槽，且沿第一方向，数个所述第一栅极沟槽和数个第二栅极沟槽交替间隔设置，所述第一栅极沟槽的宽度和所述第二栅极沟槽的宽度不等。
如上所述的半导体结构，其中，所述半导体结构还包括栅氧化层，所述栅氧化层设置在所述栅极沟槽的内壁上。
如上所述的半导体结构，其中，还包括介质层，所述介质层设置所述导电层上，并填充满位于所述导电层上方的所述栅极沟槽。
本发明实施例的第三方面提供了一种半导体结构的测量方法，所述测量方法包括：
提供待测试半导体结构，所述待测试半导体结构包括基底以及间隔设置在所述基底内的多个栅极沟槽，每个所述栅极沟槽内设置有栅极结构，所述栅极结构包括依次层叠设置阻挡层和导电层，所述阻挡层与所述栅极沟槽的底壁接触，所述导电层的材质包括多晶硅；
在所述基底上形成掩膜层，所述掩膜层包括间隔设置的多个掩膜条，每个所述掩膜条位于相邻的所述栅极沟槽之间；
将形成有掩膜条的待测试的半导体结构传送至量测设备，所述量测设备用于测量所述导电层的宽度以及所述掩膜条的宽度；
将形成有掩膜条的待测试的半导体结构传送至光电子能谱分析设备内，所述光电子能谱分析设备用于测量导电层中掺杂原子的浓度，以获得掺杂原子浓度的测量值。
根据所述导电层的宽度、所述掩膜条的宽度以及所述掺杂原子浓度的测量值，确定所述导电层中所述掺杂原子浓度的理论值；
根据所述导电层中所述掺杂原子浓度的理论值以及修正系数，确定所述导电层中所述掺杂原子浓度的实际值。
如上所述的半导体结构的测量方法，其中，根据所述导电层的宽度、所述掩膜条的宽度以及所述掺杂原子浓度的测量值，确定所述导电层中掺杂原子的浓度的理论值ρ理论通过如下公式得到：
其中，ρ表示掺杂原子浓度的测量值，W1表示导电层的宽度，W2表示掩膜条的宽度。
如上所述的半导体结构的测量方法，其中，多个所述栅极沟槽包括数个第一栅极沟槽和数个第二栅极沟槽，沿第一方向，数个第一栅极沟槽和数个第二栅极沟槽交替间隔设置，所述第一栅极沟槽的宽度和所述第二栅极沟槽的宽度不等，多个掩膜条包括数个第一掩膜条和第二掩膜条，所述第一掩膜条和所述第二掩膜条的宽度不等时，将形成有掩膜条的所述测试半导体结构传送至量测设备，所述量测设备用于测量所述导电层的宽度以及所述掩膜条的宽度的步骤中，包括：
测量位于所述第一栅极沟槽内的导电层的宽度W11，测量位于所述第二栅极槽内的导电层的宽度W12；
获取所述W11和所述W12的平均值，该平均值作为所述导电层的宽度W1；
测量所述第一掩膜条的宽度W21，测量所述第二掩膜条的宽度W22；
获取所述W21和所述W22的平均值，该平均值作为所述掩膜条的宽度W2。
如上所述的半导体结构的测量方法，其中，所述测量方法包括：
提供基准晶圆，所述基准晶圆包括衬底以及依次层叠设置在所述衬底上的氮化钛层和多晶硅层，所述多晶硅层的厚度与所述导电层的厚度相等；
将所述基准晶圆传送至光电子能谱分析设备内，所述光电子能谱分析设备用于测量所述基准晶圆中所述多晶硅层中掺杂原子的浓度；
将至少一个所述待检测半导体结构作为样品，根据所述样品的导电层中的掺杂原子的浓度的理论值和所述基准晶圆中所述多晶硅层中掺杂原子的浓度，确定修正系数k。
如上所述的半导体结构的测量方法，其中，将至少一个所述待检测半导体结构作为样品，根据所述样品的导电层中所述导电层中的掺杂原子的浓度的理论值和所述基准晶圆中所述多晶硅层中掺杂原子的浓度，确定修正系数k，通过如下的公式得到：
其中，ρ基准表示基准晶圆中多晶硅层中掺杂原子的浓度，ρ样品表示确定修正系数时使用样品的掺杂原子浓度的测量值，W样品1表示确定修正系数时使用样品的导电层的宽度，W样品2表示确定修正系数时使用样品的掩膜条的宽度。
如上所述的半导体结构的测量方法，其中，根据所述导电层中掺杂原子浓度的理论值以及修正系数，确定所述导电层中掺杂原子浓度的实际值，通过如下的公式得到：
ρ实际＝k*ρ理论。
本发明实施例所提供的半导体结构的制备方法、测量方法及半导体结构中，通过使导电层的侧壁与栅极沟槽的内壁接触，即，沿第一方向，导电层的宽度与栅极沟槽的宽度相等，与相关技术中栅氧化层、阻挡层以及导电层依次层叠在栅极沟槽内的技术方案相比，一方面可以增加导电层的宽度，保证导电层的导电性能，另一方面，在保证导电层的导电性能的前提下，可以缩小栅极沟槽的宽度，以便于半导体结构向集成化方向发展。
除了上面所描述的本发明实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本发明实施例提供的半导体结构的制备方法、测量方法及半导体结构及所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中提供的半导体结构的示意图；
图2为本发明实施例提供的半导体结构的制备方法的工艺流程图；
图3为本发明实施例提供的半导体结构的制备方法中的形成栅极沟槽的结构示意图；
图4为本发明实施例提供的半导体结构的制备方法中形成初始栅氧化层的结构示意图；
图5为本发明实施例提供的半导体结构的制备方法中形成栅氧化层的结构示意图；
图6为本发明实施例提供的半导体结构的制备方法中形成初始阻挡层的结构示意图；
图7为本发明实施例提供的半导体结构的制备方法中形成阻挡层的结构示意图；
图8为本发明实施例提供的半导体结构的制备方法中形成初始导电层的结构示意图；
图9为本发明实施例提供的半导体结构的制备方法中形成导电层的结构示意图；
图10为本发明实施例提供的半导体结构的制备方法中形成介质层的结构示意图；
图11为本发明实施例提供的半导体结构的测试方法的流程图；
图12为本发明实施例提供的半导体结构的测试方法中的导电层和掩膜层的电镜图；
图13为本发明实施例提供的半导体结构的测试方法中的测试光斑的图。
附图标记：
10：基底； 11：栅极沟槽；
111：第一栅极沟槽； 112：第二栅极沟槽；
20：栅氧化层； 21：初始栅氧化层；
30：栅极结构； 31：阻挡层；
311：初始阻挡层； 32：导电层；
321：初始导电层； 40：介质层；
50：掩膜条； 60：测试光斑。
具体实施方式
动态随机存储器通常包括基底以及设置在基底内的沟槽，沟槽的内壁上设置阻挡层，阻挡层围成栅极沟槽，栅极沟槽内设置有栅极，且栅极的顶面低于基底的顶面，随着栅极沟槽的宽度变小，使得栅极的宽度也变小，影响动态随机存储器的存储性能。
基于上述的技术问题，本发明实施例提供了一种半导体结构的制备方法、测量方法及半导体结构，通过使导电层的侧壁与栅极沟槽的内壁接触，即，沿第一方向，导电层的宽度与栅极沟槽的宽度相等，与相关技术中栅氧化层、阻挡层以及导电层依次层叠在栅极沟槽内的技术方案相比，一方面可以增加导电层的宽度，保证导电层的导电性能，另一方面，在保证导电层的导电性能的前提下，可以缩小栅极沟槽的宽度，以便于半导体结构向集成化方向发展。
为了使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。
本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(DRAM)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。
实施例一
如图2所示，本发明实施例提供的一种半导体结构的制备方法，包括如下的步骤：
步骤S100：提供基底。
示例性地，如图3所示，基底10作为存储器的支撑部件，用于支撑设在其上的其他部件，其中，基底10可以由半导体材料制成，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。
步骤S200：在基底上形成间隔设置的多个栅极沟槽。
示例性地，可以在基底10上形成光刻胶层，并通过曝光、显影或者蚀刻的方式图形化光刻胶层，以在光刻胶层形成多个开口，然后利用刻蚀液或者刻蚀气体去除暴露在每个开口内的基底，以在基底内形成多个栅极沟槽11，多个栅极沟槽11沿第一方向间隔设置，其中，第一方向可以为水平方向，即图3中的X方向。
栅极沟槽11沿第一方向的宽度可以相等，也可以不等，当栅极沟槽的宽度不等时，可以通过控制各个开口的尺寸来限定栅极沟槽的宽度。
示例性地，相邻的两个栅极沟槽11的宽度可以不等，为了便于对栅极沟槽的尺寸进行限定，本实施例中将多个栅极沟槽11划分为数个第一栅极沟槽111和数个第二栅极沟槽112，沿第一方向，数个第一栅极沟槽111和数个第二栅极沟槽112交替设置，且第一栅极沟槽111的宽度和第二栅极沟槽112的宽度不等。
例如，如图3所示，第一栅极沟槽111的宽度较小，第二栅极沟槽112的宽度较大，使得栅极沟槽沿第一方向呈小大小大的趋势进行排布，本实施例通过上述的排布可以有效利用晶圆的面积，提高了半导体结构的存储性能。
步骤S300：在每个栅极沟槽内形成栅极结构，栅极结构包括依次层叠设置阻挡层和导电层，阻挡层与栅极沟槽的底壁接触，导电层的材质包括多晶硅。
示例性地，在每个栅极沟槽内形成栅极结构的步骤之前，还需要在每个栅极沟槽的内壁上形成栅氧化层20，利用栅氧化层20的设置来实现栅极结构30与基底10之间的绝缘设置。
具体地，如图4所示，可以采用原子层沉积工艺在每个栅极沟槽11的内壁上形成初始栅极氧化层21，初始栅氧化层21延伸至栅极沟槽11的外部，并覆盖在基底10的顶面上。
之后，如图5所示，采用刻蚀液或者刻蚀气体去除位于基底10上的初始栅氧化层21，保留位于栅极沟槽11内的初始栅氧化层21，被保留下来的初始栅氧化层21构成栅氧化层20，其中，栅氧化层20的材质可以包括氧化硅等。
最后，再在栅氧化层20围成的区域内形成栅极结构30，具体的工艺步骤如下：
如图6所示，在每个栅极沟槽11内形成初始阻挡层311，初始阻挡层311填充满栅极沟槽11，即，可以采用化学气相沉积工艺或者物理气相沉积工艺在栅极沟槽内填充满初始阻挡层311。
如图7所示，待形成初始阻挡层311之后，利用刻蚀液或者刻蚀气体去除位于栅极沟槽11内的部分内的初始阻挡层311，被保留下来的初始阻挡层311构成阻挡层31。
阻挡层31的材质可以包括氮化钛等导电材质，氮化钛在阻止栅极结构中导电材料与基底之间发生渗透的同时，也同时具备导电性，保证了半导体结构的性能。
如图8所示，待形成阻挡层31之后，采用化学气相沉积工艺或者物理气相沉积工艺在阻挡层31上形成初始导电层321，初始导电层321填充满位于阻挡层31上方的栅极沟槽11。
如图9所示，之后，利用刻蚀液或者刻蚀气体去除位于栅极沟槽11内的部分内的初始导电层321，被保留下来的初始导电层321构成到导电层32，其中，导电层32的材质可以包括多晶硅。
本实施例通过使导电层的侧壁与栅极沟槽的内壁接触，即，沿第一方向，导电层的宽度与栅极沟槽的宽度相等，与相关技术中栅氧化层、阻挡层以及导电层依次层叠在栅极沟槽内的技术方案相比，一方面可以增加导电层的宽度，保证导电层的导电性能，另一方面，在保证导电层的导电性能的前提下，可以缩小栅极沟槽的宽度，以便于半导体结构向集成化方向发展。
在一些实施例中，导电层32的厚度占栅极沟槽11的深度的1/4-1/2，若导电层32的厚度与栅极沟槽11的深度之比小于1：4，则会降低导电层的厚度，进而降低导电层的导电性能，若导电层32的厚度与栅极沟槽11的深度之比大于1：2，则会增加导电层的高度，容易使栅极结构与设置在基底上的其他器件发生电连接，增加栅极结构的漏电流风险，降低半导体结构的性能，因此，本实施例对导电层的厚度与栅极沟槽的深度进行了限定，既要保证导电层的导电性能，也要保证半导体结构的性能。
如图10所示，在一些实施例中，在栅极沟槽内形成栅极结构的步骤之后，制备方法还包括：在导电层32上形成介质层40，即利用化学气相沉积工艺或者物理气相沉积工艺，在位于导电层32上方的栅极沟槽11内形成介质层40，该介质层40填充满位于导电层32上方的栅极沟槽11，以使介质层40的顶面与基底10的顶面平齐。
本实施例通过介质层的设置，实现对栅极结构与设置在基底上的其他器件之间的绝缘设置，其中，介质层的材质可以包括氮化硅。
实施例二
如图10所示，本发明实施例还提供了一种半导体结构，包括基底10以及间隔设置在基底10内的多个栅极沟槽11，每个栅极沟槽11内均设有栅极结构30，栅极结构30包括依次层叠设置的阻挡层31和导电层32，阻挡层31与栅极沟槽11的底壁接触，导电层32的材质包括多晶硅。
相关技术中，半导体结构中的阻挡层和导电层通常是依次层叠设置在栅极沟槽的内壁上，若是要缩小半导体结构的尺寸，相应地会减少栅极沟槽和导电层的宽度，影响半导体结构的性能。
本实施例所提供的半导体结构，导电层设置在阻挡层上，且导电层的外壁与栅极沟槽的内壁贴合设置，这样在缩小半导体结构的前提下，相对相关技术而言，可以避免过分的降低导电层的宽度，保证了半导体结构的性能，也便于半导体结构向集成化方向发展。
进一步地，栅极沟槽11沿第一方向的宽度可以相等，也可以不等，比如，多个栅极沟槽11包括数个第一栅极沟槽111和数个第二栅极沟槽112，且沿第一方向，数个第一栅极沟槽111和数个第二栅极沟槽112交替设置，且第一栅极沟槽111的宽度和第二栅极沟槽112的宽度不等。
也就是说，若是第一栅极沟槽的宽度较小，相应地第二栅极沟槽的宽度较大，使得栅极沟槽沿第一方向呈小大小大的趋势进行排布，本实施例通过这样的排布可以有效利用晶圆的面积，提高了半导体结构的存储性能。
进一步地，半导体结构还包括栅氧化层20，栅氧化层20设置在栅极沟槽11的内壁上，利用栅氧化层20的设置来实现栅极结构30与基底10之间的绝缘设置。
进一步地，半导体结构还包括介质层40，介质层40设置在导电层上，并填充满位于导电层32上方的栅极沟槽11，以使介质层40的顶面与基底10的顶面平齐。
本实施例通过介质层的设置，实现对栅极结构与设置在基底上的其他器件之间的绝缘设置，其中，介质层的材质可以包括氮化硅。
实施例三
相关技术中，导电层的材质通常为金属钨，在测试导电层的导电性能时，仅需要测试导电层的宽度和深度，用导电层的宽度和深度来衡量导电层的导电性能，若要半导体结构既能够向小尺寸集成化的发展，也能够保证导电层的导电性能，传统的栅极结构已不能满足要求，因此，本实施例对导电层的结构和材质进行了限定。
示例性地，将导电层的材质从常规的金属钨改进为多晶硅，并将阻挡层和导电层设计为层叠设置，使得导电层的侧壁直接与栅极沟槽的侧壁接触，即导电层填充满部分栅极沟槽，这样栅极结构既能保证导电层的导电性能，也能满足小尺寸集成化的要求。
鉴于本实施例中导电层的材质包括多晶硅，为了保证导电层的导电性能，需要对导电层中掺杂原子的浓度进行测量，本发明实施例提供一种半导体结构的测量方法，该测量方法用于检测半导体结构的导电层中掺杂原子的浓度，防止掺杂原子的浓度过高或者过低而影响半导体结构的性能。
具体地，多晶硅为磷原子和硅原子的掺杂物，磷原子的浓度越高，导电层的导电能力越高，因此，本实施例需要提供一种全新的测量方法，该测量方法用于检测导电层中磷原子的浓度，用导电层中磷原子的浓度来衡量导电层的性能。
示例性地，如图11所示，步骤S10：提供待测试半导体结构，待测试半导体结构包括基底以及间隔设置在基底内的多个栅极沟槽，每个栅极沟槽内设置有栅极结构，栅极结构包括依次层叠设置阻挡层和导电层，阻挡层与栅极沟槽的底壁接触，导电层的材质包括多晶硅。
待测试的半导体结构可以参考图8，为了便于对导电层的浓度进行测量，需要使导电层32暴露在栅极沟槽11内。
步骤20：在基底上形成掩膜层，掩膜层包括间隔设置的多个掩膜条，每个掩膜条位于相邻的栅极沟槽之间。
示例性地，如图12所示，可以通过在位于相邻的栅极沟槽之间的基底上，涂覆一定厚度的光刻胶层，该光刻胶层构成一个掩膜条50，本实施例通过掩膜条的设置，可以后续工艺中计算出导电层所占的面积比，进而对导电层的浓度进行计算。
步骤30：将形成有掩膜条的待测试半导体结构传送至量测设备，量测设备用于测量导电层的宽度以及掩膜条的宽度。
示例性地，将形成有掩膜条的待测试半导体结构传送至CD原子力显微镜或者是OCD光学线宽量测设备中，上述的设备可以测量出导电层的宽度W1以及掩膜条的宽度W2
步骤S40：将形成有掩膜条的待测试半导体结构传送至光电子能谱分析设备内，光电子能谱分析设备用于测量导电层中掺杂原子的浓度，以获得掺杂原子浓度的测量值，即，可以将待测试半导体结构传送至X射线光电子能谱仪(X-ray photoelectronspectroscopy，简称XPS)中，该X射线光电子能谱仪具有测试光斑60，利用光电子能谱分析设备测量测试光斑内的掺杂原子的浓度，且该测试光斑可以根据实际需要测试的产品来调整。其中，测试光斑60如图13所示。
需要说明的是，X射线光电子能谱仪的工作原理是利用X射线去辐射半导体结构，使得半导体结构中的原子或者分子的内层电子或者价电子受激发射出来，被光子激发出来的电子称为光电子，X射线光电子能谱仪能够检测到光电子的能量和数量，以获得半导体结构的组成成分以组成成分的含量。
步骤50：根据导电层的宽度、掩膜条的宽度以及掺杂原子浓度的测量值，确定导电层中掺杂原子浓度的理论值。
示例性地，导电层中掺杂的浓度的理论值ρ理论通过如下公式得到：
其中，ρ表示掺杂原子浓度的测量值，W1表示导电层的宽度，W2表示掩膜条的宽度。
在一些实施例中，相邻的栅极沟槽的尺寸可以不等，比如，多个栅极沟槽包括数个第一栅极沟槽和数个第二栅极沟槽，沿第一方向，数个第一栅极沟槽和数个第二栅极沟槽交替间隔设置，且第一栅极沟槽的宽度和第二栅极沟槽的宽度不等，相应地，多个掩膜条包括数个第一掩膜条和第二掩膜条，且第一掩膜条和第二掩膜条的宽度不等。
例如，沿第一方向，第一栅极沟槽的宽度小于第二栅极沟槽的宽度，栅极沟槽的宽度呈小大小大的排列方式进行排列，相应地，位于第一栅极沟槽内的导电层的宽度也会小于位于第二栅极沟槽的宽度，即，沿第一方向，导电层的宽度呈小大小大的排列方式进行排列。同时，第一掩膜条的宽度也会小于第二掩膜条的宽度，掩膜条的宽度呈小大小大的排列方式进行排列。
为了保证导电层中磷原子的浓度的理论值的准确性，需要对位于第一栅极沟槽内的导电层和位于第二栅极沟槽内的导电层的宽度求取平均值，相应地，对第一掩膜条的宽度和第二掩膜条的宽度求取平均值，具体地：
将形成有掩膜条的测试半导体结构传送至量测设备述量测设备用于测量导电层的宽度以及栅极沟槽的宽度的步骤中，包括：
测量位于第一栅极沟槽内的导电层的宽度W11，测量位于第二栅极槽内的导电层的宽度W12；
获取W11和W12的平均值，该平均值作为导电层的宽度W1；
测量第一掩膜条的宽度W21，测量第二掩膜条的宽度W22；
获取W21和W22的平均值，该平均值作为掩膜条的宽度W2。
进一步地，为了便于对导电层的位置进行描述，可以将位于第一栅极沟槽内的导电层记为第一导电层，位于第二栅极沟槽内的导电层记为第二导电层，其中，导电层和掩膜条的宽度的具体数值如下表所示：
表一 导电层的宽度和掩膜条的宽度的具体数值
根据表一可以得知，本实施例将第一导电层的宽度和第二导电层的宽度的平均值作为导电层的宽度，将第一掩膜条的宽度和第二掩膜条的宽度的平均值作为掩膜条的宽度，可以提高磷原子浓度测试的精准度。
步骤S60：根据导电层中掺杂原子浓度的理论值以及修正系数，确定导电层中掺杂原子浓度的实际值。
当导电层的材质为多晶硅时，多晶硅是通过化学气相沉积工艺或者物理气相沉积工艺形成的，在沉积过程中，磷原子会向栅氧化层进行扩散，使得栅氧化层中会掺杂磷原子，在测量测试光斑内的磷原子浓度时，如图13所示，测试光斑内会存在栅氧化层，因此，检测到测试光斑内的磷原子的浓度会大于导电层中的磷原子，所以需要提供一个修正系数，利用该修正系数来得到磷原子浓度的实际值。
本实施例通过修正系数的设置，能够保证测试方法所得到的磷原子浓度的准确性，为半导体结构的设计提供准确的理论依据。
因此，半导体结构的测量方法还包括：获得修正系数k。
示例性地，提供基准晶圆，基准晶圆仅包括衬底以及依次层叠设置在衬底上的氮化钛层和多晶硅层，多晶硅层的厚度与导电层的厚度相等，在多晶硅层中掺杂磷原子，其掺杂条件和半导体结构一样，以此来实现对导电层的模拟。
需要说明的是，在本实施例中，多晶硅层的厚度和导电层的厚度位于10nm到15nm之间。
将基准晶圆传送至光电子能谱分析设备内，光电子能谱分析设备用于测量基准晶圆中多晶硅层中掺杂原子的浓度，即，光电子能谱分析设置用于测量多晶硅层中磷原子的浓度。
由于从厚度0nm-30nm之间，随着厚度的增加，光电子能谱分析设备检测的磷原子的浓度的变化呈类似于直线性，因此，可以将光电子能谱分析设备检测多晶硅层表面的磷原子浓度作为基准晶圆的磷原子的浓度，记为ρ基准。
将至少一个待检测半导体结构作为样品，根据样品的导电层中掺杂原子浓度的理论值和基准晶圆中多晶硅中掺杂原子的浓度，确定修正系数k。
当需要获得修正系数时，就可以制备基准晶圆，并将该基准晶圆随待检测半导体结构一起放置到光电子能谱分析设备中，为了便于与基准晶圆一起放置到光电子能谱分析设备中的待检测半导体结构，与其他的待检测半导体结构进行区分，本实施例将与基准晶圆一起放置到光电子能谱分析设备中的待检测半导体结构称为样品。
光电子能谱分析设备测量出基准晶圆的ρ基准，以及样品的导电层中掺杂原子浓度的测量值ρ样品，并通过上述实施例中记载的方式测量出样品中导电层的宽度W样品1和样品中掩膜条的宽度W样品2。
根据上述的数值得到，修正系数k，示例性地，可以采用如下的公式得到：
其中，ρ基准表示基准晶圆的掺杂原子的浓度，ρ样品表示确定修正系数时使用样品的掺杂原子浓度的测量值，W样品1表示确定修正系数时使用样品的导电层的宽度，W样品2表示确定修正系数时使用样品的掩膜条的宽度。
需要说明的是，在本实施例中，样品的个数可以为一个，也可以为多个，当样品的个数为多个时，通过上述的方式计算出多个修正系数，并将多个修正系数的平均值，作为最终的修正系数k，这样可以保证修正系数k的准确性。
在本实施例中，利用光电子能谱仪测量出来的基准晶圆的磷原子的浓度为15.47％，即，ρ基准的数值为15.47％。
以表一中待检测产品的坐标点为(-4，-8)数值作为参考值，计算出W1/W1+W2＝14.28/(14.28+26.59)＝34.9％，并根据ρ样品的值，得到修正系数为0.88，在以后的测试中以该修正系数作为标准，每次测量产品中的磷原子的浓度的实际浓度时，都需要与该修正系数进行相乘。
示例性地，根据导电层中磷原子浓度的理论值以及修正系数，确定导电层中磷原子浓度的实际值，通过如下的公式得到：
ρ实际＝k*ρ理论
本实施例通过修正系数的设置，可以保证利用上述的测量方法得到每个待测试半导体结构中掺杂原子的准确性，为保证半导体结构的性能提供理论基础。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (15)
1.一种半导体结构的制备方法，其特征在于，包括如下步骤：
提供基底；
在所述基底上形成间隔设置的多个栅极沟槽；
在每个所述栅极沟槽内形成栅极结构，所述栅极结构包括依次层叠设置阻挡层和导电层，所述阻挡层与所述栅极沟槽的底壁接触，所述导电层的材质包括多晶硅。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述导电层厚度占所述栅极沟槽深度的1/4-1/2。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，在每个所述栅极沟槽内形成栅极结构的步骤包括：
在每个所述栅极沟槽内形成初始阻挡层，所述初始阻挡层填充满所述栅极沟槽；
去除位于所述栅极沟槽内的部分厚度的所述初始阻挡层，被保留下来所述初始阻挡层构成所述阻挡层；
在所述阻挡层上形成初始导电层，所述初始导电层填充满位于所述阻挡层上方的所述栅极沟槽；
去除部分厚度的所述初始导电层，被保留下来的所述初始导电层构成所述导电层。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，在所述基底上形成间隔设置的多个栅极沟槽的步骤之后，在所述栅极沟槽形成栅极结构的步骤之前，所述制备方法还包括：
在每个所述栅极沟槽的内壁上形成栅氧化层。
5.根据权利要求1-4任一项所述的半导体结构的制备方法，其特征在于，在所述栅极沟槽内形成栅极结构的步骤之后，所述制备方法还包括：
在所述导电层上形成介质层，所述介质层填充满位于所述导电层上方的所述栅极沟槽，所述介质层的顶面与所述基底的顶面平齐。
6.一种半导体结构，其特征在于，包括：基底以及间隔设置在所述基底内的多个栅极沟槽，每个所述栅极沟槽内设有栅极结构，所述栅极结构包括依次层叠设置的阻挡层和导电层，所述阻挡层与所述栅极沟槽的底壁接触，所述导电层的材质包括多晶硅。
7.根据权利要求6所述的半导体结构，其特征在于，多个所述栅极沟槽包括数个第一栅极沟槽和数个第二栅极沟槽，且沿第一方向，数个所述第一栅极沟槽和数个第二栅极沟槽交替间隔设置，所述第一栅极沟槽的宽度和所述第二栅极沟槽的宽度不等。
8.根据权利要求7所述的半导体结构，其特征在于，所述半导体结构还包括栅氧化层，所述栅氧化层设置在所述栅极沟槽的内壁上。
9.根据权利要求8所述的半导体结构，其特征在于，还包括介质层，所述介质层设置所述导电层上，并填充满位于所述导电层上方的所述栅极沟槽。
10.一种半导体结构的测量方法，其特征在于，所述测量方法包括：
提供待测试半导体结构，所述待测试半导体结构包括基底以及间隔设置在所述基底内的多个栅极沟槽，每个所述栅极沟槽内设置有栅极结构，所述栅极结构包括依次层叠设置阻挡层和导电层，所述阻挡层与所述栅极沟槽的底壁接触，所述导电层的材质包括多晶硅；
在所述基底上形成掩膜层，所述掩膜层包括间隔设置的多个掩膜条，每个所述掩膜条位于相邻的所述栅极沟槽之间；
将形成有掩膜条的待测试的半导体结构传送至量测设备，所述量测设备用于测量所述导电层的宽度以及所述掩膜条的宽度；
将形成有掩膜条的待测试的半导体结构传送至光电子能谱分析设备内，所述光电子能谱分析设备用于测量导电层中掺杂原子的浓度，以获得掺杂原子浓度的测量值；
根据所述导电层的宽度、所述掩膜条的宽度以及所述掺杂原子浓度的测量值，确定所述导电层中所述掺杂原子浓度的理论值；
根据所述导电层中所述掺杂原子浓度的理论值以及修正系数，确定所述导电层中所述掺杂原子浓度的实际值。
11.根据权利要求10所述的半导体结构的测量方法，其特征在于，根据所述导电层的宽度、所述掩膜条的宽度以及所述掺杂原子浓度的测量值，确定所述导电层中掺杂原子的浓度的理论值ρ理论通过如下公式得到：
其中，ρ表示掺杂原子浓度的测量值，W1表示导电层的宽度，W2表示掩膜条的宽度。
12.根据权利要求11所述的半导体结构的测量方法，其特征在于，多个所述栅极沟槽包括数个第一栅极沟槽和数个第二栅极沟槽，沿第一方向，数个第一栅极沟槽和数个第二栅极沟槽交替间隔设置，所述第一栅极沟槽的宽度和所述第二栅极沟槽的宽度不等，多个掩膜条包括数个第一掩膜条和第二掩膜条，所述第一掩膜条和所述第二掩膜条的宽度不等时，将形成有掩膜条的所述测试半导体结构传送至量测设备，所述量测设备用于测量所述导电层的宽度以及所述掩膜条的宽度的步骤中，包括：
测量位于所述第一栅极沟槽内的导电层的宽度W11，测量位于所述第二栅极槽内的导电层的宽度W12；
获取所述W11和所述W12的平均值，该平均值作为所述导电层的宽度W1；
测量所述第一掩膜条的宽度W21，测量所述第二掩膜条的宽度W22；
获取所述W21和所述W22的平均值，该平均值作为所述掩膜条的宽度W2。
13.根据权利要求10-12任一项所述的半导体结构的测量方法，其特征在于，所述测量方法包括：
提供基准晶圆，所述基准晶圆包括衬底以及依次层叠设置在所述衬底上的氮化钛层和多晶硅层，所述多晶硅层的厚度与所述导电层的厚度相等；
将所述基准晶圆传送至光电子能谱分析设备内，所述光电子能谱分析设备用于测量所述基准晶圆中所述多晶硅层中掺杂原子的浓度；
将至少一个所述待检测半导体结构作为样品，根据所述样品的导电层中的掺杂原子的浓度的理论值和所述基准晶圆中所述多晶硅层中掺杂原子的浓度，确定修正系数k。
14.根据权利要求13所述的半导体结构的测量方法，其特征在于，将至少一个所述待检测半导体结构作为样品，根据所述样品的导电层中所述导电层中的掺杂原子的浓度的理论值和所述基准晶圆中所述多晶硅层中掺杂原子的浓度，确定修正系数k，通过如下的公式得到：
其中，ρ基准表示基准晶圆中多晶硅层中掺杂原子的浓度，ρ样品表示确定修正系数时使用样品的掺杂原子浓度的测量值，W样品1表示确定修正系数时使用样品的导电层的宽度，W样品2表示确定修正系数时使用样品的掩膜条的宽度。
15.根据权利要求14所述的半导体结构的测量方法，其特征在于，根据所述导电层中掺杂原子浓度的理论值以及修正系数，确定所述导电层中掺杂原子浓度的实际值，通过如下的公式得到：
ρ实际＝k*ρ理论。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110484441.3A CN115274835A (zh) | 2021-04-30 | 2021-04-30 | 半导体结构的制备方法、测量方法及半导体结构 |
| PCT/CN2021/111569 WO2022227334A1 (zh) | 2021-04-30 | 2021-08-09 | 半导体结构的制备方法、测量方法及半导体结构 |
| US17/647,654 US20220352040A1 (en) | 2021-04-30 | 2022-01-11 | Manufacturing method and measurement method of semiconductor structure, and semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110484441.3A CN115274835A (zh) | 2021-04-30 | 2021-04-30 | 半导体结构的制备方法、测量方法及半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115274835A true CN115274835A (zh) | 2022-11-01 |
Family
ID=83746025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110484441.3A Pending CN115274835A (zh) | 2021-04-30 | 2021-04-30 | 半导体结构的制备方法、测量方法及半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115274835A (zh) |
| WO (1) | WO2022227334A1 (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140159145A1 (en) * | 2012-12-06 | 2014-06-12 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US20190157274A1 (en) * | 2017-11-17 | 2019-05-23 | United Microelectronics Corp. | Buried word line of a dynamic random access memory and method for fabricating the same |
| CN110061007A (zh) * | 2018-01-18 | 2019-07-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20200044078A1 (en) * | 2018-03-01 | 2020-02-06 | Ipower Semiconductor | Shielded gate trench mosfet devices |
| US20200091303A1 (en) * | 2018-09-19 | 2020-03-19 | Samsung Electronics Co., Ltd. | Semiconductor device having gate insulating layer |
| CN110911407A (zh) * | 2018-09-18 | 2020-03-24 | 长鑫存储技术有限公司 | 半导体器件及其形成方法 |
| CN111223862A (zh) * | 2018-11-26 | 2020-06-02 | 三星电子株式会社 | 半导体装置及制造其的方法 |
| CN111653566A (zh) * | 2019-03-04 | 2020-09-11 | 美光科技公司 | 栅极贵金属纳米粒子 |
| CN112447521A (zh) * | 2019-09-02 | 2021-03-05 | 爱思开海力士有限公司 | 具有掩埋栅结构的半导体器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102505229B1 (ko) * | 2018-10-02 | 2023-03-06 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자 제조 방법 |
-
2021
- 2021-04-30 CN CN202110484441.3A patent/CN115274835A/zh active Pending
- 2021-08-09 WO PCT/CN2021/111569 patent/WO2022227334A1/zh active Application Filing
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140159145A1 (en) * | 2012-12-06 | 2014-06-12 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US20190157274A1 (en) * | 2017-11-17 | 2019-05-23 | United Microelectronics Corp. | Buried word line of a dynamic random access memory and method for fabricating the same |
| CN110061007A (zh) * | 2018-01-18 | 2019-07-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20200044078A1 (en) * | 2018-03-01 | 2020-02-06 | Ipower Semiconductor | Shielded gate trench mosfet devices |
| CN110911407A (zh) * | 2018-09-18 | 2020-03-24 | 长鑫存储技术有限公司 | 半导体器件及其形成方法 |
| US20200091303A1 (en) * | 2018-09-19 | 2020-03-19 | Samsung Electronics Co., Ltd. | Semiconductor device having gate insulating layer |
| CN111223862A (zh) * | 2018-11-26 | 2020-06-02 | 三星电子株式会社 | 半导体装置及制造其的方法 |
| CN111653566A (zh) * | 2019-03-04 | 2020-09-11 | 美光科技公司 | 栅极贵金属纳米粒子 |
| CN112447521A (zh) * | 2019-09-02 | 2021-03-05 | 爱思开海力士有限公司 | 具有掩埋栅结构的半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022227334A1 (zh) | 2022-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102410666B1 (ko) | 반도체 소자의 계측 방법, 및 이를 이용한 반도체 소자의 제조방법 | |
| KR910009805B1 (ko) | 다이나믹 랜덤 액세스 메모리 장치와 그의 제조방법 | |
| CN111276416B (zh) | 半导体结构套刻对准的检测方法及3d存储器件制造方法 | |
| WO2023273016A1 (zh) | 半导体测试结构及其制备方法 | |
| US10373882B2 (en) | Method and system of measuring semiconductor device and method of fabricating semiconductor device using the same | |
| US6459482B1 (en) | Grainless material for calibration sample | |
| CN102122637B (zh) | 检测结构、检测方法及形成检测结构的方法 | |
| CN115274835A (zh) | 半导体结构的制备方法、测量方法及半导体结构 | |
| CN112902870A (zh) | 蚀刻机台的刻蚀缺陷的检测方法 | |
| US20220352040A1 (en) | Manufacturing method and measurement method of semiconductor structure, and semiconductor structure | |
| US8890551B2 (en) | Test key structure and method for measuring step height by such test key structure | |
| US6859023B2 (en) | Evaluation method for evaluating insulating film, evaluation device therefor and method for manufacturing evaluation device | |
| CN114695317A (zh) | 一种浮置源极接触刻蚀工艺的测试结构以及监控方法 | |
| US11114536B1 (en) | Semiconductor device having multiple dimensions of gate structures and method for fabricating the same | |
| KR100448529B1 (ko) | 이온전류밀도 측정방법 및 측정장치 및 반도체디바이스제조방법 | |
| TW201320212A (zh) | 測試鍵結構與使用此測試鍵結構以量測階段高度的方法 | |
| CN113990845B (zh) | 检测结构及其制备方法、膜层内空洞的检测方法 | |
| US6627513B1 (en) | Method of measuring resistance in deep trench | |
| US6445194B1 (en) | Structure and method for electrical method of determining film conformality | |
| WO2024000657A1 (zh) | 半导体测试结构及其制备方法、测试方法 | |
| JP2848260B2 (ja) | 半導体装置およびその製造方法 | |
| JP5608315B2 (ja) | キャパシタ用電極及びその製造方法、キャパシタ | |
| TWI817536B (zh) | 半導體結構 | |
| CN117826547A (zh) | 套刻检测方法 | |
| CN116544131A (zh) | 测试元件组的制备方法、测试元件组及其测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |