CN117334626A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN117334626A
CN117334626A CN202210719325.XA CN202210719325A CN117334626A CN 117334626 A CN117334626 A CN 117334626A CN 202210719325 A CN202210719325 A CN 202210719325A CN 117334626 A CN117334626 A CN 117334626A
Authority
CN
China
Prior art keywords
layer
forming
isolation
semiconductor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210719325.XA
Other languages
English (en)
Inventor
肖德元
邵光速
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210719325.XA priority Critical patent/CN117334626A/zh
Priority to PCT/CN2022/107927 priority patent/WO2023245799A1/zh
Priority to US17/901,853 priority patent/US20230422466A1/en
Publication of CN117334626A publication Critical patent/CN117334626A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及一种半导体结构及其形成方法。所述半导体结构的形成方法，包括如下步骤：形成衬底、以及位于所述衬底上方的半导体层，所述半导体层中包括多个沿第一方向间隔排布的第一沟槽，所述第一方向为平行于所述衬底的顶面的方向；于所述半导体层中形成位于所述第一沟槽下方的隔离槽，所述隔离槽沿所述第一方向延伸、且连续与多个所述第一沟槽连通；形成至少位于所述隔离槽内的第一隔离层；于所述第一隔离层上方形成电容器。本公开减少了所述衬底与所述电容器之间漏电，从而改善了半导体结构的电性能。

Description

半导体结构及其形成方法
技术领域
本公开涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
传统的DRAM等半导体结构由于其本身结构的限制，在电容器与衬底之间易出现漏电的问题，从而降低了半导体结构的性能。
因此，如何减少电容器与衬底之间的漏电，从而改善半导体结构的性能，是当前亟待解决的技术问题。
发明内容
本公开一些实施例提供的半导体结构及其形成方法，用于减少电容器与衬底之间的漏电，从而改善半导体结构的电性能。
根据一些实施例，本公开提供了一种半导体结构的形成方法，包括如下步骤：
形成衬底、以及位于所述衬底上方的半导体层，所述半导体层中包括多个沿第一方向间隔排布的第一沟槽；
于所述半导体层中形成位于所述第一沟槽下方的隔离槽，所述隔离槽沿所述第一方向延伸、且连续与多个所述第一沟槽连通；
形成至少位于所述隔离槽内的第一隔离层；
于所述第一隔离层上方形成电容器。
在一些实施例中，形成衬底、以及位于所述衬底上方的半导体层的具体步骤包括：
提供初始衬底；
沿所述第一方向刻蚀所述初始衬底，形成半导体层、以及位于所述半导体层下方的衬底，所述半导体层中包括多个沿第二方向间隔排布的第二沟槽，所述第一方向与所述第二方向相交；
刻蚀所述半导体层，形成多个沿第一方向间隔排布的第一沟槽。
在一些实施例中，形成多个沿第一方向间隔排布的第一沟槽之前，还包括如下步骤：
于所述半导体层中定义电容区域和有源区域；
形成包覆所述半导体层的所述有源区域的支撑层，所述支撑层中具有暴露所述电容区域内的所述第二沟槽的支撑开口；
沿所述支撑开口沉积第一介质材料于所述电容区域内的所述第二沟槽内，形成填充满所述电容区域的所述第二沟槽的牺牲层。
在一些实施例中，形成填充满所述电容区域的所述第二沟槽的牺牲层的具体步骤包括：
沿所述支撑开口沉积包括掺杂元素的第一介质材料于所述电容区域内的所述第二沟槽内，在形成填充满所述电容区域的所述第二沟槽的牺牲层的同时，注入所述掺杂元素至所述半导体层中。
在一些实施例中，所述第一介质材料为磷硅玻璃。
在一些实施例中，形成多个沿第一方向间隔排布的第一沟槽的具体步骤包括：
沿所述第二方向刻蚀所述半导体层，形成多个沿第一方向间隔排布的第一沟槽，且所述第一沟槽的深度小于所述第二沟槽的深度。
在一些实施例中，于所述半导体层中形成位于所述第一沟槽下方的隔离槽的具体步骤包括：
形成覆盖所述第一沟槽侧壁的保护层；
沿所述第一沟槽刻蚀所述第一沟槽下方的所述半导体层，形成所述第一方向延伸、且连续与多个所述第一沟槽连通的所述隔离槽。
在一些实施例中，形成至少位于所述隔离槽内的第一隔离层的具体步骤包括：
沿所述第一沟槽沉积第二介质材料，形成至少填充满所述隔离槽的所述第一隔离层。
在一些实施例中，所述第一隔离层的顶面与所述第一沟槽的底面平齐；或者，
所述第一隔离层的顶面位于所述第一沟槽的底面的上方。
在一些实施例中，于所述第一隔离层上方形成电容器的具体步骤包括：
去除位于所述第一隔离层上方的所述保护层、所述牺牲层和所述支撑层，形成包括相互连通的所述第一沟槽和所述第二沟槽的刻蚀孔、以及位于相邻所述刻蚀孔之间的半导体柱，所述半导体柱包括位于所述电容区域的导电柱和位于所述有源区域的有源柱；
形成覆盖所述导电柱侧壁的导电层；
形成覆盖所述导电层表面的电介质层；
形成覆盖所述电介质层表面的上电极层。
在一些实施例中，所述掺杂元素注入至所述导电柱沿所述第二方向的相对两侧面。
在一些实施例中，于所述第一隔离层上方形成电容器之后，还包括如下步骤：
于所述有源柱中定义沟道区、以及沿第三方向分布于所述沟道区的相对两侧的漏极区和源极区，所述漏极区与所述导电柱接触，所述第三方向为垂直于所述衬底的顶面的方向；
形成多条沿所述第一方向间隔排布的字线，每条所述字线沿第二方向延伸、且连续包覆沿所述第二方向间隔排布的多个所述沟道区。
在一些实施例中，形成多条沿所述第一方向间隔排布的字线之后，还包括如下步骤：
于所述半导体层上方形成多条沿所述第二方向间隔排布的位线，每条所述位线沿所述第一方向延伸、且连续与沿所述第一方向间隔排布的多个所述源极区电连接。
根据另一些实施例，本公开还提供了一种半导体结构，包括：
衬底；
半导体层，位于所述衬底上方；
第一隔离层，位于所述半导体层上方；
电容结构，位于所述第一隔离层上方，包括多个电容器。
在一些实施例中，所述电容器包括：
下电极层，包括导电柱、以及覆盖于所述导电柱侧壁的导电层，所述导电柱的材料与所述半导体层的材料相同；
电介质层，覆盖于所述导电层表面；
上电极层，覆盖于所述电介质层表面。
在一些实施例中，所述第一隔离层包括：
第一子隔离层，位于所述半导体层上方；
多个第二子隔离层，凸设于所述第一子隔离层的顶面，所述导电柱延伸至相邻的两个所述第二子隔离层之间。
在一些实施例中，还包括：
保护层，位于所述第二子隔离层和所述导电柱之间。
在一些实施例中，还包括：
牺牲层，位于所述衬底与所述电容结构之间，多个所述牺牲层沿第二方向间隔排布，且每个所述牺牲层沿所述第一方向延伸，所述第一方向与所述第二方向相交。
在一些实施例中，所述牺牲层的底面位于所述第一隔离层的底面的下方，且所述牺牲层嵌入所述半导体层内。
在一些实施例中，所述牺牲层的材料为包括掺杂元素的第一介质材料，所述导电柱的材料为包括所述掺杂元素的硅材料。
在一些实施例中，还包括：
晶体管结构，位于所述电容结构上方，包括晶体管、以及与所述晶体管电连接的字线，所述晶体管与所述电容器电连接；
位线结构，位于所述晶体管结构上方，包括与所述晶体管电连接的位线。
本公开一些实施例提供的半导体结构及其形成方法，通过在电容器与衬底之间形成第一隔离层，从而电性隔离所述电容器和所述衬底，减少了所述衬底与所述电容器之间漏电，从而改善了半导体结构的电性能。而且，本公开将所述第一隔离层的形成工艺与电容器的形成工艺兼容，从而简化了所述半导体结构的制程工艺，降低了所述半导体结构的制造成本。
附图说明
附图1是本公开具体实施方式中半导体结构的形成方法流程图；
附图2-附图13是本公开具体实施方式在形成半导体结构的过程中主要的工艺结构示意图；
附图14-附图16是本公开具体实施方式中半导体结构的示意图；
附图17是本公开具体实施方式多个导电柱的俯视结构示意图。
具体实施方式
下面结合附图对本公开提供的半导体结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构的形成方法，附图1是本公开具体实施方式中半导体结构的形成方法流程图，附图2-附图13是本公开具体实施方式在形成半导体结构的过程中主要的工艺结构示意图。其中，图2是本具体实施方式形成的半导体结构的俯视结构示意图，图3-图13均是图2中的a-a’位置、b-b’位置、c-c’位置、c-c’位置这四个位置在所述半导体结构形成过程中的工艺截面示意图，以清楚的表明所述半导体结构的形成工艺。本具体实施方式中所述的半导体结构可以是但不限于DRAM。如图1-图13所示，所述半导体结构的形成方法，包括如下步骤：
步骤S11，形成衬底33、以及位于所述衬底33上方的半导体层，所述半导体层34中包括多个沿第一方向D1间隔排布的第一沟槽38，如图2和图6所示。
本具体实施方式以所述第一方向D1为平行于所述衬底33的顶面的方向为例进行说明。具体来说，所述衬底33可以是但不限于硅衬底，本具体实施方式以所述衬底为硅衬底为例进行说明。在其他实施例中，所述衬底还可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。所述衬底33用于支撑在其上的器件结构。所述衬底33的顶面是指所述衬底33朝向所述半导体层34的表面。
在一些实施例中，形成衬底33、以及位于所述衬底33上方的半导体层34的具体步骤包括：
提供初始衬底30，如图3所示；
沿所述第一方向D1刻蚀所述初始衬底30，形成半导体层34、以及位于所述半导体层34下方的衬底33，所述半导体层34中包括多个沿第二方向D2间隔排布的第二沟槽31，所述第一方向D1与所述第二方向D2相交，如图2和图4所示；
刻蚀所述半导体层34，形成多个沿第一方向D1间隔排布的第一沟槽38。
在一些实施例中，形成多个沿第一方向D1间隔排布的第一沟槽38之前，还包括如下步骤：
于所述半导体层34中定义电容区域和有源区域；
形成包覆所述半导体层34的所述有源区域的支撑层36，如图5所示，所述支撑层36中具有暴露所述电容区域内的所述第二沟槽31的支撑开口；
沿所述支撑开口沉积第一介质材料于所述电容区域内的所述第二沟槽31内，形成填充满所述电容区域的所述第二沟槽31的牺牲层35，如图5所示。
在一些实施例中，形成填充满所述电容区域的所述第二沟槽31的牺牲层35的具体步骤包括：
沿所述支撑开口沉积包括掺杂元素的第一介质材料于所述电容区域内的所述第二沟槽31内，在形成填充满所述电容区域的所述第二沟槽31的牺牲层35的同时，注入所述掺杂元素至所述半导体层34中。
本具体实施方式以所述第二方向D2为平行于所述衬底33的顶面的方向、且所述第一方向D1与所述第二方向D2正交为例进行说明。具体来说，所述初始衬底30的材料可以是但不限于硅。可以采用光刻工艺沿所述第一方向D1刻蚀所述初始衬底30，于所述初始衬底30中形成多个沿所述第二方向D2间隔排布的所述第二沟槽31，并形成包括多个所述第二沟槽31的所述半导体层34，所述半导体层34下方残留的所述初始衬底30形成所述衬底33。每个所述第二沟槽31沿所述第一方向D1延伸，且在沿垂直于所述衬底33的顶面的方向上，所述第二沟槽31未贯穿所述半导体层34。于所述半导体层34中定义所述电容区域和所述有源区域，其中，在沿垂直于所述衬底33的顶面的方向上，所述有源区域位于所述电容区域的上方。所述半导体层34的所述电容区域后续用于形成电容器，所述半导体层34的所述有源区域后续用于形成晶体管。
之后，形成包覆所述半导体34中的所述有源区域的所述支撑层36。其中，形成所述支撑层36的步骤可以包括：沉积氧化物(例如二氧化硅)等绝缘介质材料于所述第二沟槽31内，形成填充满所述第二沟槽31的填充层。回刻蚀所述填充层，从而使得所述有源区域的所述半导体层34暴露，而所述电容区域的所述半导体层34仍然被所述填充层包覆。接着，沉积氮化物(例如氮化硅)等材料于所述填充层表面，形成包覆所述有源区域的所述半导体层34的所述支撑层36。图案化所述支撑层36(例如对所述支撑层36进行多步光刻)，于所述支撑层36中形成暴露所述填充层的支撑开口，残留的所述支撑层36包覆所述有源区域的所述半导体层34。接着，采用湿法刻蚀工艺或者干法刻蚀工艺沿所述支撑开口去除全部的所述填充层，暴露所述电容区域的所述半导体层34。
在形成所述支撑层36、并暴露所述电容区域的所述半导体层34之后，可以采用等离子体气相沉积工艺沿所述支撑开口沉积包括掺杂元素的第一介质材料于所述电容区域内的所述第二沟槽31内，使得在形成填充满所述电容区域的所述第二沟槽31的牺牲层35的同时，注入所述掺杂元素至所述电容区域的所述半导体层34中。由于所述有源区域的所述半导体层34被所述支撑层36包覆，因此，所述有源区域的所述半导体层34未注入所述掺杂元素。注入所述掺杂元素之后的所述半导体层34作为第一半导体层341，位于所述有源区域、且未注入所述掺杂元素的所述半导体层34作为第二半导体层342，如图5所示。本具体实施方式在填充所述电容区域的所述第二沟槽31的同时，完成对所述电容区域的所述半导体层34的掺杂，一方面，可以通过所述牺牲层35对所述半导体层34进行支撑，并增强所述电容区域的所述半导体层34的导电性；另一方面，在填充的同时完成掺杂，将两种工艺(即填充工艺和掺杂工艺)二合为一，从而能够简化所述半导体结构的制程工艺，降低所述半导体结构的制造成本。
在一些实施例中，所述第一介质材料为磷硅玻璃。这是因为，磷硅玻璃中的磷元素能够对所述电容区域的所述半导体层34进行N型掺杂，从而增强所述电容区域的所述半导体层34的导电性。而且，磷硅玻璃的刻蚀速率与掺杂磷元素之后的硅(掺杂之后所述电容区域的所述半导体层34的材料为掺杂磷元素的硅)的刻蚀速率相同或者相近，因而在后续刻蚀所述磷硅玻璃和所述半导体层形成所述第一沟槽38时，能够确保形成的所述第一沟槽38的侧壁光滑，从而使得所述第一沟槽38的形貌较佳。磷硅玻璃仅是举例说明，本领域技术人员也可以根据实际需要选择所述第一介质材料的具体种类。
在一些实施例中，形成多个沿第一方向D1间隔排布的第一沟槽38的具体步骤包括：
沿所述第二方向D2刻蚀所述半导体层34，形成多个沿第一方向D1间隔排布的第一沟槽38，且所述第一沟槽38的深度小于所述第二沟槽31的深度。
具体来说，可以采用光刻工艺沿所述第二方向D2刻蚀所述半导体层34、所述支撑层36和部分的所述牺牲层35，形成沿所述第一方向D1间隔排布的多个所述第一沟槽38。每个所述第一沟槽38沿所述第二方向D2延伸，且在沿垂直于所述衬底33的顶面的方向上，所述第一沟槽38未贯穿所述第一半导体层341。相邻所述第一沟槽38之间的所述第一半导体层341形成导电柱37，相邻所述第一沟槽38之间的所述第二半导体层342形成有源柱22，如图6所示。在沿垂直于所述衬底33的顶面的方向上，所述第一沟槽38的深度小于所述第二沟槽31的深度，从而在所述第一沟槽38与所述衬底33之间预留用于形成第一隔离层的空间。
在一些实施例中，所述掺杂元素注入至所述导电柱37沿所述第二方向D2的相对两侧面。
附图17是本公开具体实施方式多个导电柱的俯视结构示意图。如图17所示，所述第一沟槽38沿所述第二方向D2延伸，多个所述第一沟槽38沿所述第一方向D1间隔排布，所述第二沟槽31沿所述第一方向D1延伸，多个所述第一沟槽31沿所述第二方向D2间隔排布。所述掺杂元素注入至所述导电柱37沿所述第二方向D2的相对两侧面，而所述导电柱37沿所述第一方向D1的相对两侧面未被注入所述掺杂元素，从而使得所述导电柱37沿所述第二方向D2的相对两侧面与所述导电柱37沿所述第一方向D1的相对两侧面之间的刻蚀速率存在差异，以便于对所述导电柱37的不同侧面进行选择性刻蚀。
步骤S12，于所述半导体层34中形成位于所述第一沟槽38下方的隔离槽40，所述隔离槽40沿所述第一方向D1延伸、且连续与多个所述第一沟槽38连通，如图7和图2所示。
在一些实施例中，于所述半导体层34中形成位于所述第一沟槽38下方的隔离槽40的具体步骤包括：
形成覆盖所述第一沟槽38侧壁的保护层39；
沿所述第一沟槽38刻蚀所述第一沟槽38下方的所述半导体层34，形成所述第一方向D1延伸、且连续与多个所述第一沟槽38连通的所述隔离槽40。
为了降低所述半导体结构的制造成本，在一实施例中，形成覆盖所述第一沟槽38侧壁的保护层39的具体步骤包括：沉积保护材料于所述第一沟槽38的内壁，形成所述保护层39；回刻蚀去除所述第一沟槽38底部的所述保护层39，暴露所述第一沟槽38底部的所述半导体层34。为了简化所述半导体结构的制造工艺，在另一实施例中，形成覆盖所述第一沟槽38侧壁的保护层39的具体步骤包括：采用反向顶部选择性(Reverse Top Selective，RTS)沉积工艺沉积保护材料于所述第一沟槽38的侧壁，直接形成仅覆盖所述第一沟槽38的侧壁的所述保护层39。其中，所述保护层39的材料应与所述第一半导体层341的材料具有较高的刻蚀选择比，例如所述保护层39与所述第一半导体层341的刻蚀选择比大于3。在一实施例中，所述保护层39的材料为氮化物材料(例如氮化硅)。
在形成仅覆盖所述第一沟槽38的侧壁的所述保护层39之后，可以采用博世刻蚀工艺沿所述第一沟槽38继续刻蚀位于所述第一沟槽38下方的所述第一半导体层341，形成沿所述第一方向D1延伸、且连续与多个所述第一沟槽38连通的所述隔离槽40。所述隔离槽40断开多个所述导电柱37底部的连接，且连续将多个所述第一沟槽38连通。由于在刻蚀形成所述隔离槽40的过程中，所述第一沟槽38的侧壁覆盖有所述保护层39，因而能够避免刻蚀剂对所述导电柱37的侧壁造成损伤，从而进一步确保所述半导体结构的电性能的稳定性。
步骤S13，形成至少位于所述隔离槽40内的第一隔离层41，如图8所示。
在一些实施例中，形成至少位于所述隔离槽40内的第一隔离层41的具体步骤包括：
沿所述第一沟槽38沉积第二介质材料，形成至少填充满所述隔离槽40的所述第一隔离层41。
具体来说，可以采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺沉积所述第二介质材料于所述第一沟槽38和所述隔离槽40，形成所述第一隔离层41。之后，回刻蚀掉所述第一沟槽38内的全部的所述第一隔离层41或者所述第一沟槽38内的部分的所述第一隔离层41，使得残留的所述第一隔离层至少填充满所述隔离槽40。其中，所述第二介质材料可以是但不限于氧化物材料(例如二氧化硅)。所述第一隔离层41用于电性隔离所述衬底33和后续形成的电容器，减少甚至是避免了所述电容器与所述衬底33之间的漏电问题。
在一些实施例中，所述第一隔离层41的顶面与所述第一沟槽38的底面平齐；或者，
所述第一隔离层41的顶面位于所述第一沟槽38的底面的上方。
具体来说，在一示例中，所述第一隔离层42的顶面与所述第一沟槽38的底面平齐，使得所述第一隔离层42未覆盖所述保护层39的表面，以为后续形成电容器预留更大的空间，从而有助于进一步提高电容器的电容量。在另一示例中，所述第一隔离层41的顶面位于所述第一沟槽38的底面的上方，使得所述第一隔离层41覆盖部分所述保护层39，以增大所述第一隔离层41的厚度，从而更好的隔离所述衬底33与所述电容器。
步骤S14，于所述第一隔离层41上方形成电容器，如图10所示。
在一些实施例中，于所述第一隔离层41上方形成电容器的具体步骤包括：
去除位于所述第一隔离层41上方全部的所述保护层39、所述第一隔离层41上方部分或者全部的所述牺牲层35、以及全部的所述支撑层36，形成包括相互连通的所述第一沟槽38和所述第二沟槽31的刻蚀孔、以及位于相邻所述刻蚀孔之间的半导体柱，所述半导体柱包括位于所述电容区域的导电柱37和位于所述有源区域的有源柱22，如图9所示；
形成覆盖所述导电柱侧壁的导电层421；
形成覆盖所述导电层421表面的电介质层422；
形成覆盖所述电介质层422表面的上电极层423，如图10所示。
具体来说，去除位于所述第一隔离层41上方全部的所述保护层39、部分或者全部的所述牺牲层35和全部的所述支撑层36之后，所述第一沟槽38与所述第二沟槽31连通，从而形成位于所述半导体层34中的刻蚀孔。其中，位于所述电容区域的所述刻蚀孔作为电容孔。之后，可以采用选择性原子层沉积工艺沉积金属钨或者TiN等导电材料于所述刻蚀孔的侧壁，形成导电层421。之后，形成覆盖所述导电层421表面的电介质层422、以及覆盖所述电介质层422表面的上电极层423。其中，所述上电极层423的材料可以与所述导电层421相同。所述电容器包括所述导电柱37、所述导电层421、所述电介质层422和所述上电极层423，其中，所述导电柱37和所述导电层421共同作为所述电容器的下电极层。
所述电介质层422可以采用具有高介电常数(HK)的STO(钛酸锶)材料制成，采用钌或者氧化钌等形成所述导电层421和所述上电极层423，从而可以降低所述电容器沿垂直于所述衬底33的顶面方向的高度，进而降低刻蚀用于形成所述电容器的电容孔时的刻蚀深度，以进一步降低工艺难度。在其他示例中，也可以采用氧化铝、氧化锆、氧化铪中任一种或者多种来形成所述电介质层422，相应的，采用TiN等形成所述导电层421和所述上电极层423，以降低所述半导体结构的制造成本。
在一些实施例中，于所述第一隔离层41上方形成电容器之后，还包括如下步骤：
于所述有源柱22中定义沟道区、以及沿第三方向分布于所述沟道区的相对两侧的漏极区和源极区，所述漏极区与所述导电柱37接触，所述第三方向为垂直于所述衬底33的顶面的方向；
形成多条沿所述第一方向D1间隔排布的字线21，每条所述字线21沿第二方向D2延伸、且连续包覆沿所述第二方向D2间隔排布的多个所述沟道区。
具体来说，在形成所述电容器之后，于所述有源柱中定义所述沟道区、以及沿所述第三方向分布于所述沟道区的相对两侧的源极区和漏极区。接着，采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺形成第三隔离层43于所述电容器的顶面、形成字线材料层44于所述第三隔离层43表面、并形成第四隔离层45于所述字线材料层44表面，得到如图11所示的结构。其中，所述第三隔离层43覆盖所述有源柱中的所述漏极区的侧壁，所述字线材料层44覆盖所述有源柱中的所述沟道区的侧壁，所述第四隔离层45覆盖所述有源柱中的所述源极区的侧壁。在一示例中，所述第三隔离层43和所述第四隔离层45的材料可以均为氧化物材料(例如二氧化硅)，所述字线材料层44的材料可以为TiN或者金属钨等导电材料。之后，采用光刻工艺刻蚀所述第四隔离层45、所述字线材料层44和所述第三隔离层43，形成暴露所述电容器的字线沟槽。填充氧化物(例如二氧化硅)等绝缘介质材料于所述字线沟槽内，形成字线隔离层46，所述字线隔离层46沿垂直于所述衬底33的顶面的方向贯穿所述第三隔离层43和所述第四隔离层45，如图12所示。所述字线隔离层46将所述字线材料层44分隔为多条沿所述第一方向D1间隔排布的所述字线21，每条所述字线21沿第二方向D2延伸、且连续包覆沿所述第二方向D2间隔排布的多个所述沟道区，如图12所示。本具体实施方式形成的所述字线21为水平字线结构，以有助于进一步提高所述半导体结构的集成度。
在一些实施例中，形成多条沿所述第一方向D1间隔排布的字线21之后，还包括如下步骤：
于所述半导体层34上方形成多条沿所述第二方向D2间隔排布的位线20，每条所述位线20沿所述第一方向D1延伸、且连续与沿所述第一方向D1间隔排布的多个所述源极区电连接，如图13所示。本具体实施方式将所述位线20形成于所述晶体管的上部，从而可以灵活的选择多种导电材料来形成所述位线20，例如所述位线20的材料可以是但不限于钨等金属材料，不仅能够减少所述半导体结构内部的电阻，而且有助于简化位线的制程工艺。
本具体实施方式还提供了一种半导体结构，附图14-附图16是本公开具体实施方式中半导体结构的示意图。其中，图14是本具体实施方式中半导体结构的俯视结构示意图，图15是图14在a-a’位置的截面示意图，图16是图14在c-c’位置的截面示意图。本具体实施方式提供的所述半导体结构可以采用如图1-图13所示的半导体结构的形成方法形成。如图14-图16所示，所述半导体结构，包括：
衬底33；
半导体层34，位于所述衬底33上方；
第一隔离层41，位于所述半导体层34上方；
电容结构，位于所述第一隔离层41上方，包括多个电容器。
具体来说，所述衬底33可以是但不限于硅衬底，本具体实施方式以所述衬底为硅衬底为例进行说明。在其他实施例中，所述衬底还可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。所述衬底33用于支撑在其上的器件结构。本具体实施方式通过在所述衬底33与所述电容器之间设置采用绝缘介质材料型的所述第一隔离层41，从而能够电性隔离所述衬底33与所述电容器，以减少所述衬底33与所述电容器之间的漏电。
在一些实施例中，所述电容器包括：
下电极层，包括导电柱37、以及覆盖于所述导电柱侧壁的导电层421，所述导电柱37的材料与所述半导体层34的材料相同；
电介质层422，覆盖于所述导电层421表面；
上电极层423，覆盖于所述电介质层422表面。
具体来说，所述导电柱37的材料可以为包括掺杂元素的硅材料。在一示例中，所述掺杂元素可以为磷元素。在另一示例中，所述导电柱37的材料可以与所述半导体层34的材料相同，从而降低所述半导体结构的制造难度，简化所述半导体结构的制造工艺。所述导电层421和所述上电极层423的材料可以相同，例如均为TiN或者金属钨等导电材料。所述电介质层422可以采用具有高介电常数(HK)的STO(钛酸锶)材料制成，采用钌或者氧化钌等形成所述导电层421和所述上电极层423，从而可以降低所述电容器沿垂直于所述衬底33的顶面方向的高度，进而降低刻蚀用于形成所述电容器的电容孔时的刻蚀深度，以进一步降低工艺难度。在其他示例中，也可以采用氧化铝、氧化锆、氧化铪中任一种或者多种来形成所述电介质层422，相应的，采用TiN等形成所述导电层421和所述上电极层423，以降低所述半导体结构的制造成本。
在一些实施例中，所述第一隔离层34包括：
第一子隔离层411，位于所述半导体层34上方；
多个第二子隔离层412，凸设于所述第一子隔离层411的顶面，所述导电柱37延伸至相邻的两个所述第二子隔离层412之间。
具体来说，通过在所述第一子隔离层411的顶面上凸设所述第二子隔离层412，不仅能够进一步增大所述第一隔离层41的厚度，从而进一步增强所述衬底33与所述电容器之间的电性隔离效果，而且还能够更好的隔离相邻的所述电容器，减少相邻电容器之间的漏电。所述第一子隔离层411和所述第二子隔离层412可以同步形成，从而简化所述半导体结构的制造工艺。在一示例中，所述第一子隔离层411的材料和所述第二子隔离层412的材料均为氧化物材料(例如二氧化硅)。其中，所述第一子隔离层411的顶面是指所述第一子隔离层411背离所述衬底33的表面。
在一些实施例中，所述半导体结构还包括：
保护层39，位于所述第二子隔离层412和所述导电柱37之间。
其中，所述第二子隔离层412的材料与所述保护层39的材料不同，从而不仅可以减小相邻所述导电柱37之间的寄生电容效应，而且还有助于简化所述半导体结构的制成工艺。在一实施例中，所述保护层39的材料为氮化物材料(例如氮化硅)，所述第二子隔离层412的材料为氧化物材料(例如二氧化硅)
为了简化所述半导体结构的制程工艺，并确保所述电容器的形貌，在一些实施例中，所述半导体结构还包括：
牺牲层35，位于所述衬底33与所述电容结构之间，多个所述牺牲层35沿第二方向D2间隔排布，且每个所述牺牲层35沿第一方向D1延伸，所述第二方向D2与所述第一方向D1相交。在一示例中，所述第一方向D1和所述第二方向D2均为平行于所述衬底33的顶面的方向，且所述第一方向D1与所述第二方向D2正交。本具体实施方式中所述衬底33的顶面是指，所述衬底33朝向所述第一隔离层41的表面。
在一些实施例中，所述牺牲层35的底面位于所述第一隔离层41的底面的下方，且所述牺牲层35嵌入所述半导体层34内，使得所述牺牲层35不仅用于隔离所述衬底33与所述电容器，还能够稳定的支撑所述电容器。
在另一些实施例中，所述牺牲层35的顶面与所述第一隔离层41的顶面平齐。
在一些实施例中，所述牺牲层35的材料为包括掺杂元素的第一介质材料，所述导电柱37的材料为包括所述掺杂元素的硅材料。
在一些实施例中，所述半导体结构还包括：
晶体管结构，位于所述电容结构上方，包括晶体管、以及与所述晶体管电连接的字线21，所述晶体管与所述电容器电连接；
位线结构，位于所述晶体管结构上方，包括与所述晶体管电连接的位线20。
具体来说，所述晶体管包括位于所述电容器上方的有源柱22，所述有源柱包括沟道区、以及沿垂直于所述衬底33的顶面的方向分布于所述沟道区的相对两侧的源极区和漏极区，所述漏极区与所述电容器接触电连接。多条所述字线21沿所述第一方向D1间隔排布，每条所述字线21沿所述第二方向D2延伸、且连续包覆沿所述第二方向D2间隔排布的多个所述沟道区。所述位线20位于所述晶体管结构上方，所述位线结构中的多条所述位线沿所述第二方向D2间隔排布。每条所述位线20沿所述第一方向D1延伸、且连续与沿所述第一方向D1间隔排布的多个所述源极区电连接。
本具体实施方式一些实施例提供的半导体结构及其形成方法，通过在电容器与衬底之间形成第一隔离层，从而电性隔离所述电容器和所述衬底，减少了所述衬底与所述电容器之间漏电，从而改善了半导体结构的电性能。而且，本具体实施方式将所述第一隔离层的形成工艺与电容器的形成工艺兼容，从而简化了所述半导体结构的制程工艺，降低了所述半导体结构的制造成本。
以上所述仅是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本公开原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (21)

1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
形成衬底、以及位于所述衬底上方的半导体层，所述半导体层中包括多个沿第一方向间隔排布的第一沟槽；
于所述半导体层中形成位于所述第一沟槽下方的隔离槽，所述隔离槽沿所述第一方向延伸、且连续与多个所述第一沟槽连通；
形成至少位于所述隔离槽内的第一隔离层；
于所述第一隔离层上方形成电容器。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成衬底、以及位于所述衬底上方的半导体层的具体步骤包括：
提供初始衬底；
沿所述第一方向刻蚀所述初始衬底，形成半导体层、以及位于所述半导体层下方的衬底，所述半导体层中包括多个沿第二方向间隔排布的第二沟槽，所述第一方向与所述第二方向相交；
刻蚀所述半导体层，形成多个沿第一方向间隔排布的第一沟槽。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，形成多个沿第一方向间隔排布的第一沟槽之前，还包括如下步骤：
于所述半导体层中定义电容区域和有源区域；
形成包覆所述半导体层的所述有源区域的支撑层，所述支撑层中具有暴露所述电容区域内的所述第二沟槽的支撑开口；
沿所述支撑开口沉积第一介质材料于所述电容区域内的所述第二沟槽内，形成填充满所述电容区域的所述第二沟槽的牺牲层。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，形成填充满所述电容区域的所述第二沟槽的牺牲层的具体步骤包括：
沿所述支撑开口沉积包括掺杂元素的第一介质材料于所述电容区域内的所述第二沟槽内，在形成填充满所述电容区域的所述第二沟槽的牺牲层的同时，注入所述掺杂元素至所述半导体层中。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述第一介质材料为磷硅玻璃。
6.根据权利要求3所述的半导体结构的形成方法，其特征在于，形成多个沿第一方向间隔排布的第一沟槽的具体步骤包括：
沿所述第二方向刻蚀所述半导体层，形成多个沿第一方向间隔排布的第一沟槽，且所述第一沟槽的深度小于所述第二沟槽的深度。
7.根据权利要求4所述的半导体结构的形成方法，其特征在于，于所述半导体层中形成位于所述第一沟槽下方的隔离槽的具体步骤包括：
形成覆盖所述第一沟槽侧壁的保护层；
沿所述第一沟槽刻蚀所述第一沟槽下方的所述半导体层，形成所述第一方向延伸、且连续与多个所述第一沟槽连通的所述隔离槽。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，形成至少位于所述隔离槽内的第一隔离层的具体步骤包括：
沿所述第一沟槽沉积第二介质材料，形成至少填充满所述隔离槽的所述第一隔离层。
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述第一隔离层的顶面与所述第一沟槽的底面平齐；或者，
所述第一隔离层的顶面位于所述第一沟槽的底面的上方。
10.根据权利要求7所述的半导体结构的形成方法，其特征在于，于所述第一隔离层上方形成电容器的具体步骤包括：
去除位于所述第一隔离层上方的所述保护层、所述牺牲层和所述支撑层，形成包括相互连通的所述第一沟槽和所述第二沟槽的刻蚀孔、以及位于相邻所述刻蚀孔之间的半导体柱，所述半导体柱包括位于所述电容区域的导电柱和位于所述有源区域的有源柱；
形成覆盖所述导电柱侧壁的导电层；
形成覆盖所述导电层表面的电介质层；
形成覆盖所述电介质层表面的上电极层。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述掺杂元素注入至所述导电柱沿所述第二方向的相对两侧面。
12.根据权利要求10所述的半导体结构的形成方法，其特征在于，于所述第一隔离层上方形成电容器之后，还包括如下步骤：
于所述有源柱中定义沟道区、以及沿第三方向分布于所述沟道区的相对两侧的漏极区和源极区，所述漏极区与所述导电柱接触，所述第三方向为垂直于所述衬底的顶面的方向；
形成多条沿所述第一方向间隔排布的字线，每条所述字线沿第二方向延伸、且连续包覆沿所述第二方向间隔排布的多个所述沟道区。
13.根据权利要求12所述的半导体结构的形成方法，其特征在于，形成多条沿所述第一方向间隔排布的字线之后，还包括如下步骤：
于所述半导体层上方形成多条沿所述第二方向间隔排布的位线，每条所述位线沿所述第一方向延伸、且连续与沿所述第一方向间隔排布的多个所述源极区电连接。
14.一种半导体结构，其特征在于，包括：
衬底；
半导体层，位于所述衬底上方；
第一隔离层，位于所述半导体层上方；
电容结构，位于所述隔离层上方，包括多个电容器。
15.根据权利要求14所述的半导体结构，其特征在于，所述电容器包括：
下电极层，包括导电柱、以及覆盖于所述导电柱侧壁的导电层，所述导电柱的材料与所述半导体层的材料相同；
电介质层，覆盖于所述导电层表面；
上电极层，覆盖于所述电介质层表面。
16.根据权利要求15所述的半导体结构，其特征在于，所述第一隔离层包括：第一子隔离层，位于所述半导体层上方；
多个第二子隔离层，凸设于所述第一子隔离层的顶面，所述导电柱延伸至相邻的两个所述第二子隔离层之间。
17.根据权利要求16所述的半导体结构，其特征在于，还包括：
保护层，位于所述第二子隔离层和所述导电柱之间。
18.根据权利要求15所述的半导体结构，其特征在于，还包括：
牺牲层，位于所述衬底与所述电容结构之间，多个所述牺牲层沿第二方向间隔排布，且每个所述牺牲层沿第一方向延伸，所述第一方向与所述第二方向相交。
19.根据权利要求18所述的半导体结构，其特征在于，所述牺牲层的底面位于所述第一隔离层的底面的下方，且所述牺牲层嵌入所述半导体层内。
20.根据权利要求18所述的半导体结构，其特征在于，所述牺牲层的材料为包括掺杂元素的第一介质材料，所述导电柱的材料为包括所述掺杂元素的硅材料。
21.根据权利要求14所述的半导体结构，其特征在于，还包括：
晶体管结构，位于所述电容结构上方，包括晶体管、以及与所述晶体管电连接的字线，所述晶体管与所述电容器电连接；
位线结构，位于所述晶体管结构上方，包括与所述晶体管电连接的位线。
CN202210719325.XA 2022-06-23 2022-06-23 半导体结构及其形成方法 Pending CN117334626A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210719325.XA CN117334626A (zh) 2022-06-23 2022-06-23 半导体结构及其形成方法
PCT/CN2022/107927 WO2023245799A1 (zh) 2022-06-23 2022-07-26 半导体结构及其形成方法
US17/901,853 US20230422466A1 (en) 2022-06-23 2022-09-02 Semiconductor structure and formation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210719325.XA CN117334626A (zh) 2022-06-23 2022-06-23 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN117334626A true CN117334626A (zh) 2024-01-02

Family

ID=89288939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210719325.XA Pending CN117334626A (zh) 2022-06-23 2022-06-23 半导体结构及其形成方法

Country Status (2)

Country Link
CN (1) CN117334626A (zh)
WO (1) WO2023245799A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101218097B1 (ko) * 2011-05-12 2013-01-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
CN110071175A (zh) * 2012-11-30 2019-07-30 中国科学院微电子研究所 FinFET及其制造方法
US11557593B2 (en) * 2020-11-30 2023-01-17 Micron Technology, Inc. Array of memory cells, methods used in forming an array of memory cells, methods used in forming an array of vertical transistors, and methods used in forming an array of capacitors
US20220189957A1 (en) * 2020-12-10 2022-06-16 Intel Corporation Transistors, memory cells, and arrangements thereof
CN114551450A (zh) * 2022-02-24 2022-05-27 长鑫存储技术有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
WO2023245799A1 (zh) 2023-12-28

Similar Documents

Publication Publication Date Title
US8102008B2 (en) Integrated circuit with buried digit line
EP0265616B1 (en) A semiconductor trench capacitor structure
US8691680B2 (en) Method for fabricating memory device with buried digit lines and buried word lines
US6258656B1 (en) Capacitor with high-ε dielectric or ferroelectric material based on the fin stack principle and production process using a negative mold
CN211555887U (zh) 存储器
JP3665614B2 (ja) Ｄｒａｍセル装置の製法
CN112071838A (zh) 存储器及其形成方法
US20110263089A1 (en) Method for fabricating semiconductor device
CN215299254U (zh) 半导体器件
CN115188714A (zh) 存储器及其形成方法
CN117334626A (zh) 半导体结构及其形成方法
US20230422466A1 (en) Semiconductor structure and formation method thereof
CN117529105B (zh) 半导体结构及其形成方法
CN117529103B (zh) 半导体结构及其形成方法
CN115116962B (zh) 半导体结构的制备方法和半导体结构
CN209785940U (zh) 存储器
WO2023231196A1 (zh) 半导体结构及其形成方法
CN218941671U (zh) 半导体器件
CN218920890U (zh) 半导体器件
WO2023201849A1 (zh) 半导体结构及其形成方法
US20230013060A1 (en) Semiconductor device and method for forming same
US20220254786A1 (en) Method for manufacturing semiconductor structure and semiconductor structure
CN114256153A (zh) 半导体结构形成方法以及半导体结构
CN114695660A (zh) 一种半导体器件及其制造方法
CN116940109A (zh) 存储器、半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination