CN112652529B - 半导体器件及半导体器件的电容孔制备方法 - Google Patents
半导体器件及半导体器件的电容孔制备方法 Download PDFInfo
- Publication number
- CN112652529B CN112652529B CN201910952713.0A CN201910952713A CN112652529B CN 112652529 B CN112652529 B CN 112652529B CN 201910952713 A CN201910952713 A CN 201910952713A CN 112652529 B CN112652529 B CN 112652529B
- Authority
- CN
- China
- Prior art keywords
- layer
- mask layer
- pattern
- etching
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 239000003795 chemical substances by application Substances 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- XTQHKBHJIVJGKJ-UHFFFAOYSA-N sulfur monoxide Chemical compound S=O XTQHKBHJIVJGKJ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- TXKMVPPZCYKFAC-UHFFFAOYSA-N disulfur monoxide Inorganic materials O=S=S TXKMVPPZCYKFAC-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请涉及电容孔制备方法及包括该电容孔的半导体器件，制备方法包括：在基底上形成叠设的第一介质层、第一掩膜层、第一图形层、第二介质层、第二掩膜层和第二图形层；第一图形层和第二图形层围成网格；在第二图形层上形成第三掩膜层以覆盖边缘区域的第二掩膜层并暴露出中间区域的第二掩膜层；刻蚀暴露的第二掩膜层直至暴露出第二介质层；刻蚀暴露的第二介质层直至暴露出第一图形层和第一掩膜层；去除第三掩膜层，刻蚀暴露的第一掩膜层和边缘区域的第二图形层和第二掩膜层直至暴露出第一介质层，第二掩膜层和第一掩膜层的刻蚀选择比大于1，刻蚀暴露的第一介质层，形成电容孔。本申请在刻蚀中间区域第一掩膜层的同时，刻蚀并降低边缘区域的线高。
Description
技术领域
本发明涉及半导体器件制造领域，尤其涉及一种半导体器件及半导体器件的电容孔制备方法。
背景技术
半导体器件，比如动态随机存储器(DRAM)，通过电容器存储电荷和释放电荷来记录信息。电容器具体制备于半导体基底上，为了增加半导体基底的密度，提高集成度，通常采用沟槽式电容器，先开设一定深度的沟槽，作为电容孔，然后在电容孔内依次沉积下电极板、电容介质层和上电极板，形成沟槽式电容器。
目前，开设电容孔的工艺会使得半导体器件的边缘区域残留有一定高度的侧壁，在后期的清洗和旋转过程中，由于半导体基底不同位置处的张力不同，而边缘区域侧壁的高度较高，很容易出现侧壁坍塌的情况，从而影响半导体器件性能。
发明内容
基于此，本申请针对开设电容孔时，边缘区域的侧墙容易坍塌的技术问题，提出一种半导体器件的电容孔制备方法。
一种半导体器件的电容孔制备方法，其特征在于，包括：
提供半导体基底，所述半导体基底上形成有依次叠设的第一介质层、第一掩膜层、第一图形层、第二介质层、第二掩膜层和第二图形层；所述第一图形层包括分别沿第一方向延伸的多个第一线条，所述第二图形层包括分别沿第二方向延伸的多个第二线条，所述第一线条与所述第二线条的投影围成网格；
在所述第二图形层上形成第三掩膜层，所述第三掩膜层覆盖边缘区域的第二图形层和第二掩膜层并暴露出中间区域的第二图形层和第二掩膜层；
刻蚀所述中间区域暴露的所述第二掩膜层，将所述中间区域的所述第二图形层的图案转移到所述第二掩膜层，直至暴露出所述中间区域的第二介质层；
刻蚀所述中间区域暴露的所述第二介质层，将所述中间区域的第二掩膜层的图案转移到所述中间区域的所述第二介质层，直至暴露出所述中间区域的第一图形层和第一掩膜层；
去除所述第三掩膜层，刻蚀所述中间区域暴露的所述第一掩膜层和所述边缘区域的第二图形层和第二掩膜层，将所述中间区域的所述第二介质层的图案和第一图形层的图案转移到所述第一掩膜层以使所述第一掩膜层形成网格，直至暴露出所述中间区域的所述第一介质层，所述第二掩膜层和第一掩膜层的刻蚀选择比大于1；
刻蚀暴露的所述第一介质层，形成电容孔。
在其中一个实施例中，所述第一掩膜层、第二掩膜层和所述第二图形层均能被第一刻蚀剂刻蚀，所述方法还包括：根据所述第一刻蚀剂对所述第一掩膜层、第二掩膜层和第二图形层的刻蚀选择比设置所述第一掩膜层、第二掩膜层和第二图形层的厚度，以在利用所述第一刻蚀剂刻蚀所述中间区域暴露的所述第一掩膜层期间，依次刻蚀所述边缘区域暴露的所述第二图形层和所述第二掩膜层并保留目标厚度的第二掩膜层。
在其中一个实施例中，所述第一掩膜层的厚度大于所述第二图形层的厚度，且所述第二图形层的厚度大于所述第二掩膜层的厚度。
在其中一个实施例中，所述第二掩膜层和所述第二图形层均能被所述第二刻蚀剂刻蚀，以在利用所述第二刻蚀剂刻蚀所述第二掩膜层期间，刻蚀暴露的所述第二图形层。
在其中一个实施例中，所述方法还包括：根据所述第二刻蚀剂对所述第二掩膜层和所述第二图形层的刻蚀选择比设置所述第二掩膜层和所述第二图形层的厚度，以在利用所述第二刻蚀剂刻蚀所述第二掩膜层期间，去除暴露的所述第二图形层。
在其中一个实施例中，所述第一图形层能被所述第一刻蚀剂刻蚀，所述方法还包括：根据所述第一刻蚀剂对所述第一掩膜层和对第一图形层的刻蚀选择比设置所述第一掩膜层和第一图形层的厚度，在利用所述第一刻蚀剂刻蚀所述中间区域暴露的第一掩膜层期间，去除所述中间区域暴露的所述第一图形层。
在其中一个实施例中，所述第一图形层的厚度大于所述第一掩膜层的厚度。
在其中一个实施例中，所述第一掩膜层为富含硅的氮氧化硅，所述第二掩膜层为富含氧的氮氧化硅，所述第一图形层和第二图形层均为氧化硅。
在其中一个实施例中，所述第一介质层和所述第二介质层包括相同材质，所述方法还包括：在刻蚀所述中间区域的所述第一介质层的同时，刻蚀所述边缘区域的所述第二介质层。
在其中一个实施例中，所述第一介质层为非晶碳层，且所述第二介质层为旋涂碳层。
在其中一个实施例中，所述半导体基底和所述第一介质层之间还形成有牺牲层，所述刻蚀暴露的所述第一介质层，形成电容孔，包括：
以所述中间区域图案为网格的第一掩膜层为掩膜，刻蚀暴露的所述第一介质层，直至暴露出所述牺牲层；
刻蚀暴露的所述牺牲层，形成所述电容孔。
在其中一个实施例中，在形成电容孔后，还包括：
在所述电容孔内依次叠设下电极板、电容介质层和上电极板，形成电容器。
本申请还涉及一种半导体器件，所述半导体器件包括基于上述任一项方法所形成的电容孔。
上述半导体器件的电容孔制备方法，在刻蚀第二掩膜层之前，先利用第三掩膜层遮挡边缘区域，使边缘区域和中间区域的刻蚀过程不同步，因此，中间区域在后期形成电容孔时，边缘区域不会形成电容孔。又由于虽然在边缘区域不形成电容孔，但仍需要在后续刻蚀过程中去除第一掩膜层上至少部分结构，以在边缘区域形成暴露第一掩膜层的网格，便于进行后续工艺制程。因此，在依次刻蚀中间区域的第二掩膜层和第二介质层，暴露出中间区域的第一掩膜层后，需去除第三掩膜层，暴露出边缘区域的第二线条和第二掩膜层，然后刻蚀中间区域的第一掩膜层。由于第二掩膜层和第一掩膜层的刻蚀选择大于1，在刻蚀中间区域的第一掩膜层时，能够对边缘区域的第二线条和第二掩膜层进行充分的刻蚀。在本申请中，由于在刻蚀中间区域第一掩膜层的同时，还刻蚀边缘区域的第二图形层和第二掩膜层，使得边缘区域的整体厚度降低，既而在后期形成于边缘区域的侧墙高度较低，从而避免侧墙坍塌的问题。
附图说明
图1为传统技术中第一线条和第二线条的投影围成网格的示意图；
图2a为传统技术中对应步骤A形成的俯视图；
图2b为对应图2a中AA＇的剖面图；
图3a为传统技术中对应步骤B形成的俯视图；
图3b对应图3a中AA＇的剖面图；
图4a为传统技术中对应步骤C形成的俯视图；
图4b对应图4a中AA＇的剖面图；
图5a为传统技术中对应步骤D形成的俯视图；
图5b对应图5a中AA＇的剖面图；
图6a为传统技术中对应步骤E形成的俯视图；
图6b对应图6a中AA＇的剖面图；
图7为本申请一实施例中电容孔制备方法的步骤流程图；
图8为本申请一实施例中第一线条和第二线条的投影围成网格的示意图；
图9a为本申请一实施例中对应步骤S710形成的俯视图；
图9b对应图9a中EE＇剖面图；
图10a为本申请一实施例中对应步骤S720中形成第三掩膜层的俯视图；
图10b对应图10a中EE＇剖面图；
图11a为本申请一实施例中对应步骤S720中形成的俯视图；
图11b剖面图对应图11a中EE＇剖面图；
图12a为本申请一实施例中对应步骤S730形成的俯视图；
图12b和图12c分别对应图12a中EE＇的剖面图和FF＇的剖面图；
图13a为本申请一实施例中对应步骤S740一中间过程的俯视图；
图13b和图13c分别对应图13a中EE＇的剖面图和FF＇的剖面图；
图14a为本申请一实施例中对应步骤S740形成的俯视图；
图14b和图14c分别对应图14a中EE＇的剖面图和FF＇的剖面图；
图15a为本申请一实施例中对应步骤S750形成的俯视图；
图15b和图15c分别对应图15a中EE＇的剖面图和FF＇的剖面图。
标号说明
100半导体基底；200第一介质层；300第一掩膜层；400第一图形层；500第二介质层；600第二掩膜层；700第二图形层；800第三掩膜层。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在传统技术中，开设电容孔的工艺制程包括以下步骤：
步骤A：如图1、图2a和图2b所示，提供半导体基底100＇和依次叠设与半导体基底100＇上的第一介质层200＇、第一掩膜层300＇第一图形层400＇、第二介质层500＇、第二掩膜层600＇和第二图形层700＇，其中，第一图形层400＇具有并列的第一线条，第二图形层700＇具有并排的第二线条，通过第一线条和第二线条定义出电容孔C＇。为了减小线宽，将第一线条和第二线条分别设于不同的两层，其中，第一掩膜层300＇和第二掩膜层600＇为参数、材质一样的掩膜层。
步骤B：如图3a和3b所示，利用光刻胶800＇遮挡边缘处的第二图形层700＇，对暴露出的第二掩膜层600＇进行刻蚀。由于位于边缘的区域容易受到破坏，因此，在实际工艺制程中，在边缘区域并不形成电容孔，利用光刻胶800＇遮挡边缘区域。
步骤C：如图4a和图4b所示，继续对暴露出的第二介质层500＇进行刻蚀。
步骤D：如图5a和图5b所示，去除光刻胶800＇，对暴露的第一掩膜层300＇进行刻蚀，由于第一掩膜层300＇和第二掩膜层600＇为参数、材质一样，因此，边缘处暴露的第二掩膜层600＇也被刻蚀。
步骤E：如图6a、图6b所示，刻蚀暴露的第一介质层200＇和第二介质层500＇，在中间区域形成电容孔，同时边缘区域也残留有一定高度的侧壁(如图6b虚线框所示)。通过上述工艺形成电容孔后，在边缘区域形成的侧壁高度较高，在后期的清洗和旋转过程中，侧壁容易坍塌，影响器件性能。
如图7所示为本申请中半导体器件的电容孔制备方法的步骤流程图，半导体器件的电容孔制备方法具体包括以下步骤：
步骤S710：提供半导体基底，所述半导体基底上形成有依次叠设的第一介质层、第一掩膜层、第一图形层、第二介质层、第二掩膜层和第二图形层；所述第一图形层包括分别沿第一方向延伸的多个第一线条，所述第二图形层包括分别沿第二方向延伸的多个第二线条，所述第一线条与所述第二线条的投影围成网格。
如图9a和图9b所示，提供半导体基底100，半导体基底100上形成有依次向上叠设的第一介质层200、第一掩膜层300、第一图形层400、第二介质层500、第二掩膜层600和第二图形层700。其中，结合图8所示，第一图形层400包括分别沿第一方向延伸的多个第一线条，第二图形层700包括分别沿第二方向延伸的多个第二线条，第一线条和第二线条分别处于不同的膜层，第一线条和第二线条的投影围成网格，通过网格定义出需要刻蚀的电容孔C。
步骤S720：在所述第二图形层上形成第三掩膜层，所述第三掩膜覆盖边缘区域的所述第二图形层和第二掩膜层并暴露出所述中间区域的第二图形层和第二掩膜层。
如图10a和图10b所示，在第二图形层上形成第三掩膜层800，第三掩膜层800覆盖边缘区域的第二图形层700和第二掩膜层600，暴露出中间区域的第二图形层700和第二掩膜层600。
步骤S730：刻蚀所述中间区域暴露的所述第二掩膜层，将所述中间区域的所述第二图形层的图案转移到所述第二掩膜层，直至暴露出所述中间区域的第二介质层。
如图11a和11b所示，以第三掩膜层800、第二图形层700为阻挡层，刻蚀第二掩膜层600，去除暴露的第二掩膜层600。此时，只有中间区域暴露的第二掩膜层600被刻蚀掉，而边缘区域的第二掩膜层600未被刻蚀。具体的，第三掩膜层800可为光刻胶层。
在一实施例中，第二图形层700和第二掩膜层600均能被第二刻蚀剂刻蚀，即第二刻蚀剂在刻蚀第二掩膜层600、将第二图形层700的图案转移至第二掩膜层600的同时，还能刻蚀第二图形层700，降低第二图形层700的线高。进一步的，第二掩膜层600和第二图形层700均能被第二刻蚀剂刻蚀，可根据第二刻蚀剂对第二图形层700和第二掩膜层600的刻蚀选择比设置第二图形层700和第二掩膜层600的厚度，使第二刻蚀剂刻蚀中间区域的第二掩膜层600期间，完全去除中间区域的第二图形层700。如图11b所示，当第二刻蚀剂完成对中间区域的第二掩膜层600的刻蚀时，第二掩膜层600上暴露的第二图形层700也被完全去除，且中间区域的第二图形层被去除后，可继续刻蚀暴露的第二掩膜层600，使中间区域的第二掩膜层600的高度略低于边缘区域的第二掩膜层600的高度，由此通过一步刻蚀步骤，既完成了中间区域图案的下移，又降低中间区域的线高，提高结构的稳定性。
由于器件边缘容易形成缺陷或受到破坏，因此一般在边缘区域不形成电容孔。在该步骤中，通过形成第三掩膜800，对边缘区域进行遮挡，使边缘区域和中间区域的刻蚀不同步，在后期刻蚀过程中，当在中间区域刻蚀出电容孔时，边缘区域未被刻蚀出电容孔。
步骤S740：刻蚀所述中间区域暴露的所述第二介质层，将所述中间区域的第二掩膜层的图案转移到所述中间区域的所述第二介质层，直至暴露出所述中间区域的第一图形层和第一掩膜层。
如图12a～12c所示，以保留的第二掩膜层600为阻挡层，继续刻蚀中间区域暴露的第二介质层500，使中间区域的图案继续下移至第二介质层500。由于暴露的第二介质层500被刻蚀后，会暴露出形成于第一掩膜层400上的第一图形层400，其俯视图如图12a所示，不同位置的侧剖面不同，如图12b所示为图12a中剖面线EE＇处的剖面图，如图12c为图12a中剖面线FF＇处的剖面图。此时，在中间区域，第一图形层400和第二掩膜层600位于不同的层次，第一图形层400和第二掩膜层600的投影围成网格，并通过网格暴露出第一掩膜层300。
步骤S750：去除所述第三掩膜层，刻蚀所述中间区域暴露的所述第一掩膜层和所述边缘区域的第二图形层和第二掩膜层，将所述中间区域的所述第二介质层的图案和第一图形层的图案转移到所述第一掩膜层以形成网格，直至暴露出所述中间区域的所述第一介质层，所述第二掩膜层和第一掩膜层的刻蚀选择比大于1。
如图13a～13c所示为步骤S740的一中间状态图，如图14a～14c所示为步骤S740完成后的状态图。去除第三掩膜层800，在中间区域，以保留的第二介质层500和第一图形层400为阻挡层，继续向下刻蚀暴露出的第一掩膜层300，将网格图案下移至第一掩膜层300内。需要说明的是，去除第三掩膜层800，只要保证在本步骤中不存在第三掩膜层800，可以在本步骤中通过刻蚀去除第三掩膜层800，也可以是在步骤S740中去除第三掩膜层800，若第三掩膜层800在步骤S750之前的刻蚀步骤中一同被去除，在步骤S750中，也可以不再需要额外的刻蚀步骤。
在一实施例中，利用第一刻蚀剂刻蚀第一掩膜层300，第一刻蚀剂同时还能对第二图形层700和第二掩膜层600进行刻蚀。在第一刻蚀剂刻蚀暴露的第一掩膜层300和第二掩膜层600的同时，还能刻蚀第二图形层700，因此，中间区域的第一掩膜层300被刻蚀的同时，边缘区域的第二图形层700也会被刻蚀，使得第二图形层700的线高逐渐降低。在一实施例中，可根据第一刻蚀剂对第一掩膜层300、第二掩膜层600和第二图形层700的刻蚀选择比设置第一掩膜层300、第二掩膜层600和第二图形层700的高度，使得在利用第一刻蚀剂刻蚀中间区域暴露的第一掩膜层300期间，依次刻蚀边缘区域的第二图形层700和第二掩膜层600，由于第一刻蚀剂对第二掩膜层600和第一掩膜层300的刻蚀选择比大于1:1，因此，第一刻蚀剂刻蚀第一掩膜层300的时间较长，相应的，在此期间，边缘区域受刻蚀程度较大，在第一掩膜层300被完全刻蚀前，第二线条700能被完全刻蚀，且在第二线条700被去除后，还需继续刻蚀下方的第二掩膜层600，因此，在对中间区域的第一掩膜层300的刻蚀过程中，也能依次刻蚀边缘区域的第二线条700和第二掩膜层600，使得边缘区域的整体高度降低。
在一实施例中，如图14b和14c所示，第二掩膜层600未被完全刻蚀掉，即还保留有目标厚度的第二掩膜层600，该目标厚度能够保证在下一步骤中对第二介质层500进行刻蚀时，该目标厚度的第二掩膜层600能够作为阻挡层，使边缘区域第二掩膜层600的图案以下至第二介质层500。具体的，第一掩膜层300的厚度大于第二图形层700的厚度，第二图形层700的厚度大于第二掩膜层600的厚度。
在一实施例中，可根据第一刻蚀剂对第一掩膜层300和对第一图形层400的刻蚀选择比设置第一掩膜层300和第一图形层400的厚度，使得在利用第一刻蚀剂刻蚀第一掩膜层300期间，完全去除图12b中暴露的第一图形层400，得到如图14b所示的结构。具体的，第一图形层400的厚度大于第一掩膜层300的厚度。
需要说明的是，在实际刻蚀过程中，第一刻蚀剂在对第一掩膜层300、第二掩膜层600和第二线条700进行刻蚀的同时，也会对在此期间逐渐暴露的其他膜层进行一定的减薄。如，从图12b、图12c到图13b、图13c的过程中，在刻蚀中间区域的第一掩膜层300期间，中间区域和边缘区域暴露的第二掩膜层600均被刻蚀掉，如图13b所示，暴露出下层的第二介质层500，暴露的第二介质层500继续被刻蚀掉，暴露出下层的第一图形层400，且第一图形层400也会被继续刻蚀。此时，由于在图12b中，中间区域的第二掩膜层600的高度低于边缘区域的第二掩膜层600的高度，因此，在相同的刻蚀条件下，最后残留于中间区域的第二图形层400的高度也低于边缘区域的第二图形层400。
具体的，第一掩膜层300为富含硅的氮氧化硅(SiON),第二掩膜层为600为富含氧的氮氧化硅，其中，富含硅的氮氧化硅比富含氧的氮氧化硅更难刻蚀，通过改变氮氧化硅的含氧量控制两氮氧化硅层的刻蚀选择比。在一实施例中，形成氮氧化硅层的反应气体包括硅烷(SiH4)和氧化氮(N2O)，通过调节硅烷和氧化硅的比例控制氮氧化硅层的含氧量。在一实施例中，当形成第一掩膜层300时，SiH4:N2O＝[390,410]:[125,145]，具体可为SiH4:N2O＝400:135；当形成第二掩膜层600时，SiH4:N2O＝[255,275]:[260,280]，具体可为SiH4:N2O＝265:270。
进一步的，当第一掩膜层300为富含硅的氮氧化硅层时，第二图形700可为氧化硅，第一刻蚀剂可选用氢氟酸(HF)、三氟甲烷(CF3)、四氟甲烷(CF4)中的至少一种，具体的，第一刻蚀剂选用三氟甲烷(CF3)和四氟甲烷(CF4)，并以氮气作为惰性气体调节浓度。氮氧化硅和氧化硅均可被第一刻蚀剂刻蚀，因此，在第一刻蚀剂刻蚀中间区域的第一掩膜层300时，还能同步刻蚀并去除边缘区域的第二图形700，然后继续快速刻蚀边缘区域的第二掩膜层600，在刻蚀第一掩膜层300的过程中减薄边缘区域的厚度。进一步的，第一图形400也为氧化硅，如图13b和图14b所示，第一刻蚀剂在刻蚀第一掩膜层300的期间，也逐步刻蚀暴露的第一图形400。在一实施例中，当上述第二图形700为氧化硅，第二掩膜层600为富含氧的氮氧化硅时，第二刻蚀剂与第一刻蚀剂成分相同，使得在步骤720中，第二刻蚀剂在刻蚀暴露的第二掩膜层600的同时，还能刻蚀暴露的第二图形700，既能将图案下移，还能降低线高。
在一实施例中，为了有利于在刻蚀中间区域的第一掩膜层300期间，完全去除边缘区域的第二图形700和第二掩膜层600，在具体设计时，尽量降低第二图形700和第二掩膜层600的厚度，但需要满足在进行刻蚀时能够实现图案的下移。
步骤S760：刻蚀所述中间区域暴露的所述第一介质层，形成所述电容孔。
在步骤S750后，如图14a所述，在中间区域形成网格，通过网格暴露出第一介质层200，因此，在步骤S760中，以网格为阻挡层，刻蚀第一介质层200，将图案下移至第一介质层200，从而在第一介质层200形成电容孔。在一实施例中，第一介质层200厚度相对较厚，为了得到形态较好的电容孔，选用干法刻蚀。此时，在器件中间区域形成电容孔，且器件边缘区域的侧墙厚度减薄，可以降低在后期的旋转与清洗等过程中，边缘区域侧墙坍塌的风险。
在一实施例中，由于图14b中，中间区域残留的第二图形层400的高度低于边缘区域第二图形400的高度，因此，在该刻蚀步骤中，中间区域的第二图形层400被刻蚀掉，但是在边缘区域还残留有第一方向的第二图形层400(如图15b所示)，此时，在边缘区域，残留的第一方向的第二图形层400和第二方向上的第二介质层500围成网格结构，便于后期器件的制备。需要说明的是，在步骤S760的实际刻蚀过程中，中间区域的第二图形层400和暴露的第一掩膜层300的厚度均会受到削减，因此，当第二图形层400被去除时，中间区域残留的第一掩膜层300的上表面呈凹凸状。
在一实施例中，第一介质层200和第二介质层500包括相同材质，当通过上述步骤在边缘区域也形成网格，通过网格暴露出边缘区域的第二介质层500，由于第二介质层500与第一介质层200的材质相同，因此，在刻蚀中间区域的第一介质层200的同时，也能刻蚀边缘区域的第二介质层500，在刻蚀电容孔的同时刻蚀边缘区域的第二介质层500，形成暴露出边缘区域的第一掩膜层300的网格。在一实施例中，第一介质层200和第二介质层500的厚度相同，在完成第一介质层200的刻蚀时，第二介质层500也被完全去除，形成如图15A～15C所示的结构。具体的，第一介质层200和第二介质层500均为碳层，其中，第一介质层200具体可为非晶碳层(ACL)，第二介质层500具体可为旋涂碳层(SOC)，刻蚀第一介质层200所用的刻蚀剂具体可为氧气(O2)和氧化硫(SO2)并以氩气(Ar)作为惰性气体。
在一实施例中，半导体基底100和第一介质层200之间还设有牺牲层(图中未示出)，步骤S760具体包括：
步骤S761：刻蚀暴露的所述第一介质层，直至暴露出所述牺牲层。
步骤S762：刻蚀所述牺牲层，形成所述电容孔。
在本实施例中，通过设置牺牲层，使网格图案继续下移，可修正开口形状，形成圆柱形的电容孔。
在一实施例中，当完成步骤S760后，还继续执行步骤S770：
在所述电容孔内依次叠设下电极板、电容介质层和上电极板，构成电容。
通过步骤S710～步骤S760形成电容孔的目的是在电容孔内形成电容器，因此，在形成电容孔后，还需要在电容孔内依次沉积第一导电层、电容介质层和第二导电层，构成电容器，其中，第一导电层和第二导电层分为作为电容器的下电极板和上电极板。
本申请还涉及一种半导体器件，该半导体器件包括通过上述方法形成的电容孔。具体的，如图15a～15c所示，该半导体器件包括半导体基底100，且该半导体器件分为中间区域和边缘区域。在中间区域，半导体基底100上叠设有第一介质层200和第一掩膜层300，电容孔C贯穿第一掩膜层300和第一介质层200并终止于半导体基底100。在边缘区域，半导体基底上叠设有第一介质层200、第一掩膜层300、第一图形层400和第二介质层500，其中，第二介质层500呈沿第二方向延伸的线条状，第一图形层400包括沿第一方向延伸的多个第一线条，第一图形层400与第二介质层500的投影围成网格，通过网格暴露出第一掩膜层300。进一步的，上述各膜层的材料与参数在上文中已经详细介绍，在此不再赘述。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (13)
1.一种半导体器件的电容孔制备方法，其特征在于，包括：
提供半导体基底，所述半导体基底上形成有依次叠设的第一介质层、第一掩膜层、第一图形层、第二介质层、第二掩膜层和第二图形层；所述第一图形层包括分别沿第一方向延伸的多个第一线条，所述第二图形层包括分别沿第二方向延伸的多个第二线条，所述第一线条与所述第二线条的投影围成网格；
在所述第二图形层上形成第三掩膜层，所述第三掩膜层覆盖边缘区域的第二图形层和第二掩膜层并暴露出中间区域的第二图形层和第二掩膜层；
刻蚀所述中间区域暴露的所述第二掩膜层，将所述中间区域的所述第二图形层的图案转移到所述第二掩膜层，直至暴露出所述中间区域的第二介质层；
刻蚀所述中间区域暴露的所述第二介质层，将所述中间区域的第二掩膜层的图案转移到所述中间区域的所述第二介质层，直至暴露出所述中间区域的第一图形层和第一掩膜层；
去除所述第三掩膜层，刻蚀所述中间区域暴露的所述第一掩膜层和所述边缘区域的第二图形层和第二掩膜层，将所述中间区域的所述第二介质层的图案和第一图形层的图案转移到所述第一掩膜层以形成网格，直至暴露出所述中间区域的所述第一介质层，所述第二掩膜层和第一掩膜层的刻蚀选择比大于1；在刻蚀所述中间区域暴露的所述第一掩膜层期间，依次刻蚀所述边缘区域暴露的所述第二图形层和所述第二掩膜层并保留目标厚度的第二掩膜层；
刻蚀所述中间区域暴露的所述第一介质层，形成电容孔。
2.如权利要求1所述的制备方法，其特征在于，所述第一掩膜层、第二掩膜层和所述第二图形层均能被第一刻蚀剂刻蚀；
所述在刻蚀所述中间区域暴露的所述第一掩膜层期间，依次刻蚀所述边缘区域暴露的所述第二图形层和所述第二掩膜层并保留目标厚度的第二掩膜层，包括：根据所述第一刻蚀剂对所述第一掩膜层、第二掩膜层和第二图形层的刻蚀选择比设置所述第一掩膜层、第二掩膜层和第二图形层的厚度。
3.如权利要求2所述的制备方法，其特征在于，所述第一掩膜层的厚度大于所述第二图形层的厚度，且所述第二图形层的厚度大于所述第二掩膜层的厚度。
4.如权利要求1所述的制备方法，其特征在于，所述第二掩膜层和所述第二图形层均能被第二刻蚀剂刻蚀，以在利用所述第二刻蚀剂刻蚀所述第二掩膜层期间，刻蚀暴露的所述第二图形层。
5.如权利要求4所述的制备方法，其特征在于，所述方法还包括：根据所述第二刻蚀剂对所述第二掩膜层和所述第二图形层的刻蚀选择比设置所述第二掩膜层和所述第二图形层的厚度，以在利用所述第二刻蚀剂刻蚀所述第二掩膜层期间，去除暴露的所述第二图形层。
6.如权利要求2所述的制备方法，其特征在于，所述第一图形层能被所述第一刻蚀剂刻蚀，所述方法还包括：根据所述第一刻蚀剂对所述第一掩膜层和对第一图形层的刻蚀选择比设置所述第一掩膜层和第一图形层的厚度，以在利用所述第一刻蚀剂刻蚀所述中间区域暴露的第一掩膜层期间，去除所述中间区域暴露的所述第一图形层。
7.如权利要求6所述的制备方法，其特征在于，所述第一图形层的厚度大于所述第一掩膜层的厚度。
8.如权利要求1所述的制备方法，其特征在于，所述第一掩膜层为富含硅的氮氧化硅，所述第二掩膜层为富含氧的氮氧化硅，所述第一图形层和第二图形层均为氧化硅。
9.如权利要求1所述的制备方法，其特征在于，所述第一介质层和所述第二介质层包括相同材质，所述方法还包括：在刻蚀所述中间区域的所述第一介质层的同时，刻蚀所述边缘区域的所述第二介质层。
10.如权利要求9所述的制备方法，其特征在于，所述第一介质层为非晶碳层，且所述第二介质层为旋涂碳层。
11.如权利要求1所述的制备方法，其特征在于，所述半导体基底和所述第一介质层之间还形成有牺牲层，所述刻蚀暴露的所述第一介质层，形成电容孔，包括：
刻蚀暴露的所述第一介质层，直至暴露出所述牺牲层；
刻蚀暴露的所述牺牲层，形成所述电容孔。
12.如权利要求1所述的制备方法，其特征在于，在形成电容孔后，还包括：
在所述电容孔内依次叠设下电极板、电容介质层和上电极板，形成电容器。
13.一种半导体器件，其特征在于，所述半导体器件包含基于权利要求1-12任一项方法所形成的电容孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910952713.0A CN112652529B (zh) | 2019-10-09 | 2019-10-09 | 半导体器件及半导体器件的电容孔制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910952713.0A CN112652529B (zh) | 2019-10-09 | 2019-10-09 | 半导体器件及半导体器件的电容孔制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112652529A CN112652529A (zh) | 2021-04-13 |
| CN112652529B true CN112652529B (zh) | 2022-03-22 |
Family
ID=75342369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910952713.0A Active CN112652529B (zh) | 2019-10-09 | 2019-10-09 | 半导体器件及半导体器件的电容孔制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112652529B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56108227A (en) * | 1980-01-19 | 1981-08-27 | Draloric Electronic | Method of manufacturing barrier condenser |
| WO1999003680A1 (en) * | 1997-07-15 | 1999-01-28 | Silverbrook Research Pty. Limited | A field acutated ink jet |
| US6034877A (en) * | 1998-06-08 | 2000-03-07 | International Business Machines Corporation | Semiconductor memory array having sublithographic spacing between adjacement trenches and method for making the same |
| CN107331655A (zh) * | 2017-07-04 | 2017-11-07 | 睿力集成电路有限公司 | 半导体存储器及其电容轮廓形成方法 |
| CN107634047A (zh) * | 2017-09-14 | 2018-01-26 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
| CN108987346A (zh) * | 2017-06-02 | 2018-12-11 | 长鑫存储技术有限公司 | 半导体存储器及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW521398B (en) * | 2002-01-18 | 2003-02-21 | Nanya Technology Corp | Process of integrating capacitance-use groove with removal of black silicon |
| KR102421733B1 (ko) * | 2015-09-08 | 2022-07-15 | 삼성전자주식회사 | 에지 칩을 갖는 반도체 소자 형성 방법 및 관련된 소자 |
-
2019
- 2019-10-09 CN CN201910952713.0A patent/CN112652529B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56108227A (en) * | 1980-01-19 | 1981-08-27 | Draloric Electronic | Method of manufacturing barrier condenser |
| WO1999003680A1 (en) * | 1997-07-15 | 1999-01-28 | Silverbrook Research Pty. Limited | A field acutated ink jet |
| US6034877A (en) * | 1998-06-08 | 2000-03-07 | International Business Machines Corporation | Semiconductor memory array having sublithographic spacing between adjacement trenches and method for making the same |
| CN108987346A (zh) * | 2017-06-02 | 2018-12-11 | 长鑫存储技术有限公司 | 半导体存储器及其制造方法 |
| CN107331655A (zh) * | 2017-07-04 | 2017-11-07 | 睿力集成电路有限公司 | 半导体存储器及其电容轮廓形成方法 |
| CN107634047A (zh) * | 2017-09-14 | 2018-01-26 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112652529A (zh) | 2021-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5776808A (en) | Pad stack with a poly SI etch stop for TEOS mask removal with RIE | |
| TWI579924B (zh) | 電容結構及其製程 | |
| JPH10242415A (ja) | 高キャパシタンス・トレンチ・セルを形成する方法 | |
| WO2022042022A1 (zh) | 半导体结构及其制作方法 | |
| JPH1050947A (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| CN111199875B (zh) | 图形化硬掩膜层制备方法、电容器阵列结构及其制备方法 | |
| CN112652529B (zh) | 半导体器件及半导体器件的电容孔制备方法 | |
| JP2001077325A (ja) | 写真工程の解像度を越えるトレンチを絶縁膜の内に形成する方法 | |
| US6511878B1 (en) | Manufacturing method for semiconductor device with a larger contact hole opening | |
| US7723201B2 (en) | Structure and method for making on-chip capacitors with various capacitances | |
| JP2770789B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH06326268A (ja) | Ｄｒａｍセルのキャパシター及びその製造方法 | |
| US6372572B1 (en) | Method of planarizing peripheral circuit region of a DRAM | |
| US6770563B2 (en) | Process of forming a bottle-shaped trench | |
| US20100317194A1 (en) | Method for fabricating opening | |
| US20220149049A1 (en) | Method of manufacturing capacitor connecting line of memory and memory | |
| US6953723B2 (en) | Method for forming bottle shaped trench | |
| CN108630537B (zh) | 一种平坦化方法 | |
| US6767786B1 (en) | Method for forming bottle trenches by liquid phase oxide deposition | |
| KR100950752B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2001319969A (ja) | 絶縁領域の形成方法 | |
| US6559002B1 (en) | Rough oxide hard mask for DT surface area enhancement for DT DRAM | |
| JP3305483B2 (ja) | 半導体装置及びその製造方法 | |
| US6706587B1 (en) | Method for forming buried plates | |
| JP2004172474A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |