CN105789181B - 一种反相光刻对准标记和其制作方法 - Google Patents

一种反相光刻对准标记和其制作方法 Download PDF

Info

Publication number
CN105789181B
CN105789181B CN201610181734.3A CN201610181734A CN105789181B CN 105789181 B CN105789181 B CN 105789181B CN 201610181734 A CN201610181734 A CN 201610181734A CN 105789181 B CN105789181 B CN 105789181B
Authority
CN
China
Prior art keywords
alignment mark
reverse phase
deielectric
coating
photoetching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610181734.3A
Other languages
English (en)
Other versions
CN105789181A (zh
Inventor
王辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Publication of CN105789181A publication Critical patent/CN105789181A/zh
Application granted granted Critical
Publication of CN105789181B publication Critical patent/CN105789181B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供一种反相光刻对准标记,该反相光刻对准标记是在硅基体上刻蚀形成的,其深度为0.5~1.5μm;其深度需结合总膜质层数确定,膜质层数越多,则深度越深。本发明还提供一种反相光刻对准标记的制作方法,其包括如下步骤:1)在硅基体上淀积介质膜A;2)对介质膜1光刻、刻蚀,形成光刻对准标记;3)HDP/TEOS淀积oxide及CMP;4)光刻、刻蚀对准区域的介质膜A;5)从步骤4)中刻蚀掉介质膜A的位置继续向硅基体刻蚀,形成反相光刻对准标记。本发明提供的反相光刻对准标记及其制作方法,使得在半导体器件制作的多层膜质工艺中,后续层次能够实现精确对准,可以解决多层膜质堆叠工艺中光刻标记产生畸变甚至消失而影响对准精度甚至无法对准的问题。

Description

一种反相光刻对准标记和其制作方法
技术领域
本发明涉及半导体集成电路工艺制造领域,特别是涉及一种应用于光波导多层膜质工艺中光刻对准标记制作方法。
背景技术
光波导(Optical waveguide)是引导光波在其中传播的介质装置,又称介质光波导。光波导由透明介质构成的传输电磁波的导行结构。光波导的传输原理不同于金属封闭波导,在不同折射率的介质分界上,电磁波的全反射现象使光波局限于波导及其周围有限区域内传播。光波导的传输特性对外界的温度和压力等因素敏感,可用于温度、压力、声场等物理量测。
套刻精度是光刻工艺的重要表征参数,实现从设计回路图形通过光刻胶转移到硅基板,光刻图形的转移过程要遵循精确和无偏差两大原则,而要实现无偏差就要保证光刻的对准可以进行并且有保证。然而,光波导半导体器件要求多层介质组合,叠加的介质层会对光刻套准图形产生影响,使得图形发生畸变,从而无法保证后续层次的对准。
因此,如何实现多层介质膜层工艺后的光刻工艺对准,是光波导半导体器件制作需要解决的一个关键问题。
发明内容
本发明要解决的技术问题是提供一种反相光刻对准标记,用以解决多层膜质堆叠工艺中光刻标记产生畸变甚至消失而影响对准精度甚至无法对准的问题。
本发明要解决的另一个技术问题是提供一种反相光刻对准标记的制作方法,用以提供一种光波导多层膜质工艺中光刻精确对准标记,以解决多层膜质堆叠工艺中光刻标记产生畸变甚至消失而影响对准精度甚至无法对准的问题。
本发明提供一种反相光刻对准标记,该反相光刻对准标记是在硅基体上刻蚀形成的,其深度为0.5~1.5μm;其深度需结合器件的总膜质层数确定,膜质层数越多,则深度越深。
本发明还提供一种反相光刻对准标记的制作方法,其包括如下步骤:
1)在硅基体上淀积介质膜A;
2)对介质膜A光刻、刻蚀,形成光刻对准标记;
3)HDP(高密度等离子体淀积)/TEOS(正硅酸乙酯沉积二氧化硅)淀积氧化物介质(oxide)及CMP(化学机械抛光);
4)光刻、刻蚀对准区域的介质膜A;
5)从步骤4)中刻蚀掉介质膜A的位置继续向硅基体刻蚀,形成反相光刻对准标记。
优选地,步骤1)中介质膜A淀积厚度为1.5~5um,可根据器件结构调整。
优选地,步骤2)选用对介质膜A/硅基具有高刻蚀选择比的刻蚀试剂;
优选地,步骤3)中HDP/TEOS淀积厚度根据步骤1)中所述介质膜A厚度进行调整,要求淀积厚度大于介质膜A台阶高度;CMP工艺要求控制介质膜A损失量在0.1μm以内。
优选地,步骤4)中,是通过选择对介质膜A/氧化物介质(oxide)具有高刻蚀选择比的刻蚀试剂,刻蚀去除介质膜A。
优选地,步骤5)中,所形成的反相光刻对准标记是利用硅基体刻蚀形成,光刻对准标记深度可以是0.5um~1.5um,需结合目标器件的总膜质层数确定光刻对准标记深度,膜质层数越多,对应的光刻对准标记深度增加。
优选的,在步骤5)之后还包括步骤6):光刻、刻蚀对准区域中的氧化物介质(oxide)。
本发明提供的反相光刻对准标记可以应用于半导体加工中多层介质膜工艺后的光刻对准,尤其应用于光波导多层膜质工艺中光刻的精确对准。
本发明提供的反相光刻对准标记的制作方法,可以应用于制作半导体加工中对准标记的制作,尤其是应用于光波导多层膜质工艺中光刻对准标记的制作。
本发明提供的反相光刻对准标记,使得在半导体器件制作的多层膜质工艺中,后续层次的对准能够不受多层介质膜沉积工艺的影响,从而使得后续层次实现精确对准,可以解决多层膜质堆叠工艺中光刻标记产生畸变甚至消失而影响对准精度甚至无法对准的问题。
本发明提供的反相光刻对准标记的制作方法,可以提供一种利用硅基体刻蚀形成的反向对准标记,使得在半导体器件制作的多层膜质工艺中,后续层次的对准能够不受多层介质膜沉积工艺的影响,从而使得后续层次实现精确对准,可以解决多层膜质堆叠工艺中光刻标记产生畸变甚至消失而影响对准精度甚至无法对准的问题。
附图说明
图1为本发明的反相光刻对准标记的使用状态图。
图2为本发明的反相光刻对准标记的制作方法的步骤1)图示。
图3为本发明的反相光刻对准标记的制作方法的步骤2)图示。
图4为本发明的反相光刻对准标记的制作方法的步骤3)图示。
图5为本发明的反相光刻对准标记的制作方法的步骤4)图示。
图6为本发明的反相光刻对准标记的制作方法的步骤5)图示。
图7为本发明的反相光刻对准标记的制作方法的步骤6)图示。
图8为本发明的实施例三的步骤8)图示。
图9为本发明的实施例三的步骤9)图示。
图10为本发明的实施例三形成的光波导的图示。
图11为本发明的反相光刻对准标记的制作方法的流程图。
在附图中所用到的符号的含义解释如下:
1 硅基体 2 介质膜A
3 氧化物介质(oxide) 4 介质膜B
5 反相光刻对准标记 51 光刻对准标记
52 对准区域中的氧化物介质 6 光刻胶
9 光波导
具体实施方式
为使审查员对本发明的原理、方法和功效有更深入的了解,现在以具体实施方式的形式,选取数个优选实施例,对本发明进行描述如下:
实施例一
一种反相光刻对准标记的制作方法,其步骤包括:
1)在硅基体1上淀积介质膜A 2:在硅基体上淀积一层介质膜A 2,淀积的厚度为2μm。在本发明的其他实施例中,可以根据器件结构的需要,将淀积的介质膜A 2的厚度在1.5~5μm范围内调整。
2)对介质膜A 2光刻、刻蚀,形成光刻对准标记51:在介质膜A 2上通过光刻确定出对准标记,然后选用对介质膜A/硅基具有高刻蚀选择比的刻蚀试剂,刻蚀掉该区域中的介质膜A 2,并使该刻蚀直至硅基体表面,形成光刻对准标记51。
3)HDP/TEOS淀积及CMP:
通过HDP/TEOS淀积一层氧化物介质(oxide)3,其厚度为2.2μm;在本发明的其 他实施例中,该氧化物介质(oxide)3淀积厚度根据介质膜A 2的厚度进行调整,使其淀积厚度大于介质膜A 2的台阶高度。
然后通过CMP工艺,使器件表面平整,并控制介质膜A 2损失高度在0.1μm以内。
4)光刻、刻蚀对准区域的介质膜A 2:
通过光刻和刻蚀除去掉对准区域的介质膜A 2,在刻蚀时采用对介质膜A/氧化物介质(oxide)具有高刻蚀选择比的刻蚀试剂,并使该刻蚀直接至该硅基体1表面。
5)从步骤4)中刻蚀掉介质膜A 2的位置继续向硅基体1刻蚀,刻蚀深度为1μm形成反向光刻对准标记5:选用对硅基体/氧化物介质(oxide)具有高刻蚀选择比的刻蚀试剂,以对准区域中的氧化物介质(oxide)52为刻蚀阻挡层,在硅基体1上形成与步骤2)中形成的对准标记51相反的反相光刻对准标记5。
在本发明的其他实施例中,反相光刻对准标记5的刻蚀深度可以在0.5~1.5μm范围内变化,其刻蚀深度需要根据器件总膜质层数来确定,器件的膜质层的层数越多,则所需的反相光刻对准标记5的刻蚀深度越大。
通过上述步骤1)~步骤5),可以在硅基体上形成一反相光刻对准标记5,由于不论介质膜还是氧化物介质(oxide)都与硅基具有较大的折射率差异,无论该标记内淀积了介质膜还是氧化物介质(oxide),都可以作为光刻对准标记来使用,而不需担心多层介质膜堆叠过程中光刻标记发生畸变或变形。
实施例二
一种基于实施例一的反相光刻对准标记的制作方法,其步骤还包括:
6)光刻、刻蚀对准区域中残留的氧化物介质(oxide)52;光刻除去对准区域中残留的氧化物介质(oxide)上的光刻胶6,选用对氧化物介质(oxide)/硅基体具有高刻蚀选择比的刻蚀试剂,刻蚀掉对准区域中的氧化物介质(oxide)52。
本实施例提供的方法清除了对准区域中的氧化物介质(oxide)52,克服了该氧化物介质(oxide)52对该反相光刻对准标记的影响,则使得在后序的淀积介质膜形成光波导的过程中,如需清除硅基体中的反向光刻对准标记的刻蚀沟槽中残留的介质膜,则该介质膜可以更为方便和彻底的清除。
实施例三、
一种光波导半导体器件中的光波导的制作方法,其步骤包括:
7)采用实施例二的方法制备出反向光刻对准标记5。
8)清除光刻胶6,并淀积介质膜B 4,该介质膜B 4的厚度为3μm;
在本发明的其他实施方式中,介质膜B 4的厚度可以根据器件的需要确定。
9)光刻并刻蚀掉pattern(光波导器件图形)区中的介质膜B 4,暴露出其中的氧化物介质(oxide)3。
10)HDP/TEOS沉积及CMP:
通过HDP/TEOS沉积一层氧化物介质(oxide)3,其厚度为3.2μm;在本发明的其他实施方式中,该氧化物介质(oxide)沉积厚度根据介质膜B 4的厚度进行调整,使其沉积厚度大于介质膜B 4的台阶高度。
然后通过CMP工艺,使器件表面平整,并控制介质膜B 4损失高度在0.1μm以内。
11)刻蚀除去光刻对准区域中的介质膜B 4。
12)重复步骤7)~步骤11),依次添加器件所需的其他介质膜。
13)在对最后一层介质膜的HDP/TEOS沉积及CMP工序中,通过控制氧化物介质(oxide)淀积厚度和CMP工艺条件,使最后一层介质膜不出现损失。
通过本实施例在制备光波导的过程中,后续层次的对准能够不受多层介质膜沉积工艺的影响,从而使得后续层次实现精确对准。
如上实施例仅是本发明的数个优选实施例而已,本领域的技术人员可以根据本发明的原理和方法提出其他的实施方式,所有这些对本发明的改进、替代和等效替换,均应视为本发明的一部分并被处于本发明的保护范围之内。

Claims (6)

1.一种反相光刻对准标记的制作方法,其特征在于,所述反相光刻对准标记应用于光波导多层膜质工艺中的精确对准,包括如下步骤:
1)在硅基体上沉积介质膜A;
2)对介质膜A光刻、刻蚀, 形成光刻对准标记;
3)HDP/TEOS沉积氧化物介质及CMP;
4)光刻、刻蚀对准标记区域的介质膜A ;
5)从步骤4)中刻蚀掉介质膜A的位置继续向硅基体刻蚀,形成反相光刻对准标记,其深度为0.5~1.5μm。
2.如权利要求1所述的反相光刻对准标记的制作方法,其特征在于,在步骤1)中,介质膜A淀积厚度为1.5~5μm。
3.如权利要求1所述的反相光刻对准标记的制作方法,其特征在于,在步骤3)中,HDP/TEOS沉积厚度根据步骤1)中所述介质膜A厚度进行调整,使沉积厚度大于介质膜A台阶高度。
4.如权利要求1所述的反相光刻对准标记的制作方法,其特征在于,在步骤3)中,CMP工艺要求控制介质膜A损失量在0.1um以内。
5.如权利要求1所述的反相光刻对准标记的制作方法,其特征在于,在步骤5)之后还包括步骤6):光刻刻蚀对准区域中的氧化物介质。
6.如权利要求1所述的反相光刻对准标记的制备方法在制备光波导半导体器件中的应用。
CN201610181734.3A 2016-01-29 2016-03-28 一种反相光刻对准标记和其制作方法 Active CN105789181B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610064056 2016-01-29
CN2016100640562 2016-01-29

Publications (2)

Publication Number Publication Date
CN105789181A CN105789181A (zh) 2016-07-20
CN105789181B true CN105789181B (zh) 2018-08-21

Family

ID=56391907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610181734.3A Active CN105789181B (zh) 2016-01-29 2016-03-28 一种反相光刻对准标记和其制作方法

Country Status (1)

Country Link
CN (1) CN105789181B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112731758B (zh) * 2021-01-08 2022-12-09 长鑫存储技术有限公司 切割道标记及光刻掩膜版版图的设计方法、设计装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035511A (zh) * 2011-10-09 2013-04-10 上海华虹Nec电子有限公司 制作无阻挡层的高压器件的零层光刻标记的方法
CN103065929A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 对准标记保护层的制作方法
CN104409327A (zh) * 2014-11-19 2015-03-11 上海华虹宏力半导体制造有限公司 半导体器件制造方法
CN104460223A (zh) * 2014-12-23 2015-03-25 中国科学院半导体研究所 掩模板、套刻对准方法及制备脊形波导激光器的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035511A (zh) * 2011-10-09 2013-04-10 上海华虹Nec电子有限公司 制作无阻挡层的高压器件的零层光刻标记的方法
CN103065929A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 对准标记保护层的制作方法
CN104409327A (zh) * 2014-11-19 2015-03-11 上海华虹宏力半导体制造有限公司 半导体器件制造方法
CN104460223A (zh) * 2014-12-23 2015-03-25 中国科学院半导体研究所 掩模板、套刻对准方法及制备脊形波导激光器的方法

Also Published As

Publication number Publication date
CN105789181A (zh) 2016-07-20

Similar Documents

Publication Publication Date Title
TWI468853B (zh) 光罩之製造方法、光罩、圖案轉印方法及平面顯示器之製造方法
TWI550336B (zh) 平面顯示器製造用光罩、圖案轉印方法及平面顯示器之製造方法
KR102527313B1 (ko) 포토마스크 블랭크, 포토마스크의 제조 방법 및 표시 장치의 제조 방법
CN106597818B (zh) 对位标记、形成对位标记的方法及半导体器件
US7459399B2 (en) Method for manufacturing probe structure of probe card
KR101560385B1 (ko) 위상 쉬프트 마스크 블랭크, 위상 쉬프트 마스크 및 그 제조 방법
CN105789181B (zh) 一种反相光刻对准标记和其制作方法
TW202141168A (zh) 光罩基底、光罩基底之製造方法、光罩之製造方法及顯示裝置之製造方法
CN111636048B (zh) 一种掩膜及其制造方法、二维材料薄膜图案制造方法
CN106960784B (zh) 半导体器件及其制备方法
JP5934434B2 (ja) 位相シフトマスクの製造方法、位相シフトマスク、及び位相シフトマスクの製造装置
TW201906081A (zh) 射流組裝基板及製造此基板之方法
JP6554031B2 (ja) フォトマスクの製造方法及び表示装置の製造方法
JP5552776B2 (ja) ナノインプリント用モールドの製造方法と検査方法
CN104909334B (zh) Mems器件的制作方法
TWI261933B (en) Method for batch production process of micro-hole guide plate of vertical probe card
JP4494497B2 (ja) 三次元構造体の製造方法
TWI855778B (zh) 半導體元件及其製造方法
KR100459490B1 (ko) 평면형 광도파로 및 그 제조 방법
KR100342480B1 (ko) 상이한 깊이를 가진 박막층에 의한 3차원 실리콘 웨이퍼제조 방법
KR100575901B1 (ko) 고종횡비 3차원 마이크로 부품의 대량 생산 방법
CN111106008B (zh) 一种平坦化反刻方法
KR100330969B1 (ko) 초 박막을 이용한 미세 홀 사이즈 구현 방법
CN118108177A (zh) 一种电子器件的制备方法及电子器件
KR20170003412A (ko) 포토마스크, 포토마스크의 설계 방법, 포토마스크 블랭크 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant