KR100330969B1 - 초 박막을 이용한 미세 홀 사이즈 구현 방법 - Google Patents

초 박막을 이용한 미세 홀 사이즈 구현 방법 Download PDF

Info

Publication number
KR100330969B1
KR100330969B1 KR1019990067890A KR19990067890A KR100330969B1 KR 100330969 B1 KR100330969 B1 KR 100330969B1 KR 1019990067890 A KR1019990067890 A KR 1019990067890A KR 19990067890 A KR19990067890 A KR 19990067890A KR 100330969 B1 KR100330969 B1 KR 100330969B1
Authority
KR
South Korea
Prior art keywords
thin film
ultra thin
hole size
oxide
port
Prior art date
Application number
KR1019990067890A
Other languages
English (en)
Other versions
KR20010066291A (ko
Inventor
이동윤
Original Assignee
황인길
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체 주식회사 filed Critical 황인길
Priority to KR1019990067890A priority Critical patent/KR100330969B1/ko
Publication of KR20010066291A publication Critical patent/KR20010066291A/ko
Application granted granted Critical
Publication of KR100330969B1 publication Critical patent/KR100330969B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 초 박막을 이용한 미세 홀 사이즈 구현 방법에 관한 것으로, 포트 레지스트(103)에 홀 패턴이 형성된 후, 형성된 포트 레지스트(103)에 초 박막(101)을 적층(deposition)한다. 이후, 적층되어진 초 박막(101)을 전면 식각(blank etch)하여 포트 레지스트 측면 쪽에만 초 박막(101)을 붙게 하고, 포트 레지스트(103) 측면 쪽에만 초 박막(101)이 붙어 있는 상태에서 산화물을 식각(etch)하면, 적층된 초 박막의 두께만큼 감소한 홀 패턴을 형성한다. 따라서, 원하는 미세 홀 사이즈(hole size)를 선택적으로 구현할 수 있는 효과가 있다.

Description

초 박막을 이용한 미세 홀 사이즈 구현 방법{METHOD FOR INCARNATING FINENESS HOLE SIZE USING TAPER A THIN FILM}
본 발명은 초 박막을 이용한 미세 홀 사이즈 구현 방법에 관한 것으로, 특히포토 레지스트 패턴에 초 박막을 적층하고, 적층되어 있는 포토 레지스트 위의 초 박막을 전면 식각(blank etch)하는 과정을 거친 후, 산화물(oxide)을 식각(etch)하면, 적층된 초 박막의 두께만큼 감소한 홀 패턴이 산화물에 형성되어 원하는 미세 홀 사이즈(hole size)를 선택적으로 구현할 수 있도록 하는 방법에 관한 것이다.
통상적으로, 반도체 제조 공정중 포토 공정은 웨이퍼 상에 실제로 필요한 회로를 포토 레지스트(photo resist)를 이용하여 그리는 공정으로서, 설계하고자 하는 회로 패턴이 그려진 포토 마스크(photo mask)에 빛을 조사하여 웨이퍼 상에 도포된 포토 레지스트를 감광시키므로써 원하는 패턴을 웨이퍼 상에 형성할 수 있게 된다.
그리고, 포토 공정에서 사용되는 스텝퍼(stepper)는 사진 노광 장비의 일종으로서, 포토 마스크의 패턴을 광학 렌즈를 이용하여 웨이퍼 상에 축소 투영하여 전사하는 장비이다.
이러한 포토 공정 장비 중 광원(365㎚ I-line)을 사용하여 공정을 진행하는 포토 공정 장비에 있어서, 포토(photo)에서 구현할 수 있는 홀 패턴 사이즈는 도 1에 도시된 바와 같이, 포트 레지스트 패턴의 최소 사이즈가 0.35∼0.30㎛ 정도이며, 리솔루션(resolution)의 한계는 0.35㎛ 정도로 구현된다. 이를 위상 쉬프트 마스크(phase shift mask)를 이용하면, 0.30㎛ 정도까지도 가능하나 최종적인 식각(etch) 후의 사이즈가 결국에는 소자작동의 기능에 발현되므로, 결국에는 0.35∼0.30㎛ 이하로는 불가능하게 되어 미세(예로, 0.30㎛이하) 컨텍(contact) 까지 디파인(define)이 가능하지 못하게 되는 문제가 있었다.
따라서, 본 발명은 상술한 문제점을 해결하기 위하여 안출한 것으로서, 그 목적은 포토 레지스트 패턴에 초 박막을 적층(deposition)하고, 적층되어 있는 포토 레지스트 위의 초 박막을 전면 식각(blank etch)하는 과정을 거친 후, 산화물(oxide)을 식각(etch)하면, 적층된 초 박막의 두께만큼 감소한 홀 패턴이 산화물에 형성되어 원하는 미세 홀 사이즈(hole size)를 구현할 수 있도록 하는 초 박막을 이용한 미세 홀 사이즈 구현 방법을 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명에서 초 박막을 이용한 미세 홀 사이즈 구현 방법은 광원(365㎚ I-line)을 사용하여 산화물(oxide) 위에 포트 레지스트 홀 패턴(hole pattern)을 형성하는 포토 공정 방법에 있어서, 포트 레지스트(103)에 홀 패턴이 형성된 후, 형성된 포트 레지스트(103)에 초 박막(101)을 적층(deposition)하는 단계; 적층되어진 초 박막(101)을 전면 식각(blank etch)하여 포트 레지스트 측면 쪽에만 초 박막(101)을 붙게 하는 단계; 포트 레지스트(103) 측면 쪽에만 초 박막(101)이 붙어 있는 상태에서 산화물을 식각(etch)하면, 적층된 초 박막의 두께만큼 감소한 홀 패턴을 형성하여 원하는 미세 홀 사이즈(hole size)를 선택적으로 구현하는 단계로 이루어진 것을 특징으로 한다.
도 1은 기존의 포토 공정에서 포토 레지스트 패턴을 형성한 상태를 도시한 단면도이고,
도 2는 본 발명에 따른 포토 레지스트 패턴에 초 박막을 적층한 상태를 도시한 단면도이며,
도 3은 본 발명에 따른 포토 레지스트 홀 패턴 위에 적층된 초 박막을 전면 식각(etch)한 상태를 도시한 단면도이며,
도 4는 본 발명에 따른 도 3과 같이 초 박막을 전면 식각(blank etch)한 후, 산화물(oxide)을 식각(etch)한 상태를 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
101 : 초 박막 103 : 포토 레지스트
105 : 산화물(oxide) 107 : 유전체 홀 패턴
이하, 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세하게 설명하기로 한다.
도 2는 본 발명에 따른 포토 레지스트 패턴에 초 박막(101), 예로, 질화물(nitride)을 적층한 상태를 도시한 단면도로서, 실리콘(silicon) 기판(100) 위에 성장되어 있는 산화물(105)과, 이 산화물(105) 위에 포토 레지스트(103)를 균일하게 도포한 후, 포토 패턴 공정을 수행하면, 0.35㎛∼0.30㎛의 홀 패턴이 형성되며, 이와 같이 형성된 홀 패턴과, 포토 레지스트(103) 위에 초 박막(101)을 원하는 두께만큼 적층(deposition)하는 공정 과정이다.
그리고, 도 3은 도 2의 다음 공정 과정으로서, 포토 레지스트(103)와 홀 패턴에 초 박막(101)이 적층되어진 상태에서 상술한 초 박막(101)을 전면 식각(blank etch)하여 포트 레지스트(103) 측면 쪽에만 초 박막(101)을 붙게 하는 공정 과정이다.
도 4는 도 3의 다음 공정 과정으로서, 포트 레지스트(103) 측면 쪽에만 초 박막(101)이 붙어 있는 상태에서 산화물(105)을 식각(etch)하면, 포트 레지스트(103) 측면 쪽에 적층되어 있는 초 박막(101)의 두께만큼 감소한 미세 홀 패턴(예로, 0.30㎛ 이하)이 형성되는 공정 과정이다.
상술한 바와 같은 도 2 및 도 3과 도 4를 참조하여, 본 발명에 따른 초 박막을 이용한 미세 홀 사이즈 구현을 위한 공정 과정을 상세하게 설명한다.
먼저, 실리콘(silicon) 기판(100) 위에 산화물(105)이 성장되어 있는 상태에서, 성장되어 있는 산화물(105) 위에 포토 레지스트(103)를 균일하게 도포한 후, 포토 패턴 공정을 수행하면, 0.35㎛∼0.30㎛의 홀 패턴이 형성된다.
이와 같이 형성된 홀 패턴과, 포토 레지스트(103) 위에 초 박막(101), 예로, 질화물(nitride)을 원하는 두께만큼 적층(deposition)한다. 여기서, 원하는 두께는 미세 홀 사이즈를 결정하는 두께이다.
이후, 포토 레지스트(103)와 홀 패턴에 초 박막(101)이 적층되어진 상태에서 초 박막(101)을 전면 식각(blank etch)하여 포트 레지스트(103) 측면 쪽에만 초 박막(101)이 붙어있게 한다.
마지막 공정 과정으로서, 포트 레지스트(103) 측면 쪽에만 초 박막(101)이 붙어 있는 상태에서 산화물(105)을 식각(etch)하면, 포트 레지스트(103) 측면 쪽에 적층되어 있는 초 박막(101)의 두께만큼 감소한 미세 홀 패턴(예로, 0.30㎛ 이하)이 형성된다.
따라서, 패턴 레지스트(103) 측면 쪽에 붙어있는 초 박막(101)의 두께만큼 홀 패턴(109) 사이즈(size)가 감소하게 되어 결국에는 0.35∼0.30㎛ 이하의 홀 사이즈(hole size) 까지도 선택적으로 구현할 수 있는 것이다.
상기와 같이 설명한 본 발명은 포토 레지스트 패턴에 초 박막을 두께별로 적층(deposition)하고, 적층되어 있는 포토 레지스트 위의 초 박막을 전면 식각(blank etch)하는 과정을 거친 후, 산화물(oxide)을 식각(etch)함으로써, 적층된 초 박막의 두께만큼 감소한 홀 패턴이 형성되어 원하는 홀 사이즈(hole size)를 구현할 수 있는 효과가 있다.

Claims (3)

  1. 광원(365㎚ I-line)을 사용하여 산화물(oxide) 위에 포트 레지스트 홀 패턴(hole pattern)을 형성하는 포토 공정 방법에 있어서,
    상기 포트 레지스트(103)에 홀 패턴이 형성된 후, 상기 형성된 포트 레지스트(103)에 초 박막(101)을 적층(deposition)하는 단계;
    상기 적층되어진 초 박막(101)을 전면 식각(blank etch)하여 상기 포트 레지스트 측면 쪽에만 상기 초 박막(101)을 붙게 하는 단계;
    상기 포트 레지스트(103) 측면 쪽에만 상기 초 박막(101)이 붙어 있는 상태에서 상기 산화물을 식각(etch)하면, 상기 적층된 초 박막의 두께만큼 감소한 홀 패턴을 형성하여 원하는 미세 홀 사이즈(hole size)를 선택적으로 구현하는 단계로 이루어진 것을 특징으로 하는 초 박막을 이용한 미세 홀 사이즈 구현 방법.
  2. 제 1 항에 있어서,
    상기 원하는 홀 사이즈는 0.35㎛ 이하인 것을 특징으로 하는 초 박막을 이용한 미세 홀 사이즈 구현 방법.
  3. 제 1 항에 있어서,
    상기 초 박막은 질화물(nitride)인 것을 특징으로 하는 초 박막을 이용한 미세 홀 사이즈 구현 방법.
KR1019990067890A 1999-12-31 1999-12-31 초 박막을 이용한 미세 홀 사이즈 구현 방법 KR100330969B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990067890A KR100330969B1 (ko) 1999-12-31 1999-12-31 초 박막을 이용한 미세 홀 사이즈 구현 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990067890A KR100330969B1 (ko) 1999-12-31 1999-12-31 초 박막을 이용한 미세 홀 사이즈 구현 방법

Publications (2)

Publication Number Publication Date
KR20010066291A KR20010066291A (ko) 2001-07-11
KR100330969B1 true KR100330969B1 (ko) 2002-04-01

Family

ID=19634979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990067890A KR100330969B1 (ko) 1999-12-31 1999-12-31 초 박막을 이용한 미세 홀 사이즈 구현 방법

Country Status (1)

Country Link
KR (1) KR100330969B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732289B1 (ko) * 2005-05-30 2007-06-25 주식회사 하이닉스반도체 반도체 소자의 미세 콘택 형성방법
KR101994079B1 (ko) 2012-10-10 2019-09-30 삼성전자 주식회사 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20010066291A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
US6110837A (en) Method for forming a hard mask of half critical dimension
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
JPH06216024A (ja) 金属パターン膜の形成方法
US6946390B2 (en) Photolithographic production of trenches in a substrate
US6656667B2 (en) Multiple resist layer photolithographic process
US20050118531A1 (en) Method for controlling critical dimension by utilizing resist sidewall protection
KR100330969B1 (ko) 초 박막을 이용한 미세 홀 사이즈 구현 방법
US5888904A (en) Method for manufacturing polysilicon with relatively small line width
KR100390912B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100550895B1 (ko) 반도체 제조 공정에 있어서의 미세 패턴 형성 방법
JPH04291345A (ja) パターン形成方法
KR20030050172A (ko) 반도체 소자의 감광막 패턴 형성 방법
KR0172735B1 (ko) 노광용 정렬 키 제조방법
KR100995140B1 (ko) 포토 마스크 제조 방법
US20020177249A1 (en) Method for manufacturing an LCD panel
KR100305142B1 (ko) 위상 반전 마스크의 형성 방법
KR100370159B1 (ko) 반도체 소자의 제조방법
KR100516746B1 (ko) 노광마스크의 제조방법
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
KR20010077586A (ko) 반도체 장치의 콘택홀 형성방법
KR100871751B1 (ko) 이중 패터닝을 이용한 미세 패턴 형성방법
KR100476378B1 (ko) 탑표면이미지프로세스에의해형성된레지스트패턴제거방법
KR20080020186A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20020001956A (ko) 노광 마스크의 제조방법
KR20020056383A (ko) 반도체소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee