DE69033940T2 - Verfahren zur Herstellung vergrabener Zonen für integrierte Schaltungen - Google Patents
Verfahren zur Herstellung vergrabener Zonen für integrierte SchaltungenInfo
- Publication number
- DE69033940T2 DE69033940T2 DE69033940T DE69033940T DE69033940T2 DE 69033940 T2 DE69033940 T2 DE 69033940T2 DE 69033940 T DE69033940 T DE 69033940T DE 69033940 T DE69033940 T DE 69033940T DE 69033940 T2 DE69033940 T2 DE 69033940T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- masking features
- forming
- oxide
- features
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
- H10W15/01—Manufacture or treatment
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Description
- Die vorliegende Erfindung betrifft die Herstellung von vergrabenen Schichten in integrierten Schaltungen, z. B. zur Bildung von vergrabenen Schichten mit niederkapazitiven Kopplungen in Bauelementen wie bipolaren, CMOS- und BiCMOS- Bauelementen.
- Vergrabene Schichten erzeugen eine Übergangsisolierung in integrierten bipolaren und MOSFET-Schaltungen. Die Einsatzmöglichkeiten für vergrabene Schichten sind unter anderem die Bildung des Subkollektors von NPN-Transistoren in bipolaren und BiCMOS- Prozessen sowie die Bildung isolierter P-Mulden und N-Mulden in CMOS- und BiCMOS- Prozessen. In bipolaren Bauelementen und insbesondere in NPN-Transistoren beeinflusst die Kapazität des Kollektor-Substrat-Übergangs die Geschwindigkeit des Bauelementes, d. h. sie muss gering sein, wenn die Bauelementgeschwindigkeit wichtig ist. Bei BiCMOS- Bauelementen beeinflusst die Mulde-zu-Mulde-Kapazität die Rausch- und Signalkopplung, d. h. sie muss niedrig sein, wenn Rausch- und Kopplungsprobleme vermieden werden sollen.
- In dem am 3. Mai 1983 an Lane erteilten US-Patent Nr. 4,381,956 werden benachbarte vergrabene Kanäle unterschiedlicher Leitfähigkeitstypen wie folgt ausgebildet. Ein P-Typ-Substrat wird von einer ersten Maske bedeckt, die für Oxidation und die gewählten N-Typ-Störstellen undurchlässig oder widerstandsfähig sind. Die Maske hat zwei Schichten, eine Siliziumdioxidschicht, die auf dem Substrat ausgebildet ist, und eine Siliziumnitridschicht, die über der Oxidschicht liegt. Das Dotierungsmittel des N-Typs wird durch Öffnungen in der Maske in ausgewählte Zonen des Substrats implantiert. Bei einem nachfolgenden Wärmeschritt wird das Dotierungsmittel unter den Öffnungen in das Substrat getrieben, und es bildet sich eine dicke Oxidschicht in den Öffnungen. Die dicken Oxidzonen bilden eine zweite "komplementäre" Maske, die automatisch auf die Öffnungen der ersten Maske ausgerichtet ist und mit diesen zusammenfällt, ohne zusätzliche Justierschritte. Die Nitridschicht wird entfernt, und ein P-Tyg-Dotierungsmittel wird in das Substrat implantiert. Die dicken Oxidzonen schützen die zuvor implantierten N-Typ-Zonen vor dem P-Typ-Implantat. Leider sind die resultierenden vergrabenen Kanäle des N-Typs und des P-Typs nicht gut voneinander "getrennt", was bedeutet, dass die Trägerkonzentration beider Dotierungsmittel in der Übergangszone am Ende des Prozesses relativ hoch ist. Die Folge ist, dass aus Gründen, die ausführlicher in R. S. Miller und T. I. Kamins "Device Electronics for Integrated Circuits" (Bauelementelektronik für integrierte Schaltungen), J. Wiley & Sons, Inc., 1977, S. 125, beschrieben sind, eine signifikante kapazitive Kopplung zwischen den vergrabenen Schichten vorliegt.
- Die US-A-4 840 920 offenbart ein Verfahren, bei dem eine Oxid-Nitrid-Maske zum Definieren von Abständen vergrabener Schichten verwendet wird.
- Eine Technik zur Erzielung einer Selbstjustierung von vergrabenen Schichtzonen zur Erzielung eines kontrollierten lateralen Abstands von vergrabenen Schichtzonen und Kanalstoppzonen ist in dem am 11. März 1986 an Mastroianni et al. ausgegebenen US- Patent Nr. 4,574,469 offenbart. Wie mit Bezug auf Fig. 2K des Patentes von Mastroianni et al. ersichtlich ist, wird eine Trennung 21d zwischen den vergrabenen Schichten und den Kanalstopps erzielt. Gemäß Mastroianni et al. kann die Trennung 21d durch Variieren der Breiten bestimmter Maskenöffnungen kontrolliert werden, während die laterale Ausbreitung der dotierten Zonen während der Wärmeprozessschritte berücksichtigt wird. Zur Erzielung dieses Ergebnisses werden zwei Masken benötigt. Mit Bezug auf Fig. 2A von Mastroianni et al. wird die erste Maske zur Bildung von Öffnungen und eines Abstandselementes in einer Oxid-Nitrid-Doppelmaskierungsschicht verwendet. Das Abstandselement bestimmt die Trennung der vergrabenen Schichtzonen, die in dem Substrat ausgebildet werden sollen. Es ist klar, dass die Mindestbreite des Abstandselementes durch die Auflösung der eingesetzten fotolithographischen Geräte begrenzt ist. Mit Bezug auf Fig. 2B von Mastroianni et al., die zweite Maske dient zum Abschirmen bestimmter Substratzonen von einem vergrabenen Schichtimplantat des N-Typs, während andere Substratzonen gegenüber dem Implantat geöffnet werden.
- Die EP-A-0 276 571 setzt eine Nitrid-Fotoresist-Struktur auf einer thermischen Oxidschicht ein, um Abstände zwischen vergrabenen Schichten zu definieren.
- In Silicon Processing for the ULSI Era (Siliziumverarbeitung für die Ultrahöchstintegrationsära), Bd. I - Process Technology, S. Wolf, R. N. Tauber, Lattice Press, 1986, Seite 534, wird vorgeschlagen, eine Oxidschicht zu verwenden, die mit einer Fotoresistmaske strukturiert wurde, um eine Nitridschicht bei der Strukturierung durch Nassätzen zu maskieren.
- Gemäß der vorliegenden Erfindung wird ein Verfahren zur Herstellung lateral getrennter vergrabener Schichten in einer integrierten Schaltung gemäß Definition in Anspruch 1 bereitgestellt.
- Die vorliegende Erfindung erzielt eine kontrollierte laterale Trennung zwischen vergrabenen Schichten für verschiedene Typen von integrierten Schaltungen, einschließlich integrierten bipolaren, CMOS- und BiCMOS-Schaltungen, mit Hilfe von nur einer einzigen Maske. Das kontrollierte Trennungsmerkmal fördert eine reduzierte Kollektor-Substrat- Kapazität sowie eine Mulde-zu-Mulde-Übergangskapazität. Die Anwendung von nur einem einzigen Ionenimplantationsmaskenschritt führt zu einem wirtschaftlicheren Verfahren.
- Diese und andere Vorteile werden mit der vorliegenden Erfindung durch ein Verfahren zum Herstellen getrennter vergrabener Schichten in einer integrierten Schaltung erzielt. Eine Struktur, die Oxid-Nitrid-Oxid-Schichten in der bevorzugten Ausgestaltung beinhaltet, wird über einem Substrat ausgebildet. Eine weitere Schicht, die in der bevorzugten Ausgestaltung ein Fotoresist ist, wird über der genannten Struktur ausgebildet. Die weitere Schicht wird gemäß einer Ionenimplantationsmaske einer vergrabenen Schicht des ersten Dotierungsmitteltyps strukturiert; so ergeben sich erste Maskierungsmerkmale. Mit diesen ersten Maskierungsmerkmalen werden weitere Maskierungsmerkmale von der genannten Struktur ausgebildet. Diese weiteren Maskierungsmerkmale, die in der bevorzugten Ausgestaltung in einer Oxid-Nitrid-Schicht ausgebildet sind, sind auf die ersten Maskierungsmerkmale selbstjustiert und haben eine gewählte Unterätzung in Bezug auf die ersten Maskierungsmerkmale. Ein Dotierungsmittel eines ersten Typs wird in andere Zonen des Substrats als diejenigen implantiert, auf denen die genannten ersten Maskierungsmerkmale liegen. Letzte Maskierungsmerkmale werden über anderen Zonen des Substrats als den Zonen ausgebildet, auf denen die weiteren Maskierungsmerkmale liegen. Dann wird ein Dotierungsmittel eines zweiten Typs in andere Zonen des Substrats als denen implantiert, auf denen die letzten Maskierungsmerkmale liegen. Zum Schluss wird eine Epitaxial-Siliziumschicht über dem Substrat aufwachsen gelassen.
- Die Erfindung wird nachfolgend beispielhaft unter Bezugnahme auf die Begleitzeichnungen näher beschrieben. Dabei zeigt:
- Fig. 1 einen Querschnitt einer im Wesentlichen fertigen integrierten Schaltung, die mit dem Verfahren der vorliegenden Erfindung hergestellt werden kann;
- Fig. 2-7 Querschnittsdarstellungen von Zwischenschritten bei der Herstellung der integrierten Schaltung von Fig. 1; und
- Fig. 8 und 9 Kurven, die Profile für die vergrabenen N+ und P+ Schichten von Fig. 1 illustrieren.
- Fig. 1 zeigt einen Querschnitt einer integrierten BiCMOS-Schaltung 10 mit zwei vergrabenen Schichten und einer reduzierten Kollektor-Substrat-Kapazität. Die integrierte Schaltung 10 umfasst den in der P-Mulde 28 ausgebildeten NMOS-Transistor 20, den in der N-Mulde 38 ausgebildeten PMOS-Transistor 30 und den vertikalen NPN-Transistor 40.
- Diese Transistoren sind voneinander und von anderen Zonen der integrierten Schaltung durch verschiedene Isolationsstrukturen 13, 14, 16, 17 und 18 voneinander getrennt, die jeweils eine Feldoxidzone und ein P+ Feldimplantat beinhalten, die bis hinunter zu einer vergrabenen P+ Schicht verlaufen. Der NMOS-Transistor 20 beinhaltet die Source 21 und den Drain 23 des LDD-Typs, Source- und Drain-Kontakte 22 und 24 sowie eine Gate- Struktur 25, die einen Metallkontakt beinhaltet, der über einem Polysilizium-Gate liegt, das von Seitenwandabstandshaltern begrenzt und durch das Gate-Oxid 26 von der Kanalzone isoliert wird. Der PMOS-Transistor 30 beinhaltet die Source 31 und den Drain 33, Source- und Drain-Kontakte 32 und 34 sowie eine Gate-Struktur 35, die einen Metallkontakt beinhaltet, der über einem Polysilizium-Gate liegt, das durch Seitenwandabstandshalter begrenzt und durch das Gate-Oxid 36 von der Kanalzone isoliert wird. Der NPN-Transistor 40 beinhaltet die N-Mulde 41, die als Kollektor, Basis 43 und Emitter 45 fungiert. Eine Kontaktstruktur 42, die einen Aluminiumkontakt beinhaltet, der über einer N+ dotierten Kollektorsenke in der N-Mulde 41 liegt und mit dieser einen ohmschen Kontakt herstellt, ist für den Kontakt mit dem Kollektor 41 vorgesehen. Eine Kontaktstruktur 44 einschließlich eines Aluminiumkontaktes, der über einer P-Typ-dotierten Zone über der N- Mulde 41 liegt und mit dieser einen ohmschen Kontakt herstellt, ist für den Kontakt mit der Basis 43 vorgesehen. Ein Silizidleiter 46, der mit dem ersten Metall (nicht dargestellt) Kontakt hat, ist für den Kontakt mit dem Emitter 45 vorgesehen. Diese Strukturen und die für ihre Herstellung geeigneten Prozesse sind leicht erhältlich bzw. üblich und in der Technik gut bekannt.
- Fig. 1 zeigt auch vergrabene P+ Schichten 50, 52 und 54 sowie vergrabene N+ Schichten 60 und 62 im Substrat 12. Die verschiedenen vergrabenen Schichten sind von benachbarten vergrabenen Schichten auf kontrollierte Weise getrennt, wie nachfolgend ausführlich erläutert wird, wodurch die Kapazität zwischen Kollektor 41 und Substrat 12 minimiert (durch die Reduzierung der Kapazität zwischen den vergrabenen N+ und P+ Schichten) und die Umschaltgeschwindigkeit des Transistors 40 verbessert werden; auch wird die Mulde-zu-Mulde-Kapazität der MOS-Transistoren 20 und 30 reduziert, wodurch Rausch- und Signalkopplungen minimal gehalten werden.
- Die Fig. 2-7 zeigen die Bildung von vergrabenen Schichten 50, 52, 54, 60 und 62.
- Wie in Fig. 2 gezeigt, wird ein Entlastungsoxid 70 auf dem Ausgangsmaterial, einem typischen N- oder P-Typ-Wafer, mit konventionellen Wärmetechniken bis zu einer Stärke im Bereich von 100-1000Å aufwachsen gelassen. So ist beispielsweise eine Stärke von 380Å geeignet. Als Nächstes wird eine Nitridschicht 72 mit konventionellen Niederdruck-Aufdampfungstechniken ("LPCVD") bis auf eine Stärke im Bereich von wenigen hundert Ångström bis zu mehreren tausend Ångström ausgebildet. So ist beispielsweise eine Stärke von 1500Å geeignet. Der Wafer wird geritzt, dann wird mit konventionellen CVD-Techniken (hohe oder niedrige Temperatur) wie nachfolgend beschrieben eine Oxidschicht bis auf eine geeignete Stärke aufgebracht.
- Als Nächstes wird eine vergrabene P+ Schichtmaske aufgebracht, um selektiv die Substratzonen zur Aufnahme des vergrabenen P+ Schichtimplantats zu definieren. Die Maskierungstechnik ist konventionell und beinhaltet das Aufbringen eines geeigneten positiven Fotoresists mit einer ausreichenden Stärke, um zu verhindern, dass nachfolgend implantierte Borionen das Substrat 12 erreichen. Gemäß in der Technik gut verstandenen Praktiken wird das Fotoresist auf eine Stärke im Bereich von etwa 0,5 Mikron bis 2 Mikron aufgebracht; so ist beispielsweise 1, 1 Mikron geeignet. Da der Prozess gegenüber einer breiten Palette von Fotoresiststärken tolerant ist, ist die gewählte Stärke in diesem Bereich von anderen Überlegungen als denjenigen in Bezug auf die Bildung der vergrabenen Schichten 50, 52, 54, 60 und 62 abhängig. Die Fotoresistschicht wird auf geeignete Weise abgebildet und geätzt, so dass die Ionenimplantationsstopp-Maskierungsmerkmale 76 und 78 entstehen.
- Wie in Fig. 3 gezeigt, wird die Oxidschicht 74 mit den Ionenimplantationsstopp- Maskierungsmerkmalen 76 und 78 als Maske zur Bildung der Oxidmaskierungsmerkmale 80 und 82 strukturiert. Die darunter liegende Nitridschicht 72 fungiert als Ätzstoppschicht. Wie nachfolgend offensichtlich wird, ist das Ausmaß, in dem die Implantationsstopp- Maskierungsmerkmale 76 und 78 unterätzt werden, für die Erzielung der kontrollierten lateralen Trennung der vergrabenen Schichten 50, 60, 52, 62 und 54 wichtig. Der Grad der Unterätzung ist von mehreren Faktoren abhängig, einschließlich der Stärke der Oxidschicht 74, des Typs und der Konzentration des verwendeten isotropischen Oxidätzmittels sowie von Ätzzeit und -temperatur. Für eine Oxidschicht 74 mit einer Stärke von etwa 2000Å +/- 200Å wird mit einem etwa zweiminütigen Eintauchen in ein Ätzmittel auf HF-Basis in einer 7 : 1 Lösung bei einer Temperatur von 25ºC eine geeignete Unterätzung von etwa 0,5 Mikron erreicht. Man beachte, dass die Stärke der Oxidschicht im Allgemeinen zwar innerhalb von 10 Prozent gehalten wird, dass aber in der Tat eine größere, aber weiterhin mäßige Störung nur einen geringen Einfluss hat. Der Grund hierfür ist, dass die Dickenvariation der Oxidschicht 74 geringer ist als das Ausmaß der Unterätzung (vergleiche 0,02 Mikron mit 0,5 Mikron). Falls gewünscht, kann mit der bekannten Technik des Testens der kritischen Abmessungen gewährleistet werden, dass die Prozessparameter innerhalb der Toleranzen liegen.
- Nach dem Oxidätzen erfolgt eine Implantation einer geeigneten vergrabenen P+ Schicht (Pfeile 89). Werte für die Implantationsparameter werden so gewählt, dass eine gewünschte Dotierungsmittelkonzentration in den Zonen 84, 86 und 88 auf der Basis von Typ und Stärke der über diesen Zonen liegenden Schichten und des endgültigen Profils erzielt wird, das für vergrabene Schichten 50, 52 und 54 gewünscht wird. So beinhalten beispielsweise geeignete Werte für eine Borimplantation durch die Schichten 72 und 70 Dosen im Bereich von 1 · 10¹³ bis 4 · 10¹³ und Spannungen im Bereich von 50 bis 150 keV.
- Wie in Fig. 4 gezeigt, werden die Implantationsstopp-Maskierungsmerkmale 76 und 78 in einer geeigneten Resistablösung entfernt, und die Nitridschicht 72 (Fig. 3) wird mit den Oxidmerkmalen 80 und 82 als Maske zur Bildung der Nitridmaskierungsmerkmale 90 und 92 strukturiert. Die Nitridschicht 72 wird mit einer Trockenätztechnik geätzt, wie in der Technik gut bekannt ist. Die Oxidschicht 70 (Fig. 3) wird mit einem geeigneten Nassätzverfahren entfernt, z. B. einer 10 : 1 oder 7 : 1 HF-Lösung, was zur Folge hat, dass Basisoxidsektionen 91 und 93 unter Nitridmaskierungsmerkmalen 90 und 92 liegen. Die Oxidmaskierungsmerkmale 80 und 82 werden nach Bedarf vollständig entfernt oder auch nicht. Da die Oxidschicht 70 überätzt wird, um eine vollständige Beseitigung zu gewährleisten, ausgenommen unter den Nitridmaskierungsmerkmalen 90 und 92, kommt es zu einem gewissen Maß an Unterätzen der Nitridmaskierungsmerkmale 90 und 92. Je nachdem, ob eine kurze oder lange Überätzung verwendet wird, variiert die Unterätzung von 0,05 um bis 0,10 um. Der Effekt der Unterätzung besteht darin, einen nachfolgend ausgebildeten Vogelschnabel geringfügig zu erhöhen, wie nachfolgend erörtert wird. Man beachte, dass, wenn die Basisoxidschicht 70 und die Oxidschicht 74 von einer anderen Stärke sein sollen als hierin dargelegt, die Merkmalsgröße in den die vergrabene Schichtmaske bildenden Implantationsstopp-Maskierungsmerkmalen 76 und 78 entsprechend eingestellt werden muss.
- Als Nächstes erfolgt, wie in Fig. 5 gezeigt, ein konventioneller Wärmeoxidationsschritt, um dicke thermische Oxidmaskierungsmerkmale 100, 102 und 104 mit einer ausreichenden Stärke aufwachsen zu lassen, um zu verhindern, dass nachfolgend implantierte Arsenionen das Substrat 12 erreichen. Gemäß in der Technik gut bekannten Praktiken wird die Oxidschicht bis auf eine Stärke im Bereich von etwa 2000Å bis 5000 bei einer Temperatur von 900-1000ºC aufwachsen gelassen. Da der Prozess für eine breite Palette an Oxidstärken tolerant ist, ist die gewählte Stärke innerhalb dieses Bereiches von anderen Überlegungen als denen in Bezug auf die Bildung der vergrabenen Schichten 50, 52, 54, 60 und 62 abhängig. Oxidmaskierungsmerkmale 100, 102 und 104 entstehen in Bereichen, über denen Nitridmaskierungsmerkmale 90 und 92 (Fig. 4) fehlen. Nitridmaskierungsmerkmale 90 und 92 hemmen ein Oxidwachstum in den Substratzonen, über denen sie liegen. Man beachte, dass sich Vogelschnäbel an den Rändern der Nitrid- Oxid-Merkmale 90, 91 und 92, 93 bilden und die Auswirkung haben, dass sich die Randverschiebung in Bezug auf die Ionenimplantationsstopp-Maskenmerkmale 76 und 78 um etwa 0,15 - 0,3 Mikron erhöhen (diese Werte sind von der thermischen Oxiddicke und in gewissem Ausmaß von anderen Faktoren wie beispielsweise dem Grad der Überätzung der Schicht 70 weitgehend abhängig), was zu einer effektiven Randverschiebung im Bereich von 0,65 - 0,8 Mikron führt.
- Während die Implantationszonen 84, 86 und 88 während der Wärmeoxidation etwas geglüht und zur Bildung der Dotierungszonen 106, 108, 110 eingetrieben werden, ist ein nachfolgender Glüh- und Eintriebsvorgang (nachfolgend erörtert) notwendig.
- Nitridmaskierungsmerkmale 90 und 92 sowie Oxidmerkmale 91 und 93 werden mit geeigneten Techniken abgelöst, und ein Implantationsoxid wird thermisch auf eine Stärke von 150Å aufwachsen gelassen, so dass sich die Merkmale 94 und 96 ergeben.
- Als Nächstes wird, wie in Fig. 6 illustriert, ein vergrabenes N+ Schichtimplantat (Pfeile 119) hergestellt. Werte für die Implantationsparameter werden so gewählt, dass sich eine gewünschte Dotierungsmittelkonzentration in den Zonen 112 und 114 auf der Basis von Typ und Stärke der über diesen Zonen liegenden Schichten und des Endprofils ergibt, das für die vergrabenen Schichten 50, 52 und 54 gewünscht wird. So beinhalten beispielsweise geeignete Werte für eine Arsenimplantation durch Merkmale 94 und 96 Dosen im Bereich von 3 · 10¹&sup5; bis 8 · 10¹&sup5; sowie Spannungen im Bereich von 40 bis 80 keV. Diese Implantation führt zu N+ Zonen 112 und 114, die jeweils mit Zonen 106 und 108 sowie Zonen 108 und 110 selbstjustiert und von diesen getrennt sind.
- Als Nächstes werden die P+ und N+ Implantate geglüht und bei einer Temperatur im Bereich von 1000-1100ºC 1-3 Stunden lang zur Bildung der P+Zonen 116, 118 und 120 sowie der N+ Zonen 122 und 124 eingetrieben (siehe Fig. 7). Die Oxidmaskierungsmerkmale 94, 96, 100, 102 und 104 werden mit gut bekannten Techniken abgelöst, die Oberfläche des Substrats 12 wird gereinigt, und es wird eine Epitaxial- Siliziumschicht von etwa 1,5 Mikron Stärke und mit einem spezifischen Widerstand von 5 Ohm-cm bis 21 Ohm-cm aufwachsen gelassen.
- Danach werden MOS-Bauelemente, bipolare Bauelemente, BiCMOS-Bauelemente oder andere solche Bauelemente mit in der Technik gut bekannten Methoden hergestellt, um eine integrierte Schaltung 10 wie in Fig. 1 gezeigt zu erzielen. Die nachfolgenden Herstellungsschritte werden im Allgemeinen bei niedrigeren Temperaturen durchgeführt als die verschiedenen Implantatglühungen, so dass es zu einer relativ geringen Migration der implantierten Störstellen in den Zonen 116, 118, 120, 122 und 124 kommt. Es entstehen vergrabene Schichten 50, 52, 54, 60 und 62.
- Die vergrabenen Schichten 50, 52, 54, 60 und 62 von Fig. 1 haben die folgenden Charakteristika. Die durchschnittliche Borkonzentration in den Zonen 50, 52 und 54 liegt im Bereich von 1 · 10¹&sup6; bis 1 · 10¹&sup7;. Die durchschnittliche Arsenkonzentration in den Zonen 60 und 62 liegt im Bereich von 1 · 10¹&sup9; bis 1 · 10²&sup0;. Ein geeignetes vergrabenes P+ Schichtprofil, das den vergrabenen Schichten 50, 52 und 54 entspricht, ist in Fig. 8 dargestellt; und ein geeignetes vergrabenes N+ Schichtprofil, das den vergrabenen Schichten 60 und 62 entspricht, ist in Fig. 9 dargestellt. In den Fig. 8 und 9 repräsentieren vertikale Achsen die Dotierungskonzentration, die horizontalen Achsen repräsentieren die Distanz von der Siliziumoberfläche in Mikron. Die hinteren Enden der Profile von Fig. 8 und 9 sind ohne die Auswirkung anderer Implantationen wie z. B. der Feld- und Muldenimplantationen dargestellt. Diese Profile in Verbindung mit der effektiven Randverschiebung von Oxidmaskierungsmerkmalen 100, 102 und 104 wie oben erörtert bestimmen auf eindeutige Weise die Übergänge 64, 65, 66 und 67 zwischen den vergrabenen P+ und N+ Schichten. Diese Profile werden mit Werten erzielt, die für die Glüh- und Eintriebstemperatur und -Zeit (Fig. 7) für das P+ und N+ Implantat sowie für die anderen Wärmezyklen gewählt wurden, die bei der Herstellung der integrierten Schaltung beteiligt waren. Beim Wählen der Werte für die P+ und N+ Glüh- und Eintriebsparameter sollten alle Wärmezyklen berücksichtigt werden, wie für die durchschnittliche Fachperson offensichtlich sein wird.
- Die Erfindung wurde zwar in Bezug auf die oben dargelegte Ausgestaltung beschrieben, aber es liegen auch andere Ausgestaltungen und Variationen, die hierin nicht beschrieben sind, im Rahmen meiner Erfindung. So ist meine Erfindung beispielsweise nicht durch den Typ von Bauelementen, die über den vergrabenen Schichten 50, 52, 54, 60 und 62 ausgebildet sind, die Dotierungsmittel und Dosen, die Reihenfolge der Dotierungsmittelimplantationen, die Werte der Implantationsparameter, die Werte von Glühparametern oder die Stärken von Schichten wie hierin dargelegt begrenzt, die lediglich als illustrativ zu verstehen sind. Weitere Ausgestaltungen und Variationen, die hierin nicht beschrieben sind, sind als in den durch die folgenden Ansprüche definierten Umfang meiner Erfindung fallend anzusehen.
Claims (6)
1. Verfahren zur Herstellung lateral getrennter vergrabener Schichten (116, 118, 120,
122, 124) in einer integrierten Schaltung, umfassend die folgenden Schritte:
Bilden einer ersten Schicht (70) aus Oxid über einem Siliziumsubstrat (12);
Bilden einer zweiten Schicht (72) aus Nitrid auf der ersten Schicht (70);
Bilden einer dritten Schicht (74) auf der zweiten Schicht (72);
Bilden einer vierten Schicht auf der dritten Schicht (74);
Bilden erster Maskierungsmerkmale (76, 78) von der vierten Schicht;
Bilden zweiter Maskierungsmerkmale (80, 82) von der dritten Schicht (74), wobei
die zweiten Maskierungsmerkmale (80, 82) auf die ersten Maskierungsmerkmale (76, 78)
ausgerichtet sind und eine erste gewählte Unterätzung in Bezug auf diese haben;
Implantieren eines Dotierungsmittels (89) eines ersten Leitfähigkeitstyps in andere
Zonen (84, 86, 88) des Substrats als die, über denen die ersten Maskierungsmerkmale (76,
78) liegen;
Entfernen der ersten Maskierungsmerkmale (76, 78);
Bilden dritter Maskierungsmerkmale (90, 92) von der zweiten Schicht (72), wobei
die dritten Maskierungsmerkmale auf die zweiten Maskierungsmerkmale (80, 82)
ausgerichtet sind;
Überätzen der ersten Schicht mit den dritten Maskierungsmerkmalen als Maske zum
Bilden vierter Maskierungsmerkmale (91, 93) von der ersten Schicht, wobei die vierten
Maskierungsmerkmale (91, 93) auf die dritten Maskierungsmerkmale (90, 92) ausgerichtet
sind und eine zweite gewählte Unterätzung in Bezug auf diese haben;
Aufwachsenlassen von thermischem Oxid von dem Substrat (12) zum Bilden fünfter
Maskierungsmerkmale (100, 102, 104) über anderen Zonen des Substrats (12) als den
Zonen, über denen die dritten Maskierungsmerkmale (90, 92) liegen;
nach dem Entfernen der zweiten und dritten Maskierungsmerkmale Implantieren
eines Dotierungsmittels (119) eines zweiten Leitfähigkeitstyps in andere Zonen des
Substrats als die, über denen die fünften Maskierungsmerkmale (100, 102, 104) liegen;
Entfernen des thermischen Oxids auf dem Substrat (12); und
Bilden einer Epitaxialsiliziumschicht über dem Substrat (12).
2. Verfahren nach Anspruch 1, bei dem der Schritt des Bildens der zweiten
Maskierungsmerkmale (80, 82) den Schritt des isotropen Ätzens der dritten Schicht (74) mit
einem Ätzmittel umfasst, das mit dem Material der ersten Maskierungsmerkmale (76, 78)
und mit dem Material der zweiten Schicht (72) vergleichsweise nichtreaktiv ist.
3. Verfahren nach Anspruch 1, bei dem die vierte Schicht eine Fotoresistschicht ist.
4. Verfahren nach Anspruch 3, bei dem der Schritt des Bildens der dritten Schicht (74)
das Bilden einer zweiten Oxidschicht (74) auf der Nitridschicht (72) umfasst, wobei die
Fotoresistschicht auf der zweiten Oxidschicht (74) liegt, und der Schritt des Bildens der
dritten und der vierten Maskierungsmerkmale (90, 91, 92, 93) das isotrope Ätzen der
zweiten Oxidschicht (74) mit den ersten Maskierungsmerkmalen (76, 78) darauf mit einem
Ätzmittel umfasst, das mit Oxid reaktiv und mit Nitrid und Fotoresist zur Bildung der
zweiten Maskierungsmerkmale (80, 82) auf der Nitridschicht (72) vergleichsweise weniger
reaktiv ist, und Ätzen der Nitridschicht (72) mit den zweiten Maskierungsmerkmalen (80,
82) darauf zum Bilden der dritten Maskierungsmerkmale (90, 92) auf der ersten
Oxidschicht (70).
5. Verfahren nach Anspruch 1, bei dem der Schritt des Bildens der zweiten
Maskierungsmerkmale (80, 82) das isotrope Ätzen der dritten Schicht (74) mit einem
Ätzmittel umfasst, dass mit dem Material der vierten Schicht und dem Material der zweiten
Schicht (72) vergleichsweise nichtreaktiv ist, um von der dritten Schicht (74) die zweiten
Maskierungsmerkmale (80, 82) zu bilden;
der Schritt des Bildens der dritten Maskierungsmerkmale (90, 92) das Ätzen der
zweiten Schicht (72) mit den zweiten Maskierungsmerkmalen (80, 82) darauf mit einem
Ätzmittel umfasst, das mit dem Material der dritten Schicht (74) vergleichsweise
nichtreaktiv ist, um von der zweiten Schicht (72) die dritten Maskierungsmerkmale (90, 92)
zu bilden; und
der Schritt des Bildens der vierten Maskierungsmerkmale (91, 93) das Ätzen der
ersten Schicht (70) mit einem Ätzmittel umfasst, das mit dem Material der zweiten Schicht
(72) vergleichsweise nichtreaktiv ist, um von der ersten Schicht (70) die vierten
Maskierungsmerkmale (91, 93) zu bilden.
6. Verfahren nach Anspruch 1, bei dem die dritte Schicht (70) Oxid und die vierte
Schicht Fotoresist ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US45569689A | 1989-12-22 | 1989-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69033940D1 DE69033940D1 (de) | 2002-05-08 |
| DE69033940T2 true DE69033940T2 (de) | 2002-10-17 |
Family
ID=23809904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69033940T Expired - Lifetime DE69033940T2 (de) | 1989-12-22 | 1990-07-27 | Verfahren zur Herstellung vergrabener Zonen für integrierte Schaltungen |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0434182B1 (de) |
| JP (1) | JP2718257B2 (de) |
| KR (1) | KR940007467B1 (de) |
| DE (1) | DE69033940T2 (de) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5279987A (en) * | 1991-10-31 | 1994-01-18 | International Business Machines Corporation | Fabricating planar complementary patterned subcollectors with silicon epitaxial layer |
| US5328866A (en) * | 1992-09-21 | 1994-07-12 | Siliconix Incorporated | Low temperature oxide layer over field implant mask |
| US5439842A (en) * | 1992-09-21 | 1995-08-08 | Siliconix Incorporated | Low temperature oxide layer over field implant mask |
| CN104576334B (zh) * | 2014-08-19 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 具有不同bvcbo的npn器件的集成制造方法 |
| US10825715B2 (en) | 2018-11-08 | 2020-11-03 | Silicon Space Technologies Corporation | Structures for improving radiation hardness and eliminating latch-up in integrated circuits |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4282648A (en) * | 1980-03-24 | 1981-08-11 | Intel Corporation | CMOS process |
| JPS60194558A (ja) * | 1984-03-16 | 1985-10-03 | Hitachi Ltd | 半導体装置の製造方法 |
| US4574469A (en) * | 1984-09-14 | 1986-03-11 | Motorola, Inc. | Process for self-aligned buried layer, channel-stop, and isolation |
| JPS63185061A (ja) * | 1987-01-28 | 1988-07-30 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6410644A (en) * | 1987-07-02 | 1989-01-13 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPH01235368A (ja) * | 1988-03-16 | 1989-09-20 | Nec Corp | 半導体装置の製造方法 |
-
1990
- 1990-07-27 DE DE69033940T patent/DE69033940T2/de not_active Expired - Lifetime
- 1990-07-27 EP EP90308305A patent/EP0434182B1/de not_active Expired - Lifetime
- 1990-10-31 JP JP2292188A patent/JP2718257B2/ja not_active Expired - Lifetime
- 1990-11-30 KR KR1019900019516A patent/KR940007467B1/ko not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0434182A2 (de) | 1991-06-26 |
| KR940007467B1 (ko) | 1994-08-18 |
| JP2718257B2 (ja) | 1998-02-25 |
| KR910013547A (ko) | 1991-08-08 |
| JPH03201559A (ja) | 1991-09-03 |
| EP0434182A3 (en) | 1994-09-14 |
| DE69033940D1 (de) | 2002-05-08 |
| EP0434182B1 (de) | 2002-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69522992T2 (de) | Verfahren zur Herstellung eines Widerstands | |
| DE69132695T2 (de) | CMOS-Verfahren mit Verwendung von zeitweilig angebrachten Siliciumnitrid-Spacern zum Herstellen von Transistoren (LDD) mit leicht dotiertem Drain | |
| EP0036634B1 (de) | Verfahren zur Herstellung einer bipolaren Transistorstruktur | |
| DE69132570T2 (de) | Selbstjustierte Bipolartransistorstruktur und deren Herstellungsprozess | |
| DE68926224T2 (de) | Verfahren zum Herstellen einer BICMOS-Anordnung | |
| DE69128568T2 (de) | Kontaktstrukturen für Halbleiteranordnungen und Verfahren zu ihrer Herstellung | |
| DE3886074T2 (de) | Herstellung einer Halbleiterstruktur. | |
| DE69026460T2 (de) | Ein Bi-CMOS-Verfahren | |
| DE69107779T2 (de) | Transistor mit selbstjustierender epitaxialer Basis und dessen Herstellungsverfahren. | |
| DE69217682T2 (de) | Verfahren zur Herstellung von Halbleiteranordnungen und integrierten Schaltkreisen mit Verwendung von Seitenwand-Abstandsstücken | |
| DE3888393T2 (de) | BICMOS-Verfahren zur Herstellung selbstausrichtender NPN-Emitter und -Basen sowie MOSFET-Sources und -Drains. | |
| DE69012611T2 (de) | Verfahren zum Herstellen bipolarer vertikaler Transistoren und von Hochspannungs-CMOS-Transistoren in einer einzigen integrierten Schaltung. | |
| DE69616725T2 (de) | Halbleiterbauelement mit flacher Verunreinigungszone ohne Kurzschluss zwischen der Gate-Elektrode und den Source/Drain-Gebieten und Verfahren zu seiner Herstellung | |
| DE19909993B4 (de) | Verfahren zum Bilden von Bipolartransistoren mit selbstausrichtender epitaktischer Basis | |
| DE69508506T2 (de) | Bipolartransistor ohne Leckstrom durch das dünne Basisgebiet und Verfahren zur Herstellung | |
| EP0020998B1 (de) | Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone | |
| DE69130624T2 (de) | Verfahren zum Herstellen von Feldeffekt-Transistoren für integrierte Schaltungen | |
| DE69530441T2 (de) | Eine Methode zur Herstellung von BiCMOS-Halbleiterteilen | |
| EP0006510B1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
| DE10351008B4 (de) | Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement | |
| DE3850847T2 (de) | Selbstjustierter Polysiliziumemitter und Kontaktstruktur für Hochleistungsbipolartransistor. | |
| DE3788120T2 (de) | Verfahren zur herstellung gestapelter mos-strukturen. | |
| DE3886062T2 (de) | Verfahren zum Herstellen integrierter Strukturen aus bipolaren und CMOS-Transistoren. | |
| DE69016840T2 (de) | Verfahren zur Herstellung eines lateralen Bipolartransistors. | |
| DE69126596T2 (de) | BiCMOS-Verfahren mit Bipolartransistoren mit geringem Basis-Rekombinationsstrom |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition |