KR20030056217A - 반도체 섭스트레이트의 소자 분리 방법 - Google Patents

반도체 섭스트레이트의 소자 분리 방법 Download PDF

Info

Publication number
KR20030056217A
KR20030056217A KR1020010086391A KR20010086391A KR20030056217A KR 20030056217 A KR20030056217 A KR 20030056217A KR 1020010086391 A KR1020010086391 A KR 1020010086391A KR 20010086391 A KR20010086391 A KR 20010086391A KR 20030056217 A KR20030056217 A KR 20030056217A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
trench
oxide film
depth
nitride film
Prior art date
Application number
KR1020010086391A
Other languages
English (en)
Inventor
김학동
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR1020010086391A priority Critical patent/KR20030056217A/ko
Publication of KR20030056217A publication Critical patent/KR20030056217A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

이 발명은 반도체 섭스트레이트의 소자 분리 방법에 관한 것으로, 소자 분리 영역에 산화막이 균일하게 매립되도록 하여 보이드(void)의 형성을 억제할 수 있도록, 반도체 섭스트레이트의 표면에 일정 두께의 산화막 및 질화막을 순차 형성하는 단계와; 상기 반도체 섭스트레이트의 소자 분리를 위해 상기 질화막 및 산화막중 일정 영역을 사진/식각 공정에 의해 제거하는 단계와; 상기 질화막을 마스크로 이용하여 상기 반도체 섭스트레이트에 일정 깊이의 트랜치를 형성하는 단계와; 상기 반도체 섭스트레이트의 트랜치에 산소 이온을 고에너지로 주입하는 단계와; 상기 반도체 섭스트레이트의 트랜치에 산화막을 형성하여 매립하는 단계를 포함하여 이루어진 것을 특징으로 함.

Description

반도체 섭스트레이트의 소자 분리 방법{shallow trench isolation forming method of semiconductor substrate}
본 발명은 반도체 섭스트레이트의 소자 분리 방법에 관한 것으로, 더욱 상세하게 설명하면 소자 분리 영역에 산화막이 균일하게 매립되도록 하여 보이드(void)의 형성을 억제할 수 있는 반도체 섭스트레이트의 소자 분리 방법에 관한 것이다.
주지된 바와 같이 트랜지스터의 집적(integration)은 개개의 트랜지스터를전기적으로 절연(isolation)시키는 방법이 발명되고 나서야 가능하게 되었는데, 대표적인 방법으로는 정션 분리(junction isolation) 기술과 산화 분리(oxide isolation) 기술이 있다.
상기 정션 분리 기술은 바이폴라 트랜지스터 제조시 전도 형태가 다른 두영역이 pn 접합이 되어 역바이어스에 따른 절연효과를 이용한 것이고, 상기 산화 분리 기술은 소자와 소자 사이를 산화막으로 절연시키는 것으로, MOS 트랜지스터의 집적화에 이 방법이 주로 사용된다.
또한, 상기 산화 분리 기술은 질화막을 이용한 LOCOS(LOCal Oxidation of Silicon) 기술이 널리 이용되고 있으며, 상기 LOCOS 기술의 단점을 보완하기 위한 다른 소자 분리 기술도 활발하게 개발되고 있다. 그중 PBL(Poly Buffer LOCOS), R-LOCOS(Recessed LOCOS) 및 STI(Shallow Trench Isolation) 등의 기술이 현재 업계에 널리 이용되고 있다.
이중에서 현재 가장 널리 이용되고 있는 소자 분리 방법으로서 STI 기술을 도1a 내지 도1e를 참조하여 간략하게 설명하면 다음과 같다.
먼저, 도1a에 도시된 바와 같이, 반도체 섭스트레이트(2')의 표면에 일정 두께의 산화막(4')을 형성하고, 상기 산화막(4')의 표면에는 상기 산화막(4')의 두께보다 더 두꺼운 질화막(6')을 증착한다.
이어서, 도1b에 도시된 바와 같이, 포토레지스트를 이용하여 통상적인 사진/식각 공정을 통하여 일정 영역의 상기 질화막(6') 및 산화막(4')을 식각하여 제거한다.
이어서, 도1c에 도시된 바와 같이, 상기 질화막(6')을 마스크로 이용하여 상기 반도체 섭스트레이트(2')를 일정 깊이까지 식각하여 소정 깊이의 트랜치(8')가 형성되도록 한다.
이어서, 도1d에 도시된 바와 같이, 상기 반도체 섭스트레이트(2') 및 트랜치(8') 전체에 산화막(12')이 형성되도록 함으로써, 상기 트랜치(8')에 산화막(12')이 매립되도록 한다.
이어서, 도1e에 도시된 바와 같이, 상기 반도체 섭스트레이트(2')의 상면을 평탄화시킴으로써, 상기 트랜치(8')에 매립된 산화막(12')의 표면이 평탄해지도록 하며, 상기 반도체 섭스트레이트(2')의 트랜치(8')에 매립된 산화막(12')이 소자 분리 영역이 되도록 한다.
그러나, 이러한 기술은 소자가 점차 고집적화됨에 따라 상기 반도체 섭스트레이트에 형성되는 트랜치의 깊이가 깊고 폭이 작아짐으로써, 상기 트랜치에 산화막이 완전히 매립되지 않고 도1d 및 도1e에 도시된 바와 같이 보이드(14')가 빈번하게 발생하는 문제가 있다.
이러한 보이드는 소자와 소자 사이의 전기적 절연성을 현저히 저하시키고, 심한 경우에는 소자 전체가 도전되도록 함으로써 소자의 신뢰성을 크게 저하시키는 원인이 되고 있다.
또한, 상기와 같이 소자 분리 영역의 신뢰성 저하로 인해 소자의 고집적화에도 상기 소자 분리 기술이 장애 요소로 작용하고 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 소자 분리 영역에 산화막이 균일하게 매립되도록 하여 보이드(void)의 형성을 억제하고, 소자의 고집적화를 용이하게 추구할 수 있는 반도체 섭스트레이트의 소자 분리 방법을 제공하는데 있다.
도1a 내지 도1e는 종래 반도체 섭스트레이트의 소자 분리 영역의 형성 방법을 도시한 순차 설명도이다.
도2a 내지 도2g는 본 발명에 의한 반도체 섭스트레이트의 소자 분리 방법을 도시한 순차 설명도이다.
- 도면중 주요 부호에 대한 설명 -
2; 반도체 섭스트레이트4; 산화막
6; 질화막8; 트랜치
10; 산소 이온에 의한 산화막12; 소자 분리용 산화막
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 섭스트레이트의 소자 분리 방법은 반도체 섭스트레이트의 표면에 일정 두께의 산화막 및 질화막을 순차 형성하는 단계와; 상기 반도체 섭스트레이트이 소자 분리를 위해 상기 질화막 및 산화막중 일정 영역을 사진/식각 공정에 의해 제거하는 단계와; 상기 질화막을 마스크로 이용하여 상기 반도체 섭스트레이트에 일정 깊이의 트랜치를 형성하는 단계와; 상기 반도체 섭스트레이트의 트랜치에 산소 이온을 고에너지로 주입하는 단계와; 상기 반도체 섭스트레이트의 트랜치에 산화막을 형성하여 매립하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 트랜치의 깊이는 필요한 소자 분리 영역 깊이의 대략 1/2 내지 1/3의 깊이로 형성한다.
또한, 상기 산소 이온 주입 단계는 상기 산소 이온의 주입(does)량이 대략 1×1015~1×1018ions/cm2이며, 주입 에너지는 10~100KeV가 되도록 한다.
또한, 상기 산소 이온 주입 단계후에는 이온 주입된 산소가 활성화되어 일정 깊이의 산화막이 형성되도록 상기 반도체 섭스트레이트에 온도는 대략 800~110℃,시간은 대략 20~60초 동안 N2분위기에서 급속열처리가 수행된다.
상기와 같이 하여 본 발명에 의한 반도체 섭스트레이트의 소자 분리 방법에 의하면, 필요한 깊이의 1/2~1/3까지만 트랜치를 형성하여 산소 이온을 주입하고, 이후 열처리함으로써 필요한 깊이만큼 산화막을 형성하고, 이어서 종래보다 대폭 작은 깊이의 트랜치에 산화막을 매립하게 됨으로써, 종래와 같은 산화막의 보이드 현상을 제거할 수 있는 장점이 있다.
또한, 상기와 같은 소자 분리 방법에 의해 더욱 고집적화된 소자 제조도 가능한 장점이 있다.
(실시예)
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 내지 도2g는 본 발명에 의한 반도체 섭스트레이트의 소자 분리 방법을 도시한 순차 설명도이다.
먼저, 도2a에 도시된 바와 같이 반도체 섭스트레이트(2)의 표면에 일정 두께의 산화막(4) 및 질화막(6)을 순차적으로 형성한다. 여기서, 상기 산화막(4)은 두께가 대략 10~200Å으로 형성되도록 하고, 상기 질화막(6)은 두께가 대략 50~500Å으로 형성되도록 한다.
이어서, 도2b에 도시된 바와 같이 상기 반도체 섭스트레이트(2)의 소자 분리를 위해 상기 질화막(6) 및 산화막(4)중 일정 영역을 사진/식각 공정에 의해 제거한다. 즉, 포토레지스트를 상기 질화막(6) 표면에 도포한 후, 소자 분리 영역(필드 영역)이 형성될 부분에만 자외선을 입사시킨 후, 현상 및 식각하여 마스크를 형성한다. 그런 후, 상기 포토레지스트가 없는 필드 영역의 질화막(6) 및 산화막(4)을 플라즈마 등에 의한 건식 식각 방법으로 제거한다.
이어서, 도2c에 도시된 바와 같이 상기 질화막(6)을 마스크로 이용하여 상기 반도체 섭스트레이트(2)에 일정 깊이의 트랜치(8)를 형성한다. 이때, 상기 트랜치(8)의 깊이는 필요한 소자 분리 영역 깊이의 대략 1/2 내지 1/3의 깊이로 형성한다.
이어서, 도2d에 도시된 바와 같이 상기 반도체 섭스트레이트(2)의 트랜치(8)에 산소 이온을 고에너지로 주입한다.
여기서, 상기 산소 이온의 주입(does)량은 대략 1×1015~1×1018ions/cm2이 되도록 하고, 주입 에너지는 10~100KeV가 되도록 한다.
이어서, 도2e에 도시된 바와 같이 상기 이온 주입된 산소가 활성화되어 일정 깊이의 산화막(10)이 형성되도록 상기 반도체 섭스트레이트(2)에 급속 열처리 공정을 수행한다. 즉, 상기 반도체 섭스트레이트(2)를 N2분위기에서 대략 20~60초 동안 대략 800~110℃로 가열한다. 상기와 같은 공정에 의해 상기 이온주입된 산소가 필요한 깊이만큼의 산화막(10)을 형성하게 된다.
이어서, 도2f에 도시된 바와 같이, 상기 반도체 섭스트레이트(2)의트랜치(8)에 산화막(12)을 형성하여 매립한다. 즉, 상기 반도체 섭스트레이트(2)의 질화막(6) 및 트랜치(8) 표면 전체에 산화막(12)이 형성되도록 함으로써, 상기 산화막(12)에 의해 상기 트랜치(8)가 완전히 매립되도록 한다. 이때, 상기 매립되는 트랜치(8)의 깊이는 종래에 비해 대략 1/2~1/3 정도로 작기 때문에 종래와 같이 매립된 산화막(12)에 보이드가 형성되지는 않는다.
더불어, 상기 산소 이온 주입 단계에서 형성된 산화막(10)과 상기 매립 단계에서 형성된 산화막(12)의 총 두께는 소자 분리에 필요한 충분한 두께를 가짐으로써, 소자 분리 효과는 종래와 동일하게 나타난다.
더불어, 도2g에 도시된 바와 같이 상기 반도체 섭스트레이트(2)의 상면을 평탄화시킴으로써, 상기 트랜치(8)에 매립된 산화막(12)의 표면이 평탄해지도록 하며, 상기 반도체 섭스트레이트(2)의 트랜치(8)에 매립된 산화막(12)이 소자 분리 영역이 되도록 한다.
물론, 이러한 단계 이후에는 종래와 같은 방법으로 목적하는 소정의 반도체 소자를 형성한다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체 섭스트레이트의 소자 분리 방법에 의하면, 필요한 깊이의 1/2~1/3까지만 트랜치를 형성하여 산소 이온을 주입하고, 이후 열처리함으로써 필요한 깊이만큼 산화막을 형성하고, 이어서 종래보다 대폭 작은 깊이의 트랜치에 산화막을 매립하게 됨으로써, 종래와 같은 산화막의 보이드 현상을 제거할 수 있는 효과가 있다.
또한, 상기와 같은 소자 분리 방법에 의해 더욱 고집적화된 소자 제조도 가능한 효과가 있다.

Claims (4)

  1. 반도체 섭스트레이트의 표면에 일정 두께의 산화막 및 질화막을 순차 형성하는 단계와;
    상기 반도체 섭스트레이트의 소자 분리를 위해 상기 질화막 및 산화막중 일정 영역을 사진/식각 공정에 의해 제거하는 단계와;
    상기 질화막을 마스크로 이용하여 상기 반도체 섭스트레이트에 일정 깊이의 트랜치를 형성하는 단계와;
    상기 반도체 섭스트레이트의 트랜치에 산소 이온을 고에너지로 주입하는 단계와;
    상기 반도체 섭스트레이트의 트랜치에 산화막을 형성하여 매립하는 단계를 포함하여 이루어진 반도체 섭스트레이트의 소자 분리 방법.
  2. 제1항에 있어서, 상기 트랜치의 깊이는 필요한 소자 분리 영역 깊이의 대략 1/2 내지 1/3의 깊이로 형성함을 특징으로 하는 반도체 섭스트레이트의 소자 분리 방법.
  3. 제1항에 있어서, 상기 산소 이온 주입 단계는 상기 산소 이온의 주입(does)량이 대략 1×1015~1×1018ions/cm2이며, 주입 에너지는 10~100KeV인 것을 특징으로 하는 반도체 섭스트레이트의 소자 분리 방법.
  4. 제1항에 있어서, 상기 산소 이온 주입 단계후에는 이온 주입된 산소가 활성화되어 일정 깊이의 산화막이 형성되도록 상기 반도체 섭스트레이트에 온도는 대략 800~110℃, 시간은 대략 20~60초 동안 N2분위기에서 급속열처리가 수행됨을 특징으로 하는 반도체 섭스트레이트의 소자 분리 방법.
KR1020010086391A 2001-12-27 2001-12-27 반도체 섭스트레이트의 소자 분리 방법 KR20030056217A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010086391A KR20030056217A (ko) 2001-12-27 2001-12-27 반도체 섭스트레이트의 소자 분리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010086391A KR20030056217A (ko) 2001-12-27 2001-12-27 반도체 섭스트레이트의 소자 분리 방법

Publications (1)

Publication Number Publication Date
KR20030056217A true KR20030056217A (ko) 2003-07-04

Family

ID=32214430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010086391A KR20030056217A (ko) 2001-12-27 2001-12-27 반도체 섭스트레이트의 소자 분리 방법

Country Status (1)

Country Link
KR (1) KR20030056217A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153838A (ja) * 1993-11-30 1995-06-16 Sony Corp 素子分離領域の形成方法及び素子分離領域
US5783476A (en) * 1997-06-26 1998-07-21 Siemens Aktiengesellschaft Integrated circuit devices including shallow trench isolation
US5807784A (en) * 1995-05-30 1998-09-15 Samsung Electronics Co., Ltd. Device isolation methods for a semiconductor device
US5994200A (en) * 1996-12-26 1999-11-30 Lg Semicon Co., Ltd. Trench isolation structure of a semiconductor device and a method for thereof
US6432798B1 (en) * 2000-08-10 2002-08-13 Intel Corporation Extension of shallow trench isolation by ion implantation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153838A (ja) * 1993-11-30 1995-06-16 Sony Corp 素子分離領域の形成方法及び素子分離領域
US5807784A (en) * 1995-05-30 1998-09-15 Samsung Electronics Co., Ltd. Device isolation methods for a semiconductor device
US5994200A (en) * 1996-12-26 1999-11-30 Lg Semicon Co., Ltd. Trench isolation structure of a semiconductor device and a method for thereof
US5783476A (en) * 1997-06-26 1998-07-21 Siemens Aktiengesellschaft Integrated circuit devices including shallow trench isolation
US6432798B1 (en) * 2000-08-10 2002-08-13 Intel Corporation Extension of shallow trench isolation by ion implantation

Similar Documents

Publication Publication Date Title
KR100226488B1 (ko) 반도체 소자 격리구조 및 그 형성방법
JPH1012718A (ja) トレンチ素子分離方法
JPS62219943A (ja) 絶縁分離のｃｍｏｓ　ｆｅｔ集積装置の製造方法
US6774016B2 (en) Silicon-on-insulator (SOI) substrate and method for manufacturing the same
KR0157875B1 (ko) 반도체 장치의 제조방법
KR20030021905A (ko) Ｓｏｉ 상의 반도체 장치 및 그의 제조방법
KR100379336B1 (ko) 반도체 소자의 분리영역 제조방법
JP3063705B2 (ja) 半導体装置の製造方法
KR19990012981A (ko) 반도체 소자격리구조 및 그 격리구조를 이용한 반도체 소자제조방법
KR100271265B1 (ko) 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법
KR20050014349A (ko) 트렌치 소자 분리 형성 방법
US6344374B1 (en) Method of fabricating insulators for isolating electronic devices
KR100244272B1 (ko) 반도체소자의 격리막 형성방법
KR100425998B1 (ko) 실리콘 섭스트레이트의 소자 분리 방법
KR100579850B1 (ko) 모스 전계효과 트랜지스터의 제조 방법
KR20030056217A (ko) 반도체 섭스트레이트의 소자 분리 방법
JP4170612B2 (ja) 半導体装置およびその製造方法
JPH11163163A (ja) 半導体装置の製造方法
JPH09139382A (ja) 半導体装置の製造方法
KR0140642B1 (ko) 반도체장치의 제조방법
KR100511898B1 (ko) 반도체 소자의 제조방법
KR100215699B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100520512B1 (ko) 질소 이온 주입 공정을 포함한 반도체 제조 방법
KR100694457B1 (ko) 반도체 소자 제조 방법
KR19990074726A (ko) 반도체소자의 격리막 및 이의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application