JPS61180422A - 半導体薄膜結晶層の製造方法 - Google Patents

半導体薄膜結晶層の製造方法

Info

Publication number
JPS61180422A
JPS61180422A JP60020114A JP2011485A JPS61180422A JP S61180422 A JPS61180422 A JP S61180422A JP 60020114 A JP60020114 A JP 60020114A JP 2011485 A JP2011485 A JP 2011485A JP S61180422 A JPS61180422 A JP S61180422A
Authority
JP
Japan
Prior art keywords
silicon
film
crystal layer
thin film
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60020114A
Other languages
English (en)
Inventor
Toshihiko Hamazaki
浜崎　利彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP60020114A priority Critical patent/JPS61180422A/ja
Publication of JPS61180422A publication Critical patent/JPS61180422A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体Ｔ７４膜結晶層の製造方法に係わり、
特に絶縁膜上にシリコン単結晶層を形成する半導体薄膜
結晶層の製造方法に関する。
〔発明の技術的背景とその問題点〕
近年、電子ビームやレーザビームによるアニールで、絶
縁膜上にシリコン単結晶層を形成する、所謂ＳＱ　ｉ　
（３１１ｉｃｏｎ　ｏｎ　ｌ　ｎｓｕ＋ａｔｏｒ）技術
の開発が盛んに行われている。また、ＳＯ１技術を利用
して素子を３次元的に配列する、所謂３次元ＩＣの開発
も進められている。なお、３次元ｔＣを実現するには、
シリコンウェハ表面に形成された素子（下層素子）上に
肋間絶縁膜を形成した後、前記Ｓｏｌ技術によりシリコ
ン単結晶層を形成する。次いで、該単結晶層に素子（上
層素子）を形成することによって、２）構造素子が実現
されることになる。
絶ｒ＆膜上にシリコン単結晶層を形成する技術の一つと
して従来、第２図に示すような方法が提案されている。
この方法では、シリコン基板２）上に開孔部２３を持つ
絶縁膜２２を形成し、続いて多結晶若しくは非結晶のシ
リコンｉ’１ｌｌ１０２４を全面に形成する。さらに、
シリコン簿膜２４上にシリコン窒化膜等のキャップ層２
５を形成する。次いで、これを電子ご一ム２８或いはレ
ーザビームで順次溶融・固化していくことによって、ビ
ーム照射された部分を単結晶化する。この場合、開孔部
２３は基板シリコン２）と接続しているために、この接
続部分の方位情報を絶縁ｇ！２２上に成長する単結晶層
に与えている。
ところで、シリコンと絶縁膜例えばシリコン酸化膜との
熱伝導度を比較すると、シリコンの熱伝導性の方が遥か
に良好である。この熱伝導度の違いにより、開孔部２３
上と絶縁膜２２上とで熱抵抗が異なり、シード部（開孔
部）の熱抵抗の方が小さくなる。このため、絶縁［１２
２上のシリコンが溶けてもシード部が溶けない場合、ま
たはシード部を十分溶かすと絶縁ｐｌｉＩ２２上のシリ
コンが飛んでしまう場合がある。そこで、第３図に示す
如くタングステン等の高融点金属膜２７をキャップ層２
５上に形成する方法も提案されている。この場合、高融
点金属膜２７上から電子ビームアニールを行うことによ
って、良好なシードエピタキシーを行うことができる。
しかしながら、この種の方法にあっては次のような問題
点があった。即ち、キャップ層２５としてシリコン窒化
膜を用いているので、ビームアニール中にキャップ層２
５からの窒素原子がシリコンｉ［２４（溶融・固化して
形成されたシリコン単結晶層）中に拡散する。そして、
この窒素原子の拡散は、その後に形成する素子の特性劣
化等を招く要因となる。なお、前記キャップ層２５とし
てシリコン酸化膜を用いる方法もあるが、この場合シリ
コン窒化膜を用いる方法に比して電子ビームのパワーを
低くする必要があり、単結晶化が容易でない。即ち、シ
リコン窒化膜の方がキャップ層としての効果が大きいの
である。
〔発明の目的〕
本発明の目的は、キャップ層としてのシリコン窒化膜内
の窒素原子がシリコン単結晶層中に拡散するのを防止で
き、良質のシリコン単結晶層を製造し得る半導体薄膜結
晶層の製造方法を提供することにある。
〔発明の概要〕
本発明の骨子は、シリコン窒化膜からの窒素の拡散を防
止するために、シリコン窒化膜とシリコンミ１膜との間
にシリコン酸化膜を介在させることにある。
即ち本発明は、絶縁股上にシリコン単結晶層を形成する
半導体薄膜結晶層の製造方法において、シリコン基板上
に一部間孔部を有する絶縁膜を形成したのち、全面に多
結晶若しくは非晶質のシリコン薄膜を形成し、次いで上
記シリコンＮｇｉ上にシリコン酸化膜、シリコン窒化膜
及び高融点金属膜を順次形成し、しかるのち電子ビーム
アニールにより前記シリコン薄膜を単結晶化するように
した方法である。
〔発明の効果〕
本発明によれば、シリコン′ａＩ！！とシリコン窒化膜
との間に設けたシリコン酸化膜の存在により、シリコン
窒化膜からの窒素原子が単結晶化したシリコン単結晶層
に拡散するのを妨げられる。このため、絶縁膜上に形成
されるシリコン単結晶層に窒素原子の拡散が極めて少な
くなり、良質のシリコン単結晶層を得ることができる。
〔発明の実施例〕
以下、本発明の詳細を図示の実施例によって説明する。
第１図（ａ）〜（ｄ　、）は本発明の一実施例方法に係
わる半導体薄膜結晶層の製造工程を示す断面図である。
まず、第１図（ａ）に示す如く面方位゛；゛ （（１００）の単結晶シリコン基板１１上に、層間絶Ｒ
Ｍである厚さ１．３　［Ａ１ｍ］のシリコン酸化膜１２
を形成した。続いて、シリコン酸化膜１２を選択エツチ
ングし、テーパ状の開孔部１３を設げた。
次に、第１図（ｂ）に示す如く全面に多結晶シリコン薄
ｇ１１４を厚さ０．６［μＴｒＬ］形成した。
次いで、第１図（Ｃ）に示す如く多結晶シリコン７１膜
１４上に、厚さ０．１［μｍ］のシリコン酸化膜１５（
第１のキャップ層）、厚さ０．２［μＴｒＬ］のシリコ
ン窒化膜（第２のキャップ層）１６及び厚さ０．１［μ
ｍ］のタングステン膜（高融点金属膜）１７を上記類に
形成した。
次に、第１図（ｄ）に示す如くタングステン膜１７上に
電子ビーム１８を照射走査し、多結晶シリコン薄膜１４
を溶融・固化した。これにより、絶ｎＩ！！１２上に開
孔部１３からエピタキシャル成長したシリコン単結晶層
１４′が形成された。
その後、保護層としてのシリコン酸化膜１５゜シリコン
窒化膜１６及びタングステン膜１７を除去し、単結晶化
したシリコン単結晶層１４′上にＭＯＳダイオードを形
成し、その界面単位を測定した。その結果、Ｑ　ＳＳ／
　Ｑとして８×１０［ＣｌＲ４］が得られた。一方、従
来方法（前記第３図に示した方法〉で形成したシリコン
単結晶層を用いた場合、ＭＯＳダイオードにおけるＱ　
ｓｓ／　Ｑは１×１０　［ＣｌＲ４］であった。このこ
とから、前記シリコン酸化ｌ！１５の存在により、シリ
コン単結晶層１４′への窒素原子の拡散が少なくなって
いることが判る。
かくして本実施例方法によれば、多結晶シリコン薄膜１
４とシリコン窒化膜１６との間にシリコン酸化膜１５を
設けることにより、シリコン窒化膜１６からシリコン単
結晶層１４′への窒素の拡散を抑制することができ、良
質のシリコン単結晶層１４′を得ることができる。この
ため、シリコン単結晶層１４′に形成する素子の特性向
上等をはかり得る。また、シリコン窒化ｌｌ１１６を用
いずシリコン酸化膜１５のみでキャップ層を形成する方
法に比べると、より高い電子ビームでアニールすること
が可能で、単結晶化が容易になる等の利点がある。従っ
て、３次元ＩＣの製造等に適用して絶大なる効果が得ら
れる。
なお、本発明は上述した実施例方法に限定されるもので
はない。例えば、前記高融点金属膜としては、タングス
テンの代りにモリブデンを用いることができ、さらにこ
れらの合金を用いることも可能である。また、前記層間
絶縁股上に形成するシリコン薄膜は多結晶に限るもので
はなく、非晶質であってもよい。さらに、シリコン薄膜
、シリコン酸化膜、シリコン窒化膜及び高融点金属膜の
厚さ等の条件は、仕様に応じて適宜変更可能である。そ
の他、本発明の要旨を逸脱しない範囲で、種々変形して
実施することができる。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は本発明の一実施例方法に係わる
半導体薄膜結晶層の製造工程を示す断面図、第２図及び
第３図はそれぞれ従来方法を説明するための断面図であ
る。 １１・・・単結晶シリコン基板、１２・・・シリコン酸
化ＩＩＩ（層間絶縁ｌｌ）、１３・・・開孔部、１４・
・・多結晶シリコン薄膜、１４′・・・シリコン単結晶
層、１５・・・シリコン酸化膜（第１のキャップ層）、
１６・・・シリコン窒化ＩＩ（第２のキャップ層）、１
７・・・タングステン膜（高融点金属膜）、１８・・・
電子ビーム。 出願人　工業技術院長　等々力　達 ｓ２図

Claims (2)

    【特許請求の範囲】
  1. （１）シリコン基板上に一部間孔部を有する絶縁膜を形
    成する工程と、次いで全面に多結晶若しくは非晶質のシ
    リコン薄膜を形成する工程と、上記シリコン薄膜上にシ
    リコン酸化膜、シリコン窒化膜及び高融点金属膜を順次
    形成する工程と、次いで電子ビームアニールにより前記
    シリコン薄膜を単結晶化する工程とを含むことを特徴と
    する半導体薄膜結晶層の製造方法。
  2. （２）前記高融点金属膜として、タングステン、モリブ
    デン或いはこれらの合金を用いたことを特徴とする特許
    請求の範囲第１項記載の半導体薄膜結晶層の製造方法。
JP60020114A 1985-02-06 1985-02-06 半導体薄膜結晶層の製造方法 Pending JPS61180422A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60020114A JPS61180422A (ja) 1985-02-06 1985-02-06 半導体薄膜結晶層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60020114A JPS61180422A (ja) 1985-02-06 1985-02-06 半導体薄膜結晶層の製造方法

Publications (1)

Publication Number Publication Date
JPS61180422A true JPS61180422A (ja) 1986-08-13

Family

ID=12018092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60020114A Pending JPS61180422A (ja) 1985-02-06 1985-02-06 半導体薄膜結晶層の製造方法

Country Status (1)

Country Link
JP (1) JPS61180422A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04103032U (ja) * 1991-02-08 1992-09-04 オムロン株式会社 光電スイツチ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58139423A (ja) * 1982-02-15 1983-08-18 Fujitsu Ltd ラテラルエピタキシヤル成長法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58139423A (ja) * 1982-02-15 1983-08-18 Fujitsu Ltd ラテラルエピタキシヤル成長法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04103032U (ja) * 1991-02-08 1992-09-04 オムロン株式会社 光電スイツチ

Similar Documents

Publication Publication Date Title
JPH0555545A (ja) 量子素子の製造方法
JPS6163017A (ja) 半導体薄膜結晶層の製造方法
KR100797591B1 (ko) 반도체 장치 및 그 제조 방법
JPS5939790A (ja) 単結晶の製造方法
JPS61180422A (ja) 半導体薄膜結晶層の製造方法
Petritz Contributions of materials technology to semiconductor devices
JP2799888B2 (ja) 半導体素子の製造方法
JPH01120035A (ja) 半導体装置及びその製造方法
JPH03120828A (ja) 半導体装置及びその製造方法
JPS63502472A (ja) 三次元半導体構造を生成するための液相エピタキシャル法
US3713909A (en) Method of producing a tunnel diode
JPS6074507A (ja) 半導体装置の製造方法
JPS59119822A (ja) 半導体装置の製造方法
JPS60189218A (ja) 半導体集積回路基体の製造方法
JPH0152888B2 (ja)
JPS62130510A (ja) 半導体基体の製造方法
JPS62190715A (ja) 半導体薄膜結晶層の製造方法
JPS61240676A (ja) 半導体薄膜結晶の製造方法
JPS58162031A (ja) 多結晶膜の熱処理方法
JPS63142810A (ja) 半導体装置の製造方法
JPH02125615A (ja) 半導体装置の形成方法
JPS63300510A (ja) 積層型半導体装置
JPS6054425A (ja) 半導体装置の製造方法
JPH0573324B2 (ja)
JPS61113229A (ja) 半導体薄膜結晶層の製造方法